JP3214936B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3214936B2 JP3214936B2 JP33077592A JP33077592A JP3214936B2 JP 3214936 B2 JP3214936 B2 JP 3214936B2 JP 33077592 A JP33077592 A JP 33077592A JP 33077592 A JP33077592 A JP 33077592A JP 3214936 B2 JP3214936 B2 JP 3214936B2
- Authority
- JP
- Japan
- Prior art keywords
- audio signals
- audio
- multiplication
- audio signal
- sound pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
- Electrophonic Musical Instruments (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【0001】
【産業上の利用分野】この発明は、マイクロプログラム
を実行して、入力されるディジタル信号に様々な数値計
算処理を施す信号処理装置に関関する。
を実行して、入力されるディジタル信号に様々な数値計
算処理を施す信号処理装置に関関する。
【0002】
【従来の技術】従来より、電子楽器やオーディオ装置等
において、演奏中や音楽ソースを再生中に、ある音色の
オーディオデータから他の音色のオーディオデータに切
り換える場合、急激に切り換えるとノイズが発生してし
まうので、ある音色のオーディオデータの音量を徐々に
下げていくとともに、他の音色のオーディオデータの音
量を徐々に上げていって切り換える必要があった。これ
をクロスフェードという。また、従来から、電子楽器や
オーディオ装置等においては、ある音響を空間的に左か
ら右へ、あるいは、右から左へパンさせる(音像を定位
させる)場合がある。
において、演奏中や音楽ソースを再生中に、ある音色の
オーディオデータから他の音色のオーディオデータに切
り換える場合、急激に切り換えるとノイズが発生してし
まうので、ある音色のオーディオデータの音量を徐々に
下げていくとともに、他の音色のオーディオデータの音
量を徐々に上げていって切り換える必要があった。これ
をクロスフェードという。また、従来から、電子楽器や
オーディオ装置等においては、ある音響を空間的に左か
ら右へ、あるいは、右から左へパンさせる(音像を定位
させる)場合がある。
【0003】ところで、近年、マイクロプログラムを実
行して、入力されるディジタル信号に様々な数値計算処
理を施すディジタル信号処理装置(ディジタル・シグナ
ル・プロセッサ(DSP))の技術が進歩するととも
に、半導体製造技術が進歩することにより、DSPLS
Iが容易に入手できるようになってきている。このた
め、最近の電子楽器やオーディオ装置等には、上述した
クロスフェードを行うクロスフェード回路やパンを行う
パン回路をDSPLSIで構成して、内蔵しているもの
がある。
行して、入力されるディジタル信号に様々な数値計算処
理を施すディジタル信号処理装置(ディジタル・シグナ
ル・プロセッサ(DSP))の技術が進歩するととも
に、半導体製造技術が進歩することにより、DSPLS
Iが容易に入手できるようになってきている。このた
め、最近の電子楽器やオーディオ装置等には、上述した
クロスフェードを行うクロスフェード回路やパンを行う
パン回路をDSPLSIで構成して、内蔵しているもの
がある。
【0004】図12は、そのようなDSPLSIによっ
て構成された従来のクロスフェード回路の構成例を示す
ブロック図であり、この図において、1および2はそれ
ぞれ異なる音色のディジタルのオーディオデータDI1お
よびDI2がそれぞれ入力される入力端子、3は入力端子
1から入力されたオーディオデータDI1と図13のaに
示す特性を有する乗算係数k1(0≦k1≦1)とを乗算
する乗算器、4は入力端子2から入力されたオーディオ
データDI2と図13のbに示す特性を有する乗算係数k
2(0≦k2≦1)とを乗算する乗算器、5は乗算器3お
よび4のそれぞれの出力データを加算する加算器、6は
加算器5の出力データが混合された1つのオーディオデ
ータDOとして出力される出力端子である。このような
構成によれば、簡単な構成で、直線補間により、入力端
子1から入力されるオーディオデータDI1から入力端子
2から入力されるオーディオデータDI2にスムーズに切
り換えることができる。
て構成された従来のクロスフェード回路の構成例を示す
ブロック図であり、この図において、1および2はそれ
ぞれ異なる音色のディジタルのオーディオデータDI1お
よびDI2がそれぞれ入力される入力端子、3は入力端子
1から入力されたオーディオデータDI1と図13のaに
示す特性を有する乗算係数k1(0≦k1≦1)とを乗算
する乗算器、4は入力端子2から入力されたオーディオ
データDI2と図13のbに示す特性を有する乗算係数k
2(0≦k2≦1)とを乗算する乗算器、5は乗算器3お
よび4のそれぞれの出力データを加算する加算器、6は
加算器5の出力データが混合された1つのオーディオデ
ータDOとして出力される出力端子である。このような
構成によれば、簡単な構成で、直線補間により、入力端
子1から入力されるオーディオデータDI1から入力端子
2から入力されるオーディオデータDI2にスムーズに切
り換えることができる。
【0005】また、図14は、上述したDSPLSIに
よって構成された従来のパン回路の構成例を示すブロッ
ク図であり、この図において、7はオーディオデータD
Iが入力される入力端子、8は乗算係数A(0≦A≦
1)が入力される入力端子、9は乗算係数Aに対して
(1−x)の演算を施し、乗算係数(1−A)を出力す
る演算器である。
よって構成された従来のパン回路の構成例を示すブロッ
ク図であり、この図において、7はオーディオデータD
Iが入力される入力端子、8は乗算係数A(0≦A≦
1)が入力される入力端子、9は乗算係数Aに対して
(1−x)の演算を施し、乗算係数(1−A)を出力す
る演算器である。
【0006】10はオーディオデータDIと乗算係数A
とを乗算する乗算器、11は乗算器10の出力データが
RチャンネルのオーディオデータDORとして出力される
出力端子、12はオーディオデータDIと乗算係数(1
−A)とを乗算する乗算器、13は乗算器12の出力デ
ータがLチャンネルのオーディオデータDOLとして出力
される出力端子である。
とを乗算する乗算器、11は乗算器10の出力データが
RチャンネルのオーディオデータDORとして出力される
出力端子、12はオーディオデータDIと乗算係数(1
−A)とを乗算する乗算器、13は乗算器12の出力デ
ータがLチャンネルのオーディオデータDOLとして出力
される出力端子である。
【0007】このような構成において、乗算係数Aを0
から1へ変化させると、出力端子11および13に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子11および13に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
から1へ変化させると、出力端子11および13に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子11および13に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
【0008】
【発明が解決しようとする課題】ところで、上述したD
SPLSIによって構成された従来のクロスフェード回
路において、乗算器3および4並びに加算器5における
演算は、整数形の積和を基本とするため、図13のaと
bとの交点cに示すように、乗算係数k1およびk2がと
もに1/2の場合、乗算器3および4のそれぞれの出力
データは、それぞれDI1/2およびDI2/2となる。ま
た、電力は、振幅の2乗に比例するので、乗算器3およ
び4のそれぞれの出力データのそれぞれに対応した電力
は、オーディオデータDI1およびDI2のそれぞれ1/4
となってしまう。
SPLSIによって構成された従来のクロスフェード回
路において、乗算器3および4並びに加算器5における
演算は、整数形の積和を基本とするため、図13のaと
bとの交点cに示すように、乗算係数k1およびk2がと
もに1/2の場合、乗算器3および4のそれぞれの出力
データは、それぞれDI1/2およびDI2/2となる。ま
た、電力は、振幅の2乗に比例するので、乗算器3およ
び4のそれぞれの出力データのそれぞれに対応した電力
は、オーディオデータDI1およびDI2のそれぞれ1/4
となってしまう。
【0009】したがって、乗算器3および4のそれぞれ
の出力データを加算器5によって加算しても、出力端子
6から出力されるオーディオデータDOに対応した電力
は、オーディオデータDI1あるいは、DI2のいずれか一
方のみの場合に比べて、1/2になってしまう。ここ
で、電力と音圧とは比例関係にあるので、オーディオデ
ータDOに対応した音圧もオーディオデータDI1あるい
は、DI2のいずれか一方のみの場合に比べて、1/2に
なってしまう。すなわち、クロスフェードを行っている
間は、聴感上の音量が一定しないという欠点があった。
の出力データを加算器5によって加算しても、出力端子
6から出力されるオーディオデータDOに対応した電力
は、オーディオデータDI1あるいは、DI2のいずれか一
方のみの場合に比べて、1/2になってしまう。ここ
で、電力と音圧とは比例関係にあるので、オーディオデ
ータDOに対応した音圧もオーディオデータDI1あるい
は、DI2のいずれか一方のみの場合に比べて、1/2に
なってしまう。すなわち、クロスフェードを行っている
間は、聴感上の音量が一定しないという欠点があった。
【0010】また、上述したDSPLSIによって構成
された従来のパン回路において、演算器9並びに乗算器
10および12における演算も整数形の積和を基本とす
るため、乗算係数A=0とし、ある空間の左側に配置さ
れた図示せぬスピーカから放射される音響の聴感上の電
力をP0と仮定した場合に、乗算係数Aが1/2となる
ると、上述したクロスフェード回路と同様の理由によ
り、ある空間の左側および右側にそれぞれ配置された図
示せぬスピーカからそれぞれ放射される音響の聴感上の
電力は、ともにP0/4になってしまう。したがって、
図15に示すように、図示せぬ左右のスピーカから空間
的に同距離にある部分における音響の聴感上の電力がP
0/2となり、音響の聴感上の電力、すなわち、音圧を
一定に保ちつつ、音像を空間的に左右に移動させること
ができず、パンの動作が不自然になってしまうという問
題があった。
された従来のパン回路において、演算器9並びに乗算器
10および12における演算も整数形の積和を基本とす
るため、乗算係数A=0とし、ある空間の左側に配置さ
れた図示せぬスピーカから放射される音響の聴感上の電
力をP0と仮定した場合に、乗算係数Aが1/2となる
ると、上述したクロスフェード回路と同様の理由によ
り、ある空間の左側および右側にそれぞれ配置された図
示せぬスピーカからそれぞれ放射される音響の聴感上の
電力は、ともにP0/4になってしまう。したがって、
図15に示すように、図示せぬ左右のスピーカから空間
的に同距離にある部分における音響の聴感上の電力がP
0/2となり、音響の聴感上の電力、すなわち、音圧を
一定に保ちつつ、音像を空間的に左右に移動させること
ができず、パンの動作が不自然になってしまうという問
題があった。
【0011】この発明は、このような背景の下になされ
たもので、音響の聴感上の音圧を一定に保ちつつ、複数
系統のオーディオ信号をクロスフェードできたり、音像
を空間的に左右に移動させたりすることができる信号処
理装置を提供することを目的とする。
たもので、音響の聴感上の音圧を一定に保ちつつ、複数
系統のオーディオ信号をクロスフェードできたり、音像
を空間的に左右に移動させたりすることができる信号処
理装置を提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、1系統の入力端と複数系統
の出力端を有する記憶手段と、前記記憶手段に対して前
記入力端へオーディオ信号を書き込むとともに、前記複
数系統の出力端から前記書き込みの速度とは異なる速度
で前記オーディオ信号を読み出し、かつ、読み出された
複数系統の各オーディオ信号の位相が互いに異なるよう
に制御する記憶制御手段と、前記複数系統のオーディオ
信号を互いにクロスフェードさせるとともに、前記複数
系統のオーディオ信号の時間的な音圧変化を制御する複
数の乗算係数の係数値を演算によって作成する複数の演
算手段と、前記記憶制御手段が読み出した前記複数系統
のオーディオ信号と前記複数の乗算係数とをそれぞれ乗
算する複数の乗算手段と、該乗算係数が乗算された複数
系統のオーディオ信号を混合する混合手段とを具備し、
前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴としている。また、請求項2記載の発明は、1系統
の入力端と複数系統の出力端を有する記憶手段と、前記
記憶手段に対して前記入力端へオーディオ信号を書き込
むとともに、前記複数系統の出力端から前記書き込みの
速度とは異なる速度で前記オーディオ信号を読み出し、
かつ、読み出された複数系統の各オーディオ信号の位相
が互いに異なるように制御する記憶制御手段と、前記複
数系統のオーディオ信号を互いにクロスフェードさせる
とともに、前記複数系統のオーディオ信号を混合したオ
−ディオ信号の音圧が時間的に一定であるように制御す
る複数の乗算係数の係数値を演算によって作成する複数
の演算手段と、前記記憶制御手段が読み出した前記複数
系統のオ−ディオ信号と前記複数の乗算係数とをそれぞ
れ乗算する複数の乗算手段と、該乗算係数が乗算された
複数系統のオーディオ信号を混合する混合手段とを具備
し、前記記憶手段に入力されたオーディオ信号に対して
音圧を一定に保ちつつピッチチェンジを行うことを特徴
としている。また請求項3記載の発明は、請求項2記載
の発明において、前記複数の演算手段は前記混合された
オーディオ信号の音圧を時間的に一定にするために、前
記複数の乗算係数の2乗和が一定であるように演算する
ものであることを特徴としている。また、請求項4記載
の発明は、請求項1乃至3の何れかの項記載の発明にお
いて、前記信号処理装置はマイクロプログラムを実行す
ることによりその動作制御がなされ、前記複数の演算手
段は前記マイクロプログラムの一部として実現されてい
るものであって、前記複数の乗算係数の各係数値と前記
複数系統のオーディオ信号とを各々演算するものである
ことを特徴としている。
に、請求項1記載の発明は、1系統の入力端と複数系統
の出力端を有する記憶手段と、前記記憶手段に対して前
記入力端へオーディオ信号を書き込むとともに、前記複
数系統の出力端から前記書き込みの速度とは異なる速度
で前記オーディオ信号を読み出し、かつ、読み出された
複数系統の各オーディオ信号の位相が互いに異なるよう
に制御する記憶制御手段と、前記複数系統のオーディオ
信号を互いにクロスフェードさせるとともに、前記複数
系統のオーディオ信号の時間的な音圧変化を制御する複
数の乗算係数の係数値を演算によって作成する複数の演
算手段と、前記記憶制御手段が読み出した前記複数系統
のオーディオ信号と前記複数の乗算係数とをそれぞれ乗
算する複数の乗算手段と、該乗算係数が乗算された複数
系統のオーディオ信号を混合する混合手段とを具備し、
前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴としている。また、請求項2記載の発明は、1系統
の入力端と複数系統の出力端を有する記憶手段と、前記
記憶手段に対して前記入力端へオーディオ信号を書き込
むとともに、前記複数系統の出力端から前記書き込みの
速度とは異なる速度で前記オーディオ信号を読み出し、
かつ、読み出された複数系統の各オーディオ信号の位相
が互いに異なるように制御する記憶制御手段と、前記複
数系統のオーディオ信号を互いにクロスフェードさせる
とともに、前記複数系統のオーディオ信号を混合したオ
−ディオ信号の音圧が時間的に一定であるように制御す
る複数の乗算係数の係数値を演算によって作成する複数
の演算手段と、前記記憶制御手段が読み出した前記複数
系統のオ−ディオ信号と前記複数の乗算係数とをそれぞ
れ乗算する複数の乗算手段と、該乗算係数が乗算された
複数系統のオーディオ信号を混合する混合手段とを具備
し、前記記憶手段に入力されたオーディオ信号に対して
音圧を一定に保ちつつピッチチェンジを行うことを特徴
としている。また請求項3記載の発明は、請求項2記載
の発明において、前記複数の演算手段は前記混合された
オーディオ信号の音圧を時間的に一定にするために、前
記複数の乗算係数の2乗和が一定であるように演算する
ものであることを特徴としている。また、請求項4記載
の発明は、請求項1乃至3の何れかの項記載の発明にお
いて、前記信号処理装置はマイクロプログラムを実行す
ることによりその動作制御がなされ、前記複数の演算手
段は前記マイクロプログラムの一部として実現されてい
るものであって、前記複数の乗算係数の各係数値と前記
複数系統のオーディオ信号とを各々演算するものである
ことを特徴としている。
【0013】
【作用】請求項1記載の発明によれば、記憶制御手段
は、記憶手段に対して入力端へオーディオ信号を書き込
むとともに、複数系統の出力端からこの書き込みの速度
とは異なる速度でオーディオ信号を読み出す。その際、
記憶制御手段は読み出された複数系統のオーディオ信号
の位相がそれぞれ互いに異なるように制御する。複数の
演算手段は、複数系統のオーディオ信号を互いにクロス
フェードさせるためであり同時に複数系統のオーディオ
信号の時間的な音圧変化を制御するための複数の乗算係
数の係数値を演算によって作成する。複数の乗算手段
は、記憶制御手段が記憶手段から読み出した複数系統の
オーディオ信号と複数の演算手段によって演算された複
数の乗算係数とをそれぞれ乗算する。混合手段は、乗算
係数が乗算されたこれら複数系統のオーディオ信号を混
合する。そして、記憶手段に入力されたオーディオ信号
に対して音圧の時間的変化が制御されたピッチチェンジ
を行う。また、請求項2記載の発明によれば、記憶制御
手段は、記憶手段に対して入力端へオーディオ信号を書
き込むとともに、複数系統の出力端からこの書き込みの
速度とは異なる速度でオーディオ信号を読み出す。その
際、記憶制御手段は読み出された複数系統のオーディオ
信号の位相がそれぞれ互いに異なるように制御する。複
数の演算手段は、複数系統のオーディオ信号を互いにク
ロスフェードさせるためであり同時に複数系統のオーデ
ィオ信号を混合したオ−ディオ信号の音圧が時間的に一
定であるように制御するための複数の乗算係数の係数値
を演算によって作成する。複数の乗算手段は、記憶制御
手段が記憶手段から読み出した複数系統のオーディオ信
号と複数の演算手段によって演算された複数の乗算係数
とをそれぞれ乗算する。混合手段は、乗算係数が乗算さ
れたこれら複数系統のオーディオ信号を混合する。そし
て、記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行う。また、請求項
3記載の発明によれば、複数の演算手段は、混合手段で
混合されたオーディオ信号の音圧を時間的に一定にする
ために、複数の乗算係数の2乗和が一定となるように演
算する。また、請求項4記載の発明によれば、信号処理
装置の動作制御を行うマイクロプログラムの一部として
実現された複数の演算手段は、当該マイクロプログラム
を実行することによって、複数の乗算係数の各係数値と
複数系統のオーディオ信号とを各々演算する。
は、記憶手段に対して入力端へオーディオ信号を書き込
むとともに、複数系統の出力端からこの書き込みの速度
とは異なる速度でオーディオ信号を読み出す。その際、
記憶制御手段は読み出された複数系統のオーディオ信号
の位相がそれぞれ互いに異なるように制御する。複数の
演算手段は、複数系統のオーディオ信号を互いにクロス
フェードさせるためであり同時に複数系統のオーディオ
信号の時間的な音圧変化を制御するための複数の乗算係
数の係数値を演算によって作成する。複数の乗算手段
は、記憶制御手段が記憶手段から読み出した複数系統の
オーディオ信号と複数の演算手段によって演算された複
数の乗算係数とをそれぞれ乗算する。混合手段は、乗算
係数が乗算されたこれら複数系統のオーディオ信号を混
合する。そして、記憶手段に入力されたオーディオ信号
に対して音圧の時間的変化が制御されたピッチチェンジ
を行う。また、請求項2記載の発明によれば、記憶制御
手段は、記憶手段に対して入力端へオーディオ信号を書
き込むとともに、複数系統の出力端からこの書き込みの
速度とは異なる速度でオーディオ信号を読み出す。その
際、記憶制御手段は読み出された複数系統のオーディオ
信号の位相がそれぞれ互いに異なるように制御する。複
数の演算手段は、複数系統のオーディオ信号を互いにク
ロスフェードさせるためであり同時に複数系統のオーデ
ィオ信号を混合したオ−ディオ信号の音圧が時間的に一
定であるように制御するための複数の乗算係数の係数値
を演算によって作成する。複数の乗算手段は、記憶制御
手段が記憶手段から読み出した複数系統のオーディオ信
号と複数の演算手段によって演算された複数の乗算係数
とをそれぞれ乗算する。混合手段は、乗算係数が乗算さ
れたこれら複数系統のオーディオ信号を混合する。そし
て、記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行う。また、請求項
3記載の発明によれば、複数の演算手段は、混合手段で
混合されたオーディオ信号の音圧を時間的に一定にする
ために、複数の乗算係数の2乗和が一定となるように演
算する。また、請求項4記載の発明によれば、信号処理
装置の動作制御を行うマイクロプログラムの一部として
実現された複数の演算手段は、当該マイクロプログラム
を実行することによって、複数の乗算係数の各係数値と
複数系統のオーディオ信号とを各々演算する。
【0014】
【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図1はこの発明の第1の実施例によ
る信号処理装置を適用したピッチチェンジ回路の構成を
示すブロック図であり、この図において、14はオーデ
ィオデータDIが入力される入力端子、15は遅延用R
AMであり、図2に示すアドレス生成回路16から出力
される書込アドレスWAに入力端子14から入力された
オーディオデータDIが書き込まれるとともに、アドレ
ス生成回路16から出力される読出アドレスRA1およ
びRA2からピッチ変調されたオーディオデータDD1お
よびDD2が読み出される。
について説明する。図1はこの発明の第1の実施例によ
る信号処理装置を適用したピッチチェンジ回路の構成を
示すブロック図であり、この図において、14はオーデ
ィオデータDIが入力される入力端子、15は遅延用R
AMであり、図2に示すアドレス生成回路16から出力
される書込アドレスWAに入力端子14から入力された
オーディオデータDIが書き込まれるとともに、アドレ
ス生成回路16から出力される読出アドレスRA1およ
びRA2からピッチ変調されたオーディオデータDD1お
よびDD2が読み出される。
【0015】図2のアドレス生成回路16において、1
7は減算カウンタであり、サンプリング周波数φに同期
してカウントダウン動作を行い、書込アドレスWAを出
力する。また、減算カウンタ17は、遅延用RAM15
の最終アドレスから先頭アドレスに向かって順次カウン
トダウンし、先頭アドレスまでカウントダウンすると、
最終アドレスから再びカウントダウンを行う。18は、
図4(a)および(b)に示すように、それぞれ互いに
180゜位相がずれた鋸歯状の低周波データDL1および
DL2を出力する低周波発振器(LFO)、19は書込ア
ドレスWAと低周波データDL1とを加算して読出アドレ
スRA1を出力する加算器、20は書込アドレスWAと
低周波データDL2とを加算して読出アドレスRA2を出
力する加算器である。
7は減算カウンタであり、サンプリング周波数φに同期
してカウントダウン動作を行い、書込アドレスWAを出
力する。また、減算カウンタ17は、遅延用RAM15
の最終アドレスから先頭アドレスに向かって順次カウン
トダウンし、先頭アドレスまでカウントダウンすると、
最終アドレスから再びカウントダウンを行う。18は、
図4(a)および(b)に示すように、それぞれ互いに
180゜位相がずれた鋸歯状の低周波データDL1および
DL2を出力する低周波発振器(LFO)、19は書込ア
ドレスWAと低周波データDL1とを加算して読出アドレ
スRA1を出力する加算器、20は書込アドレスWAと
低周波データDL2とを加算して読出アドレスRA2を出
力する加算器である。
【0016】このような構成によれば、オーディオデー
タDIは、遅延用RAM15にその最終アドレスから先
頭アドレスに向かって順に書き込まれ、また、書込アド
レスWAに低周波データDL1およびDL2をそれぞれ加算
した読出アドレスRA1およびRA2に記憶されたオーデ
ィオデータDD1およびDD2が遅延用RAM15から読み
出される。読出アドレスRA1およびRA2を得るために
書込アドレスWAにそれぞれ加算される低周波データD
L1およびDL2が鋸歯状であるため、読出アドレスRA1
およびRA2は、書込アドレスWAに対して順次遅れて
いき、鋸歯状の低周波データDL1およびDL2の傾きに応
じてオーディオデータDD1およびDD2のピッチが下がる
ことになる。
タDIは、遅延用RAM15にその最終アドレスから先
頭アドレスに向かって順に書き込まれ、また、書込アド
レスWAに低周波データDL1およびDL2をそれぞれ加算
した読出アドレスRA1およびRA2に記憶されたオーデ
ィオデータDD1およびDD2が遅延用RAM15から読み
出される。読出アドレスRA1およびRA2を得るために
書込アドレスWAにそれぞれ加算される低周波データD
L1およびDL2が鋸歯状であるため、読出アドレスRA1
およびRA2は、書込アドレスWAに対して順次遅れて
いき、鋸歯状の低周波データDL1およびDL2の傾きに応
じてオーディオデータDD1およびDD2のピッチが下がる
ことになる。
【0017】また、図1において、21は図4(d)に
示す特性を有する乗算係数A(0≦A≦1)が入力され
る入力端子、22は乗算係数Aに対して(1−x)の演
算を施し、図4(d)に示す特性を有する乗算係数(1
−A)を出力する演算器、23は乗算係数Aに対して√
xの演算を施し、乗算係数√Aを出力する演算器、24
は乗算係数(1−A)に対して√xの演算を施し、乗算
係数√(1−A)を出力する演算器である。25はオー
ディオデータDD1と乗算係数√Aとを乗算する乗算器、
26はオーディオデータDD2と乗算係数√(1−A)と
を乗算する乗算器、27は乗算器25の出力データと乗
算器26の出力データとを加算する加算器、28は加算
器27の出力データがオーディオデータDOとして出力
される出力端子である。
示す特性を有する乗算係数A(0≦A≦1)が入力され
る入力端子、22は乗算係数Aに対して(1−x)の演
算を施し、図4(d)に示す特性を有する乗算係数(1
−A)を出力する演算器、23は乗算係数Aに対して√
xの演算を施し、乗算係数√Aを出力する演算器、24
は乗算係数(1−A)に対して√xの演算を施し、乗算
係数√(1−A)を出力する演算器である。25はオー
ディオデータDD1と乗算係数√Aとを乗算する乗算器、
26はオーディオデータDD2と乗算係数√(1−A)と
を乗算する乗算器、27は乗算器25の出力データと乗
算器26の出力データとを加算する加算器、28は加算
器27の出力データがオーディオデータDOとして出力
される出力端子である。
【0018】次に、図3に演算器23の構成を表すブロ
ック図を示す。図3において、29は入力データxnが
入力される入力端子、30は第1の入力端に入力データ
xnが入力される減算器、31は第1の入力端に減算器
30の出力データが入力される加算器、32は加算器3
1の出力データが出力データynとして出力される出力
端子である。33は加算器31の出力データを1演算時
間分だけ遅延してデータyn-1として出力する遅延回路
であり、データyn-1は、加算器31の第2の入力端に
入力されるとともに、乗算器34に入力される。乗算器
34は、データyn-1を2乗し、その出力データyn-1 2
を減算器30の第2の入力端に入力する。
ック図を示す。図3において、29は入力データxnが
入力される入力端子、30は第1の入力端に入力データ
xnが入力される減算器、31は第1の入力端に減算器
30の出力データが入力される加算器、32は加算器3
1の出力データが出力データynとして出力される出力
端子である。33は加算器31の出力データを1演算時
間分だけ遅延してデータyn-1として出力する遅延回路
であり、データyn-1は、加算器31の第2の入力端に
入力されるとともに、乗算器34に入力される。乗算器
34は、データyn-1を2乗し、その出力データyn-1 2
を減算器30の第2の入力端に入力する。
【0019】ここで、演算器23の演算を漸化式で表す
と、(1)式となる。 yn=xn−yn-1 2+yn-1・・・(1) (1)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して(2)式に示す2次方程式
の根となるので、演算器23よりyn=√Aが得られ
る。 y=A−y2+y・・・(2) なお、演算器24は、演算器23と同一の構成であるの
で、その説明を省略する。
と、(1)式となる。 yn=xn−yn-1 2+yn-1・・・(1) (1)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して(2)式に示す2次方程式
の根となるので、演算器23よりyn=√Aが得られ
る。 y=A−y2+y・・・(2) なお、演算器24は、演算器23と同一の構成であるの
で、その説明を省略する。
【0020】このような構成において、入力端子14か
らオーディオデータDIが入力されると、アドレス生成
回路16によって生成された、遅延用RAM15の書込
アドレスWAにオーディオデータDIが書き込まれると
ともに、アドレス生成回路16によって生成された、遅
延用RAM15の読出アドレスRA’1およびRA’2か
らピッチ変調されたオーディオデータDD1およびDD2が
読み出される。
らオーディオデータDIが入力されると、アドレス生成
回路16によって生成された、遅延用RAM15の書込
アドレスWAにオーディオデータDIが書き込まれると
ともに、アドレス生成回路16によって生成された、遅
延用RAM15の読出アドレスRA’1およびRA’2か
らピッチ変調されたオーディオデータDD1およびDD2が
読み出される。
【0021】いっぽう、図4(d)に示す波形のように
変化する、入力端子21から入力された乗算係数A(0
≦A≦1)は、演算器22において、(1−x)の演算
が施され、演算器22から乗算係数(1−A)が出力さ
れた後、演算器24において、√xの演算が施され、演
算器24から、図4(c)に示す特性を有する乗算係数
√(1−A)が出力される。また、演算器23におい
て、乗算係数Aに対して√xの演算が施され、演算器2
3から、図4(c)に示す特性を有する乗算係数√Aが
出力される。
変化する、入力端子21から入力された乗算係数A(0
≦A≦1)は、演算器22において、(1−x)の演算
が施され、演算器22から乗算係数(1−A)が出力さ
れた後、演算器24において、√xの演算が施され、演
算器24から、図4(c)に示す特性を有する乗算係数
√(1−A)が出力される。また、演算器23におい
て、乗算係数Aに対して√xの演算が施され、演算器2
3から、図4(c)に示す特性を有する乗算係数√Aが
出力される。
【0022】これにより、乗算器25がオーディオデー
タDD1と乗算係数√Aとを乗算するとともに、乗算器2
6がオーディオデータDD2と乗算係数√(1−A)とを
乗算するので、加算器27は、乗算器25の出力データ
と乗算器26の出力データとを加算して、ピッチチェン
ジされたオーディオデータDOとして出力端子28を介
して出力する。
タDD1と乗算係数√Aとを乗算するとともに、乗算器2
6がオーディオデータDD2と乗算係数√(1−A)とを
乗算するので、加算器27は、乗算器25の出力データ
と乗算器26の出力データとを加算して、ピッチチェン
ジされたオーディオデータDOとして出力端子28を介
して出力する。
【0023】以上説明したように、従来は、乗算係数A
および(1−A)を、乗算器25および26において、
そのままオーディオデータDD1およびDD2と乗算してい
たので、乗算係数Aおよび(1−A)が0から1へ、お
よび1から0へ移行する部分で、図5(a)に示すよう
に、図示せぬスピーカから出力される音響が聴感上音量
が周期的に下がって、トレモロ効果が付与されたように
なっていたが、上述した第1の実施例によれば、乗算係
数√Aおよび√(1−A)を、乗算器25および26に
おいて、オーディオデータDD1およびDD2とそれぞれ乗
算するようにしたので、図5(b)に示すように、乗算
係数Aおよび(1−A)が0から1へ、および1から0
へ移行する部分においても、音響の音量が聴感上、下が
ることなく、スムーズにつながる。
および(1−A)を、乗算器25および26において、
そのままオーディオデータDD1およびDD2と乗算してい
たので、乗算係数Aおよび(1−A)が0から1へ、お
よび1から0へ移行する部分で、図5(a)に示すよう
に、図示せぬスピーカから出力される音響が聴感上音量
が周期的に下がって、トレモロ効果が付与されたように
なっていたが、上述した第1の実施例によれば、乗算係
数√Aおよび√(1−A)を、乗算器25および26に
おいて、オーディオデータDD1およびDD2とそれぞれ乗
算するようにしたので、図5(b)に示すように、乗算
係数Aおよび(1−A)が0から1へ、および1から0
へ移行する部分においても、音響の音量が聴感上、下が
ることなく、スムーズにつながる。
【0024】次に、この発明の第2の実施例について説
明する。図6はこの発明の第2の実施例による信号処理
装置を適用したパン回路の構成を示すブロック図であ
り、この図において、図1の各部に対応する部分には同
一の符号を付け、その説明を省略する。図6において、
35はオーディオデータDIと乗算係数√Aとを乗算す
る乗算器、36は乗算器35の出力データがRチャンネ
ルのオーディオデータDORとして出力される出力端子、
37はオーディオデータDIと乗算係数√(1−A)と
を乗算する乗算器、38は乗算器37の出力データがL
チャンネルのオーディオデータDOLとして出力される出
力端子である。
明する。図6はこの発明の第2の実施例による信号処理
装置を適用したパン回路の構成を示すブロック図であ
り、この図において、図1の各部に対応する部分には同
一の符号を付け、その説明を省略する。図6において、
35はオーディオデータDIと乗算係数√Aとを乗算す
る乗算器、36は乗算器35の出力データがRチャンネ
ルのオーディオデータDORとして出力される出力端子、
37はオーディオデータDIと乗算係数√(1−A)と
を乗算する乗算器、38は乗算器37の出力データがL
チャンネルのオーディオデータDOLとして出力される出
力端子である。
【0025】このような構成において、乗算係数Aを0
から1へ変化させると、出力端子36および38に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子36および38に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
から1へ変化させると、出力端子36および38に接続
されたスピーカ(図示略)から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Aを1から0へ変
化させると、出力端子36および38に接続されたスピ
ーカ(図示略)から放射される音響が空間的に右から左
へパンする。
【0026】この場合、一方のチャンネルの音響に対応
する電力をP0としたとき、Rチャンネルの音響に対応
する電力はA×P0となり、Lチャンネルの音響に対応
する電力は、(1−A)×P0となるので、図示せぬ左
右のスピーカから空間的に同距離にある部分における音
響の聴感上の電力、すなわち、音圧は、(3)式に示す
ように、乗算係数Aの値に関わらず、一定に保たれる。 A×P0+(1−A)×P0=P0・・・(3)
する電力をP0としたとき、Rチャンネルの音響に対応
する電力はA×P0となり、Lチャンネルの音響に対応
する電力は、(1−A)×P0となるので、図示せぬ左
右のスピーカから空間的に同距離にある部分における音
響の聴感上の電力、すなわち、音圧は、(3)式に示す
ように、乗算係数Aの値に関わらず、一定に保たれる。 A×P0+(1−A)×P0=P0・・・(3)
【0027】ところで、以上説明した第1および第2の
実施例においては、いずれの場合も、演算器23および
24を用いてピッチチェンジするためおよびパンするた
めの乗算係数√Aおよび√(1−A)を求めることによ
り、乗算係数Aが0から1へ、および1から0へ移行す
る部分においても、音響の聴感上の音量が一定に保たれ
た。
実施例においては、いずれの場合も、演算器23および
24を用いてピッチチェンジするためおよびパンするた
めの乗算係数√Aおよび√(1−A)を求めることによ
り、乗算係数Aが0から1へ、および1から0へ移行す
る部分においても、音響の聴感上の音量が一定に保たれ
た。
【0028】次に、上述した技術思想を基本とし、この
技術思想とは逆に、乗算係数Aが0から1へ、および1
から0へ移行する部分において、音響の聴感上の音量が
増加したり減少したりするようにすることも考えられ
る。それには、関数x2、(2x−x2)あるいは、3√
xなどを用いればよい。これらの関数x2、(2x−
x2)および3√xを演算する演算器39〜41の構成を
図7〜図9に示す。
技術思想とは逆に、乗算係数Aが0から1へ、および1
から0へ移行する部分において、音響の聴感上の音量が
増加したり減少したりするようにすることも考えられ
る。それには、関数x2、(2x−x2)あるいは、3√
xなどを用いればよい。これらの関数x2、(2x−
x2)および3√xを演算する演算器39〜41の構成を
図7〜図9に示す。
【0029】図7の演算器39において、42は入力デ
ータxを2乗する乗算器、図8の演算器40において、
43は入力データxと乗算係数2とを乗算する乗算器、
44は入力データxを2乗する乗算器、45は乗算器4
3の出力データから乗算器44の出力データを減算する
減算器である。また、図9の演算器41において、46
は第1の入力端に入力データxnが入力される減算器、
47は第1の入力端に減算器46の出力データが入力さ
れる加算器、48は加算器47の出力データを1演算時
間だけ遅延してデータyn-1として出力する遅延回路で
あり、データyn-1は、加算器47の第2の入力端に入
力されるとともに、入力データを2乗する乗算器49に
入力される。50は乗算器49の出力データyn-1 2とデ
ータyn-1とを乗算する乗算器であり、その出力データ
yn-13を減算器46の第2の入力端に入力する。
ータxを2乗する乗算器、図8の演算器40において、
43は入力データxと乗算係数2とを乗算する乗算器、
44は入力データxを2乗する乗算器、45は乗算器4
3の出力データから乗算器44の出力データを減算する
減算器である。また、図9の演算器41において、46
は第1の入力端に入力データxnが入力される減算器、
47は第1の入力端に減算器46の出力データが入力さ
れる加算器、48は加算器47の出力データを1演算時
間だけ遅延してデータyn-1として出力する遅延回路で
あり、データyn-1は、加算器47の第2の入力端に入
力されるとともに、入力データを2乗する乗算器49に
入力される。50は乗算器49の出力データyn-1 2とデ
ータyn-1とを乗算する乗算器であり、その出力データ
yn-13を減算器46の第2の入力端に入力する。
【0030】ここで、演算器41の演算を漸化式で表す
と、(4)式となる。 yn=xn−yn-1 3+yn-1・・・(4) (4)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して、(5)式に示す3次方程
式の根となるので、演算器41よりy=3√Aが得られ
る。 y=A−Y3+y・・・(5)
と、(4)式となる。 yn=xn−yn-1 3+yn-1・・・(4) (4)式において、xn=Aとすると、データynのn→
∞に対する極限は、収束して、(5)式に示す3次方程
式の根となるので、演算器41よりy=3√Aが得られ
る。 y=A−Y3+y・・・(5)
【0031】以上説明した演算器39〜41を上述した
ピッチチェンジ回路(図1参照)およびパン回路(図6
参照)の演算器23および24の代わりに用いたり、あ
るいは、図12のクロスフェード回路の乗算器3および
4の乗算係数入力端に設ければ、乗算係数A2、(2A
−A2)、√Aあるいは、3√Aは、乗算係数Aの変化に
対して図10に示すように変化し、これにより、聴感上
の音圧Pは乗算係数Aの変化に対応して図11に示すよ
うに変化して従来にない音響効果が得られる。
ピッチチェンジ回路(図1参照)およびパン回路(図6
参照)の演算器23および24の代わりに用いたり、あ
るいは、図12のクロスフェード回路の乗算器3および
4の乗算係数入力端に設ければ、乗算係数A2、(2A
−A2)、√Aあるいは、3√Aは、乗算係数Aの変化に
対して図10に示すように変化し、これにより、聴感上
の音圧Pは乗算係数Aの変化に対応して図11に示すよ
うに変化して従来にない音響効果が得られる。
【0032】たとえば、演算器39〜41を図6に示す
パン回路に適用した場合、音像の定位が左右に動くとと
もに、音像の定位が聴取者から遠ざかったり、近付いた
りする。また、演算器39〜41を図12に示すクロス
フェード回路に適用した場合、オーディオデータDI1か
らオーディオデータDI2への切換時、あるいは、オーデ
ィオデータDI2からオーディオデータDI1への切換時
に、音圧を下げて目立たなくしたり、あるいは、逆に音
圧を上げて目立つようにすることができる。
パン回路に適用した場合、音像の定位が左右に動くとと
もに、音像の定位が聴取者から遠ざかったり、近付いた
りする。また、演算器39〜41を図12に示すクロス
フェード回路に適用した場合、オーディオデータDI1か
らオーディオデータDI2への切換時、あるいは、オーデ
ィオデータDI2からオーディオデータDI1への切換時
に、音圧を下げて目立たなくしたり、あるいは、逆に音
圧を上げて目立つようにすることができる。
【0033】なお、以上説明したピッチチェンジ回路、
パン回路およびクロスフェード回路は、上述したよう
に、信号処理装置(DSP)によって構成するので、実
際には、これらの回路に対応したマイクロプログラムが
DSPにおいてそれぞれ実行されることになる。したが
って、上述した演算器23、24、39〜41を簡単に
実現できるので、従来の直線補間の技術をそのまま用い
ることができ、特別な回路を追加する必要がない。
パン回路およびクロスフェード回路は、上述したよう
に、信号処理装置(DSP)によって構成するので、実
際には、これらの回路に対応したマイクロプログラムが
DSPにおいてそれぞれ実行されることになる。したが
って、上述した演算器23、24、39〜41を簡単に
実現できるので、従来の直線補間の技術をそのまま用い
ることができ、特別な回路を追加する必要がない。
【0034】
【発明の効果】以上説明したように、この発明では、ピ
ッチチェンジをクロスフェードによって行うものにおい
て、乗算係数を記憶したテーブルといった構成を省略で
きるので、メモリ容量を削減することができて構成の小
規模化が図れる。また、請求項2,3記載の発明では、
ピッチチェンジ時に音圧を一定に保つように乗算係数を
演算しているため、オーディオ信号のピッチを変化させ
る場合に、ピッチのみが変化して音圧は一定となってピ
ッチチェンジにおいて最適である。また、従来であれ
ば、ピッチチェンジ時に音圧が一定ではないために聴感
上音量が周期的に下がり、その結果として予期せぬトレ
モロ効果が付与されたようになっていたが、請求項2,
3記載の発明によればこうした問題が発生するのを防止
することができる。さらには、ピッチチェンジをクロス
フェードによって行うものにおいて、ピッチが変化する
時間を通して必ず音圧が一定になる。また、請求項4記
載の発明では、ピッチチェンジ回路などに対応するマイ
クロプログラムを信号処理装置上で実行しているため、
従来の回路構成を変更することなく複数の演算手段を実
現することができる。
ッチチェンジをクロスフェードによって行うものにおい
て、乗算係数を記憶したテーブルといった構成を省略で
きるので、メモリ容量を削減することができて構成の小
規模化が図れる。また、請求項2,3記載の発明では、
ピッチチェンジ時に音圧を一定に保つように乗算係数を
演算しているため、オーディオ信号のピッチを変化させ
る場合に、ピッチのみが変化して音圧は一定となってピ
ッチチェンジにおいて最適である。また、従来であれ
ば、ピッチチェンジ時に音圧が一定ではないために聴感
上音量が周期的に下がり、その結果として予期せぬトレ
モロ効果が付与されたようになっていたが、請求項2,
3記載の発明によればこうした問題が発生するのを防止
することができる。さらには、ピッチチェンジをクロス
フェードによって行うものにおいて、ピッチが変化する
時間を通して必ず音圧が一定になる。また、請求項4記
載の発明では、ピッチチェンジ回路などに対応するマイ
クロプログラムを信号処理装置上で実行しているため、
従来の回路構成を変更することなく複数の演算手段を実
現することができる。
【図1】 この発明の第1の実施例による信号処理装置
を適用したピッチチェンジ回路の構成を示すブロック図
である。
を適用したピッチチェンジ回路の構成を示すブロック図
である。
【図2】 アドレス生成回路16の構成を示すブロック
図である。
図である。
【図3】 演算器23の構成を示すブロック図である。
【図4】 読出アドレスRA’1およびRA’2の波形の
一例および図1に示す回路の各部から出力される乗算係
数の波形の一例を示す図である。
一例および図1に示す回路の各部から出力される乗算係
数の波形の一例を示す図である。
【図5】 この発明の第1の実施例と従来の技術とを比
較して説明するための図である。
較して説明するための図である。
【図6】 この発明の第2の実施例による信号処理装置
を適用したパン回路の構成を示すブロック図である。
を適用したパン回路の構成を示すブロック図である。
【図7】 演算器33の構成を示すブロック図である。
【図8】 演算器34の構成を示すブロック図である。
【図9】 演算器35の構成を示すブロック図である。
【図10】 乗算係数A,A2,(2A−A2),√Aお
よび3√Aの特性の一例を示す図である。
よび3√Aの特性の一例を示す図である。
【図11】 乗算係数A,A2,(2A−A2),√Aお
よび3√Aに対する聴感上の電力Pの特性の一例を示す
図である。
よび3√Aに対する聴感上の電力Pの特性の一例を示す
図である。
【図12】 従来のクロスフェード回路の構成例を示す
ブロック図である。
ブロック図である。
【図13】 乗算係数k1およびk2の特性の一例を示す
図である。
図である。
【図14】 従来のパン回路の構成例を示すブロック図
である。
である。
【図15】 図14に示すパン回路の不都合点を説明す
るための図である。
るための図である。
22〜24,39〜41……演算器、25,26,3
4,35,37,42〜44,49,50……乗算器、
27,31,47……加算器、30,45,46……減
算器、33,48……遅延回路。
4,35,37,42〜44,49,50……乗算器、
27,31,47……加算器、30,45,46……減
算器、33,48……遅延回路。
Claims (4)
- 【請求項1】 1系統の入力端と複数系統の出力端を有
する記憶手段と、 前記記憶手段に対して前記入力端へオーディオ信号を書
き込むとともに、前記複数系統の出力端から前記書き込
みの速度とは異なる速度で前記オーディオ信号を読み出
し、かつ、読み出された複数系統の各オーディオ信号の
位相が互いに異なるように制御する記憶制御手段と、 前記複数系統のオーディオ信号を互いにクロスフェード
させるとともに、前記複数系統のオーディオ信号の時間
的な音圧変化を制御する複数の乗算係数の係数値を演算
によって作成する複数の演算手段と、 前記記憶制御手段が読み出した前記複数系統のオーディ
オ信号と前記複数の乗算係数とをそれぞれ乗算する複数
の乗算手段と、 該乗算係数が乗算された複数系統のオーディオ信号を混
合する混合手段とを具備し、 前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴とする信号処理装置。 - 【請求項2】 1系統の入力端と複数系統の出力端を有
する記憶手段と、 前記記憶手段に対して前記入力端へオーディオ信号を書
き込むとともに、前記複数系統の出力端から前記書き込
みの速度とは異なる速度で前記オーディオ信号を読み出
し、かつ、読み出された複数系統の各オーディオ信号の
位相が互いに異なるように制御する記憶制御手段と、 前記複数系統のオーディオ信号を互いにクロスフェード
させるとともに、前記複数系統のオーディオ信号を混合
したオ−ディオ信号の音圧が時間的に一定であるように
制御する複数の乗算係数の係数値を演算によって作成す
る複数の演算手段と、 前記記憶制御手段が読み出した前記複数系統のオ−ディ
オ信号と前記複数の乗算係数とをそれぞれ乗算する複数
の乗算手段と、 該乗算係数が乗算された複数系統のオーディオ信号を混
合する混合手段とを具備し、 前記記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行うことを特徴とす
る信号処理装置。 - 【請求項3】 前記複数の演算手段は前記混合されたオ
ーディオ信号の音圧を時間的に一定にするために、前記
複数の乗算係数の2乗和が一定であるように演算するも
のであることを特徴とする請求項2記載の信号処理装
置。 - 【請求項4】 前記信号処理装置はマイクロプログラム
を実行することによりその動作制御がなされ、前記複数
の演算手段は前記マイクロプログラムの一部として実現
されているものであって、前記複数の乗算係数の各係数
値と前記複数系統のオーディオ信号とを各々演算するも
のであることを特徴とする請求項1乃至3の何れかの項
記載の信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33077592A JP3214936B2 (ja) | 1992-12-10 | 1992-12-10 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33077592A JP3214936B2 (ja) | 1992-12-10 | 1992-12-10 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06177676A JPH06177676A (ja) | 1994-06-24 |
JP3214936B2 true JP3214936B2 (ja) | 2001-10-02 |
Family
ID=18236408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33077592A Expired - Fee Related JP3214936B2 (ja) | 1992-12-10 | 1992-12-10 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3214936B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728489B2 (en) | 1992-04-08 | 2004-04-27 | Hitachi, Ltd. | Optical transmission system constructing method and system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4779553B2 (ja) * | 2005-10-06 | 2011-09-28 | ヤマハ株式会社 | 音声信号の圧伸方法および音声信号圧伸装置 |
-
1992
- 1992-12-10 JP JP33077592A patent/JP3214936B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6728489B2 (en) | 1992-04-08 | 2004-04-27 | Hitachi, Ltd. | Optical transmission system constructing method and system |
Also Published As
Publication number | Publication date |
---|---|
JPH06177676A (ja) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4998281A (en) | Effect addition apparatus | |
US5502277A (en) | Filter device and electronic musical instrument using the filter device | |
US5825899A (en) | Audio data processing apparatus | |
JP4702392B2 (ja) | 共鳴音発生装置および電子楽器 | |
JP3214936B2 (ja) | 信号処理装置 | |
JPH0798586A (ja) | 電子楽器の音源装置 | |
JP2009175677A (ja) | 共鳴音付加装置および電子楽器 | |
JP3347338B2 (ja) | 楽音合成装置 | |
JP3341777B2 (ja) | 効果付与装置 | |
JPH0535277A (ja) | 電子楽器 | |
JP3844214B2 (ja) | 変調波形発生装置 | |
JPH0131638B2 (ja) | ||
JP2933186B2 (ja) | 楽音合成装置 | |
JP3085801B2 (ja) | 変調信号発生装置 | |
JP2905904B2 (ja) | 電子楽器の信号処理装置 | |
JP2679443B2 (ja) | 電子楽器のタッチレスポンス装置 | |
JP2950456B2 (ja) | 電子楽器 | |
JP3480063B2 (ja) | 楽音合成装置 | |
JPH0777982A (ja) | 効果付加装置 | |
JP5035388B2 (ja) | 共鳴音発生装置および電子楽器 | |
JP3217739B2 (ja) | デジタルフィルタ装置及びデジタルフィルタ方法 | |
JPH02108099A (ja) | 波形補間装置 | |
JP3536446B2 (ja) | 遅延フィードバック音源 | |
JP3201553B2 (ja) | 電子楽器 | |
JP3282438B2 (ja) | 楽音信号合成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |