JP3214936B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3214936B2 JP3214936B2 JP33077592A JP33077592A JP3214936B2 JP 3214936 B2 JP3214936 B2 JP 3214936B2 JP 33077592 A JP33077592 A JP 33077592A JP 33077592 A JP33077592 A JP 33077592A JP 3214936 B2 JP3214936 B2 JP 3214936B2
- Authority
- JP
- Japan
- Prior art keywords
- audio signals
- audio
- multiplication
- audio signal
- sound pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
- Electrophonic Musical Instruments (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、マイクロプログラム
を実行して、入力されるディジタル信号に様々な数値計
算処理を施す信号処理装置に関関する。
を実行して、入力されるディジタル信号に様々な数値計
算処理を施す信号処理装置に関関する。
【０００２】
【従来の技術】従来より、電子楽器やオーディオ装置等
において、演奏中や音楽ソースを再生中に、ある音色の
オーディオデータから他の音色のオーディオデータに切
り換える場合、急激に切り換えるとノイズが発生してし
まうので、ある音色のオーディオデータの音量を徐々に
下げていくとともに、他の音色のオーディオデータの音
量を徐々に上げていって切り換える必要があった。これ
をクロスフェードという。また、従来から、電子楽器や
オーディオ装置等においては、ある音響を空間的に左か
ら右へ、あるいは、右から左へパンさせる（音像を定位
させる）場合がある。
において、演奏中や音楽ソースを再生中に、ある音色の
オーディオデータから他の音色のオーディオデータに切
り換える場合、急激に切り換えるとノイズが発生してし
まうので、ある音色のオーディオデータの音量を徐々に
下げていくとともに、他の音色のオーディオデータの音
量を徐々に上げていって切り換える必要があった。これ
をクロスフェードという。また、従来から、電子楽器や
オーディオ装置等においては、ある音響を空間的に左か
ら右へ、あるいは、右から左へパンさせる（音像を定位
させる）場合がある。
【０００３】ところで、近年、マイクロプログラムを実
行して、入力されるディジタル信号に様々な数値計算処
理を施すディジタル信号処理装置（ディジタル・シグナ
ル・プロセッサ（ＤＳＰ））の技術が進歩するととも
に、半導体製造技術が進歩することにより、ＤＳＰＬＳ
Ｉが容易に入手できるようになってきている。このた
め、最近の電子楽器やオーディオ装置等には、上述した
クロスフェードを行うクロスフェード回路やパンを行う
パン回路をＤＳＰＬＳＩで構成して、内蔵しているもの
がある。
行して、入力されるディジタル信号に様々な数値計算処
理を施すディジタル信号処理装置（ディジタル・シグナ
ル・プロセッサ（ＤＳＰ））の技術が進歩するととも
に、半導体製造技術が進歩することにより、ＤＳＰＬＳ
Ｉが容易に入手できるようになってきている。このた
め、最近の電子楽器やオーディオ装置等には、上述した
クロスフェードを行うクロスフェード回路やパンを行う
パン回路をＤＳＰＬＳＩで構成して、内蔵しているもの
がある。
【０００４】図１２は、そのようなＤＳＰＬＳＩによっ
て構成された従来のクロスフェード回路の構成例を示す
ブロック図であり、この図において、１および２はそれ
ぞれ異なる音色のディジタルのオーディオデータＤI1お
よびＤI2がそれぞれ入力される入力端子、３は入力端子
１から入力されたオーディオデータＤI1と図１３のａに
示す特性を有する乗算係数ｋ1（０≦ｋ1≦１）とを乗算
する乗算器、４は入力端子２から入力されたオーディオ
データＤI2と図１３のｂに示す特性を有する乗算係数ｋ
2（０≦ｋ2≦１）とを乗算する乗算器、５は乗算器３お
よび４のそれぞれの出力データを加算する加算器、６は
加算器５の出力データが混合された１つのオーディオデ
ータＤOとして出力される出力端子である。このような
構成によれば、簡単な構成で、直線補間により、入力端
子１から入力されるオーディオデータＤI1から入力端子
２から入力されるオーディオデータＤI2にスムーズに切
り換えることができる。
て構成された従来のクロスフェード回路の構成例を示す
ブロック図であり、この図において、１および２はそれ
ぞれ異なる音色のディジタルのオーディオデータＤI1お
よびＤI2がそれぞれ入力される入力端子、３は入力端子
１から入力されたオーディオデータＤI1と図１３のａに
示す特性を有する乗算係数ｋ1（０≦ｋ1≦１）とを乗算
する乗算器、４は入力端子２から入力されたオーディオ
データＤI2と図１３のｂに示す特性を有する乗算係数ｋ
2（０≦ｋ2≦１）とを乗算する乗算器、５は乗算器３お
よび４のそれぞれの出力データを加算する加算器、６は
加算器５の出力データが混合された１つのオーディオデ
ータＤOとして出力される出力端子である。このような
構成によれば、簡単な構成で、直線補間により、入力端
子１から入力されるオーディオデータＤI1から入力端子
２から入力されるオーディオデータＤI2にスムーズに切
り換えることができる。
【０００５】また、図１４は、上述したＤＳＰＬＳＩに
よって構成された従来のパン回路の構成例を示すブロッ
ク図であり、この図において、７はオーディオデータＤ
Iが入力される入力端子、８は乗算係数Ａ（０≦Ａ≦
１）が入力される入力端子、９は乗算係数Ａに対して
（１−ｘ）の演算を施し、乗算係数（１−Ａ）を出力す
る演算器である。
よって構成された従来のパン回路の構成例を示すブロッ
ク図であり、この図において、７はオーディオデータＤ
Iが入力される入力端子、８は乗算係数Ａ（０≦Ａ≦
１）が入力される入力端子、９は乗算係数Ａに対して
（１−ｘ）の演算を施し、乗算係数（１−Ａ）を出力す
る演算器である。
【０００６】１０はオーディオデータＤIと乗算係数Ａ
とを乗算する乗算器、１１は乗算器１０の出力データが
ＲチャンネルのオーディオデータＤORとして出力される
出力端子、１２はオーディオデータＤIと乗算係数（１
−Ａ）とを乗算する乗算器、１３は乗算器１２の出力デ
ータがＬチャンネルのオーディオデータＤOLとして出力
される出力端子である。
とを乗算する乗算器、１１は乗算器１０の出力データが
ＲチャンネルのオーディオデータＤORとして出力される
出力端子、１２はオーディオデータＤIと乗算係数（１
−Ａ）とを乗算する乗算器、１３は乗算器１２の出力デ
ータがＬチャンネルのオーディオデータＤOLとして出力
される出力端子である。
【０００７】このような構成において、乗算係数Ａを０
から１へ変化させると、出力端子１１および１３に接続
されたスピーカ（図示略）から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Ａを１から０へ変
化させると、出力端子１１および１３に接続されたスピ
ーカ（図示略）から放射される音響が空間的に右から左
へパンする。
から１へ変化させると、出力端子１１および１３に接続
されたスピーカ（図示略）から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Ａを１から０へ変
化させると、出力端子１１および１３に接続されたスピ
ーカ（図示略）から放射される音響が空間的に右から左
へパンする。
【０００８】
【発明が解決しようとする課題】ところで、上述したＤ
ＳＰＬＳＩによって構成された従来のクロスフェード回
路において、乗算器３および４並びに加算器５における
演算は、整数形の積和を基本とするため、図１３のａと
ｂとの交点ｃに示すように、乗算係数ｋ1およびｋ2がと
もに１／２の場合、乗算器３および４のそれぞれの出力
データは、それぞれＤI1／２およびＤI2／２となる。ま
た、電力は、振幅の２乗に比例するので、乗算器３およ
び４のそれぞれの出力データのそれぞれに対応した電力
は、オーディオデータＤI1およびＤI2のそれぞれ１／４
となってしまう。
ＳＰＬＳＩによって構成された従来のクロスフェード回
路において、乗算器３および４並びに加算器５における
演算は、整数形の積和を基本とするため、図１３のａと
ｂとの交点ｃに示すように、乗算係数ｋ1およびｋ2がと
もに１／２の場合、乗算器３および４のそれぞれの出力
データは、それぞれＤI1／２およびＤI2／２となる。ま
た、電力は、振幅の２乗に比例するので、乗算器３およ
び４のそれぞれの出力データのそれぞれに対応した電力
は、オーディオデータＤI1およびＤI2のそれぞれ１／４
となってしまう。
【０００９】したがって、乗算器３および４のそれぞれ
の出力データを加算器５によって加算しても、出力端子
６から出力されるオーディオデータＤOに対応した電力
は、オーディオデータＤI1あるいは、ＤI2のいずれか一
方のみの場合に比べて、１／２になってしまう。ここ
で、電力と音圧とは比例関係にあるので、オーディオデ
ータＤOに対応した音圧もオーディオデータＤI1あるい
は、ＤI2のいずれか一方のみの場合に比べて、１／２に
なってしまう。すなわち、クロスフェードを行っている
間は、聴感上の音量が一定しないという欠点があった。
の出力データを加算器５によって加算しても、出力端子
６から出力されるオーディオデータＤOに対応した電力
は、オーディオデータＤI1あるいは、ＤI2のいずれか一
方のみの場合に比べて、１／２になってしまう。ここ
で、電力と音圧とは比例関係にあるので、オーディオデ
ータＤOに対応した音圧もオーディオデータＤI1あるい
は、ＤI2のいずれか一方のみの場合に比べて、１／２に
なってしまう。すなわち、クロスフェードを行っている
間は、聴感上の音量が一定しないという欠点があった。
【００１０】また、上述したＤＳＰＬＳＩによって構成
された従来のパン回路において、演算器９並びに乗算器
１０および１２における演算も整数形の積和を基本とす
るため、乗算係数Ａ＝０とし、ある空間の左側に配置さ
れた図示せぬスピーカから放射される音響の聴感上の電
力をＰ0と仮定した場合に、乗算係数Ａが１／２となる
ると、上述したクロスフェード回路と同様の理由によ
り、ある空間の左側および右側にそれぞれ配置された図
示せぬスピーカからそれぞれ放射される音響の聴感上の
電力は、ともにＰ0／４になってしまう。したがって、
図１５に示すように、図示せぬ左右のスピーカから空間
的に同距離にある部分における音響の聴感上の電力がＰ
0／２となり、音響の聴感上の電力、すなわち、音圧を
一定に保ちつつ、音像を空間的に左右に移動させること
ができず、パンの動作が不自然になってしまうという問
題があった。
された従来のパン回路において、演算器９並びに乗算器
１０および１２における演算も整数形の積和を基本とす
るため、乗算係数Ａ＝０とし、ある空間の左側に配置さ
れた図示せぬスピーカから放射される音響の聴感上の電
力をＰ0と仮定した場合に、乗算係数Ａが１／２となる
ると、上述したクロスフェード回路と同様の理由によ
り、ある空間の左側および右側にそれぞれ配置された図
示せぬスピーカからそれぞれ放射される音響の聴感上の
電力は、ともにＰ0／４になってしまう。したがって、
図１５に示すように、図示せぬ左右のスピーカから空間
的に同距離にある部分における音響の聴感上の電力がＰ
0／２となり、音響の聴感上の電力、すなわち、音圧を
一定に保ちつつ、音像を空間的に左右に移動させること
ができず、パンの動作が不自然になってしまうという問
題があった。
【００１１】この発明は、このような背景の下になされ
たもので、音響の聴感上の音圧を一定に保ちつつ、複数
系統のオーディオ信号をクロスフェードできたり、音像
を空間的に左右に移動させたりすることができる信号処
理装置を提供することを目的とする。
たもので、音響の聴感上の音圧を一定に保ちつつ、複数
系統のオーディオ信号をクロスフェードできたり、音像
を空間的に左右に移動させたりすることができる信号処
理装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、１系統の入力端と複数系統
の出力端を有する記憶手段と、前記記憶手段に対して前
記入力端へオーディオ信号を書き込むとともに、前記複
数系統の出力端から前記書き込みの速度とは異なる速度
で前記オーディオ信号を読み出し、かつ、読み出された
複数系統の各オーディオ信号の位相が互いに異なるよう
に制御する記憶制御手段と、前記複数系統のオーディオ
信号を互いにクロスフェードさせるとともに、前記複数
系統のオーディオ信号の時間的な音圧変化を制御する複
数の乗算係数の係数値を演算によって作成する複数の演
算手段と、前記記憶制御手段が読み出した前記複数系統
のオーディオ信号と前記複数の乗算係数とをそれぞれ乗
算する複数の乗算手段と、該乗算係数が乗算された複数
系統のオーディオ信号を混合する混合手段とを具備し、
前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴としている。また、請求項２記載の発明は、１系統
の入力端と複数系統の出力端を有する記憶手段と、前記
記憶手段に対して前記入力端へオーディオ信号を書き込
むとともに、前記複数系統の出力端から前記書き込みの
速度とは異なる速度で前記オーディオ信号を読み出し、
かつ、読み出された複数系統の各オーディオ信号の位相
が互いに異なるように制御する記憶制御手段と、前記複
数系統のオーディオ信号を互いにクロスフェードさせる
とともに、前記複数系統のオーディオ信号を混合したオ
−ディオ信号の音圧が時間的に一定であるように制御す
る複数の乗算係数の係数値を演算によって作成する複数
の演算手段と、前記記憶制御手段が読み出した前記複数
系統のオ−ディオ信号と前記複数の乗算係数とをそれぞ
れ乗算する複数の乗算手段と、該乗算係数が乗算された
複数系統のオーディオ信号を混合する混合手段とを具備
し、前記記憶手段に入力されたオーディオ信号に対して
音圧を一定に保ちつつピッチチェンジを行うことを特徴
としている。また請求項３記載の発明は、請求項２記載
の発明において、前記複数の演算手段は前記混合された
オーディオ信号の音圧を時間的に一定にするために、前
記複数の乗算係数の２乗和が一定であるように演算する
ものであることを特徴としている。また、請求項４記載
の発明は、請求項１乃至３の何れかの項記載の発明にお
いて、前記信号処理装置はマイクロプログラムを実行す
ることによりその動作制御がなされ、前記複数の演算手
段は前記マイクロプログラムの一部として実現されてい
るものであって、前記複数の乗算係数の各係数値と前記
複数系統のオーディオ信号とを各々演算するものである
ことを特徴としている。
に、請求項１記載の発明は、１系統の入力端と複数系統
の出力端を有する記憶手段と、前記記憶手段に対して前
記入力端へオーディオ信号を書き込むとともに、前記複
数系統の出力端から前記書き込みの速度とは異なる速度
で前記オーディオ信号を読み出し、かつ、読み出された
複数系統の各オーディオ信号の位相が互いに異なるよう
に制御する記憶制御手段と、前記複数系統のオーディオ
信号を互いにクロスフェードさせるとともに、前記複数
系統のオーディオ信号の時間的な音圧変化を制御する複
数の乗算係数の係数値を演算によって作成する複数の演
算手段と、前記記憶制御手段が読み出した前記複数系統
のオーディオ信号と前記複数の乗算係数とをそれぞれ乗
算する複数の乗算手段と、該乗算係数が乗算された複数
系統のオーディオ信号を混合する混合手段とを具備し、
前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴としている。また、請求項２記載の発明は、１系統
の入力端と複数系統の出力端を有する記憶手段と、前記
記憶手段に対して前記入力端へオーディオ信号を書き込
むとともに、前記複数系統の出力端から前記書き込みの
速度とは異なる速度で前記オーディオ信号を読み出し、
かつ、読み出された複数系統の各オーディオ信号の位相
が互いに異なるように制御する記憶制御手段と、前記複
数系統のオーディオ信号を互いにクロスフェードさせる
とともに、前記複数系統のオーディオ信号を混合したオ
−ディオ信号の音圧が時間的に一定であるように制御す
る複数の乗算係数の係数値を演算によって作成する複数
の演算手段と、前記記憶制御手段が読み出した前記複数
系統のオ−ディオ信号と前記複数の乗算係数とをそれぞ
れ乗算する複数の乗算手段と、該乗算係数が乗算された
複数系統のオーディオ信号を混合する混合手段とを具備
し、前記記憶手段に入力されたオーディオ信号に対して
音圧を一定に保ちつつピッチチェンジを行うことを特徴
としている。また請求項３記載の発明は、請求項２記載
の発明において、前記複数の演算手段は前記混合された
オーディオ信号の音圧を時間的に一定にするために、前
記複数の乗算係数の２乗和が一定であるように演算する
ものであることを特徴としている。また、請求項４記載
の発明は、請求項１乃至３の何れかの項記載の発明にお
いて、前記信号処理装置はマイクロプログラムを実行す
ることによりその動作制御がなされ、前記複数の演算手
段は前記マイクロプログラムの一部として実現されてい
るものであって、前記複数の乗算係数の各係数値と前記
複数系統のオーディオ信号とを各々演算するものである
ことを特徴としている。
【００１３】
【作用】請求項１記載の発明によれば、記憶制御手段
は、記憶手段に対して入力端へオーディオ信号を書き込
むとともに、複数系統の出力端からこの書き込みの速度
とは異なる速度でオーディオ信号を読み出す。その際、
記憶制御手段は読み出された複数系統のオーディオ信号
の位相がそれぞれ互いに異なるように制御する。複数の
演算手段は、複数系統のオーディオ信号を互いにクロス
フェードさせるためであり同時に複数系統のオーディオ
信号の時間的な音圧変化を制御するための複数の乗算係
数の係数値を演算によって作成する。複数の乗算手段
は、記憶制御手段が記憶手段から読み出した複数系統の
オーディオ信号と複数の演算手段によって演算された複
数の乗算係数とをそれぞれ乗算する。混合手段は、乗算
係数が乗算されたこれら複数系統のオーディオ信号を混
合する。そして、記憶手段に入力されたオーディオ信号
に対して音圧の時間的変化が制御されたピッチチェンジ
を行う。また、請求項２記載の発明によれば、記憶制御
手段は、記憶手段に対して入力端へオーディオ信号を書
き込むとともに、複数系統の出力端からこの書き込みの
速度とは異なる速度でオーディオ信号を読み出す。その
際、記憶制御手段は読み出された複数系統のオーディオ
信号の位相がそれぞれ互いに異なるように制御する。複
数の演算手段は、複数系統のオーディオ信号を互いにク
ロスフェードさせるためであり同時に複数系統のオーデ
ィオ信号を混合したオ−ディオ信号の音圧が時間的に一
定であるように制御するための複数の乗算係数の係数値
を演算によって作成する。複数の乗算手段は、記憶制御
手段が記憶手段から読み出した複数系統のオーディオ信
号と複数の演算手段によって演算された複数の乗算係数
とをそれぞれ乗算する。混合手段は、乗算係数が乗算さ
れたこれら複数系統のオーディオ信号を混合する。そし
て、記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行う。また、請求項
３記載の発明によれば、複数の演算手段は、混合手段で
混合されたオーディオ信号の音圧を時間的に一定にする
ために、複数の乗算係数の２乗和が一定となるように演
算する。また、請求項４記載の発明によれば、信号処理
装置の動作制御を行うマイクロプログラムの一部として
実現された複数の演算手段は、当該マイクロプログラム
を実行することによって、複数の乗算係数の各係数値と
複数系統のオーディオ信号とを各々演算する。
は、記憶手段に対して入力端へオーディオ信号を書き込
むとともに、複数系統の出力端からこの書き込みの速度
とは異なる速度でオーディオ信号を読み出す。その際、
記憶制御手段は読み出された複数系統のオーディオ信号
の位相がそれぞれ互いに異なるように制御する。複数の
演算手段は、複数系統のオーディオ信号を互いにクロス
フェードさせるためであり同時に複数系統のオーディオ
信号の時間的な音圧変化を制御するための複数の乗算係
数の係数値を演算によって作成する。複数の乗算手段
は、記憶制御手段が記憶手段から読み出した複数系統の
オーディオ信号と複数の演算手段によって演算された複
数の乗算係数とをそれぞれ乗算する。混合手段は、乗算
係数が乗算されたこれら複数系統のオーディオ信号を混
合する。そして、記憶手段に入力されたオーディオ信号
に対して音圧の時間的変化が制御されたピッチチェンジ
を行う。また、請求項２記載の発明によれば、記憶制御
手段は、記憶手段に対して入力端へオーディオ信号を書
き込むとともに、複数系統の出力端からこの書き込みの
速度とは異なる速度でオーディオ信号を読み出す。その
際、記憶制御手段は読み出された複数系統のオーディオ
信号の位相がそれぞれ互いに異なるように制御する。複
数の演算手段は、複数系統のオーディオ信号を互いにク
ロスフェードさせるためであり同時に複数系統のオーデ
ィオ信号を混合したオ−ディオ信号の音圧が時間的に一
定であるように制御するための複数の乗算係数の係数値
を演算によって作成する。複数の乗算手段は、記憶制御
手段が記憶手段から読み出した複数系統のオーディオ信
号と複数の演算手段によって演算された複数の乗算係数
とをそれぞれ乗算する。混合手段は、乗算係数が乗算さ
れたこれら複数系統のオーディオ信号を混合する。そし
て、記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行う。また、請求項
３記載の発明によれば、複数の演算手段は、混合手段で
混合されたオーディオ信号の音圧を時間的に一定にする
ために、複数の乗算係数の２乗和が一定となるように演
算する。また、請求項４記載の発明によれば、信号処理
装置の動作制御を行うマイクロプログラムの一部として
実現された複数の演算手段は、当該マイクロプログラム
を実行することによって、複数の乗算係数の各係数値と
複数系統のオーディオ信号とを各々演算する。
【００１４】
【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図１はこの発明の第１の実施例によ
る信号処理装置を適用したピッチチェンジ回路の構成を
示すブロック図であり、この図において、１４はオーデ
ィオデータＤIが入力される入力端子、１５は遅延用Ｒ
ＡＭであり、図２に示すアドレス生成回路１６から出力
される書込アドレスＷＡに入力端子１４から入力された
オーディオデータＤIが書き込まれるとともに、アドレ
ス生成回路１６から出力される読出アドレスＲＡ1およ
びＲＡ2からピッチ変調されたオーディオデータＤD1お
よびＤD2が読み出される。
について説明する。図１はこの発明の第１の実施例によ
る信号処理装置を適用したピッチチェンジ回路の構成を
示すブロック図であり、この図において、１４はオーデ
ィオデータＤIが入力される入力端子、１５は遅延用Ｒ
ＡＭであり、図２に示すアドレス生成回路１６から出力
される書込アドレスＷＡに入力端子１４から入力された
オーディオデータＤIが書き込まれるとともに、アドレ
ス生成回路１６から出力される読出アドレスＲＡ1およ
びＲＡ2からピッチ変調されたオーディオデータＤD1お
よびＤD2が読み出される。
【００１５】図２のアドレス生成回路１６において、１
７は減算カウンタであり、サンプリング周波数φに同期
してカウントダウン動作を行い、書込アドレスＷＡを出
力する。また、減算カウンタ１７は、遅延用ＲＡＭ１５
の最終アドレスから先頭アドレスに向かって順次カウン
トダウンし、先頭アドレスまでカウントダウンすると、
最終アドレスから再びカウントダウンを行う。１８は、
図４（ａ）および（ｂ）に示すように、それぞれ互いに
１８０゜位相がずれた鋸歯状の低周波データＤL1および
ＤL2を出力する低周波発振器（ＬＦＯ）、１９は書込ア
ドレスＷＡと低周波データＤL1とを加算して読出アドレ
スＲＡ1を出力する加算器、２０は書込アドレスＷＡと
低周波データＤL2とを加算して読出アドレスＲＡ2を出
力する加算器である。
７は減算カウンタであり、サンプリング周波数φに同期
してカウントダウン動作を行い、書込アドレスＷＡを出
力する。また、減算カウンタ１７は、遅延用ＲＡＭ１５
の最終アドレスから先頭アドレスに向かって順次カウン
トダウンし、先頭アドレスまでカウントダウンすると、
最終アドレスから再びカウントダウンを行う。１８は、
図４（ａ）および（ｂ）に示すように、それぞれ互いに
１８０゜位相がずれた鋸歯状の低周波データＤL1および
ＤL2を出力する低周波発振器（ＬＦＯ）、１９は書込ア
ドレスＷＡと低周波データＤL1とを加算して読出アドレ
スＲＡ1を出力する加算器、２０は書込アドレスＷＡと
低周波データＤL2とを加算して読出アドレスＲＡ2を出
力する加算器である。
【００１６】このような構成によれば、オーディオデー
タＤIは、遅延用ＲＡＭ１５にその最終アドレスから先
頭アドレスに向かって順に書き込まれ、また、書込アド
レスＷＡに低周波データＤL1およびＤL2をそれぞれ加算
した読出アドレスＲＡ1およびＲＡ2に記憶されたオーデ
ィオデータＤD1およびＤD2が遅延用ＲＡＭ１５から読み
出される。読出アドレスＲＡ1およびＲＡ2を得るために
書込アドレスＷＡにそれぞれ加算される低周波データＤ
L1およびＤL2が鋸歯状であるため、読出アドレスＲＡ1
およびＲＡ2は、書込アドレスＷＡに対して順次遅れて
いき、鋸歯状の低周波データＤL1およびＤL2の傾きに応
じてオーディオデータＤD1およびＤD2のピッチが下がる
ことになる。
タＤIは、遅延用ＲＡＭ１５にその最終アドレスから先
頭アドレスに向かって順に書き込まれ、また、書込アド
レスＷＡに低周波データＤL1およびＤL2をそれぞれ加算
した読出アドレスＲＡ1およびＲＡ2に記憶されたオーデ
ィオデータＤD1およびＤD2が遅延用ＲＡＭ１５から読み
出される。読出アドレスＲＡ1およびＲＡ2を得るために
書込アドレスＷＡにそれぞれ加算される低周波データＤ
L1およびＤL2が鋸歯状であるため、読出アドレスＲＡ1
およびＲＡ2は、書込アドレスＷＡに対して順次遅れて
いき、鋸歯状の低周波データＤL1およびＤL2の傾きに応
じてオーディオデータＤD1およびＤD2のピッチが下がる
ことになる。
【００１７】また、図１において、２１は図４（ｄ）に
示す特性を有する乗算係数Ａ（０≦Ａ≦１）が入力され
る入力端子、２２は乗算係数Ａに対して（１−ｘ）の演
算を施し、図４（ｄ）に示す特性を有する乗算係数（１
−Ａ）を出力する演算器、２３は乗算係数Ａに対して√
ｘの演算を施し、乗算係数√Ａを出力する演算器、２４
は乗算係数（１−Ａ）に対して√ｘの演算を施し、乗算
係数√（１−Ａ）を出力する演算器である。２５はオー
ディオデータＤD1と乗算係数√Ａとを乗算する乗算器、
２６はオーディオデータＤD2と乗算係数√（１−Ａ）と
を乗算する乗算器、２７は乗算器２５の出力データと乗
算器２６の出力データとを加算する加算器、２８は加算
器２７の出力データがオーディオデータＤOとして出力
される出力端子である。
示す特性を有する乗算係数Ａ（０≦Ａ≦１）が入力され
る入力端子、２２は乗算係数Ａに対して（１−ｘ）の演
算を施し、図４（ｄ）に示す特性を有する乗算係数（１
−Ａ）を出力する演算器、２３は乗算係数Ａに対して√
ｘの演算を施し、乗算係数√Ａを出力する演算器、２４
は乗算係数（１−Ａ）に対して√ｘの演算を施し、乗算
係数√（１−Ａ）を出力する演算器である。２５はオー
ディオデータＤD1と乗算係数√Ａとを乗算する乗算器、
２６はオーディオデータＤD2と乗算係数√（１−Ａ）と
を乗算する乗算器、２７は乗算器２５の出力データと乗
算器２６の出力データとを加算する加算器、２８は加算
器２７の出力データがオーディオデータＤOとして出力
される出力端子である。
【００１８】次に、図３に演算器２３の構成を表すブロ
ック図を示す。図３において、２９は入力データｘnが
入力される入力端子、３０は第１の入力端に入力データ
ｘnが入力される減算器、３１は第１の入力端に減算器
３０の出力データが入力される加算器、３２は加算器３
１の出力データが出力データｙnとして出力される出力
端子である。３３は加算器３１の出力データを１演算時
間分だけ遅延してデータｙn-1として出力する遅延回路
であり、データｙn-1は、加算器３１の第２の入力端に
入力されるとともに、乗算器３４に入力される。乗算器
３４は、データｙn-1を２乗し、その出力データｙn-1 2
を減算器３０の第２の入力端に入力する。
ック図を示す。図３において、２９は入力データｘnが
入力される入力端子、３０は第１の入力端に入力データ
ｘnが入力される減算器、３１は第１の入力端に減算器
３０の出力データが入力される加算器、３２は加算器３
１の出力データが出力データｙnとして出力される出力
端子である。３３は加算器３１の出力データを１演算時
間分だけ遅延してデータｙn-1として出力する遅延回路
であり、データｙn-1は、加算器３１の第２の入力端に
入力されるとともに、乗算器３４に入力される。乗算器
３４は、データｙn-1を２乗し、その出力データｙn-1 2
を減算器３０の第２の入力端に入力する。
【００１９】ここで、演算器２３の演算を漸化式で表す
と、（１）式となる。 ｙn＝ｘn−ｙn-1 2＋ｙn-1・・・（１） （１）式において、ｘn＝Ａとすると、データｙnのｎ→
∞に対する極限は、収束して（２）式に示す２次方程式
の根となるので、演算器２３よりｙn＝√Ａが得られ
る。 ｙ＝Ａ−ｙ2＋ｙ・・・（２） なお、演算器２４は、演算器２３と同一の構成であるの
で、その説明を省略する。
と、（１）式となる。 ｙn＝ｘn−ｙn-1 2＋ｙn-1・・・（１） （１）式において、ｘn＝Ａとすると、データｙnのｎ→
∞に対する極限は、収束して（２）式に示す２次方程式
の根となるので、演算器２３よりｙn＝√Ａが得られ
る。 ｙ＝Ａ−ｙ2＋ｙ・・・（２） なお、演算器２４は、演算器２３と同一の構成であるの
で、その説明を省略する。
【００２０】このような構成において、入力端子１４か
らオーディオデータＤIが入力されると、アドレス生成
回路１６によって生成された、遅延用ＲＡＭ１５の書込
アドレスＷＡにオーディオデータＤIが書き込まれると
ともに、アドレス生成回路１６によって生成された、遅
延用ＲＡＭ１５の読出アドレスＲＡ’1およびＲＡ’2か
らピッチ変調されたオーディオデータＤD1およびＤD2が
読み出される。
らオーディオデータＤIが入力されると、アドレス生成
回路１６によって生成された、遅延用ＲＡＭ１５の書込
アドレスＷＡにオーディオデータＤIが書き込まれると
ともに、アドレス生成回路１６によって生成された、遅
延用ＲＡＭ１５の読出アドレスＲＡ’1およびＲＡ’2か
らピッチ変調されたオーディオデータＤD1およびＤD2が
読み出される。
【００２１】いっぽう、図４（ｄ）に示す波形のように
変化する、入力端子２１から入力された乗算係数Ａ（０
≦Ａ≦１）は、演算器２２において、（１−ｘ）の演算
が施され、演算器２２から乗算係数（１−Ａ）が出力さ
れた後、演算器２４において、√ｘの演算が施され、演
算器２４から、図４（ｃ）に示す特性を有する乗算係数
√（１−Ａ）が出力される。また、演算器２３におい
て、乗算係数Ａに対して√ｘの演算が施され、演算器２
３から、図４（ｃ）に示す特性を有する乗算係数√Ａが
出力される。
変化する、入力端子２１から入力された乗算係数Ａ（０
≦Ａ≦１）は、演算器２２において、（１−ｘ）の演算
が施され、演算器２２から乗算係数（１−Ａ）が出力さ
れた後、演算器２４において、√ｘの演算が施され、演
算器２４から、図４（ｃ）に示す特性を有する乗算係数
√（１−Ａ）が出力される。また、演算器２３におい
て、乗算係数Ａに対して√ｘの演算が施され、演算器２
３から、図４（ｃ）に示す特性を有する乗算係数√Ａが
出力される。
【００２２】これにより、乗算器２５がオーディオデー
タＤD1と乗算係数√Ａとを乗算するとともに、乗算器２
６がオーディオデータＤD2と乗算係数√（１−Ａ）とを
乗算するので、加算器２７は、乗算器２５の出力データ
と乗算器２６の出力データとを加算して、ピッチチェン
ジされたオーディオデータＤOとして出力端子２８を介
して出力する。
タＤD1と乗算係数√Ａとを乗算するとともに、乗算器２
６がオーディオデータＤD2と乗算係数√（１−Ａ）とを
乗算するので、加算器２７は、乗算器２５の出力データ
と乗算器２６の出力データとを加算して、ピッチチェン
ジされたオーディオデータＤOとして出力端子２８を介
して出力する。
【００２３】以上説明したように、従来は、乗算係数Ａ
および（１−Ａ）を、乗算器２５および２６において、
そのままオーディオデータＤD1およびＤD2と乗算してい
たので、乗算係数Ａおよび（１−Ａ）が０から１へ、お
よび１から０へ移行する部分で、図５（ａ）に示すよう
に、図示せぬスピーカから出力される音響が聴感上音量
が周期的に下がって、トレモロ効果が付与されたように
なっていたが、上述した第１の実施例によれば、乗算係
数√Ａおよび√（１−Ａ）を、乗算器２５および２６に
おいて、オーディオデータＤD1およびＤD2とそれぞれ乗
算するようにしたので、図５（ｂ）に示すように、乗算
係数Ａおよび（１−Ａ）が０から１へ、および１から０
へ移行する部分においても、音響の音量が聴感上、下が
ることなく、スムーズにつながる。
および（１−Ａ）を、乗算器２５および２６において、
そのままオーディオデータＤD1およびＤD2と乗算してい
たので、乗算係数Ａおよび（１−Ａ）が０から１へ、お
よび１から０へ移行する部分で、図５（ａ）に示すよう
に、図示せぬスピーカから出力される音響が聴感上音量
が周期的に下がって、トレモロ効果が付与されたように
なっていたが、上述した第１の実施例によれば、乗算係
数√Ａおよび√（１−Ａ）を、乗算器２５および２６に
おいて、オーディオデータＤD1およびＤD2とそれぞれ乗
算するようにしたので、図５（ｂ）に示すように、乗算
係数Ａおよび（１−Ａ）が０から１へ、および１から０
へ移行する部分においても、音響の音量が聴感上、下が
ることなく、スムーズにつながる。
【００２４】次に、この発明の第２の実施例について説
明する。図６はこの発明の第２の実施例による信号処理
装置を適用したパン回路の構成を示すブロック図であ
り、この図において、図１の各部に対応する部分には同
一の符号を付け、その説明を省略する。図６において、
３５はオーディオデータＤIと乗算係数√Ａとを乗算す
る乗算器、３６は乗算器３５の出力データがＲチャンネ
ルのオーディオデータＤORとして出力される出力端子、
３７はオーディオデータＤIと乗算係数√（１−Ａ）と
を乗算する乗算器、３８は乗算器３７の出力データがＬ
チャンネルのオーディオデータＤOLとして出力される出
力端子である。
明する。図６はこの発明の第２の実施例による信号処理
装置を適用したパン回路の構成を示すブロック図であ
り、この図において、図１の各部に対応する部分には同
一の符号を付け、その説明を省略する。図６において、
３５はオーディオデータＤIと乗算係数√Ａとを乗算す
る乗算器、３６は乗算器３５の出力データがＲチャンネ
ルのオーディオデータＤORとして出力される出力端子、
３７はオーディオデータＤIと乗算係数√（１−Ａ）と
を乗算する乗算器、３８は乗算器３７の出力データがＬ
チャンネルのオーディオデータＤOLとして出力される出
力端子である。
【００２５】このような構成において、乗算係数Ａを０
から１へ変化させると、出力端子３６および３８に接続
されたスピーカ（図示略）から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Ａを１から０へ変
化させると、出力端子３６および３８に接続されたスピ
ーカ（図示略）から放射される音響が空間的に右から左
へパンする。
から１へ変化させると、出力端子３６および３８に接続
されたスピーカ（図示略）から放射される音響が空間的
に左から右へパンし、逆に、乗算係数Ａを１から０へ変
化させると、出力端子３６および３８に接続されたスピ
ーカ（図示略）から放射される音響が空間的に右から左
へパンする。
【００２６】この場合、一方のチャンネルの音響に対応
する電力をＰ0としたとき、Ｒチャンネルの音響に対応
する電力はＡ×Ｐ0となり、Ｌチャンネルの音響に対応
する電力は、（１−Ａ）×Ｐ0となるので、図示せぬ左
右のスピーカから空間的に同距離にある部分における音
響の聴感上の電力、すなわち、音圧は、（３）式に示す
ように、乗算係数Ａの値に関わらず、一定に保たれる。 Ａ×Ｐ0＋（１−Ａ）×Ｐ0＝Ｐ0・・・（３）
する電力をＰ0としたとき、Ｒチャンネルの音響に対応
する電力はＡ×Ｐ0となり、Ｌチャンネルの音響に対応
する電力は、（１−Ａ）×Ｐ0となるので、図示せぬ左
右のスピーカから空間的に同距離にある部分における音
響の聴感上の電力、すなわち、音圧は、（３）式に示す
ように、乗算係数Ａの値に関わらず、一定に保たれる。 Ａ×Ｐ0＋（１−Ａ）×Ｐ0＝Ｐ0・・・（３）
【００２７】ところで、以上説明した第１および第２の
実施例においては、いずれの場合も、演算器２３および
２４を用いてピッチチェンジするためおよびパンするた
めの乗算係数√Ａおよび√（１−Ａ）を求めることによ
り、乗算係数Ａが０から１へ、および１から０へ移行す
る部分においても、音響の聴感上の音量が一定に保たれ
た。
実施例においては、いずれの場合も、演算器２３および
２４を用いてピッチチェンジするためおよびパンするた
めの乗算係数√Ａおよび√（１−Ａ）を求めることによ
り、乗算係数Ａが０から１へ、および１から０へ移行す
る部分においても、音響の聴感上の音量が一定に保たれ
た。
【００２８】次に、上述した技術思想を基本とし、この
技術思想とは逆に、乗算係数Ａが０から１へ、および１
から０へ移行する部分において、音響の聴感上の音量が
増加したり減少したりするようにすることも考えられ
る。それには、関数ｘ2、（２ｘ−ｘ2）あるいは、3√
ｘなどを用いればよい。これらの関数ｘ2、（２ｘ−
ｘ2）および3√ｘを演算する演算器３９〜４１の構成を
図７〜図９に示す。
技術思想とは逆に、乗算係数Ａが０から１へ、および１
から０へ移行する部分において、音響の聴感上の音量が
増加したり減少したりするようにすることも考えられ
る。それには、関数ｘ2、（２ｘ−ｘ2）あるいは、3√
ｘなどを用いればよい。これらの関数ｘ2、（２ｘ−
ｘ2）および3√ｘを演算する演算器３９〜４１の構成を
図７〜図９に示す。
【００２９】図７の演算器３９において、４２は入力デ
ータｘを２乗する乗算器、図８の演算器４０において、
４３は入力データｘと乗算係数２とを乗算する乗算器、
４４は入力データｘを２乗する乗算器、４５は乗算器４
３の出力データから乗算器４４の出力データを減算する
減算器である。また、図９の演算器４１において、４６
は第１の入力端に入力データｘnが入力される減算器、
４７は第１の入力端に減算器４６の出力データが入力さ
れる加算器、４８は加算器４７の出力データを１演算時
間だけ遅延してデータｙn-1として出力する遅延回路で
あり、データｙn-1は、加算器４７の第２の入力端に入
力されるとともに、入力データを２乗する乗算器４９に
入力される。５０は乗算器４９の出力データｙn-1 2とデ
ータｙn-1とを乗算する乗算器であり、その出力データ
ｙn-13を減算器４６の第２の入力端に入力する。
ータｘを２乗する乗算器、図８の演算器４０において、
４３は入力データｘと乗算係数２とを乗算する乗算器、
４４は入力データｘを２乗する乗算器、４５は乗算器４
３の出力データから乗算器４４の出力データを減算する
減算器である。また、図９の演算器４１において、４６
は第１の入力端に入力データｘnが入力される減算器、
４７は第１の入力端に減算器４６の出力データが入力さ
れる加算器、４８は加算器４７の出力データを１演算時
間だけ遅延してデータｙn-1として出力する遅延回路で
あり、データｙn-1は、加算器４７の第２の入力端に入
力されるとともに、入力データを２乗する乗算器４９に
入力される。５０は乗算器４９の出力データｙn-1 2とデ
ータｙn-1とを乗算する乗算器であり、その出力データ
ｙn-13を減算器４６の第２の入力端に入力する。
【００３０】ここで、演算器４１の演算を漸化式で表す
と、（４）式となる。 ｙn＝ｘn−ｙn-1 3＋ｙn-1・・・（４） （４）式において、ｘn＝Ａとすると、データｙnのｎ→
∞に対する極限は、収束して、（５）式に示す３次方程
式の根となるので、演算器４１よりｙ＝3√Ａが得られ
る。 ｙ＝Ａ−Ｙ3＋ｙ・・・（５）
と、（４）式となる。 ｙn＝ｘn−ｙn-1 3＋ｙn-1・・・（４） （４）式において、ｘn＝Ａとすると、データｙnのｎ→
∞に対する極限は、収束して、（５）式に示す３次方程
式の根となるので、演算器４１よりｙ＝3√Ａが得られ
る。 ｙ＝Ａ−Ｙ3＋ｙ・・・（５）
【００３１】以上説明した演算器３９〜４１を上述した
ピッチチェンジ回路（図１参照）およびパン回路（図６
参照）の演算器２３および２４の代わりに用いたり、あ
るいは、図１２のクロスフェード回路の乗算器３および
４の乗算係数入力端に設ければ、乗算係数Ａ2、（２Ａ
−Ａ2）、√Ａあるいは、3√Ａは、乗算係数Ａの変化に
対して図１０に示すように変化し、これにより、聴感上
の音圧Ｐは乗算係数Ａの変化に対応して図１１に示すよ
うに変化して従来にない音響効果が得られる。
ピッチチェンジ回路（図１参照）およびパン回路（図６
参照）の演算器２３および２４の代わりに用いたり、あ
るいは、図１２のクロスフェード回路の乗算器３および
４の乗算係数入力端に設ければ、乗算係数Ａ2、（２Ａ
−Ａ2）、√Ａあるいは、3√Ａは、乗算係数Ａの変化に
対して図１０に示すように変化し、これにより、聴感上
の音圧Ｐは乗算係数Ａの変化に対応して図１１に示すよ
うに変化して従来にない音響効果が得られる。
【００３２】たとえば、演算器３９〜４１を図６に示す
パン回路に適用した場合、音像の定位が左右に動くとと
もに、音像の定位が聴取者から遠ざかったり、近付いた
りする。また、演算器３９〜４１を図１２に示すクロス
フェード回路に適用した場合、オーディオデータＤI1か
らオーディオデータＤI2への切換時、あるいは、オーデ
ィオデータＤI2からオーディオデータＤI1への切換時
に、音圧を下げて目立たなくしたり、あるいは、逆に音
圧を上げて目立つようにすることができる。
パン回路に適用した場合、音像の定位が左右に動くとと
もに、音像の定位が聴取者から遠ざかったり、近付いた
りする。また、演算器３９〜４１を図１２に示すクロス
フェード回路に適用した場合、オーディオデータＤI1か
らオーディオデータＤI2への切換時、あるいは、オーデ
ィオデータＤI2からオーディオデータＤI1への切換時
に、音圧を下げて目立たなくしたり、あるいは、逆に音
圧を上げて目立つようにすることができる。
【００３３】なお、以上説明したピッチチェンジ回路、
パン回路およびクロスフェード回路は、上述したよう
に、信号処理装置（ＤＳＰ）によって構成するので、実
際には、これらの回路に対応したマイクロプログラムが
ＤＳＰにおいてそれぞれ実行されることになる。したが
って、上述した演算器２３、２４、３９〜４１を簡単に
実現できるので、従来の直線補間の技術をそのまま用い
ることができ、特別な回路を追加する必要がない。
パン回路およびクロスフェード回路は、上述したよう
に、信号処理装置（ＤＳＰ）によって構成するので、実
際には、これらの回路に対応したマイクロプログラムが
ＤＳＰにおいてそれぞれ実行されることになる。したが
って、上述した演算器２３、２４、３９〜４１を簡単に
実現できるので、従来の直線補間の技術をそのまま用い
ることができ、特別な回路を追加する必要がない。
【００３４】
【発明の効果】以上説明したように、この発明では、ピ
ッチチェンジをクロスフェードによって行うものにおい
て、乗算係数を記憶したテーブルといった構成を省略で
きるので、メモリ容量を削減することができて構成の小
規模化が図れる。また、請求項２，３記載の発明では、
ピッチチェンジ時に音圧を一定に保つように乗算係数を
演算しているため、オーディオ信号のピッチを変化させ
る場合に、ピッチのみが変化して音圧は一定となってピ
ッチチェンジにおいて最適である。また、従来であれ
ば、ピッチチェンジ時に音圧が一定ではないために聴感
上音量が周期的に下がり、その結果として予期せぬトレ
モロ効果が付与されたようになっていたが、請求項２，
３記載の発明によればこうした問題が発生するのを防止
することができる。さらには、ピッチチェンジをクロス
フェードによって行うものにおいて、ピッチが変化する
時間を通して必ず音圧が一定になる。また、請求項４記
載の発明では、ピッチチェンジ回路などに対応するマイ
クロプログラムを信号処理装置上で実行しているため、
従来の回路構成を変更することなく複数の演算手段を実
現することができる。
ッチチェンジをクロスフェードによって行うものにおい
て、乗算係数を記憶したテーブルといった構成を省略で
きるので、メモリ容量を削減することができて構成の小
規模化が図れる。また、請求項２，３記載の発明では、
ピッチチェンジ時に音圧を一定に保つように乗算係数を
演算しているため、オーディオ信号のピッチを変化させ
る場合に、ピッチのみが変化して音圧は一定となってピ
ッチチェンジにおいて最適である。また、従来であれ
ば、ピッチチェンジ時に音圧が一定ではないために聴感
上音量が周期的に下がり、その結果として予期せぬトレ
モロ効果が付与されたようになっていたが、請求項２，
３記載の発明によればこうした問題が発生するのを防止
することができる。さらには、ピッチチェンジをクロス
フェードによって行うものにおいて、ピッチが変化する
時間を通して必ず音圧が一定になる。また、請求項４記
載の発明では、ピッチチェンジ回路などに対応するマイ
クロプログラムを信号処理装置上で実行しているため、
従来の回路構成を変更することなく複数の演算手段を実
現することができる。
【図１】 この発明の第１の実施例による信号処理装置
を適用したピッチチェンジ回路の構成を示すブロック図
である。
を適用したピッチチェンジ回路の構成を示すブロック図
である。
【図２】 アドレス生成回路１６の構成を示すブロック
図である。
図である。
【図３】 演算器２３の構成を示すブロック図である。
【図４】 読出アドレスＲＡ’1およびＲＡ’2の波形の
一例および図１に示す回路の各部から出力される乗算係
数の波形の一例を示す図である。
一例および図１に示す回路の各部から出力される乗算係
数の波形の一例を示す図である。
【図５】 この発明の第１の実施例と従来の技術とを比
較して説明するための図である。
較して説明するための図である。
【図６】 この発明の第２の実施例による信号処理装置
を適用したパン回路の構成を示すブロック図である。
を適用したパン回路の構成を示すブロック図である。
【図７】 演算器３３の構成を示すブロック図である。
【図８】 演算器３４の構成を示すブロック図である。
【図９】 演算器３５の構成を示すブロック図である。
【図１０】 乗算係数Ａ，Ａ2，（２Ａ−Ａ2），√Ａお
よび3√Ａの特性の一例を示す図である。
よび3√Ａの特性の一例を示す図である。
【図１１】 乗算係数Ａ，Ａ2，（２Ａ−Ａ2），√Ａお
よび3√Ａに対する聴感上の電力Ｐの特性の一例を示す
図である。
よび3√Ａに対する聴感上の電力Ｐの特性の一例を示す
図である。
【図１２】 従来のクロスフェード回路の構成例を示す
ブロック図である。
ブロック図である。
【図１３】 乗算係数ｋ1およびｋ2の特性の一例を示す
図である。
図である。
【図１４】 従来のパン回路の構成例を示すブロック図
である。
である。
【図１５】 図１４に示すパン回路の不都合点を説明す
るための図である。
るための図である。
２２〜２４，３９〜４１……演算器、２５，２６，３
４，３５，３７，４２〜４４，４９，５０……乗算器、
２７，３１，４７……加算器、３０，４５，４６……減
算器、３３，４８……遅延回路。
４，３５，３７，４２〜４４，４９，５０……乗算器、
２７，３１，４７……加算器、３０，４５，４６……減
算器、３３，４８……遅延回路。
Claims (4)
- 【請求項１】 １系統の入力端と複数系統の出力端を有
する記憶手段と、 前記記憶手段に対して前記入力端へオーディオ信号を書
き込むとともに、前記複数系統の出力端から前記書き込
みの速度とは異なる速度で前記オーディオ信号を読み出
し、かつ、読み出された複数系統の各オーディオ信号の
位相が互いに異なるように制御する記憶制御手段と、 前記複数系統のオーディオ信号を互いにクロスフェード
させるとともに、前記複数系統のオーディオ信号の時間
的な音圧変化を制御する複数の乗算係数の係数値を演算
によって作成する複数の演算手段と、 前記記憶制御手段が読み出した前記複数系統のオーディ
オ信号と前記複数の乗算係数とをそれぞれ乗算する複数
の乗算手段と、 該乗算係数が乗算された複数系統のオーディオ信号を混
合する混合手段とを具備し、 前記記憶手段に入力されたオーディオ信号に対して音圧
の時間的変化が制御されたピッチチェンジを行うことを
特徴とする信号処理装置。 - 【請求項２】 １系統の入力端と複数系統の出力端を有
する記憶手段と、 前記記憶手段に対して前記入力端へオーディオ信号を書
き込むとともに、前記複数系統の出力端から前記書き込
みの速度とは異なる速度で前記オーディオ信号を読み出
し、かつ、読み出された複数系統の各オーディオ信号の
位相が互いに異なるように制御する記憶制御手段と、 前記複数系統のオーディオ信号を互いにクロスフェード
させるとともに、前記複数系統のオーディオ信号を混合
したオ−ディオ信号の音圧が時間的に一定であるように
制御する複数の乗算係数の係数値を演算によって作成す
る複数の演算手段と、 前記記憶制御手段が読み出した前記複数系統のオ−ディ
オ信号と前記複数の乗算係数とをそれぞれ乗算する複数
の乗算手段と、 該乗算係数が乗算された複数系統のオーディオ信号を混
合する混合手段とを具備し、 前記記憶手段に入力されたオーディオ信号に対して音圧
を一定に保ちつつピッチチェンジを行うことを特徴とす
る信号処理装置。 - 【請求項３】 前記複数の演算手段は前記混合されたオ
ーディオ信号の音圧を時間的に一定にするために、前記
複数の乗算係数の２乗和が一定であるように演算するも
のであることを特徴とする請求項２記載の信号処理装
置。 - 【請求項４】 前記信号処理装置はマイクロプログラム
を実行することによりその動作制御がなされ、前記複数
の演算手段は前記マイクロプログラムの一部として実現
されているものであって、前記複数の乗算係数の各係数
値と前記複数系統のオーディオ信号とを各々演算するも
のであることを特徴とする請求項１乃至３の何れかの項
記載の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33077592A JP3214936B2 (ja) | 1992-12-10 | 1992-12-10 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33077592A JP3214936B2 (ja) | 1992-12-10 | 1992-12-10 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177676A JPH06177676A (ja) | 1994-06-24 |
| JP3214936B2 true JP3214936B2 (ja) | 2001-10-02 |
Family
ID=18236408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33077592A Expired - Fee Related JP3214936B2 (ja) | 1992-12-10 | 1992-12-10 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214936B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728489B2 (en) | 1992-04-08 | 2004-04-27 | Hitachi, Ltd. | Optical transmission system constructing method and system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4779553B2 (ja) * | 2005-10-06 | 2011-09-28 | ヤマハ株式会社 | 音声信号の圧伸方法および音声信号圧伸装置 |
-
1992
- 1992-12-10 JP JP33077592A patent/JP3214936B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728489B2 (en) | 1992-04-08 | 2004-04-27 | Hitachi, Ltd. | Optical transmission system constructing method and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177676A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4998281A (en) | Effect addition apparatus | |
| US5502277A (en) | Filter device and electronic musical instrument using the filter device | |
| US5825899A (en) | Audio data processing apparatus | |
| JP4702392B2 (ja) | 共鳴音発生装置および電子楽器 | |
| JP3214936B2 (ja) | 信号処理装置 | |
| JPH0798586A (ja) | 電子楽器の音源装置 | |
| JP2009175677A (ja) | 共鳴音付加装置および電子楽器 | |
| JP3347338B2 (ja) | 楽音合成装置 | |
| JP3341777B2 (ja) | 効果付与装置 | |
| JPH0535277A (ja) | 電子楽器 | |
| JP3844214B2 (ja) | 変調波形発生装置 | |
| JPH0131638B2 (ja) | ||
| JP2933186B2 (ja) | 楽音合成装置 | |
| JP3085801B2 (ja) | 変調信号発生装置 | |
| JP2905904B2 (ja) | 電子楽器の信号処理装置 | |
| JP2679443B2 (ja) | 電子楽器のタッチレスポンス装置 | |
| JP2950456B2 (ja) | 電子楽器 | |
| JP3480063B2 (ja) | 楽音合成装置 | |
| JPH0777982A (ja) | 効果付加装置 | |
| JP5035388B2 (ja) | 共鳴音発生装置および電子楽器 | |
| JP3217739B2 (ja) | デジタルフィルタ装置及びデジタルフィルタ方法 | |
| JPH02108099A (ja) | 波形補間装置 | |
| JP3536446B2 (ja) | 遅延フィードバック音源 | |
| JP3201553B2 (ja) | 電子楽器 | |
| JP3282438B2 (ja) | 楽音信号合成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |