JP3212924B2 - Mosゲートパワートランジスタのdi/dtおよびdv/dtの切替制御方法 - Google Patents
Mosゲートパワートランジスタのdi/dtおよびdv/dtの切替制御方法Info
- Publication number
- JP3212924B2 JP3212924B2 JP28685297A JP28685297A JP3212924B2 JP 3212924 B2 JP3212924 B2 JP 3212924B2 JP 28685297 A JP28685297 A JP 28685297A JP 28685297 A JP28685297 A JP 28685297A JP 3212924 B2 JP3212924 B2 JP 3212924B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- switching
- gate
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/12—Measuring rate of change
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
荷回路、より詳細には、MOSゲート制御(MOSゲー
ト型)パワートランジスタがスイッチオン,オフされる
クランプ型誘導負荷回路に関するものである。
トランジスタ素子は、オン,オフを繰返しながら電流を
転換するとともにパワー変換回路の電圧分布を再構成す
る。MOSFETやIGBT等のMOSゲートトランジ
スタは、この動作を極めて高速の電圧,電流転換率(sl
ew rate)でマイクロ秒の数分の1の時間内に実行す
る。それらの波形の高速の切替波形フロントは、スイッ
チング損失を減少するとともに作動周波数を増大するの
に好ましく、さらに、周囲環境における不都合な電磁干
渉(EMI)の発生を抑制する効果をも有する。EMI
に対して厳しい或いはEMIが法律で規制されている環
境では、スイッチング損失を不必要に増加させることな
しにこれらの要求に適合すべく電圧および電流の波形を
独立に調整することが望ましい。
タンスが作動周波数の1サイクル内で電流がゼロになる
のを防ぐようになったパワー回路である。大部分のパワ
ー変換回路はクランプ型誘導負荷回路である。
となるクランプ型誘導負荷回路の簡略表現を示してい
る。図2および図3に示されるように、スイッチング遷
移は多数の区間に分けられており、ここで電流上昇区間
と電流下降区間とは互いに追いかけ合うが、独立に制御
することができる。
いる間、ゲート電圧は、図2の区間(1)で示すよう
に、コンデンサが充電されることにより上昇する。ゲー
ト電圧VgsがMOSFET103の閾値電圧に達する
と、ドレイン電流Idが増加し、区間(2)で示すよう
に、フリーホィール(freewheeling)ダイオード102
から電流を転換する。ダイオード102が電流を流す限
り、ドレイン電圧は供給電圧にクランプされる。電流全
部(逆回復電流がある場合にはこれも加えて)は、ダイ
オードからMOSFETに移され、ドレイン電圧は、そ
の最終値まで低下する。したがって、ドレイン電圧はド
レイン電流の上昇が完了した後に始めて低下し始めるの
で、両者の波形を別々に制御することができる。このプ
ロセスは、インターナショナル・レクチファイヤー・ア
プリケーション・ノートAN−944“新ゲート充電フ
ァクタはパワーMOSFET回路のドライブ設計の容易
化をもたらす”と題する論文に詳細に記述されている。
の間、ドレイン電流はゲート電圧に比例しており、ゲー
ト電圧の上昇率はスイッチングdi/dtを決定する。
MOSFET103のゲート容量はコンデンサ103B
の如く挙動するので、電流上昇時間はゲートに供給され
る電流量を制御することによって制御できる。ダイオー
ドの逆回復は区間(2)を長くする。
れるように、MOSFET103の出力容量103Aと
逆転送容量(reverse transfer capacitance)103C
は放電する。これら2つの容量が放電される率は、ドレ
イン電圧が下降する率を決定する。出力容量はチャネル
抵抗を通して急速に放電する一方、逆転送容量はゲート
駆動回路を通してのみ放電する。区間(3)で示される
ゲート電圧曲線の平坦部は、ゲート端子に供給される電
流が入力容量の電圧が変化しないにも拘らず、ほぼ完全
に逆転送容量に与えられることを示している。かくし
て、dv/dtの値は、適当な電流量をゲートに供給す
ることによって制御される。
完了し、ゲートに供給される如何なる付加的な電流も、
区間(4)で示されるように、ドレイン電圧もしくはド
レイン電流を変化させない。
ン過程の鏡像である。最初に、ゲート電圧Vgsは、図
3の区間(1)に示されるように、ドレイン電流をかろ
うじて保持することができる値まで減少される。その
後、区間(2)で示すように、ドレイン電流は一定であ
る一方、素子の横断電圧は上昇する。MOSFET10
3の横断電圧が、ダイオードの電圧低下に等しい値だけ
供給電圧を上廻ると、ダイオードは導通を開始し、負荷
電流は、区間(3)で示すように、MOSFETからダ
イオードを通して転送される。素子がターンオンする
と、ドレイン電圧の上昇とドレイン電流の下降がシーケ
ンシャルに発生する。ドレイン電圧の上昇時間は、ゲー
ト回路インピーダンス104を通しての逆転送容量の充
電によって実質的に決定され、これに続くドレイン電流
の下降時間は入力容量の放電によって決定される。区間
(2)の終了時に、電圧のオーバーシュートがドレイン
にしばしば存在し、これがこの区間を長びかせる。
ように、きわめて小さい電流キャリア要素をもつMOS
ゲート素子は、ターンオフ時、電流下降時間が微小なキ
ャリアの再組合せによって影響されるので、いささか異
なる挙動を示す。同様に、ターンオン期間の電流上昇時
間はキャリア注入効率により影響される。
るためにゲート駆動回路に組込まれる。図4に示される
ように、付加的な抵抗201とダイオード202がター
ンオン時とターンオフ時における波形を変化させるとと
もに、特にダイオードからの逆回復電流を制限するため
に、図1の回路に付加される。所望のdi/dtおよび
dv/dtを得るために異なる各電流値が必要とされる
ので、付加抵抗の選択は、所望のdi/dtを得ること
と所望のdv/dtを得ることとの間の妥協を必要とす
ることになる。ゲート駆動回路の付加抵抗は、回路がd
v/dtによってターンオンしやすくする、即ち逆転送
容量を通してゲートに結合されたドレイン内の過渡電流
によって好ましくない導通が惹起されることになる。
抵抗201をシャットするとともに抵抗をバスパスし、
したがって、ドレインから注入される高速の遷移に対し
て低インピーダンス経路を提供するが、ターンオフ波形
整形の可能性を消滅させる。
ゲート駆動ICを用いてシリコニックス(Siliconix)
により試みられた。図6に示すように、電圧転換率はパ
ワー素子310のドレインに接続された小さいコンデン
サ308を用いて感知される。感知されたdv/dtは
フィードバックループによって制御される。回路は、し
かしながら、発信しやすい線形ループを用いる。チップ
はピーク電流の制御をも与えるが、パワー素子内のdi
/dtは、適当なフィードバックが与えられたときにの
み制御される。
いる短絡保護構成は、大電流の高速なターンオフに伴っ
てしばしば発生する電圧のオーバーシュートを回避する
ため、2段階でパワー素子をターンオフする。ゲート電
圧は、最初に初期値の約半分にまで減少され、その後、
完全にシャットオフされる。この方式は、短絡条件から
はパワー素子が2段階よりもゆっくりとターンオフす
る。しかしながら、それらが、素子を、短絡の如き、誤
まったターンオフを伴なう過電圧、過渡現象から保護す
るために意図されており、誤動作でトリガーされ、そう
でなければ、正常な動作において動作しないので、回路
はスイッチングの間di/dtを制御しない。この種の
方法は、R.Chokhawala と G.Castino による“IGBT
フォールト電流制限回路”と題する論文(IGBT D
ata Book IGBT−3,E−127頁)に記載
されている。
スタ素子を駆動するとともに、スイッチングdi/dt
とスイッチングdv/dtの両方を制御する回路を提供
することが望ましい。
制御型パワートランジスタのスイッチングdi/dtと
dv/dtを電圧と電流の波形の波頭を夫々制御するこ
とによって制御する。開ループおよび閉ループ制御が適
用できる。di/dtは損失なしにかつ安価な方式で識
別される。
子のターンオン時におけるスイッチングdi/dtとス
イッチングdv/dtの開ループ制御が、MOS素子の
ゲートに電流を供給する電流発生装置の共通端子をdi
/dtを制御するための第1抵抗に結合することによっ
て与えられる。負のdv/dtが検出されたとき、電流
発生回路の共通端子は第1抵抗から結合が解除され、次
いでスイッチングdv/dtを制御するための第2抵抗
に結合される。第1および第2抵抗は、MOSゲート型
素子のソース端子に交互に結合される。この回路を用い
た類推的作動により、MOSゲート型パワー素子のスイ
ッチングdv/dtとスイッチングdi/dtのターン
オフ制御が与えられる。
ゲート型素子のゲートに供給される電流を制御するた
め、回路にフィードバックされるスイッチングdv/d
tおよびスイッチングdi/dtを更に測定することに
よって閉ループ制御が与えられる。本発明のさらに一つ
の新しい態様によれば、スイッチングdi/dtの値
は、所定の長さと直径を有する較正済ワイヤボンドの長
さ方向の電圧差を測定することによって決定される。
を参照した本発明の以下の記述から明らかになるであろ
う。
電流と電圧の波頭の開ループ制御が行われる本発明の一
実施態様による回路が示されている。ここで、ゲート駆
動回路400(これは、1つのICでありうる)は、一
方で負荷回路(図示せず)を駆動するパワートランジス
タ418のゲートを制御する。ここでは、パワーMOS
FETが図示されているが、本発明はIGBT等の他の
MOSゲート制御素子にも適用することができる。
VGATEを受信するとともにMOSFET418のゲート
にゲート駆動電流を供給する電流発生回路411を含
む。電流発生回路411は、本例では、夫々電流および
電圧波形を制御するdi/dt制御抵抗413とdv/
dt制御抵抗414によって決定されるゲート駆動電流
の2つの可能な値の1つを用いてMOSFET418の
ゲートを充電し或いは放電する。特に、電流発生回路4
11の共通端子は、電流発生回路の共通端子を、一方で
MOSFET418のソース端子に接続された抵抗41
3と414のいずれか1つに接続するスイッチ回路に接
続されている。ここでは、公知のスイッチ回路を使用す
ることができる。
のスイッチングサイクルでターンオフされ、ターンオフ
過渡が経過した後、MOSFET418のゲートとソー
スとの間の低インピーダンス短絡が、ゲート−ソース間
容量を急速に放電するハードクランプトランジスタ41
6をターンオンすることによって与えられる。次に続く
ある動作モードから他のモードへのスイッチング過渡
(遷移)が以下に説明される。回路のターンオンシーケ
ンスは以下の如くである。最初に、ハードクランプがM
OSFET416のターンオフによって解除される。好
ましくは、MOSFET418は、図10に示すよう
に、D−タイプのフリップフロップ420によって制御
され、該フリップフロップはゲート駆動信号VGATEの関
数としてクランプ型MOSFETを制御する。
制御抵抗413に接続される。第1のゲート駆動電流
は、その値がdi/dt制御抵抗413の値によって決
定され、電流発生回路411からMOSFET418の
ゲートに供給される。所望の電流値は、図8に区間1と
2で示すように、ゲート駆動電圧に応じて、作動温度範
囲に渡って維持される。この区間の間、ゲート対ソース
電圧は図2に示したのと同様にその最大値まで上昇され
るが、di/dtは、抵抗413によって制御される。
ゲート対ソース電圧およびドレイン電流が夫々最大値に
達すると、供給電圧は下降し始める。その結果の負のd
v/dtが検出され、区間3と4で示すように、dv/
dt制御を与える電流発生回路411によってゲート駆
動電流の第2の値の出力をトリガーする。ゲート駆動電
流の新しい値は回路411の端末をdi/dt制御抵抗
413から外部dv/dt制御抵抗414に切替ること
により設定される。
420に接続される負のdv/dt検出用コンデンサ4
17と抵抗415を用いて検出され、これらは、図11
に示されるように、D型フリップフロップ430と43
2の配置に負のdv/dt信号を供給する。フリップフ
ロップは抵抗413と414の間の切替えを制御する制
御信号を供給する。その後、電流発生回路411により
供給される電圧がゲート供給電圧の値、即ち電流発生回
路の許容限界(the limit of compliance)又は他の適
当な所定の限界に達すると、第2電流はターンオフされ
る。
ドバックループを含まず不安定性なしに動作する。回路
は各区間において、所定のゲート駆動電流モードにおい
て動作する。プリセット抵抗413と414の値は使用
される特定のMOSFET素子と駆動される負荷回路に
依存するが、本方法は他の負荷回路に一般に応用するこ
とができる。1つのモードから次のモードへの遷移は回
路の各di/dtとdv/dtの事象(events)によっ
てトリガーされる。ターンオフシーケンスは以下の通り
である。
MOSFET418のゲートはdv/dt制御抵抗41
4によって決まる割合(速度)で放電される。ここで、
ドレイン対ソース電圧とドレイン電流は、図3の区間1
と2とで示すのと同様の振舞を行うが、dv/dtは抵
抗414で制御される。その後、パワーMOSFET4
18を横断するソース対ドレイン電圧が供給電圧の値に
達すると、電流発生回路411の電流出力は、区間3と
4で示すように、外部抵抗413から外部di/dt制
御抵抗413に切替えることによって、第2の値に変化
される。この区間の値、ドレイン電流のdi/dtは抵
抗413の値によって制御される。
すると、ハードクランプ抵抗416がターンオンされ
る。上記の例では、ターンオン時とターンオフ時でdi
/dtおよびdv/dtの値は同じであるとされてい
る。しかしながら、ダイオードの逆復帰を制御するため
に必要ならば、ターンオンとターンオフのdi/dtに
ついて異なる値をとるようにしてもよい。
ト駆動電流をシンクし(sink)し、ターンオンの間ゲー
ト駆動電流を供給することに注目すべきである。本発明
は、以下に説明するように、電流および電圧波形の閉ル
ープ制御を提供するのに応用することができる。電流又
は電圧の波頭の閉ループ制御には、di/dt又はdv
/dtの測定を必要とする。dv/dtの測定は比較的
簡単で、図7に関連して説明したように、MOSFET
418のドレインに接続された小容量のコンデンサ41
7によって行うことができる。di/dtの測定は、し
かしながら、より複雑で高価な回路配置が典型的に必要
となる。素子電流の値が回路を作動させるのに使用され
る場合、同一電流フィードバック信号は電流の上昇と降
下時間即ちdi/dtの制御にも使用することができ
る。この信号が使用できない場合、電流フィードバック
を加えることは正当化できず、開ループ法が上述の方法
で使用される。
示すような較正済ワイヤボンド540,542を用いた
混成回路によって、di/dtを検出する簡単で損失の
ない安価なアプローチが可能となる。所定の長さと直径
を有するボンディングワイヤは既知のインダクタンス値
を有し、di/dtの値に比例したワイヤの長手方向の
電圧位を発生する。典型的には、パワー混成素子のワイ
ヤボンドは10mmの長さで、5ないし10nHのイン
ダクタンスを有し、0.1ないし0.5A/nsのdi/
dtを有する電流の導通時、その長さ方向に典型的に
は、0.5Vないし5Vの電圧を発生する。この電圧差
は、MOSゲート型素子でありうる素子508と526
のゲートに供給される電流を制御するためdi/dtフ
ィードバック回路500に供給することができ、公知の
フィードバック技法を用いて所望のdi/dtを達成す
ることができる。
ッタ接続で与えられる離散素子に適用することができ
る。ソース又はエミッタワイヤボンドのインダクタンス
を渡って発生する電圧は、図12に示すように、ケルビ
ンソースワイヤによって感知される。ボンディングワイ
ヤの長さは、製造プロセスによってきわめて良好な精度
によって制御できるが、di/dtは高精度測定でき
る。
に示されたと同様の回路を用いた閉ループ制御を提供す
るため先に述べたdv/dtの測定値との関係において
使用することができる。しかしながら、抵抗413と4
14は、測定値の関数としてスイッチングdi/dtと
dv/dtを制御するための作動増幅器の配置構造によ
って置換することができる。
れているが、多くの他の変形や修正並びに他の用途が当
業者にとって明らかであろう。それゆえ、本発明は特定
の開示によって制限されるものでなく、添付の請求の範
囲のみによって解釈されるべきである。
イヤグラムである。
ン時の波形を示すタイムチャートである。
フ時の波形を示すタイムチャートである。
ン時のスローダウンのための公知の回路を示す。
有する公知の回路を示す機能ブロック図である。
/dtとdv/dtを制御する回路配置を示す。
ン波形を示す。
す。
の装置の一例を示す。
用いた、本発明のいま一つの実施態様によるスイッチン
グdi/dt検出用回路配置を示す。
4…ゲート回路インピーダンス、 201…抵抗、 2
02…ダイオード、 308…コンデンサ、 400…
ゲート駆動回路、 411…電流発生回路、 418…
パワートランジスタ、 416…ハードクランプトラン
ジスタ。
Claims (10)
- 【請求項1】 MOSゲート制御型パワー素子のスイッ
チングdi/dtおよびスイッチングdv/dtを制御
するための制御回路であって、上記MOSゲート制御型
素子は、負荷回路に供給電圧を与えるものであり、上記
制御回路は以下のものからなる:上記MOSゲート制御
型素子のゲート端子に上記ゲート端子に電流を供給する
ために接続された出力を有する電流発生回路;第1の抵
抗値を有するとともに上記MOSゲート制御型素子のソ
ース端子に接続された第1の抵抗;第2の抵抗値を有
し、上記ソース端子に接続された第2の抵抗;および上
記電流発生回路の共通端子を、スイッチングdv/dt
を制御するために上記第1と第2の抵抗の一方に接続す
るとともに、上記共通端子を、スイッチングdi/dt
を制御するため、第1と第2の抵抗の他方に接続するス
イッチング回路。 - 【請求項2】 上記スイッチングdv/dtの負の値を
検出する負のdv/dt検出回路を更に備える、請求項
1の制御回路。 - 【請求項3】 上記ゲート端子と上記MOSゲート制御
素子のソース端子との間に接続されたクランプ回路を更
に備える、請求項1の制御回路。 - 【請求項4】 印加されるゲート信号の関数として上記
クランプ回路を制御するクランプ回路を更に備える、請
求項3の制御回路。 - 【請求項5】 検出された負のdv/dtの関数とし
て、電流発生回路の共通端子の上記第1,第2の抵抗の
いずれか一方への接続を制御するスイッチング回路を更
に備える、請求項2の回路。 - 【請求項6】 ある回路に対する供給電圧を制御するM
OSゲート制御素子のスイッチングdi/dtとスイッ
チングdv/dtを制御する方法であって、該方法は以
下のステップからなる:上記MOSゲート制御パワー素
子のゲートに電流を供給する電流発生回路を用意する;
上記電流発生回路の共通端子を、上記MOSゲート制御
素子のゲートに第1の電流を供給するとともに、それに
よって上記制御回路のスイッチングdv/dtを制御す
るため、上記MOSゲート制御素子のソース端子に接続
された第1の抵抗に接続する;上記電流発生回路を上記
第1の抵抗への接続を解除するとともに、上記ゲートに
第2の電流を供給するとともにそれによって上記制御回
路のスイッチングdi/dtを制御するために、上記電
流発生回路を第2の抵抗に接続する;および上記ゲート
電圧を所定の値に達したときに上記第2の電流の供給を
終える。 - 【請求項7】 負荷回路への供給電圧を制御するMOS
ゲート制御回路のスイッチングdi/dtとdv/dt
を制御する方法であって、該方法は以下のステップから
なる:電流発生回路の共通端子をMOSゲート制御素子
のソース端子に接続された第1の抵抗に接続することに
よってMOSゲート制御素子のゲート端子を放電させ、
それによって放電率を制御する;上記第1の抵抗への上
記電流発生回路の接続を解除するとともに、上記電流発
生回路を第2の抵抗に接続し、それによって上記制御回
路のスイッチングdi/dtを制御する;および上記ゲ
ート端子における電圧が所定値以下になると上記ゲート
端子をクランプする。 - 【請求項8】 上記電流発生回路を上記第1の抵抗から
接続解除する前にスイッチングdv/dtの負の値を検
出するステップを更に有する、請求項6又は7の方法。 - 【請求項9】 負荷回路に供給電圧を与える、基板に形
成されたMOSゲート制御素子のスイッチングdi/d
tとスイッチングdv/dtを制御する制御回路であっ
て、該制御回路を以下のものからなる:上記MOSゲー
ト制御素子のゲート端子に接続されて電流を供給する出
力を有する電流発生回路;所定の長さと直径を有し、上
記MOSゲート制御素子のソース端子とドレイン端子の
一方に接続された較正済ワイヤボンド;および上記ワイ
ヤボンドの長さ方向に測定されるdi/dtの値の関数
として、上記電流発生回路によって供給される電流を制
御するフィードバック回路。 - 【請求項10】 上記フィードバック回路は上記較正済
ワイヤボンドの長さ方向の電圧差を決定することでdi
/dtを測定する、請求項9の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2884096P | 1996-10-21 | 1996-10-21 | |
US60/028840 | 1996-10-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10173500A JPH10173500A (ja) | 1998-06-26 |
JP3212924B2 true JP3212924B2 (ja) | 2001-09-25 |
Family
ID=21845754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28685297A Expired - Fee Related JP3212924B2 (ja) | 1996-10-21 | 1997-10-20 | Mosゲートパワートランジスタのdi/dtおよびdv/dtの切替制御方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6127746A (ja) |
JP (1) | JP3212924B2 (ja) |
KR (1) | KR100334761B1 (ja) |
DE (1) | DE19745218C2 (ja) |
FR (1) | FR2754958B1 (ja) |
GB (1) | GB2318467B (ja) |
IT (1) | IT1295361B1 (ja) |
TW (1) | TW437084B (ja) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000027032A1 (en) | 1998-10-30 | 2000-05-11 | Siemens Automotive Corporation | Combined voltage and current slew rate limiting |
DE19855604C5 (de) * | 1998-12-02 | 2004-04-15 | Siemens Ag | Verfahren und Vorrichtung zum Ansteuern einer Leistungsendstufe |
US6040686A (en) * | 1999-01-07 | 2000-03-21 | Linear Technology Corporation | Low noise step-down switching regulator circuits with programmable slew rate limiter and methods of use |
FR2789820B1 (fr) * | 1999-02-11 | 2002-10-31 | Valeo Electronique | Perfectionnement a la commande des circuits de commutation |
EP1094606B1 (en) * | 1999-10-22 | 2004-03-03 | STMicroelectronics S.r.l. | Driver circuit for P-channel MOS switches |
EP1111765B1 (en) | 1999-12-24 | 2005-10-26 | STMicroelectronics S.r.l. | Voltage converter circuit having a self-oscillating half-bridge structure |
JP2001274402A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | パワー半導体装置 |
US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
US6392463B1 (en) * | 2000-07-07 | 2002-05-21 | Denso Corporation | Electrical load driving circuit with protection |
US6972611B1 (en) * | 2000-07-13 | 2005-12-06 | Ct Concept Technologie Ag | Method and device for a state-dependent control of the transient behavior of semiconductor power switches |
DE60102759T2 (de) | 2000-08-07 | 2005-03-31 | Denso Corp., Kariya | Spannungsregler eines Kraftfahrzeugwechselstromgenerators |
US6459324B1 (en) * | 2000-10-23 | 2002-10-01 | International Rectifier Corporation | Gate drive circuit with feedback-controlled active resistance |
DE10061563B4 (de) | 2000-12-06 | 2005-12-08 | RUBITEC Gesellschaft für Innovation und Technologie der Ruhr-Universität Bochum mbH | Verfahren und Vorrichtung zum Ein- und Ausschalten von Leistungshalbleitern, insbesondere für ein drehzahlvariables Betreiben einer Asynchronmaschine, ein Betreiben einer Zündschaltung für Ottomotoren, sowie Schaltnetzteil |
FR2819953B1 (fr) * | 2001-01-24 | 2003-06-13 | St Microelectronics Sa | Commutateur de puissance a asservissement en di/dt |
WO2002084745A2 (en) * | 2001-04-11 | 2002-10-24 | Silicon Wireless Corporation | Power semiconductor devices and methods of forming same |
US7061195B2 (en) * | 2002-07-25 | 2006-06-13 | International Rectifier Corporation | Global closed loop control system with dv/dt control and EMI/switching loss reduction |
US6980034B2 (en) * | 2002-08-30 | 2005-12-27 | Cadence Design Systems, Inc. | Adaptive, self-calibrating, low noise output driver |
US20050057875A1 (en) * | 2003-09-15 | 2005-03-17 | Joseph Kover | Programmable system to dynamically control the DC current through a load circuit and/or the DC voltage across a load circuit |
JP4144541B2 (ja) * | 2004-03-19 | 2008-09-03 | 日産自動車株式会社 | 電圧駆動型半導体素子用駆動回路 |
JP4742828B2 (ja) * | 2005-11-18 | 2011-08-10 | 日産自動車株式会社 | 電圧駆動型スイッチング回路 |
EP2030322B1 (en) * | 2006-05-29 | 2016-09-14 | Koninklijke Philips N.V. | Switching circuit arrangement |
US7466168B1 (en) * | 2007-02-01 | 2008-12-16 | Wittenbreder Jr Ernest Henry | Floating gate drive circuits |
GB2448758A (en) * | 2007-04-27 | 2008-10-29 | Cambridge Semiconductor Ltd | A switching power converter with reduced collector dv/dt |
US7812647B2 (en) * | 2007-05-21 | 2010-10-12 | Advanced Analogic Technologies, Inc. | MOSFET gate drive with reduced power loss |
US8102192B2 (en) * | 2007-07-27 | 2012-01-24 | International Rectifier Corporation | DC brushed motor drive with circuit to reduce di/dt and EMI, for MOSFET Vth detection, voltage source detection, and overpower protection |
US7564292B2 (en) * | 2007-09-28 | 2009-07-21 | Alpha & Omega Semiconductor, Inc. | Device and method for limiting Di/Dt caused by a switching FET of an inductive switching circuit |
US7893751B2 (en) * | 2009-01-30 | 2011-02-22 | Infineon Technologies Austria Ag | Method and circuit for protecting a MOSFET |
US8334659B2 (en) | 2009-12-10 | 2012-12-18 | General Electric Company | Electronic driver dimming control using ramped pulsed modulation for large area solid-state OLEDs |
US8779689B2 (en) | 2010-12-13 | 2014-07-15 | General Electric Company | Ramp controlled driver for series/parallel solid state lighting devices |
JP5753483B2 (ja) | 2011-12-01 | 2015-07-22 | 株式会社東芝 | 半導体集積回路、および、dc−dcコンバータ |
EP2615737B1 (en) * | 2012-01-13 | 2021-05-05 | ABB Schweiz AG | Active gate drive circuit |
WO2013138219A1 (en) * | 2012-03-12 | 2013-09-19 | Board Of Trustees Of Michigan State University | High efficiency gate drive circuit for power transistors |
CN104702252B (zh) * | 2013-12-10 | 2018-10-12 | 通用电气公司 | 开关模组,变换器及电能变换装置 |
US9312848B2 (en) | 2014-06-30 | 2016-04-12 | Qualcomm, Incorporated | Glitch suppression in an amplifier |
CN105337603B (zh) | 2014-07-31 | 2018-09-18 | 国际商业机器公司 | 用于供电门控的电路和方法 |
CN107820679A (zh) * | 2015-06-11 | 2018-03-20 | Ksr Ip控股有限责任公司 | Mosfet栅极驱动器中的dv/dt控制 |
US9991810B2 (en) * | 2016-02-22 | 2018-06-05 | Fairchild Semiconductor Corporation | Gate pre-positioning for fast turn-off of synchronous rectifier |
US10094863B2 (en) * | 2016-03-02 | 2018-10-09 | Texas Instruments Incorporated | High-resolution power electronics measurements |
US9584117B1 (en) | 2016-03-21 | 2017-02-28 | Toyota Motor Engineering & Manufacturing North America, Inc. | Hybrid resonant driver for sic MOSFET |
US9813055B2 (en) | 2016-04-01 | 2017-11-07 | Ixys Corporation | Gate driver that drives with a sequence of gate resistances |
CN105866602B (zh) * | 2016-06-08 | 2024-07-09 | 全球能源互联网研究院 | 一种高压直流输电换流阀换相失败防御装置 |
TWI617128B (zh) * | 2016-11-03 | 2018-03-01 | 財團法人工業技術研究院 | 太陽能電池量測裝置 |
CN106991221B (zh) * | 2017-03-24 | 2020-04-24 | 清华大学 | 一种基于igbt器件瞬态物理过程的分段折线建模方法 |
CN108270424B (zh) * | 2018-03-02 | 2024-05-07 | 清华大学 | 优化碳化硅mosfet开通波形的开环驱动电路 |
JP6988670B2 (ja) * | 2018-04-24 | 2022-01-05 | 三菱電機株式会社 | 駆動回路、パワーモジュール及び電力変換システム |
CN111527684B (zh) * | 2018-07-17 | 2023-09-22 | 富士电机株式会社 | 驱动电路内置型功率模块 |
DE102019203902A1 (de) * | 2019-03-21 | 2020-09-24 | Robert Bosch Gmbh | Leistungstransistoranordnung |
US11108331B2 (en) | 2019-03-29 | 2021-08-31 | Power Integrations, Inc. | Method and apparatus for continuous conduction mode operation of a multi-output power converter |
JP7278369B2 (ja) * | 2019-04-09 | 2023-05-19 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
US11139810B2 (en) * | 2019-07-29 | 2021-10-05 | Cree, Inc. | Overcurrent protection for power transistors |
JP7294036B2 (ja) * | 2019-09-30 | 2023-06-20 | 三菱電機株式会社 | 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 |
CN112953174B (zh) * | 2021-02-08 | 2022-11-25 | 北京交通大学 | 基于dv/dt检测的抑制SiC MOSFET串扰的钳位有源驱动电路 |
US20240085965A1 (en) * | 2022-09-09 | 2024-03-14 | SambaNova Systems, Inc. | Integrated circuit that mitigates inductive-induced voltage droop |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663547A (en) * | 1981-04-24 | 1987-05-05 | General Electric Company | Composite circuit for power semiconductor switching |
US4504779A (en) * | 1983-03-11 | 1985-03-12 | Hewlett-Packard Company | Electrical load drive and control system |
US4540893A (en) * | 1983-05-31 | 1985-09-10 | General Electric Company | Controlled switching of non-regenerative power semiconductors |
US4947063A (en) * | 1987-10-09 | 1990-08-07 | Western Digital Corporation | Method and apparatus for reducing transient noise in integrated circuits |
US4958086A (en) * | 1989-05-08 | 1990-09-18 | Motorola, Inc. | Low di/dt output buffer with improved speed |
US4972101A (en) * | 1989-09-19 | 1990-11-20 | Digital Equipment Corporation | Noise reduction in CMOS driver using capacitor discharge to generate a control voltage |
FR2671241B1 (fr) * | 1990-12-27 | 1997-04-30 | Peugeot | Circuit de commande d'un transistor de puissance utilise en commutation forcee. |
GB2257855B (en) * | 1991-07-16 | 1995-05-17 | Motorola Inc | Driver circuit for inductive loads |
GB2257854B (en) * | 1991-07-16 | 1995-09-20 | Motorola Inc | Inductive load driver circuit |
US5194760A (en) * | 1991-12-23 | 1993-03-16 | Motorola, Inc. | Slew rate limited inductive load driver |
US5204563A (en) * | 1992-01-22 | 1993-04-20 | Jason Barry L | Mosfet output circuit with improved protection method |
JPH077404A (ja) * | 1992-11-03 | 1995-01-10 | Texas Instr Deutschland Gmbh | トランジスタ駆動回路配置 |
US5321313A (en) * | 1993-01-07 | 1994-06-14 | Texas Instruments Incorporated | Controlled power MOSFET switch-off circuit |
EP0620644B1 (en) * | 1993-04-09 | 1998-06-24 | STMicroelectronics S.r.l. | Control, reduction and equalization of delays in a low-side driver stage |
US5463344A (en) * | 1993-04-26 | 1995-10-31 | Harris Corporation | Fast turn on switch circuit with parallel MOS controlled thyristor and silicon controlled rectifier |
DE59310249D1 (de) * | 1993-09-13 | 2002-01-24 | Siemens Ag | Verfahren und Vorrichtung zur Begrenzung der Stromfallgeschwindigkeit beim Ausschalten von Leistungshalbleiterschaltern mit MOS-Steuereingang |
DE4330996A1 (de) * | 1993-09-13 | 1995-03-16 | Bosch Gmbh Robert | Steuereinrichtung für einen elektrischen, insbesondere einen induktiven Verbraucher |
US5592117A (en) * | 1995-04-11 | 1997-01-07 | International Rectifier Corporation | Integrated MOSgated power semiconductor device with high negative clamp voltage and fail safe operation |
-
1997
- 1997-10-08 US US08/946,870 patent/US6127746A/en not_active Expired - Lifetime
- 1997-10-13 DE DE19745218A patent/DE19745218C2/de not_active Expired - Fee Related
- 1997-10-16 TW TW086115212A patent/TW437084B/zh not_active IP Right Cessation
- 1997-10-17 IT IT97MI002357A patent/IT1295361B1/it active IP Right Grant
- 1997-10-20 FR FR9713092A patent/FR2754958B1/fr not_active Expired - Fee Related
- 1997-10-20 JP JP28685297A patent/JP3212924B2/ja not_active Expired - Fee Related
- 1997-10-20 KR KR1019970053805A patent/KR100334761B1/ko not_active IP Right Cessation
- 1997-10-21 GB GB9722243A patent/GB2318467B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10173500A (ja) | 1998-06-26 |
FR2754958A1 (fr) | 1998-04-24 |
KR100334761B1 (ko) | 2002-11-29 |
GB2318467A (en) | 1998-04-22 |
DE19745218C2 (de) | 2002-10-10 |
GB2318467B (en) | 2000-12-13 |
DE19745218A1 (de) | 1998-04-23 |
FR2754958B1 (fr) | 2001-11-09 |
KR19980032986A (ko) | 1998-07-25 |
TW437084B (en) | 2001-05-28 |
GB9722243D0 (en) | 1997-12-17 |
IT1295361B1 (it) | 1999-05-12 |
US6127746A (en) | 2000-10-03 |
ITMI972357A1 (it) | 1999-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3212924B2 (ja) | Mosゲートパワートランジスタのdi/dtおよびdv/dtの切替制御方法 | |
US7570085B2 (en) | Gate driver circuit for switching device | |
US6208185B1 (en) | High performance active gate drive for IGBTs | |
US7446513B2 (en) | Dead time control in a switching circuit | |
JP4763606B2 (ja) | 半導体スイッチの高周波制御 | |
CN101079576B (zh) | 用于提供对电源调节器的开关的*** | |
US6097582A (en) | Short circuit protection of IGBTs and other power switching devices | |
US6570413B1 (en) | Driver circuit for switching device | |
CA2267544C (en) | Gate control circuit for voltage drive switching element | |
US20220060014A1 (en) | Miller clamp protection circuit, driving circuit, driving chip and intelligent igbt module | |
JP3758738B2 (ja) | Mosゲート型電力用半導体素子を用いた高電圧側スイッチ回路 | |
Lobsiger et al. | Stability and robustness analysis of d/dt-closed-loop IGBT gate drive | |
Kuring et al. | Novel monolithically integrated bidirectional GaN HEMT | |
Ma | Driving GaN power transistors | |
Xie et al. | Study of 1200 V SiC JFET cascode device | |
JP3414859B2 (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
US6917227B1 (en) | Efficient gate driver for power device | |
JP4091793B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
Chokhawala et al. | IGBT fault current limiting circuit | |
Frank | Simple slew-rate control technique cuts switching losses | |
US6577518B2 (en) | Integrated controller for synchronous rectifiers | |
JP7296331B2 (ja) | ゲート駆動装置およびゲート駆動方法、パワー半導体モジュール、並びに電力変換装置 | |
GB2351860A (en) | Sensing rate of change of current with a calibrated bondwire | |
CN112684318A (zh) | 自举型半桥驱动器共模电压变化率耐受测试装置及方法 | |
Ivaniš et al. | An Overview of Advanced Gate Driver Concepts for SiC Semiconductors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |