JP3211784B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3211784B2 JP3211784B2 JP25160798A JP25160798A JP3211784B2 JP 3211784 B2 JP3211784 B2 JP 3211784B2 JP 25160798 A JP25160798 A JP 25160798A JP 25160798 A JP25160798 A JP 25160798A JP 3211784 B2 JP3211784 B2 JP 3211784B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- region
- semiconductor substrate
- concentration
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体基板に不純物
拡散層を有する半導体装置に関し、特に高濃度でかつ浅
い接合の不純物拡散層を有する半導体装置とその製造方
法に関する。The present invention relates to a semiconductor device having an impurity diffusion layer on a semiconductor substrate, and more particularly to a semiconductor device having a high concentration and shallow junction impurity diffusion layer and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】ＭＯＳトランジスタでは、例えば、ソー
ス・ドレイン拡散層を不純物のイオン注入によって形成
しているが、半導体基板に不純物を高濃度にイオン注入
し、かつ熱処理により活性化すると、不純物が半導体基
板に深く拡散されてソース・ドレイン拡散層の接合深さ
が深くなり、近年におけるＭＯＳトランジスタの微細化
に伴なって短チャネル効果が生じる。このため、高濃度
でかつ浅い接合のソース・ドレイン拡散層が要求されて
おり、これを実現するための一つの方法として、レーザ
照射を用いる技術が提案されている。この手法は、図９
（ａ）に示すように、例えばＮ型シリコン基板６０１の
表面にシリコンをアモルファス化するＧｅ等のイオンを
注入して前記シリコン基板６０１の浅い領域にアモルフ
ァス化領域６０２を形成する。次いで、図９（ｂ）のよ
うに、前記アモルファス化領域６０２にＰ型不純物、例
えばボロン（Ｂ）をイオン注入し、ボロンイオン注入層
６０３を形成する。しかる上で、図９（ｃ）のように、
アモルファスシリコンの融点が単結晶シリコンの融点よ
りも低い性質を利用し、アモルファス化領域のみが溶融
する条件でレーザ光を照射し、アモルファス化領域６０
２を再結晶化してＰ型拡散層６０４を形成する。これに
より、前記アモルファス化領域６０２に対応して浅い位
置に接合面６０５を有しかつレーザによりシリコンを選
択的に溶融することで、シリコンの平衡活性化率よりも
高い活性化を可能にして、シリコンの固溶度よりも高濃
度のＰ型拡散層６０４を形成することが可能となる。2. Description of the Related Art In a MOS transistor, for example, a source / drain diffusion layer is formed by ion implantation of an impurity. Since the source / drain diffusion layers are deeply diffused into the substrate, the junction depth of the source / drain diffusion layers is deepened, and a short channel effect occurs with recent miniaturization of MOS transistors. Therefore, a high-concentration and shallow junction source / drain diffusion layer is required, and as one method for realizing this, a technique using laser irradiation has been proposed. This technique is illustrated in FIG.
As shown in FIG. 3A, for example, ions of Ge or the like for amorphizing silicon are implanted into the surface of an N-type silicon substrate 601 to form an amorphous region 602 in a shallow region of the silicon substrate 601. Next, as shown in FIG. 9B, a P-type impurity, for example, boron (B) is ion-implanted into the amorphized region 602 to form a boron ion-implanted layer 603. Then, as shown in FIG. 9 (c),
Utilizing the property that the melting point of amorphous silicon is lower than the melting point of single crystal silicon, laser light is irradiated under the condition that only the amorphous region is melted.
2 is recrystallized to form a P-type diffusion layer 604. Thereby, by having a bonding surface 605 at a shallow position corresponding to the amorphous region 602 and selectively melting silicon by laser, it is possible to activate the silicon at a higher activation ratio than the equilibrium activation rate. The P-type diffusion layer 604 having a higher concentration than the solid solubility of silicon can be formed.
【０００３】しかしながら、この技術では、レーザ光を
照射してアモルファス化領域６０２を再結晶化する際
に、アモルファス化領域６０２とシリコン基板６０１と
の界面に結晶欠陥６０６が生じ、しかもこの結晶欠陥６
０６はアモルファス化領域６０２に対応して形成された
高濃度のＰ型拡散層６０４とシリコン基板６０１との界
面、すなわち接合面６０５に沿って生じることになるた
め、この結晶欠陥６０６を通して前記不純物拡散層の接
合リークが顕著になるという問題がある。この接合リー
クを改善するためには、不純物拡散層の接合面を再結晶
化の界面とは異なる位置にすればよく、そのためには前
記したレーザ光の照射の後にＲＴＡ（急速加熱アニー
ル）等のアニールを行って不純物をシリコン基板の深い
側に拡散すればよい。しかしながら、このアニールによ
って固溶度以上であった不純物の活性化率が平衡状態レ
ベルまで減少するため、レーザ照射によって得られた高
い活性化率が大幅に低減し、不純物拡散層の抵抗が増大
することになる。また、これに伴って不純物拡散層の接
合深さが深くなり、初期の目的である短チャネル効果の
抑制効果が低減されてしまう。However, according to this technique, when the amorphous region 602 is recrystallized by irradiating a laser beam, a crystal defect 606 is generated at the interface between the amorphous region 602 and the silicon substrate 601.
06 occurs along the interface between the high-concentration P-type diffusion layer 604 formed corresponding to the amorphized region 602 and the silicon substrate 601, that is, along the bonding surface 605. There is a problem that junction leakage of the layer becomes remarkable. In order to improve the junction leakage, the junction surface of the impurity diffusion layer may be located at a position different from the recrystallization interface. For this purpose, RTA (Rapid Heat Annealing) or the like after the above-described laser light irradiation The impurity may be diffused to the deep side of the silicon substrate by performing annealing. However, since the annealing reduces the activation rate of impurities having a solid solubility or higher to the equilibrium state level, the high activation rate obtained by laser irradiation is greatly reduced, and the resistance of the impurity diffusion layer is increased. Will be. In addition, the junction depth of the impurity diffusion layer becomes deeper with this, and the effect of suppressing the short channel effect, which is the initial purpose, is reduced.
【０００４】このようなことから、従来のＭＯＳトラン
ジスタでは、短チャネル効果を抑制するために、ＬＤＤ
等のようにチャネル領域の端部に低濃度の不純物拡散領
域を形成する構成がとられている。例えば、図１０に示
すように、シリコン基板７０１上にゲート絶縁膜７０２
及びゲート電極７０３を形成した後、前記シリコン基板
７０１に不純物を低エネルギでイオン注入し、かつ不純
物の活性化のためにＲＴＡを行ない低濃度の拡散層７０
４を形成する。しかる後、ゲート電極７０３の側面に絶
縁膜のサイドウォールスペーサ７０５を設け、その上で
不純物を高濃度かつ高エネルギでイオン注入し、不純物
の活性化のためのアニールを行って高濃度の拡散層７０
６を形成し、ソース・ドレイン領域７０７を形成してい
る。このため、ソース・ドレイン領域７０７としての高
濃度の拡散層７０６とチャネル領域との間に低濃度でか
つ浅い接合の拡散層７０４、すなわちエクステンション
領域が形成されるため、短チャネル効果を抑制する上で
有効となる。For this reason, in the conventional MOS transistor, in order to suppress the short channel effect, the LDD
And so on, a low concentration impurity diffusion region is formed at the end of the channel region. For example, as shown in FIG. 10, a gate insulating film 702 is formed on a silicon substrate 701.
After the gate electrode 703 is formed, impurities are ion-implanted into the silicon substrate 701 at a low energy, and RTA is performed to activate the impurities.
4 is formed. Thereafter, a sidewall spacer 705 of an insulating film is provided on the side surface of the gate electrode 703, and impurities are ion-implanted at a high concentration and at a high energy, and annealing for activating the impurities is performed to form a high-concentration diffusion layer. 70
6 to form a source / drain region 707. Accordingly, a diffusion layer 704 having a low concentration and a shallow junction, that is, an extension region is formed between the channel region and the high concentration diffusion layer 706 serving as the source / drain region 707, so that the short channel effect is suppressed. Becomes effective.
【０００５】しかしながら、このエクステンション領域
７０４の形成に際しては、前記したようにイオン注入の
低エネルギ化、ＲＴＡの低温化を行う必要があり、浅い
接合は実現できるが、必然的に低濃度となり、高い電気
抵抗となる。したがって、エクステンション領域７０４
の層抵抗は非常に高いものとなり、ＭＯＳトランジスタ
の駆動能力が低下する。この電気抵抗は、前記した高濃
度の不純物拡散層によって若干は低減されるが、この高
濃度の不純物拡散層を形成する際には、従来と同様にイ
オン注入、比較的に高い温度でのアニールを行っている
ため、この高濃度の不純物拡散層では不純物をシリコン
の固溶度以上に活性化することはできず、その不純物濃
度の増大には限度がある。However, when forming the extension region 704, it is necessary to lower the energy of the ion implantation and lower the temperature of the RTA as described above, so that a shallow junction can be realized, but the concentration is inevitably reduced and the concentration is increased. It becomes electrical resistance. Therefore, the extension area 704
Becomes extremely high, and the driving capability of the MOS transistor is reduced. Although this electric resistance is slightly reduced by the high-concentration impurity diffusion layer described above, when forming the high-concentration impurity diffusion layer, ion implantation and annealing at a relatively high temperature are performed as in the conventional case. In this high-concentration impurity diffusion layer, impurities cannot be activated beyond the solid solubility of silicon, and the increase in the impurity concentration is limited.
【０００６】[0006]
【発明が解決しようとする課題】以上のように、従来で
は接合リークが少なく、しかも低抵抗化を実現するため
に高濃度でかつ浅い接合の不純物拡散層を形成すること
は困難である。このため、ＭＯＳトランジスタの微細化
に伴って要求される高濃度でかつ浅い接合のソース・ド
レイン領域を形成することができず、短チャネル効果を
有効に防止することができないという問題がある。As described above, conventionally, it is difficult to form an impurity diffusion layer having a high concentration and a shallow junction in order to realize a low junction resistance and a low junction leak. For this reason, a high-concentration and shallow junction source / drain region required with the miniaturization of the MOS transistor cannot be formed, and the short channel effect cannot be effectively prevented.
【０００７】本発明の目的は、接合リークが少なく、か
つ高濃度でかつ浅い接合の不純物拡散層を備える半導体
装置とその製造方法を提供することにある。また、本発
明の他の目的は、接合リークが少なく、かつ高濃度で浅
い接合のソース・ドレイン領域を有し、短チャネル効果
を抑制することが可能なＭＯＳトランジスタを備える半
導体装置とその製造方法を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device having an impurity diffusion layer having a low junction leak, a high concentration and a shallow junction, and a method of manufacturing the same. Another object of the present invention is to provide a semiconductor device having a MOS transistor which has a low junction leakage, has a high-concentration and shallow junction source / drain region, and can suppress a short channel effect, and a method of manufacturing the same. Is to provide.
【０００８】[0008]
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の表面領域に形成され、前記半導体基板の固
溶度以上の不純物濃度を有する高濃度拡散層と、前記高
濃度拡散層と一体に形成され、かつ前記高濃度拡散層よ
りも半導体基板の深い位置において前記半導体基板に接
合する低濃度拡散層とで構成される不純物拡散層を備え
る。特に、前記高濃度拡散層は、前記半導体基板がレー
ザ照射により再結晶化された領域として構成される。ま
た、本発明のＭＯＳトランジスタは、ゲート電極の両側
の半導体基板に形成されるソース・ドレインは、前記半
導体基板の表面領域に形成され、前記半導体基板の固溶
度以上の不純物濃度を有する高濃度拡散層と、前記高濃
度拡散層と一体に形成され、かつ前記高濃度拡散層より
も半導体基板の深い位置において前記半導体基板に接合
する低濃度拡散層とで構成されることを特徴とする。こ
の場合、少なくとも前記ソース・ドレイン領域上には、
前記高濃度拡散層の表面上に前記高濃度拡散層と同一導
電型の不純物を含む半導体膜が一体に形成されているこ
とことが好ましい。また、少なくとも前記ソース・ドレ
イン領域上には、前記高濃度拡散層の表面上に高融点金
属シリサイド層が形成されていることが好ましい。According to the present invention, there is provided a semiconductor device comprising:
A high-concentration diffusion layer formed in the surface region of the semiconductor substrate and having an impurity concentration equal to or higher than the solid solubility of the semiconductor substrate; and a high-concentration diffusion layer formed integrally with the high-concentration diffusion layer. An impurity diffusion layer comprising a low concentration diffusion layer bonded to the semiconductor substrate at a deep position. In particular, the high concentration diffusion layer is configured as a region where the semiconductor substrate is recrystallized by laser irradiation. Further, in the MOS transistor according to the present invention, the source / drain formed on the semiconductor substrate on both sides of the gate electrode is formed in a surface region of the semiconductor substrate, and has a high concentration having an impurity concentration higher than the solid solubility of the semiconductor substrate. The semiconductor device is characterized by comprising a diffusion layer and a low concentration diffusion layer formed integrally with the high concentration diffusion layer and joined to the semiconductor substrate at a position deeper in the semiconductor substrate than the high concentration diffusion layer. In this case, at least on the source / drain regions,
It is preferable that a semiconductor film containing an impurity of the same conductivity type as that of the high concentration diffusion layer is integrally formed on a surface of the high concentration diffusion layer. It is preferable that a refractory metal silicide layer is formed on at least the source / drain regions on the surface of the high concentration diffusion layer.
【０００９】一方、本発明の製造方法のうち、第１の方
法は、半導体基板に低濃度の不純物をイオン注入し、か
つ急速アニール処理して前記半導体基板の浅い位置に接
合を有する低濃度拡散層を形成する工程と、半導体結晶
をアモルファス化する物質をイオン注入して前記低濃度
拡散層の接合深さよりも浅い領域にアモルファス化領域
を形成する工程と、前記アモルファス化領域に対して高
濃度の不純物をイオン注入する工程と、前記アモルファ
ス化領域にレーザ光を照射して前記アモルファス化領域
を再結晶化して高濃度拡散層を形成する工程とを含むこ
とを特徴とする。On the other hand, among the manufacturing methods of the present invention, a first method is to perform low-concentration diffusion in which a low-concentration impurity is ion-implanted into a semiconductor substrate and rapid annealing is performed to form a junction at a shallow position of the semiconductor substrate. A step of forming a layer, a step of ion-implanting a substance for amorphizing a semiconductor crystal to form an amorphized region in a region shallower than a junction depth of the low-concentration diffusion layer, And a step of irradiating the amorphous region with laser light to recrystallize the amorphous region to form a high-concentration diffusion layer.
【００１０】また、本発明の第２の方法は、半導体基板
に高濃度の不純物を低エネルギでイオン注入し、かつ急
速アニール処理して前記半導体基板の浅い位置に接合を
有する拡散層を形成する工程と、少なくとも前記拡散層
に対して半導体結晶をアモルファス化する物質をイオン
注入して前記拡散層の接合深さよりも浅い領域にアモル
ファス化領域を形成する工程と、前記アモルファス化領
域にレーザ光を照射して前記アモルファス化領域を再結
晶化して高濃度拡散層を形成する工程とを含むことを特
徴とする。特に、この第２の方法では、前記アモルファ
ス化領域を形成した工程の後に、少なくとも前記アモル
ファス化領域の表面上に導電膜を形成する工程を含み、
前記レーザ光を照射する工程において前記アモルファス
化領域の再結晶化と同時に前記アモルファス化領域と導
電膜との密着性を改善することが好ましい。さらに、前
記アモルファス化領域を形成した工程の後に、少なくと
も前記アモルファス化領域の表面上に不純物を含むアモ
ルファス層を形成する工程を含み、前記レーザ光を照射
する工程において前記アモルファス化領域と前記アモル
ファス層をそれぞれ再結晶化することが好ましい。According to a second method of the present invention, a high concentration impurity is ion-implanted into a semiconductor substrate at a low energy, and a rapid annealing process is performed to form a diffusion layer having a junction at a shallow position of the semiconductor substrate. Forming an amorphized region in a region shallower than the junction depth of the diffusion layer by ion-implanting at least a substance for amorphizing a semiconductor crystal into the diffusion layer; and applying a laser beam to the amorphized region. Irradiating to recrystallize the amorphized region to form a high concentration diffusion layer. In particular, the second method includes a step of forming a conductive film on at least a surface of the amorphized region after the step of forming the amorphized region,
In the step of irradiating the laser beam, the amorphous region is connected to the amorphous region at the same time as recrystallization of the amorphous region.
It is preferable to improve the adhesion to the electrocoat . Further, after the step of forming the amorphized region, the method further includes the step of forming an amorphous layer containing impurities on at least the surface of the amorphized region, and the step of irradiating the laser light includes the step of forming the amorphized region and the amorphous layer. Is preferably recrystallized.
【００１１】前記した本発明の方法を図面を参照して説
明する。図１は本発明の第１の方法説明する図であり、
図１（ａ）のように、Ｎ型のシリコン基板１０１にボロ
ン（Ｂ）を低加速、低ドーズ量でイオン注入を行ってボ
ロンイオン注入層１０２を形成し、かつＲＴＡ等のアニ
ール処理を施して図１（ｂ）のように、低濃度でかつ浅
い接合の第１Ｐ型拡散層１０３を形成する。このとき、
第１Ｐ型拡散層１０３と前記シリコン基板１０１との界
面に接合面１０４が形成される。次に、図１（ｃ）のよ
うに、アモルファス化イオンとしてＧｅ等の重元素を、
前記第１Ｐ型拡散層１０３の接合深さよりも浅い領域が
アモルファス化される条件でイオン注入する。これによ
り、前記第１Ｐ型拡散層１０３はその接合深さよりも浅
い表面側の領域がアモルファス化領域１０５として形成
される。しかる上で、図１（ｄ）のように、前記第１Ｐ
型拡散層１０３に導入した不純物と同一導電型の不純物
であるボロンを高ドーズ量でイオン注入し、ボロンイオ
ン注入層１０６を形成する。その後、図１（ｅ）のよう
に、前記アモルファス化領域１０５のみが溶融する条件
でレーザ光を照射して浅い高濃度のボロン拡散層、すな
わち高濃度の第２Ｐ型拡散層１０７を形成する。前記し
たように、レーザ光の照射により半導体装置を部分的に
溶融した状態でボロン又は他の不純物を活性化すると、
不純物が溶融領域以外に拡散することが抑制されるた
め、高濃度でしかもシリコンの平衡活性化率よりも高い
活性化率で活性化される。これにより、形成された前記
高濃度の第２Ｐ型拡散層１０７は、シリコンの固溶度よ
りも高い不純物濃度で浅く形成されることになる。The method of the present invention will be described with reference to the drawings. FIG. 1 is a diagram for explaining a first method of the present invention.
As shown in FIG. 1A, boron (B) is ion-implanted into an N-type silicon substrate 101 at a low acceleration and a low dose to form a boron ion implantation layer 102, and an annealing process such as RTA is performed. As shown in FIG. 1B, the first P-type diffusion layer 103 having a low concentration and a shallow junction is formed. At this time,
A bonding surface 104 is formed at an interface between the first P-type diffusion layer 103 and the silicon substrate 101. Next, as shown in FIG. 1C, a heavy element such as Ge is used as an amorphous ion.
Ion implantation is performed under the condition that a region shallower than the junction depth of the first P-type diffusion layer 103 is made amorphous. As a result, the first P-type diffusion layer 103 has a surface-side region shallower than the junction depth formed as an amorphous region 105. Then, as shown in FIG. 1 (d), the first P
Boron, which is an impurity having the same conductivity type as the impurity introduced into the mold diffusion layer 103, is ion-implanted at a high dose to form a boron ion-implanted layer 106. Thereafter, as shown in FIG. 1E, a shallow high-concentration boron diffusion layer, that is, a high-concentration second P-type diffusion layer 107 is formed by irradiating a laser beam under the condition that only the amorphous region 105 is melted. As described above, when boron or other impurities are activated in a state where the semiconductor device is partially melted by laser light irradiation,
Since the diffusion of impurities to regions other than the melting region is suppressed, the impurity is activated at a high concentration and at an activation rate higher than the equilibrium activation rate of silicon. As a result, the formed high-concentration second P-type diffusion layer 107 is formed shallowly with an impurity concentration higher than the solid solubility of silicon.
【００１２】図２（ａ），（ｂ），（ｃ）はそれぞれ図
１の（ｂ），（ｄ），（ｅ）の各工程におけるボロンの
濃度プロファイルを示す図である。これから、低濃度で
かつ浅い接合の第１Ｐ型拡散層１０３を形成した後に、
その接合よりも浅い領域がアモルファス化領域１０５と
して形成され、かつ前記アモルファス化領域１０５にボ
ロンが導入されることで、シリコンの平衡活性化率より
も高い活性化率でボロンが活性化されて、シリコンの固
溶度よりも高濃度の第２Ｐ型拡散層１０７が形成されて
いることが判る。したがって、このように形成された高
濃度の第２Ｐ型拡散層１０７は、先に形成された低濃度
の第１Ｐ型拡散層１０３の接合面１０４よりも浅い領域
においてシリコンの固溶度よりも高い高濃度の拡散層と
して形成される。したがって、低濃度の第１Ｐ型拡散層
１０３と高濃度の浅い第２Ｐ型拡散層１０７を一体化し
て不純物拡散層を形成したときに、高濃度の第２Ｐ型拡
散層１０７と低濃度の第１Ｐ型拡散層１０３との界面に
は、前記したアモルファス化及びレーザ光照射による再
結晶化に伴う結晶欠陥が生じるが、この結晶欠陥は低濃
度の第１Ｐ型拡散層１０３の内部領域に存在しており、
当該第１Ｐ型拡散層１０３とシリコン基板１０１との接
合面１０４には存在していないため、高濃度の第２Ｐ型
拡散層１０７における接合リークは抑制でき、接合リー
クが低減された高濃度の浅い接合が実現できる。FIGS. 2 (a), 2 (b) and 2 (c) are diagrams showing boron concentration profiles in the respective steps of FIGS. 1 (b), (d) and (e). From now on, after forming the first P-type diffusion layer 103 of low concentration and shallow junction,
A region shallower than the junction is formed as an amorphized region 105, and boron is introduced into the amorphized region 105, whereby boron is activated at an activation rate higher than the equilibrium activation rate of silicon, It can be seen that the second P-type diffusion layer 107 having a higher concentration than the solid solubility of silicon is formed. Therefore, the high-concentration second P-type diffusion layer 107 formed as described above has a higher solid solubility than silicon in a region shallower than the bonding surface 104 of the low-concentration first P-type diffusion layer 103 formed earlier. It is formed as a high concentration diffusion layer. Therefore, when the low concentration first P-type diffusion layer 103 and the high concentration shallow second P-type diffusion layer 107 are integrated to form an impurity diffusion layer, the high concentration second P-type diffusion layer 107 and the low concentration The interface with the type diffusion layer 103 is re- formed by the amorphization and laser beam irradiation described above.
Although crystal defects occur due to crystallization, the crystal defects are present in the low-concentration first P-type diffusion layer 103 in the internal region.
Since it does not exist on the junction surface 104 between the first P-type diffusion layer 103 and the silicon substrate 101, junction leakage in the high-concentration second P-type diffusion layer 107 can be suppressed, and high-concentration shallow junction leakage is reduced. Joining can be realized.
【００１３】図３は本発明の第２の手法を示す図であ
る。図３（ａ）のように、Ｎ型シリコン基板２０１に対
して高濃度かつ低エネルギでボロンをイオン注入し、か
つＲＴＡにより活性化を行うことにより、浅い接合の第
１Ｐ型拡散層２０２を形成し、前記シリコン基板２０１
との間に接合面２０３が形成される。この第１Ｐ型拡散
層は図４（ａ）に示すように、シリコン基板２０１の表
面側では高濃度であるが、接合面２０３の近傍ではその
濃度は表面側よりも低濃度である。次いで、図３（ｂ）
のように、前記第１Ｐ型拡散層２０２の表面に対してＧ
ｅ等のアモルファス化イオンを当該第１Ｐ型拡散層２０
２の接合深さよりも浅くイオン注入する。これにより、
前記第１Ｐ型拡散層２０２の表面側の領域のみがアモル
ファス化されてアモルファス化領域２０４が形成され
る。しかる上で、レーザアニールを行うと、アモルファ
ス化領域２０４が溶融再結晶化化し、ボロンの固溶度が
高くなり、シリコンの平衡活性化率よりも高い活性化率
で活性化される。これにより、図３（ｃ）ように、シリ
コンの固溶度よりも高濃度でかつ浅い接合の第２Ｐ型拡
散層２０５が形成される。図４（ｂ）はそのときの濃度
プロファイルである。FIG. 3 is a diagram showing a second method of the present invention. As shown in FIG. 3A, a first P-type diffusion layer 202 having a shallow junction is formed by ion-implanting boron into the N-type silicon substrate 201 with high concentration and low energy and activating by RTA. And the silicon substrate 201
Is formed between them. As shown in FIG. 4A, the first P-type diffusion layer has a high concentration on the surface side of the silicon substrate 201, but has a lower concentration near the bonding surface 203 than on the surface side. Next, FIG.
, The surface of the first P-type diffusion layer 202
The first P-type diffusion layer 20
The ion implantation is shallower than the junction depth of No. 2. This allows
Only the surface-side region of the first P-type diffusion layer 202 is amorphized to form an amorphized region 204. Then, when laser annealing is performed, the amorphous region 204 is melted and recrystallized, the solid solubility of boron is increased, and the region is activated with an activation ratio higher than the equilibrium activation ratio of silicon. As a result, as shown in FIG. 3C, the second P-type diffusion layer 205 having a higher concentration and a shallower junction than the solid solubility of silicon is formed. FIG. 4B shows the density profile at that time.
【００１４】したがって、この第２の方法による第２Ｐ
型拡散層２０５においても、相対的に低濃度の第１Ｐ型
拡散層２０２と、高濃度の浅い第２Ｐ型拡散層２０５が
一体となって形成される不純物拡散層は、高濃度の第２
Ｐ型拡散層２０５と低濃度の第１Ｐ型拡散層２０２との
界面には、前記したアモルファス化及びレーザ光照射に
よる再結晶化に伴う結晶欠陥が生じるが、この結晶欠陥
は低濃度の第１Ｐ型拡散層２０２の内部領域に存在して
おり、当該第１Ｐ型拡散層２０２とシリコン基板２０１
との接合面２０３には存在していないため、高濃度の第
２Ｐ型拡散層２０５における接合リークは抑制でき、接
合リークが低減された高濃度の浅い接合が実現できる。Therefore, the second P by the second method
Also in the type diffusion layer 205, the impurity diffusion layer formed by integrally forming the relatively low-concentration first P-type diffusion layer 202 and the high-concentration shallow second P-type diffusion layer 205 has a high-concentration second P-type diffusion layer.
At the interface between the P-type diffusion layer 205 and the low-concentration first P-type diffusion layer 202, a crystal defect is generated due to the above-mentioned amorphization and recrystallization by laser light irradiation. The first P-type diffusion layer 202 and the silicon substrate 201
Does not exist on the junction surface 203 with the junction, the junction leakage in the high-concentration second P-type diffusion layer 205 can be suppressed, and a high-concentration shallow junction with reduced junction leakage can be realized.
【００１５】[0015]
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図５及び図６は前記本発明の第１の
方法を採用した第１の実施形態におけるＭＯＳトランジ
スタの製造方法を工程順に示す図である。先ず、図５
（ａ）のように、Ｎ型シリコン基板３０１の表面を選択
酸化してＬＯＣＯＳ法により素子分離絶縁膜３０２を形
成した後、前記素子分離領絶縁膜３０２で区画される素
子領域の前記Ｎ型シリコン基板３０１の表面にシリコン
酸化膜からなるゲート絶縁膜３０３と、ポリシリコンか
らなるゲート電極３０４を形成する。次いで、図５
（ｂ）のように、前記素子分離絶縁膜３０２とゲート電
極３０４を利用した自己整合法により前記シリコン基板
３０１に対してボロンを１Ｅ１３／ｃｍ2 ，１ＫｅＶで
イオン注入を行ない、イオン注入層３０５を形成する。
しかる後、図５（ｃ）のように、１０００℃、１０ｓｅ
ｃのＲＴＡ処理を施して低濃度でかつ浅い接合の第１Ｐ
型拡散層３０６を形成する。次に、図６（ａ）のよう
に、アモルファス化イオンとしてＧｅを２Ｅ１４／ｃｍ
2 ，５ＫｅＶの条件でイオン注入し、前記低濃度のＰ型
拡散層３０６の接合深さよりも浅い表面側の領域をアモ
ルファス化領域３０７として形成する。続いて、５Ｅ１
４／ｃｍ2 ，０．５ＫｅＶでＰ型不純物のボロンをイオ
ン注入する。Next, embodiments of the present invention will be described with reference to the drawings. FIGS. 5 and 6 are views showing a method of manufacturing a MOS transistor according to the first embodiment employing the first method of the present invention in the order of steps. First, FIG.
As shown in (a), after selectively oxidizing the surface of an N-type silicon substrate 301 to form an element isolation insulating film 302 by a LOCOS method, the N-type silicon in an element region partitioned by the element isolation insulating film 302 is formed. A gate insulating film 303 made of a silicon oxide film and a gate electrode 304 made of polysilicon are formed on the surface of a substrate 301. Then, FIG.
As shown in FIG. 3B, boron is ion-implanted into the silicon substrate 301 at 1E13 / cm 2 and 1 KeV by a self-alignment method using the element isolation insulating film 302 and the gate electrode 304 to form an ion-implanted layer 305. Form.
Thereafter, as shown in FIG.
c of RTA treatment to make the first P of low concentration and shallow junction
A mold diffusion layer 306 is formed. Next, as shown in FIG. 6A, Ge was converted to 2E14 / cm 2 as amorphous ions.
2, the ion implanted under conditions of 5 KeV, to form the region of the shallow surface side than the junction depth of the low concentration P-type diffusion layer 306 as an amorphous region 307. Then, 5E1
P-type impurity boron is ion-implanted at 4 / cm 2 and 0.5 KeV.
【００１６】その後、図６（ｂ）のように、前記シリコ
ン基板３０１に対してアモルファス化領域３０７のみが
溶融する条件でレーザ光を照射して浅い高濃度のボロン
拡散層、すなわち高濃度の第２Ｐ型拡散層３０８を形成
する。これにより、シリコンの平衡活性化率よりも高い
活性化率でボロンイオンが活性化され、その結果シリコ
ンの固溶度よりも高い濃度でかつ浅い第２Ｐ型拡散層３
０８として形成される。この結果、前記低濃度のＰ型拡
散層３０６と一体化された高濃度でかつ浅いＰ型のソー
ス・ドレイン領域３０９が形成される。さらに、全面に
絶縁膜を被着し、かつこの絶縁膜を異方性エッチングし
て除去して前記ゲート電極３０４の側面にのみサイドウ
ォールスペーサ３１０を形成する。次いで、図６（ｃ）
のように、全面にチタン等の高融点金属膜３１１を被着
し、かつ加熱処理してチタンとシリコンを反応してチタ
ンシリサイド膜３１２を形成する。このチタンシリサイ
ド膜３１２によりゲート電極３０４、及びソース・ドレ
イン領域３０９に接続されるコンタクトの低抵抗化が実
現する。その後、図示は省略するが、全面に層間絶縁膜
を形成し、かつソース・ドレイン領域に対してコンタク
トホールを開口し、当該コンタクトホールにアルミニウ
ム等の導電材料を充填し、ＭＯＳトランジスタが完成さ
れる。Thereafter, as shown in FIG. 6B, the silicon substrate 301 is irradiated with a laser beam under the condition that only the amorphized region 307 is melted, thereby forming a shallow high-concentration boron diffusion layer, that is, a high-concentration boron diffusion layer. A 2P type diffusion layer 308 is formed. As a result, boron ions are activated at an activation rate higher than the equilibrium activation rate of silicon, and as a result, the second P-type diffusion layer 3 has a higher concentration and shallower than the solid solubility of silicon.
08. As a result, a high-concentration and shallow P-type source / drain region 309 integrated with the low-concentration P-type diffusion layer 306 is formed. Further, an insulating film is applied on the entire surface, and the insulating film is removed by anisotropic etching to form a sidewall spacer 310 only on the side surface of the gate electrode 304. Next, FIG.
As described above, a refractory metal film 311 such as titanium is deposited on the entire surface, and heat treatment is performed to react titanium and silicon to form a titanium silicide film 312. The titanium silicide film 312 realizes a reduction in resistance of a contact connected to the gate electrode 304 and the source / drain region 309. Thereafter, although not shown, an interlayer insulating film is formed on the entire surface, a contact hole is opened in the source / drain region, and the contact hole is filled with a conductive material such as aluminum to complete a MOS transistor. .
【００１７】このＭＯＳトランジスタでは、ソース・ド
レイン領域３０９は、浅い接合の低濃度の第１Ｐ型拡散
層３０６と、これよりも更に浅く形成された高濃度の第
２Ｐ型拡散層３０８とで構成されるため、高濃度の第２
Ｐ型拡散層３０８をアモルファス化しかつ再結晶化化し
た際に結晶欠陥が生じた場合でも、この結晶欠陥はソー
ス・ドレイン領域３０９に内包される領域に生じること
になり、ソース・ドレイン領域３０９とシリコン基板３
０１との接合面に生じることはないため、接合リークを
抑制した高濃度でかつ浅いソース・ドレイン領域が実現
できる。したがって、半導体集積回路装置の高集積化に
伴ってＭＯＳトランジスタを微細化した場合でも短チャ
ネル効果を防止し、かつ駆動電流を高めることができ、
高性能のＭＯＳトランジスタが製造できる。In this MOS transistor, the source / drain region 309 is composed of a shallow junction low-concentration first P-type diffusion layer 306 and a shallower high-concentration second P-type diffusion layer 308. Because of the high concentration of second
Even if a crystal defect occurs when the P-type diffusion layer 308 is amorphized and recrystallized, the crystal defect will occur in a region included in the source / drain region 309, and the source / drain region 309 Silicon substrate 3
Since it does not occur at the junction surface with S.01, a high-concentration and shallow source / drain region with suppressed junction leakage can be realized. Therefore, even when the MOS transistor is miniaturized with the high integration of the semiconductor integrated circuit device, the short channel effect can be prevented and the driving current can be increased,
High performance MOS transistors can be manufactured.
【００１８】図７は本発明の前記第２の方法によりＭＯ
Ｓトランジスタを製造する第２の実施形態の工程断面図
である。先ず、図７（ａ）のように、Ｎ型シリコン基板
４０１に素子分離絶縁膜４０２を形成して素子領域を区
画するとともに、素子領域にゲート絶縁膜４０３及びゲ
ート電極４０４を形成する。その上で、自己整合法によ
り前記Ｎ型シリコン基板４０１のソース・ドレイン形成
領域に高濃度かつ低エネルギでボロンをイオン注入し、
かつＲＴＡにより活性化を行うことにより、浅い接合の
第１Ｐ型拡散層４０５が形成される。このとき、図４
（ａ）に示したように、シリコン基板４０１の表面側は
高濃度であるが、接合面の近傍ではその濃度は低い状態
となる。次いで、図７（ｂ）のように、前記第１Ｐ型拡
散層４０５の表面に対してＧｅ等のアモルファス化イオ
ンを前記Ｐ型拡散層４０５の接合深さよりも浅くイオン
注入する。これにより、前記第１Ｐ型拡散層４０５の表
面側の領域のみがアモルファス化されたアモルファス化
領域４０６が形成される。次いで、図７（ｃ）のよう
に、全面に絶縁膜を形成し、かつこれを異方性エッチン
グによりエッチバックし、前記ゲート電極４０４の側面
にのみサイドウォールスペーサ４０７を形成する。続い
て、図７（ｄ）のように、前記ソース・ドレイン形成領
域の前記シリコン基板４０１の表面及びゲート電極の表
面に金属選択成長法により高融点金属膜４０８を選択的
に堆積する。FIG. 7 shows an MO according to the second method of the present invention.
FIG. 10 is a process cross-sectional view of the second embodiment for manufacturing the S transistor. First, as shown in FIG. 7A, an element isolation insulating film 402 is formed on an N-type silicon substrate 401 to partition an element region, and a gate insulating film 403 and a gate electrode 404 are formed in the element region. Then, boron is ion-implanted with high concentration and low energy into the source / drain formation region of the N-type silicon substrate 401 by a self-alignment method,
In addition, by performing activation by RTA, the first P-type diffusion layer 405 having a shallow junction is formed. At this time, FIG.
As shown in (a), the surface side of the silicon substrate 401 has a high concentration, but the concentration is low near the bonding surface. Next, as shown in FIG. 7B, amorphous ions such as Ge ions are implanted into the surface of the first P-type diffusion layer 405 so as to be shallower than the junction depth of the P-type diffusion layer 405. Thus, an amorphized region 406 is formed in which only the surface-side region of the first P-type diffusion layer 405 is made amorphous. Next, as shown in FIG. 7C, an insulating film is formed on the entire surface, and this is etched back by anisotropic etching to form a sidewall spacer 407 only on the side surface of the gate electrode 404. Subsequently, as shown in FIG. 7D, a refractory metal film 408 is selectively deposited on the surface of the silicon substrate 401 in the source / drain formation region and the surface of the gate electrode by a metal selective growth method.
【００１９】しかる上で、図７（ｅ）のように、レーザ
光を照射してアニールを行うと、アモルファス化領域４
０６が溶融かつ再結晶化してボロンの固溶度が高くな
り、シリコンの平衡活性化率よりも高い活性率で活性化
される。これにより、浅くかつシリコンの固溶度よりも
高濃度の第２Ｐ型拡散層４０９が形成される。これよ
り、浅い接合の第１Ｐ型拡散層４０５と、これよりも更
に浅く形成されかつ相対的に高濃度の第２Ｐ型拡散層４
０９とでソース・ドレイン領域４１０が構成されること
になり、しかも高濃度の第２Ｐ型拡散層４０９を形成し
た際のアモルファス化領域４０６の界面は相対的に低濃
度の第１Ｐ型拡散層４０５の内部に存在しているため、
アモルファス化領域４０６の界面に結晶欠陥が生じて
も、この結晶欠陥が第１Ｐ型拡散層４０５の接合面に沿
って生じることはなく、接合リークを抑制した高濃度で
かつ浅いソース・ドレイン領域４１０が実現できる。Then, as shown in FIG. 7E, when annealing is performed by irradiating a laser beam, the amorphous region 4
06 is melted and recrystallized to increase the solid solubility of boron, and is activated at an activation rate higher than the equilibrium activation rate of silicon. As a result, the second P-type diffusion layer 409 which is shallow and has a higher concentration than the solid solubility of silicon is formed. Thus, the first P-type diffusion layer 405 having a shallow junction and the second P-type diffusion layer 4 which is formed to be shallower and have a relatively high concentration are formed.
09, the source / drain region 410 is formed, and the interface of the amorphous region 406 when the high-concentration second P-type diffusion layer 409 is formed is relatively low-concentration first P-type diffusion layer 405. Because it exists inside the
Even if a crystal defect occurs at the interface of the amorphized region 406, the crystal defect does not occur along the junction surface of the first P-type diffusion layer 405, and a high-concentration and shallow source / drain region 410 in which junction leakage is suppressed. Can be realized.
【００２０】また、前記レーザアニールの工程におい
て、前記したようなボロンの固溶度の増大と共に、ソー
ス・ドレイン領域４１０とゲート電極４０４の各シリコ
ン面に残存している図外の自然酸化膜が除去されるた
め、ソース・ドレイン領域４１０及びゲート電極４０４
と前記高融点金属膜４０８との密着性が改善され、高融
点金属とシリコンとの反応によって生じる高融点金属シ
リサイド層４１１の成長が促進され、高融点金属膜４０
８における接触抵抗を低減し、ソース・ドレイン領域４
１０に対するのコンタクト抵抗の低減やゲート電極４０
４の抵抗を低減することも可能となる。In the laser annealing step, the natural oxide film (not shown) remaining on each silicon surface of the source / drain region 410 and the gate electrode 404 is formed along with the increase in the solid solubility of boron as described above. Since the source / drain region 410 and the gate electrode 404 are removed,
And the high melting point metal film 408 is improved, and the growth of the high melting point metal silicide layer 411 generated by the reaction between the high melting point metal and silicon is promoted.
8, the contact resistance in the source / drain region 4 is reduced.
10 and the gate electrode 40
4 can also be reduced.
【００２１】その後、図示は省略するが、全面に層間絶
縁膜を形成し、かつソース・ドレイン領域４１０に対し
てコンタクトホールを開口し、当該コンタクトホールに
アルミニウム等の導電材料を充填し、ＭＯＳトランジス
タが完成される。したがって、この第２の実施形態にお
いても、高濃度でかつ浅い接合のソース・ドレイン領域
が実現でき、半導体集積回路装置の高集積化に伴ってＭ
ＯＳトランジスタを微細化した場合でも短チャネル効果
を防止し、かつ高濃度なソース・ドレイン領域による低
抵抗化によって駆動電流を高めることができ、高性能の
ＭＯＳトランジスタが製造できる。Thereafter, although not shown, an interlayer insulating film is formed on the entire surface, a contact hole is opened to the source / drain region 410, and the contact hole is filled with a conductive material such as aluminum to form a MOS transistor. Is completed. Therefore, also in the second embodiment, a source / drain region having a high concentration and a shallow junction can be realized.
Even when the OS transistor is miniaturized, the short channel effect can be prevented, and the driving current can be increased by reducing the resistance by the high-concentration source / drain regions, so that a high-performance MOS transistor can be manufactured.
【００２２】図８は前記第２の実施形態のＭＯＳトラン
ジスタの製造方法の変形例を示す工程図である。前記各
実施形態では、いずれもソース・ドレイン領域３１０，
４１０の各Ｐ型拡散層を浅い接合で形成しているため、
特に第２の実施形態での高融点金属膜４０８とシリコン
とで形成される高融点金属シリサイド層４１１が高濃度
の第２Ｐ型拡散層４０９及び低濃度の第１Ｐ型拡散層４
０５よりも深く形成され、高融点金属４０８とシリコン
基板４０１との間のリークが生じるおそれがある。そこ
で、この実施形態では、先ず、図８（ａ）のように、Ｎ
型シリコン基板５０１に前記第２の実施形態と同様に素
子分離絶縁膜５０２、ゲート絶縁膜５０３、及びゲート
電極５０４を形成する。このとき、ゲート電極５０４は
ボロンを含むアモルファスシリコンで形成する。しかる
上で、図８（ｂ）のように、前記ゲート電極５０４及び
前記シリコン基板５０１のソース・ドレイン形成領域に
それぞれ高濃度かつ低加速エネルギでＰ型不純物である
ボロン、或いはフッ化ボロン（ＢＦ2 ）をイオン注入
し、かつＲＴＡにより活性化を行うことにより、浅い接
合の第１Ｐ型拡散層５０５を形成する。この第１Ｐ型拡
散層５０５の濃度プロファイルは図４（ａ）の通りであ
る。次いで、図８（ｃ）のように、前記ゲート電極５０
４の表面、及びＰ型拡散層５０５の表面に対してＧｅ等
のアモルファス化イオンを前記Ｐ型拡散層５０５の接合
深さよりも浅くイオン注入する。これにより、前記ゲー
ト電極５０４及びＰ型拡散層５０５の表面側の領域のみ
がアモルファス化されてアモルファス化領域５０６が形
成される。次いで、図８（ｄ）のように、全面に絶縁膜
を形成し、かつこれを異方性エッチングによりエッチバ
ックし、前記ゲート電極５０４の側面にのみサイドウォ
ールスペーサ５０７を形成する。FIG. 8 is a process chart showing a modification of the method of manufacturing the MOS transistor according to the second embodiment. In each of the above embodiments, the source / drain region 310,
Since each P-type diffusion layer 410 is formed with a shallow junction,
In particular, the refractory metal silicide layer 411 formed of the refractory metal film 408 and silicon according to the second embodiment has a high-concentration second P-type diffusion layer 409 and a low-concentration first P-type diffusion layer 4.
05, and there is a possibility that a leak may occur between the high melting point metal 408 and the silicon substrate 401. Therefore, in this embodiment, first, as shown in FIG.
An element isolation insulating film 502, a gate insulating film 503, and a gate electrode 504 are formed on a mold silicon substrate 501 as in the second embodiment. At this time, the gate electrode 504 is formed using amorphous silicon containing boron. Then, as shown in FIG. 8B, boron or boron fluoride (BF) which is a P-type impurity with high concentration and low acceleration energy is formed in the gate electrode 504 and the source / drain formation region of the silicon substrate 501, respectively. 2 ) is ion-implanted and activated by RTA to form a first P-type diffusion layer 505 having a shallow junction. The concentration profile of the first P-type diffusion layer 505 is as shown in FIG. Next, as shown in FIG.
4 and the surface of the P-type diffusion layer 505 are ion-implanted with amorphous ions such as Ge, which are shallower than the junction depth of the P-type diffusion layer 505. As a result, only the region on the surface side of the gate electrode 504 and the P-type diffusion layer 505 is made amorphous, and an amorphized region 506 is formed. Next, as shown in FIG. 8D, an insulating film is formed on the entire surface, and this is etched back by anisotropic etching to form a sidewall spacer 507 only on the side surface of the gate electrode 504.
【００２３】続いて、前記ゲート電極５０４及びアモル
ファス化領域５０６の各表面上にボロンを含むアモルフ
ァスシリコン膜５０８を選択成長する。さらに、前記ア
モルファスシリコン膜５０８の表面上に金属選択成長法
により高融点金属膜５０９を選択的に堆積する。しかる
上で、図８（ｅ）のように、レーザアニールを行うと、
前記アモルファスシリコン膜５０８、前記アモルファス
化領域５０６、さらに前記ゲート電極５０４がそれぞれ
溶融して再結晶化化し、それぞれにおけるボロンの固溶
度が高くなり、シリコンの平衡活性化率よりも高い活性
化率で活性化される。これにより、特にシリコン基板５
０１のソース・ドレイン形成領域には、浅くかつ高濃度
の第２Ｐ型拡散層５１０が形成され、したがって前記第
２の実施形態と同様に、浅い接合の第１Ｐ型拡散層５０
５と、これよりも更に浅く形成されかつ相対的に高濃度
の第２Ｐ型拡散層５１０とで構成されるソース・ドレイ
ン領域５１１が形成されることになる。この場合におい
ても、高濃度の第２Ｐ型拡散層５１０を形成した際のア
モルファス化領域５０６の界面は相対的に低濃度の第１
Ｐ型拡散層５０５の内部に存在しているため、アモルフ
ァス化領域５０６の界面に結晶欠陥が生じても、この結
晶欠陥が第１Ｐ型拡散層５０５の接合面に沿って生じる
ことはなく、接合リークを抑制した高濃度でかつ浅いソ
ース・ドレイン領域５１１が実現できる。Subsequently, an amorphous silicon film 508 containing boron is selectively grown on each surface of the gate electrode 504 and the amorphized region 506. Further, a refractory metal film 509 is selectively deposited on the surface of the amorphous silicon film 508 by a metal selective growth method. Then, when laser annealing is performed as shown in FIG.
The amorphous silicon film 508, the amorphized region 506, and the gate electrode 504 are respectively melted and recrystallized, and the solid solubility of boron in each is increased, and the activation rate is higher than the equilibrium activation rate of silicon. Activated by. Thereby, especially the silicon substrate 5
In the source / drain formation region 01, a shallow and high-concentration second P-type diffusion layer 510 is formed. Therefore, as in the second embodiment, the first P-type diffusion layer 50 having a shallow junction is formed.
5 and a source / drain region 511 composed of a second P-type diffusion layer 510 which is formed shallower and has a relatively high concentration. Also in this case, the interface of the amorphized region 506 when the high-concentration second P-type diffusion layer 510 is formed is relatively low-concentration first P-type diffusion layer 510.
Since it exists inside the P-type diffusion layer 505, even if a crystal defect occurs at the interface of the amorphized region 506, the crystal defect does not occur along the bonding surface of the first P-type diffusion layer 505, and A high-density and shallow source / drain region 511 with suppressed leakage can be realized.
【００２４】また、このときボロンの固溶度の増大と共
に、前記アモルファス化領域５０６の表面、前記ゲート
電極５０４の表面、前記アモルファスシリコン膜５０８
の表面にそれぞれ残存している図外の自然酸化膜が除去
されるため、ソース・ドレイン領域５１１及びゲート電
極５０４と前記高融点金属膜５０９との密着性が改善さ
れ、高融点金属シリサイド層５１２の成長が促進され、
両者間の接触抵抗を低減し、ソース・ドレイン領域５１
１のコンタクト抵抗の低減やゲート電極５０４の抵抗を
低減することも可能となる。また、その一方で、ソース
・ドレイン領域５１１上には、第２Ｐ型拡散層５１０の
表面側にアモルファスシリコン膜５０９を再結晶化して
形成したＰ型拡散層５１３が存在し、このＰ型拡散層５
１３が前記高濃度のＰ型拡散層５１０と一体化してソー
ス・ドレイン領域５１１の高濃度拡散領域を構成してい
るため、高融点金属シリサイド層５１２が浅い接合のＰ
型拡散層５１０，５０５を突き抜けるようなこともな
く、高融点金属シリサイド層５１２によるシリコン基板
へのリークが防止できる。At this time, as the solid solubility of boron increases, the surface of the amorphized region 506, the surface of the gate electrode 504, the amorphous silicon film 508
Since the natural oxide films (not shown) remaining on the surfaces of the layers are removed, the adhesion between the source / drain regions 511 and the gate electrode 504 and the refractory metal film 509 is improved, and the refractory metal silicide layer 512 is removed. Growth is promoted,
The contact resistance between the two is reduced, and the source / drain region 51 is reduced.
1 can also reduce the contact resistance and the resistance of the gate electrode 504. On the other hand, on the source / drain region 511, there is a P-type diffusion layer 513 formed by recrystallizing the amorphous silicon film 509 on the surface side of the second P-type diffusion layer 510. Layer 5
13 is integrated with the high-concentration P-type diffusion layer 510 to form a high-concentration diffusion region of the source / drain region 511, so that the refractory metal silicide layer 512
Leakage of the refractory metal silicide layer 512 to the silicon substrate can be prevented without penetrating through the mold diffusion layers 510 and 505.
【００２５】その後、図示は省略するが、全面に層間絶
縁膜を形成し、かつソース・ドレイン領域５１１上の高
融点金属膜５０９に対してコンタクトホールを開口し、
当該コンタクトホールにアルミニウム等の導電材料を充
填し、ソース・ドレイン領域５１１の各コンタクト電極
が形成され、ＭＯＳトランジスタが完成される。Thereafter, although not shown, an interlayer insulating film is formed on the entire surface, and a contact hole is opened in the refractory metal film 509 on the source / drain region 511.
The contact hole is filled with a conductive material such as aluminum, and the respective contact electrodes of the source / drain regions 511 are formed, thereby completing the MOS transistor.
【００２６】なお、この第２の実施形態の変形例では、
前記した工程のうち、サイドウォールスペーサ５０７の
形成を低温度で行い、また、ボロンを含むアモルファス
シリコン膜５０８の堆積を低温度で行うことにより、高
温の熱処理に弱い金属材料をゲート電極５０４に用いる
ことが可能となり、ゲート電極のさらなる低抵抗化が実
現できる。In a modification of the second embodiment,
In the above-described steps, by forming the sidewall spacer 507 at a low temperature and depositing the amorphous silicon film 508 containing boron at a low temperature, a metal material which is weak to high-temperature heat treatment is used for the gate electrode 504. It is possible to further reduce the resistance of the gate electrode.
【００２７】ここで、前記実施形態の適用例として本発
明をＭＯＳトランジスタのソース・ドレイン領域を構成
する不純物拡散層に適用した例を示しているが、ＭＯＳ
トランジスタに限られるものではなく、浅くかつ高濃度
な不純物拡散層で、低抵抗化と接合リークの低減が要求
される不純物拡散層を有する半導体装置及びその製造方
法に適用可能である。Here, an example in which the present invention is applied to an impurity diffusion layer constituting source / drain regions of a MOS transistor is shown as an application example of the above embodiment.
The present invention is not limited to a transistor, and is applicable to a semiconductor device having a shallow and high-concentration impurity diffusion layer which is required to have low resistance and reduced junction leakage, and a method for manufacturing the same.
【００２８】[0028]
【発明の効果】以上説明したように本発明の第１の方法
によれば、半導体基板に低濃度の不純物をイオン注入
し、かつ急速アニール処理して浅い接合を有する低濃度
拡散層を形成した後、アモルファス化イオンを注入して
低濃度拡散層の接合深さよりも浅い領域にアモルファス
化領域を形成し、しかる上でアモルファス化領域に対し
て高濃度の不純物をイオン注入し、かつレーザ光を照射
して前記アモルファス化領域を再結晶化して高濃度拡散
層を形成しているので、高濃度拡散層は低濃度拡散層の
接合面よりも浅い領域においてシリコンの固溶度よりも
高い高濃度の拡散層として形成でき、しかも高濃度拡散
層を形成する際に生じる結晶欠陥が低濃度拡散層と半導
体層との接合面には存在することはなく、高濃度拡散層
における接合リークを抑制し、かつ高濃度の浅い接合が
実現できる。As described above, according to the first method of the present invention, a low-concentration impurity is ion-implanted into a semiconductor substrate and a rapid annealing treatment is performed to form a low-concentration diffusion layer having a shallow junction. Then, an amorphous ion is implanted to form an amorphous region in a region shallower than the junction depth of the low-concentration diffusion layer. Then, a high-concentration impurity is ion-implanted into the amorphous region, and laser light is emitted. Irradiation recrystallizes the amorphous region to form a high-concentration diffusion layer. Therefore, the high-concentration diffusion layer has a high-concentration diffusion layer higher than the solid solubility of silicon in a region shallower than the junction surface of the low-concentration diffusion layer. In addition, there is no crystal defect generated at the time of forming the high-concentration diffusion layer at the junction surface between the low-concentration diffusion layer and the semiconductor layer. Suppressing, and high concentrations of shallow junction can be realized.
【００２９】また、本発明の第２の方法によれば、半導
体基板に高濃度の不純物を低エネルギでイオン注入し、
かつ急速アニール処理して前記半導体基板の浅い位置に
接合を有する拡散層を形成する工程と、少なくとも前記
拡散層に対して半導体結晶をアモルファス化する物質を
イオン注入して前記拡散層の接合深さよりも浅い領域に
アモルファス化領域を形成する工程と、前記アモルファ
ス化領域にレーザ光を照射して前記アモルファス化領域
を再結晶化して高濃度拡散層を形成しているので、第１
の手法と同様に、高濃度拡散層は低濃度拡散層の接合面
よりも浅い領域においてシリコンの固溶度よりも高い高
濃度の拡散層として形成てき、しかも高濃度拡散層を形
成する際に生じる結晶欠陥が低濃度拡散層半導体層との
接合面には存在することはなく、高濃度拡散層における
接合リークを抑制し、かつ高濃度の浅い接合が実現でき
る。According to the second method of the present invention, a semiconductor substrate is ion-implanted with a high-concentration impurity at a low energy.
Forming a diffusion layer having a junction at a shallow position of the semiconductor substrate by performing rapid annealing, and ion-implanting at least a substance for amorphizing a semiconductor crystal into the diffusion layer to obtain a diffusion layer having a junction depth greater than the junction depth of the diffusion layer. Forming an amorphous region in a shallow region, and irradiating the amorphous region with laser light to recrystallize the amorphous region to form a high concentration diffusion layer.
In the same manner as in the above method, the high-concentration diffusion layer is formed as a high-concentration diffusion layer higher than the solid solubility of silicon in a region shallower than the junction surface of the low-concentration diffusion layer. The generated crystal defect does not exist on the junction surface with the low-concentration diffusion layer semiconductor layer, so that junction leakage in the high-concentration diffusion layer can be suppressed and a high-concentration shallow junction can be realized.
【図１】本発明の第１の手法を説明するための工程断面
図である。FIG. 1 is a process sectional view for describing a first technique of the present invention.
【図２】図１の各工程における不純物濃度プロファイル
図である。FIG. 2 is an impurity concentration profile diagram in each step of FIG. 1;
【図３】本発明の第２の手法を説明するための工程断面
図である。FIG. 3 is a process cross-sectional view for describing a second technique of the present invention.
【図４】図３の各工程における不純物濃度プロファイル
図である。FIG. 4 is an impurity concentration profile diagram in each step of FIG. 3;
【図５】本発明の第１の実施形態の工程断面図のその１
である。FIG. 5 is a sectional view of a process according to the first embodiment of the present invention;
It is.
【図６】本発明の第１の実施形態の工程断面図のその２
である。FIG. 6 is a second sectional view of the process of the first embodiment of the present invention;
It is.
【図７】本発明の第２の実施形態の工程断面図である。FIG. 7 is a process sectional view of a second embodiment of the present invention.
【図８】本発明の第２の実施形態の変形例の工程断面図
である。FIG. 8 is a process sectional view of a modification of the second embodiment of the present invention.
【図９】従来の高濃度で浅い接合の不純物拡散層を製造
する一例の工程断面図である。FIG. 9 is a process cross-sectional view of an example of a conventional method for manufacturing a high-concentration and shallow junction impurity diffusion layer.
【図１０】従来のＭＯＳトランジスタの製造方法を説明
するための断面図である。FIG. 10 is a cross-sectional view for explaining a conventional method for manufacturing a MOS transistor.
１０１ Ｎ型シリコン基板 １０２ ボロンイオン注入層 １０３ 第１Ｐ型拡散層 １０４ 接合面 １０５ アモルファス化領域 １０６ ボロンイオン注入層 １０７ 第２Ｐ型拡散層 ２０１ Ｎ型シリコン基板 ２０２ 第１Ｐ型拡散層 ２０３ 接合面 ２０４ アモルファス化領域 ２０５ 第２Ｐ型拡散層 ３０１ Ｎ型シリコン基板 ３０２ 素子分離絶縁膜 ３０３ ゲート絶縁膜 ３０４ ゲート電極 ３０５ ボロンイオン注入層 ３０６ 第１Ｐ型拡散層 ３０７ アモルファス化領域 ３０８ 第２Ｐ型拡散層 ３０９ ソース・ドレイン領域 ３１０ サイドウォールスペーサ ３１１ 高融点金属膜 ３１２ シリサイド膜 ４０１ Ｎ型シリコン基板 ４０２ 素子分離絶縁膜 ４０３ ゲート絶縁膜 ４０４ ゲート電極 ４０５ 第１Ｐ型拡散層 ４０６ アモルファス化領域 ４０７ サイドウォールスペーサ ４０８ 高融点金属膜 ３０９ ソース・ドレイン領域 ４０９ 第２Ｐ型拡散層 ４１０ ソース・ドレイン領域 ４１１ シリサイド層 ５０１ Ｎ型シリコン基板 ５０２ 素子分離絶縁膜 ５０３ ゲート絶縁膜 ５０４ ゲート電極 ５０５ 第１Ｐ型拡散層 ５０６ アモルファス化領域 ５０７ サイドウォールスペーサ ５０８ アモルファスシリコン膜 ５０９ 高融点金属膜 ５１０ 第２Ｐ型拡散層 ５１１ ソース・ドレイン領域 ５１２ シリサイド層 ５１３ Ｐ型拡散層 Reference Signs List 101 N-type silicon substrate 102 Boron ion implantation layer 103 First P-type diffusion layer 104 Bonding surface 105 Amorphized region 106 Boron ion implantation layer 107 Second P-type diffusion layer 201 N-type silicon substrate 202 First P-type diffusion layer 203 Bonding surface 204 Amorphous Region 205 second P-type diffusion layer 301 N-type silicon substrate 302 element isolation insulating film 303 gate insulating film 304 gate electrode 305 boron ion implantation layer 306 first P-type diffusion layer 307 amorphization region 308 second P-type diffusion layer 309 source / drain Region 310 Sidewall spacer 311 Refractory metal film 312 Silicide film 401 N-type silicon substrate 402 Element isolation insulating film 403 Gate insulating film 404 Gate electrode 405 First P-type diffusion layer 406 Amorphized region 407 Id wall spacer 408 Refractory metal film 309 Source / drain region 409 Second P-type diffusion layer 410 Source / drain region 411 Silicide layer 501 N-type silicon substrate 502 Element isolation insulating film 503 Gate insulating film 504 Gate electrode 505 First P-type diffusion layer 506 Amorphized region 507 Side wall spacer 508 Amorphous silicon film 509 Refractory metal film 510 Second P-type diffusion layer 511 Source / drain region 512 Silicide layer 513 P-type diffusion layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−291298（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265 H01L 29/78 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-291298 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/265 H01L 29/78
Claims (13)
半導体基板の固溶度以上の不純物濃度を有する高濃度拡
散層と、前記高濃度拡散層と一体に形成され、かつ前記
高濃度拡散層よりも半導体基板の深い位置において前記
半導体基板に接合する低濃度拡散層とで構成される不純
物拡散層を備え、前記高濃度拡散層は、前記半導体基板
がレーザ照射により再結晶化された領域であることを特
徴とする半導体装置。1. A high concentration diffusion layer formed in a surface region of a semiconductor substrate and having an impurity concentration equal to or higher than the solid solubility of the semiconductor substrate; and a high concentration diffusion layer formed integrally with the high concentration diffusion layer. An impurity diffusion layer comprising a low concentration diffusion layer bonded to the semiconductor substrate at a position deeper than the semiconductor substrate , wherein the high concentration diffusion layer is
Is a region recrystallized by laser irradiation .
極が形成され、かつ前記ゲート電極下に形成されるチャ
ネル領域の両端領域の前記半導体基板にソース・ドレイ
ン領域が形成されるＭＯＳトランジスタを備える半導体
装置であって、前記ソース・ドレインは、前記半導体基
板の表面領域に形成され、前記半導体基板の固溶度以上
の不純物濃度を有する高濃度拡散層と、前記高濃度拡散
層と一体に形成され、かつ前記高濃度拡散層よりも半導
体基板の深い位置において前記半導体基板に接合する低
濃度拡散層とで構成されることを特徴とする半導体装
置。2. A semiconductor comprising: a MOS transistor in which a gate insulating film and a gate electrode are formed on a semiconductor substrate, and source / drain regions are formed on the semiconductor substrate at both end regions of a channel region formed below the gate electrode. The device, wherein the source / drain is formed in a surface region of the semiconductor substrate, and is formed integrally with the high concentration diffusion layer having an impurity concentration equal to or higher than the solid solubility of the semiconductor substrate, and the high concentration diffusion layer. And a low-concentration diffusion layer joined to the semiconductor substrate at a position deeper in the semiconductor substrate than the high-concentration diffusion layer.
には、前記高濃度拡散層の表面上に高融点金属シリサイ
ド層が形成されている請求項２に記載の半導体装置。3. The semiconductor device according to claim 2 , wherein a refractory metal silicide layer is formed on at least the source / drain regions on a surface of the high concentration diffusion layer.
には、前記高濃度拡散層の表面上に前記高濃度拡散層と
同一導電型の不純物を含む半導体膜が一体に形成されて
いることを特徴とする請求項２又は３に記載の半導体装
置。4. A semiconductor film including an impurity of the same conductivity type as the high-concentration diffusion layer is formed integrally on at least the source / drain region on the surface of the high-concentration diffusion layer. The semiconductor device according to claim 2 , wherein:
入し、かつ急速アニール処理して前記半導体基板の浅い
位置に接合を有する低濃度拡散層を形成する工程と、半
導体結晶をアモルファス化する物質をイオン注入して前
記低濃度拡散層の接合深さよりも浅い領域にアモルファ
ス化領域を形成する工程と、前記アモルファス化領域に
対して高濃度の不純物をイオン注入する工程と、前記ア
モルファス化領域にレーザ光を照射して前記アモルファ
ス化領域を再結晶化して高濃度拡散層を形成する工程と
を含むことを特徴とする半導体装置の製造方法。5. A step of ion-implanting a low-concentration impurity into a semiconductor substrate and performing rapid annealing to form a low-concentration diffusion layer having a junction at a shallow position of the semiconductor substrate; Ion-implanting to form an amorphized region in a region shallower than the junction depth of the low-concentration diffusion layer; ion-implanting a high-concentration impurity into the amorphized region; Irradiating a laser beam to recrystallize the amorphized region to form a high-concentration diffusion layer.
入し、かつ急速アニール処理して前記半導体基板の浅い
位置に接合を有する拡散層を形成する工程と、少なくと
も前記拡散層に対して半導体結晶をアモルファス化する
物質をイオン注入して前記拡散層の接合深さよりも浅い
領域にアモルファス化領域を形成する工程と、前記アモ
ルファス化領域にレーザ光を照射して前記アモルファス
化領域を再結晶化して高濃度拡散層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。6. A step of ion-implanting a high-concentration impurity into a semiconductor substrate and performing a rapid annealing treatment to form a diffusion layer having a junction at a shallow position of the semiconductor substrate; Ion-implanting a substance that amorphizes the amorphous layer to form an amorphized region in a region shallower than the junction depth of the diffusion layer, and irradiating the amorphous region with a laser beam to recrystallize the amorphous region. Forming a high concentration diffusion layer.
の後に、少なくとも前記アモルファス化領域の表面上に
導電膜を形成する工程を含み、前記レーザ光を照射する
工程において前記アモルファス化領域の再結晶化と同時
に前記アモルファス化領域と前記導電膜との密着性を改
善することを特徴とする請求項６に記載の半導体装置の
製造方法。7. A step of forming a conductive film on at least the surface of the amorphized region after the step of forming the amorphized region, and recrystallizing the amorphized region in the step of irradiating the laser light. At the same time , the adhesion between the amorphous region and the conductive film is improved.
The method of manufacturing a semiconductor device according to claim 6, characterized in that the goodness.
の後に、少なくとも前記アモルファス化領域の表面上に
不純物を含むアモルファス層を形成する工程を含み、前
記レーザ光を照射する工程において前記アモルファス化
領域と前記アモルファス層をそれぞれ結晶化することを
特徴とする請求項６に記載の半導体装置の製造方法。8. A step of forming an amorphous layer containing an impurity on at least the surface of the amorphized region after the step of forming the amorphized region, wherein the step of irradiating the laser beam includes 7. The method according to claim 6 , wherein each of the amorphous layers is crystallized.
及びゲート電極を形成した後、前記ゲート電極の両側の
前記半導体基板に反対導電型のソース・ドレイン領域を
形成する工程を含み、前記ソース・ドレイン領域を構成
する不純物拡散層の製造工程に前記請求項５又は６の製
造方法を用いてＭＯＳトランジスタを製造することを特
徴とする半導体装置の製造方法。9. After forming a gate insulating film and a gate electrode on a semiconductor substrate of one conductivity type, forming a source / drain region of opposite conductivity type in the semiconductor substrate on both sides of the gate electrode, 7. A method for manufacturing a semiconductor device, comprising manufacturing a MOS transistor by using the manufacturing method according to claim 5 in a manufacturing process of an impurity diffusion layer forming a source / drain region.
膜及びゲート電極を形成した後、前記ゲート電極の両側
の前記半導体基板に反対導電型の高濃度の不純物を低エ
ネルギでイオン注入し、かつ急速アニール処理して前記
半導体基板の浅い位置に接合を有する拡散層を形成する
工程と、前記拡散層に対して前記半導体基板結晶をアモ
ルファス化する物質をイオン注入して前記拡散層の接合
深さよりも浅い領域にアモルファス化領域を形成する工
程と、前記ゲート電極の側面に絶縁膜からなるサイドウ
ォールスペーサを形成する工程と、少なくとも露呈され
ている前記アモルファス化領域の表面上に導電膜を形成
する工程と、前記アモルファス化領域にレーザ光を照射
して前記アモルファス化領域を再結晶化して高濃度拡散
層を形成すると同時に前記アモルファス化領域と前記導
電膜との密着性を改善する工程とを含んでＭＯＳトラン
ジスタを製造することを特徴とする半導体装置の製造方
法。10. After forming a gate insulating film and a gate electrode on a semiconductor substrate of one conductivity type, high-concentration impurities of the opposite conductivity type are ion-implanted into the semiconductor substrate on both sides of the gate electrode at low energy, Forming a diffusion layer having a junction at a shallow position of the semiconductor substrate by performing rapid annealing treatment; and ion-implanting a substance for amorphizing the semiconductor substrate crystal into the diffusion layer, thereby forming a junction depth of the diffusion layer. Forming an amorphized region in a shallower region, forming a sidewall spacer made of an insulating film on a side surface of the gate electrode, and forming a conductive film on at least the exposed surface of the amorphized region. Simultaneously with irradiating the amorphous region with laser light to recrystallize the amorphous region to form a high concentration diffusion layer. The amorphous region and the conductive
Manufacturing a MOS transistor including a step of improving adhesion to an electrofilm .
膜及びゲート電極を形成した後、前記ゲート電極の両側
の前記半導体基板に反対導電型の高濃度の不純物を低エ
ネルギでイオン注入し、かつ急速アニール処理して前記
半導体基板の浅い位置に接合を有する拡散層を形成する
工程と、前記拡散層に対して前記半導体基板結晶をアモ
ルファス化する物質をイオン注入して前記拡散層の接合
深さよりも浅い領域にアモルファス化領域を形成する工
程と、前記ゲート電極の側面に絶縁膜からなるサイドウ
ォールスペーサを形成する工程と、少なくとも露呈され
ている前記アモルファス化領域の表面上に反対導電型不
純物を含むアモルファスの半導体膜を選択成長する工程
と、前記アモルファス半導体膜及びアモルファス化領域
にレーザ光を照射してそれぞれのアモルファスを再結晶
化して高濃度拡散層を形成する工程とを含んでＭＯＳト
ランジスタを製造することを特徴とする半導体装置の製
造方法。11. After forming a gate insulating film and a gate electrode on a semiconductor substrate of one conductivity type, high-concentration impurities of opposite conductivity type are ion-implanted at a low energy into the semiconductor substrate on both sides of the gate electrode. Forming a diffusion layer having a junction at a shallow position of the semiconductor substrate by performing rapid annealing treatment; and ion-implanting a substance for amorphizing the semiconductor substrate crystal into the diffusion layer, thereby forming a junction depth of the diffusion layer. Forming an amorphized region in a shallower region, forming a sidewall spacer made of an insulating film on a side surface of the gate electrode, and forming an opposite conductivity type impurity on at least the exposed surface of the amorphized region. Selectively growing an amorphous semiconductor film containing, and irradiating the amorphous semiconductor film and the amorphous region with laser light. Forming a high-concentration diffusion layer by recrystallizing the respective amorphous silicon layers to produce a MOS transistor.
含むアモルファス半導体で形成し、前記アモルファス半
導体膜及びアモルファス化領域と同時にレーザ光を照射
して再結晶化する請求項１１に記載の半導体装置の製造
方法。12. The semiconductor device according to claim 11 , wherein the gate electrode is formed of an amorphous semiconductor containing an impurity of the opposite conductivity type, and is recrystallized by irradiating a laser beam simultaneously with the amorphous semiconductor film and the amorphous region. Production method.
前記サイドウォールスペーサ及びアモルファス膜の形成
を低温度で形成する請求項１１に記載の半導体装置の製
造方法。13. The method of manufacturing a semiconductor device according to claim 11 , wherein the gate electrode is formed of a metal, and the formation of the sidewall spacer and the amorphous film is performed at a low temperature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25160798A JP3211784B2 (en) | 1998-09-04 | 1998-09-04 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25160798A JP3211784B2 (en) | 1998-09-04 | 1998-09-04 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082678A JP2000082678A (en) | 2000-03-21 |
| JP3211784B2 true JP3211784B2 (en) | 2001-09-25 |
Family
ID=17225342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25160798A Expired - Fee Related JP3211784B2 (en) | 1998-09-04 | 1998-09-04 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211784B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522758B1 (en) * | 2000-06-28 | 2005-10-21 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
| JP2004214607A (en) | 2002-12-19 | 2004-07-29 | Renesas Technology Corp | Semiconductor device and method of manufacturing the same |
| US7501332B2 (en) | 2004-04-05 | 2009-03-10 | Kabushiki Kaisha Toshiba | Doping method and manufacturing method for a semiconductor device |
| WO2007108494A1 (en) * | 2006-03-22 | 2007-09-27 | Nec Corporation | Process for producing semiconductor device |
| US20100112788A1 (en) * | 2008-10-31 | 2010-05-06 | Deepak Ramappa | Method to reduce surface damage and defects |
| JP5499804B2 (en) * | 2010-03-19 | 2014-05-21 | 富士通セミコンダクター株式会社 | Manufacturing method of semiconductor device |
| JP2019106457A (en) * | 2017-12-12 | 2019-06-27 | トヨタ自動車株式会社 | Method of manufacturing evaluation wafer |
-
1998
- 1998-09-04 JP JP25160798A patent/JP3211784B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082678A (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650035B2 (en) | Manufacturing method of metal-oxide-semiconductor (MOS) integrated circuit | |
| KR0132281B1 (en) | Method of forming semiconductor transister devices | |
| JPH10189970A (en) | Manufacture of semiconductor device | |
| JP2897004B2 (en) | CMOSFET manufacturing method | |
| JP3277533B2 (en) | Method for manufacturing semiconductor device | |
| JPS63141373A (en) | Mos field effect transistor structure, integrated circuit and manufacture of the same | |
| JPH09135025A (en) | Fabrication of semiconductor device | |
| JPH11111982A (en) | Manufacture of semiconductor element | |
| US6734109B2 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
| JPH10284728A (en) | Manufacture of mosfet having cobalt silicide film | |
| JP2003188373A (en) | Semiconductor device and method of manufacturing the same | |
| JP3211784B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2997791B2 (en) | Method for manufacturing semiconductor device | |
| JP2834775B2 (en) | Method for manufacturing CMOS semiconductor device | |
| JP3346284B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH06310666A (en) | Manufacture of cmos semiconductor device of dual gate structure | |
| JP2781989B2 (en) | Method for manufacturing semiconductor device | |
| JP2924016B2 (en) | Manufacturing method of MIS type semiconductor device | |
| JP2757491B2 (en) | Method for manufacturing semiconductor device | |
| JP5103695B2 (en) | Method for manufacturing field-effect semiconductor device | |
| JPH0212960A (en) | Manufacture of semiconductor device | |
| JP3384439B2 (en) | Method for manufacturing semiconductor device | |
| JP3108927B2 (en) | Method for manufacturing semiconductor device | |
| JP3311082B2 (en) | Method for manufacturing semiconductor device | |
| JP3426573B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |