JP3211325B2 - 電子部品の製造方法、及び装置、並びに実装方法。 - Google Patents

電子部品の製造方法、及び装置、並びに実装方法。

Info

Publication number
JP3211325B2
JP3211325B2 JP1862292A JP1862292A JP3211325B2 JP 3211325 B2 JP3211325 B2 JP 3211325B2 JP 1862292 A JP1862292 A JP 1862292A JP 1862292 A JP1862292 A JP 1862292A JP 3211325 B2 JP3211325 B2 JP 3211325B2
Authority
JP
Japan
Prior art keywords
solder
chip
bump
electronic component
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1862292A
Other languages
English (en)
Other versions
JPH05218046A (ja
Inventor
一博 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP1862292A priority Critical patent/JP3211325B2/ja
Publication of JPH05218046A publication Critical patent/JPH05218046A/ja
Application granted granted Critical
Publication of JP3211325B2 publication Critical patent/JP3211325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板上に実装し易いI
Cチップ等の電子部品,その製造方法,その実装方法お
よびその製造装置に関する。
【0002】
【従来の技術】近年、ICチップを基板上に実装する方
法として、基板上の電極にフェイスダウン実装するCO
B(CHIP ON BOARD)実装が注目を浴びて
いる。
【0003】従来のCOB実装技術としては、基板上の
電極にクリーム状の半田を印刷法により形成し、その印
刷された半田上にICチップをフェイスダウン実装する
ものであった。
【0004】以下図面を参照にしながら、上述した従来
のCOB実装技術の一例について説明する。図5,図6
はICチップの基板への実装方法を示すものである。図
5,図6において、1は基板、2は基板上の電極、3は
ICチップ、4はアルミニウム電極、5は金バンプ、1
6はクリーム半田、17はスキージ、18はスクリーン
マスクである。
【0005】以上のように構成された基板上への実装方
法について、以下その動作について説明する。
【0006】図5は基板上の電極2に半田を形成するた
めの方法を示す図である。基板上の電極2に対応した開
口部をもつスクリーンマスク18を基板1上に位置合わ
せ後重ね合わせ、クリーム半田16をスクリーンマスク
18上でのスキージ17を用いて移動させることにより
開口部にはクリーム半田16が残り、スクリーンマスク
18を取り外すことにより、基板上の電極2にクリーム
半田16が形成される。
【0007】
【課題を解決するための手段】上記目的を達成するため
に本発明は、ICチップと、そのICチップ上に形成さ
れたアルミニウム電極と、そのアルミニウム電極上に順
次積層された金バンプおよび半田バンプとを有する半田
バンプの形成方法として、酸素防止用ガスを供給しなが
ら、ワイヤーボンディング方式により半田を供給し、そ
の半田バンプに光照射して、昇温、溶融により接合強度
を図っている。
【0008】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の構成では、ICチップのアルミニウム電極の
間隔が狭くなると、スクリーンマスクの開口部の形成が
困難であると同時に、クリーム半田の微量印刷も困難で
あり、接合の歩留まりが低下する。
【0009】また半田の溶融後に電気的接合不良をやり
直す場合、やり直しの方法は半田を溶融しICチップを
取り外し新たなICチップを実装するが、基板の上に多
数の電子部品を半田付けしている場合、スクリーンマス
クを基板に重ね合わせることが不可能なため、印刷によ
る新たな半田の供給は不可能である。
【0010】本発明は以上の課題を解決するもので、電
極の間隔が狭くなっても半田の安定供給が可能であり、
実装のやり直しの場合でも基板上に半田を供給する必要
のない電子部品およびその製造方法を提供することを目
的としている。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明は、ICチップと、そのICチップ上に形成さ
れたアルミニウム電極と、そのアルミニウム電極上に順
次積層された金バンプおよび半田バンプとを有する構成
よりなる。またその半田バンプ形成方法は、酸化防止用
ガスを供給しながら、ワイヤーボンディング方式により
半田を供給し、その半田バンプに光照射して昇温,溶融
により接合強度を図っている。
【0012】
【作用】上記構成によりICチップ上の電極が狭い間隔
になっても安定した半田供給と半田バンプ形成が可能と
なり、ICチップ上に半田バンプを形成するために基板
上に半田の供給が不必要となり、印刷用のメタルマスク
を作成する必要がなく、また実装のやり直しの場合に半
田の基板上への再供給の必要性もなくなる。
【0013】
【実施例】以下、本発明の一実施例であるICチップ3
上への半田供給について図面を参照にしながら説明す
る。
【0014】図1は本発明の第1の実施例における、半
田を供給したICチップ3を基板1上に実装する工程を
表わす図である。図1において、6は半田バンプ、7は
フラックスである。
【0015】以上のように構成されたICチップ3上へ
の半田供給方法および実装方法について、図2より図4
を用いてその動作を説明する。
【0016】図2はICチップ3上への金バンプ5の形
成工程を表わし、8は吸着台、9はキャピラリー、10
は金ワイヤーである。図2の工程はICチップ3をワイ
ヤーボンディング装置の180℃に加熱された吸着台8
に真空テンションにより固定し、ICチップ3上のアル
ミニウム電極4上に一般のワイヤーボンディング装置を
用い、スタッドバンプボンディング方式によりキャピラ
リー9と金ワイヤー10により金の突起物を形成する。
その金の突起物を金バンプ5と呼ぶ。金バンプ5の高さ
ばらつきは20ミクロン程度あるために、高さを一定に
するために平らな金属を上面より押し当てて高さを揃え
るレベリング工程を行う。
【0017】図3は金バンプ5上への半田バンプ6の形
成工程を表わし、11は半田ワイヤー、12はガス供給
装置、13は光照射装置、14は半田ボールである。図
3の工程は図2と同じように180℃に加熱された吸着
台8に真空テンションにより固定し、ICチップ3上の
高さを揃えた金バンプ5上に一般のワイヤーボンディン
グ工法を用いキャピラリー9と半田ワイヤー11により
半田の突起物を形成する。その半田の突起物を半田バン
プ6と呼ぶ。金ワイヤー10を用いたワイヤーボンディ
ングと変更した点は、スパーク電圧を2100ボルトに
上げ、アルゴン90%+水素10%の半田酸化防止用ガ
スを供給しながら半田ボール14を形成した点である。
半田バンプ6の形成方法は半田ワイヤー11上にスパー
クにより形成した半田ボール14を金バンプ5上に押し
当て接合し、そのまま半田ボール14と半田ワイヤー1
1を引きちぎる工法で行う。
【0018】金バンプ5上の半田バンプ6の接合強度は
30グラム程度であるので、このままの状態では何かの
拍子に外れてしまう。また半田ボール14と半田ワイヤ
ー11の引きちぎられる点がばらつくために、半田バン
プの高さばらつきが40ミクロン程度存在する。このた
めに半田バンプ6の形成直後に半田を溶融する。
【0019】半田の溶融工程は図3に示すように、半田
バンプ6を金バンプ5上に接合し引きちぎった直後にア
ルゴン90%+水素10%の半田酸化防止用ガスを供給
しながら光照射装置13により赤外線を含む光を照射
し、半田を230℃に加熱し溶融する。半田の溶融によ
り金と錫の合金が形成され接合強度が増加し簡単に外れ
ることはない。
【0020】また半田バンプ6は溶融することにより引
きちぎった部分を吸収し半球の形状になる。半田バンプ
6の量は引きちぎった部分が半田ボール14に比べ非常
に小さいため、半田ボール14の量とほぼ等しい。また
半田ボール14の量はスパーク電圧に依存するため、今
回のようにスパーク電圧が一定であれば半田ボール14
の量も一定になり半田バンプ6の量も一定になる。この
ように半田バンプ6の量が一定のために溶融後の半球の
形状の場合は高さが等しくなる。実際の場合でもスパー
ク電圧2100ボルトで半田バンプ6の溶融後の高さば
らつきは3ミクロン程度であった。
【0021】上記のような図2,図3の工程を行いIC
チップ3上に半田を供給し実装可能な電子部品を製造す
る。
【0022】図4は半田バンプ6上にフラックス7を転
写する工程を表わす図であり、15は転写皿である。図
4の工程は、転写皿15上で、溶剤を含んだペースト状
のフラックス7を一定の厚さに引き伸ばし、ICチップ
3を図のようにフラックス7上に降下し、半田バンプ6
および金バンプ5をフラックス7の中に浸す。次にIC
チップ3を上昇させ、半田バンプ6を転写皿15上のフ
ラックス7より離す。この時に一部のフラックス7はI
Cチップ3上の半田バンプ6上に転写される。
【0023】図1はフラックス7を転写したICチップ
3を基板1に実装する工程を表わす図である。図1の工
程はフラックス7を転写した直後のICチップ3を基板
1上の基板上の電極2に位置合わせし実装する。この時
ICチップ3はフラックス7の粘度により保持される。
実装後は基板1を含め全体を230℃程度に加熱し、半
田バンプ6を溶融することにより基板上の電極2と合金
を形成し、基板上の電極2と金バンプ6とに電気的接合
を得ることができる。電気的接合終了後、信頼性の向上
のために応力緩和用樹脂および防水用封止樹脂を塗布お
よび硬化することにより、ICチップ3の基板1への実
装は全て終了する。
【0024】
【発明の効果】以上の説明より明らかなように本発明
は、金バンプに半田バンプを重ねた構成とワイヤーボン
ディング方式による半田供給を行う構成によるので、I
Cチップ上に狭い間隔で半田バンプが形成でき、基板上
に半田を供給する必要がなく、実装不良の場合でも半田
供給済みのICチップを交換するだけで再び実装が可能
である等、安定した実装ができる電子部品およびその製
造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例における電子部品とその電子
部品を実装する基板の断面図
【図2】図1の電子部品の製造工程である金バンプ形成
工程の断面図
【図3】図2の金バンプ形成工程後の半田バンプ形成工
程の断面図
【図4】図3の半田バンプ形成工程後のフラックス転写
工程の断面図
【図5】従来の電子部品を実装する基板上の電極に半田
を形成する方法を示す断面図
【図6】図5の基板上に従来の電子部品を実装する方法
を示す断面図
【符号の説明】
1 基板 2 基板上の電極 3 ICチップ 4 アルミニウム電極 5 金バンプ 6 半田バンプ 7 フラックス

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 加熱台上にICチップを吸着しそのIC
    チップの所定部に金バンプを形成する工程と、その金バ
    ンプの上に酸化防止用ガスを供給しながら半田を供給し
    半田バンプを形成する工程と、その半田バンプに前記酸
    化防止用ガスの供給を続けながら前記半田バンプに光照
    射を行い昇温溶融による接合強度増大を図る工程とを少
    なくとも有することを特徴とする電子部品の製造方法。
  2. 【請求項2】 加熱台上にICチップを吸着しそのIC
    チップの所定部に金バンプを形成する工程と、その金バ
    ンプの上に酸化防止用ガスを供給しながら半田を供給し
    半田バンプを形成する工程と、その半田バンプに前記酸
    化防止用ガスの供給を続けながら前記半田バンプに光照
    射を行い、昇温溶融による接合強度増大を図る工程と、
    前記半田バンプをフラックスの薄い膜上に浸し、前記半
    田バンプ表面にフラックスを転写する工程と、そのフラ
    ックスが転写された半田バンプを電極形成された基板上
    に接合する工程とを有することを特徴とする電子部品の
    実装方法。
  3. 【請求項3】 ICチップを吸着する吸着装置と、前記
    ICチップの所定部に酸化防止用ガスを供給するガス供
    給装置と、前記ICチップの所定部にワイヤーボンディ
    ング方式で半田を供給し半田バンプを形成する装置と、
    前記半田バンプに光照射して昇温,溶融により接合強度
    の増加を図るための光照射装置とを少なくとも有するこ
    とを特徴とする電子部品の製造装置。
JP1862292A 1992-02-04 1992-02-04 電子部品の製造方法、及び装置、並びに実装方法。 Expired - Fee Related JP3211325B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1862292A JP3211325B2 (ja) 1992-02-04 1992-02-04 電子部品の製造方法、及び装置、並びに実装方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1862292A JP3211325B2 (ja) 1992-02-04 1992-02-04 電子部品の製造方法、及び装置、並びに実装方法。

Publications (2)

Publication Number Publication Date
JPH05218046A JPH05218046A (ja) 1993-08-27
JP3211325B2 true JP3211325B2 (ja) 2001-09-25

Family

ID=11976727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1862292A Expired - Fee Related JP3211325B2 (ja) 1992-02-04 1992-02-04 電子部品の製造方法、及び装置、並びに実装方法。

Country Status (1)

Country Link
JP (1) JP3211325B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP3420917B2 (ja) 1997-09-08 2003-06-30 富士通株式会社 半導体装置
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法

Also Published As

Publication number Publication date
JPH05218046A (ja) 1993-08-27

Similar Documents

Publication Publication Date Title
US3672047A (en) Method for bonding a conductive wire to a metal electrode
JPH05283474A (ja) 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JP2008205321A (ja) 電子部品および電子装置の製造方法
JP2000349194A (ja) 半導体装置の製造方法および半導体装置
JP3211325B2 (ja) 電子部品の製造方法、及び装置、並びに実装方法。
JP2755696B2 (ja) 半導体装置及びその製造方法
JPH09246319A (ja) フリップチップ実装方法
JP2000031187A (ja) 半田接合方法および半田接合用の熱硬化性樹脂
JP3050172B2 (ja) フリップチップicの検査方法及び検査用基板
JP3350454B2 (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JP2000058597A (ja) 電子部品実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP3644189B2 (ja) バンプ構造及びその製造方法
JP3013682B2 (ja) 半田バンプならびにこれを用いた電子部品の接続構造および方法
JPH05166879A (ja) Ic実装方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JPH05136143A (ja) 半導体素子及びその製造方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JP3914332B2 (ja) 半導体装置の製造方法
JPH05218635A (ja) 液晶表示装置の回路基板形成方法とその回路基板
JPH0621147A (ja) 電子部品の実装方法
JPH05152303A (ja) 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JPH0529402A (ja) 電子部品のリード線接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees