JP3208711B2 - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JP3208711B2 JP3208711B2 JP19468091A JP19468091A JP3208711B2 JP 3208711 B2 JP3208711 B2 JP 3208711B2 JP 19468091 A JP19468091 A JP 19468091A JP 19468091 A JP19468091 A JP 19468091A JP 3208711 B2 JP3208711 B2 JP 3208711B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- signal
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006870 function Effects 0.000 claims abstract description 126
- 230000003044 adaptive effect Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 10
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 5
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 5
- 101150065817 ROM2 gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 2
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000008649 adaptation response Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Multimedia (AREA)
- Signal Processing (AREA)
- Engineering & Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Networks Using Active Elements (AREA)
- Feedback Control In General (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
- Transmitters (AREA)
- Complex Calculations (AREA)
- Processing Of Color Television Signals (AREA)
- Peptides Or Proteins (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Nitrogen Condensed Heterocyclic Rings (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Control Of El Displays (AREA)
- Dram (AREA)
- Electrotherapy Devices (AREA)
- Filters And Equalizers (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Studio Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は、所望の伝達関数を実現
するためにメモリ装置を使用する形式の伝達関数実行装
置に関する。このような装置の一例は複数の圧伸(圧縮
・伸長)関数でプログラムされたメモリを使用する適応
型の圧伸器であり、圧伸しようとする信号はアドレス符
号としてメモリ装置に供給される。
するためにメモリ装置を使用する形式の伝達関数実行装
置に関する。このような装置の一例は複数の圧伸(圧縮
・伸長)関数でプログラムされたメモリを使用する適応
型の圧伸器であり、圧伸しようとする信号はアドレス符
号としてメモリ装置に供給される。
【0002】
【発明の背景】ディジタル信号処理の技術分野では、メ
モリ装置を関数要素として使用することが知られてい
る。このメモリ装置は、それぞれのメモリ位置におい
て、所望の伝達関数により変換されたアドレス値に対応
する値でプログラムされている。例えば、ディジタル信
号を特定の値によりスケーリング化することが望ましい
ならば、各メモリ位置は、その特定のメモリ位置のアド
レスにスケーリング値を掛けた値でプログラムされる。
このシステムは、メモリ装置をいくつかの表に分割(各
表は異なるスケーリング係数が掛けられるアドレス値に
対応する)することにより適応型にされる。任意の所定
時間に利用される個々の表は、アドレス符号に制御ビッ
トを付加することによりアクセスされる。
モリ装置を関数要素として使用することが知られてい
る。このメモリ装置は、それぞれのメモリ位置におい
て、所望の伝達関数により変換されたアドレス値に対応
する値でプログラムされている。例えば、ディジタル信
号を特定の値によりスケーリング化することが望ましい
ならば、各メモリ位置は、その特定のメモリ位置のアド
レスにスケーリング値を掛けた値でプログラムされる。
このシステムは、メモリ装置をいくつかの表に分割(各
表は異なるスケーリング係数が掛けられるアドレス値に
対応する)することにより適応型にされる。任意の所定
時間に利用される個々の表は、アドレス符号に制御ビッ
トを付加することによりアクセスされる。
【0003】すべての伝達関数は、費用の点でメモリ要
素を使用して効果的に実現できるわけではない。逆に言
えば、プログラムされたメモリを使用してのみ実現でき
る伝達関数もいくつかある。この事は特に或る非線形関
数について言える。残念ながら、これらのメモリ装置は
望ましくないほど大きくなることがある。例えば、8ビ
ットのサンプルを処理する適応型システム、8ビットの
精度を有するメモリ、そして8ビットの適応型制御信号
を考えてみる。必要とされるメモリはそれぞれ8ビット
から成る28個のメモリ位置を有する28個の表を含ん
でいる。すなわち、メモリ容量は合計524,288ビ
ットである。この大きさのメモリはシステムに相当な費
用を課することになる。
素を使用して効果的に実現できるわけではない。逆に言
えば、プログラムされたメモリを使用してのみ実現でき
る伝達関数もいくつかある。この事は特に或る非線形関
数について言える。残念ながら、これらのメモリ装置は
望ましくないほど大きくなることがある。例えば、8ビ
ットのサンプルを処理する適応型システム、8ビットの
精度を有するメモリ、そして8ビットの適応型制御信号
を考えてみる。必要とされるメモリはそれぞれ8ビット
から成る28個のメモリ位置を有する28個の表を含ん
でいる。すなわち、メモリ容量は合計524,288ビ
ットである。この大きさのメモリはシステムに相当な費
用を課することになる。
【0004】本発明者は、適応型システムで実現される
或る伝達関数群について、必要とされるメモリを著しく
減らすことができることに気づいた。これはただ1つの
表現伝達関数に対応する値をメモリ内に貯えることによ
り達成される。次に、メモリに供給される信号を適正に
オフセットすることによりおよび/またはメモリにまた
はメモリから供給される値をスケーリング化することに
より、その伝達関数群のうちの他の伝達関数に対応する
応答が効果的に実現される。
或る伝達関数群について、必要とされるメモリを著しく
減らすことができることに気づいた。これはただ1つの
表現伝達関数に対応する値をメモリ内に貯えることによ
り達成される。次に、メモリに供給される信号を適正に
オフセットすることによりおよび/またはメモリにまた
はメモリから供給される値をスケーリング化することに
より、その伝達関数群のうちの他の伝達関数に対応する
応答が効果的に実現される。
【0005】
【発明の概要】本発明は、複数の伝達関数のうちの選択
された1つに従って信号を処理する適応型システムであ
る。メモリ装置は、一群の伝達関数を表わす1つの伝達
関数により変換されたアドレス値に対応する値を使い各
アドレス位置においてプログラムされる。
された1つに従って信号を処理する適応型システムであ
る。メモリ装置は、一群の伝達関数を表わす1つの伝達
関数により変換されたアドレス値に対応する値を使い各
アドレス位置においてプログラムされる。
【0006】信号は、信号オフセット回路および/また
は信号スケーリング回路を通して、メモリ装置のアドレ
ス入力ポートに供給され、変換された信号はメモリ装置
をアクセスする。制御信号に応答する手段は、適正なオ
フセット値をそれぞれの信号オフセット回路に供給しそ
して/またはスケーリング値をスケーリング回路に供給
し、供給された信号を一群の伝達関数の中の所望の1つ
により変換する。特許請求の範囲と実施例との対応関係
を実施例で使われている参照符号を用いて示すと次の通
りである。 ビデオ入力信号源(10)と、 入力端子と出
力端子を備え、前記入力端子に供給されるビデオ入力信
号を伝達関数で処理する、第1の回路手段(14)と、
制御値の源(22)と、 前記ビデオ入力信号源と前記第
1の回路手段の前記入力端子との間に結合される第2の
回路手段(12)であって、前記制御値を受け取るよう
に接続される制御入力端子を備え、前記制御値に応答し
て、前記第1の回路手段の前記入力端子に供給される前
記ビデオ入力信号をスケーリング関数とオフセット関数
のうちの少なくとも1つで処理する前記第2の回路手段
(12)と、から成り、 前記第1の回路手段(14)
は、単一のS字形状の伝達関数STFを貯えるメモリ手
段(ROM)を備え、前記メモリ手段の各アドレス位置
には、各アドレス値を入力値に対応させて前記伝達関数
STFにより与えられる出力値が格納されており、前記
第1の回路手段(14)の入力端子は前記メモリ手段の
アドレス入力端子に接続され、前記ビデオ入力信号の各
入力値は前記メモリ手段のアドレス値として前記第1の
回路手段に供給され、以て前記ビデオ入力信号は、前記
第2の回路手段の前記制御入力端子に供給される制御値
に依存して、前記伝達関数STFに基づいて形成される
一群の伝達関数のうちの1つの伝達関数TFで処理され
る、ビデオ信号処理装置。
は信号スケーリング回路を通して、メモリ装置のアドレ
ス入力ポートに供給され、変換された信号はメモリ装置
をアクセスする。制御信号に応答する手段は、適正なオ
フセット値をそれぞれの信号オフセット回路に供給しそ
して/またはスケーリング値をスケーリング回路に供給
し、供給された信号を一群の伝達関数の中の所望の1つ
により変換する。特許請求の範囲と実施例との対応関係
を実施例で使われている参照符号を用いて示すと次の通
りである。 ビデオ入力信号源(10)と、 入力端子と出
力端子を備え、前記入力端子に供給されるビデオ入力信
号を伝達関数で処理する、第1の回路手段(14)と、
制御値の源(22)と、 前記ビデオ入力信号源と前記第
1の回路手段の前記入力端子との間に結合される第2の
回路手段(12)であって、前記制御値を受け取るよう
に接続される制御入力端子を備え、前記制御値に応答し
て、前記第1の回路手段の前記入力端子に供給される前
記ビデオ入力信号をスケーリング関数とオフセット関数
のうちの少なくとも1つで処理する前記第2の回路手段
(12)と、から成り、 前記第1の回路手段(14)
は、単一のS字形状の伝達関数STFを貯えるメモリ手
段(ROM)を備え、前記メモリ手段の各アドレス位置
には、各アドレス値を入力値に対応させて前記伝達関数
STFにより与えられる出力値が格納されており、前記
第1の回路手段(14)の入力端子は前記メモリ手段の
アドレス入力端子に接続され、前記ビデオ入力信号の各
入力値は前記メモリ手段のアドレス値として前記第1の
回路手段に供給され、以て前記ビデオ入力信号は、前記
第2の回路手段の前記制御入力端子に供給される制御値
に依存して、前記伝達関数STFに基づいて形成される
一群の伝達関数のうちの1つの伝達関数TFで処理され
る、ビデオ信号処理装置。
【0007】
【実施例】本発明は圧伸システムの環境内で以下に説明
する。しかしながら、本発明の有効性はこれだけに限定
されない。本発明は、単一の表現伝達関数から実質的に
得られる一群の関数に従う、選択可能な伝達関数を必要
とする任意のシステムに利用できることが理解されるで
あろう。
する。しかしながら、本発明の有効性はこれだけに限定
されない。本発明は、単一の表現伝達関数から実質的に
得られる一群の関数に従う、選択可能な伝達関数を必要
とする任意のシステムに利用できることが理解されるで
あろう。
【0008】図1は複数の圧伸(圧縮伸長)伝達関数を
表わす一群の曲線をグラフで示す。各曲線は特定の信号
状態について使用される個別の入力と出力の関係を表わ
す。例えば、特定の期間に入力信号が50±Δ(Δは小
さな値)の値を持つ可能性が最も高いことが分っていれ
ば、曲線TF1が所望の入力と出力の関係を表わす。特
定の期間に入力信号が0+Δの値を持つことが予期され
るならば、曲線TF2が所望の入力と出力の関係を表わ
す。この図1より、これらの曲線は曲線TF1またはT
F1の一部分と大体同じ形状であることが分る。例え
ば、曲線TF3は曲線TF1と類似しているが、右方向
にそして上方に移動している。曲線TF4は曲線TF1
と類似しているが左方向と下方に移動している。更に注
目されるのは、曲線TF4が左方向と下方に100単位
だけ移動されると、曲線TF2とTF4の組合わせは曲
線TF1と大体同じ形状となることである。最後に、こ
こに示した曲線は所望の伝達関数群のわずかな部分だけ
を表わしており、実際には、曲線TF2とTF4の間に
は多数の曲線があるものとする。
表わす一群の曲線をグラフで示す。各曲線は特定の信号
状態について使用される個別の入力と出力の関係を表わ
す。例えば、特定の期間に入力信号が50±Δ(Δは小
さな値)の値を持つ可能性が最も高いことが分っていれ
ば、曲線TF1が所望の入力と出力の関係を表わす。特
定の期間に入力信号が0+Δの値を持つことが予期され
るならば、曲線TF2が所望の入力と出力の関係を表わ
す。この図1より、これらの曲線は曲線TF1またはT
F1の一部分と大体同じ形状であることが分る。例え
ば、曲線TF3は曲線TF1と類似しているが、右方向
にそして上方に移動している。曲線TF4は曲線TF1
と類似しているが左方向と下方に移動している。更に注
目されるのは、曲線TF4が左方向と下方に100単位
だけ移動されると、曲線TF2とTF4の組合わせは曲
線TF1と大体同じ形状となることである。最後に、こ
こに示した曲線は所望の伝達関数群のわずかな部分だけ
を表わしており、実際には、曲線TF2とTF4の間に
は多数の曲線があるものとする。
【0009】伝達関数群に対する出力値のダイナミック
レンジは、取り得る入力値のダイナミックレンジに等し
い。これは、以下に説明する例示的圧伸システムの特徴
であるが、本発明の必要条件ではない。
レンジは、取り得る入力値のダイナミックレンジに等し
い。これは、以下に説明する例示的圧伸システムの特徴
であるが、本発明の必要条件ではない。
【0010】図2は図1に示す伝達関数群を表わす伝達
関数STFを示す。この例では、標準化された伝達関数
STFは、伝達関数TF2とTF4を端から端まで接続
して合成したものから得られる。図2における入力と出
力のダイナミックレンジは図1の伝達関数の入力と出力
のダイナミックレンジの2倍であることに注目すべきで
ある。
関数STFを示す。この例では、標準化された伝達関数
STFは、伝達関数TF2とTF4を端から端まで接続
して合成したものから得られる。図2における入力と出
力のダイナミックレンジは図1の伝達関数の入力と出力
のダイナミックレンジの2倍であることに注目すべきで
ある。
【0011】メモリ装置は、そのアドレス入力ポートに
アドレス符号として供給される、対応する入力レベルに
ついて伝達関数STFで示される出力値にプログラムさ
れるものとする。更に、入力信号は0〜100のダイナ
ミックレンジを有し、且つ伝達関数TF1を実現するこ
とが望ましいものとする。
アドレス符号として供給される、対応する入力レベルに
ついて伝達関数STFで示される出力値にプログラムさ
れるものとする。更に、入力信号は0〜100のダイナ
ミックレンジを有し、且つ伝達関数TF1を実現するこ
とが望ましいものとする。
【0012】曲線TF1の変曲点は入力レベルが50の
ところである。曲線STFの変曲点は入力レベルが0の
ところである。曲線STFの変曲点における伝達関数を
入力信号レベル50に適用すると、入力信号は負の50
単位だけオフセットされる。メモリ装置に供給される入
力信号を50単位だけオフセットすることにより、メモ
リに供給される入力レベルのダイナミックレンジは−5
0単位から+50単位の範囲に設定される。この100
単位のダイナミックレンジは点線のAA間に入る。図1
に示す伝達関数に対し所望の出力ダイナミックレンジは
100単位である。しかしながら、図2より、AA間の
入力範囲に対し伝達関数STFにより生じる出力ダイナ
ミックレンジは約150単位であることが分る。出力信
号のダイナミックレンジは、メモリから供給される出力
値を100/150すなわち2/3だけスケーリング化
することにより100単位に抑えられる。出力値をスケ
ーリング化するとダイナミックレンジが抑えられて、図
2の点線BB間に入り、伝達関数TF1′を生じる。伝
達関数群が1つの曲線に一致することに関して、曲線S
TFを発生する方法に依り、伝達関数TF1′は関数T
F1に正確に一致するかまたは関数TF1に非常に近似
する。
ところである。曲線STFの変曲点は入力レベルが0の
ところである。曲線STFの変曲点における伝達関数を
入力信号レベル50に適用すると、入力信号は負の50
単位だけオフセットされる。メモリ装置に供給される入
力信号を50単位だけオフセットすることにより、メモ
リに供給される入力レベルのダイナミックレンジは−5
0単位から+50単位の範囲に設定される。この100
単位のダイナミックレンジは点線のAA間に入る。図1
に示す伝達関数に対し所望の出力ダイナミックレンジは
100単位である。しかしながら、図2より、AA間の
入力範囲に対し伝達関数STFにより生じる出力ダイナ
ミックレンジは約150単位であることが分る。出力信
号のダイナミックレンジは、メモリから供給される出力
値を100/150すなわち2/3だけスケーリング化
することにより100単位に抑えられる。出力値をスケ
ーリング化するとダイナミックレンジが抑えられて、図
2の点線BB間に入り、伝達関数TF1′を生じる。伝
達関数群が1つの曲線に一致することに関して、曲線S
TFを発生する方法に依り、伝達関数TF1′は関数T
F1に正確に一致するかまたは関数TF1に非常に近似
する。
【0013】スケーリング化された出力値(TF1′)
を伝達関数TF1に一致させるためにもう1つの要件が
ある。スケーリング化された値の出力ダイナミックレン
ジは0〜100単位である。従って、スケーリング化さ
れた出力値は正の50単位だけオフセットしなければな
らない。
を伝達関数TF1に一致させるためにもう1つの要件が
ある。スケーリング化された値の出力ダイナミックレン
ジは0〜100単位である。従って、スケーリング化さ
れた出力値は正の50単位だけオフセットしなければな
らない。
【0014】図3に関して、所望の伝達関数はTF2と
する。曲線TF2の変曲点は0単位のところであり、曲
線STFの変曲点は0単位のところであるとすると、メ
モリに供給される入力レベルの範囲は点線CC間の範囲
である。図1と図2の場合この範囲は0〜100単位で
あるので、メモリに供給される入力信号にオフセットを
加える必要はない。点線CC間で、曲線STFで限定さ
れる出力ダイナミックレンジは100単位であるので、
出力値のスケーリングは必要ではない。また、出力値に
オフセットを加える必要はない。
する。曲線TF2の変曲点は0単位のところであり、曲
線STFの変曲点は0単位のところであるとすると、メ
モリに供給される入力レベルの範囲は点線CC間の範囲
である。図1と図2の場合この範囲は0〜100単位で
あるので、メモリに供給される入力信号にオフセットを
加える必要はない。点線CC間で、曲線STFで限定さ
れる出力ダイナミックレンジは100単位であるので、
出力値のスケーリングは必要ではない。また、出力値に
オフセットを加える必要はない。
【0015】伝達関数TF4は中心が0にある点線Cの
左側の曲線STFの部分を用いることにより実現され
る。この場合信号入力値を負の100単位だけオフセッ
トし、信号出力値を正の100単位だけオフセットしな
ければならない。しかし、出力値のスケーリングは必要
でない。
左側の曲線STFの部分を用いることにより実現され
る。この場合信号入力値を負の100単位だけオフセッ
トし、信号出力値を正の100単位だけオフセットしな
ければならない。しかし、出力値のスケーリングは必要
でない。
【0016】所望の伝達関数群の伝達関数のすべておよ
び表現関数が単調関数であるものとする。入力オフセッ
ト値IOiは、所望の関数を表現関数と比較することに
より決定される。これは、関数の形状や対称性に依り、
図式的にあるいは数値的に行われる。入力値Xに対し標
準関数STFにより与えられる出力値をF(x)とす
る。更に、入力信号の範囲は最小値Xnから最大値Xx
に及びそして関数群のそれぞれの関数に対する所望の出
力ダイナミックレンジはORiとする。選択された個別
の関数に対するスケーリング係数Giは関数式(1)に
より決定される。 Gi=ORi/(F(Xx−IOi)−F(Xn−IOi))(1) ここで (F(Xx−IOi)とF(Xn−IOi)
は、オフセットされた入力範囲に対し関数STFに従っ
て与えられる最大値と最小値に対応する。商は、メモリ
のアドレス入力に供給される入力範囲の値について、関
数STFの出力ダイナミックレンジに対する所望の出力
ダイナミックレンジの比率を表わす。
び表現関数が単調関数であるものとする。入力オフセッ
ト値IOiは、所望の関数を表現関数と比較することに
より決定される。これは、関数の形状や対称性に依り、
図式的にあるいは数値的に行われる。入力値Xに対し標
準関数STFにより与えられる出力値をF(x)とす
る。更に、入力信号の範囲は最小値Xnから最大値Xx
に及びそして関数群のそれぞれの関数に対する所望の出
力ダイナミックレンジはORiとする。選択された個別
の関数に対するスケーリング係数Giは関数式(1)に
より決定される。 Gi=ORi/(F(Xx−IOi)−F(Xn−IOi))(1) ここで (F(Xx−IOi)とF(Xn−IOi)
は、オフセットされた入力範囲に対し関数STFに従っ
て与えられる最大値と最小値に対応する。商は、メモリ
のアドレス入力に供給される入力範囲の値について、関
数STFの出力ダイナミックレンジに対する所望の出力
ダイナミックレンジの比率を表わす。
【0017】スケーリングが出力オフセット値の使用に
先立つシステムの場合、出力オフセット値OO i は以下
のようにして決定される。それぞれの所望の伝達関数に
対してFi ′(Xn)が最大出力レベルに等しいものとす
る。オフセット値OO i は、次の関係式で決まる。 Fi′(Xn)=Gi×F(Xn−IOi)+OOi (2)または OOi=Fi′(Xn)−Gi×F(Xn−IOi) (3)
先立つシステムの場合、出力オフセット値OO i は以下
のようにして決定される。それぞれの所望の伝達関数に
対してFi ′(Xn)が最大出力レベルに等しいものとす
る。オフセット値OO i は、次の関係式で決まる。 Fi′(Xn)=Gi×F(Xn−IOi)+OOi (2)または OOi=Fi′(Xn)−Gi×F(Xn−IOi) (3)
【0018】出力のオフセッティングはスケーリングよ
り前に行われることがある。この場合、スケーリング係
数Giは変化しないが、オフセット値OOi′は式(3)
のオフセット値とは異なる。OOi′の値は次の関係式
で決まる。 Fi′(Xn)=Gi×(F(Xn−IOi)+OOi) (4) または OOi′=Fi′(Xn)/Gi−F(Xn−IOi) (5)
り前に行われることがある。この場合、スケーリング係
数Giは変化しないが、オフセット値OOi′は式(3)
のオフセット値とは異なる。OOi′の値は次の関係式
で決まる。 Fi′(Xn)=Gi×(F(Xn−IOi)+OOi) (4) または OOi′=Fi′(Xn)/Gi−F(Xn−IOi) (5)
【0019】Gi、OOiIOiの値は、適当な時間間隔
を置いて制御信号Ciによりアドレスされる第2のメモ
リ内で予めプログラムされる。制御信号Ciに応答し
て、Gi、OOiおよびIOiの値は、信号路で伝達関数
メモリと結合される回路に供給され、所望のオフセット
関数およびスケーリング関数を実行する。
を置いて制御信号Ciによりアドレスされる第2のメモ
リ内で予めプログラムされる。制御信号Ciに応答し
て、Gi、OOiおよびIOiの値は、信号路で伝達関数
メモリと結合される回路に供給され、所望のオフセット
関数およびスケーリング関数を実行する。
【0020】8ビットの入力サンプル、8ビットの出力
サンプルおよび28個の異なる伝達関数を考えると、本
システムに必要とされるメモリは次のように計算され
る。標準関数を貯えるメモリは29×8=4096ビッ
トを有する(注:STFメモリは入力ダイナミックレン
ジの2倍を有する)。28個の伝達関数はおのおの3個
の値(Gi、OOiおよびIOi)を必要とし、これら
の値は8ビットであるとすると合計8×3×28=61
44ビットとなる。システム全体のビット計数値は1
0,240ビットであり、すなわち514,048ビッ
トの節約となる。
サンプルおよび28個の異なる伝達関数を考えると、本
システムに必要とされるメモリは次のように計算され
る。標準関数を貯えるメモリは29×8=4096ビッ
トを有する(注:STFメモリは入力ダイナミックレン
ジの2倍を有する)。28個の伝達関数はおのおの3個
の値(Gi、OOiおよびIOi)を必要とし、これら
の値は8ビットであるとすると合計8×3×28=61
44ビットとなる。システム全体のビット計数値は1
0,240ビットであり、すなわち514,048ビッ
トの節約となる。
【0021】図4は本発明を実現する装置の1つの実施
例を示す。図4において、信号は並列ビットパルス符号
変調された(例えば、PCM2進)信号であり、結線は
並列導体母線である。処理しようとする信号は入力端子
10に供給され、制御値Ciは制御端子20に供給され
る。制御値C i は、達成しようとする関数に依り、種々
の源から得られる。例えば、処理関数が信号の圧伸であ
るならば、制御値は入力信号の信号対雑音比を表わし、
信号/雑音装置(図示せず)から得られる。あるいは、
制御値Ciは入力信号レベルの予測値を表わし、最大尤
度技術、平均2乗誤差あるいは線形予測法などにより得
られる。入力信号は、減算器として図示される信号オフ
セット回路12に結合される。入力オフセット回路12
からの出力値は、一群の伝達関数を表わす伝達関数で予
めプログラムされる読み出し専用メモリ(ROM)14
のアドレス入力ポートに供給される。ROM14は出力
のサンプル値をスケーリング回路に供給する。スケーリ
ング回路16から発生される、スケーリング化されたサ
ンプルは、加算器として図示される出力オフセット回路
18に結合される。出力オフセット回路18からの出力
信号は、所望の伝達関数により変換された入力信号に相
当する。
例を示す。図4において、信号は並列ビットパルス符号
変調された(例えば、PCM2進)信号であり、結線は
並列導体母線である。処理しようとする信号は入力端子
10に供給され、制御値Ciは制御端子20に供給され
る。制御値C i は、達成しようとする関数に依り、種々
の源から得られる。例えば、処理関数が信号の圧伸であ
るならば、制御値は入力信号の信号対雑音比を表わし、
信号/雑音装置(図示せず)から得られる。あるいは、
制御値Ciは入力信号レベルの予測値を表わし、最大尤
度技術、平均2乗誤差あるいは線形予測法などにより得
られる。入力信号は、減算器として図示される信号オフ
セット回路12に結合される。入力オフセット回路12
からの出力値は、一群の伝達関数を表わす伝達関数で予
めプログラムされる読み出し専用メモリ(ROM)14
のアドレス入力ポートに供給される。ROM14は出力
のサンプル値をスケーリング回路に供給する。スケーリ
ング回路16から発生される、スケーリング化されたサ
ンプルは、加算器として図示される出力オフセット回路
18に結合される。出力オフセット回路18からの出力
信号は、所望の伝達関数により変換された入力信号に相
当する。
【0022】制御信号Ciは、それぞれの制御信号Ciに
対応する、それぞれのオフセット値IO i 、OO i および
スケーリング係数値Giで予めプログラムされる制御用
ROM22に結合される。ROM22は、入力オフセッ
ト値IOiを入力オフセット回路12に供給し、出力オ
フセット値OOiを出力オフセット回路18に供給し、
スケーリング係数Giをスケーリング回路16に供給す
る。オフセット回路12と18は、制御用ROM22内
でプログラムされるオフセット値の極性により選択され
る信号加算回路または減算回路で実現される。
対応する、それぞれのオフセット値IO i 、OO i および
スケーリング係数値Giで予めプログラムされる制御用
ROM22に結合される。ROM22は、入力オフセッ
ト値IOiを入力オフセット回路12に供給し、出力オ
フセット値OOiを出力オフセット回路18に供給し、
スケーリング係数Giをスケーリング回路16に供給す
る。オフセット回路12と18は、制御用ROM22内
でプログラムされるオフセット値の極性により選択され
る信号加算回路または減算回路で実現される。
【0023】図5は第2番目の実施例を示す。スケーリ
ング回路32と出力オフセット回路30は、図4のスケ
ーリング回路とオフセット回路16と18に対し逆の順
序で結合されている。更に制御用ROMは2個のROM
回路、制御用ROM1と制御用ROM2に分けられてい
る。更にもう1つの相違は、余分のアドレスビットとし
て入力オフセット回路12により制御用ROM2に供給
されるサンプルの符号ビットすなわち極性ビットの使用
である。
ング回路32と出力オフセット回路30は、図4のスケ
ーリング回路とオフセット回路16と18に対し逆の順
序で結合されている。更に制御用ROMは2個のROM
回路、制御用ROM1と制御用ROM2に分けられてい
る。更にもう1つの相違は、余分のアドレスビットとし
て入力オフセット回路12により制御用ROM2に供給
されるサンプルの符号ビットすなわち極性ビットの使用
である。
【0024】最初に、符号ビットは制御用ROM2に接
続されていないものとする。制御用ROM1はオフセッ
ト値IOiでプログラムされ、制御信号Ciに応答す
る。制御用ROM2はオフセット値OOiとスケーリン
グ係数Giでプログラムされ、このシステムは図4の回
路と同じ入力−出力信号の対応関係を与える。
続されていないものとする。制御用ROM1はオフセッ
ト値IOiでプログラムされ、制御信号Ciに応答す
る。制御用ROM2はオフセット値OOiとスケーリン
グ係数Giでプログラムされ、このシステムは図4の回
路と同じ入力−出力信号の対応関係を与える。
【0025】次の実施例は、入力信号の瞬時値を予測す
ることが可能であり、そして各入力信号値について異な
る伝達関数がある場合のものである。この場合、制御用
ROM1は省略できる。予測された信号は制御信号Ci
に対応し、減算器12と制御用ROM2のアドレス入力
に直接供給される。この形式のシステムの例を図6に示
す。
ることが可能であり、そして各入力信号値について異な
る伝達関数がある場合のものである。この場合、制御用
ROM1は省略できる。予測された信号は制御信号Ci
に対応し、減算器12と制御用ROM2のアドレス入力
に直接供給される。この形式のシステムの例を図6に示
す。
【0026】図6は、差分パルス符号変調(DPCM)
を示し、適応型圧伸回路がDPCMループの中に含まれ
ている。入力信号は減算器605の第1の入力端子に供
給される。予測されたビデオ信号は減算器605の第2
の入力端子に結合され、減算器605の出力は適応型圧
伸器612に結合される。予測されたビデオ信号は、前
の画像フレーム内の同じピクセル点における信号と実質
的に等しい。従って減算器605からの出力信号は、連
続するフレーム内の対応するピクセルの差に等しく、通
常、小さな値である。圧伸器612からの出力信号は逆
圧伸器620に結合される。逆圧伸器620からの出力
信号は、加算器640、スケーリング回路630および
遅延要素650と662を含む積分回路に結合される。
要素630、650および662の組合わせにより与え
られる遅延は丁度1フレームの期間である。積分回路は
減算器605から供給される信号の差を積分し、ビデオ
信号を既知の方法で再構成する。遅延要素650からの
積分された信号は予測されたビデオ信号として減算器6
05に結合される。減算器605の出力端子と第2の入
力端子の間で直列に結合される要素により与えられる処
理上の全遅延は実質的に1フレーム期間である。遅延要
素610、614および616はシステム内に含まれ
て、適応型圧伸器612と逆圧伸器620のための制御
信号を発生する際の遅延を補償する。
を示し、適応型圧伸回路がDPCMループの中に含まれ
ている。入力信号は減算器605の第1の入力端子に供
給される。予測されたビデオ信号は減算器605の第2
の入力端子に結合され、減算器605の出力は適応型圧
伸器612に結合される。予測されたビデオ信号は、前
の画像フレーム内の同じピクセル点における信号と実質
的に等しい。従って減算器605からの出力信号は、連
続するフレーム内の対応するピクセルの差に等しく、通
常、小さな値である。圧伸器612からの出力信号は逆
圧伸器620に結合される。逆圧伸器620からの出力
信号は、加算器640、スケーリング回路630および
遅延要素650と662を含む積分回路に結合される。
要素630、650および662の組合わせにより与え
られる遅延は丁度1フレームの期間である。積分回路は
減算器605から供給される信号の差を積分し、ビデオ
信号を既知の方法で再構成する。遅延要素650からの
積分された信号は予測されたビデオ信号として減算器6
05に結合される。減算器605の出力端子と第2の入
力端子の間で直列に結合される要素により与えられる処
理上の全遅延は実質的に1フレーム期間である。遅延要
素610、614および616はシステム内に含まれ
て、適応型圧伸器612と逆圧伸器620のための制御
信号を発生する際の遅延を補償する。
【0027】入力ビデオ信号と予測されたビデオ信号は
第2の減算器655に結合され、減算器655は減算器
605により発生される差に等しい出力差を発生する。
従って減算器655からの出力信号は、直接圧伸器61
2に供給される入力信号の正確な予測である。従って、
直接圧伸器612は図5の回路で実現され、制御用RO
M1は除去され、減算器655の出力は減算器12(図
4)に直接供給されると共に制御信号として制御用RO
M2のアドレス入力ポートにも供給される。図6に示す
ように、この回路は送信あるいは更に処理するために、
出力にDPCM信号を発生する。
第2の減算器655に結合され、減算器655は減算器
605により発生される差に等しい出力差を発生する。
従って減算器655からの出力信号は、直接圧伸器61
2に供給される入力信号の正確な予測である。従って、
直接圧伸器612は図5の回路で実現され、制御用RO
M1は除去され、減算器655の出力は減算器12(図
4)に直接供給されると共に制御信号として制御用RO
M2のアドレス入力ポートにも供給される。図6に示す
ように、この回路は送信あるいは更に処理するために、
出力にDPCM信号を発生する。
【0028】要素612により実現される伝達関数に依
り、例えばシステムが不安定になり限界サイクルを示す
のを防ぐために、要素612に供給される制御信号を濾
波することが必要な場合がある。この追加の濾波器は要
素615として点線で示してある。
り、例えばシステムが不安定になり限界サイクルを示す
のを防ぐために、要素612に供給される制御信号を濾
波することが必要な場合がある。この追加の濾波器は要
素615として点線で示してある。
【0029】あるいは、圧伸されたDPCM信号よりも
むしろ出力信号として圧伸されたビデオ信号を供給する
ことが望ましければ、図6のシステムを図7のように変
更することもできる。制御用ROM1の無い図5の圧伸
器は直接圧伸器として用いられる。スケーリング回路3
2からの圧伸されたビデオ信号は出力信号OUTPUT
として用いられ、逆圧伸器70に結合され、逆圧伸器7
0は圧伸されたビデオ信号を元の形に再生する。逆圧伸
器70からのビデオ信号は遅延回路72に結合され、遅
延されたビデオ信号は例えば空間フイルタ74に供給さ
れる。空間フイルタ74は遅延要素72と協同して、入
力信号の推定値を供給する。この推定値は、1フィール
ドまたは1フレーム前に生じるいくつかのピクセルの平
均値として形成され、この平均値は現在の入力信号サン
プルが表わすピクセル位置に対応する。
むしろ出力信号として圧伸されたビデオ信号を供給する
ことが望ましければ、図6のシステムを図7のように変
更することもできる。制御用ROM1の無い図5の圧伸
器は直接圧伸器として用いられる。スケーリング回路3
2からの圧伸されたビデオ信号は出力信号OUTPUT
として用いられ、逆圧伸器70に結合され、逆圧伸器7
0は圧伸されたビデオ信号を元の形に再生する。逆圧伸
器70からのビデオ信号は遅延回路72に結合され、遅
延されたビデオ信号は例えば空間フイルタ74に供給さ
れる。空間フイルタ74は遅延要素72と協同して、入
力信号の推定値を供給する。この推定値は、1フィール
ドまたは1フレーム前に生じるいくつかのピクセルの平
均値として形成され、この平均値は現在の入力信号サン
プルが表わすピクセル位置に対応する。
【0030】推定された信号は、入力オフセット値IO
iとしてオフセット回路に供給されると共に、制御値C
iとして制御用ROM2のアドレス入力ポートにも供給
される。
iとしてオフセット回路に供給されると共に、制御値C
iとして制御用ROM2のアドレス入力ポートにも供給
される。
【0031】図5に戻り、減算器12からの符号ビット
を含めてシステムを説明する。この場合、制御用ROM
2は2個の表を含み、各表は値OOiとGiを含んでい
る。符号ビットを使用するのは、入力信号が値IOiに
等しいとき出力信号がIOiに等しくなるように伝達関
数を変更するためである。事実、入力信号がIOiに等
しいとき、入力信号は変更されずにシステムを通過す
る。制御用ROM2は、制御信号Ciと負の極性を表わ
す符号ビット信号に応答するスケーリング係数値G1i
と出力オフセット値OO1iの第1の表を含んでいる。
G1iとOO1iの値は式(6)と式(7)により与え
られる。 G1i=−IOi/F(IOi) (6) OO1i=−IOi/G1i (7) 更に制御用ROM2は、制御値Ciと正の値を表わす符
号ビット信号に応答するスケーリング係数値G2iと出
力オフセット値OO2iから成る第2の表を含んでい
る。G2iとOO2iの値は式(8)と式(9)により
与えられる。 G2i=(Xx−IOi)/F(Xx−IOi) (8) OO2i=−IOi/G2i (9) ここでXxは入力信号のダイナミックレンジの上限であ
る。
を含めてシステムを説明する。この場合、制御用ROM
2は2個の表を含み、各表は値OOiとGiを含んでい
る。符号ビットを使用するのは、入力信号が値IOiに
等しいとき出力信号がIOiに等しくなるように伝達関
数を変更するためである。事実、入力信号がIOiに等
しいとき、入力信号は変更されずにシステムを通過す
る。制御用ROM2は、制御信号Ciと負の極性を表わ
す符号ビット信号に応答するスケーリング係数値G1i
と出力オフセット値OO1iの第1の表を含んでいる。
G1iとOO1iの値は式(6)と式(7)により与え
られる。 G1i=−IOi/F(IOi) (6) OO1i=−IOi/G1i (7) 更に制御用ROM2は、制御値Ciと正の値を表わす符
号ビット信号に応答するスケーリング係数値G2iと出
力オフセット値OO2iから成る第2の表を含んでい
る。G2iとOO2iの値は式(8)と式(9)により
与えられる。 G2i=(Xx−IOi)/F(Xx−IOi) (8) OO2i=−IOi/G2i (9) ここでXxは入力信号のダイナミックレンジの上限であ
る。
【0032】図8は図5のシステムの逆関数を実行する
システムを示す。逆関数は、それぞれのメモリ要素を適
正にプログラムすることにより、図5と同様のシステム
で実現できる。しかしながら、図6に示すように1つの
回路内で直接関数と逆関数の両方が望ましいならば、ハ
ードウェアを最小限度にすることが望ましい。直接関数
と逆関数とが共通の制御用ROMを使用すれば、ハード
ウェアの量を最小限度にすることができる。逆関数回路
を図8に示すように構成することにより、直接関数回路
と逆関数回路の両方に対し、少なくとも共通の出力オフ
セット値OOiと共通の入力オフセット値IOiを使用
することができる。
システムを示す。逆関数は、それぞれのメモリ要素を適
正にプログラムすることにより、図5と同様のシステム
で実現できる。しかしながら、図6に示すように1つの
回路内で直接関数と逆関数の両方が望ましいならば、ハ
ードウェアを最小限度にすることが望ましい。直接関数
と逆関数とが共通の制御用ROMを使用すれば、ハード
ウェアの量を最小限度にすることができる。逆関数回路
を図8に示すように構成することにより、直接関数回路
と逆関数回路の両方に対し、少なくとも共通の出力オフ
セット値OOiと共通の入力オフセット値IOiを使用
することができる。
【0033】図8で入力信号はスケーリング回路52に
供給され、ここで制御用ROM1(図5)に貯えられた
値Giの逆数値である1/Giによりスケーリング化さ
れる。スケーリング化された入力信号の値はオフセット
回路54に供給され、ここで値OOiによりオフセット
される。値OOiは、制御用ROM2(図5)に貯えら
れた出力オフセット値に等しい。値1/GiとOOiは
制御信号Ciに応答して制御用ROM60から供給され
る。制御信号Ciは、制御用ROM1と制御用ROM2
(図5)に供給される制御値Ciと等価である。
供給され、ここで制御用ROM1(図5)に貯えられた
値Giの逆数値である1/Giによりスケーリング化さ
れる。スケーリング化された入力信号の値はオフセット
回路54に供給され、ここで値OOiによりオフセット
される。値OOiは、制御用ROM2(図5)に貯えら
れた出力オフセット値に等しい。値1/GiとOOiは
制御信号Ciに応答して制御用ROM60から供給され
る。制御信号Ciは、制御用ROM1と制御用ROM2
(図5)に供給される制御値Ciと等価である。
【0034】スケーリング化されオフセットされた入力
信号はアドレス符号として伝達関数ROM56に供給さ
れる。ROM56は、回転され即ち入力と出力を入れ替
えただけで、図5のROM14と同じ関数STFでプロ
グラムされる。すなわち、図2を考えると、入力レベル
に対応する値はそれぞれの出力レベルに対応するアドレ
ス位置でプログラムされる。
信号はアドレス符号として伝達関数ROM56に供給さ
れる。ROM56は、回転され即ち入力と出力を入れ替
えただけで、図5のROM14と同じ関数STFでプロ
グラムされる。すなわち、図2を考えると、入力レベル
に対応する値はそれぞれの出力レベルに対応するアドレ
ス位置でプログラムされる。
【0035】伝達関数ROM56から供給される出力信
号サンプルはオフセット回路58に結合され、ここで出
力サンプルは、制御用ROM1(図5)内に貯えられた
入力オフセット値IOiと等価な値IOiによりオフセ
ットされる。また値IOiは制御用ROM60からも供
給される。
号サンプルはオフセット回路58に結合され、ここで出
力サンプルは、制御用ROM1(図5)内に貯えられた
入力オフセット値IOiと等価な値IOiによりオフセ
ットされる。また値IOiは制御用ROM60からも供
給される。
【0036】逆関数システムは、極性制御信号に応答す
るよう変更されることもある。これは点線で描いた減算
器61を含む補助回路で示される。
るよう変更されることもある。これは点線で描いた減算
器61を含む補助回路で示される。
【0037】図9は、単一の伝達関数から一群の伝達関
数を発生する、本発明のもう1つの実施例を示す。例え
ば、式(10)で表わされる関数Y(x)を考える。 Y(x)=x/(1+x2N) (10) ここでXは入力信号に相当し、Nは整数である。Y
(x)はゼロに関して歪対称であり、X=0においてゼ
ロの値をとり、Xmaxよりも大きくXminよりも小
さいXの値に対してゼロの方に向かう。ここでXmax
とXminはそれぞれ1/(2N−1)の±2N乗根で
ある。また、XmaxとXminを限定するXの値を適
応制御することが望ましいものとする。これは、関数Y
(x)を実行する回路に供給されるXの値をスケーリン
グ化することにより実行される。例えば入力値Xが係数
1/α(αは正の値)でスケーリング化され、関数Y
(x)を実行する回路がx/αの値で動作するようにな
るならば、XmaxとXminを限定するXの値は、
(1/2N−1)の2N乗根のα倍である。従ってX
maxとXminの発生点はαの値を変えることにより
制御される。式(10)の関数に対する信号Y(x)の
出力ダイナミックレンジを維持するために、関数回路か
ら供給される値は入力スケーリング係数の逆数によりス
ケーリング化される。図9は、この形式の適応型関数発
生回路である。
数を発生する、本発明のもう1つの実施例を示す。例え
ば、式(10)で表わされる関数Y(x)を考える。 Y(x)=x/(1+x2N) (10) ここでXは入力信号に相当し、Nは整数である。Y
(x)はゼロに関して歪対称であり、X=0においてゼ
ロの値をとり、Xmaxよりも大きくXminよりも小
さいXの値に対してゼロの方に向かう。ここでXmax
とXminはそれぞれ1/(2N−1)の±2N乗根で
ある。また、XmaxとXminを限定するXの値を適
応制御することが望ましいものとする。これは、関数Y
(x)を実行する回路に供給されるXの値をスケーリン
グ化することにより実行される。例えば入力値Xが係数
1/α(αは正の値)でスケーリング化され、関数Y
(x)を実行する回路がx/αの値で動作するようにな
るならば、XmaxとXminを限定するXの値は、
(1/2N−1)の2N乗根のα倍である。従ってX
maxとXminの発生点はαの値を変えることにより
制御される。式(10)の関数に対する信号Y(x)の
出力ダイナミックレンジを維持するために、関数回路か
ら供給される値は入力スケーリング係数の逆数によりス
ケーリング化される。図9は、この形式の適応型関数発
生回路である。
【0038】図9で入力サンプルはスケーリング回路9
0に供給され、ここでサンプルはスケーリング係数1/
αでスケーリング化される。スケーリング化されたサン
プル(x/α)は関数回路91に供給され、この回路9
1は所望の伝達関数でROMプログラムされる。変換さ
れたサンプルは、更に別のスケーリング回路92に結合
され、ここで変換されたサンプルはスケーリング係数α
でスケーリング化される。スケーリング回路は所望の出
力値を供給する。回路91により実行される伝達関数は
式(10)により定義される関数に対応するものとする
と、スケーリング回路は式(11)により表わされる形
式の出力サンプルを供給する。 OUTPUT=x/(1+(x/α)2N) (11) あるいはもっと一般的に OUTPUT=αY(x/α) (12) しかしながら、用途によっては、スケーリング回路92
を設ける必要はないかも知れない。スケーリング回路9
2が設けられるなら、それに供給されるスケーリング係
数はスケーリング回路90に供給される値の逆数とは異
なる値を持つかも知れない。更にスケーリング回路90
に供給されるスケーリング係数1/αは、値1/αが1
よりも小さい値に制限されていることを意味するもので
はなく、1よりも大きな値を含むこともある。スケーリ
ング係数αおよび1/αは、適正な制御信号に応答する
ROMにより供給されるかあるいは所望の適応型応答を
促進するために他の都合の良い回路により供給される。
0に供給され、ここでサンプルはスケーリング係数1/
αでスケーリング化される。スケーリング化されたサン
プル(x/α)は関数回路91に供給され、この回路9
1は所望の伝達関数でROMプログラムされる。変換さ
れたサンプルは、更に別のスケーリング回路92に結合
され、ここで変換されたサンプルはスケーリング係数α
でスケーリング化される。スケーリング回路は所望の出
力値を供給する。回路91により実行される伝達関数は
式(10)により定義される関数に対応するものとする
と、スケーリング回路は式(11)により表わされる形
式の出力サンプルを供給する。 OUTPUT=x/(1+(x/α)2N) (11) あるいはもっと一般的に OUTPUT=αY(x/α) (12) しかしながら、用途によっては、スケーリング回路92
を設ける必要はないかも知れない。スケーリング回路9
2が設けられるなら、それに供給されるスケーリング係
数はスケーリング回路90に供給される値の逆数とは異
なる値を持つかも知れない。更にスケーリング回路90
に供給されるスケーリング係数1/αは、値1/αが1
よりも小さい値に制限されていることを意味するもので
はなく、1よりも大きな値を含むこともある。スケーリ
ング係数αおよび1/αは、適正な制御信号に応答する
ROMにより供給されるかあるいは所望の適応型応答を
促進するために他の都合の良い回路により供給される。
【0039】図10は、1つの伝達関数を発生するよう
に構成された要素(91)を使用して複数の伝達関数を
供給するための本発明のもう1つの実施例を示す。図1
0(および図11)で、図9の回路要素と同じ番号の回
路要素は類似したものであり、同じ様に動作する。
に構成された要素(91)を使用して複数の伝達関数を
供給するための本発明のもう1つの実施例を示す。図1
0(および図11)で、図9の回路要素と同じ番号の回
路要素は類似したものであり、同じ様に動作する。
【0040】入力サンプルは、減算回路95の被減数入
力端子と、適応型関数回路96の入力端子に供給され
る。回路96からの出力サンプルは減算回路95の減数
入力端子に結合される。減算回路95は、関数(13)
に従って出力サンプルOUTPUTを発生する。 OUTPUT=x−βY(x/α) (13) 関数要素91は式(10)で定義される関数を実行し且
つスケーリング係数βはαに等しいものとする。この場
合出力信号は式(14)に等しい。 OUTPUT=x(1−1/(1+(x/α)2N) (14) この関数は図1に示す関数TF1に類似しているが、よ
り大きな入力信号の値に対しては曲線の傾斜は1に向か
う。曲線の変曲点は、スケーリング回路90と92にそ
れぞれ供給される1/αとαの値に従って調節できる。
次に、スケーリング係数βがαのb倍(bは変数)に等
しいものとする。この場合、減算回路95から供給され
る出力信号は式(15)で表わされる。 OUTPUT=x(1−b/(1+(x/α)2N) (15) この構成により、x=0で曲線の傾斜は(1−b)の値
に設定される。Nの値は変曲点における傾斜度に影響を
及ぼし、Nの値が大きいほど傾斜は急になる。
力端子と、適応型関数回路96の入力端子に供給され
る。回路96からの出力サンプルは減算回路95の減数
入力端子に結合される。減算回路95は、関数(13)
に従って出力サンプルOUTPUTを発生する。 OUTPUT=x−βY(x/α) (13) 関数要素91は式(10)で定義される関数を実行し且
つスケーリング係数βはαに等しいものとする。この場
合出力信号は式(14)に等しい。 OUTPUT=x(1−1/(1+(x/α)2N) (14) この関数は図1に示す関数TF1に類似しているが、よ
り大きな入力信号の値に対しては曲線の傾斜は1に向か
う。曲線の変曲点は、スケーリング回路90と92にそ
れぞれ供給される1/αとαの値に従って調節できる。
次に、スケーリング係数βがαのb倍(bは変数)に等
しいものとする。この場合、減算回路95から供給され
る出力信号は式(15)で表わされる。 OUTPUT=x(1−b/(1+(x/α)2N) (15) この構成により、x=0で曲線の傾斜は(1−b)の値
に設定される。Nの値は変曲点における傾斜度に影響を
及ぼし、Nの値が大きいほど傾斜は急になる。
【0041】式(15)で定義される関数は適応型雑音
コアリング回路として役立ち、減衰度あるいはコアリン
グの程度は係数βにより決定され、コアリングが行われ
る信号の範囲は係数αにより決定される。係数αとβは
信号対雑音比の関数として選択される。
コアリング回路として役立ち、減衰度あるいはコアリン
グの程度は係数βにより決定され、コアリングが行われ
る信号の範囲は係数αにより決定される。係数αとβは
信号対雑音比の関数として選択される。
【0042】式(14)あるいは式(15)の何れかに
より定義される関数は、図8の回路により実行される関
数と同様な適応型圧伸を実行するのにも役に立つ。すな
わち図10の回路は、送信機で圧伸された信号の相補的
圧伸関数を実行するために通信用受信機で利用される。
より定義される関数は、図8の回路により実行される関
数と同様な適応型圧伸を実行するのにも役に立つ。すな
わち図10の回路は、送信機で圧伸された信号の相補的
圧伸関数を実行するために通信用受信機で利用される。
【0043】図11は図10に示す回路の相補関数を実
行する回路を示す。図10の回路は比較的小さな振幅の
信号値を伸長すると共に比較的大きな振幅の信号値を圧
縮する傾向にある。
行する回路を示す。図10の回路は比較的小さな振幅の
信号値を伸長すると共に比較的大きな振幅の信号値を圧
縮する傾向にある。
【0044】図12は、本発明がテレビジョン受像機内
で垂直デテール信号のピーキング制御を行うのに用いら
れる、更に別の実施例を示す。図12において、複合ビ
デオ信号はアナログ/ディジタル変換器(A/D)内で
ディジタル形式に変換され、くし形フィルタで濾波さ
れ、ルミナンス(Y)成分とクロミナンス(C)成分を
分離する。くし形フィルタで濾波されたクロミナンス成
分の低周波スペクトルはルミナンス垂直デテールを含ん
でおり、これは帯域/低域フィルタで分離され、加算器
105内でルミナンス信号に再び加えられ、再生された
ルミナンス信号となる。また垂直デテール信号は、回路
101、102、103で処理され、コアリングとピー
キングとペアリングされた垂直デテール信号となり、加
算器104内で再生されたルミナンス信号に加えられ、
ピーキングされた垂直デテールを有するルミナンス信号
を発生する。ピーキング関数は良く知られており表示さ
れた画像を使用者が好みに応じて調節できるようにする
のが望ましい。垂直デテール信号に使用される伝達関数
の一般的形体をブロック102で示す。要素101、1
02、103はそれぞれ図9の要素90、91、92と
同様に動作するように構成され、利用者が一群の伝達関
数のうちの1つを選択できるようにする。使用者は、利
得係数αを変えることにより、ピーキングされる垂直デ
テール信号のダイナミックレンジの部分を選択すること
ができ、また利得係数βを調節することによりピーキン
グの程度を選択することもできる。
で垂直デテール信号のピーキング制御を行うのに用いら
れる、更に別の実施例を示す。図12において、複合ビ
デオ信号はアナログ/ディジタル変換器(A/D)内で
ディジタル形式に変換され、くし形フィルタで濾波さ
れ、ルミナンス(Y)成分とクロミナンス(C)成分を
分離する。くし形フィルタで濾波されたクロミナンス成
分の低周波スペクトルはルミナンス垂直デテールを含ん
でおり、これは帯域/低域フィルタで分離され、加算器
105内でルミナンス信号に再び加えられ、再生された
ルミナンス信号となる。また垂直デテール信号は、回路
101、102、103で処理され、コアリングとピー
キングとペアリングされた垂直デテール信号となり、加
算器104内で再生されたルミナンス信号に加えられ、
ピーキングされた垂直デテールを有するルミナンス信号
を発生する。ピーキング関数は良く知られており表示さ
れた画像を使用者が好みに応じて調節できるようにする
のが望ましい。垂直デテール信号に使用される伝達関数
の一般的形体をブロック102で示す。要素101、1
02、103はそれぞれ図9の要素90、91、92と
同様に動作するように構成され、利用者が一群の伝達関
数のうちの1つを選択できるようにする。使用者は、利
得係数αを変えることにより、ピーキングされる垂直デ
テール信号のダイナミックレンジの部分を選択すること
ができ、また利得係数βを調節することによりピーキン
グの程度を選択することもできる。
【図1】本発明で実現することのできる一群の伝達特性
の一部分の図である。
の一部分の図である。
【図2】図1に示す特性群を表わす1つの伝達特性のグ
ラフであり、本発明の動作を説明するのに役に立つ。
ラフであり、本発明の動作を説明するのに役に立つ。
【図3】図1に示す特性群を表わす1つの伝達特性のグ
ラフであり、本発明の動作を説明するのに役に立つ。
ラフであり、本発明の動作を説明するのに役に立つ。
【図4】本発明の別の実施例のブロック図である。
【図5】本発明の更に別の実施例のブロック図である。
【図6】別の圧伸システムのブロック図であり、直接圧
伸器あるいは逆圧伸器あるいはこの両方が本発明に従う
回路で実現できる。
伸器あるいは逆圧伸器あるいはこの両方が本発明に従う
回路で実現できる。
【図7】別の圧伸システムのブロック図であり、直接圧
伸器あるいは逆圧伸器あるいはこの両方が本発明に従う
回路で実現できる。
伸器あるいは逆圧伸器あるいはこの両方が本発明に従う
回路で実現できる。
【図8】本発明の別の実施例のブロック図である。
【図9】本発明の更に別の実施例のブロック図である。
【図10】図9に示す回路を利用する別の適応型圧伸回
路のブロック図である。
路のブロック図である。
【図11】図9に示す回路を利用する更に別の適応型圧
伸回路のブロック図である。
伸回路のブロック図である。
【図12】本発明を具体化する適応型ピーキング回路の
ブロック図である。
ブロック図である。
10 入力端子 12 入力オフセット回路 14 ROM 16 スケーリング回路 18 出力オフセット回路 20 制御端子 22 制御用ROM 30 出力オフセット回路 32 スケーリング回路 34 制御用ROM 36 制御用ROM 605 減算器 610 遅延要素 612 圧伸器 614 遅延要素 616 遅延要素 615 フィルタ 620 逆圧伸器 630 スケーリング回路 650 遅延要素 662 遅延要素
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジエイムズ ジヨーン ギブソン アメリカ合衆国 ニユージヤージ州 プ リンストン キヤスル・ハワード・コー ト 47 (56)参考文献 特開 平1−269367(JP,A) 特開 昭63−246082(JP,A) 特開 平2−33265(JP,A) 特開 平2−81594(JP,A) 米国特許4187519(US,A) (58)調査した分野(Int.Cl.7,DB名) H04N 9/44 - 9/78 H04N 5/14 - 5/217 H04N 7/24 - 7/68
Claims (1)
- 【請求項1】 ビデオ入力信号源と、 入力端子と出力端子を備え、前記入力端子に供給される
ビデオ入力信号を伝達関数で処理する、第1の回路手段
と、 制御値の源と、 前記ビデオ入力信号源と前記第1の回路手段の前記入力
端子との間に結合される第2の回路手段であって、前記
制御値を受け取るように接続される制御入力端子を備
え、前記制御値に応答して、前記第1の回路手段の前記
入力端子に供給される前記ビデオ入力信号をスケーリン
グ関数とオフセット関数のうちの少なくとも1つで処理
する前記第2の回路手段と、から成り、 前記第1の回路手段は、 単一のS字形状の伝達関数ST
Fを貯えるメモリ手段を備え、前記メモリ手段の各アド
レス位置には、各アドレス値を入力値に対応させて前記
伝達関数STFにより与えられる出力値が格納されてお
り、 前記第1の回路手段の入力端子は前記メモリ手段のアド
レス入力端子に接続され、前記ビデオ入力信号の各入力
値は前記メモリ手段のアドレス値として前記第1の回路
手段に供給され、以て前記ビデオ入力信号は、前記第2
の回路手段の前記制御入力端子に供給される制御値に依
存して、前記伝達関数STFに基づいて形成される一群
の伝達関数のうちの1つの伝達関数TFで処理される、
ビデオ信号処理装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US51834690A | 1990-05-03 | 1990-05-03 | |
US518346 | 1990-05-03 | ||
US07/630,606 US5258928A (en) | 1990-05-03 | 1990-12-20 | Parts efficient memory based functional circuit having selectable transfer characteristics |
US630606 | 1990-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05346803A JPH05346803A (ja) | 1993-12-27 |
JP3208711B2 true JP3208711B2 (ja) | 2001-09-17 |
Family
ID=27059421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19468091A Expired - Fee Related JP3208711B2 (ja) | 1990-05-03 | 1991-05-02 | ビデオ信号処理装置 |
Country Status (13)
Country | Link |
---|---|
US (1) | US5258928A (ja) |
EP (1) | EP0455426B1 (ja) |
JP (1) | JP3208711B2 (ja) |
KR (1) | KR100227245B1 (ja) |
CN (1) | CN1030028C (ja) |
AT (1) | ATE131329T1 (ja) |
CA (1) | CA2040760C (ja) |
DE (1) | DE69115111T2 (ja) |
ES (1) | ES2080896T3 (ja) |
FI (1) | FI912127A (ja) |
MY (1) | MY112550A (ja) |
PT (1) | PT97557B (ja) |
TR (1) | TR26793A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2924079B2 (ja) * | 1990-05-14 | 1999-07-26 | ソニー株式会社 | ガンマ補正回路 |
US5357278A (en) * | 1993-01-14 | 1994-10-18 | Sony Electronics, Inc. | Integrated linear/non-linear static and controllable dynamic companding |
US6285710B1 (en) | 1993-10-13 | 2001-09-04 | Thomson Licensing S.A. | Noise estimation and reduction apparatus for video signal processing |
BE1007777A3 (nl) * | 1993-11-23 | 1995-10-17 | Philips Electronics Nv | Niet-lineaire signaalverwerking. |
WO2010045125A1 (en) * | 2008-10-14 | 2010-04-22 | Dolby Laboratories Licensing Corporation | Efficient computation of driving signals for devices with non-linear response curves |
CN103262424B (zh) * | 2010-11-02 | 2016-10-19 | 简·克劳德·科林 | 用于压缩图像、音频和/或视频文件的数字值的方法 |
US10244245B2 (en) * | 2015-06-08 | 2019-03-26 | Qualcomm Incorporated | Content-adaptive application of fixed transfer function to high dynamic range (HDR) and/or wide color gamut (WCG) video data |
US11245901B2 (en) * | 2017-10-04 | 2022-02-08 | Panasonic Intellectual Property Management Co., Ltd. | Video signal processing device, video display system, and video signal processing method |
JP7186374B2 (ja) | 2017-10-04 | 2022-12-09 | パナソニックIpマネジメント株式会社 | 映像信号処理装置、映像表示システム、及び映像信号処理方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4212072A (en) * | 1978-03-07 | 1980-07-08 | Hughes Aircraft Company | Digital scan converter with programmable transfer function |
US4187519A (en) * | 1978-08-17 | 1980-02-05 | Rockwell International Corporation | System for expanding the video contrast of an image |
IL58119A (en) * | 1979-08-27 | 1983-03-31 | Yeda Res & Dev | Histogram image enhancement system |
JPS5661873A (en) * | 1979-10-25 | 1981-05-27 | Sony Corp | Digital video signal processor |
NL190093C (nl) * | 1979-12-17 | 1993-10-18 | Victor Company Of Japan | Comprimeer- en expandeerstelsel. |
US4335427A (en) * | 1980-04-21 | 1982-06-15 | Technicare Corporation | Method of selecting a preferred difference image |
US4445138A (en) * | 1981-12-21 | 1984-04-24 | Hughes Aircraft Company | Real time dynamic range compression for image enhancement |
US4435792A (en) * | 1982-06-30 | 1984-03-06 | Sun Microsystems, Inc. | Raster memory manipulation apparatus |
US4516167A (en) * | 1982-11-30 | 1985-05-07 | Rca Corporation | Compression of the dynamic range of video signals |
US4518994A (en) * | 1982-12-20 | 1985-05-21 | Rca Corporation | Communication system compandor |
JPS59163953A (ja) * | 1983-03-08 | 1984-09-17 | Canon Inc | 画像処理装置 |
JPS59181876A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 映像信号補正装置 |
US4575749A (en) * | 1983-07-28 | 1986-03-11 | Rca Corporation | Component companding in a multiplexed component system |
US4621290A (en) * | 1984-04-12 | 1986-11-04 | Rca Corporation | Piecewise linear digital signal processor as for digital video vertical detail processing |
US4771192A (en) * | 1986-11-14 | 1988-09-13 | The Grass Valley Group, Inc. | Digital clip and gain circuit |
GB2203012B (en) * | 1987-03-30 | 1991-02-20 | Sony Corp | Differential pulse code modulation |
JP2521183Y2 (ja) * | 1987-09-29 | 1996-12-25 | ソニー株式会社 | ディジタル信号処理回路 |
-
1990
- 1990-12-20 US US07/630,606 patent/US5258928A/en not_active Expired - Lifetime
-
1991
- 1991-04-18 CA CA002040760A patent/CA2040760C/en not_active Expired - Fee Related
- 1991-04-24 MY MYPI91000696A patent/MY112550A/en unknown
- 1991-04-25 ES ES91303760T patent/ES2080896T3/es not_active Expired - Lifetime
- 1991-04-25 EP EP91303760A patent/EP0455426B1/en not_active Expired - Lifetime
- 1991-04-25 AT AT91303760T patent/ATE131329T1/de not_active IP Right Cessation
- 1991-04-25 DE DE69115111T patent/DE69115111T2/de not_active Expired - Fee Related
- 1991-04-26 KR KR1019910006748A patent/KR100227245B1/ko not_active IP Right Cessation
- 1991-04-30 CN CN91102989A patent/CN1030028C/zh not_active Expired - Fee Related
- 1991-05-02 FI FI912127A patent/FI912127A/fi unknown
- 1991-05-02 JP JP19468091A patent/JP3208711B2/ja not_active Expired - Fee Related
- 1991-05-03 TR TR00432/91A patent/TR26793A/xx unknown
- 1991-05-03 PT PT97557A patent/PT97557B/pt not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100227245B1 (ko) | 1999-11-01 |
CA2040760A1 (en) | 1991-11-04 |
PT97557B (pt) | 1998-11-30 |
US5258928A (en) | 1993-11-02 |
TR26793A (tr) | 1994-08-08 |
JPH05346803A (ja) | 1993-12-27 |
ES2080896T3 (es) | 1996-02-16 |
DE69115111D1 (de) | 1996-01-18 |
CN1030028C (zh) | 1995-10-11 |
FI912127A0 (fi) | 1991-05-02 |
ATE131329T1 (de) | 1995-12-15 |
EP0455426A3 (en) | 1992-03-11 |
CN1056204A (zh) | 1991-11-13 |
FI912127A (fi) | 1991-11-04 |
EP0455426B1 (en) | 1995-12-06 |
EP0455426A2 (en) | 1991-11-06 |
CA2040760C (en) | 1998-06-30 |
DE69115111T2 (de) | 1996-07-11 |
PT97557A (pt) | 1993-05-31 |
KR910021155A (ko) | 1991-12-20 |
MY112550A (en) | 2001-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5517333A (en) | Gradation correction device and image sensing device therewith for supplying images with good gradation for both front-lit and back-lit objects | |
US4047221A (en) | Interframe coding apparatus | |
US5959696A (en) | Dynamic range expanding apparatus of a video image | |
US5638138A (en) | Method for electronic image dynamic range and contrast modification | |
KR970068620A (ko) | 양자화된 평균 분리 히스토그램 등화를 이용한 화질 개선방법 및 그 회로 | |
EP0473367A1 (en) | Digital signal encoders | |
JP2549753B2 (ja) | ガンマ補正回路および方法 | |
JP3208711B2 (ja) | ビデオ信号処理装置 | |
KR100509494B1 (ko) | 알지비 컬러 시스템의 컬러 포화 조정 방법 | |
US5764305A (en) | Digital signal processing apparatus and method | |
US5132796A (en) | Method and apparatus for digitally processing gamma pedestal and gain | |
US5495297A (en) | Signal converting apparatus | |
US6362831B1 (en) | Method and apparatus for performing plural matrix multiplication operations using a single coded look-up table | |
US5883984A (en) | Method and apparatus for contrast enhancement of color images | |
US5202770A (en) | Picture coding apparatus including a coding controller for selecting coding between blocks and frames of image data | |
US5293541A (en) | Picture quality improving apparatus for compensating contour of images | |
WO1990013976A1 (en) | Video noise reduction system | |
US5739871A (en) | Automatic high-luminance compression method and circuit adopting the same | |
JP2806944B2 (ja) | デイジタル信号の分解能を改善する方法 | |
JP3045245B2 (ja) | ガンマ補正回路 | |
US7428340B2 (en) | Wavelet-based encoding method and wavelet-based encoding device | |
CA1192997A (en) | Bilevel coding of colour video signals | |
KR100230261B1 (ko) | 양자화된 평균 분리 히스토그램 등화와 칼라 보상을 이용한 칼라신호의 화질 개선방법 및 그 회로 | |
JPH03297277A (ja) | 信号処理装置 | |
KR920003524B1 (ko) | 디지탈피크노이즈 리덕션회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |