JP3208599B2 - Connection hole filling method - Google Patents
Connection hole filling methodInfo
- Publication number
- JP3208599B2 JP3208599B2 JP13698892A JP13698892A JP3208599B2 JP 3208599 B2 JP3208599 B2 JP 3208599B2 JP 13698892 A JP13698892 A JP 13698892A JP 13698892 A JP13698892 A JP 13698892A JP 3208599 B2 JP3208599 B2 JP 3208599B2
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- metal
- silicon substrate
- forming
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に微細接続孔埋め込み方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for filling a fine connection hole.
【０００２】[0002]
【従来の技術】近年メモリー素子における集積度の大容
量化につれ、素子の微細化が進んでいる。このために接
続孔においても微細化の為に、接続孔へのメタル埋め込
み技術が困難を増している。2. Description of the Related Art In recent years, as the degree of integration in memory devices has increased, the miniaturization of devices has been progressing. For this reason, the technique of embedding metal in the connection hole is increasing in difficulty for miniaturization of the connection hole.
【０００３】素子との接続を可能とするためには配線と
して用いているアルミニウム（Ａｌ）等の配線材料を埋
め込む必要がある。その方法として、近年高温スパッタ
によりＡｌ埋め込み技術が注目されている。本方法は、
シリコン（Ｓｉ）基板を数百度に高温加熱した状態でＡ
ｌ合金をスパッタ成膜することにより、Ａｌをリフロー
させ、Ａｌを接続孔内に充填し、かつ平坦化する技術で
ある。この場合、Ａｌの下地として例えばＴｉなどのＡ
ｌと反応し易い材料を用いると、成膜中のＡｌと下地Ｔ
ｉとの界面反応の進行により、両者の間の濡れ性がよく
なり、Ａｌが拡がった良好な埋め込みが行えることが知
られている。In order to enable connection with an element, it is necessary to embed a wiring material such as aluminum (Al) used for wiring. As a method therefor, an Al embedding technique by high-temperature sputtering has recently attracted attention. The method is
While heating a silicon (Si) substrate to a high temperature of several hundred degrees,
This is a technique in which Al is reflowed by sputter-depositing an l-alloy, Al is filled in connection holes, and flattened. In this case, for example, A such as Ti
When a material that easily reacts with Al is used, Al during film formation and the base T
It is known that due to the progress of the interfacial reaction with i, the wettability between the two is improved, and good embedding with Al spreading can be performed.
【０００４】上記接続孔内に、Ａｌを埋め込むにはＡｌ
と下地との良好な埋め込み特性、およびＡｌのシリコン
基板への突き抜けの防止などが要求される。In order to bury Al in the connection hole, Al
Good embedding characteristics between the substrate and the base, prevention of penetration of Al into the silicon substrate, and the like are required.
【０００５】これらの要求に対して、従来以下に述べる
様なＡｌの成膜構造がとられていた。[0005] To meet these requirements, an Al film-forming structure as described below has conventionally been adopted.
【０００６】（１）Ａｌの成膜構造がＡｌ／ＴｉＯＮ／
Ｔｉ これら三層は枚様式マルチチャンバースパッタ装置によ
り真空中で連続成膜される。(1) The film formation structure of Al is Al / TiON /
Ti These three layers are continuously formed in a vacuum using a single-wafer multi-chamber sputtering apparatus.
【０００７】（２）Ａｌの成膜構造がＡｌ／Ｔｉ／Ｔｉ
ＯＮ／Ｔｉ （３）Ａｌの成膜構造がＡｌ／Ｔｉ／ＴｉＮ／Ｔｉ （４）ソース／ドレイン全面にＳＡＬＩＣＩＤＥ（Self
aligned silicide） でＳＩＴＯＸ（Silicidation through oxicide）−Ｔｉ
Ｓｉ2を形成した後に、その上層に層間絶縁膜および接
続孔を形成しＡｌを成膜する。(2) The film structure of Al is Al / Ti / Ti
ON / Ti (3) A film structure of Al is made of Al / Ti / TiN / Ti (4) SALICIDE (Self
SITOX (Silicidation through oxicide) -Ti
After forming Si 2 , an interlayer insulating film and a connection hole are formed thereon, and Al is formed.
【０００８】これらの従来の接続孔の埋め込み技術のう
ち（４）の場合についてＭＯＳトランジスタの製造を例
にとり、以下に説明する。[0008] Of these conventional connection hole filling techniques, the case (4) will be described below, taking the manufacture of a MOS transistor as an example.
【０００９】図９および図１０はＭＯＳトランジスタ製
造工程断面図である。FIG. 9 and FIG. 10 are sectional views of a MOS transistor manufacturing process.
【００１０】以下工程順に説明する。The process will be described below in the order of steps.
【００１１】（１）図９（ａ）に示す様にシリコン基板
１に素子間分離のためのフィールド酸化膜２を形成す
る。(1) As shown in FIG. 9A, a field oxide film 2 for element isolation is formed on a silicon substrate 1.
【００１２】（２）ゲート酸化を行い多結晶シリコン及
びＷＳｉ2を堆積し、パターニングを行うと図９（ｂ）
に示す様にゲート酸化膜４およびゲート電極３が形成さ
れる。次にＬＤＤ（Lightly doped drain）イオン注入
を行い、ＬＤＤ拡散層５を形成する。(2) Polycrystalline silicon and WSi 2 are deposited by performing gate oxidation and patterning is performed, as shown in FIG.
A gate oxide film 4 and a gate electrode 3 are formed as shown in FIG. Next, LDD (Lightly doped drain) ion implantation is performed to form an LDD diffusion layer 5.
【００１３】（３）シリコン基板１の全面に酸化膜を形
成した後に、全面エッチバックを行い、図９（ｃ）に示
す様にサイドウォール１８を形成する。(3) After an oxide film is formed on the entire surface of the silicon substrate 1, the entire surface is etched back to form a sidewall 18 as shown in FIG. 9 (c).
【００１４】次にソース／ドレイン領域を形成するため
に図９（ｃ）に示す様にシリコン基板１の全面にイオン
注入６を行い、図１０（ａ）に示す様に拡散層８を形成
する。Next, ion implantation 6 is performed on the entire surface of the silicon substrate 1 as shown in FIG. 9C to form source / drain regions, and a diffusion layer 8 is formed as shown in FIG. 10A. .
【００１５】（４）シリコン基板１の全面に薄い酸化膜
を形成する。(4) A thin oxide film is formed on the entire surface of the silicon substrate 1.
【００１６】次にＴｉを全面に堆積した後に、熱処理で
ソースおよびドレイン領域上に図１０（ａ）に示す様に
ＳＩＴＯＸ−ＴｉＳｉ2２１を形成する。Next, after Ti is deposited on the entire surface, SITOX-TiSi 2 21 is formed on the source and drain regions by heat treatment as shown in FIG.
【００１７】次に酸化膜上の未反応のＴｉを選択的にエ
ッチングする。Next, unreacted Ti on the oxide film is selectively etched.
【００１８】（５）シリコン基板１の上方全面に層間絶
縁膜を形成し、レジストパターニングを行い、ドライエ
ッチングにより、図１０（ｂ）に示す様に層間絶縁膜７
ａおよび接続孔１５を形成する。(5) An interlayer insulating film is formed on the entire upper surface of the silicon substrate 1, resist patterning is performed, and dry etching is performed to form an interlayer insulating film 7 as shown in FIG.
a and the connection hole 15 are formed.
【００１９】（６）Ｔｉ１３を全面に堆積した後に、Ａ
ｌを全面に形成する。(6) After depositing Ti13 on the entire surface,
1 is formed on the entire surface.
【００２０】次にレジストパターニングを行い、ドライ
エッチングにより図１０（ｃ）に示す様に、Ａｌ配線１
２を形成する。Next, resist patterning is performed, and Al wiring 1 is formed by dry etching as shown in FIG.
Form 2
【００２１】[0021]
【発明が解決しようとする課題】しかしながら、上記従
来のいずれの接続孔埋め込み技術にも以下の様な問題が
あった。However, any of the above-described conventional connection hole filling techniques has the following problems.
【００２２】（１）Ａｌの成膜構造がＡｌ／ＴｉＯＮ／
Ｔｉの場合 ＡｌとＴｉＯＮとがお互いに反応しにくく、両者の濡れ
性が悪くＡｌの埋め込み特性が極端に悪くなる。(1) The film structure of Al is Al / TiON /
In the case of Ti, Al and TiON hardly react with each other, the wettability of both is poor, and the embedding property of Al is extremely deteriorated.
【００２３】（２）Ａｌの成膜構造がＡｌ／Ｔｉ／Ｔｉ
ＯＮ／Ｔｉの場合 ＡｌがＴｉＯＮの上に直接接触する（１）の場合よりも
埋め込み特性が改善されるが、Ｔｉ単層の場合程には改
善されない。それはＡｌ成膜時シリコン基板が数百度に
加熱された際にＴｉＯＮ中の酸素は上層Ｔｉ膜中に拡散
し、とりわけＴｉ膜の薄い接続孔側壁の下部等ではＴｉ
表面にまでこの酸素が達し、この部分のＴｉが酸化さ
れ、Ａｌとの反応が劣下し、埋め込み特性が悪くなるか
らである。(2) Al film structure is Al / Ti / Ti
In the case of ON / Ti The embedding characteristics are improved as compared with the case of (1) in which Al directly contacts TiON, but not as much as in the case of a Ti single layer. It is because oxygen in TiON diffuses into the upper Ti film when the silicon substrate is heated to several hundred degrees during Al film formation.
This is because the oxygen reaches the surface, the Ti in this portion is oxidized, the reaction with Al deteriorates, and the embedding characteristics deteriorate.
【００２４】（３）Ａｌの成膜構造がＡｌ／Ｔｉ／Ｔｉ
Ｎ／Ｔｉの場合 ＡｌのバリアメタルとしてＴｉＯＮの代わりにＴｉＮを
用いると埋め込み不良の問題は解決されるが、ＴｉＮは
ＴｉＯＮに比べてＡｌのバリア性が不十分であり、高温
スパッタもしくはＡｌシンター等の加熱プロセスにより
Ａｌの突き抜けが起こる。(3) The film structure of Al is Al / Ti / Ti
In the case of N / Ti Using TiN instead of TiON as an Al barrier metal solves the problem of poor embedding, but TiN has insufficient Al barrier properties compared to TiON, and high-temperature sputtering or Al sintering The heating process causes penetration of Al.
【００２５】（４）ソース／ドレイン全面にＳＡＬＩＣ
ＩＤＥでＳＩＴＯＸ−ＴｉＳｉ2２１を形成するため、
図１０（ａ）に示した様に、このＳＩＴＯＸ−ＴｉＳｉ
2２１がフィールド酸化膜２に接触してしまう。しかし
ＴｉＳｉ2にはテンシルのストレスがあり、そのために
フィールド酸化膜２のエッジ部のシリコン基板１に結晶
欠陥を誘発してしまい、シリコン拡散層では接合リーク
を通常より１桁増大させる。(4) SALIC over the entire source / drain
In order to form SITOX-TiSi 2 21 by IDE,
As shown in FIG. 10A, this SITOX-TiSi
2 21 will be in contact with the field oxide film 2. However, TiSi 2 has a tensile stress, which induces crystal defects in the silicon substrate 1 at the edge of the field oxide film 2, and increases junction leakage by one digit in the silicon diffusion layer.
【００２６】そこで本発明は、アルミニウム等の電極材
料に対し、バリア特性を有して、しかも埋め込み特性の
良好な接続孔埋め込み形成方法を提供することを目的と
する。SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for burying a contact hole having an electrode material such as aluminum and having a good burying property.
【００２７】[0027]
【課題を解決するための手段】上記課題は本発明によれ
ば、シリコン基板の上方全面に形成された層間絶縁膜を
パターニングして形成した接続孔に配線材料を埋め込
む、接続孔埋め込み形成方法であって、前記層間絶縁膜
をパターニングして接続孔を形成した後に、前記接続孔
にシリサイドを形成するための金属を、前記シリコン基
板と前記シリサイドを形成するための金属とが反応する
温度で堆積する工程を含むことを特徴とする接続孔埋め
込み形成方法によって解決される。According to the present invention, there is provided a connection hole filling method for filling a connection material formed by patterning an interlayer insulating film formed over the entire surface of a silicon substrate with a wiring material. After patterning the interlayer insulating film to form a connection hole, a metal for forming a silicide in the connection hole is deposited at a temperature at which the silicon substrate and the metal for forming the silicide react. This problem is solved by a method for forming a buried connection hole, which comprises the step of:
【００２８】また上記課題は本発明によれば、前記金属
が遷移金属であることを特徴とする接続孔埋め込み形成
方法によって好適に解決される。更に上記遷移金属がコ
バルトであることを特徴とする埋め込み形成方法によっ
て好適に解決される。Further, according to the present invention, the above-mentioned object is suitably solved by a method for forming a buried contact hole, wherein the metal is a transition metal. Further, the above problem is suitably solved by a burying method in which the transition metal is cobalt.
【００２９】また上記課題は本発明によれば、シリコン
基板の上方全面に形成された層間絶縁膜をパターニング
して形成した接続孔に配線材料を埋め込む、接続孔埋め
込み形成方法であって、前記層間絶縁膜をパターニング
して接続孔を形成した後に、前記接続孔にシリサイドを
形成するための金属を、前記シリコン基板と前記シリサ
イドを形成するための金属とが反応する温度で堆積する
工程と、前記シリコン基板と反応していない金属を除去
する工程と、前記金属とシリコン基板との反応物質を安
定化させるために高温熱処理を行う工程と、前記接続孔
内に前記シリサイドを形成するための金属を、前記シリ
コン基板とシリサイドを形成するための金属と反応する
温度で堆積する工程を含むことを特徴とする接続孔埋め
込み形成方法によって解決される。According to the present invention, there is also provided a method for burying a connection hole, wherein a wiring material is buried in a connection hole formed by patterning an interlayer insulating film formed over the entire surface of a silicon substrate. After patterning an insulating film to form a connection hole, depositing a metal for forming silicide in the connection hole at a temperature at which the silicon substrate and the metal for forming the silicide react with each other; Removing a metal that has not reacted with the silicon substrate, performing a high-temperature heat treatment to stabilize a reactant between the metal and the silicon substrate, and forming a metal for forming the silicide in the connection hole. Depositing at a temperature that reacts with a metal for forming silicide with the silicon substrate. It is solved Te.
【００３０】また上記課題は本発明によれば、シリコン
基板の上方全面に形成された層間絶縁膜をパターニング
して形成した接続孔に配線材料を埋め込む、接続孔埋め
込み形成方法であって、前記層間絶縁膜をパターニング
して接続孔を形成した後に、該接続孔の底部に薄い酸化
膜を形成する工程と、前記接続孔にシリサイドと形成す
るための金属を、前記シリコン基板と前記シリサイドを
形成するための金属とが反応する温度で堆積する工程を
含むことを特徴とする接続孔埋め込み形成方法によって
解決される。According to the present invention, there is also provided a method for burying a connection hole, wherein a wiring material is buried in a connection hole formed by patterning an interlayer insulating film formed over the entire surface of a silicon substrate. After forming a connection hole by patterning an insulating film, a step of forming a thin oxide film on the bottom of the connection hole, and forming a metal for forming silicide in the connection hole and forming the metal on the silicon substrate and the silicide And a step of depositing the contact hole at a temperature at which the metal reacts with the metal.
【００３１】また上記課題は本発明によれば、前記酸化
膜をシリコン酸化膜またはシリコン酸化窒化膜とし、そ
の膜厚を１０ｎｍ以下とし、前記シリサイドを形成する
ための金属をチタンとし、前記接続孔内に金属を堆積す
る温度を６００℃以上で堆積することを特徴とする接続
孔埋め込み形成方法によって好適に解決される。According to the present invention, the oxide film is a silicon oxide film or a silicon oxynitride film, the thickness of which is 10 nm or less, the metal for forming the silicide is titanium, and the connection hole is formed. The method is preferably achieved by a method for forming a buried contact hole, wherein a metal is deposited at a temperature of 600 ° C. or more.
【００３２】[0032]
【００３３】[0033]
【作用】本発明によれば、図８に示す様に層間絶縁膜を
パターニングして接続孔１５を形成した後に、この接続
孔１５にシリコン基板１とシリサイドを形成するための
金属の堆積を、シリコン基板１とこの金属とが反応する
温度で行うことにより、金属原子はシリコン（Ｓｉ）と
反応しようとするためにシリコン方向に活発に拡散し、
Ｓｉと反応してシリサイドを形成することが出来る。そ
の結果、金属の堆積表面においては、この金属原子の拡
散により平坦な面を形成し、接続孔１５の底部のシリコ
ン基板１とのカバレージを向上させることが出来る。し
かもシリサイドを接続孔１５の底部のみに形成している
ので、フィールド酸化膜のエッジ部のシリコンの結晶欠
陥を防止することが出来る。According to the present invention, as shown in FIG. 8, after the interlayer insulating film is patterned to form a connection hole 15, a metal for forming a silicide with the silicon substrate 1 is deposited in the connection hole 15. By performing at a temperature at which the silicon substrate 1 and the metal react, the metal atoms actively diffuse in the silicon direction in an attempt to react with silicon (Si),
It can react with Si to form silicide. As a result, a flat surface is formed on the metal deposition surface by the diffusion of the metal atoms, and the coverage of the bottom of the connection hole 15 with the silicon substrate 1 can be improved. Moreover, since the silicide is formed only at the bottom of the connection hole 15, crystal defects of silicon at the edge of the field oxide film can be prevented.
【００３４】また本発明によれば、上記金属を遷移金属
とすると、この遷移金属が、シリコンと反応するため拡
散する主な原子（move spieces）となるので、遷移金属
は接続孔１５内で拡散がより活発になり、接続孔１５内
における金属堆積表面を好適に平坦化させることが出来
る。According to the present invention, if the above-mentioned metal is a transition metal, the transition metal becomes a main atom (move spieces) which reacts with silicon and diffuses. And the metal deposition surface in the connection hole 15 can be suitably flattened.
【００３５】また本発明によれば、図４（ｂ）に示す様
に接続孔１５内に金属を、シリコン基板１と金属とが反
応する温度で堆積すると、シリコン基板１とこの金属と
の反応物質（シリサイド）の上層に、未反応の金属が堆
積するので、この未反応の金属のみを選択的に除去する
ことが出来る。その結果、接続孔１５の堆積表面をより
平坦化することが出来る。また、未反応金属のみを除去
した後更に、高温処理を行うことにより上記シリサイド
を安定化することが出来る。According to the present invention, when a metal is deposited in the connection hole 15 at a temperature at which the silicon substrate 1 reacts with the metal, as shown in FIG. Since unreacted metal is deposited on the upper layer of the substance (silicide), only the unreacted metal can be selectively removed. As a result, the deposition surface of the connection hole 15 can be further flattened. In addition, the silicide can be stabilized by performing a high-temperature treatment after removing only the unreacted metal.
【００３６】更に、この平坦なシリサイド上に上記金属
をシリコン基板１と反応する温度で接続孔１５内に堆積
させることにより、堆積した金属が活発に拡散しシリコ
ンと反応するので堆積表面を好適に平坦化することが出
来る。Further, by depositing the metal on the flat silicide in the connection hole 15 at a temperature at which the metal reacts with the silicon substrate 1, the deposited metal actively diffuses and reacts with silicon. It can be flattened.
【００３７】本発明によれば、図２（ｃ）に示す様に接
続孔１５の底部に薄い酸化膜９を形成した後に、図３
（ａ）に示す接続孔１５内に金属を、シリコン基板１と
金属とが反応する温度で堆積することにより、酸化膜、
金属、シリコンとの反応物質であるＳＩＴＯＸ（Silici
dation through oxicide）−シリサイドを形成すること
が出来る。この反応物質はアルミニウム等の電極形成時
のバリア性を有し、しかもシート抵抗の低い好適な電極
の下地を形成する。According to the present invention, after forming a thin oxide film 9 on the bottom of the connection hole 15 as shown in FIG.
By depositing a metal at a temperature at which the silicon substrate 1 reacts with the metal in the connection hole 15 shown in FIG.
SITOX (Silici) which is a reactant with metal and silicon
dation through oxicide)-silicide can be formed. This reactant has a barrier property when an electrode such as aluminum is formed, and forms a suitable electrode base having a low sheet resistance.
【００３８】また本発明によれば、上記薄い酸化膜をシ
リコン酸化膜あるいはシリコン酸化窒化膜とし、堆積す
る金属をチタン（Ｔｉ）とすることにより、ＳＩＴＯＸ
−ＴｉＳｉ2が形成される。このＳＩＴＯＸ−ＴｉＳｉ2
はシート抵抗は１０Ω以下の低抵抗で、しかも５００℃
の温度までアルミニウムに対してバリア性を有し、好適
な電極の下地材料を形成する。According to the present invention, the thin oxide film is a silicon oxide film or a silicon oxynitride film, and the metal to be deposited is titanium (Ti).
-TiSi 2 is formed. This SITOX-TiSi 2
Has a low sheet resistance of 10Ω or less and is 500 ° C
It has a barrier property against aluminum up to the temperature of, and forms a suitable electrode base material.
【００３９】また本発明によれば、図５（ｂ）に示す様
に接続孔１５の底部及び側壁部にシリコン窒化膜（Ｓｉ
Ｎ）１４を形成した後に、接続孔１５内に金属の堆積を
シリコン基板１と金属とが反応する温度で行う際に、接
続孔の側壁部において、金属とシリコンの酸化膜である
層間絶縁膜７ａとの間にはシリコン窒化膜１４が介在し
ているので金属の酸化を減少させることが出来る。その
結果、アルミニウム等の電極との埋め込み特性を向上さ
せることが出来る。[0039] According to the invention, the bottom and the silicon nitride film on the side wall of the connection hole 15 as shown in FIG. 5 (b) (Si
N) After the formation of 14, when the metal is deposited in the connection hole 15 at a temperature at which the silicon substrate 1 reacts with the metal, an interlayer insulating film which is an oxide film of metal and silicon is formed on the side wall of the connection hole 7a, the silicon nitride film 14 is interposed therebetween, so that metal oxidation can be reduced. As a result, it is possible to improve the characteristics of embedding with an electrode such as aluminum.
【００４０】[0040]
【実施例】以下本発明による実施例を図面に基づいて詳
細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments according to the present invention will be described below in detail with reference to the drawings.
【００４１】図１〜図３は本発明による第１実施例を示
すＭＯＳトランジスタ製造工程断面図である。FIGS. 1 to 3 are sectional views showing the steps of manufacturing a MOS transistor according to a first embodiment of the present invention.
【００４２】以下、第１実施例を工程順に説明する。Hereinafter, the first embodiment will be described in the order of steps.
【００４３】（１）図１（ａ）に示す様にシリコン基板
１に素子間分離のためのフィールド酸化膜２を形成す
る。(1) As shown in FIG. 1A, a field oxide film 2 for element isolation is formed on a silicon substrate 1.
【００４４】（２）ゲート用の酸化を行う。 条件 ガス Ｈ2／Ｏ2＝６／４リットル／分，温度 ８
５０℃，膜厚 １６ｎｍ次に多結晶シリコンを全面に堆
積する。 条件 ガス ＳｉＨ4／ＰＨ3／Ｈ2＝５００／０．３５
／５０ｓｃｃｍ，温度 ５８０℃，圧力 ７９．８Ｐａ，
膜厚 ２００ｎｍ 次にＷＳｉ2を全面に堆積する。 条件 ＷＦ6／ＳｉＨ4／Ｈｅ＝１０／１０００／３６０
ｓｃｃｍ，温度 ３６０℃，圧力 ２６．６Ｐａ，膜厚
１００ｎｍ 次にレジストパターニングを行いドライエッチングでゲ
ート配線部を形成する。 条件 ガス Ｃ2Ｃｌ3Ｆ3／ＳＦ6＝６５／５ｓｃｃｍ，
圧力 １．３３Ｐａ，マイクロ波パワー １００Ｗ,ＲＦ
パワー １００Ｗ このようにして図１（ｂ）に示す様にゲート酸化膜４、
ゲート電極３を形成する。(2) Oxidation for the gate is performed. Conditions Gas H 2 / O 2 = 6/ 4 l / min, temperature 8
Next, polycrystalline silicon is deposited on the entire surface at 50 ° C. and a thickness of 16 nm. Condition Gas SiH 4 / PH 3 / H 2 = 500 / 0.35
/ 50sccm, temperature 580 ° C, pressure 79.8Pa,
Next, WSi 2 is deposited on the entire surface. Conditions WF 6 / SiH 4 / He = 10/1000/360
sccm, temperature 360 ° C, pressure 26.6 Pa, film thickness
Next, resist patterning is performed, and a gate wiring portion is formed by dry etching. Conditions Gas C 2 Cl 3 F 3 / SF 6 = 65/5 sccm,
Pressure 1.33Pa, microwave power 100W, RF
Power 100 W In this manner, as shown in FIG.
The gate electrode 3 is formed.
【００４５】次にＬＤＤイオン（ＡｓまたはＢＦ2）注
入を行い、ＬＤＤ拡散層５を形成する。Next, LDD ions (As or BF 2 ) are implanted to form an LDD diffusion layer 5.
【００４６】（３）シリコン基板１の全面に酸化膜を形
成した後に、全面エッチバックを行い、図１（ｃ）に示
す様にサイドウォール１８を形成する。(3) After an oxide film is formed on the entire surface of the silicon substrate 1, the entire surface is etched back to form a sidewall 18 as shown in FIG. 1 (c).
【００４７】次にソース／ドレイン領域を形成するため
に図１（ｃ）に示す様にシリコン基板１の全面にイオン
注入６を行い、図２（ａ）に示す様に拡散層８を形成す
る。 ＮＭＯＳの場合、Ａｓ ５０ＫｅＶ，５ｅ１５／ｃｍ2、
ＰＭＯＳの場合、ＢＦ2 ２０ＫｅＶ，３ｅ１５／ｃｍ2
の条件で行う。Next, in order to form source / drain regions, ion implantation 6 is performed on the entire surface of the silicon substrate 1 as shown in FIG. 1C, and a diffusion layer 8 is formed as shown in FIG. 2A. . In the case of NMOS, As 50 KeV, 5e15 / cm 2 ,
In the case of PMOS, BF 2 20 KeV, 3e15 / cm 2
It is performed under the following conditions.
【００４８】（４）図２（ａ）に示す様にシリコン基板
１の全面に層間絶縁膜７を形成する。 条件 ガス流量 ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０
／１００ｓｃｃｍ，温度 ４２０℃，圧力 １３．３Ｐ
ａ，膜厚 ５００ｎｍ さらに１１００℃１０秒の活性化アニールを行う。(4) As shown in FIG. 2A, an interlayer insulating film 7 is formed on the entire surface of the silicon substrate 1. Conditions Gas flow rate SiH 4 / O 2 / N 2 = 250/250
/ 100sccm, temperature 420 ° C, pressure 13.3P
a, Film thickness: 500 nm Further, activation annealing is performed at 1100 ° C. for 10 seconds.
【００４９】（５）レジストパターニングを行い、ドラ
イエッチでパターニングし図２（ｂ）に示す様に接続孔
１５を形成する。 条件 ガス Ｃ4Ｆ8＝５０ｓｃｃｍ，ＲＦパワー １２０
０Ｗ，圧力 ２Ｐａ(5) Perform resist patterning and pattern by dry etching to form connection holes 15 as shown in FIG. 2B. Conditions Gas C 4 F 8 = 50 sccm, RF power 120
0W, pressure 2Pa
【００５０】（６）図２（ｃ）に示す様に接続孔１５の
底部に薄い酸化膜９を形成する。 条件 ガス Ｈ2Ｏ／Ｏ2＝１．５／６ １／ｍｉｎ， 温度 ８５０℃， 膜厚 ３ｎｍ[0050] (6) of the connection hole 15 as shown in FIG. 2 (c)
A thin oxide film 9 is formed on the bottom . Conditions Gas H 2 O / O 2 = 1.5 / 6 1 / min, temperature 850 ° C., film thickness 3 nm
【００５１】（７）図３（ａ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
０を形成する。この時シリコン基板１の温度を６００℃
程度にまで上昇させる。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワー １ＫＷ，膜厚 ３０ｎｍ これによりスパッタリングする金属原子は下地Ｓｉと次
々に反応するため接続孔１５内に拡散する。原子は接続
孔１５内に流動するためにＴｉ１０のカバレージもオー
バーハング形状にならず、接続孔１５に均一に形成でき
る。[0051] (7) of the connection hole 15 as shown in FIG. 3 (a)
Ti1 is formed on the entire surface of the silicon substrate 1 including the bottom and side walls.
0 is formed. At this time, the temperature of the silicon substrate 1 is set to 600 ° C.
To about a degree. Example of Ti sputtering conditions: Ar = 40 sccm, pressure: 0.04 Pa, sputtering power: 1 kW, film thickness: 30 nm As a result, metal atoms to be sputtered diffuse into the connection hole 15 because they react with the underlying Si one after another. Since the atoms flow into the connection hole 15, the coverage of the Ti 10 does not become an overhang shape and can be uniformly formed in the connection hole 15.
【００５２】さらに、接続孔１５内のＳｉと接している
Ｔｉ１０はシリサイドを形成しているために接続孔１５
内のシート抵抗は１０Ω以下の低抵抗を保つ。その後の
Ａｌ配線とのコンタクト抵抗も１０Ω以下の低抵抗とな
る。さらに形成するシリサイドはＳＩＴＯＸ−ＴｉＳｉ
2１１であるので、５００℃の温度までＡｌに対してバ
リヤ性を有する。Further, since Ti 10 in contact with Si in the connection hole 15 forms silicide, the connection hole 15
The sheet resistance inside is kept as low as 10Ω or less. Subsequent contact resistance with the Al wiring also becomes a low resistance of 10Ω or less. Further, the silicide to be formed is SITOX-TiSi
Since 2 11, with a barrier against Al to a temperature of 500 ° C..
【００５３】（８）接続孔１５の底部及び側壁部を含
む、シリコン基板１の全面にＡｌを形成する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ 次にレジストパターニングを行い、上記Ａｌのドライエ
ッチングを行い、図３（ｂ）に示す様にしてＡｌ配線１
２を形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ，マイクロ波パワー １００Ｗ，ＲＦパワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本第１実施例によるＭＯＳトランジスタ
が製造される。(8) Including the bottom and side walls of the connection hole 15
First, Al is formed on the entire surface of the silicon substrate 1 . Example of Al sputtering conditions Ar flow rate 40 sccm, pressure 0.04 Pa, sputtering power DC 1 KW, film thickness 500 nm Next, resist patterning was performed, and the above-mentioned Al dry etching was performed, and as shown in FIG.
Form 2 An example of the condition is to use an RF application type ECR etcher, a gas flow rate of BCl 3 / Cl 2 = 60/90 sccm, a microwave power of 100 W, an RF power of 50 W, and a pressure of 21.3 Pa. Manufactured.
【００５４】図４は第２実施例を示すＭＯＳトランジス
タ製造後半工程断面図である。FIG. 4 is a sectional view showing the second half of the process of manufacturing a MOS transistor according to the second embodiment.
【００５５】本実施例は第１実施例で示した図３（ａ）
の工程における、ＳＩＴＯＸ−ＴｉＳｉ2の形成時の未
反応Ｔｉを選択的に除去する。その後に安定したＴｉＳ
ｉ2を形成するために９００℃程度の高温アニールを施
す。そしてＡｌ配線を埋め込むために新たにＴｉを堆積
させるものである。以下その工程を説明する。This embodiment is different from the first embodiment shown in FIG.
Unreacted Ti at the time of forming SITOX-TiSi 2 in the step ( 1 ) is selectively removed. After that, stable TiS
High temperature annealing at about 900 ° C. is performed to form i 2 . Then, Ti is newly deposited to bury the Al wiring. The steps will be described below.
【００５６】本実施例は、まず第１実施例で示した
（１）〜（６）の工程を経てシリコン基板１に層間絶縁
膜をパターニングし接続孔１５およびこの接続孔１５の
表面に薄い酸化膜を形成する。In this embodiment, the interlayer insulating film is patterned on the silicon substrate 1 through the steps (1) to (6) shown in the first embodiment, and the connection hole 15 and the surface of the connection hole 15 are thinly oxidized. Form a film.
【００５７】（７）図４（ａ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
０を形成する。この時シリコン基板１の温度を６００℃
程度まで上昇させる。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ これによってスパッタリングする金属原子は下地Ｓｉと
次々に反応するために接続孔１５内に拡散する。原子は
接続孔１５内に流動するために接続孔１５の底部に均一
にＴｉ原子を供給できる。結果として、安定した膜厚の
Ｔｉシリサイドを形成できる。[0057] (7) 4 of the contact hole 15 as shown in (a)
Ti1 is formed on the entire surface of the silicon substrate 1 including the bottom and side walls.
0 is formed. At this time, the temperature of the silicon substrate 1 is set to 600 ° C.
Raise to the extent. Example of Ti sputtering conditions: Ar = 40 sccm, pressure: 0.04 Pa, RF bias: 50 W, sputtering power: 1 kW, film thickness: 30 nm As a result, metal atoms to be sputtered diffuse into the connection holes 15 because they react with the underlying Si one after another. Since the atoms flow into the connection hole 15, Ti atoms can be uniformly supplied to the bottom of the connection hole 15. As a result, a Ti silicide having a stable film thickness can be formed.
【００５８】（８）図４（ｂ）に示す様に層間絶縁膜７
ａおよびＳＩＴＯＸ−ＴｉＳｉ2１１上の未反応のＴｉ
１０を選択的にエッチングする。 条件例 ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：２溶液に
１０分間浸す。(8) As shown in FIG. 4B, the interlayer insulating film 7
a and unreacted Ti on SITOX-TiSi 2 11
10 is selectively etched. Condition example: Immerse in a solution of NH 4 OH: H 2 O 2 : H 2 O = 1: 2: 2 for 10 minutes.
【００５９】次に安定したＴｉＳｉ2を形成するために
９００℃，３０秒程度の熱処理を行う。Next, a heat treatment is performed at 900 ° C. for about 30 seconds to form stable TiSi 2 .
【００６０】接続孔１５内はシリサイドを形成している
ために接続孔１５内のシート抵抗は１０Ω以下の低抵抗
を保つ。その後のＡｌ配線とのコンタクト抵抗も１０Ω
以下の低抵抗となる。さらに形成するシリサイドはＳＩ
ＴＯＸ−ＴｉＳｉ2１１であるので、５００℃の温度ま
でＡｌに対してバリヤ性を有する。Since silicide is formed in the connection hole 15, the sheet resistance in the connection hole 15 maintains a low resistance of 10Ω or less. Subsequent contact resistance with Al wiring is also 10Ω.
The following low resistance is obtained. The silicide to be formed is SI
Since it is TOX-TiSi 2 11, it has a barrier property against Al up to a temperature of 500 ° C.
【００６１】（９）図４（ｃ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
３を形成する。この場合もあらかじめ形成したＴｉＳｉ
2を通して、ＴｉとＳｉを反応させることによりＴｉの
カバレージを稼ぐため、Ｔｉ成膜時に６００℃程度の加
熱しながら堆積を行う。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ 次に接続孔１５の底部及び側壁部を含む、シリコン基板
１の全面にＡｌを形成する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ 次にレジストパターニングを行い、上記Ａｌのドライエ
ッチングを行い図４（ｃ）に示す様にしてＡｌ配線１２
を形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ， マイクロ波パワー １０００Ｗ，ＲＦパワー ５０Ｗ， 圧力 ２１．３Ｐａ 上記工程を経て本第２実施例によるＭＯＳトランジスタ
が製造される。[0061] (9) 4 of the contact hole 15 as shown in (c)
Ti1 is formed on the entire surface of the silicon substrate 1 including the bottom and side walls.
Form 3 In this case, too, the preformed TiSi
In order to increase the coverage of Ti by reacting Ti and Si through Step 2 , deposition is performed while heating at about 600 ° C. during Ti film formation. Example of Ti sputtering conditions: Ar = 40 sccm, pressure: 0.04 Pa, RF bias: 50 W, sputtering power: 1 kW, film thickness: 30 nm Next , the silicon substrate including the bottom and side wall of the connection hole 15
1 is formed on the entire surface of the substrate 1 . Example of Al sputtering conditions: Ar flow rate 40 sccm, pressure 0.04 Pa, sputtering power DC 1 kW, film thickness 500 nm Next, resist patterning is performed, and dry etching of the Al is performed, and the Al wiring 12 is formed as shown in FIG.
To form An example of the condition is to use an RF application type ECR etcher, a gas flow rate of BCl 3 / Cl 2 = 60/90 sccm, a microwave power of 1000 W, an RF power of 50 W, and a pressure of 21.3 Pa. Manufactured.
【００６２】次に図５および図６は第３実施例を示すＭ
ＯＳトランジスタ製造後半工程断面図である。FIGS. 5 and 6 show a third embodiment of the present invention.
FIG. 10 is a sectional view of the latter half of the process of manufacturing the OS transistor.
【００６３】本実施例は接続孔側部のＳｉＯ2上にＳｉ
Ｎを形成させることにより、その後成膜するＴｉの酸化
を抑える方法である。以下本実施例の工程を説明する。In the present embodiment, Si is formed on SiO 2 on the side of the connection hole.
This is a method in which the formation of N suppresses the oxidation of Ti to be formed later. Hereinafter, the steps of this embodiment will be described.
【００６４】本実施例は、まず第１実施例で示した
（１）〜（５）までの工程を経てシリコン基板１上に層
間絶縁膜をパターニングし接続孔１５を形成する。In this embodiment, first, through the steps (1) to (5) shown in the first embodiment, the interlayer insulating film is patterned on the silicon substrate 1 to form the connection holes 15.
【００６５】（６）図５（ａ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＳｉＮ
１４を形成する。 条件例 ガス ＳｉＨ4／ＮＨ3／Ｎ2＝１８０／５００／７２０ｓｃｃｍ， 温度 ２５０℃，圧力 ４０Ｐａ，膜厚 １００ｎｍ[0065] (6) 5 of the contact hole 15 as shown in (a)
SiN is applied to the entire surface of the silicon substrate 1 including the bottom and side walls.
14 is formed. Conditional example gas SiH 4 / NH 3 / N 2 = 180/500/720 sccm, temperature 250 ° C., pressure 40 Pa, film thickness 100 nm
【００６６】（７）図５（ｂ）に示す様にＳｉＮ１４を
エッチバックして層間絶縁膜７ａの側壁にＳｉＮ１４ａ
を形成する。次にＳｉＮ１４ａを有した接続孔１５の底
部及び側壁部を含む、シリコン基板１の全面にＴｉ１０
を形成する。 条件例 ガス ＣＨＦ3＝５０ｓｃｃｍ，ＲＦパワー １５０Ｗ，圧力 ２Ｐａ Ｔｉスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ(7) As shown in FIG. 5B, the SiN 14 is etched back to form a SiN 14a on the side wall of the interlayer insulating film 7a.
To form Next, the bottom of the connection hole 15 having the SiN 14a
Ti10 on the entire surface of the silicon substrate 1 including the portion and the side wall portion.
To form Condition example gas CHF 3 = 50 sccm, RF power 150 W, pressure 2 Pa Ti sputtering condition example Ar flow rate 40 sccm, pressure 0.04 Pa, sputtering power DC 1 KW, film thickness 500 nm
【００６７】（８）図５（ｃ）に示す様に未反応Ｔｉを
選択的にエッチする。 条件例 ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：２溶液に
１０分間浸す。(8) As shown in FIG. 5C, unreacted Ti is selectively etched. Condition example: Immerse in a solution of NH 4 OH: H 2 O 2 : H 2 O = 1: 2: 2 for 10 minutes.
【００６８】その後、安定したＴｉＳｉ2を形成するた
めに９００℃，３０秒程度の熱処理を加える。Thereafter, a heat treatment is applied at 900 ° C. for about 30 seconds to form stable TiSi 2 .
【００６９】（９）図６に示す様に接続孔１５の底部及
び側壁部を含む、シリコン基板１の全面にＴｉ１３を堆
積させる。この場合もあらかじめ形成したＴｉＳｉ2を
通して、ＴｉとＳｉを反応させることによりＴｉのカバ
レージを稼ぐため、Ｔｉ成膜時に６００℃程度の加熱を
しながら堆積を行う。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ 次に接続孔１５の底部及び側壁部を含む、シリコン基板
１の全面にＡｌを形成する。次にレジストパターニング
を行い、次いでメタル配線膜のドライエッチを行いＡｌ
配線１２を作りトランジスタを形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ， マイクロ波パワー １０００Ｗ，ＲＦパワー ５０Ｗ， 圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。[0069] (9) the bottom及of the contact hole 15 as shown in FIG. 6
Ti13 is deposited on the entire surface of the silicon substrate 1 including the sidewalls and the sidewalls . Also in this case, in order to increase the coverage of Ti by reacting Ti and Si through TiSi 2 formed in advance, deposition is performed while heating at about 600 ° C. during Ti film formation. Example of Ti sputtering conditions: Ar = 40 sccm, pressure: 0.04 Pa, RF bias: 50 W, sputtering power: 1 kW, film thickness: 30 nm Next , the silicon substrate including the bottom and side wall of the connection hole 15
1 is formed on the entire surface of the substrate 1 . Next, resist patterning is performed, and then dry etching of the metal wiring
A wiring 12 is formed to form a transistor. An example of the condition is to use an RF application type ECR etcher, a gas flow rate of BCl 3 / Cl 2 = 60/90 sccm, a microwave power of 1000 W, an RF power of 50 W, and a pressure of 21.3 Pa. The MOS transistor according to this embodiment is manufactured through the above steps. You.
【００７０】次にレジストパターニングを行い、次いで
メタル配線膜のドライエッチを行いＡｌ配線１２を作り
トランジスタを形成する。条件例は、ＲＦ印加型ＥＣＲ
エッチャーを使用、ガス流量 ＢＣｌ3／Ｃｌ2＝６０／
９０ｓｃｃｍ，マイクロ波パワー １０００Ｗ，ＲＦパ
ワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。Next, resist patterning is performed, and then dry etching of the metal wiring film is performed to form an Al wiring 12 and form a transistor. Condition example is RF applied ECR
Using an etcher, gas flow rate BCl 3 / Cl 2 = 60 /
90 sccm, microwave power 1000 W, RF power 50 W, pressure 21.3 Pa Through the above steps, the MOS transistor according to the present embodiment is manufactured.
【００７１】次に図７は本発明による第４実施例を示す
ＭＯＳトランジスタ製造後半工程断面図である。FIG. 7 is a sectional view showing the latter half of the process of manufacturing a MOS transistor according to a fourth embodiment of the present invention.
【００７２】本実施例は、Ｓｉと反応するための拡散す
る主な原子（move spieces）が金属である場合を示す。
（Ｔｉの場合は move speicesがＳｉである。）接続孔
内のカバレージを積極的に向上させるためにはスパッタ
リングする原子の拡散を接続孔内へより活発に生じさせ
る必要がある。Ｓｉとの反応の move spieces がスパッ
タリングする金属原子であれば接続孔の金属は流動し易
くなる。This embodiment shows a case where the main diffusing atoms (move spieces) for reacting with Si are metal.
(In the case of Ti, the move speices are Si.) In order to positively improve the coverage in the connection hole, it is necessary to cause diffusion of atoms to be sputtered more actively into the connection hole. If the move spieces of the reaction with Si are metal atoms to be sputtered, the metal in the connection hole will flow more easily.
【００７３】その例として反応の move spieces が金属
である物質は，Ｃｏ，Ｎｉ，Ｐｄ等の遷移金属のシリサ
イドが考えられる。As an example, a substance in which the move spieces of the reaction are metals may be a silicide of a transition metal such as Co, Ni or Pd.
【００７４】Ｃｏを例とした工程を以下に説明する。A process using Co as an example will be described below.
【００７５】本実施例は、まず第１実施例で示した
（１）〜（４）までの工程を経て図７（ａ）に示す様に
シリコン基板１上に層間絶縁膜７ａおよび接続孔１５を
形成する。In this embodiment, first, through the steps (1) to (4) shown in the first embodiment, the interlayer insulating film 7a and the connection holes 15 are formed on the silicon substrate 1 as shown in FIG. To form
【００７６】（５）図７（ｂ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＣｏ１
６を形成する。この時シリコン基板１の温度を６００℃
程度まで加熱する。 Ｃｏスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，温度 ６００℃， スパッタパワー １ＫＷ，膜厚 ３０ｎｍ 図７（ｂ）に示す様に接続孔１５の底部にＣｏシリサイ
ドＣｏＳｉ2１７が形成される。またＣｏは接続孔１５
の側壁部にもオーバーハング形状にはならず、カバレー
ジ良く形成される。[0076] (5) 7 of the contact hole 15 as shown in (b)
Co1 is coated on the entire surface of the silicon substrate 1 including the bottom and side walls.
6 is formed. At this time, the temperature of the silicon substrate 1 is set to 600 ° C.
Heat to a degree. Example of Co sputtering conditions Ar = 40 sccm, pressure 0.04 Pa, RF bias 50 W, temperature 600 ° C., sputtering power 1 kW, film thickness 30 nm As shown in FIG. 7B, Co silicide CoSi 2 17 is provided at the bottom of the connection hole 15. It is formed. Co is the connection hole 15
Is not formed in an overhang shape on the side wall portion, but is formed with good coverage.
【００７７】（６）接続孔１５の底部及び側壁部を含
む、シリコン基板１の全面にＡｌを高温スパッタで形成
する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， 温度 ５００℃，スパッタパワーＤＣ １ＫＷ， 膜厚５００ｎｍ この時、接続孔１５内に均一にＣｏが堆積しているため
に、ＡｌはＣｏと反応しながら接続孔１５の底部から上
方へ均一に埋め込んで行く。従って接続孔１５の完全平
坦化を可能となる。(6) Including the bottom and side walls of the connection hole 15
First, Al is formed on the entire surface of the silicon substrate 1 by high-temperature sputtering. Example of Al sputtering conditions Ar flow rate 40 sccm, pressure 0.04 Pa, temperature 500 ° C., sputtering power DC 1 KW, film thickness 500 nm At this time, since Co is uniformly deposited in the connection hole 15, Al reacts with Co. While from the bottom of the connection hole 15
Embed evenly toward the end . Therefore, the connection hole 15 can be completely flattened.
【００７８】次にレジストパターニングを行い、次いで
メタル配線膜のドライエッチを行い図７（ｃ）に示す様
にＡｌ配線１２を作りトランジスタを形成する。条件例
は、ＲＦ印加型ＥＣＲエッチャーを使用、ガス流量 Ｂ
Ｃｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ，マイクロ波パワー
１０００Ｗ，ＲＦパワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。Next, resist patterning is performed, and then dry etching of the metal wiring film is performed to form an Al wiring 12 as shown in FIG. 7C to form a transistor. The condition example uses the RF application type ECR etcher, gas flow rate B
Cl 3 / Cl 2 = 60/90 sccm, microwave power 1000 W, RF power 50 W, pressure 21.3 Pa Through the above steps, the MOS transistor according to the present embodiment is manufactured.
【００７９】尚、本発明は、本実施例に限定するもので
はなく、本目的が達成できれば他の物質、方法を用いて
も良い。The present invention is not limited to the present embodiment, and other substances and methods may be used as long as the object can be achieved.
【００８０】例えば、Ａｌの替りにＡｌ合金、もしくは
Ａｌ以外のＣｕ，Ａｇ，Ｗ，Ｍｏ等の金属、Ａｌとの反
応物質であるＴｉの替りに、Ｗ，Ｍｏ等の高融点金属，
貴金属、遷移金属、半導体物質を用いても良い。For example, instead of Al, an Al alloy or a metal other than Al, such as Cu, Ag, W, or Mo, or a high melting point metal, such as W or Mo, instead of Ti, which is a reactant with Al.
Noble metals, transition metals, and semiconductor materials may be used.
【００８１】[0081]
【発明の効果】以上説明した様に、本発明によれば、Ｔ
ｉ等の金属を接続孔の底部の下地シリコン基板と反応さ
せながら堆積させるので、Ｔｉ等の拡散が活発に起こり
接続孔内のカバレージを改善することが出来、しかもフ
ィールド酸化膜のエッジ部の接合リークの問題点を解決
することが出来る。As described above, according to the present invention, T
Since the metal such as i is deposited while reacting with the underlying silicon substrate at the bottom of the connection hole, Ti and the like are actively diffused, the coverage in the connection hole can be improved, and the edge of the field oxide film is joined. The problem of the leak can be solved.
【００８２】また高温Ａｌを埋め込むために必要な下地
物質（Ｔｉ等）が接続孔内に均一に形成されるために、
埋め込む高温Ａｌを均一に形成されるために、埋め込む
高温Ａｌを均一に埋め込むことが出来る。Since the base material (Ti or the like) necessary for embedding high-temperature Al is uniformly formed in the connection hole,
Since the high-temperature Al to be embedded is uniformly formed, the high-temperature Al to be embedded can be uniformly embedded.
【００８３】また接続孔内に安定した厚さのＴｉ等を堆
積することが出来るので、接続孔内のみにＴｉ等のシリ
サイドを安定して形成することが出来る。Further, since a stable thickness of Ti or the like can be deposited in the connection hole, silicide such as Ti can be stably formed only in the connection hole.
【００８４】またＡｌとの接続部のＳＩＴＯＸ−シリサ
イド（例えばＴｉＳｉ2）は酸化物がＡｌに対してバリ
ア性を有し、バリアメタルとして働きしかも、低抵抗な
シート抵抗を維持することが出来る。The oxide of SITOX-silicide (eg, TiSi 2 ) at the connection portion with Al has a barrier property against Al, works as a barrier metal, and can maintain a low sheet resistance.
【図面の簡単な説明】[Brief description of the drawings]
【図１】第１実施例を示すＭＯＳトランジスタ製造前半
工程断面図である。FIG. 1 is a sectional view showing a first half of a process of manufacturing a MOS transistor according to a first embodiment.
【図２】第１実施例を示すＭＯＳトランジスタ製造中半
工程断面図である。FIG. 2 is a cross-sectional view showing a half-step during manufacturing of a MOS transistor, showing a first embodiment;
【図３】第１実施例を示すＭＯＳトランジスタ製造後半
工程断面図である。FIG. 3 is a sectional view showing a second half of the process of manufacturing the MOS transistor, showing the first embodiment;
【図４】第２実施例を示すＭＯＳトランジスタ製造後半
工程断面図である。FIG. 4 is a sectional view showing a second half of a process of manufacturing a MOS transistor according to a second embodiment;
【図５】第３実施例を示すＭＯＳトランジスタ製造後半
工程断面図（その１）である。FIG. 5 is a sectional view (part 1) of a second half of the process of manufacturing a MOS transistor according to the third embodiment;
【図６】第３実施例を示すＭＯＳトランジスタ製造後半
工程断面図（その２）である。FIG. 6 is a sectional view (part 2) of the latter half of the process of manufacturing the MOS transistor, showing the third embodiment;
【図７】第４実施例を示すＭＯＳトランジスタ製造後半
工程断面図である。FIG. 7 is a sectional view of the latter half of the process of manufacturing a MOS transistor, showing a fourth embodiment;
【図８】本発明による埋め込み効果のメカニズムを説明
する断面図である。FIG. 8 is a cross-sectional view illustrating a mechanism of an embedding effect according to the present invention.
【図９】従来例を示すＭＯＳトランジスタ製造前半工程
断面図である。FIG. 9 is a sectional view of a first half of a process of manufacturing a MOS transistor showing a conventional example.
【図１０】従来例を示すＭＯＳトランジスタ製造後半工
程断面図である。FIG. 10 is a sectional view showing the latter half of the process of manufacturing a MOS transistor, showing a conventional example.
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート電極 ４ ゲート酸化膜 ５ ＬＤＤ拡散領域 ６ イオン注入（Ａｓ ｏｒ ＢＦ2 ） ７ 層間膜 ８ 拡散層 ９ 酸化膜 １０，１３ Ｔｉ １１，２１ ＳＩＴＯＸ−ＴｉＳｉ2 １２ Ａｌ配線 １４，１４ａ シリコン窒化膜（ＳｉＮ） １５ 接続孔 １６ Ｃｏ １７ ＣｏＳｉ2 １８ サイドウォールReference Signs List 1 silicon substrate 2 field oxide film 3 gate electrode 4 gate oxide film 5 LDD diffusion region 6 ion implantation (As or BF 2 ) 7 interlayer film 8 diffusion layer 9 oxide film 10, 13 Ti 11, 21 SITOX-TiSi 2 12 Al wiring 14, 14a Silicon nitride film (SiN) 15 Connection hole 16 Co 17 CoSi 2 18 Side wall
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/3205 H01L 21/3213 H01L 21/768 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/28-21/288 H01L 21/44-21/445 H01L 29/40-29/43 H01L 29 / 47 H01L 29/872 H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (5)
間絶縁膜をパターニングして形成した接続孔に配線材料
を埋め込む、接続孔埋め込み形成方法であって、 前記層間絶縁膜をパターニングして接続孔を形成した後
に、前記接続孔にシリサイドを形成するための金属を、
前記シリコン基板と前記シリサイドを形成するための金
属とが反応する温度で堆積する工程を含むことを特徴と
する接続孔埋め込み形成方法。1. A method for burying a connection material, wherein a wiring material is buried in a connection hole formed by patterning an interlayer insulating film formed over the entire surface of a silicon substrate, wherein the connection hole is formed by patterning the interlayer insulating film. After forming, a metal for forming a silicide in the connection hole,
A method for burying a connection hole, comprising: depositing at a temperature at which the silicon substrate and a metal for forming the silicide react.
遷移金属であることを特徴とする請求項１に記載の接続
孔埋め込み形成方法。2. The method according to claim 1, wherein the metal for forming the silicide is a transition metal.
徴とする請求項２に記載の接続孔埋め込み形成方法。3. The method according to claim 2, wherein the transition metal is cobalt.
間絶縁膜をパターニングして形成した接続孔に配線材料
を埋め込む、接続孔埋め込み形成方法であって、 前記層間絶縁膜をパターニングして接続孔を形成した後
に、前記接続孔にシリサイドを形成するための金属を、
前記シリコン基板と前記シリサイドを形成するための金
属とが反応する温度で堆積する工程と、 前記シリコン基板と反応していない金属を除去する工程
と、 前記金属とシリコン基板との反応物質を安定化させるた
めに高温熱処理を行う工程と、 前記接続孔内に前記シリサイドを形成するための金属
を、前記シリコン基板と、前記シリサイドを形成するた
めの金属とが反応する温度で堆積する工程を含むことを
特徴とする接続孔埋め込み形成方法。4. A method for burying a wiring material in a connection hole formed by patterning an interlayer insulating film formed over the entire surface of a silicon substrate, wherein the connection hole is formed by patterning the interlayer insulating film. After forming, a metal for forming a silicide in the connection hole,
Depositing at a temperature at which the silicon substrate reacts with a metal for forming the silicide; removing metal not reacting with the silicon substrate; stabilizing a reactant between the metal and the silicon substrate. Performing a high-temperature heat treatment for depositing the metal for forming the silicide in the connection hole at a temperature at which the silicon substrate and the metal for forming the silicide react with each other. A method for forming a buried connection hole.
間絶縁膜をパターニングして形成した接続孔に配線材料
を埋め込む、接続孔埋め込み形成方法であって、 前記層間絶縁膜をパターニングして接続孔を形成した後
に、該接続孔の底部に薄い酸化膜を形成する工程と、 前記接続孔にシリサイドを形成するための金属を、前記
シリコン基板と前記シリサイドを形成するための金属と
が反応する温度で堆積する工程を含むことを特徴とする
接続孔埋め込み形成方法。5. A method for burying a connection material, wherein a wiring material is buried in a connection hole formed by patterning an interlayer insulating film formed over the entire surface of a silicon substrate, wherein the connection hole is formed by patterning the interlayer insulating film. Forming a thin oxide film at the bottom of the contact hole after forming the contact hole; and a temperature at which the metal for forming silicide in the contact hole reacts with the silicon substrate and the metal for forming the silicide. A step of depositing a contact hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13698892A JP3208599B2 (en) | 1992-05-28 | 1992-05-28 | Connection hole filling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13698892A JP3208599B2 (en) | 1992-05-28 | 1992-05-28 | Connection hole filling method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335330A JPH05335330A (en) | 1993-12-17 |
| JP3208599B2 true JP3208599B2 (en) | 2001-09-17 |
Family
ID=15188160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13698892A Expired - Fee Related JP3208599B2 (en) | 1992-05-28 | 1992-05-28 | Connection hole filling method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208599B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| RU217094U1 (en) * | 2022-12-18 | 2023-03-16 | Владимир Васильевич Галайко | Knife of guillotine shears |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297415B2 (en) * | 2000-02-09 | 2002-07-02 | 株式会社半導体先端テクノロジーズ | Method for manufacturing semiconductor device |
| JP2007116186A (en) * | 2006-12-04 | 2007-05-10 | Renesas Technology Corp | Semiconductor device and method of manufacturing same |
| JP2020021870A (en) * | 2018-08-02 | 2020-02-06 | ルネサスエレクトロニクス株式会社 | Semiconductor device and method for manufacturing the same |
-
1992
- 1992-05-28 JP JP13698892A patent/JP3208599B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| RU217094U1 (en) * | 2022-12-18 | 2023-03-16 | Владимир Васильевич Галайко | Knife of guillotine shears |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335330A (en) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| US6967160B1 (en) | Method of manufacturing semiconductor device having nickel silicide with reduced interface roughness | |
| US6825113B2 (en) | Asymmetric, double-sided self-aligned silicide and method of forming the same | |
| US5652180A (en) | Method of manufacturing semiconductor device with contact structure | |
| KR100214036B1 (en) | Aluminum metallization method | |
| US5739064A (en) | Second implanted matrix for agglomeration control and thermal stability | |
| US6740587B2 (en) | Semiconductor device having a metal silicide layer and method for manufacturing the same | |
| JPH05102078A (en) | Method for forming two layers on silicon substrate and method for forming packing material for contact region on silicon substrate | |
| JP3469595B2 (en) | Method of forming silicide plug in semiconductor device | |
| JP3208599B2 (en) | Connection hole filling method | |
| US6951786B2 (en) | Method of forming a stack of refractory metal nitride over refractory metal silicide over silicon | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| US5286678A (en) | Single step salicidation process | |
| US6022798A (en) | Method of forming an interconnect using thin films of Ti and TiN | |
| US6241859B1 (en) | Method of forming a self-aligned refractory metal silicide layer | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| KR100289372B1 (en) | A method of forming polycide | |
| KR100268965B1 (en) | Semiconductor device and method of forming the same | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JPH0661359A (en) | Semiconductor device wiring connection and forming method thereof | |
| JPH06151356A (en) | Semiconductor device and manufacture of semiconductor device | |
| JP3451634B2 (en) | Metal material deposition method | |
| US5924010A (en) | Method for simultaneously fabricating salicide and self-aligned barrier | |
| JP3297776B2 (en) | Wiring connection structure and method of manufacturing the same | |
| JP2900897B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |