JP2900897B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2900897B2 JP2900897B2 JP28364596A JP28364596A JP2900897B2 JP 2900897 B2 JP2900897 B2 JP 2900897B2 JP 28364596 A JP28364596 A JP 28364596A JP 28364596 A JP28364596 A JP 28364596A JP 2900897 B2 JP2900897 B2 JP 2900897B2
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- metal film
- titanium
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板の拡散層やポリシリコン電極
等の表面に自己整合的に高融点金属のシリサイド層を形
成する方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a refractory metal silicide layer in a self-aligning manner on a surface of a diffusion layer of a semiconductor substrate or a polysilicon electrode.
【０００２】[0002]
【従来の技術】半導体素子の微細化や高密度化に伴い、
現在では０．１５〜０．２５μｍの寸法基準で設計され
たメモリデバイスやロジックデバイス等の超高集積化の
半導体装置が提供されている。このような半導体装置の
高集積化に伴い、ゲート電極長や拡散層幅の縮小や、こ
れらの膜厚の低減が要求されるようになる。ところが、
これらゲート電極長や拡散層幅の縮小や膜厚の低減は、
必然的にこれらの電気抵抗の増加をまねき、回路の遅延
に大きな影響をおよぼすことになる。そこで、微細化さ
れた素子においては、ポリシリコンで形成されたゲート
電極や、単結晶シリコン基板の拡散層の表面領域にシリ
サイド層を形成して低抵抗化を図っている。このシリサ
イド層は、特に高融点金属を用いたシリサイド層を自己
整合により形成するサリサイド化技術により形成され
る。2. Description of the Related Art As semiconductor devices become finer and higher in density,
At present, ultra-highly integrated semiconductor devices such as memory devices and logic devices designed on the basis of dimensions of 0.15 to 0.25 μm are provided. With the increase in the degree of integration of such a semiconductor device, a reduction in the length of the gate electrode and the width of the diffusion layer and a reduction in the thickness of these layers have been required. However,
These reductions in gate electrode length, diffusion layer width, and film thickness
Inevitably, these electric resistances increase, which has a great effect on circuit delay. Therefore, in a miniaturized element, a silicide layer is formed on a surface of a gate electrode formed of polysilicon or a diffusion layer of a single crystal silicon substrate to reduce the resistance. This silicide layer is formed by a salicidation technique for forming a silicide layer using a refractory metal by self-alignment.
【０００３】図１７及び図１８はこのようなシリサイド
層の製造方法の一例を工程順に示す断面図である。先
ず、図１７（ａ）のように、シリコン基板１０１の所定
の領域にＬＯＣＯＳ法により素子分離絶縁膜１０２が形
成される。また、シリコン基板１０１の素子領域にはチ
ャネルストッパ用の不純物がイオン注入され、その上で
熱酸化法によりゲート絶縁膜１０３が形成される。次い
で、ＣＶＤ法により全面に膜厚１５０ｎｍ程度のポリシ
リコン膜が形成され、リン等の不純物がドープされて低
抵抗化される。その後、フォトリソグラフィ技術により
パターン形成し、ゲート電極１０４が形成される。しか
る上で、ＣＶＤ法により全面にシリコン酸化膜が堆積さ
れ、かつ異方性エッチングによりこのシリコン酸化膜を
エッチングすることで、ゲート電極１０４の側面にスペ
ーサ１０５が形成される。そして、シリコン基板１０１
に対して砒素やボロン等の不純物がイオン注入され、８
００ないし１０００℃の熱処理によりソース・ドレイン
領域としての拡散層１０６が形成される。FIGS. 17 and 18 are sectional views showing an example of a method for manufacturing such a silicide layer in the order of steps. First, as shown in FIG. 17A, an element isolation insulating film 102 is formed in a predetermined region of a silicon substrate 101 by a LOCOS method. Further, an impurity for a channel stopper is ion-implanted into the element region of the silicon substrate 101, and a gate insulating film 103 is formed thereon by a thermal oxidation method. Next, a polysilicon film having a thickness of about 150 nm is formed on the entire surface by the CVD method, and impurities such as phosphorus are doped to lower the resistance. After that, a pattern is formed by a photolithography technique, and the gate electrode 104 is formed. Then, a silicon oxide film is deposited on the entire surface by the CVD method, and the silicon oxide film is etched by anisotropic etching, whereby spacers 105 are formed on the side surfaces of the gate electrode 104. Then, the silicon substrate 101
Impurities such as arsenic and boron are ion-implanted into
A diffusion layer 106 as a source / drain region is formed by a heat treatment at 00 to 1000 ° C.
【０００４】次いで、図１７（ｂ）のように、スパッタ
法により全面に５０ｎｍ程度の膜厚のチタン膜１０７が
形成される。そして、常圧の窒素雰囲気中でランプアニ
ール装置等を用いて６００から６５０℃の温度で３０秒
から６０秒間の熱処理が行われる。これにより、チタン
膜１０７は窒素が拡散されて窒化チタン膜１０８とな
り、かつゲート電極１０４や拡散層１０６等のシリコン
に接触されている領域でシリサイド化反応が行われ、図
１７（ｃ）のように、その界面にチタンシリサイド層１
０９が形成される。このチタンシリサイド層１０９は、
６０μΩ・ｃｍ程度の電気抵抗率の高い結晶構造のＣ４
９構造チタンシリサイド層である。Then, as shown in FIG. 17B, a titanium film 107 having a thickness of about 50 nm is formed on the entire surface by sputtering. Then, heat treatment is performed at a temperature of 600 to 650 ° C. for 30 seconds to 60 seconds in a nitrogen atmosphere at normal pressure using a lamp annealing apparatus or the like. As a result, the titanium film 107 is diffused with nitrogen to become a titanium nitride film 108, and a silicidation reaction is performed in a region in contact with silicon, such as the gate electrode 104 and the diffusion layer 106, as shown in FIG. And a titanium silicide layer 1 at the interface.
09 is formed. This titanium silicide layer 109
C4 with a crystal structure of high electrical resistivity of about 60 μΩcm
This is a 9-structure titanium silicide layer.
【０００５】しかる後、図１８（ａ）のように、アンモ
ニア水溶液と過酸化水素水の混合した化学薬液でシリサ
イド化されていない窒化チタン膜１０８をエッチング除
去する。これにより、前記チタンシリサイド層１０９の
みがシリコンの表面に残される。さらに、常圧の窒素雰
囲気中で８５０℃程度の第２の熱処理を６０秒程度行う
と、図１８（ｂ）のように、前記したＣ４９構造のチタ
ンシリサイド層１０９は、２０μΩ・ｃｍ程度の電気抵
抗率の低い結晶構造のＣ５４構造のチタンシリサイド層
１１１に変えられる。After that, as shown in FIG. 18A, the titanium nitride film 108 that has not been silicided is removed by etching with a chemical solution obtained by mixing an aqueous ammonia solution and a hydrogen peroxide solution. As a result, only the titanium silicide layer 109 remains on the surface of silicon. Further, when a second heat treatment at about 850 ° C. is performed for about 60 seconds in a nitrogen atmosphere at normal pressure, as shown in FIG. 18B, the titanium silicide layer 109 having the C49 structure has an electric charge of about 20 μΩ · cm. It can be changed to a titanium silicide layer 111 having a C54 structure having a crystal structure with low resistivity.
【０００６】ここで、前記チタンシリサイド層１０９の
形成を窒素雰囲気で行うのは次の理由による。チタンと
シリコンのシリサイド反応においては、拡散種はシリコ
ンである。ここで、シリコンは拡散によって素子分離絶
縁膜１０２等の酸化膜上にも拡散され、この酸化膜上に
まで拡散されたシリコンがチタンと反応すると、酸化膜
の上にもチタンシリサイド層が形成されてしまい、酸化
膜による絶縁が不良となり、いわゆるオーバーグロース
が発生される。これを防止するためには、窒素雰囲気で
の熱処理を行うことにより、チタンと窒素が反応して窒
化チタンを形成させる。この窒化チタンの反応温度はシ
リサイド反応温度よりも低いため、酸化膜上のチタンは
窒化チタンの成膜に消費され、シリコンと反応しなくな
り、前記したチタンシリサイド層が形成されない。これ
により、シリコン領域にのみ自己整合的にチタンシリサ
イド層を形成することが可能となる。The reason why the formation of the titanium silicide layer 109 is performed in a nitrogen atmosphere is as follows. In the silicide reaction between titanium and silicon, the diffusion species is silicon. Here, silicon is also diffused on an oxide film such as the element isolation insulating film 102 by diffusion, and when the silicon diffused on this oxide film reacts with titanium, a titanium silicide layer is also formed on the oxide film. As a result, insulation by the oxide film becomes defective, and so-called overgrowth occurs. In order to prevent this, heat treatment is performed in a nitrogen atmosphere, whereby titanium and nitrogen react to form titanium nitride. Since the reaction temperature of the titanium nitride is lower than the silicide reaction temperature, the titanium on the oxide film is consumed for forming the titanium nitride, does not react with silicon, and the titanium silicide layer is not formed. This makes it possible to form the titanium silicide layer only in the silicon region in a self-aligned manner.
【０００７】このようなオーバーグロースを防止したチ
タンシリサイド層の形成を助長する製造方法としては、
例えば、特開平３−７３５３３号公報に記載の技術を利
用することも可能である。この製造方法は、図１７
（ａ）で説明した工程と同様に、図１９（ａ）のよう
に、シリコン基板１０１に素子分離絶縁膜１０２、ゲー
ト酸化膜１０３、ゲート電極１０４、ストッパ１０５を
形成した後、図１９（ｂ）のように、全面に２０ｎｍ程
度のチタン膜１０７と、窒化チタン膜１０８とを積層状
態で形成する。しかる上で、窒素雰囲気の熱処理を行
い、図１９（ｃ）のように、シリコンとチタン膜１０７
との界面にチタンシリサイド層１０９を形成する。その
後は、図２０（ａ）及び（ｂ）に示すように、窒化チタ
ン膜１０８と窒素が含有されたチタン膜１０７を除去
し、第２の熱処理を行ってＣ４９構造をＣ５４構造のチ
タンシリサイド層１１１に変えることで、チタンシリサ
イド層が形成される。As a production method for promoting the formation of a titanium silicide layer in which such overgrowth is prevented,
For example, it is also possible to use the technology described in JP-A-3-73533. This manufacturing method is shown in FIG.
19A, after forming an element isolation insulating film 102, a gate oxide film 103, a gate electrode 104, and a stopper 105 on a silicon substrate 101 as in the process described in FIG. 2), a titanium film 107 of about 20 nm and a titanium nitride film 108 are formed on the entire surface in a laminated state. Then, a heat treatment in a nitrogen atmosphere is performed, and as shown in FIG.
A titanium silicide layer 109 is formed at the interface with the substrate. Thereafter, as shown in FIGS. 20A and 20B, the titanium nitride film 108 and the titanium film 107 containing nitrogen are removed, and a second heat treatment is performed to change the C49 structure to a C54 structure titanium silicide layer. By changing to 111, a titanium silicide layer is formed.
【０００８】この公報に記載された製造方法では、チタ
ン膜１０７の上に窒化チタン膜１０８が存在しており、
その上で窒素雰囲気での熱処理を行っているため、チタ
ン膜１０７の表面にチタン酸化物が形成されることはな
く、層抵抗が低抵抗化できるという利点があり、さらに
チタン膜１０７に対して窒化チタン膜１０８から窒素を
供給し易くなり、前記したオーバーグロースを有効に防
止することが可能となる。In the manufacturing method described in this publication, a titanium nitride film 108 exists on a titanium film 107,
Since heat treatment in a nitrogen atmosphere is performed thereon, no titanium oxide is formed on the surface of the titanium film 107, and there is an advantage that the layer resistance can be reduced. Nitrogen is easily supplied from the titanium nitride film 108, and the above-described overgrowth can be effectively prevented.
【０００９】[0009]
【発明が解決しようとする課題】このような従来の製造
方法では、自己整合的にチタンシリサイド層を形成する
には有効であるが、半導体装置の微細化に伴いチタンシ
リサイド層の薄膜化を図った場合に、チタンシリサイド
層が好適に製造できないことがあるという問題が生じ
る。すなわち、半導体装置の微細化に伴い、チタンシリ
サイド層を形成するためのチタン膜も薄膜化が要求され
る。ここで、チタン膜を薄膜化すると、チタンにおける
窒化反応とシリサイド反応とが競合し易くなる。特に、
シリコンに砒素不純物が存在される場合には、シリサイ
ド反応速度が低下され、相対的に窒化反応が増加され、
その結果としてシリサイド層の厚さが極端に減少され
る。また、場合によってはチタンが全て窒化反応に消費
され、シリサイド層が形成されない場合も生じてしま
う。Although such a conventional manufacturing method is effective for forming a titanium silicide layer in a self-aligned manner, the thickness of the titanium silicide layer has been reduced with the miniaturization of semiconductor devices. In such a case, there arises a problem that the titanium silicide layer cannot be suitably manufactured. That is, with the miniaturization of semiconductor devices, the titanium film for forming the titanium silicide layer is also required to be thinner. Here, when the titanium film is made thinner, the nitridation reaction and the silicide reaction in titanium tend to compete with each other. In particular,
When arsenic impurities are present in silicon, the silicide reaction rate is reduced and the nitridation reaction is relatively increased,
As a result, the thickness of the silicide layer is extremely reduced. In some cases, all of the titanium is consumed in the nitridation reaction, and a silicide layer may not be formed.
【００１０】また、チタンシリサイド層の形成を窒素雰
囲気で行うときには、シリサイドプロセスに必要とされ
る相転移への影響を考慮する必要もある。すなわち、図
２１にＣ４９構造からＣ５４構造への構造相転移温度の
チタン膜厚依存性を示す。同図から判るように、３０ｎ
ｍ以下の膜厚では、窒化反応によりチタン中の窒素濃度
が増加して相転移温度が上昇される。このため、チタン
シリサイド層を形成した後に、低抵抗化を図るための第
２の熱処理温度が高温度化され、この高温度処理によっ
て既に形成されているソース・ドレイン領域等の拡散層
に影響を与え、素子特性を劣化させる原因となる。ま
た、シリサイド層の凝集反応との温度マージンを低下さ
せることにもなる。When the titanium silicide layer is formed in a nitrogen atmosphere, it is necessary to consider the influence on the phase transition required for the silicide process. That is, FIG. 21 shows the dependency of the structural phase transition temperature from the C49 structure to the C54 structure on the titanium film thickness. As can be seen from FIG.
When the film thickness is less than m, the concentration of nitrogen in titanium increases due to the nitriding reaction, and the phase transition temperature rises. For this reason, after the titanium silicide layer is formed, the second heat treatment temperature for lowering the resistance is increased, and this high temperature treatment affects the diffusion layers such as the source / drain regions already formed. And causes deterioration of device characteristics. In addition, the temperature margin with the aggregation reaction of the silicide layer is reduced.
【００１１】本発明の目的は、オーバーグロースを防止
する一方で、微細な素子に対する高融点金属シリサイド
層の形成を可能とし、かつ高温熱処理による素子の特性
劣化を防止することを可能とした半導体装置の製造方法
を提供することにある。An object of the present invention is to provide a semiconductor device capable of forming a high-melting-point metal silicide layer on a fine element and preventing deterioration of element characteristics due to high-temperature heat treatment, while preventing overgrowth. It is to provide a manufacturing method of.
【００１２】[0012]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン表面に第１の高融点金属膜を被着
し、かつ第１の高融点金属膜に対して窒素をイオン注入
により導入し、その上で熱処理してシリコンと第１の高
融点金属膜との界面に高融点金属シリサイド層を形成す
る工程を含んでおり、かつこの熱処理を窒素原子を含ま
ない雰囲気で行うことを特徴とする。また、本発明で
は、第１の高融点金属膜を被着した後に、この第１の高
融点金属膜の上にその高融点金属の酸化膜を形成し、そ
の上に窒素を含む第２の高融点金属膜を形成し、かつ熱
処理を行うことを特徴とする。あるいは、第１の高融点
金属膜を被着した後、または窒素を含む第２の高融点金
属膜を形成した後に、水素を含む雰囲気で熱処理して第
１の高融点金属膜を水素含有高融点金属膜に変質させ、
その上で熱処理を行う。According to a method of manufacturing a semiconductor device of the present invention, a first refractory metal film is deposited on a silicon surface, and nitrogen is ion-implanted into the first refractory metal film.
And forming a refractory metal silicide layer at the interface between silicon and the first refractory metal film by heat treatment thereon, and performing the heat treatment in an atmosphere containing no nitrogen atoms. It is characterized by. Further, in the present invention, after the first refractory metal film is deposited, an oxide film of the refractory metal is formed on the first refractory metal film, and the second refractory metal oxide film containing nitrogen is formed thereon. forming a refractory metal film, and is characterized by performing the heat treatment. Alternatively, after the first refractory metal film is deposited or after the second refractory metal film containing nitrogen is formed, the first refractory metal film is heat-treated in an atmosphere containing hydrogen so that the first refractory metal film has a high hydrogen content. Transform into a melting metal film,
Then, heat treatment is performed.
【００１３】[0013]
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１及び図２は本発明の第１の
実施形態を工程順に示す断面図である。先ず、図１
（ａ）のように、Ｐ導電型あるいはＰウェルが形成され
たシリコン基板１０１の所定の領域にＬＯＣＯＳ法によ
り素子分離絶縁膜１０２が形成される。また、シリコン
基板１０１の素子領域にはチャネルストッパ用の不純物
がイオン注入され、その上で熱酸化法により膜厚８ｎｍ
程度のゲート絶縁膜１０３が形成される。Next, an embodiment of the present invention will be described with reference to the drawings. 1 and 2 are sectional views showing a first embodiment of the present invention in the order of steps. First, FIG.
As shown in (a), an element isolation insulating film 102 is formed by a LOCOS method in a predetermined region of a silicon substrate 101 on which a P conductivity type or a P well is formed. Further, an impurity for channel stopper is ion-implanted into the element region of the silicon substrate 101, and then a film thickness of 8 nm is formed by a thermal oxidation method.
About a gate insulating film 103 is formed.
【００１４】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。Then, a film thickness of 100 is formed on the entire surface by CVD.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to lower the resistance. After that, a pattern is formed by a photolithography technique, and the gate electrode 104 is formed. Then, a film thickness of 1
By depositing a silicon oxide film of about 00 nm and etching this silicon oxide film by anisotropic etching, spacers 105 are formed on the side surfaces of the gate electrode 104. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is heat-treated at a temperature of about 900.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【００１５】次いで、図１（ｂ）のように、スパッタ法
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成され、さらにその上に窒化チタン膜１０８が５０ｎｍ
程度の膜厚に形成される。そして、アルゴン雰囲気中で
ランプアニール装置等を用いて７００℃で３０秒の熱処
理が行われる。これにより、チタン膜１０７はゲート電
極１０４や拡散層１０６等のシリコンに接触されている
領域でシリサイド化反応が行われ、図１（ｃ）のよう
に、その界面にＣ４９構造のチタンシリサイド層１０９
が形成される。Next, as shown in FIG. 1B, a titanium film 107 having a thickness of about 20 nm is formed on the entire surface by sputtering, and a titanium nitride film 108 is further formed thereon by 50 nm.
It is formed to a film thickness of about. Then, heat treatment is performed in an argon atmosphere at 700 ° C. for 30 seconds using a lamp annealing apparatus or the like. As a result, the titanium film 107 undergoes a silicidation reaction in regions that are in contact with silicon, such as the gate electrode 104 and the diffusion layer 106. As shown in FIG. 1C, the titanium silicide layer 109 having a C49 structure is formed at the interface.
Is formed.
【００１６】このとき、素子分離絶縁膜を構成する酸化
膜１０２上においては、チタン膜１０７の上に窒化チタ
ン膜１０８が存在しているため、熱処理時に窒化チタン
膜１０８からの窒素がチタン膜１０７に拡散されてチタ
ン膜１０７の上面側に窒素含有チタン１１０が形成さ
れ、チタン膜１０７におけるチタンの窒化反応が進めら
れ、拡散されてきたシリコンとチタンとが酸化膜１０２
上で反応することによるオーバーグロースが抑制され
る。At this time, since the titanium nitride film 108 is present on the titanium film 107 on the oxide film 102 constituting the element isolation insulating film, nitrogen from the titanium nitride film 108 is removed during the heat treatment. To form nitrogen-containing titanium 110 on the upper surface side of titanium film 107, the nitridation reaction of titanium in titanium film 107 proceeds, and the diffused silicon and titanium become oxide film 102.
Overgrowth due to the above reaction is suppressed.
【００１７】また、図３に酸化膜上でのアルゴン熱処理
と、窒素雰囲気での熱処理後における窒化チタン膜１０
８とチタン膜１０７の窒素原子の深さ分布を示す。アル
ゴン雰囲気での熱処理では、窒素が雰囲気から供給され
ないためチタン膜１０７へ窒素が拡散する一方で、窒化
チタン膜１０８中の窒素濃度は低減される。さらに、ア
ルゴン雰囲気の熱処理はチタン膜１０７中への窒素の拡
散深さも窒素雰囲気の熱処理に比較して浅くなる。この
ようにチタン膜１０７中における窒素の拡散が抑制され
ることで、チタン膜１０７がシリコンに接触されている
下面側の領域におけるチタンの窒化反応が抑制される。
したがって、素子の微細化に伴ってチタン膜１０７の膜
厚が低下された場合でも、シリコンとの接触領域では必
要な量のチタンによるシリサイド反応が確保され、好適
な薄さのシリサイド層が形成される。FIG. 3 shows an argon heat treatment on the oxide film and a titanium nitride film 10 after the heat treatment in the nitrogen atmosphere.
8 and the nitrogen atom depth distribution of the titanium film 107 are shown. In the heat treatment in an argon atmosphere, nitrogen is not supplied from the atmosphere, so that nitrogen is diffused into the titanium film 107, while the nitrogen concentration in the titanium nitride film 108 is reduced. Further, in the heat treatment in the argon atmosphere, the diffusion depth of nitrogen into the titanium film 107 is smaller than that in the heat treatment in the nitrogen atmosphere. By suppressing the diffusion of nitrogen in the titanium film 107 as described above, the nitridation reaction of titanium in the region on the lower surface side where the titanium film 107 is in contact with silicon is suppressed.
Therefore, even when the thickness of the titanium film 107 is reduced with miniaturization of the element, a silicide reaction by a necessary amount of titanium is ensured in a contact region with silicon, and a silicide layer having a suitable thickness is formed. You.
【００１８】しかる後、図２（ａ）のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒化チタ
ン膜１０８及び窒素含有チタン膜１１０をエッチング除
去する。これにより、前記チタンシリサイド層１０９の
みがゲート電極１０４や拡散層１０６等のシリコンの表
面に残される。その後、アルゴン雰囲気中で８００℃程
度の第２の熱処理を１０秒間行うと、図２（ｂ）のよう
に、前記したＣ４９構造のチタンシリサイド層１０９は
Ｃ５４構造のチタンシリサイド層１１１に変えられる。Thereafter, as shown in FIG. 2A, the titanium nitride film 108 and the nitrogen-containing titanium film 110 are removed by etching with a chemical solution obtained by mixing an aqueous ammonia solution and a hydrogen peroxide solution. As a result, only the titanium silicide layer 109 remains on the surface of the silicon such as the gate electrode 104 and the diffusion layer 106. Thereafter, when a second heat treatment at about 800 ° C. is performed for 10 seconds in an argon atmosphere, the titanium silicide layer 109 having the C49 structure is changed to the titanium silicide layer 111 having the C54 structure as shown in FIG. 2B.
【００１９】このとき、アルゴン熱処理を行うことによ
り、相転移温度のチタン膜厚の依存性は図４の通りであ
り、特にチタン膜厚が薄くされたときの相転移温度の上
昇がなく、図２１の窒素雰囲気の場合の特性に比較して
相転移温度を低くすることができる。したがって、Ｃ４
９構造のシリサイド層をＣ５４構造のシリサイド層に変
える際の処理温度を前記のように窒素雰囲気の場合より
も低減でき、ＭＯＳトランジスタ等の素子に対する高温
処理による特性劣化を防止することができる。At this time, the dependence of the phase transition temperature on the titanium film thickness by performing the argon heat treatment is as shown in FIG. 4, and there is no increase in the phase transition temperature particularly when the titanium film thickness is reduced. The phase transition temperature can be lowered as compared with the characteristics of the nitrogen atmosphere of No. 21. Therefore, C4
The processing temperature when the silicide layer having the 9 structure is changed to the silicide layer having the C54 structure can be lower than that in the case of the nitrogen atmosphere as described above, and the characteristic deterioration due to the high temperature processing for the element such as the MOS transistor can be prevented.
【００２０】図５及び図６は本発明の第２の実施形態を
製造工程順に示す断面図である。先ず、図５（ａ）のよ
うに、Ｐ導電型あるいはＰウェルが形成されたシリコン
基板１０１の所定の領域にＬＯＣＯＳ法により素子分離
絶縁膜１０２が形成される。また、シリコン基板１０１
の素子領域にはチャネルストッパ用の不純物がイオン注
入され、その上で熱酸化法により膜厚８ｎｍ程度のゲー
ト絶縁膜１０３が形成される。FIGS. 5 and 6 are cross-sectional views showing a second embodiment of the present invention in the order of manufacturing steps. First, as shown in FIG. 5A, an element isolation insulating film 102 is formed by a LOCOS method in a predetermined region of a silicon substrate 101 on which a P conductivity type or a P well is formed. Also, the silicon substrate 101
A channel stopper impurity is ion-implanted into the element region, and a gate insulating film 103 having a thickness of about 8 nm is formed thereon by thermal oxidation.
【００２１】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により膜厚１００ｎ
ｍ程度の全面にシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。Next, a film thickness of 100 is formed on the entire surface by CVD.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to lower the resistance. After that, a pattern is formed by a photolithography technique, and the gate electrode 104 is formed. Then, a film thickness of 100 n is formed by the CVD method.
By depositing a silicon oxide film on the entire surface of about m and etching the silicon oxide film by anisotropic etching, spacers 105 are formed on the side surfaces of the gate electrode 104. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is heat-treated at a temperature of about 900.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【００２２】次いで、図５（ｂ）のように、スパッタ法
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成される。そして、図５（ｃ）のように、このチタン膜
１０７に対して窒素原子を注入する。窒素の注入は、１
×１０15イオン／ｃｍ2 で５０ＫｅＶ程度のエネルギで
行われる。その後に、アルゴン雰囲気でランプアニール
装置等を用いて７００℃で３０秒の熱処理が行われる。
これにより、注入された窒素はチタン膜１０７中で拡散
されて窒素含有チタン膜１１０となり、図６（ａ）のよ
うに、このチタン膜１１０の下面においてゲート電極１
０４や拡散層１０６等のシリコンに接触されている領域
でシリサイド化反応が行われ、その界面にＣ４９構造の
チタンシリサイド層１０９が形成される。Next, as shown in FIG. 5B, a titanium film 107 having a thickness of about 20 nm is formed on the entire surface by sputtering. Then, as shown in FIG. 5C, nitrogen atoms are implanted into the titanium film 107. Nitrogen injection is 1
It is performed at an energy of about 50 KeV at × 10 15 ions / cm 2 . Thereafter, a heat treatment is performed at 700 ° C. for 30 seconds using a lamp annealing apparatus or the like in an argon atmosphere.
As a result, the implanted nitrogen is diffused in the titanium film 107 to form a nitrogen-containing titanium film 110, and as shown in FIG.
A silicidation reaction is performed in a region that is in contact with silicon, such as 04 and the diffusion layer 106, and a titanium silicide layer 109 having a C49 structure is formed at the interface.
【００２３】このとき、素子分離絶縁膜１０２等の酸化
膜上においては、チタン膜１０７が窒素含有チタン膜１
１０として形成されているため、窒素含有チタン膜１１
０におけるチタンの窒化反応が進められ、拡散されてき
たシリコンとチタンとが酸化膜１０２上で反応すること
によるオーバーグロースが抑制される。また、素子の微
細化に伴ってチタン膜１０７の膜厚を低減させた場合で
も、アルゴン雰囲気での熱処理では窒素含有チタン膜１
１０中における窒素の拡散が抑制されることで、窒素含
有チタン膜１１０がシリコンに接触されている下面側の
領域におけるチタンの窒化反応が抑制されるため、シリ
コンとの接触領域では好適な薄さのシリサイド層１０９
が形成される。At this time, on the oxide film such as the element isolation insulating film 102, the titanium film 107 is
10, the nitrogen-containing titanium film 11
Nitriding reaction of titanium is promoted at 0, silicon and titanium has been diffused over glow scan due to the reaction on the oxide film 102 is suppressed. Even when the thickness of the titanium film 107 is reduced with miniaturization of the element, the nitrogen-containing titanium film 1 is not heat-treated in an argon atmosphere.
Since the diffusion of nitrogen in the silicon nitride 10 is suppressed, the nitridation reaction of titanium in the region on the lower surface side where the nitrogen-containing titanium film 110 is in contact with silicon is suppressed. Silicide layer 109
Is formed.
【００２４】しかる後、図６（ｂ）のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒素含有
チタン１１０をエッチング除去する。これにより、前記
チタンシリサイド層１０９のみがシリコンの表面に残さ
れる。さらに、アルゴン雰囲気中で８００℃程度の第２
の熱処理を１０秒間行うと、前記したＣ４９構造のチタ
ンシリサイド層１０９はＣ５４構造のチタンシリサイド
層１１１に変えられる。Thereafter, as shown in FIG. 6B, the nitrogen-containing titanium 110 is removed by etching with a chemical solution obtained by mixing an aqueous ammonia solution and a hydrogen peroxide solution. As a result, only the titanium silicide layer 109 remains on the surface of silicon. Further, a second temperature of about 800 ° C. in an argon atmosphere is used.
Is performed for 10 seconds, the titanium silicide layer 109 having the C49 structure is changed to the titanium silicide layer 111 having the C54 structure.
【００２５】このときにも、アルゴン熱処理を行うこと
により、相転移温度を低くすることができる。したがっ
て、Ｃ４９構造のシリサイド層をＣ５４構造のシリサイ
ド層に変える際の処理温度を前記のように窒素雰囲気の
場合よりも低減でき、ＭＯＳトランジスタ等の素子に対
する高温処理による特性劣化を防止することができる。At this time, the phase transition temperature can be lowered by performing the argon heat treatment. Therefore, the processing temperature when changing the silicide layer having the C49 structure to the silicide layer having the C54 structure can be reduced as compared with the case of the nitrogen atmosphere as described above, and the characteristic deterioration due to the high temperature processing for the element such as the MOS transistor can be prevented. .
【００２６】ここで、前記各実施形態では、アルゴン雰
囲気においてシリサイド反応を行っているが、不活性ガ
スの雰囲気、例えばネオンやヘリウム等のガス雰囲気、
或いは真空雰囲気においても本発明を同様に適用するこ
とが可能である。また、この場合、高融点金属膜と、そ
の上の窒素を含む高融点金属膜の形成は同一装置の真空
中あるいは同一ガス雰囲気中で連続して行なわれること
が好ましい。さらに、その後の熱処理工程も同一装置の
真空中あるいは同一ガス雰囲気中で連続して行われるこ
とが好ましい。例えば、前記第１の実施形態に適用した
場合を説明すると、図１（ｂ）の工程において、シリコ
ン基板１０１はスパッタ装置の真空雰囲気内に設置さ
れ、スパッタ法により前記チタン膜１０７が形成され
る。さらに、シリコン基板１０１はこのスパッタ装置内
に保持されたまま、前記チタン膜１０７上に窒化チタン
膜１０８が形成される。引き続き、シリコン基板１０１
は同じスパッタ装置内に保持されたままランプ加熱によ
り加熱処理される。Here, in each of the above embodiments, the silicide reaction is performed in an argon atmosphere. However, an inert gas atmosphere, for example, a gas atmosphere such as neon or helium,
Alternatively, the present invention can be similarly applied in a vacuum atmosphere. In this case, it is preferable that the formation of the refractory metal film and the refractory metal film containing nitrogen thereon are continuously performed in the same apparatus in a vacuum or in the same gas atmosphere. Further, it is preferable that the subsequent heat treatment step is also performed continuously in the same apparatus in a vacuum or in the same gas atmosphere. For example, a case where the present invention is applied to the first embodiment will be described. In the step of FIG. 1B, the silicon substrate 101 is placed in a vacuum atmosphere of a sputtering apparatus, and the titanium film 107 is formed by a sputtering method. . Further, a titanium nitride film 108 is formed on the titanium film 107 while the silicon substrate 101 is held in the sputtering apparatus. Subsequently, the silicon substrate 101
Is heated by lamp heating while being held in the same sputtering apparatus.
【００２７】この手法では、チタン膜１０７や窒化チタ
ン膜１０８は成膜後に大気に曝されることがなく、チタ
ン膜１０７と窒化チタン膜１０８の界面、もしくは窒化
チタン膜１０８の表面が大気中の酸素によって酸化され
ることがない。特に、窒化チタン膜１０８の成膜後にラ
ンプ加熱を行う工程まで同一スパッタ装置内にシリコン
基板１０１を保持した場合には、この加熱工程の直前ま
で大気中の酸素による前記した酸化が防止される。これ
により、この加熱工程において酸素がチタン膜１０７中
に拡散してチタンとシリコンの反応を抑制するようなこ
とが防止でき、素子の微細化に伴ってチタン膜１０７の
膜厚が低下された場合でも、好適な薄さのシリサイド層
１０９，１１１が形成できる。According to this method, the titanium film 107 and the titanium nitride film 108 are not exposed to the atmosphere after they are formed, and the interface between the titanium film 107 and the titanium nitride film 108 or the surface of the titanium nitride film 108 is not exposed to the atmosphere. It is not oxidized by oxygen. In particular, when the silicon substrate 101 is held in the same sputtering apparatus until the step of performing lamp heating after the formation of the titanium nitride film 108, the above-described oxidation by atmospheric oxygen is prevented until immediately before this heating step. Thus, it is possible to prevent oxygen from diffusing into the titanium film 107 in this heating step to suppress the reaction between titanium and silicon, and to reduce the thickness of the titanium film 107 as the element is miniaturized. However, silicide layers 109 and 111 having a suitable thickness can be formed.
【００２８】一方、窒素を含む高融点金属から下層の高
融点金属への過剰な窒素原子の固相拡散を抑制して３０
ｎｍ以下の薄いチタン膜を用いても低抵抗率のシリサイ
ド層を形成することも可能である。図７及び図８はこの
手法を用いた本発明の第３の実施形態を工程順に示す断
面図である。ここでは、チタン膜を形成するまでは、第
１の実施形態と同様な工程が施される。すなわち、図７
（ａ）に示すように、Ｐ導電型あるいはＰウェルが形成
されたシリコン基板１０１の所定の領域にＬＯＣＯＳ法
により膜厚が３００ｎｍの素子分離絶縁膜１０２が形成
される。また、シリコン基板１０１の素子領域にはチャ
ネルストッパ用の不純物がイオン注入され、その上で熱
酸化法により膜厚８ｎｍ程度のゲート絶縁膜１０３が形
成される。On the other hand, solid-state diffusion of excessive nitrogen atoms from the refractory metal containing nitrogen to the lower refractory metal is suppressed, and
It is also possible to form a silicide layer having a low resistivity by using a thin titanium film having a thickness of not more than nm. 7 and 8 are sectional views showing a third embodiment of the present invention using this technique in the order of steps. Here, steps similar to those of the first embodiment are performed until the titanium film is formed. That is, FIG.
As shown in FIG. 1A, an element isolation insulating film 102 having a thickness of 300 nm is formed by a LOCOS method on a predetermined region of a silicon substrate 101 on which a P conductivity type or a P well is formed. Further, an impurity for a channel stopper is ion-implanted into the element region of the silicon substrate 101, and a gate insulating film 103 having a thickness of about 8 nm is formed thereon by a thermal oxidation method.
【００２９】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。Then, a film thickness of 100 is formed on the entire surface by the CVD method.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to lower the resistance. After that, a pattern is formed by a photolithography technique, and the gate electrode 104 is formed. Then, a film thickness of 1
By depositing a silicon oxide film of about 00 nm and etching this silicon oxide film by anisotropic etching, spacers 105 are formed on the side surfaces of the gate electrode 104. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is heat-treated at a temperature of about 900.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【００３０】次いで、図７（ｂ）のように、スパッタ法
により全面に３０ｎｍ以下の膜厚のチタン膜１０７が形
成される。そして、この直後にシリコン基板を大気に暴
露する。これにより、図７（ｃ）のように、前記チタン
膜１０７の表面が大気中の酸素と反応され、薄い酸化チ
タン膜１１２が形成される。その上で、図８（ａ）のよ
うに、この酸化チタン膜１１２の上に２０ｎｍ以下の膜
厚の窒化チタン膜１０８を成膜する。その後、アルゴン
雰囲気中でのランプアニールにより、７００℃で３０秒
の熱処理が行われ、チタン膜１０７がゲート電極１０４
や拡散層１０６等のシリコンに接触されている領域でシ
リサイド化反応が行われ、図８（ｂ）のように、その界
面にＣ４９構造のチタンシリサイド層１０９が形成され
る。Next, as shown in FIG. 7B, a titanium film 107 having a thickness of 30 nm or less is formed on the entire surface by sputtering. Then, immediately after this, the silicon substrate is exposed to the air. As a result, as shown in FIG. 7C, the surface of the titanium film 107 is reacted with oxygen in the atmosphere, and a thin titanium oxide film 112 is formed. Then, a titanium nitride film 108 having a thickness of 20 nm or less is formed on the titanium oxide film 112 as shown in FIG. Thereafter, heat treatment is performed at 700 ° C. for 30 seconds by lamp annealing in an argon atmosphere, and the titanium film 107 is
8B, a silicidation reaction is performed in a region in contact with silicon, such as the diffusion layer 106, and a titanium silicide layer 109 having a C49 structure is formed at the interface as shown in FIG. 8B.
【００３１】このとき、酸化膜１０２上においては、上
層の窒化チタン膜１０８からの窒素が酸化チタン膜１１
２を通してチタン膜１０７に拡散され、チタン膜１０７
の上面側に窒素含有チタン１１０が形成され、拡散され
てきたシリコンとチタンとが酸化膜１０２上で反応する
ことによるオーバーグロースが抑制される。その一方
で、酸化チタン膜１１２によって、窒化チタン膜１０８
からチタン膜１０７への窒素の過剰な固相拡散が抑制さ
れるため、シリコン基板１０１とチタン膜１０７との界
面でのシリサイド化反応が窒化反応によって過度に抑制
されることがなく、３０ｎｍ程度の薄いチタン膜１０７
においても所望とする厚さ、品質のチタンシリサイド層
１０９が形成される。その後の工程は第１の実施形態と
同じであり、図２（ａ）に示したように、アンモニア水
溶液と過酸化水素水の混合した化学薬液で窒化チタン膜
１０８及び窒素含有チタン膜１１０をエッチング除去し
てチタンシリサイド層１０９のみがゲート電極１０４や
拡散層１０６等のシリコンの表面に残される。さらに、
アルゴン雰囲気中で８００℃程度の第２の熱処理を１０
秒間行うと、図２（ｂ）のように、前記したＣ４９構造
のチタンシリサイド層１０９はＣ５４構造のチタンシリ
サイド層１１１に変えられる。At this time, on the oxide film 102, nitrogen from the upper titanium nitride film 108 is removed from the titanium oxide film 11.
2 and diffused into the titanium film 107 through the
Nitrogen-containing titanium 110 is formed on the upper surface side of the substrate, and overgrowth due to the reaction between the diffused silicon and titanium on oxide film 102 is suppressed. On the other hand, the titanium oxide film 112 makes the titanium nitride film 108
Excessive solid-phase diffusion of nitrogen from the silicon into the titanium film 107 is suppressed, so that the silicidation reaction at the interface between the silicon substrate 101 and the titanium film 107 is not excessively suppressed by the nitridation reaction, and is about 30 nm. Thin titanium film 107
Also, a titanium silicide layer 109 having a desired thickness and quality is formed. Subsequent steps are the same as those in the first embodiment. As shown in FIG. 2A, the titanium nitride film 108 and the nitrogen-containing titanium film 110 are etched with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed. After removal, only the titanium silicide layer 109 is left on the surface of the silicon such as the gate electrode 104 and the diffusion layer 106. further,
A second heat treatment at about 800 ° C. in an argon atmosphere
When this is performed for seconds, the titanium silicide layer 109 having the C49 structure is changed to the titanium silicide layer 111 having the C54 structure, as shown in FIG. 2B.
【００３２】ここで、図８（ａ）の工程、すなわち、チ
タン膜１０７を形成し、大気に暴露して酸化チタン膜１
１２を形成した後、窒化チタン膜１０８を形成した時点
での断面ＴＥＭ写真を図９として示す。この写真から判
るように、ここでは酸化チタン膜１１２は約３ｎｍの厚
さに形成されている。そして、この３層構造のＳＩＭＳ
によるプロファイルデータを図１０及び図１１に示す。
図１０はアルゴン雰囲気での熱処理前のプロファイルを
示し、図１１はアルゴン雰囲気で７００℃で３０秒間の
熱処理後のプロファイルを示している。図１０に示され
るように、チタン膜１０７と窒化チタン膜１０８の間に
存在する酸素ピークの膜厚から、酸化チタン膜１１２が
１０ｎｍ程度の膜厚で存在していることが判る。また、
図１１に示す熱処理後では、酸化チタン膜１１２が窒素
原子の拡散によりチタン膜１０７の底部に押されている
ことが判る。このように、窒素の拡散は熱処理によって
チタン膜１０７の底部に向かって起こるが、酸化チタン
膜１１２が壁となり窒素の拡散が抑制されるとともに、
酸素自身もチタン膜１０７の底部に向けて拡散される。
すなわち、チタン膜１０７の成膜後に形成された酸化チ
タン膜１１２により、窒素の拡散が抑制されて相対的に
シリサイド反応が優勢となる。Here, the step of FIG. 8A, that is, the formation of the titanium film 107, and the exposure to the air
FIG. 9 shows a TEM photograph of a cross section at the time when the titanium nitride film 108 was formed after the formation of No. 12. As can be seen from this photograph, here, the titanium oxide film 112 is formed to a thickness of about 3 nm. And this three-layered SIMS
FIG. 10 and FIG.
FIG. 10 shows a profile before heat treatment in an argon atmosphere, and FIG. 11 shows a profile after heat treatment at 700 ° C. for 30 seconds in an argon atmosphere. As shown in FIG. 10, the thickness of the oxygen peak existing between the titanium film 107 and the titanium nitride film 108 indicates that the titanium oxide film 112 has a thickness of about 10 nm. Also,
After the heat treatment shown in FIG. 11, it can be seen that the titanium oxide film 112 is pushed to the bottom of the titanium film 107 by diffusion of nitrogen atoms. As described above, the diffusion of nitrogen occurs toward the bottom of the titanium film 107 by the heat treatment, but the titanium oxide film 112 serves as a wall to suppress the diffusion of nitrogen.
Oxygen itself is also diffused toward the bottom of the titanium film 107.
That is, the diffusion of nitrogen is suppressed by the titanium oxide film 112 formed after the formation of the titanium film 107, and the silicide reaction becomes relatively dominant.
【００３３】したがって、これを利用すれば、シリサイ
ド反応をチタン膜１０７等により形成される細い線幅の
部分においても形成することが可能となる。図１２にシ
リサイド層の抵抗値のシリサイド線幅依存性を示す。こ
の図Ｃから判るように、０．５μｍ以下の線幅のシリサ
イド層抵抗が３０Ωあった層抵抗が１０Ω程度に低減さ
れており、この線幅においても有効なシリサイド層が形
成されていることが裏付けられる。なお、本発明者の実
験によれば、酸化チタン膜におけるチタンと酸素の組成
比は、１：１〜１：２の範囲が好ましいことが判明し
た。Therefore, by utilizing this, it is possible to form a silicide reaction even in a narrow line width portion formed by the titanium film 107 or the like. FIG. 12 shows the silicide line width dependence of the resistance value of the silicide layer. As can be seen from FIG. C, the resistance of the silicide layer having a line width of 0.5 μm or less was reduced from about 30Ω to about 10Ω, and an effective silicide layer was formed even with this line width. Supported. According to an experiment performed by the inventor, it was found that the composition ratio of titanium and oxygen in the titanium oxide film is preferably in the range of 1: 1 to 1: 2.
【００３４】また、シリサイド化反応を促進して３０ｎ
ｍ以下の薄いチタン膜においても低抵抗率のシリサイド
層を形成する手法として、チタン膜の成膜後に水素雰囲
気で熱処理を行うようにしてもよい。図１３及び図１４
はこの手法を用いた本発明の第４の実施形態を工程順に
示す断面図である。ここでは、チタン膜を形成するまで
は、第１の実施形態と同様な工程が施される。すなわ
ち、図１３（ａ）に示すように、Ｐ導電型あるいはＰウ
ェルが形成されたシリコン基板１０１の所定の領域にＬ
ＯＣＯＳ法により膜厚が３００ｎｍの素子分離絶縁膜１
０２が形成される。また、シリコン基板１０１の素子領
域にはチャネルストッパ用の不純物がイオン注入され、
その上で熱酸化法により膜厚８ｎｍ程度のゲート絶縁膜
１０３が形成される。Further, the silicidation reaction is promoted to increase the
As a method for forming a low-resistivity silicide layer even on a thin titanium film having a thickness of m or less, heat treatment may be performed in a hydrogen atmosphere after the formation of the titanium film. 13 and 14
FIG. 7 is a sectional view showing a fourth embodiment of the present invention using this technique in the order of steps. Here, steps similar to those of the first embodiment are performed until the titanium film is formed. That is, as shown in FIG. 13 (a), a predetermined region of the silicon substrate 101 on which a P conductivity type or P well is formed is
Element isolation insulating film 1 having a thickness of 300 nm by OCOS method
02 is formed. Further, an impurity for channel stopper is ion-implanted into the element region of the silicon substrate 101,
Then, a gate insulating film 103 having a thickness of about 8 nm is formed by a thermal oxidation method.
【００３５】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。Next, a film thickness of 100 is formed on the entire surface by CVD.
A polysilicon film of about nm is formed, and impurities such as phosphorus are doped to lower the resistance. After that, a pattern is formed by a photolithography technique, and the gate electrode 104 is formed. Then, a film thickness of 1
By depositing a silicon oxide film of about 00 nm and etching this silicon oxide film by anisotropic etching, spacers 105 are formed on the side surfaces of the gate electrode 104. Then, impurities such as arsenic and boron are ion-implanted into the silicon substrate 101, and the diffusion layer 10 as a source / drain region is heat-treated at a temperature of about 900.
6 are formed. Here, the dose of arsenic ions is 1 ×
It is set to about 10 15 ions / cm 2 .
【００３６】次いで、図１３（ｂ）のように、スパッタ
法により全面に３０ｎｍ以下の膜厚のチタン膜１０７が
形成される。そして、この後に水素雰囲気において、５
４０℃で１０秒間の熱処理を行う。この水素雰囲気にお
ける熱処理により、図１３（ｃ）のように、水素原子が
チタン膜１０７の結晶格子中への入り込んでチタン膜１
０７が水素含有チタン膜１１３へと構造変化を起こし、
チタン膜１０７の形成時にチタン膜１０７とゲート電極
１０４および拡散層１０６との間に形成されているアモ
ルファスＴｉ−Ｓｉ相互拡散領域１１４の形成が促進さ
れる。Next, as shown in FIG. 13B, a titanium film 107 having a thickness of 30 nm or less is formed on the entire surface by sputtering. After this, in a hydrogen atmosphere, 5
A heat treatment is performed at 40 ° C. for 10 seconds. By this heat treatment in the hydrogen atmosphere, as shown in FIG. 13C, hydrogen atoms enter the crystal lattice of the titanium film 107 and the titanium film 1
07 causes a structural change to the hydrogen-containing titanium film 113,
When the titanium film 107 is formed, the formation of the amorphous Ti—Si interdiffusion region 114 formed between the titanium film 107 and the gate electrode 104 and the diffusion layer 106 is promoted.
【００３７】その上で、図１４（ａ）のように、チタン
膜１０７の上に２０ｎｍ以下の膜厚の窒化チタン膜１０
８を成膜する。その後、アルゴン雰囲気中でのランプア
ニールにより、７００℃で３０秒の熱処理が行われ、チ
タン膜１０７がゲート電極１０４や拡散層１０６等のシ
リコンに接触されている領域でシリサイド化反応が行わ
れ、図１４（ｂ）のように、その界面にＣ４９構造のチ
タンシリサイド層１０９が形成される。このとき、シリ
サイド層１０９の形成領域には、前記したアモルファス
Ｔｉ−Ｓｉ相互拡散領域１１４が存在しているため、シ
リサイド反応が促進され、膜厚３０ｎｍ以下の薄いチタ
ン膜においても良質なシリサイド層の形成が可能とな
る。また、酸化膜１０２上では窒素含有チタン膜１１０
が形成されることにより、シリサイドのオーバーグロー
スが抑制されることは前記各実施形態と同様である。Then, as shown in FIG. 14A, a titanium nitride film 10 having a thickness of 20 nm or less is formed on the titanium film 107.
8 is formed. Thereafter, heat treatment is performed at 700 ° C. for 30 seconds by lamp annealing in an argon atmosphere, and a silicidation reaction is performed in a region where the titanium film 107 is in contact with silicon, such as the gate electrode 104 and the diffusion layer 106. As shown in FIG. 14B, a titanium silicide layer 109 having a C49 structure is formed at the interface. At this time, since the above-mentioned amorphous Ti—Si interdiffusion region 114 is present in the region where the silicide layer 109 is formed, the silicide reaction is promoted, and even in a thin titanium film having a thickness of 30 nm or less, a good silicide layer can be formed. Formation is possible. On the oxide film 102, the nitrogen-containing titanium film 110 is formed.
The formation of silicide suppresses overgrowth of silicide as in the above embodiments.
【００３８】その後、第１の実施形態と同様に、図２
（ａ）に示したように、アンモニア水溶液と過酸化水素
水の混合した化学薬液で窒化チタン膜１０８及び窒素含
有チタン膜１１０をエッチング除去してチタンシリサイ
ド層１０９のみがゲート電極１０４や拡散層１０６等の
シリコンの表面に残される。さらに、アルゴン雰囲気中
で８００℃程度の第２の熱処理を１０秒間行うと、図２
（ｂ）のように、前記したＣ４９構造のチタンシリサイ
ド層１０９はＣ５４構造のチタンシリサイド層１１１に
変えられる。Then, as in the first embodiment, FIG.
As shown in (a), the titanium nitride film 108 and the nitrogen-containing titanium film 110 are removed by etching with a chemical solution in which an aqueous ammonia solution and a hydrogen peroxide solution are mixed, and only the titanium silicide layer 109 becomes the gate electrode 104 and the diffusion layer 106. Etc. are left on the surface of the silicon. Further, when a second heat treatment at about 800 ° C. is performed for 10 seconds in an argon atmosphere, FIG.
As shown in (b), the titanium silicide layer 109 having the C49 structure is changed to the titanium silicide layer 111 having the C54 structure.
【００３９】なお、この第４の実施形態において、水素
雰囲気での熱処理は、チタン膜１０７の上に窒化チタン
膜１０８を形成した後に行ってもよい。すなわち、図１
５（ａ），図１５（ｂ）のように、第３の実施形態と同
様な工程でチタン膜１０７を形成した後、続いてその上
に図１５（ｃ）のように窒化チタン膜１０８を形成す
る。しかる上で、図１６（ａ）のように、水素雰囲気で
の熱処理を行うことで、水素原子がチタンの結晶格子中
へと入り込んでチタン膜１０７が水素含有チタン膜１１
３へと構造変化を起こし、アモルファスＴｉ−Ｓｉ相互
拡散領域１１４の形成が促進される。したがって、図１
６（ｂ）のようにシリサイド化反応を行ってシリサイド
層１０９を形成した場合には、シリサイド反応が窒化反
応によっても過剰に抑制されることがなく、良質なシリ
サイド層の形成が可能となる。In the fourth embodiment, the heat treatment in a hydrogen atmosphere may be performed after forming the titanium nitride film 108 on the titanium film 107. That is, FIG.
As shown in FIG. 5A and FIG. 15B, after a titanium film 107 is formed in the same process as in the third embodiment, a titanium nitride film 108 is subsequently formed thereon as shown in FIG. Form. Then, as shown in FIG. 16A, by performing a heat treatment in a hydrogen atmosphere, hydrogen atoms enter the titanium crystal lattice, and the titanium film 107 becomes a hydrogen-containing titanium film 11.
3, and the formation of the amorphous Ti—Si interdiffusion region 114 is promoted. Therefore, FIG.
When the silicidation reaction is performed to form the silicide layer 109 as in FIG. 6B, the silicide reaction is not excessively suppressed even by the nitridation reaction, and a high-quality silicide layer can be formed.
【００４０】なお、本発明における高融点金属は、前記
したチタン以外にもタングステン、モリブデン等の他の
金属を利用することも可能である。The refractory metal in the present invention can use other metals such as tungsten and molybdenum other than titanium.
【００４１】[0041]
【発明の効果】以上説明したように本発明は、シリコン
上に形成したチタン膜等の第１の高融点金属膜は、窒素
がイオン注入され、あるいは酸化膜を形成した上に第２
の高融点金属膜が形成され、しかる上で窒素を含まない
雰囲気において熱処理してシリサイド化反応を行ってシ
リサイド層を形成しているため、シリコン基板に形成さ
れている酸化膜上においては、第２の高融点金属膜から
の窒素やイオン注入された窒素が第１の高融点金属膜に
拡散されて高融点金属膜の窒化反応が進められ、拡散さ
れてきたシリコンと高融点金属とが反応することによる
オーバーグロースが抑制される。また、素子の微細化に
伴って第１の高融点金属膜の膜厚を低減させた場合で
も、高融点金属がシリコンに接触されている下面側の領
域における高融点金属の窒化反応が抑制され、好適な薄
さのシリサイド層が形成される。さらに、窒素を含まな
い雰囲気において熱処理を行うことにより、相転移温度
を低くすることができ、素子に対する高温処理による特
性劣化を防止することができる。The present invention described above, according to the present invention, the first refractory metal film such as titanium film formed on silicon, nitrogen is ion-implanted, or the second on the formation of the oxide film
Is formed on the oxide film formed on the silicon substrate because the silicide layer is formed by performing a heat treatment in an atmosphere containing no nitrogen to perform a silicidation reaction. The nitrogen from the high-melting-point metal film 2 and the ion-implanted nitrogen are diffused into the first high-melting-point metal film, and the nitriding reaction of the high-melting-point metal film proceeds, and the diffused silicon reacts with the high-melting-point metal. Overgrowth is suppressed. Further, even when the thickness of the first refractory metal film is reduced in accordance with the miniaturization of the element, the nitriding reaction of the refractory metal in the region on the lower surface side where the refractory metal is in contact with silicon is suppressed. Thus, a silicide layer having a suitable thickness is formed. Further, by performing the heat treatment in an atmosphere containing no nitrogen, the phase transition temperature can be lowered, and the characteristics can be prevented from deteriorating due to the high-temperature treatment of the element.
【００４２】また、本発明では、高融点金属の形成とそ
の熱処理を同一装置の雰囲気で連続して行うことによ
り、あるいは第１の高融点金属膜の表面に酸化膜を形成
し、さらには第１の高融点金属膜を水素雰囲気で熱処理
して水素含有高融点金属膜に変質させる、等の処理を採
用することにより、前記したシリサイド層の形成をより
好適に行うことが可能となる。Further, in the present invention, the formation of the high melting point metal and the heat treatment thereof are continuously performed in the atmosphere of the same apparatus, or an oxide film is formed on the surface of the first high melting point metal film. By adopting a process such as heat-treating the high-melting point metal film 1 in a hydrogen atmosphere to transform it into a hydrogen-containing high-melting point metal film, the above-mentioned silicide layer can be formed more suitably.
【図１】本発明の第１の実施形態の製造方法を工程順に
示す断面図のその１である。FIG. 1 is a first sectional view showing a manufacturing method according to a first embodiment of the present invention in the order of steps;
【図２】本発明の第１の実施形態の製造方法を工程順に
示す断面図のその２である。FIG. 2 is a second sectional view showing the manufacturing method according to the first embodiment of the present invention in the order of steps;
【図３】アルゴン雰囲気と窒素雰囲気での熱処理後の窒
素原子の拡散深さを比較して示す図である。FIG. 3 is a diagram showing a comparison of the diffusion depth of nitrogen atoms after heat treatment in an argon atmosphere and a nitrogen atmosphere.
【図４】アルゴン雰囲気での熱処理における相転移温度
のチタン膜厚依存性を示す図である。FIG. 4 is a diagram showing the titanium film thickness dependence of the phase transition temperature in a heat treatment in an argon atmosphere.
【図５】本発明の第２の実施形態の製造方法を工程順に
示す断面図のその１である。FIG. 5 is a first sectional view showing the manufacturing method according to the second embodiment of the present invention in the order of steps;
【図６】本発明の第２の実施形態の製造方法を工程順に
示す断面図のその２である。FIG. 6 is a second sectional view showing the manufacturing method according to the second embodiment of the present invention in the order of steps;
【図７】本発明の第３の実施形態の製造方法を工程順に
示す断面図のその１である。FIG. 7 is a first sectional view showing the manufacturing method according to the third embodiment of the present invention in the order of steps;
【図８】本発明の第３の実施形態の製造方法を工程順に
示す断面図のその２である。FIG. 8 is a second sectional view showing the manufacturing method according to the third embodiment of the present invention in the order of steps;
【図９】第３の実施形態の製造工程途中におけるＴＥＭ
写真による断面図である。FIG. 9 shows a TEM during the manufacturing process according to the third embodiment.
It is sectional drawing by a photograph.
【図１０】第３の実施形態の熱処理前における３層構造
のＳＩＭＳによるプロファイルである。FIG. 10 is a SIMS profile of a three-layer structure before heat treatment according to the third embodiment.
【図１１】第３の実施形態の熱処理後における３層構造
のＳＩＭＳによるプロファイルである。FIG. 11 is a SIMS profile of a three-layer structure after heat treatment according to the third embodiment.
【図１２】シリサイド層の抵抗値のシリサイド線幅依存
性を示す図である。FIG. 12 is a diagram showing a silicide line width dependence of a resistance value of a silicide layer.
【図１３】本発明の第４の実施形態の製造方法を工程順
に示す断面図のその１である。FIG. 13 is a first sectional view showing the manufacturing method according to the fourth embodiment of the present invention in the order of steps;
【図１４】本発明の第４の実施形態の製造方法を工程順
に示す断面図のその２である。FIG. 14 is a second sectional view illustrating the manufacturing method of the fourth embodiment of the present invention in the order of steps;
【図１５】本発明の第４の実施形態の変形例の製造方法
を工程順に示す断面図のその１である。FIG. 15 is a first sectional view illustrating a manufacturing method according to a modification of the fourth embodiment of the present invention in the order of steps;
【図１６】本発明の第４の実施形態の変形例の製造方法
を工程順に示す断面図のその２である。FIG. 16 is a second sectional view showing the manufacturing method according to the modification of the fourth embodiment of the present invention in the order of steps;
【図１７】従来の製造方法の一例を工程順に示す断面図
のその１である。FIG. 17 is a first sectional view illustrating an example of a conventional manufacturing method in the order of steps;
【図１８】従来の製造方法の一例を工程順に示す断面図
のその２である。FIG. 18 is a second sectional view illustrating an example of the conventional manufacturing method in the order of steps;
【図１９】従来の製造方法の他の例を工程順に示す断面
図のその１である。FIG. 19 is a first sectional view showing another example of the conventional manufacturing method in the order of steps;
【図２０】従来の製造方法の他の例を工程順に示す断面
図のその２である。FIG. 20 is a second sectional view illustrating another example of the conventional manufacturing method in the order of steps;
【図２１】窒素雰囲気での熱処理における相転移温度の
チタン膜厚依存性を示す図である。FIG. 21 is a diagram showing a titanium film thickness dependency of a phase transition temperature in a heat treatment in a nitrogen atmosphere.
１０１ シリコン基板 １０２ 素子分離絶縁膜 １０３ ゲート酸化膜 １０４ ゲート電極 １０５ ストッパ １０６ 拡散層 １０７ チタン膜 １０８ 窒化チタン膜 １０９ Ｃ４９構造シリサイド層 １１０ 窒素含有チタン膜 １１１ Ｃ５４構造シリサイド層 １１２ 酸化チタン膜 １１３ 水素含有チタン膜 １１４ アモルファスＴｉ−Ｓｉ相互拡散領域 Reference Signs List 101 silicon substrate 102 device isolation insulating film 103 gate oxide film 104 gate electrode 105 stopper 106 diffusion layer 107 titanium film 108 titanium nitride film 109 C49 structure silicide layer 110 nitrogen-containing titanium film 111 C54 structure silicide layer 112 titanium oxide film 113 hydrogen-containing titanium Film 114 Amorphous Ti-Si interdiffusion region
フロントページの続き (56)参考文献 特開 平７−94449（ＪＰ，Ａ) 特開 平７−273066（ＪＰ，Ａ) 特開 平２−181919（ＪＰ，Ａ) 特開 平６−112158（ＪＰ，Ａ) 特開 平４−334020（ＪＰ，Ａ) 特開 平８−250716（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872 Continuation of the front page (56) References JP-A-7-94449 (JP, A) JP-A-7-273066 (JP, A) JP-A-2-181919 (JP, A) JP-A-6-112158 (JP) JP-A-4-334020 (JP, A) JP-A-8-250716 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/44-21/445 H01L 29/40-29/51 H01L 29/872
Claims (9)
成する工程と、前記高融点金属膜に対して窒素をイオン
注入により導入する工程と、熱処理してシリコンと第１
の高融点金属膜との界面に高融点金属シリサイド層を形
成する工程を含み、前記熱処理を窒素原子を含まない雰
囲気で行うことを特徴とする半導体装置の製造方法。A step of forming a first refractory metal film on a silicon surface; a step of introducing nitrogen into the refractory metal film by ion implantation;
Forming a refractory metal silicide layer at an interface with the refractory metal film, wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms.
ート酸化膜を形成し、ゲート酸化膜上にゲート電極を形
成する工程と、前記ゲート電極の側面に絶縁膜からなる
ストッパを形成する工程と、前記シリコン基板に不純物
を導入してソース・ドレインの拡散層を形成する工程
と、全面に高融点金属膜を形成する工程と、この高融点
金属膜に窒素原子をイオン注入する工程と、不活性ガス
雰囲気で熱処理を行って前記高融点金属膜とゲート電極
及び拡散層との接触界面に高融点金属シリサイド層を形
成する工程と、前記高融点金属膜を除去する工程と、熱
処理して前記高融点金属シリサイド層を相転移させる工
程とを含むことを特徴とする半導体装置の製造方法。2. A step of forming an oxide film for element isolation and a gate oxide film on a silicon substrate, forming a gate electrode on the gate oxide film, and forming a stopper made of an insulating film on a side surface of the gate electrode. Forming a source / drain diffusion layer by introducing impurities into the silicon substrate, forming a refractory metal film over the entire surface, and ion-implanting nitrogen atoms into the refractory metal film; Performing a heat treatment in an inert gas atmosphere to form a refractory metal silicide layer at a contact interface between the refractory metal film and the gate electrode and the diffusion layer; removing the refractory metal film; Subjecting the refractory metal silicide layer to a phase transition.
等の不活性ガスの雰囲気或いは真空雰囲気である請求項
１又は２に記載の半導体装置の製造方法。3. The atmosphere containing no nitrogen atoms is an atmosphere of an inert gas such as argon or a vacuum atmosphere.
3. The method for manufacturing a semiconductor device according to 1 or 2 .
成する工程と、前記第１の高融点金属膜の上にその高融
点金属の酸化膜を形成する工程と、この酸化膜上に前記
第１の高融点金属膜と同一材料でかつ窒素を含む第２の
高融点金属膜を形成する工程と、熱処理してシリコンと
第１の高融点金属膜との界面に高融点金属シリサイド層
を形成する工程を含み、前記熱処理を窒素原子を含まな
い雰囲気で行うことを特徴とする半導体装置の製造方
法。4. A step of forming a first refractory metal film on a silicon surface; a step of forming an oxide film of the refractory metal on the first refractory metal film; Forming a second refractory metal film made of the same material as the first refractory metal film and containing nitrogen, and heat-treating the refractory metal silicide layer at an interface between silicon and the first refractory metal film; Wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms.
高融点金属膜を大気または酸素を含む雰囲気においてそ
の表面を酸化させて酸化膜を形成する請求項４に記載の
半導体装置の製造方法。5. The semiconductor device according to claim 4, wherein after forming the first refractory metal film, the surface of the first refractory metal film is oxidized in the atmosphere or in an atmosphere containing oxygen to form an oxide film. Manufacturing method.
成する工程と、水素を含む雰囲気で熱処理して前記第１
の高融点金属膜を水素含有高融点金属膜に変質させる工
程と、この水素含有金属膜の上に前記第１の高融点金属
膜と同一材料でかつ窒素を含む第２の高融点金属膜を形
成する工程と、熱処理してシリコンと第１の高融点金属
膜との界面に高融点金属シリサイド層を形成する工程を
含み、前記熱処理を窒素原子を含まない雰囲気で行うこ
とを特徴とする半導体装置の製造方法。6. A step of forming a first refractory metal film on a silicon surface, and a heat treatment in an atmosphere containing hydrogen.
Transforming the high melting point metal film into a hydrogen-containing high melting point metal film, and forming a second high melting point metal film made of the same material as the first high melting point metal film and containing nitrogen on the hydrogen containing metal film. A semiconductor comprising a step of forming, and a step of forming a refractory metal silicide layer at an interface between silicon and the first refractory metal film by heat treatment, wherein the heat treatment is performed in an atmosphere containing no nitrogen atoms. Device manufacturing method.
第１の高融点金属膜と第２の高融点金属膜を積層状態に
形成した後に行う請求項６に記載の半導体装置の製造方
法。7. The step of heat-treating in an atmosphere containing hydrogen includes:
7. The method for manufacturing a semiconductor device according to claim 6, wherein the method is performed after forming the first refractory metal film and the second refractory metal film in a laminated state.
ないし７のいずれかに記載の半導体装置の製造方法。8. The method according to claim 1, wherein said refractory metal is titanium.
8. The method of manufacturing a semiconductor device according to any one of items 7 to 7 .
下とする請求項１ないし８のいずれかに記載の半導体装
置の製造方法。9. The method according to any one of claims 1 to 8 the thickness of the first refractory metal film and 30nm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28364596A JP2900897B2 (en) | 1995-10-28 | 1996-10-25 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30392895 | 1995-10-28 | ||
| JP7-303928 | 1995-10-28 | ||
| JP28364596A JP2900897B2 (en) | 1995-10-28 | 1996-10-25 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186105A JPH09186105A (en) | 1997-07-15 |
| JP2900897B2 true JP2900897B2 (en) | 1999-06-02 |
Family
ID=26555125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28364596A Expired - Lifetime JP2900897B2 (en) | 1995-10-28 | 1996-10-25 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900897B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3221480B2 (en) | 1997-08-22 | 2001-10-22 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP3248570B2 (en) * | 1997-10-09 | 2002-01-21 | 日本電気株式会社 | Method for manufacturing semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181919A (en) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH04334020A (en) * | 1991-05-10 | 1992-11-20 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP3234002B2 (en) * | 1992-09-25 | 2001-12-04 | 株式会社東芝 | Method for manufacturing semiconductor device |
| JPH0794449A (en) * | 1993-07-30 | 1995-04-07 | Toshiba Corp | Manufacture of semiconductor device |
| JPH07273066A (en) * | 1994-03-29 | 1995-10-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPH08250716A (en) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | Method and device for manufacturing semiconductor device |
-
1996
- 1996-10-25 JP JP28364596A patent/JP2900897B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186105A (en) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285934B2 (en) | Method for manufacturing semiconductor device | |
| US6004871A (en) | Implant enhancement of titanium silicidation | |
| JP3248570B2 (en) | Method for manufacturing semiconductor device | |
| KR19980053694A (en) | How to make MOSFET | |
| JPH0758773B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US6277721B1 (en) | Salicide formation process | |
| JPH06112158A (en) | Manufacture of semiconductor device | |
| US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
| JP2751859B2 (en) | Method for manufacturing semiconductor device | |
| JP3221480B2 (en) | Method for manufacturing semiconductor device | |
| KR0161380B1 (en) | Transistor of semiconductor device and their manufacturing method | |
| US5869397A (en) | Method of manufacturing semiconductor device | |
| US5877085A (en) | Method of manufacturing semiconductor device | |
| JP2900897B2 (en) | Method for manufacturing semiconductor device | |
| JP3033526B2 (en) | Method for manufacturing semiconductor device | |
| JP3376158B2 (en) | Method for manufacturing semiconductor device | |
| JP2850883B2 (en) | Method for manufacturing semiconductor device | |
| JPH09162300A (en) | Semiconductor device and manufacture thereof | |
| JP3639009B2 (en) | Manufacturing method of semiconductor device having Ti silicide layer | |
| JP2882352B2 (en) | Method for manufacturing semiconductor device | |
| JP2738402B2 (en) | Method for manufacturing semiconductor device | |
| JPH11214328A (en) | Semiconductor device and manufacturing method | |
| JPH07201777A (en) | Manufacture of semiconductor device | |
| JP3094914B2 (en) | Method for manufacturing semiconductor device | |
| JP2827881B2 (en) | Method for manufacturing semiconductor device |