JP3206542B2 - バス接続装置 - Google Patents

バス接続装置

Info

Publication number
JP3206542B2
JP3206542B2 JP05943198A JP5943198A JP3206542B2 JP 3206542 B2 JP3206542 B2 JP 3206542B2 JP 05943198 A JP05943198 A JP 05943198A JP 5943198 A JP5943198 A JP 5943198A JP 3206542 B2 JP3206542 B2 JP 3206542B2
Authority
JP
Japan
Prior art keywords
interrupt
transfer instruction
bus
instruction buffer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05943198A
Other languages
English (en)
Other versions
JPH11259416A (ja
Inventor
勝治 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP05943198A priority Critical patent/JP3206542B2/ja
Publication of JPH11259416A publication Critical patent/JPH11259416A/ja
Application granted granted Critical
Publication of JP3206542B2 publication Critical patent/JP3206542B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バス接続装置に関
し、特に割込みの伝達タイミングを制御するバス接続装
置に関する。
【0002】
【従来の技術】バス接続装置は、異種または同種の二つ
のバス間を接続して、その間で転送アドレス及び転送デ
ータを含む転送命令の伝達を行う。このバス接続装置は
一般に、転送命令を保持するためのバッファを有する。
このようなバス接続装置において、接続されるバスのア
ーキテクチャが割込みの追い越しを許さず、かつ割込み
信号線がデータ転送バスと独立した信号線で定義されて
いる場合には、割込み信号の伝達がバッファ中に保持さ
れている転送命令を追い越さないように制御する必要が
ある。
【0003】この追越し防止の制御を行うために、従来
次のような手法が採られていた。例えば、第1の方法で
は、割込みを検出した場合、それ以降は新たな転送命令
をバッファへ入力しないように制御し、バッファが空に
なった時点で割込みを伝達し、割込み通知の完了後にバ
ッファへの入力を再開する。また、第2の方法では、検
出した割込みを命令化して転送命令と同様にバッファ内
に格納することにより、バッファ内の命令が順次処理さ
れて割込み命令の順番になると割込みの伝達が行われ
る。
【0004】
【発明が解決しようとする課題】しかし、上述の従来技
術における第1の方法では、割込みを検出する度に、一
時的に転送が中断されてしまうため、送出側のバスのス
ループットが低下するという問題がある。
【0005】また、従来技術の第2の方法では、バス上
の転送を中断せずに割込みを伝達させることができる
が、割込み処理を通常の転送命令処理とシーケンシャル
に実行するため、装置のスループットは低下する。ま
た、割込みの発生ごとに通常の転送命令用のバッファを
使用するので、バッファの使用効率が低下し、割込み線
を複数持つようなバスの場合は割込みトランザクション
がバッファ内を占める割合が大きくなり、それを見越し
てバッファを拡張しておく必要がある等の問題がある。
【0006】本発明の目的は、割込み処理を通常の転送
命令と切り離しつつ、伝達タイミングを適正に制御する
ことにある。
【0007】
【課題を解決するための手段】上記課題を解決するため
に本発明のバス接続装置は、第1のバスと第2のバスと
を接続し、前記第1のバスから前記第2のバスに対する
転送命令を格納する転送命令バッファを有するバス接続
装置であって、前記第1のバスで割込みが発生したとき
に前記転送命令バッファに格納されていた転送命令の前
記第2のバスへの出力が全て完了した後に、前記第2の
バスに割込みを発生する。
【0008】本発明の他のバス接続装置は、第1のバス
と第2のバスとを接続するバス接続装置であって、前記
第1のバスから前記第2のバスに対する転送命令を格納
する転送命令バッファと、前記第1のバスにおける割込
みを検出する割込み検出回路と、前記転送命令バッファ
の状態を管理して前記割込み検出回路から割込みの発生
を通知された際に前記転送命令バッファに格納されてい
た転送命令が前記転送命令バッファから全て出力された
ことを検出する転送命令バッファ管理手段と、割込み発
生通知時の転送命令が前記転送命令バッファから全て出
力されたことを転送命令バッファ管理手段より通知され
ると前記第2のバスに割込みを発生する割込み発生回路
とを含む。
【0009】本発明の他のバス接続装置において、前記
転送命令バッファ管理手段は、前記割込み検出回路によ
り割込みの検出をされた際に前記転送命令バッファに格
納されている転送命令の数を保持し、それ以降に前記転
送命令バッファから前記第2のバスに転送命令が出力さ
れる度に保持している値を減じてゆき、割込み発生通知
時の転送命令が前記転送命令バッファから全て出力され
たことを示す値に達するとその旨を出力するカウンタを
含む。
【0010】本発明の他のバス接続装置において、前記
転送命令バッファ管理手段は、前記転送命令バッファへ
の入力状態を出力する入力制御回路と、前記転送命令バ
ッファへの出力状態を出力する出力制御回路と、前記割
込み検出回路により割込みの検出をされた際に前記転送
命令バッファに格納されている転送命令の数を前記入力
状態及び出力状態から算出してその値を保持し、それ以
降に前記転送命令バッファから前記第2のバスに転送命
令が出力される度に保持している値を減じてゆき、その
値がゼロになるとその旨を出力するカウンタとを含む。
【0011】本発明の他のバス接続装置において、前記
カウンタは、前記転送命令バッファに格納されている転
送命令の数を前記入力状態及び出力状態から算出する減
算器と、前記割込み検出回路により割込みの検出をされ
た際に前記減算器の出力する値を保持するレジスタと、
前記転送命令バッファから前記第2のバスに転送命令が
出力される度に前記レジスタに保持されている値を減ず
るデクリメンタと、前記レジスタに保持されている値が
ゼロになったことを検出するゼロ検出器とを含む。
【0012】本発明の他のバス接続装置において、前記
転送命令バッファ管理手段は、前記割込み検出回路によ
り割込みの検出をされた際に前記転送命令バッファに格
納されている最後尾の転送命令の転送命令バッファ内の
アドレスを割込み時アドレスとして保持し、前記転送命
令バッファに格納されている先頭の転送命令の転送命令
バッファ内のアドレスが前記割込み時アドレスと一致す
るとその旨を出力する。
【0013】本発明の他のバス接続装置において、前記
転送命令バッファ管理手段は、前記転送命令バッファに
格納されている転送命令の最後尾アドレスを出力する入
力制御回路と、前記転送命令バッファに格納されている
転送命令の先頭アドレスを出力する出力制御回路と、前
記割込み検出回路により割込みの検出をされた際の前記
最後尾アドレスを保持するアドレスレジスタと、前記先
頭アドレスの値が前記アドレスレジスタに保持されたア
ドレスと一致するとその旨を出力する比較器とを含む。
【0014】本発明の他のバス接続装置において、前記
第1のバスは入出力バスであり、前記第2のバスはシス
テムバスである。
【0015】本発明のバス接続装置における割込み発生
方法は、第1のバスで割込みが発生した際に転送命令バ
ッファに格納されている転送命令の数を保持するステッ
プと、前記転送命令バッファから前記第2のバスに転送
命令が出力される度に前記保持された転送命令の数を減
ずるステップと、前記保持された転送命令の数がゼロに
なると第2のバスに割込みを発生するステップとを含
む。
【0016】本発明の他のバス接続装置における割込み
発生方法は、第1のバスで割込みが発生した際に転送命
令バッファに格納されている最後尾の転送命令の転送命
令バッファ内のアドレスを保持するステップと、前記転
送命令バッファに格納されている先頭の転送命令の転送
命令バッファ内のアドレスが前記保持されたアドレスと
等しくなると第2のバスに割込みを発生するステップと
を含む。
【0017】
【発明の実施の形態】次に本発明のバス接続装置の実施
の形態について図面を参照して詳細に説明する。
【0018】図1を参照すると、本発明の実施の形態に
おいて、バス接続装置100はシステムバス200と入
出力バス300とを接続する。システムバス200に
は、(図示しない)プロセッサやメモリ等が接続されて
いる。入出力バス300には、(図示しない)入出力制
御装置が接続されている。また、入出力バス300側に
は割込信号線310が設けられている。
【0019】バス接続装置100は、割込み検出回路1
10と、カウンタ120と、割込み制御回路130と、
割込み発生回路140と、入力制御回路150と、出力
制御回路160と、転送命令バッファ190とを含んで
いる。また、入力制御回路150と、出力制御回路16
0と、カウンタ120とを含めて転送命令バッファ管理
手段という。
【0020】転送命令バッファ190は、入出力バス3
00に発行された転送命令を保持する。転送命令バッフ
ァ190は、先入れ先出しの機能を有し、転送命令の順
序関係を保証する。先入れ先出しの機能を提供するため
には、シフタのようにデータを物理的に移動させるもの
や、物理的にはバッファ内でシフトさせずに先頭アドレ
スと後尾アドレスとにより有効なエントリを管理するも
のがあるが、いずれのものであっても適用できる。この
転送命令バッファ190に保持された転送命令は、シス
テムバス200へ伝えられる。なお、ここでは、説明を
簡単にするため、転送命令は固定長であると仮定してい
るが、転送命令の長さで管理すれば可変長の転送命令に
も対応することができる。
【0021】割込み検出回路110は、割込信号線31
0から信号線313により伝えられた割込みを検出して
信号線112により割込制御回路130へ伝える。入力
制御回路150は、信号線302により入出力バス30
0の状態を監視して、転送命令バッファ190への格納
を制御する。すなわち、格納すべき転送命令を選択し、
また、転送命令バッファ190が一杯になった場合には
転送命令の受付を中断しその後再実行を指示する。ま
た、入力制御回路150は、信号線151により転送命
令バッファ190への入力状態(例えば、転送命令バッ
ファ190内の最後尾の物理的アドレス)を伝える。出
力制御回路160は、信号線202によりシステムバス
300の状態を監視して、転送命令バッファ190から
の出力を制御する。また、出力制御回路160は、信号
線161により転送命令バッファへの出力状態(例え
ば、転送命令バッファ190内の先頭の物理的アドレ
ス)を伝える。
【0022】カウンタ120は、入力制御回路150及
び出力制御回路160からの転送命令バッファ190の
入出力状態により、転送命令バッファ190に保持され
ている転送命令数を計数する。
【0023】割込み制御回路130は、カウンタ120
からの信号線129が”1”から”0”に変化すると、
割込み検出回路110からの割込み指示を割込み発生回
路140へ伝える。割込み発生回路140は、割込み制
御回路130からの指示に従って、システムバス200
に対して割込みを発生させる。
【0024】図2を参照すると、カウンタ120は、減
算器121と、レジスタ122と、デクリメンタ123
と、ゼロ検出器124とを含んでいる。
【0025】減算器121は、入力制御回路150から
の信号線151による値から、出力制御回路160から
の信号線161の値を減ずる。すなわち、転送命令バッ
ファ190に入力された転送命令数から、転送命令バッ
ファから出力された転送命令数を減ずることにより、転
送命令バッファ190に現在保持されている転送命令の
数を算出する。レジスタ122は、割込み検出回路11
0からの信号線111により割込みの検出が報告される
と、減算器121の出力を取り込む。このレジスタ12
2に保持される値は、転送命令バッファ190から転送
命令が出力される度にデクリメンタ123によって”
1”づつ差し引かれる。
【0026】ゼロ検出器124は、レジスタ122の値
が”1”から”0”に変化したことを検出して、信号線
129により割込み制御回路130へ伝える。
【0027】次に、上述の第1の実施の形態の動作につ
いて説明する。
【0028】図3を参照すると、時刻T1で、入出力バ
ス300に1つ目の転送命令(図中、「TR1」とす
る。以下、同様。)が発行されると、次の時刻T2で転
送命令バッファ190の(論理的な)先頭に保持され
る。時刻T2では、入出力バス300に2つ目の転送命
令が発行される。
【0029】時刻T3では、1つ目の転送命令がシステ
ムバス200に転送され、2つ目の転送命令が転送命令
バッファ190の先頭要素に保持され、3つ目の転送命
令が入出力バス300に発行される。
【0030】時刻T4及びT5では、処理装置(「CP
U」)がシステムバス200を占有したものと想定す
る。すると、2つ目の転送命令は転送命令バッファ19
0の先頭に保持され続け、3つ目の転送命令は転送命令
バッファ190の(論理的な)2段目に保持される。な
お、図3には転送命令バッファ190の先頭から2段分
しか記載していないが、時刻T5では4つ目の転送命令
が3段目に、同じく時刻6では5つ目の転送命令が3段
目に保持される。
【0031】時刻T4で入出力バス300側で割込み
(「INT」)を発生したとすると、割込み検出回路1
10がこれを検出して割込み制御回路130及びカウン
タ120に伝える。レジスタ122は、信号線111か
らの割込み発生通知により減算器121の出力した値を
保持する。このとき、転送命令バッファ190には2つ
の転送命令が保持されていることから、減算器121の
出力は「2」を示しているので、レジスタ122には
「2」が保持される。
【0032】時刻T6で2つ目の転送命令がシステムバ
ス200に出力されるとレジスタ122の値はデクリメ
ンタ123を介して「1」になる。この時刻T6では、
3つ目の転送命令が転送命令バッファ190の先頭に移
り、4つ目の転送命令が転送命令190の第2段目に保
持される。
【0033】時刻T7で3つ目の転送命令がシステムバ
ス200に出力されるとレジスタ122の値はデクリメ
ンタ123を介して「0」になる。これにより、ゼロ検
出器124は、レジスタ122が「1」から「0」にな
ったことを検出して信号線129にその旨を出力する。
これを受けた割込み制御回路130は割込み発生回路1
40に割込みの発生を指示し、時刻T8にシステムバス
200に割込みが発生する。従って、入出力バス300
における順番通りに、システムバス200上で割込みが
発生する。
【0034】このように、本発明の第1の実施の形態に
よれば、入出力バス300における割込み発生時に転送
命令バッファ190に保持されている転送命令数をカウ
ンタ120にセットしておいて、転送命令がシステムバ
ス200に出力される度に減じてゆき、カウンタ120
の値が「1」から「0」になったときにシステムバス2
00側に割込みを発生させることにより、入出力バス3
00における順番通りに、システムバス200上で割込
みを発生させることができる。
【0035】次に本発明のバス接続装置の第2の実施の
形態について図面を参照して詳細に説明する。
【0036】図4を参照すると、本発明の第2の実施の
形態において、バス接続装置100は第1の実施の形態
と同様に、システムバス200と入出力バス300とを
接続する。バス接続装置100は、第1の実施の形態と
同様に、割込み検出回路110と、割込み制御回路13
0と、割込み発生回路140と、入力制御回路150
と、出力制御回路160と、転送命令バッファ190と
を含んでいる。また、バス接続装置100は、第1の実
施の形態のカウンタ120の代わりに、アドレスレジス
タ170と、比較器180とを備えている。また、入力
制御回路150と、出力制御回路160と、アドレスレ
ジスタ170と、比較器180とを含めて転送命令バッ
ファ管理手段という。
【0037】入力制御回路150は、信号線151によ
り転送命令バッファ190内の最後尾の物理的なアドレ
スを出力する。出力制御回路160は、信号線161に
より転送命令バッファ190内の先頭の物理的アドレス
を出力する。
【0038】アドレスレジスタ170は、割込み検出回
路110から割込みの検出が通知された際の信号線15
1の値、すなわち転送命令バッファ190内の最後尾ア
ドレスを保持する。
【0039】比較器180は、アドレスレジスタ170
に保持された値と信号線161の値とを比較して、一致
した場合には一致した旨を信号線189に出力する。す
なわち、割込み発生前に転送命令バッファ190に格納
された転送命令が全てシステムバス200へ出力されて
しまったことを確認した後に割込みが発生する。
【0040】割込み制御回路130は、比較器180が
一致を検出すると、割込み検出回路110からの割込み
指示を割込み発生回路140へ伝える。割込み発生回路
140は、割込み制御回路130からの指示に従って、
システムバス200に対して割込みを発生させる。
【0041】次に、上述の第2の実施の形態の動作につ
いて説明する。
【0042】図5を参照すると、時刻T1で、入出力バ
ス300に1つ目の転送命令が発行されると、次の時刻
T2で転送命令バッファ190の先頭に保持される。時
刻T2では、入出力バス300に2つ目の転送命令が発
行される。
【0043】時刻T3では、1つ目の転送命令ががシス
テムバス200に転送され、2つ目の転送命令が転送命
令バッファ190の先頭要素に保持され、3つ目の転送
命令が入出力バス300に発行される。
【0044】時刻T4及びT5では、処理装置がシステ
ムバス200を占有したものと想定する。すると、2つ
目の転送命令は転送命令バッファ190の先頭に保持さ
れ続け、3つ目の転送命令は転送命令バッファ190の
2段目に保持される。
【0045】時刻T4で入出力バス300側で割込みを
発生したとすると、割込み検出回路110がこれを検出
して割込み制御回路130及びアドレスレジスタ170
に伝える。アドレスレジスタ170は、このときの信号
線151の値、すなわち転送命令バッファ190内の最
後尾アドレス”3”を保持する。
【0046】時刻T6で2つ目の転送命令がシステムバ
ス200に出力されると、3つ目の転送命令が転送命令
バッファ190の先頭に移る。
【0047】時刻T7で3つ目の転送命令がシステムバ
ス200に出力されると、信号線161の値が”3”と
なってアドレスレジスタ170の値と一致することか
ら、比較器180は信号線189にその旨を出力する。
これを受けた割込み制御回路130は割込み発生回路1
40に割込みの発生を指示し、時刻T8にシステムバス
200に割込みが発生する。従って、入出力バス300
における順番通りに、システムバス200上で割込みが
発生する。
【0048】このように、本発明の第2の実施の形態に
よれば、入出力バス300における割込み発生時に転送
命令バッファ190内の最後尾アドレスをアドレスレジ
スタ170に保持しておいて、転送命令バッファ190
内の先頭アドレスがアドレスレジスタ170の保持する
内容になったときにシステムバス200側に割込みを発
生させることにより、入出力バス300における順番通
りに、システムバス200上で割込みを発生させること
ができる。
【0049】
【発明の効果】以上の説明で明らかなように、本発明に
よると、バス間を接続するバス接続装置において、バッ
ファ中に保持されている転送命令を追い越さないタイミ
ングで割込みを発生させるように制御することにより、
転送命令バッファの使用効率を低下させることなく入出
力バスの使用中断を回避できる。
【図面の簡単な説明】
【図1】本発明のバス接続装置の第1の実施の形態の構
成を示すブロック図である。
【図2】本発明の第1の実施の形態におけるカウンタの
構成を示す図である。
【図3】本発明の第1の実施の形態の動作を表す図であ
る。
【図4】本発明のバス接続装置の第2の実施の形態の構
成を示すブロック図である。
【図5】本発明の第2の実施の形態の動作を表す図であ
る。
【符号の説明】
100 バス接続装置 110 割込み検出回路 120 カウンタ 130 割込み制御回路 140 割込み発生回路 150 入出力制御回路 160 出力制御回路 170 アドレスレジスタ 180 比較器 190 転送命令バッファ 200 システムバス 300 入出力バス

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1のバスと第2のバスとを接続するバ
    ス接続装置において、 前記第1のバスから前記第2のバスに対する転送命令を
    格納する転送命令バッファと、 前記第1のバスにおける割込みを検出する割込み検出回
    路と、 前記転送命令バッファの状態を管理し前記割込み検出
    回路から割込みの発生を通知されると該割込みを保持
    し、通知を受けた時点で前記転送命令バッファに格納さ
    れていた転送命令が前記転送命令バッファから全て出力
    されたことを検出する転送命令バッファ管理手段と、 割込み発生通知時の転送命令が前記転送命令バッファか
    ら全て出力されたことを転送命令バッファ管理手段より
    通知されると前記第2のバスに割込みを発生する割込み
    発生回路と備え、 前記転送命令バッファ管理手段は、前記割込み検出回路
    から割込み発生の通知受けた時点で前記転送命令バッフ
    ァに格納されている転送命令の数を保持し、前記転送命
    令バッファから前記第2のバスに転送命令が出力される
    度に保持している値を減じてゆき、保持する値が割込み
    検出時の転送命令が前記転送命令バッファから全て出力
    されたことを示す値に達するとその旨を出力するカウン
    タと、該カウンタの出力を受け付けると前記割込み検出
    回路で検出された割り込みを前記割り込み発生回路へ送
    出する割り込み制御回路とを有する ことを特徴とするバ
    ス接続装置。
  2. 【請求項2】 第1のバスと第2のバスとを接続するバ
    ス接続装置において、 前記第1のバスから前記第2のバスに対する転送命令を
    格納する転送命令バッファと、 前記第1のバスにおける割込みを検出する割込み検出回
    路と、 前記転送命令バッファの状態を管理し前記割込み検出
    回路から割込みの発生を通知されると該割込みを保持
    し、通知を受けた時点で前記転送命令バッファに格納さ
    れていた転送命令が前記転送命令バッファから全て出力
    されたことを検出する転送命令バッファ管理手段と、 割込み発生通知時の転送命令が前記転送命令バッファか
    ら全て出力されたことを転送命令バッファ管理手段より
    通知されると前記第2のバスに割込みを発生する割込み
    発生回路と備え、 前記転送命令バッファ管理手段は、前記転送命令バッフ
    ァへの入力状態を監視して出力する入力制御回路と、前
    記転送命令バッファからの出力状態を監視して出力する
    出力制御回路と、前記割込み検出回路により割込みが検
    出された際に前記転送命令バッファに格納されている転
    送命令の数を前記入力制御回路及び出力制御回路の出力
    から算出してその値を保持し、前記転送命令バッファか
    ら前記第2のバスに転送命令が出力される度に保持して
    いる値を減じてその値がゼロになるとその旨を出力する
    カウンタと、該カウンタからの出力を受けると前記割込
    み検出回路で検出された割り込みを前記割り込み発生回
    路へ送出する割り込み制御回路とを有する ことを特徴と
    するバス接続装置。
  3. 【請求項3】 前記カウンタは、 前記転送命令バッファに格納されている転送命令の数を
    前記入力制御回路及び出力制御回路からの出力により
    出する減算器と、 前記割込み検出回路により割込みが検出された際に前記
    減算器の出力する値を保持するレジスタと、 前記転送命令バッファから前記第2のバスに転送命令が
    出力される度に前記レジスタに保持されている値を減ず
    るデクリメンタと、 前記レジスタに保持されている値がゼロになったことを
    検出するゼロ検出器とを含むことを特徴とする請求項
    記載のバス接続装置。
  4. 【請求項4】 第1のバスと第2のバスとを接続するバ
    ス接続装置において、 前記第1のバスから前記第2のバスに対する転送命令を
    格納する転送命令バッファと、 前記第1のバスにおける割込みを検出する割込み検出回
    路と、 前記転送命令バッファの状態を管理し、前記割込み検出
    回路から割込みの発生を通知されると該割込みを保持
    し、通知を受けた時点で前記転送命令バッファに 格納さ
    れていた転送命令が前記転送命令バッファから全て出力
    されたことを検出する転送命令バッファ管理手段と、 割込み発生通知時の転送命令が前記転送命令バッファか
    ら全て出力されたことを転送命令バッファ管理手段より
    通知されると前記第2のバスに割込みを発生する割込み
    発生回路と備え、 前記転送命令バッファ管理手段は、 前記割込み検出回路により割込みの検出がされた際に、
    前記転送命令バッファに格納されている最後尾の転送命
    令の転送命令バッファ内のアドレスを割込み時アドレス
    として保持するアドレスレジスタと、 前記転送命令バッファに格納されている先頭の転送命令
    の転送命令バッファ内のアドレスが前記アドレスレジス
    タに保持されるアドレスと一致するとその旨を出力する
    比較器と、 前記比較器からの出力を受けると前記割込み検出回路で
    検出された割り込みを前記割り込み発生回路へ送出する
    割り込み制御回路とを有することを特徴とするバス接続
    装置。
  5. 【請求項5】 第1のバスと第2のバスとを接続するバ
    ス接続装置において、 前記第1のバスから前記第2のバスに対する転送命令を
    格納する転送命令バッファと、 前記第1のバスにおける割込みを検出する割込み検出回
    路と、 前記転送命令バッファの状態を管理し、前記割込み検出
    回路から割込みの発生を通知されると該割込みを保持
    し、通知を受けた時点で前記転送命令バッファに格納さ
    れていた転送命令が前記転送命令バッファから全て出力
    されたことを検出する転送命令バッファ管理手段と、 割込み発生通知時の転送命令が前記転送命令バッファか
    ら全て出力されたことを転送命令バッファ管理手段より
    通知されると前記第2のバスに割込みを発生する割込み
    発生回路と備え、 前記転送命令バッファ管理手段は、前記転送命令バッフ
    ァに格納されている転送命令の最後尾アドレスを出力す
    る入力制御回路と、前記転送命令バッファに格 納されて
    いる転送命令の先頭アドレスを出力する出力制御回路
    と、前記割込み検出回路により割込みの検出をされた際
    の前記最後尾アドレスを保持するアドレスレジスタと、
    前記先頭アドレスの値が前記アドレスレジスタに保持さ
    れたアドレスと一致するとその旨を出力する比較器と、
    前記比較器からの出力を受けると前記割込み検出回路で
    検出された割り込みを前記割り込み発生回路へ送出する
    割り込み制御回路を含むことを特徴とするバス接続装
    置。
JP05943198A 1998-03-11 1998-03-11 バス接続装置 Expired - Fee Related JP3206542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05943198A JP3206542B2 (ja) 1998-03-11 1998-03-11 バス接続装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05943198A JP3206542B2 (ja) 1998-03-11 1998-03-11 バス接続装置

Publications (2)

Publication Number Publication Date
JPH11259416A JPH11259416A (ja) 1999-09-24
JP3206542B2 true JP3206542B2 (ja) 2001-09-10

Family

ID=13113088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05943198A Expired - Fee Related JP3206542B2 (ja) 1998-03-11 1998-03-11 バス接続装置

Country Status (1)

Country Link
JP (1) JP3206542B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5693176B2 (ja) * 2010-11-26 2015-04-01 キヤノン株式会社 モニタ回路、バスブリッジ及びバスシステム

Also Published As

Publication number Publication date
JPH11259416A (ja) 1999-09-24

Similar Documents

Publication Publication Date Title
US4494190A (en) FIFO buffer to cache memory
EP0674276B1 (en) A computer system
US4719563A (en) Data transmission control device for controlling transfer of large amounts of data between two memory units
US5835779A (en) Message transmission among processing units using interrupt control technique
JP3206542B2 (ja) バス接続装置
JPH07104826B2 (ja) 転送制御装置
JP3936408B2 (ja) 情報処理方法及び情報処理装置
US4639860A (en) Wrap-around logic for interprocessor communications
JP3329217B2 (ja) バス制御装置
JP2865131B2 (ja) データ転送方式
JPH1063617A (ja) シリアル通信装置
JPH08237254A (ja) Oamセル挿入装置
JPH06110653A (ja) メモリシステム及びそれを用いたメモリ制御方法
JP3266184B2 (ja) 入出力制御方法とその装置
JPH1011411A (ja) 割込み制御システム
KR100441884B1 (ko) 패킷 처리 엔진과 메인 프로세서간에 고속 블록 데이터전송을 수행하는 네트워크 시스템 및 그것의 dma운영방법
JP3531394B2 (ja) 半二重データ転送システムにおける周辺装置
JPH11136309A (ja) データ処理装置
JP2573790B2 (ja) 転送制御装置
JPH11143822A (ja) リクエスト処理装置
JPH07319823A (ja) プロセッサ間通信方式
JPH10320351A (ja) バッファ方式
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JPH07168784A (ja) Dmaコントローラおよび高速データ転送装置
JPS6398049A (ja) バツフア無効化処理時のバス制御方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010605

LAPS Cancellation because of no payment of annual fees