JP3203387U - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3203387U
JP3203387U JP2015600133U JP2015600133U JP3203387U JP 3203387 U JP3203387 U JP 3203387U JP 2015600133 U JP2015600133 U JP 2015600133U JP 2015600133 U JP2015600133 U JP 2015600133U JP 3203387 U JP3203387 U JP 3203387U
Authority
JP
Japan
Prior art keywords
circuit board
hole
semiconductor device
external terminal
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015600133U
Other languages
English (en)
Inventor
典弘 梨子田
典弘 梨子田
瑶子 中村
瑶子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015600133U priority Critical patent/JP3203387U/ja
Application granted granted Critical
Publication of JP3203387U publication Critical patent/JP3203387U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】スルーホールが設けられているプリント基板の位置決め精度を確保するとともに、外部端子が傾いていても確実にスルーホールに外部端子を挿入することができる半導体装置を提供する。【解決手段】半導体素子６が接合されたＤＣＢ基板４と、ＤＣＢ基板４に設けられた凹部１２に挿入された外部端子１０と、スルーホール１３及びＤＣＢ基板４に対向するよう配置されたポスト電極８を有するプリント基板９とを備えた半導体装置５０において、外部端子１０を挿入されているプリント基板９のスルーホール１３の周縁領域にスリット１５が形成されている。【選択図】図１

Description

本発明は、半導体装置に関し、特にパワー半導体素子を搭載したパワー半導体モジュールに関する。
図４は、従来例に係るパワー半導体モジュールの平面図（ａ）及び断面図（ｂ）である。なお、同図（ｂ）は同図（ａ）のＩＩＩ−ＩＩＩ’線で切断した要部断面図である。
図４において、パワー半導体モジュール５００は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板１０４と、半導体素子１０６と、ポスト電極１０８と、外部端子１１０と、プリント基板１０９とで構成されている。
ＤＣＢ基板１０４は、主面に回路板１０３を有している。半導体素子１０６は、回路板１０３に接合材１０５を介して裏面が固着されている。ポスト電極１０８は、半導体素子１０６の表面に接合材１０７を介して固着されている。外部端子１１０は、回路板１０３に設けられた外部端子挿入用の凹部１１２に導電性の接合材（図示せず）を介して固着されている。プリント基板１０９は、金属層１１４を有し、ポスト電極１０８が固着されている。
このパワー半導体モジュール５００は、半導体素子１０６の裏面電極（図示せず）への電気配線を回路板１０３で行い、半導体素子１０６のおもて面電極（図示せず）への電気配線をポスト電極１０８及び金属層１１４を備えたプリント基板１０９で行う構造となっている（例えば、特許文献１参照）。
パワー半導体モジュール５００の製造工程を図５に示す。
図５は、従来例に係るパワー半導体モジュールの製造工程を示した模式図であり、図６は、従来例に係るスルーホールの拡大平面図である。
まず、ＤＣＢ基板１０４に半田等の導電性の接合材１０５を載置した後、その上に半導体素子１０６を載置し、さらにその上に半田等の導電性の接合材１０７を載置する（図５（ａ））。次に、ＤＣＢ基板１０４の半導体素子１０６が接合される面に設けられた凹部１１２に、外部端子１１０を挿入する（図５（ｂ））。さらに、ポスト電極１０８の面をＤＣＢ基板１０４と対向する面に向けたプリント基板１０９を、プリント基板１０９に形成されたスルーホール１１３に外部端子１１０を挿入することで、プリント基板１０９をセットする（図５（ｃ））。このモジュールをＮ2・Ｈ2リフロー等により一括組立し、最後に樹脂封止することで製造される。この方法では、プリント基板１０９はスルーホール１１３を利用し外部端子１１０をガイドとすることで、治具を使わずに位置決めが可能である（例えば、特許文献２参照）。
ここで、図６にプリント基板と円状の断面を持つ外部端子用のスルーホールの拡大した平面図を示す。
プリント基板１０９に形成されたスルーホール１１３の内径は、外部端子１１０の外径とほぼ同じ（〜＋０．０５ｍｍ）となっている。
特開２００９−６４８５２号公報 特開２０１２−１２９３３６号公報
パワー半導体モジュール５００の製造時において、凹部１１２に外部端子１１０を挿入した際（図５（ｂ））、外部端子１１０はＤＣＢ基板１０４に対して完全に垂直ではなく、わずかに傾いて挿入される場合がある。このような状態で、外部端子１１０にプリント基板１０９を挿入すると、プリント基板１０９にも傾きが生じることからポスト電極１０８が半導体素子１０６のおもて面電極に接触しない場合がある。この場合、半導体素子１０６とポスト電極１０８との間に浮きや位置ズレが生じる。そのため、半導体素子１０６とポスト電極１０８が半田等の接合材１０７で接合できず、製造不良となる課題があった。
この課題に対しては、プリント基板１０９のスルーホール１１３の内径を、外部端子１１０の内径に比べ大きくすることにより、外部端子１１０の傾き等の影響は少なくなる。しかしその場合は、プリント基板１０９自体の位置ズレが大きくなるという課題が新たに発生する。
特に近年適用が進むＳｉＣ半導体素子は、製造歩留まり等の関係から素子の大きさが約３ｍｍ角と従来のＳｉ半導体素子と比べ小さい。このため、このＳｉＣ半導体素子を用いて大きなモジュール電流容量を得るためには、複数の半導体素子を一つのパワー半導体モジュールに搭載する必要がある。そこで、ポスト電極１０８と半導体素子１０６の接続にはプリント基板１０９の良好な位置決め精度の確保が重要となる。このため、プリント基板１０９の位置ズレが大きくなるのは製造上大きな問題である。
前記の目的を達成するために、この発明の一態様では、半導体装置は、主面に回路板を有する絶縁基板と、前記回路板に固着されている半導体素子と、前記回路板に一端が固着されている外部端子と、前記外部端子が貫通するスルーホールを有し、前記スルーホールの周縁領域の剛性が他の領域の剛性よりも低く、前記絶縁基板の主面に対向するプリント基板とを備えた構成とする。
上記の手段によれば、パワー半導体モジュールを構成するＤＣＢ基板の凹部に挿入された外部端子にわずかな傾きがある場合でも、プリント基板の浮きや位置ズレが原因となる接続不良を少なくすることができる。このため、パワー半導体モジュールの組立良品率向上を実現することが可能となっている。
本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施例に係る半導体装置の平面図（ａ）及び断面図（ｂ）である。 第１の実施例に係るスルーホールの拡大平面図である。 第２の実施例に係るスルーホールの拡大断面図（ａ）及び拡大底面図（ｂ）である。 従来例に係るパワー半導体モジュールの平面図（ａ）及び断面図（ｂ）である。 従来例に係るパワー半導体モジュールの製造工程を示した模式図である。 従来例に係るスルーホールの拡大平面図である。
以下に、本発明の好適な実施形態（実施例）を図面に基づいて説明する。
実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。
図１は、第１の実施例に係る半導体装置の平面図（ａ）及び断面図（ｂ）である。
なお、同図（ｂ）は同図（ａ）のＩ−Ｉ’線で切断した要部断面図である。
図示するパワー半導体モジュール（半導体装置）５０は、ＤＣＢ基板４と、ＤＣＢ基板４に対向させたプリント基板９とが封止樹脂１１により一体的になった構造をなしている。そして、ＤＣＢ基板４の主面に位置する回路板３に、半導体素子６が固着されている。
ＤＣＢ基板４は、絶縁基板２と、絶縁基板２の裏面にＤＣＢ法で形成された放熱板１と、絶縁基板２の主面に同じくＤＣＢ法で形成された回路板３を備えている。回路板３は、絶縁基板２の主面に選択的にパターン形成されている。
さらに、回路板３上には、錫（Ｓｎ）−銀（Ａｇ）系等の鉛フリー半田等で形成される導電性の接合材５を介して、少なくとも一つの半導体素子６の裏面電極（例えば、コレクタ電極）が接合されている。
ここで半導体素子６は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の縦型のパワー半導体素子が該当する。
また絶縁基板２は、例えばアルミナ（Ａｌ2Ｏ3）焼結体、窒化シリコン（Ｓｉ3Ｎ4）等のセラミックで構成され、放熱板１、回路板３は銅（Ｃｕ）を主成分とする金属で構成されている。
なおＤＣＢ法により形成されたＤＣＢ基板４だけでなく、絶縁基板２に放熱板１、回路板３をロー材によって接合したＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎg）基板を用いてもよい。
プリント基板９は、その主面に金属層１４が選択的にパターン形成されている。ここで、プリント基板９の材質は、例えば、ポリイミド樹脂、エポキシ樹脂等である。また必要に応じて、ガラス繊維で構成されたガラスクロスを内部に含浸させてもよい。また金属層１４は、例えば、銅を主たる成分により構成されている。
パワー半導体モジュール５０においては、半導体素子６のおもて面電極（例えばエミッタ電極）が位置する領域直上のプリント基板９に、内壁がめっき層（図示せず）で処理された複数の孔が設けられている。そして、その孔の内に円筒状のポスト電極８がめっき層を介し注入（インプラント）されている。さらに各々のポスト電極８は、プリント基板９の主面に配設された金属層１４と導通された状態にある。上記により、パワー半導体モジュール５０においては、半導体素子６のおもて面電極と、外部回路との電気的な接続が、ポスト電極８並びに金属層１４を経由して確保されている。なお、半導体素子６の裏面電極と、外部回路との電気的な接続については、回路板３を経由して確保されている。
なおポスト電極８の材質は、例えば、銅、アルミニウム（Ａｌ）、錫−銀系の鉛フリーの半田材、または、これらの金属からなる合金を主たる成分で構成されている。また、各々のポスト電極８の長さは、均一である。
さらにパワー半導体モジュール５０は、回路板３に設けられた外部端子挿入用の凹部１２に嵌合して固着される位置決め兼用の外部端子１０を有している。そしてプリント基板９は、外部端子１０が貫通する位置決め用のスルーホール１３を有している。
凹部１２と外部端子１０を、図示しない半田を介して固着することで、嵌合と半田固着により、回路板３と外部端子１０の固着強度を確保することができる。
また上記構成要素を外部環境から保護するため、封止樹脂１１が上記構成要素の周囲に配置されている。これにより、パワー半導体モジュール５０の動作時における発熱・冷却で生じる半導体素子６及び導電性の接合材５、７への応力が緩和され、信頼性の高いパワー半導体モジュールを実現することができる。
本実施例が従来技術と異なる点は、位置決めのため外部端子１０を挿入するプリント基板９内のスルーホール１３の周縁領域の剛性を、他の領域の剛性よりも低くしている点である。より具体的には、スルーホール１３の周縁領域に放射状のスリット１５が配置されている点である。周縁領域の剛性を低くすることにより、外部端子１０のわずかな傾きや変形が生じた場合でも、スルーホール１３の周縁領域のみ変形させることができる。これによりプリント基板９全体の傾き、位置ズレを抑えることができることから、ポスト電極８の良好な位置決め精度を確保することができる。この結果、ポスト電極８と半導体素子６の接続不良をなくし、パワー半導体モジュール５０の良品率を改善することができる。
図２は、第１の実施例に係るスルーホールの拡大平面図である。
図２（ａ）は、断面円形状の外部端子１０を用いて位置決めするためのスルーホール１３を示したものであり、スルーホール１３の周縁領域に放射状かつ対称に４本のスリット１５が配置されている。
また図２（ｂ）は、断面四角形状の外部端子１０を用いて位置決めするためのスルーホール１３を示したものであり、四つの角から周縁領域にそれぞれスリット１５が配置されている。外部端子１０及びスルーホール１３が四角の場合、外部端子１０の角が最もスルーホール１３に接触しやすいため、貫通させるプリント基板９側のスルーホール１３の角にスリット１５が配置されることが有効である。
また上記のようにスリット１５を放射状かつ対称に配置することで、プリント基板９の位置が、ある一方向に矯正（位置決め）されにくくできるため有効である。なおスリット１５の数は放射状かつ対称に配置することができれば何本でも良いが、スリット１５を形成する追加工程及びスリット１５を配置する効果を勘案すると、４〜８本程度が好ましい。
また外部端子１０及びスルーホール１３の断面形状は５〜８角形等も可能であり、この場合はスルーホール１３側の角にスリット１５を形成することが有効である。
図３は、第２の実施例に係るスルーホールの拡大断面図（ａ）及び拡大底面図（ｂ）である。
この実施例においては、プリント基板９の絶縁基板２と対向する面のうち、スルーホール１３の近傍に、スルーホール１３と略同軸となるよう、すり鉢形状の面取り部１６が設けられている。
この面取り部１６が設けられることにより、周縁領域の剛性を低くするのと同時に、位置決め精度をより高めながら外部端子１０をスルーホール１３に挿入することが可能となる。そして位置決め精度がより高められた場合において、外部端子１０がわずかに傾いていたとしても、上記に示したスリット１５の働きにより確実にポスト電極８を所定の箇所に接続することができるため、より有効である。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではない。そして、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１ 放熱板
２ 絶縁基板
３、１０３ 回路板
４、１０４ ＤＣＢ基板
５、７、１０５、１０７ 接合材
６、１０６ 半導体素子
８、１０８ ポスト電極
９、１０９ プリント基板
１０、１１０ 外部端子
１１ 封止樹脂
１２、１１２ 凹部
１３、１１３ スルーホール
１４、１１４ 金属層
１５ スリット
１６ 面取り部
５０、５００ パワー半導体モジュール

Claims (8)

  1. 主面に回路板を有する絶縁基板と、
    前記回路板に固着されている半導体素子と、
    前記回路板に一端が固着されている外部端子と、
    前記外部端子が貫通するスルーホールを有し、前記スルーホールの周縁領域の剛性が他の領域の剛性よりも低く、前記絶縁基板の主面に対向するプリント基板と、
    を備えた半導体装置。
  2. 前記半導体素子はおもて面に電極を有し、
    一端が前記半導体素子の電極に固着され、他端が前記プリント基板に固着されているポスト電極を備えた請求項１記載の半導体装置。
  3. 前記周縁領域にスリットが設けられている請求項１記載の半導体装置。
  4. 前記スリットが、一つの前記周縁領域に複数個設けられている請求項３記載の半導体装置。
  5. 前記スルーホールが平面円形状であり、
    前記スリットが前記プリント基板の主面側から見て、放射状かつ均一な角度になるように設けられている請求項４記載の半導体装置。
  6. 前記スルーホールが平面多角形状であり、
    前記スリットが前記プリント基板の主面側から見て、それぞれの角の頂点から放射状に設けられている請求項４記載の半導体装置。
  7. 前記平面多角形状が、平面四角形状である請求項６記載の半導体装置。
  8. 前記プリント基板の前記絶縁基板と対向する面の前記周縁領域に、面取り部が設けられている請求項１記載の半導体装置。
JP2015600133U 2013-06-05 2014-05-08 半導体装置 Expired - Fee Related JP3203387U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015600133U JP3203387U (ja) 2013-06-05 2014-05-08 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013118495 2013-06-05
JP2013118495A JP2016006806A (ja) 2013-06-05 2013-06-05 半導体装置
PCT/JP2014/062389 WO2014196309A1 (ja) 2013-06-05 2014-05-08 半導体装置
JP2015600133U JP3203387U (ja) 2013-06-05 2014-05-08 半導体装置

Publications (1)

Publication Number Publication Date
JP3203387U true JP3203387U (ja) 2016-03-31

Family

ID=52007962

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013118495A Pending JP2016006806A (ja) 2013-06-05 2013-06-05 半導体装置
JP2015600133U Expired - Fee Related JP3203387U (ja) 2013-06-05 2014-05-08 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013118495A Pending JP2016006806A (ja) 2013-06-05 2013-06-05 半導体装置

Country Status (4)

Country Link
US (1) US9640454B2 (ja)
JP (2) JP2016006806A (ja)
CN (1) CN205264696U (ja)
WO (1) WO2014196309A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
CN105246286B (zh) * 2015-11-17 2018-06-01 上海一旻成峰电子科技有限公司 电力半导体器件综合保护装置及制备方法
CN105471415A (zh) * 2016-01-12 2016-04-06 陈勤华 智能固态继电器
JP6866716B2 (ja) * 2017-03-23 2021-04-28 富士電機株式会社 半導体装置
JP7214966B2 (ja) * 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6884723B2 (ja) 2018-03-23 2021-06-09 株式会社東芝 半導体装置
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
CN112913009A (zh) * 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料
JP7380124B2 (ja) 2019-11-20 2023-11-15 富士電機株式会社 電力用半導体モジュール及び電力用半導体モジュールの製造方法
JP7476540B2 (ja) * 2020-01-23 2024-05-01 富士電機株式会社 半導体装置
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
KR20220036534A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951152A (ja) * 1995-08-08 1997-02-18 Saginomiya Seisakusho Inc フレキシブル基板の取付け構造及び取付け方法
JP4246093B2 (ja) * 2004-03-29 2009-04-02 日本航空電子工業株式会社 フレキシブル配線板
JP5241177B2 (ja) 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5227259B2 (ja) * 2009-05-27 2013-07-03 ダイヤモンド電機株式会社 車載用半導体装置
JP5691475B2 (ja) * 2010-12-15 2015-04-01 富士電機株式会社 半導体装置およびその製造方法
JP5531974B2 (ja) 2011-01-21 2014-06-25 住友電装株式会社 コネクタ及び端子整列部材

Also Published As

Publication number Publication date
JP2016006806A (ja) 2016-01-14
CN205264696U (zh) 2016-05-25
US9640454B2 (en) 2017-05-02
WO2014196309A1 (ja) 2014-12-11
US20160079133A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
JP3203387U (ja) 半導体装置
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
US9877397B2 (en) Mounting jig for semiconductor device
JP7452597B2 (ja) 半導体装置及びその製造方法
US10242961B2 (en) Semiconductor device
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
JP6206494B2 (ja) 半導体装置
JP2005064479A (ja) 回路モジュール
US20170194296A1 (en) Semiconductor module
JP5732880B2 (ja) 半導体装置及びその製造方法
JP2012043956A (ja) 半導体装置及び電力用半導体装置
US11978683B2 (en) Semiconductor apparatus
JP2013214783A (ja) 半導体装置および電極用部材の製造方法
JPWO2013105456A1 (ja) 回路基板および電子デバイス
JP2022053848A (ja) 半導体装置
JP2017034224A (ja) 電子モジュール
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP2020155623A (ja) 半導体装置
US20230092121A1 (en) Semiconductor device
CN111602240B (zh) 树脂封装型半导体装置
US11337306B2 (en) Semiconductor device
CN113497116B (zh) 半导体装置
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
US20220375845A1 (en) Semiconductor device
US20240006287A1 (en) Semiconductor device

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3203387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees