JPH06225273A - 誤り訂正装置 - Google Patents

Abstract

(57)【要約】 【目的】 フレーム内の特定時間位置に誤り訂正符号を
含んだデジタルデータを受信し、フレーム位置を正確に
検出して誤り訂正処理を行うこと。 【構成】 デジタル映像信号の水平ブランキング期間に
フレーム同期信号を挿入する。そしてこの信号をフレー
ム同期検出回路３で検出する。フレーム同期保護回路１
０はその検出結果により、フレーム同期状態とフレーム
同期はずれ状態を夫々検出する。誤り訂正タイミング発
生回路４は、フレーム同期検出回路３の出力するフレー
ム同期信号の発生時に、誤り訂正タイミング信号を誤り
訂正回路２に与える。誤り訂正回路２は、フレーム同期
保護回路１０が同期状態を検出すると、入力信号の符号
誤りを訂正する。こうすると正規のフレーム位置に誤り
訂正処理を正確に行うことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル映像信号に含
まれるフレーム同期信号の誤検出を防止する誤り訂正装
置に関するものである。

【０００２】

【従来の技術】近年、映像信号の伝送及び記録において
は、従来のアナログ方式の機器に代わり、画質劣化の少
ないデジタル方式の機器が普及し始めている。各水平走
査ラインのデジタル映像信号の水平ブランキング期間に
は、信号のブロック又はパケットの区切りを示すフレー
ム同期信号が挿入されている。フレーム同期信号は重要
な信号であるので、符号誤りを訂正できるように誤り訂
正符号が用いられている。

【０００３】ＢＴＡ（放送技術開発協議会) は、ＨＤＴ
Ｖ機器のうち、スタジオ用として番組制作用に使用さ
れ、かつデジタル映像入力または出力を有する映像機器
間のインターフェースの規格を設定した。このＢＴＡの
規格Ｓ−００２は、1125/60 方式ＨＤＴＶ映像信号の符
号化とビット並列インターフェース規格と呼ばれる。
（以下ＢＴＡＳ−００２規格という）

【０００４】ＢＴＡＳ−００２規格では映像信号のフレ
ーム同期信号の部分に誤り訂正符号が用いられている。
そして映像信号とアナログ同期波形間のタイミング関係
を明確にするために、映像タイミング基準コードが水平
ブランキング期間に挿入される。この映像タイミング基
準コードは、各映像データブロックのはじめにＳＡＶ(S
tart of Active Video) を、各映像データブロックの終
わりにＥＡＶ(End ofActive Video) を置く。各映像機
器においては、伝送されるデジタル信号の中からＳＡ
Ｖ、ＥＡＶを検出し、映像信号のフレーム同期タイミン
グを検出する。尚、ここでいう１フレームとはアナログ
のＨＤＴＶ映像信号の１水平走査ラインに対応する。

【０００５】ＢＴＡＳ−００２規格のタイミング基準コ
ードを図７に示す。各タイミング基準コードは１６進表
現で３ＦＦ、０００、０００、ＸＹＺの４ワードからな
る。最初の３ワード（ワード番号１〜３）は固定値の前
置情報である。最後の１ワード（ワード番号４）は、フ
ィールドの識別、フィールドブランキング期間の識別、
及びＳＡＶ、ＥＡＶの識別を夫々示す情報である。ワー
ド番号４のＦ、Ｖ、Ｈの状態を図８に具体的に示す。本
図においてＦ、Ｖ、ＨはプロテクションビットＰ０、Ｐ
１、Ｐ２、Ｐ３と一定の関係を持つ。これらの信号の受
信時には、このビット列により１ビットの誤りを訂正
し、２ビットの誤りを検出することができる。尚、映像
データには誤り訂正符号は付加されない。

【０００６】次にＨＤＴＶデジタル映像信号の伝送に用
いられる従来の誤り訂正装置について図９を用いて説明
する。図９は従来の誤り訂正装置の構成例を示すブロッ
ク図である。本図においてデータ入力端子１は、ＢＴＡ
Ｓ−００２規格の映像信号が入力される端子である。誤
り訂正回路２はデータ入力端子１からデジタル映像信号
を入力し、図７に示す映像タイミング基準コードの信号
に符号誤りがあれば、プロテクションビットＰ０〜Ｐ３
を用いて符号の誤り訂正を行う回路である。フレーム同
期検出回路３は、誤り訂正回路２の出力信号からフレー
ム同期信号を検出する回路である。

【０００７】誤り訂正タイミング発生回路４は、フレー
ム同期検出回路３の出力するフレーム同期検出信号から
１フレーム（映像信号の１ライン）遅延した次の映像タ
イミング基準コードの受信期間に、誤り訂正タイミング
信号を誤り訂正回路２に出力する回路である。データ出
力端子５は、誤り訂正されたフレーム同期信号を含むデ
ジタル映像信号を図示しない映像復調回路に出力する端
子である。

【０００８】このように構成された誤り訂正装置の動作
を図１０，図１１を用いて説明する。図１０，図１１は
誤り訂正装置の各ブロックの出力信号を示す説明図であ
る。図１０（ａ）のタイミング（イ）に示すようなＢＴ
ＡＳ−００２規格の映像信号Ａが、データ入力端子１を
介して誤り訂正回路２に入力される。最初の映像タイミ
ング基準コードでは、ワード番号１〜３までは符号誤り
はなく、ワード番号４の●で示す部分に符号誤りが生じ
たとする。この信号は１ビット誤りであり、誤り訂正回
路２で容易に符号誤りが訂正される。

【０００９】次にフレーム同期検出回路３は、これらの
ＳＡＶ，ＥＡＶを含む４ワードの信号から図１０（ｂ）
に示すフレーム同期検出信号Ｂを生成し、その信号を誤
り訂正タイミング発生回路４に与える。誤り訂正タイミ
ング発生回路４は図１０のタイミング（ロ）に示すよう
に、１フレーム後のタイミング基準コードの出力期間
に、図１０（ｃ）で示す誤り訂正タイミング信号Ｃを発
生し、誤り訂正回路２に出力する。誤り訂正回路２はこ
の訂正タイミング信号Ｃを基に、現在入力されるデジタ
ル映像信号の誤り訂正を行い、図１０（ｄ）のタイミン
グ期間（ロ）に示すように、訂正されたＢＴＡＳ−００
２規格の映像信号Ｄを出力する。又フレーム同期検出回
路３は次のフレーム期間に用いられるフレーム同期検出
信号Ｂを出力する。

【００１０】このようにタイミング（イ）において、フ
レーム同期検出信号Ｂの検出が正しく行われているため
に、タイミング（ロ）において誤り訂正タイミング信号
Ｃが正しく出力される。このため、タイミング（ロ）の
映像信号Ａで発生する１ビットの符号誤りは正しく訂正
され、タイミング（ロ）の映像信号Ｄのようになる。

【００１１】

【発明が解決しようとする課題】いまデータ入力端子１
に入力されてくるＢＴＡＳ−００２規格の信号が、一部
に複数の符号誤りが生じ、図１１（ａ）に示すような状
態になったとする。即ちデジタル映像信号Ｅは、タイミ
ング基準コードのワード番号１，３の黒丸で示す部分に
符号誤りが生じると共に、図１１（ｂ）のタイミング
（ニ）に示すように１ラインの映像データの特定部分が
ビット化けを起こし、タイミング基準コードと同一の符
号が生じたとする。

【００１２】図１１のタイミング（ハ）のように、タイ
ミング基準コードに伝送誤りが発生して、本来のフレー
ム同期信号が検出されずに、図１１（ｂ）に示すように
タイミング（ニ）の映像データの一部に誤って形成され
た偽のフレーム同期検出信号Ｆを生成した場合を考え
る。このとき、誤り訂正タイミング発生回路４は１フレ
ーム遅延して、（ｃ）に示すタイミング（ホ）の期間に
誤り訂正タイミング信号Ｇを発生することになる。この
ため発生しなくてよいタイミングに誤り訂正を施してし
まう。誤り訂正は先ず誤りを検出し、次に誤りが検出さ
れたビットの値を反転するといった動作を行う。間違っ
たタイミングに誤り訂正を行うと、間違って誤りが検出
され、誤ったビット反転が生じる。このことにより新た
に符号誤りが発生するという問題を生じる。

【００１３】誤り訂正タイミング発生回路４が、フレー
ム周期のカウンタとそのデコード回路で構成され、１フ
レーム毎に１回又は数回、必ず誤り訂正タイミング信号
を出力するよう構成されている場合は大きな問題を生じ
る。この場合誤り訂正装置が誤まって同期パターンを検
出しなくとも、同期パターンを検出できなければ、誤っ
たサンプリングポイントで誤り訂正信号を出力し、符号
誤り数を増してしまうことがある。又この場合正規のフ
レーム位置がわからず、誤り訂正タイミング信号も誤っ
てしまうという問題があった。

【００１４】本発明は、このような従来の問題点に鑑み
てなされたものであって、発生した符号誤りの訂正を正
確に行うと共に、符号の誤検出による新たな符号誤りの
発生を防止することのできるデジタル映像信号の誤り訂
正装置を実現することを目的とする。

【００１５】

【課題を解決するための手段】本発明はデジタル映像信
号の一水平走査期間を示すフレーム内において、フレー
ムの特定時間位置に挿入されたタイミング基準コードに
誤り訂正符号を含んだデジタル信号を受信し、符号誤り
を訂正する誤り訂正装置であって、タイミング基準コー
ドに含まれるフレーム同期パターンを検出し、フレーム
同期検出信号を発生するフレーム同期検出回路と、フレ
ーム同期検出回路からのフレーム同期検出信号の出力時
に、フレーム同期パターン内のフレーム同期信号の周期
と位相が一定時間安定か否かを識別し、その信号の周期
と位相が安定状態であればフレーム同期状態と判定し、
非安定であればフレーム同期はずれ状態と判定し、フレ
ーム同期状態信号、最新一致検出結果信号、ロードイネ
ーブル信号を夫々出力するフレーム同期保護回路と、フ
レーム同期検出回路の出力結果とフレーム同期保護回路
から出力されるロードイネーブル信号により、誤り訂正
タイミング信号と内部同期位置信号を夫々発生する誤り
訂正タイミング発生回路と、フレーム同期保護回路がフ
レーム同期状態を検出し、かつ最新一致検出結果信号が
一致であるとき、誤り訂正タイミング発生回路の信号出
力時にデジタル映像信号の誤り訂正を行う誤り訂正回路
と、を具備することを特徴とするものである。

【００１６】

【作用】このような特徴を有する本願の発明によれば、
フレーム同期検出回路は、デジタル映像信号の一水平走
査期間を示すフレーム内において、タイミング基準コー
ドに含まれるフレーム同期パターンを検出し、フレーム
同期検出信号を発生する。フレーム同期保護回路はフレ
ーム同期検出回路からのフレーム同期検出信号の出力時
に、フレーム同期信号の周期と位相が一定時間安定か否
かを識別し、その信号の周期と位相が安定状態であれば
フレーム同期状態と判定し、非安定であればフレーム同
期はずれ状態と判定する。誤り訂正タイミング発生回路
はフレーム同期検出回路の出力結果より、誤り訂正タイ
ミング信号を発生する。次に誤り訂正回路はフレーム同
期保護回路がフレーム同期状態と判定し、かつ最新の一
致検出結果信号が一致したとき、誤り訂正タイミング発
生回路の信号出力時にデジタル映像信号の誤り訂正を行
う。こうするとフレーム中の正確な位置で誤り訂正を施
すことができる。このことにより、発生した誤り符号の
正確な訂正と、間違った誤り訂正による新たな符号誤り
の発生を防止できることとなる。

【００１７】

【実施例】本発明の一実施例の誤り訂正装置について図
面を参照しつつ説明する。図１は本実施例の誤り訂正装
置の全体構成を示すブロック図である。本図において、
データ入力端子１，誤り訂正回路２，フレーム同期検出
回路３，誤り訂正タイミング発生回路４，データ出力端
子５が夫々設けられることは従来例と同一であり、その
説明は省略する。

【００１８】フレーム同期保護回路１０はフレーム同期
検出回路３から与えられるフレーム同期検出信号ｂが正
規の信号か否かを、その周期と発生タイミングとに基づ
いて識別する回路であり、正規の信号であればＨレベル
の信号を誤り訂正回路２に出力するものである。フレー
ム同期保護回路１０から誤り訂正回路２に出力される信
号としては、最新の一致検出結果が一致したときにＨを
出力する最新一致検出結果信号ｃと、フレーム同期状態
にＨを出力する同期状態信号ｄがある。

【００１９】また誤り訂正タイミング発生回路４はフレ
ーム同期はずれ状態で且つ最新の一致検出結果が不一致
であるとき、誤り訂正タイミング発生回路４中のフレー
ムカウンタのロードを制御するロードイネーブル信号ｇ
をＨにし、フレームカウンタをフレーム同期信号により
ロードさせ、フレームカウンタを最新のフレーム同期検
出信号の位相と一致させるものである。

【００２０】図２は誤り訂正タイミング発生回路４とフ
レーム同期保護回路１０の構成例を示すブロック図であ
る。本図において破線部分が誤り訂正タイミング発生回
路４であり、その他の部分がフレーム同期保護回路１０
である。入力端子２１は図１のフレーム同期検出回路３
の出力するフレーム同期検出信号の入力端子である。こ
の信号はアンド回路（ＡＮＤ）２２及びＤ型のフリップ
フロップ（ＦＦ）２３の入力端Ｄに与えられる。

【００２１】フレームカウンタ２４は正規のフレーム同
期検出信号を一定期間入力し、この信号の周期及び位相
を検出し、フレーム同期検出信号と同位相で内部同期位
置信号を継続して発生する回路である。又フレームカウ
ンタ２４は１フレーム中で、誤り訂正回路２の誤り訂正
を施すべきタイミングで、誤り訂正タイミング信号を発
生させる。誤り訂正タイミング信号ｅの位相はフレーム
カウンタ２４の出力パルスの位相に一致して出力端子３
４から出力され、誤り訂正回路２に与えられる。

【００２２】ＦＦ２３のＱ出力端はＦＦ２５のＤ入力端
に接続され、同様にＦＦ２５，ＦＦ２６，ＦＦ２７はそ
のＱ出力端及びＤ入力端が夫々直列に接続されている。
ＦＦ２３，２５〜２７は何れもＤ型のフリップフロップ
であり、４段のシフトレジスタを構成している。又フレ
ームカウンタ２４の出力はＦＦ２３，２５〜２７のクロ
ック入力端Ｃに与えられる。フレームカウンタ２４の出
力が、図１に示す内部同期位置信号ｈである。又図２の
ＦＦ２３のＱ出力は、最新一致検出結果信号ｃとして出
力端子３３より出力される。

【００２３】アンド回路２８はＦＦ２３，２５，２６の
Ｑ出力を夫々入力し、これらの論理積をとる回路であ
る。又アンド回路２９はＦＦ２３，２５，２６，２７の
Ｑバー出力を入力し、これらの論理積をとる回路であ
る。アンド回路２８及び２９の出力は夫々ＦＦ３０のセ
ット入力端Ｓ及びリセット入力端Ｒに与えられる。ＦＦ
３０はＲ−Ｓ型のフリップフロップで、そのＱバー出力
はアンド回路３１に入力される。アンド回路３１はＦＦ
２３，３０のＱバー出力を夫々入力し、その論理積をと
る回路である。アンド回路３１の出力はアンド回路２２
に与えられる。アンド回路３１の出力が図１のロードイ
ネーブル信号ｇである。一方、ＦＦ３０のＱ出力は同期
状態信号ｄとして出力端子３２より出力される。

【００２４】このように構成されたフレーム同期保護回
路１０と誤り訂正タイミング発生回路４を含む誤り訂正
装置の動作について、図３，図４を用いて説明する。図
３，図４は本実施例における誤り訂正装置の各ブロック
の出力信号を示す説明図であり、（ａ）〜（ｅ）は同一
の信号を示している。図３（ａ）に示すようにデータ入
力端子１にＢＴＡＳ−００２規格のデジタル映像信号ａ
が数フレームに渡って正確な周期と位相で入力されてく
るとする。図３のタイミング（ロ）において、タイミン
グ（イ）と同一周期と位相で（ｂ）に示すフレーム同期
検出信号ｂが出力され、（ｃ）に示す最新一致検出結果
信号ｃがＨレベルに変化する。その後、図４のタイミン
グ（ハ），（ニ）に渡って同一周期と位相でフレーム同
期検出信号が出力されることにより、（ｄ）に示すよう
に同期状態信号ｄがＨレベルに変化する。そうすると図
１の誤り訂正回路２は、最新一致検出結果信号ｃと同期
状態信号ｄが共にＨレベルにあるとき、入力信号に誤り
訂正を施す。

【００２５】図４のタイミング（ホ）においては、同一
周期と位相でデジタル映像信号ａが入力されてくるた
め、フレーム同期パターン内の誤り符号は訂正され、図
４（ｆ）に誤り訂正後の映像信号を示すように誤りが訂
正される。

【００２６】ここでフレーム同期保護回路１０と誤り訂
正タイミング発生回路４の動作について説明する。図
５，図６はフレーム同期保護回路１０と誤り訂正タイミ
ング発生回路４の各部の動作を示す信号波形図であり、
（ａ）〜（ｊ）は夫々同一の信号を示している。図５は
フレーム同期検出信号とフレームカウンタ２４の内部同
期位置信号が位相ずれを起こしている場合の動作を示
し、図６はフレーム同期検出信号と内部同期位置信号の
位相が合致している場合の動作を示している。

【００２７】同期状態から同期外れ状態へ移行したとき
のフレーム同期保護回路１０の動作について説明する。
図５（ａ）に示すようにフレーム同期検出信号が破線部
で示す正規の位置から実線で示すような位相の遅れた位
置で入力されるとする。タイミング（Ｔ１）の前の区間
では、フレームカウンタ２４は内部同期位置信号をフレ
ーム同期検出信号と同位相で出力していたが、図５
（ａ）に示すようにタイミング（Ｔ１）の区間では、フ
レーム同期検出信号の位相が遅れる。このためＦＦ２３
のクロック入力時にはＤ入力端のフレーム同期検出信号
がＬレベルとなり、図５（ｃ）に示すようにＦＦ２３の
Ｑ出力はＬレベルとなる。このようにフレーム同期検出
信号が遅れた位相で引き続きフレーム同期保護回路１０
に入力されると、ＦＦ２５〜２７のＱ出力は図５（ｄ）
〜（ｆ）に示すように、タイミング（Ｔ２），（Ｔ
３），（Ｔ４）で夫々Ｌレベルに変化する。

【００２８】又図５（ｇ）のタイミング（Ｔ１）では、
アンド回路２８を介してＦＦ３０のセット入力端にＬレ
ベルの信号が入力される。そして図５（ｈ）のタイミン
グ（Ｔ４）では、アンド回路２９を介してＦＦ３０のリ
セット入力端にリセット信号が入力される。このため図
５（ｉ）に示すようにＦＦ３０のＱ出力はタイミング
（Ｔ４）でＬレベルとなり、出力端子３２より同期状態
信号ｄがＬレベルとなって同期外れ状態として出力され
る。

【００２９】一方、タイミング（Ｔ４）ではＦＦ２３と
ＦＦ３０のＱバー出力が共にＨレベルとなり、アンド回
路３１を介しＨレベルのロードイネーブル信号ｇがアン
ド回路２２に入力される。このため入力端子２１を介し
フレーム同期検出信号が入力されると、アンド回路２２
は図５（ｊ）に示すようなパルスをロード信号としてフ
レームカウンタ２４に与える。このロード信号が与えら
れると、フレームカウンタ２４は、図５（ｂ）に示すよ
うに入力されるフレーム同期検出信号の位相に同期した
内部同期位置信号を生成する。このようにフレーム同期
保護回路１０は、伝送誤り等によって生じる偽のフレー
ム同期検出信号によって、誤ったタイミングのフレーム
周期で内部同期位置信号と誤り訂正タイミング信号を発
生するのを防ぐための保護機能を達成している。

【００３０】図６のタイミング（Ｔ５）はフレームカウ
ンタ２４が同期外れ状態から同期状態へ移行した最初の
区間である。この場合ＦＦ２３，３０のＱバー出力が最
初の期間で共にＨレベルであり、アンド回路３１はアン
ド回路２２に対しＨレベルのロードイネーブル信号を出
力する。このため入力端子２１からフレーム同期検出信
号が入力されると、アンド回路２２は図６（ｊ）に示す
ようなパルスをロード信号としてフレームカウンタ２４
に与える。

【００３１】図６（ａ）に示すようにフレーム同期検出
回路３から入力端子２１を介し入力されるフレーム同期
検出信号と、フレームカウンタ２４の生成する内部同期
位置信号の位相が一致したとする。この内部同期位置信
号はＦＦ２３，２５，２６，２７にクロック信号として
入力され、フレーム同期検出信号はＦＦ２３のＤ入力端
に与えられる。このため図６のタイミング（Ｔ５）〜
（Ｔ８）で、ＦＦ２３，２５，２６，２７のＱ出力は図
６（ｃ）〜（ｆ）に示すような状態に変化する。

【００３２】又アンド回路２８の出力は図６（ｇ）に示
すように、タイミング（Ｔ７）でＨレベルとなる。一
方、アンド回路２９の出力は、図６（ｈ）に示すように
ＦＦ２３のＱバー出力が変化するタイミング（Ｔ５）で
Ｌレベルとなる。このためＦＦ３０のＱ出力は図６
（ｉ）に示すように同位相のフレーム同期検出信号が継
続して３パルス入力されると、その時点（タイミング
（Ｔ７））でＨレベルとなり、出力端子３２より同期状
態信号を出力する。このようにフレーム同期保護回路１
０は、フレーム同期検出信号がフレームカウンタ２４に
よって予測されるタイミングで数回連続して検知された
場合、同期状態と判定している。

【００３３】さて図１において誤り訂正タイミング発生
回路４は、図４（ｅ）のタイミング（ホ）に示すよう
に、正確な時間と位相で誤り訂正タイミング信号ｅを出
力する。一方、図３のタイミング（ロ）より前の状態の
ように、フレーム周期の正規の位置にフレーム同期検出
信号が入力されなければ、図３（ｄ）のタイミング
（イ）に示すように、フレーム同期保護回路１０の出力
する同期状態信号ｄはＬレベルとなる。このため誤り訂
正回路２は符号の誤り訂正を実行せず、入力映像信号を
そのままデータ出力端子５より出力する。

【００３４】図４のタイミング（ニ）になると、フレー
ム同期保護回路１０の出力する同期状態信号ｄはＨレベ
ルとなる。このため誤り訂正回路２は次のタイミング
（ホ）になると、誤り訂正タイミング発生回路４の出力
する誤り訂正タイミング信号ｅの発生時刻に、入力信号
の誤り訂正を行う。

【００３５】このようにフレーム同期保護回路１０を設
けることにより、正確なフレーム位置を検出できる。図
４のタイミング（ホ）のデジタル映像信号ａのように、
フレーム同期状態でタイミング基準コードの最終バイト
に１ビット誤りが発生した場合、誤り訂正回路２は誤り
訂正タイミング信号ｄにより正しい誤り訂正処理を行う
ことができる。更に図３（ｅ）で示すようにＢＴＡＳ−
００２規格の誤り訂正タイミング信号ｅに、新たな誤り
を生じるという誤動作がなくなる。

【００３６】又同期状態から同期外れ状態に移行しよう
としている場合、完全に同期外れ状態になるには数フレ
ーム分の時間がかかってしまう。最新一致検出結果信号
ｃは、フレーム同期検出信号が図２のフレームカウンタ
２４の予測するタイミング位置に一度入力されないと、
すぐにＬレベルに変化し、誤り訂正動作を停止させる。
このことにより同期状態から、同期外れ状態に移行しつ
つある複数フレーム分の期間に間違ったタイミングに誤
り訂正を施し、符号誤りが他の部分に波及させるという
誤動作を防止している。

【００３７】

【発明の効果】以上のように本発明によれば、フレーム
同期保護回路を設けたことにより、フレーム内のある決
まった時間位置に、誤り訂正符号を含んだデジタル映像
信号を受信するとき、フレーム同期の同期状態及び同期
外れ状態を識別できる。従って同期状態の場合において
のみ誤り訂正を施せば、誤ったタイミングで誤り訂正す
るという誤動作を防止でき、フレーム同期検出信号を用
いて信頼性の高い誤り訂正を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例における誤り訂正装置の構成
を示すブロック図である。

【図２】本実施例の誤り訂正装置に用いられるフレーム
同期保護回路の構成例を示すブロック図である。

【図３】本実施例の誤り訂正装置の動作を示す信号の説
明図（その１）である。

【図４】本実施例の誤り訂正装置の動作を示す信号の説
明図（その２）である。

【図５】本実施例のフレーム同期保護回路の動作を示す
信号波形図（その１）である。

【図６】本実施例のフレーム同期保護回路の動作を示す
信号波形図（その２）である。

【図７】ＢＴＡＳ−００２規格のタイミング基準コード
を示す説明図である。

【図８】タイミング基準コードのワード番号４のビット
構成を示す説明図である。

【図９】従来の誤り訂正装置の構成例を示すブロック図
である。

【図１０】従来の誤り訂正装置の動作を示す信号の説明
図（その１）である。

【図１１】従来の誤り訂正装置の動作を示す信号の説明
図（その２）である。

【符号の説明】

１ データ入力端子 ２ 誤り訂正回路 ３ フレーム同期検出回路 ４ 誤り訂正タイミング発生回路 ５ データ出力端子 １０ フレーム同期保護回路 ２２，２８，２９，３１ アンド回路 ２４ フレームカウンタ ２３，２５，２６，２７，３０ ＦＦ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 デジタル映像信号の一水平走査期間を示
   すフレーム内において、フレームの特定時間位置に挿入
   されたタイミング基準コードに誤り訂正符号を含んだデ
   ジタル信号を受信し、符号誤りを訂正する誤り訂正装置
   であって、 タイミング基準コードに含まれるフレーム同期パターン
   を検出し、フレーム同期検出信号を発生するフレーム同
   期検出回路と、 前記フレーム同期検出回路からのフレーム同期検出信号
   の出力時に、フレーム同期パターン内のフレーム同期信
   号の周期と位相が一定時間安定か否かを識別し、その信
   号の周期と位相が安定状態であればフレーム同期状態と
   判定し、非安定であればフレーム同期はずれ状態と判定
   し、フレーム同期状態信号、最新一致検出結果信号、ロ
   ードイネーブル信号を夫々出力するフレーム同期保護回
   路と、 前記フレーム同期検出回路の出力結果と前記フレーム同
   期保護回路から出力されるロードイネーブル信号によ
   り、誤り訂正タイミング信号と内部同期位置信号を夫々
   発生する誤り訂正タイミング発生回路と、 前記フレーム同期保護回路がフレーム同期状態を検出
   し、かつ最新一致検出結果信号が一致であるとき、誤り
   訂正タイミング発生回路の信号出力時に前記デジタル映
   像信号の誤り訂正を行う誤り訂正回路と、を具備するこ
   とを特徴とする誤り訂正装置。
2. 【請求項２】 前記デジタル映像信号と誤り訂正タイミ
   ング発生回路は、ＢＴＡ（放送技術開発協議会）Ｓ−０
   ０２規格のＨＤＴＶデジタルデータであることを特徴と
   する請求項１記載の誤り訂正装置。
3. 【請求項３】 前記訂正タイミング発生回路は、前記フ
   レーム同期検出回路から与えられるフレーム同期信号と
   同一周期で内部同期位置信号を発生し、ロード信号によ
   って内部同期位置信号の位相をフレーム同期信号と同一
   に保持するフレームカウンタと、を有するものであり、 前記フレーム同期保護回路は、前記フレーム同期検出回
   路のフレーム同期信号が入力され、前記フレームカウン
   タの出力する内部同期位置信号をクロック信号としてシ
   フトするＮ段のシフトレジスタと、 前記Ｎ段のシフトレジスタの第１段からＮ−１段の出力
   の論理積が真のときセットされ、第１段〜Ｎ段のシフト
   レジスタの反転出力の論理積が真のときリセットされ、
   同期外れ又は同期状態の信号を出力するフリップフロッ
   プと、 前記フリップフロップが同期外れの信号を出力すると
   き、前記フレーム同期検出回路のフレーム同期検出信号
   をロード信号として前記フレームカウンタに与えるアン
   ド回路と、を有するものであることを特徴とする請求項
   １又は２記載の誤り訂正装置。