JPH06225273A - 誤り訂正装置 - Google Patents
誤り訂正装置Info
- Publication number
- JPH06225273A JPH06225273A JP2972793A JP2972793A JPH06225273A JP H06225273 A JPH06225273 A JP H06225273A JP 2972793 A JP2972793 A JP 2972793A JP 2972793 A JP2972793 A JP 2972793A JP H06225273 A JPH06225273 A JP H06225273A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error correction
- frame synchronization
- frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 フレーム内の特定時間位置に誤り訂正符号を
含んだデジタルデータを受信し、フレーム位置を正確に
検出して誤り訂正処理を行うこと。 【構成】 デジタル映像信号の水平ブランキング期間に
フレーム同期信号を挿入する。そしてこの信号をフレー
ム同期検出回路3で検出する。フレーム同期保護回路1
0はその検出結果により、フレーム同期状態とフレーム
同期はずれ状態を夫々検出する。誤り訂正タイミング発
生回路4は、フレーム同期検出回路3の出力するフレー
ム同期信号の発生時に、誤り訂正タイミング信号を誤り
訂正回路2に与える。誤り訂正回路2は、フレーム同期
保護回路10が同期状態を検出すると、入力信号の符号
誤りを訂正する。こうすると正規のフレーム位置に誤り
訂正処理を正確に行うことができる。
含んだデジタルデータを受信し、フレーム位置を正確に
検出して誤り訂正処理を行うこと。 【構成】 デジタル映像信号の水平ブランキング期間に
フレーム同期信号を挿入する。そしてこの信号をフレー
ム同期検出回路3で検出する。フレーム同期保護回路1
0はその検出結果により、フレーム同期状態とフレーム
同期はずれ状態を夫々検出する。誤り訂正タイミング発
生回路4は、フレーム同期検出回路3の出力するフレー
ム同期信号の発生時に、誤り訂正タイミング信号を誤り
訂正回路2に与える。誤り訂正回路2は、フレーム同期
保護回路10が同期状態を検出すると、入力信号の符号
誤りを訂正する。こうすると正規のフレーム位置に誤り
訂正処理を正確に行うことができる。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デジタル映像信号に含
まれるフレーム同期信号の誤検出を防止する誤り訂正装
置に関するものである。
まれるフレーム同期信号の誤検出を防止する誤り訂正装
置に関するものである。
【0002】
【従来の技術】近年、映像信号の伝送及び記録において
は、従来のアナログ方式の機器に代わり、画質劣化の少
ないデジタル方式の機器が普及し始めている。各水平走
査ラインのデジタル映像信号の水平ブランキング期間に
は、信号のブロック又はパケットの区切りを示すフレー
ム同期信号が挿入されている。フレーム同期信号は重要
な信号であるので、符号誤りを訂正できるように誤り訂
正符号が用いられている。
は、従来のアナログ方式の機器に代わり、画質劣化の少
ないデジタル方式の機器が普及し始めている。各水平走
査ラインのデジタル映像信号の水平ブランキング期間に
は、信号のブロック又はパケットの区切りを示すフレー
ム同期信号が挿入されている。フレーム同期信号は重要
な信号であるので、符号誤りを訂正できるように誤り訂
正符号が用いられている。
【0003】BTA(放送技術開発協議会) は、HDT
V機器のうち、スタジオ用として番組制作用に使用さ
れ、かつデジタル映像入力または出力を有する映像機器
間のインターフェースの規格を設定した。このBTAの
規格S−002は、1125/60 方式HDTV映像信号の符
号化とビット並列インターフェース規格と呼ばれる。
(以下BTAS−002規格という)
V機器のうち、スタジオ用として番組制作用に使用さ
れ、かつデジタル映像入力または出力を有する映像機器
間のインターフェースの規格を設定した。このBTAの
規格S−002は、1125/60 方式HDTV映像信号の符
号化とビット並列インターフェース規格と呼ばれる。
(以下BTAS−002規格という)
【0004】BTAS−002規格では映像信号のフレ
ーム同期信号の部分に誤り訂正符号が用いられている。
そして映像信号とアナログ同期波形間のタイミング関係
を明確にするために、映像タイミング基準コードが水平
ブランキング期間に挿入される。この映像タイミング基
準コードは、各映像データブロックのはじめにSAV(S
tart of Active Video) を、各映像データブロックの終
わりにEAV(End ofActive Video) を置く。各映像機
器においては、伝送されるデジタル信号の中からSA
V、EAVを検出し、映像信号のフレーム同期タイミン
グを検出する。尚、ここでいう1フレームとはアナログ
のHDTV映像信号の1水平走査ラインに対応する。
ーム同期信号の部分に誤り訂正符号が用いられている。
そして映像信号とアナログ同期波形間のタイミング関係
を明確にするために、映像タイミング基準コードが水平
ブランキング期間に挿入される。この映像タイミング基
準コードは、各映像データブロックのはじめにSAV(S
tart of Active Video) を、各映像データブロックの終
わりにEAV(End ofActive Video) を置く。各映像機
器においては、伝送されるデジタル信号の中からSA
V、EAVを検出し、映像信号のフレーム同期タイミン
グを検出する。尚、ここでいう1フレームとはアナログ
のHDTV映像信号の1水平走査ラインに対応する。
【0005】BTAS−002規格のタイミング基準コ
ードを図7に示す。各タイミング基準コードは16進表
現で3FF、000、000、XYZの4ワードからな
る。最初の3ワード(ワード番号1〜3)は固定値の前
置情報である。最後の1ワード(ワード番号4)は、フ
ィールドの識別、フィールドブランキング期間の識別、
及びSAV、EAVの識別を夫々示す情報である。ワー
ド番号4のF、V、Hの状態を図8に具体的に示す。本
図においてF、V、HはプロテクションビットP0、P
1、P2、P3と一定の関係を持つ。これらの信号の受
信時には、このビット列により1ビットの誤りを訂正
し、2ビットの誤りを検出することができる。尚、映像
データには誤り訂正符号は付加されない。
ードを図7に示す。各タイミング基準コードは16進表
現で3FF、000、000、XYZの4ワードからな
る。最初の3ワード(ワード番号1〜3)は固定値の前
置情報である。最後の1ワード(ワード番号4)は、フ
ィールドの識別、フィールドブランキング期間の識別、
及びSAV、EAVの識別を夫々示す情報である。ワー
ド番号4のF、V、Hの状態を図8に具体的に示す。本
図においてF、V、HはプロテクションビットP0、P
1、P2、P3と一定の関係を持つ。これらの信号の受
信時には、このビット列により1ビットの誤りを訂正
し、2ビットの誤りを検出することができる。尚、映像
データには誤り訂正符号は付加されない。
【0006】次にHDTVデジタル映像信号の伝送に用
いられる従来の誤り訂正装置について図9を用いて説明
する。図9は従来の誤り訂正装置の構成例を示すブロッ
ク図である。本図においてデータ入力端子1は、BTA
S−002規格の映像信号が入力される端子である。誤
り訂正回路2はデータ入力端子1からデジタル映像信号
を入力し、図7に示す映像タイミング基準コードの信号
に符号誤りがあれば、プロテクションビットP0〜P3
を用いて符号の誤り訂正を行う回路である。フレーム同
期検出回路3は、誤り訂正回路2の出力信号からフレー
ム同期信号を検出する回路である。
いられる従来の誤り訂正装置について図9を用いて説明
する。図9は従来の誤り訂正装置の構成例を示すブロッ
ク図である。本図においてデータ入力端子1は、BTA
S−002規格の映像信号が入力される端子である。誤
り訂正回路2はデータ入力端子1からデジタル映像信号
を入力し、図7に示す映像タイミング基準コードの信号
に符号誤りがあれば、プロテクションビットP0〜P3
を用いて符号の誤り訂正を行う回路である。フレーム同
期検出回路3は、誤り訂正回路2の出力信号からフレー
ム同期信号を検出する回路である。
【0007】誤り訂正タイミング発生回路4は、フレー
ム同期検出回路3の出力するフレーム同期検出信号から
1フレーム(映像信号の1ライン)遅延した次の映像タ
イミング基準コードの受信期間に、誤り訂正タイミング
信号を誤り訂正回路2に出力する回路である。データ出
力端子5は、誤り訂正されたフレーム同期信号を含むデ
ジタル映像信号を図示しない映像復調回路に出力する端
子である。
ム同期検出回路3の出力するフレーム同期検出信号から
1フレーム(映像信号の1ライン)遅延した次の映像タ
イミング基準コードの受信期間に、誤り訂正タイミング
信号を誤り訂正回路2に出力する回路である。データ出
力端子5は、誤り訂正されたフレーム同期信号を含むデ
ジタル映像信号を図示しない映像復調回路に出力する端
子である。
【0008】このように構成された誤り訂正装置の動作
を図10,図11を用いて説明する。図10,図11は
誤り訂正装置の各ブロックの出力信号を示す説明図であ
る。図10(a)のタイミング(イ)に示すようなBT
AS−002規格の映像信号Aが、データ入力端子1を
介して誤り訂正回路2に入力される。最初の映像タイミ
ング基準コードでは、ワード番号1〜3までは符号誤り
はなく、ワード番号4の●で示す部分に符号誤りが生じ
たとする。この信号は1ビット誤りであり、誤り訂正回
路2で容易に符号誤りが訂正される。
を図10,図11を用いて説明する。図10,図11は
誤り訂正装置の各ブロックの出力信号を示す説明図であ
る。図10(a)のタイミング(イ)に示すようなBT
AS−002規格の映像信号Aが、データ入力端子1を
介して誤り訂正回路2に入力される。最初の映像タイミ
ング基準コードでは、ワード番号1〜3までは符号誤り
はなく、ワード番号4の●で示す部分に符号誤りが生じ
たとする。この信号は1ビット誤りであり、誤り訂正回
路2で容易に符号誤りが訂正される。
【0009】次にフレーム同期検出回路3は、これらの
SAV,EAVを含む4ワードの信号から図10(b)
に示すフレーム同期検出信号Bを生成し、その信号を誤
り訂正タイミング発生回路4に与える。誤り訂正タイミ
ング発生回路4は図10のタイミング(ロ)に示すよう
に、1フレーム後のタイミング基準コードの出力期間
に、図10(c)で示す誤り訂正タイミング信号Cを発
生し、誤り訂正回路2に出力する。誤り訂正回路2はこ
の訂正タイミング信号Cを基に、現在入力されるデジタ
ル映像信号の誤り訂正を行い、図10(d)のタイミン
グ期間(ロ)に示すように、訂正されたBTAS−00
2規格の映像信号Dを出力する。又フレーム同期検出回
路3は次のフレーム期間に用いられるフレーム同期検出
信号Bを出力する。
SAV,EAVを含む4ワードの信号から図10(b)
に示すフレーム同期検出信号Bを生成し、その信号を誤
り訂正タイミング発生回路4に与える。誤り訂正タイミ
ング発生回路4は図10のタイミング(ロ)に示すよう
に、1フレーム後のタイミング基準コードの出力期間
に、図10(c)で示す誤り訂正タイミング信号Cを発
生し、誤り訂正回路2に出力する。誤り訂正回路2はこ
の訂正タイミング信号Cを基に、現在入力されるデジタ
ル映像信号の誤り訂正を行い、図10(d)のタイミン
グ期間(ロ)に示すように、訂正されたBTAS−00
2規格の映像信号Dを出力する。又フレーム同期検出回
路3は次のフレーム期間に用いられるフレーム同期検出
信号Bを出力する。
【0010】このようにタイミング(イ)において、フ
レーム同期検出信号Bの検出が正しく行われているため
に、タイミング(ロ)において誤り訂正タイミング信号
Cが正しく出力される。このため、タイミング(ロ)の
映像信号Aで発生する1ビットの符号誤りは正しく訂正
され、タイミング(ロ)の映像信号Dのようになる。
レーム同期検出信号Bの検出が正しく行われているため
に、タイミング(ロ)において誤り訂正タイミング信号
Cが正しく出力される。このため、タイミング(ロ)の
映像信号Aで発生する1ビットの符号誤りは正しく訂正
され、タイミング(ロ)の映像信号Dのようになる。
【0011】
【発明が解決しようとする課題】いまデータ入力端子1
に入力されてくるBTAS−002規格の信号が、一部
に複数の符号誤りが生じ、図11(a)に示すような状
態になったとする。即ちデジタル映像信号Eは、タイミ
ング基準コードのワード番号1,3の黒丸で示す部分に
符号誤りが生じると共に、図11(b)のタイミング
(ニ)に示すように1ラインの映像データの特定部分が
ビット化けを起こし、タイミング基準コードと同一の符
号が生じたとする。
に入力されてくるBTAS−002規格の信号が、一部
に複数の符号誤りが生じ、図11(a)に示すような状
態になったとする。即ちデジタル映像信号Eは、タイミ
ング基準コードのワード番号1,3の黒丸で示す部分に
符号誤りが生じると共に、図11(b)のタイミング
(ニ)に示すように1ラインの映像データの特定部分が
ビット化けを起こし、タイミング基準コードと同一の符
号が生じたとする。
【0012】図11のタイミング(ハ)のように、タイ
ミング基準コードに伝送誤りが発生して、本来のフレー
ム同期信号が検出されずに、図11(b)に示すように
タイミング(ニ)の映像データの一部に誤って形成され
た偽のフレーム同期検出信号Fを生成した場合を考え
る。このとき、誤り訂正タイミング発生回路4は1フレ
ーム遅延して、(c)に示すタイミング(ホ)の期間に
誤り訂正タイミング信号Gを発生することになる。この
ため発生しなくてよいタイミングに誤り訂正を施してし
まう。誤り訂正は先ず誤りを検出し、次に誤りが検出さ
れたビットの値を反転するといった動作を行う。間違っ
たタイミングに誤り訂正を行うと、間違って誤りが検出
され、誤ったビット反転が生じる。このことにより新た
に符号誤りが発生するという問題を生じる。
ミング基準コードに伝送誤りが発生して、本来のフレー
ム同期信号が検出されずに、図11(b)に示すように
タイミング(ニ)の映像データの一部に誤って形成され
た偽のフレーム同期検出信号Fを生成した場合を考え
る。このとき、誤り訂正タイミング発生回路4は1フレ
ーム遅延して、(c)に示すタイミング(ホ)の期間に
誤り訂正タイミング信号Gを発生することになる。この
ため発生しなくてよいタイミングに誤り訂正を施してし
まう。誤り訂正は先ず誤りを検出し、次に誤りが検出さ
れたビットの値を反転するといった動作を行う。間違っ
たタイミングに誤り訂正を行うと、間違って誤りが検出
され、誤ったビット反転が生じる。このことにより新た
に符号誤りが発生するという問題を生じる。
【0013】誤り訂正タイミング発生回路4が、フレー
ム周期のカウンタとそのデコード回路で構成され、1フ
レーム毎に1回又は数回、必ず誤り訂正タイミング信号
を出力するよう構成されている場合は大きな問題を生じ
る。この場合誤り訂正装置が誤まって同期パターンを検
出しなくとも、同期パターンを検出できなければ、誤っ
たサンプリングポイントで誤り訂正信号を出力し、符号
誤り数を増してしまうことがある。又この場合正規のフ
レーム位置がわからず、誤り訂正タイミング信号も誤っ
てしまうという問題があった。
ム周期のカウンタとそのデコード回路で構成され、1フ
レーム毎に1回又は数回、必ず誤り訂正タイミング信号
を出力するよう構成されている場合は大きな問題を生じ
る。この場合誤り訂正装置が誤まって同期パターンを検
出しなくとも、同期パターンを検出できなければ、誤っ
たサンプリングポイントで誤り訂正信号を出力し、符号
誤り数を増してしまうことがある。又この場合正規のフ
レーム位置がわからず、誤り訂正タイミング信号も誤っ
てしまうという問題があった。
【0014】本発明は、このような従来の問題点に鑑み
てなされたものであって、発生した符号誤りの訂正を正
確に行うと共に、符号の誤検出による新たな符号誤りの
発生を防止することのできるデジタル映像信号の誤り訂
正装置を実現することを目的とする。
てなされたものであって、発生した符号誤りの訂正を正
確に行うと共に、符号の誤検出による新たな符号誤りの
発生を防止することのできるデジタル映像信号の誤り訂
正装置を実現することを目的とする。
【0015】
【課題を解決するための手段】本発明はデジタル映像信
号の一水平走査期間を示すフレーム内において、フレー
ムの特定時間位置に挿入されたタイミング基準コードに
誤り訂正符号を含んだデジタル信号を受信し、符号誤り
を訂正する誤り訂正装置であって、タイミング基準コー
ドに含まれるフレーム同期パターンを検出し、フレーム
同期検出信号を発生するフレーム同期検出回路と、フレ
ーム同期検出回路からのフレーム同期検出信号の出力時
に、フレーム同期パターン内のフレーム同期信号の周期
と位相が一定時間安定か否かを識別し、その信号の周期
と位相が安定状態であればフレーム同期状態と判定し、
非安定であればフレーム同期はずれ状態と判定し、フレ
ーム同期状態信号、最新一致検出結果信号、ロードイネ
ーブル信号を夫々出力するフレーム同期保護回路と、フ
レーム同期検出回路の出力結果とフレーム同期保護回路
から出力されるロードイネーブル信号により、誤り訂正
タイミング信号と内部同期位置信号を夫々発生する誤り
訂正タイミング発生回路と、フレーム同期保護回路がフ
レーム同期状態を検出し、かつ最新一致検出結果信号が
一致であるとき、誤り訂正タイミング発生回路の信号出
力時にデジタル映像信号の誤り訂正を行う誤り訂正回路
と、を具備することを特徴とするものである。
号の一水平走査期間を示すフレーム内において、フレー
ムの特定時間位置に挿入されたタイミング基準コードに
誤り訂正符号を含んだデジタル信号を受信し、符号誤り
を訂正する誤り訂正装置であって、タイミング基準コー
ドに含まれるフレーム同期パターンを検出し、フレーム
同期検出信号を発生するフレーム同期検出回路と、フレ
ーム同期検出回路からのフレーム同期検出信号の出力時
に、フレーム同期パターン内のフレーム同期信号の周期
と位相が一定時間安定か否かを識別し、その信号の周期
と位相が安定状態であればフレーム同期状態と判定し、
非安定であればフレーム同期はずれ状態と判定し、フレ
ーム同期状態信号、最新一致検出結果信号、ロードイネ
ーブル信号を夫々出力するフレーム同期保護回路と、フ
レーム同期検出回路の出力結果とフレーム同期保護回路
から出力されるロードイネーブル信号により、誤り訂正
タイミング信号と内部同期位置信号を夫々発生する誤り
訂正タイミング発生回路と、フレーム同期保護回路がフ
レーム同期状態を検出し、かつ最新一致検出結果信号が
一致であるとき、誤り訂正タイミング発生回路の信号出
力時にデジタル映像信号の誤り訂正を行う誤り訂正回路
と、を具備することを特徴とするものである。
【0016】
【作用】このような特徴を有する本願の発明によれば、
フレーム同期検出回路は、デジタル映像信号の一水平走
査期間を示すフレーム内において、タイミング基準コー
ドに含まれるフレーム同期パターンを検出し、フレーム
同期検出信号を発生する。フレーム同期保護回路はフレ
ーム同期検出回路からのフレーム同期検出信号の出力時
に、フレーム同期信号の周期と位相が一定時間安定か否
かを識別し、その信号の周期と位相が安定状態であれば
フレーム同期状態と判定し、非安定であればフレーム同
期はずれ状態と判定する。誤り訂正タイミング発生回路
はフレーム同期検出回路の出力結果より、誤り訂正タイ
ミング信号を発生する。次に誤り訂正回路はフレーム同
期保護回路がフレーム同期状態と判定し、かつ最新の一
致検出結果信号が一致したとき、誤り訂正タイミング発
生回路の信号出力時にデジタル映像信号の誤り訂正を行
う。こうするとフレーム中の正確な位置で誤り訂正を施
すことができる。このことにより、発生した誤り符号の
正確な訂正と、間違った誤り訂正による新たな符号誤り
の発生を防止できることとなる。
フレーム同期検出回路は、デジタル映像信号の一水平走
査期間を示すフレーム内において、タイミング基準コー
ドに含まれるフレーム同期パターンを検出し、フレーム
同期検出信号を発生する。フレーム同期保護回路はフレ
ーム同期検出回路からのフレーム同期検出信号の出力時
に、フレーム同期信号の周期と位相が一定時間安定か否
かを識別し、その信号の周期と位相が安定状態であれば
フレーム同期状態と判定し、非安定であればフレーム同
期はずれ状態と判定する。誤り訂正タイミング発生回路
はフレーム同期検出回路の出力結果より、誤り訂正タイ
ミング信号を発生する。次に誤り訂正回路はフレーム同
期保護回路がフレーム同期状態と判定し、かつ最新の一
致検出結果信号が一致したとき、誤り訂正タイミング発
生回路の信号出力時にデジタル映像信号の誤り訂正を行
う。こうするとフレーム中の正確な位置で誤り訂正を施
すことができる。このことにより、発生した誤り符号の
正確な訂正と、間違った誤り訂正による新たな符号誤り
の発生を防止できることとなる。
【0017】
【実施例】本発明の一実施例の誤り訂正装置について図
面を参照しつつ説明する。図1は本実施例の誤り訂正装
置の全体構成を示すブロック図である。本図において、
データ入力端子1,誤り訂正回路2,フレーム同期検出
回路3,誤り訂正タイミング発生回路4,データ出力端
子5が夫々設けられることは従来例と同一であり、その
説明は省略する。
面を参照しつつ説明する。図1は本実施例の誤り訂正装
置の全体構成を示すブロック図である。本図において、
データ入力端子1,誤り訂正回路2,フレーム同期検出
回路3,誤り訂正タイミング発生回路4,データ出力端
子5が夫々設けられることは従来例と同一であり、その
説明は省略する。
【0018】フレーム同期保護回路10はフレーム同期
検出回路3から与えられるフレーム同期検出信号bが正
規の信号か否かを、その周期と発生タイミングとに基づ
いて識別する回路であり、正規の信号であればHレベル
の信号を誤り訂正回路2に出力するものである。フレー
ム同期保護回路10から誤り訂正回路2に出力される信
号としては、最新の一致検出結果が一致したときにHを
出力する最新一致検出結果信号cと、フレーム同期状態
にHを出力する同期状態信号dがある。
検出回路3から与えられるフレーム同期検出信号bが正
規の信号か否かを、その周期と発生タイミングとに基づ
いて識別する回路であり、正規の信号であればHレベル
の信号を誤り訂正回路2に出力するものである。フレー
ム同期保護回路10から誤り訂正回路2に出力される信
号としては、最新の一致検出結果が一致したときにHを
出力する最新一致検出結果信号cと、フレーム同期状態
にHを出力する同期状態信号dがある。
【0019】また誤り訂正タイミング発生回路4はフレ
ーム同期はずれ状態で且つ最新の一致検出結果が不一致
であるとき、誤り訂正タイミング発生回路4中のフレー
ムカウンタのロードを制御するロードイネーブル信号g
をHにし、フレームカウンタをフレーム同期信号により
ロードさせ、フレームカウンタを最新のフレーム同期検
出信号の位相と一致させるものである。
ーム同期はずれ状態で且つ最新の一致検出結果が不一致
であるとき、誤り訂正タイミング発生回路4中のフレー
ムカウンタのロードを制御するロードイネーブル信号g
をHにし、フレームカウンタをフレーム同期信号により
ロードさせ、フレームカウンタを最新のフレーム同期検
出信号の位相と一致させるものである。
【0020】図2は誤り訂正タイミング発生回路4とフ
レーム同期保護回路10の構成例を示すブロック図であ
る。本図において破線部分が誤り訂正タイミング発生回
路4であり、その他の部分がフレーム同期保護回路10
である。入力端子21は図1のフレーム同期検出回路3
の出力するフレーム同期検出信号の入力端子である。こ
の信号はアンド回路(AND)22及びD型のフリップ
フロップ(FF)23の入力端Dに与えられる。
レーム同期保護回路10の構成例を示すブロック図であ
る。本図において破線部分が誤り訂正タイミング発生回
路4であり、その他の部分がフレーム同期保護回路10
である。入力端子21は図1のフレーム同期検出回路3
の出力するフレーム同期検出信号の入力端子である。こ
の信号はアンド回路(AND)22及びD型のフリップ
フロップ(FF)23の入力端Dに与えられる。
【0021】フレームカウンタ24は正規のフレーム同
期検出信号を一定期間入力し、この信号の周期及び位相
を検出し、フレーム同期検出信号と同位相で内部同期位
置信号を継続して発生する回路である。又フレームカウ
ンタ24は1フレーム中で、誤り訂正回路2の誤り訂正
を施すべきタイミングで、誤り訂正タイミング信号を発
生させる。誤り訂正タイミング信号eの位相はフレーム
カウンタ24の出力パルスの位相に一致して出力端子3
4から出力され、誤り訂正回路2に与えられる。
期検出信号を一定期間入力し、この信号の周期及び位相
を検出し、フレーム同期検出信号と同位相で内部同期位
置信号を継続して発生する回路である。又フレームカウ
ンタ24は1フレーム中で、誤り訂正回路2の誤り訂正
を施すべきタイミングで、誤り訂正タイミング信号を発
生させる。誤り訂正タイミング信号eの位相はフレーム
カウンタ24の出力パルスの位相に一致して出力端子3
4から出力され、誤り訂正回路2に与えられる。
【0022】FF23のQ出力端はFF25のD入力端
に接続され、同様にFF25,FF26,FF27はそ
のQ出力端及びD入力端が夫々直列に接続されている。
FF23,25〜27は何れもD型のフリップフロップ
であり、4段のシフトレジスタを構成している。又フレ
ームカウンタ24の出力はFF23,25〜27のクロ
ック入力端Cに与えられる。フレームカウンタ24の出
力が、図1に示す内部同期位置信号hである。又図2の
FF23のQ出力は、最新一致検出結果信号cとして出
力端子33より出力される。
に接続され、同様にFF25,FF26,FF27はそ
のQ出力端及びD入力端が夫々直列に接続されている。
FF23,25〜27は何れもD型のフリップフロップ
であり、4段のシフトレジスタを構成している。又フレ
ームカウンタ24の出力はFF23,25〜27のクロ
ック入力端Cに与えられる。フレームカウンタ24の出
力が、図1に示す内部同期位置信号hである。又図2の
FF23のQ出力は、最新一致検出結果信号cとして出
力端子33より出力される。
【0023】アンド回路28はFF23,25,26の
Q出力を夫々入力し、これらの論理積をとる回路であ
る。又アンド回路29はFF23,25,26,27の
Qバー出力を入力し、これらの論理積をとる回路であ
る。アンド回路28及び29の出力は夫々FF30のセ
ット入力端S及びリセット入力端Rに与えられる。FF
30はR−S型のフリップフロップで、そのQバー出力
はアンド回路31に入力される。アンド回路31はFF
23,30のQバー出力を夫々入力し、その論理積をと
る回路である。アンド回路31の出力はアンド回路22
に与えられる。アンド回路31の出力が図1のロードイ
ネーブル信号gである。一方、FF30のQ出力は同期
状態信号dとして出力端子32より出力される。
Q出力を夫々入力し、これらの論理積をとる回路であ
る。又アンド回路29はFF23,25,26,27の
Qバー出力を入力し、これらの論理積をとる回路であ
る。アンド回路28及び29の出力は夫々FF30のセ
ット入力端S及びリセット入力端Rに与えられる。FF
30はR−S型のフリップフロップで、そのQバー出力
はアンド回路31に入力される。アンド回路31はFF
23,30のQバー出力を夫々入力し、その論理積をと
る回路である。アンド回路31の出力はアンド回路22
に与えられる。アンド回路31の出力が図1のロードイ
ネーブル信号gである。一方、FF30のQ出力は同期
状態信号dとして出力端子32より出力される。
【0024】このように構成されたフレーム同期保護回
路10と誤り訂正タイミング発生回路4を含む誤り訂正
装置の動作について、図3,図4を用いて説明する。図
3,図4は本実施例における誤り訂正装置の各ブロック
の出力信号を示す説明図であり、(a)〜(e)は同一
の信号を示している。図3(a)に示すようにデータ入
力端子1にBTAS−002規格のデジタル映像信号a
が数フレームに渡って正確な周期と位相で入力されてく
るとする。図3のタイミング(ロ)において、タイミン
グ(イ)と同一周期と位相で(b)に示すフレーム同期
検出信号bが出力され、(c)に示す最新一致検出結果
信号cがHレベルに変化する。その後、図4のタイミン
グ(ハ),(ニ)に渡って同一周期と位相でフレーム同
期検出信号が出力されることにより、(d)に示すよう
に同期状態信号dがHレベルに変化する。そうすると図
1の誤り訂正回路2は、最新一致検出結果信号cと同期
状態信号dが共にHレベルにあるとき、入力信号に誤り
訂正を施す。
路10と誤り訂正タイミング発生回路4を含む誤り訂正
装置の動作について、図3,図4を用いて説明する。図
3,図4は本実施例における誤り訂正装置の各ブロック
の出力信号を示す説明図であり、(a)〜(e)は同一
の信号を示している。図3(a)に示すようにデータ入
力端子1にBTAS−002規格のデジタル映像信号a
が数フレームに渡って正確な周期と位相で入力されてく
るとする。図3のタイミング(ロ)において、タイミン
グ(イ)と同一周期と位相で(b)に示すフレーム同期
検出信号bが出力され、(c)に示す最新一致検出結果
信号cがHレベルに変化する。その後、図4のタイミン
グ(ハ),(ニ)に渡って同一周期と位相でフレーム同
期検出信号が出力されることにより、(d)に示すよう
に同期状態信号dがHレベルに変化する。そうすると図
1の誤り訂正回路2は、最新一致検出結果信号cと同期
状態信号dが共にHレベルにあるとき、入力信号に誤り
訂正を施す。
【0025】図4のタイミング(ホ)においては、同一
周期と位相でデジタル映像信号aが入力されてくるた
め、フレーム同期パターン内の誤り符号は訂正され、図
4(f)に誤り訂正後の映像信号を示すように誤りが訂
正される。
周期と位相でデジタル映像信号aが入力されてくるた
め、フレーム同期パターン内の誤り符号は訂正され、図
4(f)に誤り訂正後の映像信号を示すように誤りが訂
正される。
【0026】ここでフレーム同期保護回路10と誤り訂
正タイミング発生回路4の動作について説明する。図
5,図6はフレーム同期保護回路10と誤り訂正タイミ
ング発生回路4の各部の動作を示す信号波形図であり、
(a)〜(j)は夫々同一の信号を示している。図5は
フレーム同期検出信号とフレームカウンタ24の内部同
期位置信号が位相ずれを起こしている場合の動作を示
し、図6はフレーム同期検出信号と内部同期位置信号の
位相が合致している場合の動作を示している。
正タイミング発生回路4の動作について説明する。図
5,図6はフレーム同期保護回路10と誤り訂正タイミ
ング発生回路4の各部の動作を示す信号波形図であり、
(a)〜(j)は夫々同一の信号を示している。図5は
フレーム同期検出信号とフレームカウンタ24の内部同
期位置信号が位相ずれを起こしている場合の動作を示
し、図6はフレーム同期検出信号と内部同期位置信号の
位相が合致している場合の動作を示している。
【0027】同期状態から同期外れ状態へ移行したとき
のフレーム同期保護回路10の動作について説明する。
図5(a)に示すようにフレーム同期検出信号が破線部
で示す正規の位置から実線で示すような位相の遅れた位
置で入力されるとする。タイミング(T1)の前の区間
では、フレームカウンタ24は内部同期位置信号をフレ
ーム同期検出信号と同位相で出力していたが、図5
(a)に示すようにタイミング(T1)の区間では、フ
レーム同期検出信号の位相が遅れる。このためFF23
のクロック入力時にはD入力端のフレーム同期検出信号
がLレベルとなり、図5(c)に示すようにFF23の
Q出力はLレベルとなる。このようにフレーム同期検出
信号が遅れた位相で引き続きフレーム同期保護回路10
に入力されると、FF25〜27のQ出力は図5(d)
〜(f)に示すように、タイミング(T2),(T
3),(T4)で夫々Lレベルに変化する。
のフレーム同期保護回路10の動作について説明する。
図5(a)に示すようにフレーム同期検出信号が破線部
で示す正規の位置から実線で示すような位相の遅れた位
置で入力されるとする。タイミング(T1)の前の区間
では、フレームカウンタ24は内部同期位置信号をフレ
ーム同期検出信号と同位相で出力していたが、図5
(a)に示すようにタイミング(T1)の区間では、フ
レーム同期検出信号の位相が遅れる。このためFF23
のクロック入力時にはD入力端のフレーム同期検出信号
がLレベルとなり、図5(c)に示すようにFF23の
Q出力はLレベルとなる。このようにフレーム同期検出
信号が遅れた位相で引き続きフレーム同期保護回路10
に入力されると、FF25〜27のQ出力は図5(d)
〜(f)に示すように、タイミング(T2),(T
3),(T4)で夫々Lレベルに変化する。
【0028】又図5(g)のタイミング(T1)では、
アンド回路28を介してFF30のセット入力端にLレ
ベルの信号が入力される。そして図5(h)のタイミン
グ(T4)では、アンド回路29を介してFF30のリ
セット入力端にリセット信号が入力される。このため図
5(i)に示すようにFF30のQ出力はタイミング
(T4)でLレベルとなり、出力端子32より同期状態
信号dがLレベルとなって同期外れ状態として出力され
る。
アンド回路28を介してFF30のセット入力端にLレ
ベルの信号が入力される。そして図5(h)のタイミン
グ(T4)では、アンド回路29を介してFF30のリ
セット入力端にリセット信号が入力される。このため図
5(i)に示すようにFF30のQ出力はタイミング
(T4)でLレベルとなり、出力端子32より同期状態
信号dがLレベルとなって同期外れ状態として出力され
る。
【0029】一方、タイミング(T4)ではFF23と
FF30のQバー出力が共にHレベルとなり、アンド回
路31を介しHレベルのロードイネーブル信号gがアン
ド回路22に入力される。このため入力端子21を介し
フレーム同期検出信号が入力されると、アンド回路22
は図5(j)に示すようなパルスをロード信号としてフ
レームカウンタ24に与える。このロード信号が与えら
れると、フレームカウンタ24は、図5(b)に示すよ
うに入力されるフレーム同期検出信号の位相に同期した
内部同期位置信号を生成する。このようにフレーム同期
保護回路10は、伝送誤り等によって生じる偽のフレー
ム同期検出信号によって、誤ったタイミングのフレーム
周期で内部同期位置信号と誤り訂正タイミング信号を発
生するのを防ぐための保護機能を達成している。
FF30のQバー出力が共にHレベルとなり、アンド回
路31を介しHレベルのロードイネーブル信号gがアン
ド回路22に入力される。このため入力端子21を介し
フレーム同期検出信号が入力されると、アンド回路22
は図5(j)に示すようなパルスをロード信号としてフ
レームカウンタ24に与える。このロード信号が与えら
れると、フレームカウンタ24は、図5(b)に示すよ
うに入力されるフレーム同期検出信号の位相に同期した
内部同期位置信号を生成する。このようにフレーム同期
保護回路10は、伝送誤り等によって生じる偽のフレー
ム同期検出信号によって、誤ったタイミングのフレーム
周期で内部同期位置信号と誤り訂正タイミング信号を発
生するのを防ぐための保護機能を達成している。
【0030】図6のタイミング(T5)はフレームカウ
ンタ24が同期外れ状態から同期状態へ移行した最初の
区間である。この場合FF23,30のQバー出力が最
初の期間で共にHレベルであり、アンド回路31はアン
ド回路22に対しHレベルのロードイネーブル信号を出
力する。このため入力端子21からフレーム同期検出信
号が入力されると、アンド回路22は図6(j)に示す
ようなパルスをロード信号としてフレームカウンタ24
に与える。
ンタ24が同期外れ状態から同期状態へ移行した最初の
区間である。この場合FF23,30のQバー出力が最
初の期間で共にHレベルであり、アンド回路31はアン
ド回路22に対しHレベルのロードイネーブル信号を出
力する。このため入力端子21からフレーム同期検出信
号が入力されると、アンド回路22は図6(j)に示す
ようなパルスをロード信号としてフレームカウンタ24
に与える。
【0031】図6(a)に示すようにフレーム同期検出
回路3から入力端子21を介し入力されるフレーム同期
検出信号と、フレームカウンタ24の生成する内部同期
位置信号の位相が一致したとする。この内部同期位置信
号はFF23,25,26,27にクロック信号として
入力され、フレーム同期検出信号はFF23のD入力端
に与えられる。このため図6のタイミング(T5)〜
(T8)で、FF23,25,26,27のQ出力は図
6(c)〜(f)に示すような状態に変化する。
回路3から入力端子21を介し入力されるフレーム同期
検出信号と、フレームカウンタ24の生成する内部同期
位置信号の位相が一致したとする。この内部同期位置信
号はFF23,25,26,27にクロック信号として
入力され、フレーム同期検出信号はFF23のD入力端
に与えられる。このため図6のタイミング(T5)〜
(T8)で、FF23,25,26,27のQ出力は図
6(c)〜(f)に示すような状態に変化する。
【0032】又アンド回路28の出力は図6(g)に示
すように、タイミング(T7)でHレベルとなる。一
方、アンド回路29の出力は、図6(h)に示すように
FF23のQバー出力が変化するタイミング(T5)で
Lレベルとなる。このためFF30のQ出力は図6
(i)に示すように同位相のフレーム同期検出信号が継
続して3パルス入力されると、その時点(タイミング
(T7))でHレベルとなり、出力端子32より同期状
態信号を出力する。このようにフレーム同期保護回路1
0は、フレーム同期検出信号がフレームカウンタ24に
よって予測されるタイミングで数回連続して検知された
場合、同期状態と判定している。
すように、タイミング(T7)でHレベルとなる。一
方、アンド回路29の出力は、図6(h)に示すように
FF23のQバー出力が変化するタイミング(T5)で
Lレベルとなる。このためFF30のQ出力は図6
(i)に示すように同位相のフレーム同期検出信号が継
続して3パルス入力されると、その時点(タイミング
(T7))でHレベルとなり、出力端子32より同期状
態信号を出力する。このようにフレーム同期保護回路1
0は、フレーム同期検出信号がフレームカウンタ24に
よって予測されるタイミングで数回連続して検知された
場合、同期状態と判定している。
【0033】さて図1において誤り訂正タイミング発生
回路4は、図4(e)のタイミング(ホ)に示すよう
に、正確な時間と位相で誤り訂正タイミング信号eを出
力する。一方、図3のタイミング(ロ)より前の状態の
ように、フレーム周期の正規の位置にフレーム同期検出
信号が入力されなければ、図3(d)のタイミング
(イ)に示すように、フレーム同期保護回路10の出力
する同期状態信号dはLレベルとなる。このため誤り訂
正回路2は符号の誤り訂正を実行せず、入力映像信号を
そのままデータ出力端子5より出力する。
回路4は、図4(e)のタイミング(ホ)に示すよう
に、正確な時間と位相で誤り訂正タイミング信号eを出
力する。一方、図3のタイミング(ロ)より前の状態の
ように、フレーム周期の正規の位置にフレーム同期検出
信号が入力されなければ、図3(d)のタイミング
(イ)に示すように、フレーム同期保護回路10の出力
する同期状態信号dはLレベルとなる。このため誤り訂
正回路2は符号の誤り訂正を実行せず、入力映像信号を
そのままデータ出力端子5より出力する。
【0034】図4のタイミング(ニ)になると、フレー
ム同期保護回路10の出力する同期状態信号dはHレベ
ルとなる。このため誤り訂正回路2は次のタイミング
(ホ)になると、誤り訂正タイミング発生回路4の出力
する誤り訂正タイミング信号eの発生時刻に、入力信号
の誤り訂正を行う。
ム同期保護回路10の出力する同期状態信号dはHレベ
ルとなる。このため誤り訂正回路2は次のタイミング
(ホ)になると、誤り訂正タイミング発生回路4の出力
する誤り訂正タイミング信号eの発生時刻に、入力信号
の誤り訂正を行う。
【0035】このようにフレーム同期保護回路10を設
けることにより、正確なフレーム位置を検出できる。図
4のタイミング(ホ)のデジタル映像信号aのように、
フレーム同期状態でタイミング基準コードの最終バイト
に1ビット誤りが発生した場合、誤り訂正回路2は誤り
訂正タイミング信号dにより正しい誤り訂正処理を行う
ことができる。更に図3(e)で示すようにBTAS−
002規格の誤り訂正タイミング信号eに、新たな誤り
を生じるという誤動作がなくなる。
けることにより、正確なフレーム位置を検出できる。図
4のタイミング(ホ)のデジタル映像信号aのように、
フレーム同期状態でタイミング基準コードの最終バイト
に1ビット誤りが発生した場合、誤り訂正回路2は誤り
訂正タイミング信号dにより正しい誤り訂正処理を行う
ことができる。更に図3(e)で示すようにBTAS−
002規格の誤り訂正タイミング信号eに、新たな誤り
を生じるという誤動作がなくなる。
【0036】又同期状態から同期外れ状態に移行しよう
としている場合、完全に同期外れ状態になるには数フレ
ーム分の時間がかかってしまう。最新一致検出結果信号
cは、フレーム同期検出信号が図2のフレームカウンタ
24の予測するタイミング位置に一度入力されないと、
すぐにLレベルに変化し、誤り訂正動作を停止させる。
このことにより同期状態から、同期外れ状態に移行しつ
つある複数フレーム分の期間に間違ったタイミングに誤
り訂正を施し、符号誤りが他の部分に波及させるという
誤動作を防止している。
としている場合、完全に同期外れ状態になるには数フレ
ーム分の時間がかかってしまう。最新一致検出結果信号
cは、フレーム同期検出信号が図2のフレームカウンタ
24の予測するタイミング位置に一度入力されないと、
すぐにLレベルに変化し、誤り訂正動作を停止させる。
このことにより同期状態から、同期外れ状態に移行しつ
つある複数フレーム分の期間に間違ったタイミングに誤
り訂正を施し、符号誤りが他の部分に波及させるという
誤動作を防止している。
【0037】
【発明の効果】以上のように本発明によれば、フレーム
同期保護回路を設けたことにより、フレーム内のある決
まった時間位置に、誤り訂正符号を含んだデジタル映像
信号を受信するとき、フレーム同期の同期状態及び同期
外れ状態を識別できる。従って同期状態の場合において
のみ誤り訂正を施せば、誤ったタイミングで誤り訂正す
るという誤動作を防止でき、フレーム同期検出信号を用
いて信頼性の高い誤り訂正を行うことができる。
同期保護回路を設けたことにより、フレーム内のある決
まった時間位置に、誤り訂正符号を含んだデジタル映像
信号を受信するとき、フレーム同期の同期状態及び同期
外れ状態を識別できる。従って同期状態の場合において
のみ誤り訂正を施せば、誤ったタイミングで誤り訂正す
るという誤動作を防止でき、フレーム同期検出信号を用
いて信頼性の高い誤り訂正を行うことができる。
【図1】本発明の一実施例における誤り訂正装置の構成
を示すブロック図である。
を示すブロック図である。
【図2】本実施例の誤り訂正装置に用いられるフレーム
同期保護回路の構成例を示すブロック図である。
同期保護回路の構成例を示すブロック図である。
【図3】本実施例の誤り訂正装置の動作を示す信号の説
明図(その1)である。
明図(その1)である。
【図4】本実施例の誤り訂正装置の動作を示す信号の説
明図(その2)である。
明図(その2)である。
【図5】本実施例のフレーム同期保護回路の動作を示す
信号波形図(その1)である。
信号波形図(その1)である。
【図6】本実施例のフレーム同期保護回路の動作を示す
信号波形図(その2)である。
信号波形図(その2)である。
【図7】BTAS−002規格のタイミング基準コード
を示す説明図である。
を示す説明図である。
【図8】タイミング基準コードのワード番号4のビット
構成を示す説明図である。
構成を示す説明図である。
【図9】従来の誤り訂正装置の構成例を示すブロック図
である。
である。
【図10】従来の誤り訂正装置の動作を示す信号の説明
図(その1)である。
図(その1)である。
【図11】従来の誤り訂正装置の動作を示す信号の説明
図(その2)である。
図(その2)である。
1 データ入力端子 2 誤り訂正回路 3 フレーム同期検出回路 4 誤り訂正タイミング発生回路 5 データ出力端子 10 フレーム同期保護回路 22,28,29,31 アンド回路 24 フレームカウンタ 23,25,26,27,30 FF
Claims (3)
- 【請求項1】 デジタル映像信号の一水平走査期間を示
すフレーム内において、フレームの特定時間位置に挿入
されたタイミング基準コードに誤り訂正符号を含んだデ
ジタル信号を受信し、符号誤りを訂正する誤り訂正装置
であって、 タイミング基準コードに含まれるフレーム同期パターン
を検出し、フレーム同期検出信号を発生するフレーム同
期検出回路と、 前記フレーム同期検出回路からのフレーム同期検出信号
の出力時に、フレーム同期パターン内のフレーム同期信
号の周期と位相が一定時間安定か否かを識別し、その信
号の周期と位相が安定状態であればフレーム同期状態と
判定し、非安定であればフレーム同期はずれ状態と判定
し、フレーム同期状態信号、最新一致検出結果信号、ロ
ードイネーブル信号を夫々出力するフレーム同期保護回
路と、 前記フレーム同期検出回路の出力結果と前記フレーム同
期保護回路から出力されるロードイネーブル信号によ
り、誤り訂正タイミング信号と内部同期位置信号を夫々
発生する誤り訂正タイミング発生回路と、 前記フレーム同期保護回路がフレーム同期状態を検出
し、かつ最新一致検出結果信号が一致であるとき、誤り
訂正タイミング発生回路の信号出力時に前記デジタル映
像信号の誤り訂正を行う誤り訂正回路と、を具備するこ
とを特徴とする誤り訂正装置。 - 【請求項2】 前記デジタル映像信号と誤り訂正タイミ
ング発生回路は、BTA(放送技術開発協議会)S−0
02規格のHDTVデジタルデータであることを特徴と
する請求項1記載の誤り訂正装置。 - 【請求項3】 前記訂正タイミング発生回路は、前記フ
レーム同期検出回路から与えられるフレーム同期信号と
同一周期で内部同期位置信号を発生し、ロード信号によ
って内部同期位置信号の位相をフレーム同期信号と同一
に保持するフレームカウンタと、を有するものであり、 前記フレーム同期保護回路は、前記フレーム同期検出回
路のフレーム同期信号が入力され、前記フレームカウン
タの出力する内部同期位置信号をクロック信号としてシ
フトするN段のシフトレジスタと、 前記N段のシフトレジスタの第1段からN−1段の出力
の論理積が真のときセットされ、第1段〜N段のシフト
レジスタの反転出力の論理積が真のときリセットされ、
同期外れ又は同期状態の信号を出力するフリップフロッ
プと、 前記フリップフロップが同期外れの信号を出力すると
き、前記フレーム同期検出回路のフレーム同期検出信号
をロード信号として前記フレームカウンタに与えるアン
ド回路と、を有するものであることを特徴とする請求項
1又は2記載の誤り訂正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2972793A JPH06225273A (ja) | 1993-01-25 | 1993-01-25 | 誤り訂正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2972793A JPH06225273A (ja) | 1993-01-25 | 1993-01-25 | 誤り訂正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06225273A true JPH06225273A (ja) | 1994-08-12 |
Family
ID=12284140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2972793A Pending JPH06225273A (ja) | 1993-01-25 | 1993-01-25 | 誤り訂正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06225273A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007075288A (ja) * | 2005-09-13 | 2007-03-29 | Olympus Corp | 受信装置、送信装置及び送受信システム |
JP2009291515A (ja) * | 2008-06-09 | 2009-12-17 | Aloka Co Ltd | 超音波診断装置 |
WO2011129050A1 (ja) * | 2010-04-12 | 2011-10-20 | パナソニック株式会社 | 半導体集積回路およびそれを備えた撮像システム |
US8732546B2 (en) | 2005-08-29 | 2014-05-20 | Olympus Corporation | Radio receiver with an error correction code detector and with a correction unit |
-
1993
- 1993-01-25 JP JP2972793A patent/JPH06225273A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8732546B2 (en) | 2005-08-29 | 2014-05-20 | Olympus Corporation | Radio receiver with an error correction code detector and with a correction unit |
JP2007075288A (ja) * | 2005-09-13 | 2007-03-29 | Olympus Corp | 受信装置、送信装置及び送受信システム |
JP2009291515A (ja) * | 2008-06-09 | 2009-12-17 | Aloka Co Ltd | 超音波診断装置 |
WO2011129050A1 (ja) * | 2010-04-12 | 2011-10-20 | パナソニック株式会社 | 半導体集積回路およびそれを備えた撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5610983A (en) | Apparatus for detecting a synchronization component in a satellite transmission system receiver | |
US6212660B1 (en) | Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream | |
JPS6226103B2 (ja) | ||
US5228036A (en) | Frame synchronization stabilizer | |
JPS58131767A (ja) | デジタル情報信号の伝送・受信装置 | |
US4320511A (en) | Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series | |
JPH06225273A (ja) | 誤り訂正装置 | |
JPH09312638A (ja) | バーストフレーム位相同期回路 | |
KR950007977B1 (ko) | 디지탈 정보신호의 동기화 방법 및 장치 | |
EP0599290B1 (en) | Synchronizing signal extracting apparatus | |
EP0817503B1 (en) | Decoding apparatus and decoding method | |
US4964142A (en) | Receiver synchronization in encoder/decoder | |
JP2798646B2 (ja) | 同期信号検出回路 | |
JPH0546131B2 (ja) | ||
JP3001414B2 (ja) | 符号誤り訂正装置 | |
KR970003971B1 (ko) | 위성 방송 수신 시스템에서 동기검출기의 위상 천이 보정 장치 | |
JP2656345B2 (ja) | デイジタル信号伝送装置 | |
KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
JP2611722B2 (ja) | エラーフラグ出力回路 | |
JP2576526B2 (ja) | 入出力信号監視回路 | |
JP2982320B2 (ja) | 同期信号抽出回路 | |
JPH0292117A (ja) | 誤り訂正回路 | |
JPH1173740A (ja) | チャネルストリームのエラー訂正装置及びエラー訂正方法 | |
JPH07135497A (ja) | フレーム同期パターン検出装置 | |
JPH05114898A (ja) | デイジタル伝送システムのフレーム同期回路 |