JP3199923B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3199923B2
JP3199923B2 JP23188893A JP23188893A JP3199923B2 JP 3199923 B2 JP3199923 B2 JP 3199923B2 JP 23188893 A JP23188893 A JP 23188893A JP 23188893 A JP23188893 A JP 23188893A JP 3199923 B2 JP3199923 B2 JP 3199923B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
lead
lead frame
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23188893A
Other languages
English (en)
Other versions
JPH0786332A (ja
Inventor
真也 清水
浩子 大瀧
健人 塚本
荘太郎 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toppan Inc
Original Assignee
Toshiba Corp
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toppan Inc filed Critical Toshiba Corp
Priority to JP23188893A priority Critical patent/JP3199923B2/ja
Publication of JPH0786332A publication Critical patent/JPH0786332A/ja
Application granted granted Critical
Publication of JP3199923B2 publication Critical patent/JP3199923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえばリードフレ
ームのリード端子と半導体チップ上の電極とを金属メッ
キにより電気的に接続してなる半導体装置およびその製
造方法に関する。
【０００２】
【従来の技術】近年、半導体チップ上の電極パッドとリ
ードフレームのインナリードとの間を電気的に接続する
方法として、たとえば金属メッキによる接合方法（メッ
キボンディング法）が考案されている。
【０００３】これは、半導体チップの電極パッドとリー
ドフレームのインナリードとを位置合わせした状態で、
両者を電解メッキ溶液中に浸し、前記電極パッドと前記
インナリードとの接合部に金属メッキ層を形成するもの
である。
【０００４】図８は、従来方法におけるメッキ接合の例
を示すものである。
【０００５】たとえば、従来は、半導体チップ１の表面
の電極パッド２上にリードフレームのインナリード３を
位置させ（同図（ａ））、この状態で、上記リード３側
に電位をかけることにより金属メッキ層４を成長させ
て、インナリード３と電極パッド２とを接続させていた
（同図（ｂ））。
【０００６】さて、上記した従来においては、電極パッ
ド２とインナリード３とがあらかじめ接触されている場
合は双方より金属メッキ層４が成長するため、問題なく
接続できる。
【０００７】しかしながら、電極パッド２とインナリー
ド３とが接触されていない場合は、リード３側より電極
パッド２との隙間を埋めつつ金属メッキ層４が成長さ
れ、この金属メッキ層４の電極パッド２上への成長によ
って、両者の接続が行われることになる。
【０００８】すなわち、リードフレームのインナリード
３は、Ｚ方向、つまり電極パッド２との間の距離にばら
つきをもつ。このため、インナリード３と電極パッド２
との距離が近いところでは十分に成長した金属メッキ層
４を形成することができるが、距離が離れているところ
では十分に成長した金属メッキ層４を形成できない、も
しくは十分に成長した金属メッキ層４を形成するのに時
間がかかるという欠点があった。
【０００９】このように、インナリード３の高さ方向の
ばらつきがメッキボンディングの信頼性に影響をおよぼ
すものとなっていた。
【００１０】特に、インナリード３と電極パッド２との
間の距離が、インナリード３の相互間の距離よりも大き
い場合、接続以前にリード３の相互間に金属メッキ層４
が成長されてリード間ショートが発生するという問題が
あった。
【００１１】
【発明が解決しようとする課題】上記したように、従来
においては、インナリードと電極パッドとが非接触とさ
れている場合、インナリードと電極パッドとの間に十分
に成長した金属メッキ層を形成するのが困難であるな
ど、インナリードの高さ方向のばらつきがメッキボンデ
ィングの信頼性に影響をおよぼすものとなっていた。
【００１２】そこで、この発明は、半導体チップの電極
とリードフレームのリード端子とをメッキにより確実に
接続でき、インナリードの高さ方向のばらつきによるメ
ッキボンディングの信頼性を改善することが可能な半導
体装置およびその製造方法を提供することを目的として
いる。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、複数の電極が
設けられた半導体チップと、この半導体チップの前記電
極とそれぞれ接続される複数のリード端子を有するリー
ドフレームと、このリードフレームのリード端子と前記
半導体チップの電極とを金属メッキにより個々に接続す
る接続部と、この接続部における前記金属メッキ時に、
前記半導体チップの各電極に前記リードフレームのリー
ド端子と同電位をかける電極部と、前記金属メッキ後
に、前記電極部を前記半導体チップの各電極より切り離
す切断部とから構成されている。
【００１４】また、この発明の半導体装置の製造方法に
あっては、半導体チップの上面に設けられた複数の電極
とリードフレームの複数のリード端子とをそれぞれ近接
させて、もしくはその一部を接触させて前記半導体チッ
プ上に前記リードフレームを粘着させる工程と、前記半
導体チップの各電極よりそれぞれ引き出されてその一端
部にて短絡されてなる配線パターンを介して、前記半導
体チップの各電極に対して前記リードフレームの各リー
ド端子と同電位をかける工程と、この状態で、前記半導
体チップと前記リードフレームの両者を電解メッキ溶液
中に浸して、前記リードフレームのリード端子と前記半
導体チップの電極とを個々に接続する金属メッキ層を形
成する工程と、前記金属メッキ層の形成後に、前記配線
パターンを切断して前記半導体チップの各電極を切り離
す工程とからなっている。
【００１５】
【作用】この発明は、上記した手段により、半導体チッ
プの電極とリードフレームのリード端子とが非接触とさ
れている場合にも、半導体チップの電極とリードフレー
ムのリード端子の双方からメッキを析出できるようにな
るため、非接触とされたインナリードと電極パッドとの
間に十分に成長した金属メッキ層を効率よく形成するこ
とが可能となるものである。
【００１６】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。
【００１７】図１は、本発明にかかる半導体装置の構成
の要部を概略的に示すものである。
【００１８】すなわち、この半導体装置は、たとえば半
導体チップ１１の主面上に設けられた電極パッド１２
と、リードフレーム１３のリード端子（インナリード
部）１４とが、それぞれニッケル（Ｎｉ）などからなる
接続部としての金属メッキ層１５によって電気的に接続
された構成とされている。
【００１９】そして、上記リード端子１４のアウタリー
ド部を除く、上記半導体チップ１１の周面が後述する封
止用樹脂により封止されることで、パッケージングが行
われるようになっている。
【００２０】なお、図中の１１ａは前記電極パッド１２
より引き出された導電性材料からなる配線パターン、同
じく１１ｂは上記配線パターン１１ａを切断した切断部
である。
【００２１】また、上記半導体チップ１１およびリード
フレーム１３は、電極パッド１２とリード端子（インナ
リード部）１４とが位置合わせされた状態で接着テープ
層１６により接着される、つまりインナリード部のそれ
ぞれの先端部が電極パッド１２のそれぞれに近接され、
かつ少なくともその一部が接触された状態で貼着される
ようになっている。
【００２２】図２および図３は、上記半導体チップ１１
の構成を概略的に示すものである。なお、図２は半導体
チップ１１の平面図であり、図３は同じく要部の側断面
図である。
【００２３】すなわち、この半導体チップ１１は、その
主面上に、複数の電極パッド１２と各電極パッド１２よ
りそれぞれ引き出された配線パターン１１ａとが設けら
れている。
【００２４】電極パッド１２は、たとえば半導体チップ
１１の長手方向の中心部に沿って、一定の間隔を有して
一列に配列されている。
【００２５】配線パターン１１ａは、その他端（半導体
チップ１２側とは逆の一端）が、半導体チップ１１の主
面上の端部において互いに接続されて、あらかじめ電極
パッド１２のそれぞれをショート（短絡）させた状態と
している。
【００２６】また、上記配線パターン１１ａの接続端の
近傍には、配線パターン１１ａの相互の接続を、図示の
切断線に沿って切断する切断部１１ｂが形成されるよう
になっている。
【００２７】そして、上記電極パッド１２の形成部位を
除く、半導体チップ１１の主面上は、パッシベーション
膜などの絶縁性の表面保護膜１１ｃにより覆われてい
る。
【００２８】なお、半導体チップ１１の、上記電極パッ
ド１２の直下および上記切断部１１ｂの直下にはそれぞ
れ能動部や受動部が存在しない（つまり、能動部や受動
部の存在しない位置に電極パッド１２や切断部１１ｂが
形成される）ようになっている。
【００２９】また、本実施例では、たとえば半導体チッ
プ１１の主面上にアルミニウム（Ａｌ）などの導電性配
線を形成し、この導電性配線の上記表面保護膜１１ｃよ
り露出する部分を電極パッド１２、上記表面保護膜１１
ｃによって覆われた部分を配線パターン１１ａとするよ
うにしている。
【００３０】図４は、上記リードフレーム１３の構成を
概略的に示すものである。
【００３１】すなわち、このリードフレーム１３は、た
とえば金属薄板をフォトエッチングまたはスタンピング
加工することにより製造されるもので、その枠の左右方
向より複数のリード端子（インナリード部）１４が交互
に配列された構成とされている。
【００３２】また、上記リード端子１４のそれぞれに
は、各インナリード部に対応して実装用のアウタリード
部（図示していない）が形成されている。
【００３３】このリードフレーム１３には、インナリー
ド部の先端部がそれぞれの電極パッド１２に対応するよ
うに位置合わせされた状態で、半導体チップ１１の貼着
が行われる。
【００３４】この場合、インナリード部の先端部が接触
された電極パッド１２においては、上記リード端子１４
と電極パッド１２との間での電気的導通が図られる。
【００３５】また、複数のリード端子１４のうち、少な
くとも１つのインナリード部の先端部が電極パッド１２
の１つと接触されることにより、すべての電極パッド１
２に対する電気的導通が図られる。
【００３６】すなわち、上記電極パッド１２のそれぞれ
は、配線パターン１１ａによってショートされた状態と
されているため、電極パッド１２の少なくとも１つがイ
ンナリード部の先端部と接触されることにより、接触さ
れていない電極パッド１２においても、その電気的導通
が図られた状態とすることができる。
【００３７】したがって、メッキボンディング時におい
て、半導体チップ１１の各電極パッド１２に対してリー
ド端子１４からの均一な電位（リード端子１４と同じ電
位）をかけることが可能となる。
【００３８】しかして、この電気的導通が図られたリー
ド端子１４と電極パッド１２との相互間において、上記
した金属メッキ層１５の形成が行われる。
【００３９】図５は、リード端子１４と電極パッド１２
との金属メッキ層１５による接合の例を示すものであ
る。
【００４０】すなわち、金属メッキ層１５の形成は、リ
ード端子１４の少なくとも１つが電極パッド１２の１つ
と接触された状態において、この半導体チップ１１の貼
着されたリードフレーム１３がメッキ用電極（図示して
いない）とともに、たとえばニッケル・メッキ浴に浸さ
れる。
【００４１】そして、上記メッキ用電極が陽極またはア
ノード、上記リードフレーム１３が陰極またはカソード
となるように所定の直流電圧が印加されることにより、
周知の電解メッキが行われ、リード端子１４と電極パッ
ド１２との間に成長する金属メッキ層１５により両者が
電気的に接続されることになる。
【００４２】このとき、リードフレーム１３にかけられ
た負の電位は、リード端子１４のそれぞれにかけられる
とともに、このリード端子１４のいくつかを介して、半
導体チップ１１の電極パッド１２のそれぞれにもかけら
れることになる。
【００４３】この結果、リード端子１４側よりメッキが
析出されると同時に、電極パッド１２側からもメッキが
析出されることとなり、リード端子１４と電極パッド１
２との間が非接触とされている場合にも、双方から成長
する金属メッキ層１５によって効率の良い安定した接続
が可能となる。
【００４４】なお、金属メッキ層１５の形成について
は、たとえば特願平２−１４１６８４号に開示されてい
るため、ここでの詳細な説明は割愛する。
【００４５】こうして、金属メッキ層１５によるリード
端子１４と電極パッド１２との接合が行われた半導体チ
ップ１１にあっては、たとえばＹＡＧレーザ（図示して
いない）により配線パターン１１ａを切断線に沿って切
断して半導体チップ１１の主面上に前記の切断部１１ｂ
を形成することで、ショート状態とされていた電極パッ
ド１２の相互の分離が行われる。
【００４６】この切断部１１ｂの形成は、ＹＡＧレーザ
を用いた場合には５０μｍ以下の幅で行うことができる
ため、半導体チップ１１の大型化を防止できる。
【００４７】しかる後、たとえば図６に示すように、上
記リード端子（インナリード部）１４を含む半導体チッ
プ１１の周囲に対して、封止用樹脂１７による封止が行
われることで、パッケージングされた半導体装置が得ら
れる。
【００４８】上記したように、半導体チップの電極パッ
ドとリードフレームのリード端子とが非接触とされてい
る場合にも、半導体チップの電極パッドとリードフレー
ムのリード端子の双方からメッキを析出できるようにし
ている。
【００４９】すなわち、複数の電極パッドを配線パター
ンによりショートさせておき、電極パッドに接触された
リード端子からの電位が、他のリード端子との間で非接
触されている電極パッドにもかかるようにしている。こ
れにより、メッキボンディング時に電極パッドのそれぞ
れに対して均一な電位を印加できるようになるため、非
接触とされたリード端子と電極パッドとの間に十分に成
長した金属メッキ層を効率よく形成させることが可能と
なる。したがって、リード端子と電極パッドとの間に隙
間がある場合にも接続不良やリード間ショートなどを招
くことなく、確実な接続が可能となり、メッキによる接
合の安定度を向上できるようになるものである。
【００５０】また、本実施例装置によれば、少なくとも
リード端子の１つが電極パッドの１つと接触していれば
良く、非接触とされているリード端子を無理に電極パッ
ドに接触させる必要がなくなるため、無理やりの接触に
よって電極パッドが損傷されることもない。
【００５１】なお、上記実施例においては、少なくとも
リード端子の１つを電極パッドの１つと接触させること
で、他の電極パッドにも均一な電位がかかるようにした
場合について説明したが、これに限らず、たとえば図７
に示すように、各電極パッド１２に対して直に電位をか
けるための専用電極２１を半導体チップ１１の主面上に
用意するようにしても良い。
【００５２】この場合、リード端子１４と電極パッド１
２との間の接触がまったくなくても、メッキ接合を容易
に行うことができる。
【００５３】また、電極パッドが複数の場合に限らず、
たとえば１つの場合にも適用可能であるし、各電極パッ
ドごとに電位がかかるようにすることもできる。
【００５４】さらに、金属薄板により形成されるリード
フレームに限らず、たとえばＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式のリードフレーム
にも適用できる。
【００５５】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。
【００５６】
【発明の効果】以上、詳述したようにこの発明によれ
ば、半導体チップの電極とリードフレームのリード端子
とをメッキにより確実に接続でき、インナリードの高さ
方向のばらつきによるメッキボンディングの信頼性を改
善することが可能な半導体装置およびその製造方法を提
供できる。
【図面の簡単な説明】
【図１】この発明の一実施例にかかる半導体装置の構成
の要部を示す平面図。
【図２】同じく、半導体チップの主面上の構成を示す平
面図。
【図３】同じく、半導体チップの構成の要部を概略的に
示す断面図。
【図４】同じく、リードフレームの概略構成を示す平面
図。
【図５】同じく、金属メッキ層による接合の例を示す
図。
【図６】同じく、パッケージングされた半導体装置の断
面図。
【図７】この発明の他の実施例にかかる構成の要部を示
す平面図。
【図８】従来技術とその問題点を説明するために示す
図。
【符号の説明】
１１…半導体チップ、１１ａ…配線パターン、１１ｂ…
切断部、１２…電極パッド、１３…リードフレーム、１
４…リード端子、１５…金属メッキ層、２１…専用電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚本 健人 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (72)発明者 土岐 荘太郎 東京都台東区台東一丁目５番１号 凸版 印刷株式会社内 (56)参考文献 特開 昭63−7640（ＪＰ，Ａ) 特開 平２−197391（ＪＰ，Ａ) 特開 平４−226045（ＪＰ，Ａ) 特開 平５−198617（ＪＰ，Ａ) 特開 平５−243465（ＪＰ，Ａ) 特開 平６−140559（ＪＰ，Ａ) 特開 平５−175408（ＪＰ，Ａ) 特開 平５−190594（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 C25D 7/00 C25D 13/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の電極が設けられた半導体チップ
    と、 この半導体チップの前記電極とそれぞれ接続される複数
    のリード端子を有するリードフレームと、 このリードフレームのリード端子と前記半導体チップの
    電極とを金属メッキにより個々に接続する接続部と、 この接続部における前記金属メッキ時に、前記半導体チ
    ップの各電極に前記リードフレームのリード端子と同電
    位をかける電極部と、 前記金属メッキ後に、前記電極部を前記半導体チップの
    各電極より切り離す切断部とを具備したことを特徴とす
    る半導体装置。
  2. 【請求項２】 前記電極部は、前記半導体チップの各電
    極よりそれぞれ引き出され、その一端部にて短絡されて
    なる配線パターンからなり、少なくとも前記リードフレ
    ームのリード端子の１つが前記半導体チップの電極の１
    つと接触されることにより、前記配線パターンを経て前
    記半導体チップの各電極に前記リードフレームのリード
    端子と同じ電位をかけるものであることを特徴とする請
    求項１に記載の半導体装置。
  3. 【請求項３】 前記電極部は、前記半導体チップの各電
    極よりそれぞれ引き出され、その一端部にて短絡されて
    なる配線パターンと、この配線パターンを経て前記半導
    体チップの各電極に前記リードフレームのリード端子と
    同じ電位をかける専用電極とからなることを特徴とする
    請求項１に記載の半導体装置。
  4. 【請求項４】 半導体チップの上面に設けられた複数の
    電極とリードフレームの複数のリード端子とをそれぞれ
    近接させて、もしくはその一部を接触させて前記半導体
    チップ上に前記リードフレームを粘着させる工程と、 前記半導体チップの各電極よりそれぞれ引き出されてそ
    の一端部にて短絡されてなる配線パターンを介して、前
    記半導体チップの各電極に対して前記リードフレームの
    各リード端子と同電位をかける工程と、 この状態で、前記半導体チップと前記リードフレームの
    両者を電解メッキ溶液中に浸して、前記リードフレーム
    のリード端子と前記半導体チップの電極とを個々に接続
    する金属メッキ層を形成する工程と、 前記金属メッキ層の形成後に、前記配線パターンを切断
    して前記半導体チップの各電極を切り離す工程とからな
    ることを特徴とする半導体装置の製造方法。
JP23188893A 1993-09-17 1993-09-17 半導体装置およびその製造方法 Expired - Fee Related JP3199923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23188893A JP3199923B2 (ja) 1993-09-17 1993-09-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23188893A JP3199923B2 (ja) 1993-09-17 1993-09-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0786332A JPH0786332A (ja) 1995-03-31
JP3199923B2 true JP3199923B2 (ja) 2001-08-20

Family

ID=16930608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23188893A Expired - Fee Related JP3199923B2 (ja) 1993-09-17 1993-09-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3199923B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594525B1 (ko) * 2021-12-22 2023-10-25 이종운 조림 및 드레싱용 소스 제조 방법
KR102639367B1 (ko) 2021-01-22 2024-02-21 국립부경대학교 산학협력단 어류 젤라틴 캡슐로 포장된 청징국물 조미 캡슐 및 이의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226752B2 (ja) * 1995-04-12 2001-11-05 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102639367B1 (ko) 2021-01-22 2024-02-21 국립부경대학교 산학협력단 어류 젤라틴 캡슐로 포장된 청징국물 조미 캡슐 및 이의 제조 방법
KR102594525B1 (ko) * 2021-12-22 2023-10-25 이종운 조림 및 드레싱용 소스 제조 방법

Also Published As

Publication number Publication date
JPH0786332A (ja) 1995-03-31

Similar Documents

Publication Publication Date Title
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
TW544883B (en) Manufacturing method of semiconductor device
JPH11186468A (ja) 半導体装置
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JPH0526746Y2 (ja)
JPH08321671A (ja) バンプ電極の構造およびその製造方法
JP3199923B2 (ja) 半導体装置およびその製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JPH0714887A (ja) フィルムキャリヤ及びその製造方法
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JPS61160946A (ja) 半導体装置の接続構造体
JPH11307673A (ja) 半導体装置とその製造方法
JPS5895862A (ja) 積層構造半導体装置
JP3617929B2 (ja) 半導体発光素子及びその製造方法
JP3675364B2 (ja) 半導体装置用基板その製造方法および半導体装置
JPH05326648A (ja) フィルムキャリアとこれを用いた半導体装置の製造方法
JP3080106B2 (ja) Ｉｃモジュールの接続方法
JPH0219635B2 (ja)
JP2782870B2 (ja) リードフレーム
JP3482900B2 (ja) Ｂｇａ型半導体装置の製造方法
JP3119352B2 (ja) 半導体装置のメッキ構造体形成方法
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置
JPS5930538Y2 (ja) 半導体装置
JPH0636579Y2 (ja) テ−プキヤリア半導体装置
JP3744367B2 (ja) 配線基板、及び配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090615

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees