JP3199722B2 - ブリッジ型駆動回路およびそれを用いた磁気ディスク装置 - Google Patents
ブリッジ型駆動回路およびそれを用いた磁気ディスク装置Info
- Publication number
- JP3199722B2 JP3199722B2 JP27039990A JP27039990A JP3199722B2 JP 3199722 B2 JP3199722 B2 JP 3199722B2 JP 27039990 A JP27039990 A JP 27039990A JP 27039990 A JP27039990 A JP 27039990A JP 3199722 B2 JP3199722 B2 JP 3199722B2
- Authority
- JP
- Japan
- Prior art keywords
- active element
- bridge
- drive circuit
- current
- type drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Moving Of The Head To Find And Align With The Track (AREA)
- Control Of Linear Motors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインダクタンス負荷を駆動するブリッジ型駆
動回路およびそれを用いた磁気ディスク装置に係り、特
に磁気ヘッド駆動回路を小型・低消費電力化するのに好
適なブリッジ型駆動回路ならびにこれを用いた磁気ディ
スク装置に関する。
動回路およびそれを用いた磁気ディスク装置に係り、特
に磁気ヘッド駆動回路を小型・低消費電力化するのに好
適なブリッジ型駆動回路ならびにこれを用いた磁気ディ
スク装置に関する。
インダクタンス負荷に電流を供給する場合の低消費電
力駆動の一般的手法としてはPWM駆動法があり、これに
関する公知例として見城尚志著“マイコンエッジのサー
ボ・パワーエレクトロニクス”総合電子出版社（1989
年）第135頁から第141頁において論じてある。第12図は
従来のPWM駆動法を説明するための回路図で、上記公知
例の例えば図5.13に相当するものである。このような回
路は、その形状からＨブリッジ回路と呼ばれる。Tr1とT
r3はＨブリッジ型駆動回路の上アームトランジスタ、Tr
2とTr4は下アームトランジスタと呼ばれる。ここでは、
Tr1からTr4の４つをNPNトランジスタで構成した例であ
る。D01からD04はダイオード、Ｍはモータ等のインダク
タンス負荷である。本駆動回路で負荷電流ILとして、図
中の矢印方向の正電流を供給する場合、Tr2とTr3をオ
フ、Tr4をオンとし、Tr2をオン・オフ駆動（PWM駆動）
する。すると、Tr1がオンの時には電源VDDHからTr1⇒Ｍ
⇒Tr4と電流が増加しながら流れ、Tr1がオフのときには
D02⇒Ｍ⇒Tr4と還流電流（または回生電流）が減少しな
がら流れる。すなわち、Tr1がオンのデューテイ比を制
御することにより負荷電流ILの電流平均値を制御するこ
とが可能である。負の負荷電流ILを制御するにはTr1とT
r4をオフ、Tr2をオン、Tr3をオン・オフ駆動（PWM駆
動）させればよい。
力駆動の一般的手法としてはPWM駆動法があり、これに
関する公知例として見城尚志著“マイコンエッジのサー
ボ・パワーエレクトロニクス”総合電子出版社（1989
年）第135頁から第141頁において論じてある。第12図は
従来のPWM駆動法を説明するための回路図で、上記公知
例の例えば図5.13に相当するものである。このような回
路は、その形状からＨブリッジ回路と呼ばれる。Tr1とT
r3はＨブリッジ型駆動回路の上アームトランジスタ、Tr
2とTr4は下アームトランジスタと呼ばれる。ここでは、
Tr1からTr4の４つをNPNトランジスタで構成した例であ
る。D01からD04はダイオード、Ｍはモータ等のインダク
タンス負荷である。本駆動回路で負荷電流ILとして、図
中の矢印方向の正電流を供給する場合、Tr2とTr3をオ
フ、Tr4をオンとし、Tr2をオン・オフ駆動（PWM駆動）
する。すると、Tr1がオンの時には電源VDDHからTr1⇒Ｍ
⇒Tr4と電流が増加しながら流れ、Tr1がオフのときには
D02⇒Ｍ⇒Tr4と還流電流（または回生電流）が減少しな
がら流れる。すなわち、Tr1がオンのデューテイ比を制
御することにより負荷電流ILの電流平均値を制御するこ
とが可能である。負の負荷電流ILを制御するにはTr1とT
r4をオフ、Tr2をオン、Tr3をオン・オフ駆動（PWM駆
動）させればよい。
一方、上アームトランジスタのTr1やTr3をオン・オフ
駆動（PWM駆動）しないで連続的にオンさせ、連続的に
電流を流して駆動する方法をリニア駆動と呼ぶ。リニア
駆動の場合には各トランジスタの主要動作領域は、エミ
ッタ・コレクタ間電圧とコレクタ電流が共にゼロ近辺で
ない線形領域にある。このためトランジスタの該エミッ
タ・コレクタ間電圧と該コレクタ電流の積に相当する消
費電力が大きい。PWM駆動では各トランジスタはエミッ
タ・コレクタ間に電圧があまりかからない飽和状態（オ
ン状態）か、コレクタ電流が流れない遮断状態（オフ状
態）で使用するため消費電力が小さい。従ってリニア駆
動はPWM駆動に比べ、トランジスタで消費される電力が
大きいという問題がある。
駆動（PWM駆動）しないで連続的にオンさせ、連続的に
電流を流して駆動する方法をリニア駆動と呼ぶ。リニア
駆動の場合には各トランジスタの主要動作領域は、エミ
ッタ・コレクタ間電圧とコレクタ電流が共にゼロ近辺で
ない線形領域にある。このためトランジスタの該エミッ
タ・コレクタ間電圧と該コレクタ電流の積に相当する消
費電力が大きい。PWM駆動では各トランジスタはエミッ
タ・コレクタ間に電圧があまりかからない飽和状態（オ
ン状態）か、コレクタ電流が流れない遮断状態（オフ状
態）で使用するため消費電力が小さい。従ってリニア駆
動はPWM駆動に比べ、トランジスタで消費される電力が
大きいという問題がある。
さてここで磁気ディスク装置では磁気ヘッドを移動す
るためのボイスコイルモータの駆動を行なう。このボイ
スコイルモータがインダクタンス負荷を形成し、これを
出来るだけ低消費電力で駆動したいという要請がある。
磁気ヘッドの制御においては、磁気ヘッドをまず目標ト
ラックの位置まで高速に移動するシーク期間がある。つ
いで目標トラックに移動後に磁気ヘッドを押すバネの反
発力と釣り合うトルクを発生させ、磁気ヘッドを目標ト
ラック上に固定してこれをフォローするフォロイング期
間がある。シーク期間には磁気ヘッドを高速に移動する
ため、ボイスコイルモータに大電流を供給する。3.5イ
ンチ磁気ディスクの典型的な一例では、約1A程度の電流
を供給する。フォロイング期間には、目標トラック上を
フォローするだけでよいので、小電流を供給する。同様
の典型的な一例では約100mA程度を供給する。ディスク
上に記憶されたデータの読み取りは主にフォロイング期
間に行なわれる。シーク期間には、磁気ヘッドを目標ト
ラックへ到達させるために必要な現在のトラック位置等
の、サーボデータの読み取りが行なわれる。
るためのボイスコイルモータの駆動を行なう。このボイ
スコイルモータがインダクタンス負荷を形成し、これを
出来るだけ低消費電力で駆動したいという要請がある。
磁気ヘッドの制御においては、磁気ヘッドをまず目標ト
ラックの位置まで高速に移動するシーク期間がある。つ
いで目標トラックに移動後に磁気ヘッドを押すバネの反
発力と釣り合うトルクを発生させ、磁気ヘッドを目標ト
ラック上に固定してこれをフォローするフォロイング期
間がある。シーク期間には磁気ヘッドを高速に移動する
ため、ボイスコイルモータに大電流を供給する。3.5イ
ンチ磁気ディスクの典型的な一例では、約1A程度の電流
を供給する。フォロイング期間には、目標トラック上を
フォローするだけでよいので、小電流を供給する。同様
の典型的な一例では約100mA程度を供給する。ディスク
上に記憶されたデータの読み取りは主にフォロイング期
間に行なわれる。シーク期間には、磁気ヘッドを目標ト
ラックへ到達させるために必要な現在のトラック位置等
の、サーボデータの読み取りが行なわれる。
上記の磁気ディスク装置の駆動の特徴の１つは、大電
流の駆動（シーク期間）と、小電流の駆動（フォロイン
グ期間）が、混在して行なわれることである。
流の駆動（シーク期間）と、小電流の駆動（フォロイン
グ期間）が、混在して行なわれることである。
上記従来のPWM駆動の場合には負荷電流ILは高周波電
流成分を含むのこぎり波となる。このとき負荷電流の小
さいフォロイング期間にも電流駆動能力の大きな第１の
能動素子を用いて平均負荷電流を設定する。このため、
パルス状の負荷電流のピーク値が大きくなり、輻射性雑
音が増大すると言う欠点が有った。これが磁気ヘッドへ
取り込まれる。このため磁気ヘッドによる上記のデータ
や上記のサーボモータの読み取りが正常に行えないとい
う問題があった。
流成分を含むのこぎり波となる。このとき負荷電流の小
さいフォロイング期間にも電流駆動能力の大きな第１の
能動素子を用いて平均負荷電流を設定する。このため、
パルス状の負荷電流のピーク値が大きくなり、輻射性雑
音が増大すると言う欠点が有った。これが磁気ヘッドへ
取り込まれる。このため磁気ヘッドによる上記のデータ
や上記のサーボモータの読み取りが正常に行えないとい
う問題があった。
また負荷電流のピーク値が大きいので、その分PWM駆
動のデューティ比を十分小さくする必要が有る。このた
めフォロイング期間の平均負荷電流を一定に保つための
制御性が悪いという欠点が有った。
動のデューティ比を十分小さくする必要が有る。このた
めフォロイング期間の平均負荷電流を一定に保つための
制御性が悪いという欠点が有った。
このため従来、ボイスコイルモータの駆動には雑音が
小さいリニア駆動を用いる必要があった。従って駆動用
トランジスタで消費される電力の低減を図ることができ
ないという問題があった。
小さいリニア駆動を用いる必要があった。従って駆動用
トランジスタで消費される電力の低減を図ることができ
ないという問題があった。
リニア駆動における消費電力の大きさは、上記の例で
は、フォロイング期間では負荷電流ILが100mAと小さい
のに負荷であるボイスコイルモータの抵抗が10Ω程度と
小さい。このためボイスコイルモータではおおよそ1V程
度の電圧しか消費されない。従って電源電圧の大部分が
能動素子に印加され、このためフォロイング期間におい
て十分低消費電力化できなかった。その結果上記例の駆
動回路では消費電力が1W以上必要であった。
は、フォロイング期間では負荷電流ILが100mAと小さい
のに負荷であるボイスコイルモータの抵抗が10Ω程度と
小さい。このためボイスコイルモータではおおよそ1V程
度の電圧しか消費されない。従って電源電圧の大部分が
能動素子に印加され、このためフォロイング期間におい
て十分低消費電力化できなかった。その結果上記例の駆
動回路では消費電力が1W以上必要であった。
ここで上記の駆動回路やサーボ回路を１つの集積回路
（１チップ）の上に集積したいという要請がある。しか
し一般に集積回路では消費電力を高高1W以下に押さえな
いと、強制冷却等の装置が必要になり、通常の小型機器
には適用できないという問題がある。従って上記のリニ
ア駆動を用いた駆動回路では、上記の回路をワンチップ
化することが難しいという問題があった。
（１チップ）の上に集積したいという要請がある。しか
し一般に集積回路では消費電力を高高1W以下に押さえな
いと、強制冷却等の装置が必要になり、通常の小型機器
には適用できないという問題がある。従って上記のリニ
ア駆動を用いた駆動回路では、上記の回路をワンチップ
化することが難しいという問題があった。
本発明は上記事情に鑑みてなされたもので、その目的
とするところは、低消費電力で低雑音のPWM駆動を用い
たブリッジ型駆動回路およびそれを用いた磁気ディスク
装置を提供することにある。
とするところは、低消費電力で低雑音のPWM駆動を用い
たブリッジ型駆動回路およびそれを用いた磁気ディスク
装置を提供することにある。
上記目的を達成するための本発明の手段は、第１の動
作電位点（VDDH）と第２の動作電位点（GND）との間に
直列接続された第１の能動素子（MUL）と第２の能動素
子（MDL）と、 上記第１の動作電位点（VDDH）と上記第２の動作電位
点（GND）との間に直列接続された第３の能動素子
（MUR）と第４の能動素子（MDR）と、 上記第１の能動素子（MUL）と上記第２の能動素子（M
DL）との共通接続点に接続された第１の端子と、 上記第３の能動素子（MUR）と上記第４の能動素子（M
DR）との共通接続点に接続された第２の端子とを具備
し、 上記第１の端子と上記第２の端子との間に負荷
（LVCM）を接続することにより、第１の期間において、
上記第１の能動素子（MUL）と上記第４の能動素子
（MDR）とを導通することによって上記第１の動作電位
点（VDDH）と上記第２の動作電位点（GND）との間に上
記第１の能動素子（MUL）、上記負荷（LVCM）および上
記第４の能動素子（MDR）の経路を介して電流を流すよ
うに構成したブリッジ型駆動回路であって、 上記第１の能動素子（MUL）と並列に上記第１の動作
電位点（VDDH）と上記第１の端子との間に上記第１の能
動素子（MUL）より実質的に電流供給能力の小さい第５
の能動素子（MULX）を接続せしめ、 第２の期間において、上記第１の能動素子（MUL）を
非導通、上記第４の能動素子（MDR）および上記第５の
能動素子（MULX）を導通とすることによって上記第１の
動作電位点（VDDH）と上記第２の動作電位点（GND）と
の間に上記第５の能動素子（MULX）、上記負荷（LVCM）
および上記第４の能動素子（MDR）の経路を介して電流
を流すように構成したことを特徴とするブリッジ型駆動
回路およびこれを用いた磁気ディスク装置とすることで
ある。（第１図参照）。
作電位点（VDDH）と第２の動作電位点（GND）との間に
直列接続された第１の能動素子（MUL）と第２の能動素
子（MDL）と、 上記第１の動作電位点（VDDH）と上記第２の動作電位
点（GND）との間に直列接続された第３の能動素子
（MUR）と第４の能動素子（MDR）と、 上記第１の能動素子（MUL）と上記第２の能動素子（M
DL）との共通接続点に接続された第１の端子と、 上記第３の能動素子（MUR）と上記第４の能動素子（M
DR）との共通接続点に接続された第２の端子とを具備
し、 上記第１の端子と上記第２の端子との間に負荷
（LVCM）を接続することにより、第１の期間において、
上記第１の能動素子（MUL）と上記第４の能動素子
（MDR）とを導通することによって上記第１の動作電位
点（VDDH）と上記第２の動作電位点（GND）との間に上
記第１の能動素子（MUL）、上記負荷（LVCM）および上
記第４の能動素子（MDR）の経路を介して電流を流すよ
うに構成したブリッジ型駆動回路であって、 上記第１の能動素子（MUL）と並列に上記第１の動作
電位点（VDDH）と上記第１の端子との間に上記第１の能
動素子（MUL）より実質的に電流供給能力の小さい第５
の能動素子（MULX）を接続せしめ、 第２の期間において、上記第１の能動素子（MUL）を
非導通、上記第４の能動素子（MDR）および上記第５の
能動素子（MULX）を導通とすることによって上記第１の
動作電位点（VDDH）と上記第２の動作電位点（GND）と
の間に上記第５の能動素子（MULX）、上記負荷（LVCM）
および上記第４の能動素子（MDR）の経路を介して電流
を流すように構成したことを特徴とするブリッジ型駆動
回路およびこれを用いた磁気ディスク装置とすることで
ある。（第１図参照）。
上記第１の期間においては、電流供給能力の大きな第
１の能動素子によって負荷に大きな電流が供給されるこ
とができる。従って、例えば、磁気ディスク装置におい
て、磁気ヘッドを目標トラックの位置まで移動するまで
のシーク期間を短縮することができる。
１の能動素子によって負荷に大きな電流が供給されるこ
とができる。従って、例えば、磁気ディスク装置におい
て、磁気ヘッドを目標トラックの位置まで移動するまで
のシーク期間を短縮することができる。
第２の期間においては、電流供給能力の小さい第５の
能動素子によって小さな電流が負荷に供給される。従っ
て、例えば磁気ディスク装置における第２の期間、すな
わち負荷に小さな電流を供給することによって磁気ヘッ
ドを目標トラック上に固定しフォローするフォローイン
グ期間において、電流供給能力の小さい第５の能動素子
によって負荷が駆動できる。
能動素子によって小さな電流が負荷に供給される。従っ
て、例えば磁気ディスク装置における第２の期間、すな
わち負荷に小さな電流を供給することによって磁気ヘッ
ドを目標トラック上に固定しフォローするフォローイン
グ期間において、電流供給能力の小さい第５の能動素子
によって負荷が駆動できる。
従って、負荷電流のピーク値を小さくでき、その分PW
M駆動のデューテイ比を大きくできる。その結果フォロ
イング期間の平均負荷電流を一定に保つための制御性が
向上できる。またこの方法では負荷電流のピーク値が小
さい分、輻射性雑音が大幅に減少できる効果が有る。こ
れにより磁気ディスク装置のボイスコイル駆動回路にお
いて、低消費電力のPWM駆動回路を用いることができる
という効果がある。また低消費電力化により、上記駆動
回路の集積回路化が容易になる効果がある。
M駆動のデューテイ比を大きくできる。その結果フォロ
イング期間の平均負荷電流を一定に保つための制御性が
向上できる。またこの方法では負荷電流のピーク値が小
さい分、輻射性雑音が大幅に減少できる効果が有る。こ
れにより磁気ディスク装置のボイスコイル駆動回路にお
いて、低消費電力のPWM駆動回路を用いることができる
という効果がある。また低消費電力化により、上記駆動
回路の集積回路化が容易になる効果がある。
以下、本発明の実施例を図面により詳細に説明する。
第１図は本発明の第１の実施例の駆動回路図である。V
DDHは出力回路の電源電圧、LVCMはボイスコイルモータ
のインダクタンス、RVCMはLVCMと直列に存在する抵抗成
分でボイスコイルモータの寄生抵抗成分と負荷電流検出
用のセンス抵抗の合計、IVCMは負荷（LVCMおよびRVCM）
に流れる負荷電流である。磁気ヘッドの制御は目標トラ
ックに磁気ヘッドを移動させるシーク期間と目標トラッ
クに磁気ヘッドが移動後、磁気ヘッドを押すバネの反発
力と釣り合うトルクを発生させ、磁気ヘッドを目標トラ
ックに固定するフォロイング期間からなる。MUL,MUR,M
DR,MDLはシーク期間にLVCMに電流を供給するためのＮチ
ャネルMOSトランジスタ、MULXとMURXはフォロイング期
間にLVCMに電流を供給するためのＮチャネルMOSトラン
ジスタである。従来例の第12図にあった還流電流用のダ
イオードD01からD04はここではMOSトランジスタのドレ
インボディ間ダイオードで代用させている。本実施例で
はトランジスタの消費電力低減のため従来の磁気ディス
ク装置のボイスコイルモータ駆動回路で使用されていた
リニア駆動方式の代わりに、フォロイング時の駆動にPW
M駆動を用いた。PWMの欠点である雑音防止のため、シー
ク時に使用するMOSトランジスタMUL,MURより１桁程度小
さいフォロイング用MOSトランジスタMULX,MURXを設け
た。MULX（MURX）はシーク用のMOSトランジスタMUL（M
UR）に比べ電流駆動能力が約１桁小さいため、フォロイ
ング時のPWM駆動をMUL（MUR）で行った場合に比べ負荷
電流の最大値が小さくなる。このため、PWM駆動により
磁気ヘッドに飛び込む放射性雑音の大きさを小さくする
ことが可能である。また、所望の平均負荷電流IVCM（
mean）を得るためのPWM駆動のオンデューテイはMULX（M
URX）を用いた方が大きくなるため、IVCMの脈流が小さ
く、精度の良い電流制御が行えるという利点がある。ま
た、MUL（MUR）に比べMULX（MURX）の方が入力容量が小
さいことからMOSトランジスタのゲート駆動電力が小さ
くてすむという利点もある。
第１図は本発明の第１の実施例の駆動回路図である。V
DDHは出力回路の電源電圧、LVCMはボイスコイルモータ
のインダクタンス、RVCMはLVCMと直列に存在する抵抗成
分でボイスコイルモータの寄生抵抗成分と負荷電流検出
用のセンス抵抗の合計、IVCMは負荷（LVCMおよびRVCM）
に流れる負荷電流である。磁気ヘッドの制御は目標トラ
ックに磁気ヘッドを移動させるシーク期間と目標トラッ
クに磁気ヘッドが移動後、磁気ヘッドを押すバネの反発
力と釣り合うトルクを発生させ、磁気ヘッドを目標トラ
ックに固定するフォロイング期間からなる。MUL,MUR,M
DR,MDLはシーク期間にLVCMに電流を供給するためのＮチ
ャネルMOSトランジスタ、MULXとMURXはフォロイング期
間にLVCMに電流を供給するためのＮチャネルMOSトラン
ジスタである。従来例の第12図にあった還流電流用のダ
イオードD01からD04はここではMOSトランジスタのドレ
インボディ間ダイオードで代用させている。本実施例で
はトランジスタの消費電力低減のため従来の磁気ディス
ク装置のボイスコイルモータ駆動回路で使用されていた
リニア駆動方式の代わりに、フォロイング時の駆動にPW
M駆動を用いた。PWMの欠点である雑音防止のため、シー
ク時に使用するMOSトランジスタMUL,MURより１桁程度小
さいフォロイング用MOSトランジスタMULX,MURXを設け
た。MULX（MURX）はシーク用のMOSトランジスタMUL（M
UR）に比べ電流駆動能力が約１桁小さいため、フォロイ
ング時のPWM駆動をMUL（MUR）で行った場合に比べ負荷
電流の最大値が小さくなる。このため、PWM駆動により
磁気ヘッドに飛び込む放射性雑音の大きさを小さくする
ことが可能である。また、所望の平均負荷電流IVCM（
mean）を得るためのPWM駆動のオンデューテイはMULX（M
URX）を用いた方が大きくなるため、IVCMの脈流が小さ
く、精度の良い電流制御が行えるという利点がある。ま
た、MUL（MUR）に比べMULX（MURX）の方が入力容量が小
さいことからMOSトランジスタのゲート駆動電力が小さ
くてすむという利点もある。
フォロイング期間におけるPWM駆動は下記の方法によ
り行える。正のIVCMを得るためにはMULXをPWM駆動す
る。すなわち、MULXとMDRをオン状態にし、MULとMURとM
DLとMURXをオフ状態にし、MULX⇒LVCM,RVCM⇒MDRという
経路で負荷に電流を供給し、目標負荷電流以上に達した
場合にはMULXをオフ状態にし、MDL⇒LVCM,RVCM⇒MDRと
いう還流電流モードに切り替える。負荷電流が目標値以
下に達した場合には再びMULXをオン状態にする。ここ
で、MULXをオフにしたときMDLをオフのままにした場合
でもMDLのドレイン・ボディ間が順バイアスされるため
負荷電流を供給できるが、負荷電流の減衰時定数を小さ
くするためMULXをオフにしたときはMDLをオンにしMDLで
の電圧降下を低減することも可能である。逆向きのフォ
ロイング負荷電流を供給するにはMURXをPWM駆動する。
フォロイング時の電流駆動は磁気ヘッドを押すばねと釣
り合う逆方向のトルクを発生することが目的であるた
め、供給する負荷電流の向きは１方向だけでも良い。こ
の場合にはフォロイング用のMOSトランジスタMURXは不
要となる。磁気ディスク装置の場合、負荷に供給する電
流レベルが２種類であるため駆動素子を２つ並列に設け
たが、もしも駆動電流レベルを３種類とする場合にはM
ULとMURと並列にさらに駆動素子を追加することも可能
である。
り行える。正のIVCMを得るためにはMULXをPWM駆動す
る。すなわち、MULXとMDRをオン状態にし、MULとMURとM
DLとMURXをオフ状態にし、MULX⇒LVCM,RVCM⇒MDRという
経路で負荷に電流を供給し、目標負荷電流以上に達した
場合にはMULXをオフ状態にし、MDL⇒LVCM,RVCM⇒MDRと
いう還流電流モードに切り替える。負荷電流が目標値以
下に達した場合には再びMULXをオン状態にする。ここ
で、MULXをオフにしたときMDLをオフのままにした場合
でもMDLのドレイン・ボディ間が順バイアスされるため
負荷電流を供給できるが、負荷電流の減衰時定数を小さ
くするためMULXをオフにしたときはMDLをオンにしMDLで
の電圧降下を低減することも可能である。逆向きのフォ
ロイング負荷電流を供給するにはMURXをPWM駆動する。
フォロイング時の電流駆動は磁気ヘッドを押すばねと釣
り合う逆方向のトルクを発生することが目的であるた
め、供給する負荷電流の向きは１方向だけでも良い。こ
の場合にはフォロイング用のMOSトランジスタMURXは不
要となる。磁気ディスク装置の場合、負荷に供給する電
流レベルが２種類であるため駆動素子を２つ並列に設け
たが、もしも駆動電流レベルを３種類とする場合にはM
ULとMURと並列にさらに駆動素子を追加することも可能
である。
第２図は本発明の第１の実施例でシーク期間にPWM駆
動する場合のタイムチャートである。シーク期間はもと
もと電流レベルが大きいため一般にリニア駆動の場合で
も電源電圧はほとんど負荷にかかり、消費電力の損失は
少ない。このため、PWM駆動したときにもトランジスタ
の消費電力を低減させる効果は小さい。しかし、上アー
ムトランジスタとしてＮチャネルMOSトランジスタを使
用した場合、リニア駆動では目標電流を得るための追随
速度を速くするためにゲートを昇圧を強力なチャージポ
ンプ回路で行う必要があり、またこのチャージポンプの
クロックによる雑音がサーボデータの読み取りに影響を
与えないようにする必要があるという問題がある。これ
に対しPWM駆動では、ゲートの昇圧をブートストラップ
法を用いて容易に行えるという利点がある。
動する場合のタイムチャートである。シーク期間はもと
もと電流レベルが大きいため一般にリニア駆動の場合で
も電源電圧はほとんど負荷にかかり、消費電力の損失は
少ない。このため、PWM駆動したときにもトランジスタ
の消費電力を低減させる効果は小さい。しかし、上アー
ムトランジスタとしてＮチャネルMOSトランジスタを使
用した場合、リニア駆動では目標電流を得るための追随
速度を速くするためにゲートを昇圧を強力なチャージポ
ンプ回路で行う必要があり、またこのチャージポンプの
クロックによる雑音がサーボデータの読み取りに影響を
与えないようにする必要があるという問題がある。これ
に対しPWM駆動では、ゲートの昇圧をブートストラップ
法を用いて容易に行えるという利点がある。
シーク期間でのIVCMの平均電流は本実施例では1A以上
と高いため、このオン・オフ動作による雑音を低減する
ことは困難である。リニア駆動によるアナログサーボ方
式の場合には上記の雑音発生がないため、シーク期間に
サーボデータの読み取りを常時行う。しかしボイスコイ
ルモータをPWM駆動した場合にはシーク期間に磁気ヘッ
ドに大きい放射性雑音が入射し正常なサーボデータの読
み取りは困難になる。このため本実施例ではサーボデー
タの読み取りを間歇的に行うセクタサーボ方式の特徴
と、オン・オフ動作を間歇的に行うPWM駆動の特徴を融
合した新たなデータ読み取り方式を提供する。セクタサ
ーボ方式では磁気ディスクの所定の箇所にトラック信号
が書かれてあり、その情報を１サーボ周期ごとに読み取
りデジタルサーボする方式である。このため、PWM駆動
での電流スイッチのタイミングをこのサーボデータ読み
取りのタイミングとは別のときに行うことにより、たと
えボイスコイルモータから発せられる高い放射性雑音が
あってもサーボデータの読み取りには影響を与えない。
このため正常なシークを行えるという利点がある。サー
ボ周期を200μｓ、PWMの周期を50μｓとした場合を例に
取り具体的に述べると以下のようになる。サーボ周期の
最初の25μｓをサーボデータの読み取り期間に設定し、
PWM周期の最初の25μｓを電源から負荷電流を供給しな
い期間（還流電流モードのみ生じる期間）に設定する。
そして、PWM周期の後半の25μｓを電源から負荷電流を
供給しうる期間、すなわち、能動素子のスイッチングが
生じる可能性のある期間に設定すると、サーボデータの
読み込みの期間には決して能動素子のスイッチングが行
われない。このため、能動素子のスイッチングによる雑
音がサーボデータの読み込みに悪影響を与えることがな
くなる。なお、PWMの周波数はサーボ周波数より高く
し、PWM駆動による機械系との共振を防ぐことが望まし
い。
と高いため、このオン・オフ動作による雑音を低減する
ことは困難である。リニア駆動によるアナログサーボ方
式の場合には上記の雑音発生がないため、シーク期間に
サーボデータの読み取りを常時行う。しかしボイスコイ
ルモータをPWM駆動した場合にはシーク期間に磁気ヘッ
ドに大きい放射性雑音が入射し正常なサーボデータの読
み取りは困難になる。このため本実施例ではサーボデー
タの読み取りを間歇的に行うセクタサーボ方式の特徴
と、オン・オフ動作を間歇的に行うPWM駆動の特徴を融
合した新たなデータ読み取り方式を提供する。セクタサ
ーボ方式では磁気ディスクの所定の箇所にトラック信号
が書かれてあり、その情報を１サーボ周期ごとに読み取
りデジタルサーボする方式である。このため、PWM駆動
での電流スイッチのタイミングをこのサーボデータ読み
取りのタイミングとは別のときに行うことにより、たと
えボイスコイルモータから発せられる高い放射性雑音が
あってもサーボデータの読み取りには影響を与えない。
このため正常なシークを行えるという利点がある。サー
ボ周期を200μｓ、PWMの周期を50μｓとした場合を例に
取り具体的に述べると以下のようになる。サーボ周期の
最初の25μｓをサーボデータの読み取り期間に設定し、
PWM周期の最初の25μｓを電源から負荷電流を供給しな
い期間（還流電流モードのみ生じる期間）に設定する。
そして、PWM周期の後半の25μｓを電源から負荷電流を
供給しうる期間、すなわち、能動素子のスイッチングが
生じる可能性のある期間に設定すると、サーボデータの
読み込みの期間には決して能動素子のスイッチングが行
われない。このため、能動素子のスイッチングによる雑
音がサーボデータの読み込みに悪影響を与えることがな
くなる。なお、PWMの周波数はサーボ周波数より高く
し、PWM駆動による機械系との共振を防ぐことが望まし
い。
シーク期間におけるPWM駆動を第１図を用いて以下に
説明する。正のIVCMを得るためにはMULをPWM駆動すれば
良い。すなわち、MULとMDRをオン状態にし、MULXとMUR
とMDLとMURXをオフ状態にし、MUL⇒LVCM⇒MDRという経
路で負荷に電流を供給し、目標負荷電流以上に達した場
合にはMULをオフ状態にし、MDL⇒LVCM⇒MDRという還流
電流モードに切り替え負荷電流を供給する。負荷電流が
目標値以下に達した場合には再びMULをオン状態にす
る。ここで、MULをオフにしたときMDLをオフのままにし
た場合でもMDLのドレイン・ボディ間が順バイアスされ
るため負荷電流を供給できるがMDLのドレイン・ボディ
間ダイオードでの電圧降下に比べ、MDLをオン状態にし
た場合の電圧降下の方が小さくできるため消費電力低減
のためにはMULとMDLは逆位相でPWM駆動することが望ま
しい。なおこの時、MULとMDLが同時にオン状態となると
VDDHから貫通電流が流れるためそのタイミングには注意
を要する。逆向きの負荷電流を供給するにはMURをPWM駆
動する。ここでフォロイング用のMOSトランジスタMULX
とMURXはオン抵抗が小さくなくても良いためゲート電圧
はVDDH以上に昇圧する必要がなかった。しかしシーク用
のMOSトランジスタMULとMURとしてＮチャネルMOSトラン
ジスタを用いた場合には、ブートストラップまたはチャ
ージポンプ等の手法により電源電圧VDDHに比べゲート電
圧を昇圧して駆動するとオン抵抗が小さくなる効果があ
る。
説明する。正のIVCMを得るためにはMULをPWM駆動すれば
良い。すなわち、MULとMDRをオン状態にし、MULXとMUR
とMDLとMURXをオフ状態にし、MUL⇒LVCM⇒MDRという経
路で負荷に電流を供給し、目標負荷電流以上に達した場
合にはMULをオフ状態にし、MDL⇒LVCM⇒MDRという還流
電流モードに切り替え負荷電流を供給する。負荷電流が
目標値以下に達した場合には再びMULをオン状態にす
る。ここで、MULをオフにしたときMDLをオフのままにし
た場合でもMDLのドレイン・ボディ間が順バイアスされ
るため負荷電流を供給できるがMDLのドレイン・ボディ
間ダイオードでの電圧降下に比べ、MDLをオン状態にし
た場合の電圧降下の方が小さくできるため消費電力低減
のためにはMULとMDLは逆位相でPWM駆動することが望ま
しい。なおこの時、MULとMDLが同時にオン状態となると
VDDHから貫通電流が流れるためそのタイミングには注意
を要する。逆向きの負荷電流を供給するにはMURをPWM駆
動する。ここでフォロイング用のMOSトランジスタMULX
とMURXはオン抵抗が小さくなくても良いためゲート電圧
はVDDH以上に昇圧する必要がなかった。しかしシーク用
のMOSトランジスタMULとMURとしてＮチャネルMOSトラン
ジスタを用いた場合には、ブートストラップまたはチャ
ージポンプ等の手法により電源電圧VDDHに比べゲート電
圧を昇圧して駆動するとオン抵抗が小さくなる効果があ
る。
電流スイッチのタイミングをサーボデータ読み取りの
タイミングとは別のときに行うという考え方は特にPWM
駆動で重要となるが通常のリニアアンプによる駆動の場
合でもサーボモータ読み取りのタイミングには負荷への
供給電流を変化させないか、または変化させる場合でも
急激な変化をさせない駆動を行うことはシーク時期にお
ける低雑音サーボ法として望ましい。
タイミングとは別のときに行うという考え方は特にPWM
駆動で重要となるが通常のリニアアンプによる駆動の場
合でもサーボモータ読み取りのタイミングには負荷への
供給電流を変化させないか、または変化させる場合でも
急激な変化をさせない駆動を行うことはシーク時期にお
ける低雑音サーボ法として望ましい。
第３図は本発明の第１の実施例の詳細駆動回路図で、
第４図はその駆動表である。第３図では左側のアーム駆
動回路のみを示してある。右端のLVCMが負荷であり、そ
の右側に図と同様の回路を対称的に設ける（本実施例で
は負方向のフォロイング回路は設けてない。）R1,R2,R4
はMOSトランジスタのドレイン電流の変化率を低減する
ためのゲート抵抗である。ALはMDLをオン・オフするた
めの電圧端子、BLはMULをオンするため電圧端子であ
る。CLはMULのゲートを電源電圧VDDH以上に昇圧するた
めのチャージポンプ回路用クロック入力端子、DLはMULX
をオン・オフするための電圧端子である。C1はMULのゲ
ートを電源電圧VDDH以上に昇圧するためのブートストラ
ップ用のキャパシタである。本回路ではMULのゲート昇
圧のためチャージポンプ回路とブートストラップ回路を
併用しているがどちらか１つを使用するだけでも良い。
第４図はその駆動表である。第３図では左側のアーム駆
動回路のみを示してある。右端のLVCMが負荷であり、そ
の右側に図と同様の回路を対称的に設ける（本実施例で
は負方向のフォロイング回路は設けてない。）R1,R2,R4
はMOSトランジスタのドレイン電流の変化率を低減する
ためのゲート抵抗である。ALはMDLをオン・オフするた
めの電圧端子、BLはMULをオンするため電圧端子であ
る。CLはMULのゲートを電源電圧VDDH以上に昇圧するた
めのチャージポンプ回路用クロック入力端子、DLはMULX
をオン・オフするための電圧端子である。C1はMULのゲ
ートを電源電圧VDDH以上に昇圧するためのブートストラ
ップ用のキャパシタである。本回路ではMULのゲート昇
圧のためチャージポンプ回路とブートストラップ回路を
併用しているがどちらか１つを使用するだけでも良い。
第５図は本発明の第１の実施例のブロック回路図であ
る。VCMはボイスコイルモータである。従来の磁気ディ
スク装置では目標トラックデータと現在の磁気ヘッドで
検出したサーボ情報を基にデジタル演算を行い、目標速
度を決定し、それをアナログ信号に変え、さらに必要に
応じ機械系の振動防止のためのノッチフィルタを通した
後の信号をリニアアンプに入力して駆動していた。これ
に対し本発明のボイスコイルモータ駆動回路ではデジタ
ル信号をそのまま信号パルス幅に変換し駆動を行うこと
ができるため、デジタル演算回路の計算結果をアナログ
信号に変換せずにPWM型ボイスコイル駆動回路に接続で
きるため部品点数を低減できるという利点がある。ま
た、本発明によるとVCMドライバ回路の低消費電力化が
可能となるため、サーボ用に使用するマイクロプロセッ
サまたはデジタルシグナルプロセッサからなるデジタル
演算回路をドライバ回路とワンチップ化することも可能
となる。このため、駆動ボードの小型化が図れるという
効果がある。
る。VCMはボイスコイルモータである。従来の磁気ディ
スク装置では目標トラックデータと現在の磁気ヘッドで
検出したサーボ情報を基にデジタル演算を行い、目標速
度を決定し、それをアナログ信号に変え、さらに必要に
応じ機械系の振動防止のためのノッチフィルタを通した
後の信号をリニアアンプに入力して駆動していた。これ
に対し本発明のボイスコイルモータ駆動回路ではデジタ
ル信号をそのまま信号パルス幅に変換し駆動を行うこと
ができるため、デジタル演算回路の計算結果をアナログ
信号に変換せずにPWM型ボイスコイル駆動回路に接続で
きるため部品点数を低減できるという利点がある。ま
た、本発明によるとVCMドライバ回路の低消費電力化が
可能となるため、サーボ用に使用するマイクロプロセッ
サまたはデジタルシグナルプロセッサからなるデジタル
演算回路をドライバ回路とワンチップ化することも可能
となる。このため、駆動ボードの小型化が図れるという
効果がある。
第６図は本発明の第１の実施例のPWM駆動回路に第５
図のブロック図で示したように直接デジタル信号が入力
がされないで、従来の如くアナログで入力される場合の
インターフェース回路である。VINはボイスコイルモー
タに流す目標電流値に対応する制御入力電圧、Vref0は
実際にボイスコイルモータに流れている電流値または磁
気ヘッドが存在する位置信号波形にのこぎり波を重畳さ
せた基準電圧である。VINとVref0の大小関係をコンパレ
ータ３で比較し、この結果により負荷に流す電流をパル
ス幅変調する。Vref1は正方向の負荷電流をシークモー
ドにするかフォロイングモードにするかの判定をコンパ
レータ１で行うための基準電圧、Vref2は正方向電流の
フォロイングモードにするか負方向電流のシークモード
にするかの判定をコンパレータ２で行うための基準電圧
である。前記パルス幅変調により得られる電圧は制御モ
ードにより第３図の入力端子AL,BL,CL,DL,AR,BR,CRに印
加する。第６図の入力Ｚには、サーボモータの読み込み
期間に“L"状態となる信号を印加する。これにより第２
図で述べたようにシーク時の急激な負荷電流変化を防止
可能となる。
図のブロック図で示したように直接デジタル信号が入力
がされないで、従来の如くアナログで入力される場合の
インターフェース回路である。VINはボイスコイルモー
タに流す目標電流値に対応する制御入力電圧、Vref0は
実際にボイスコイルモータに流れている電流値または磁
気ヘッドが存在する位置信号波形にのこぎり波を重畳さ
せた基準電圧である。VINとVref0の大小関係をコンパレ
ータ３で比較し、この結果により負荷に流す電流をパル
ス幅変調する。Vref1は正方向の負荷電流をシークモー
ドにするかフォロイングモードにするかの判定をコンパ
レータ１で行うための基準電圧、Vref2は正方向電流の
フォロイングモードにするか負方向電流のシークモード
にするかの判定をコンパレータ２で行うための基準電圧
である。前記パルス幅変調により得られる電圧は制御モ
ードにより第３図の入力端子AL,BL,CL,DL,AR,BR,CRに印
加する。第６図の入力Ｚには、サーボモータの読み込み
期間に“L"状態となる信号を印加する。これにより第２
図で述べたようにシーク時の急激な負荷電流変化を防止
可能となる。
第７図は本発明の第１の実施例の駆動回路をさらに低
雑音化するためのブロック回路図である。本実施例では
負荷のLVCMに流れる高周波成分を低減するためにLVCMと
並列にハイパスフィルタを設け磁気ヘッドに飛び込む放
射性雑音の原因となる高周波電流成分が負荷に流れない
ようにしてある。
雑音化するためのブロック回路図である。本実施例では
負荷のLVCMに流れる高周波成分を低減するためにLVCMと
並列にハイパスフィルタを設け磁気ヘッドに飛び込む放
射性雑音の原因となる高周波電流成分が負荷に流れない
ようにしてある。
第８図は本発明の第２の実施例の駆動回路である。本
実施例では第１図のフォロイング用のＮチャネルMOSト
ランジスタMULX,MURXをＰチャネルMOSトランジスタ
MULY,MURYで構成したことが異なるだけで実質的には第
１の実施例と同じである。ここで、MULYとMURYの電流駆
動能力は各々MULとMURに比べ小さく設計するということ
は第１の実施例と同じである。
実施例では第１図のフォロイング用のＮチャネルMOSト
ランジスタMULX,MURXをＰチャネルMOSトランジスタ
MULY,MURYで構成したことが異なるだけで実質的には第
１の実施例と同じである。ここで、MULYとMURYの電流駆
動能力は各々MULとMURに比べ小さく設計するということ
は第１の実施例と同じである。
第９図は本発明の第３の実施例の駆動回路である。本
実施例では、第１の実施例のMULXをMUL1とMUL2という２
素子で構成し、MURXをMUR1とMUR2という２素子で構成し
た場合の実施例を示してある。MUL1とMUL2（MUR1と
MUR2）のオン・オフのタイミングをずらすことにより負
荷に流れる電流をなまらし高周波電流成分が流れにくく
することが可能となり、雑音の低減が可能となる。な
お、本実施例ではフォロイング用のトランジスタを２分
割した場合を示したが、さらに３分割しオン・オフのタ
イミングをずらすことも可能である。また、同様にシー
ク用のMOSトランジスタであるMUL,MURのゲートを２分割
以上にし、個個のトランジスタを遅延させて駆動させた
場合にはシーク時の雑音低減が図れる。
実施例では、第１の実施例のMULXをMUL1とMUL2という２
素子で構成し、MURXをMUR1とMUR2という２素子で構成し
た場合の実施例を示してある。MUL1とMUL2（MUR1と
MUR2）のオン・オフのタイミングをずらすことにより負
荷に流れる電流をなまらし高周波電流成分が流れにくく
することが可能となり、雑音の低減が可能となる。な
お、本実施例ではフォロイング用のトランジスタを２分
割した場合を示したが、さらに３分割しオン・オフのタ
イミングをずらすことも可能である。また、同様にシー
ク用のMOSトランジスタであるMUL,MURのゲートを２分割
以上にし、個個のトランジスタを遅延させて駆動させた
場合にはシーク時の雑音低減が図れる。
第10図は本発明の第３の実施例の詳細駆動回路図であ
る。本発明の第３図と同様に左側のアーム駆動回路のみ
を示してあるが、同様の回路を右側のアームにも設け
る。R1,R2,R4,R5はMOSトランジスタのドレイン電流の変
化率を低減するためのゲート抵抗である。R4とR5の抵抗
を変えることによりMUL1とMUL2のスイッチング速度を変
えフォロイング時におけるPWM電流の高周波成分を低減
可能となる。AL,BL,CL,DL等は第３図と同じ役割をす
る。
る。本発明の第３図と同様に左側のアーム駆動回路のみ
を示してあるが、同様の回路を右側のアームにも設け
る。R1,R2,R4,R5はMOSトランジスタのドレイン電流の変
化率を低減するためのゲート抵抗である。R4とR5の抵抗
を変えることによりMUL1とMUL2のスイッチング速度を変
えフォロイング時におけるPWM電流の高周波成分を低減
可能となる。AL,BL,CL,DL等は第３図と同じ役割をす
る。
第11図は本発明の第４の実施例である。本実施例では
シーク用の上アーム用MOSトランジスタMUL,MURをＰチャ
ネルMOSトランジスタで構成した場合を示してある。こ
こで、フォロイング用の上アーム用MOSトランジスタM
ULYとMURYの電流駆動能力は各々MULとMURに比べ小さく
設計するということは第１の実施例等と同じである。本
実施例の場合にはゲート電圧を電源電圧以上に昇圧する
必要がないため下記のような低消費電力化に有効な回生
電流駆動が容易に行えるという利点がある。すなわち、
シーク期間における正のIVCMを得るためにはMULをPWM駆
動すれば良い。すなわち、MULとMDRをオン状態にし、M
ULXとMURXとMURとMDLをオフ状態にし、MUL⇒LVCM⇒MDR
という経路で負荷に電流を供給し、目標負荷電流以上に
達した場合にはMULとMDRをオフ状態にし、つぎに、MUR
とMDLをオンし、MDL⇒LVCM⇒MURという回生電流モード
に切り替える。そして、負荷電流が目標値以下に達した
場合には再びMURとMDLをオフし、MULとMDRをオン状態に
する。ここで、回生電流モードではLVCMに蓄積されたエ
ネルギが電源に戻されるため低消費電力化が図れる。こ
こで、回生モードでMURとMDLをオンさせる目的はこれら
の素子での消費電力を低減するためであり、オフのまま
でもMURとMDLのドレイン・ソース間のダイオードを介し
て電流を流すことは可能である。
シーク用の上アーム用MOSトランジスタMUL,MURをＰチャ
ネルMOSトランジスタで構成した場合を示してある。こ
こで、フォロイング用の上アーム用MOSトランジスタM
ULYとMURYの電流駆動能力は各々MULとMURに比べ小さく
設計するということは第１の実施例等と同じである。本
実施例の場合にはゲート電圧を電源電圧以上に昇圧する
必要がないため下記のような低消費電力化に有効な回生
電流駆動が容易に行えるという利点がある。すなわち、
シーク期間における正のIVCMを得るためにはMULをPWM駆
動すれば良い。すなわち、MULとMDRをオン状態にし、M
ULXとMURXとMURとMDLをオフ状態にし、MUL⇒LVCM⇒MDR
という経路で負荷に電流を供給し、目標負荷電流以上に
達した場合にはMULとMDRをオフ状態にし、つぎに、MUR
とMDLをオンし、MDL⇒LVCM⇒MURという回生電流モード
に切り替える。そして、負荷電流が目標値以下に達した
場合には再びMURとMDLをオフし、MULとMDRをオン状態に
する。ここで、回生電流モードではLVCMに蓄積されたエ
ネルギが電源に戻されるため低消費電力化が図れる。こ
こで、回生モードでMURとMDLをオンさせる目的はこれら
の素子での消費電力を低減するためであり、オフのまま
でもMURとMDLのドレイン・ソース間のダイオードを介し
て電流を流すことは可能である。
本発明によれば、低雑音駆動が必要な磁気ディスク装
置のボイスコイルモータ駆動にPWM駆動を導入できるた
め低消費電力駆動が可能となるという効果がある。ま
た、また、これによりサーボ回路と駆動回路を１チップ
化することが可能となり駆動回路の小型化が図れるとい
う効果がある。
置のボイスコイルモータ駆動にPWM駆動を導入できるた
め低消費電力駆動が可能となるという効果がある。ま
た、また、これによりサーボ回路と駆動回路を１チップ
化することが可能となり駆動回路の小型化が図れるとい
う効果がある。
第１図は本発明の第１の実施例の駆動回路図、第２は本
発明の第１の実施例の駆動回路図で、シーク期間でのPW
M駆動法とサーボモータの読み込み時期を示すタイムチ
ャート、第３図は本発明の第１の実施例の詳細駆動回路
図で第４図はその駆動表、第５図は本発明の第１の実施
例のブロック回路図、第６図は本発明の第１の実施例の
出力回路の入力をアナログ信号とした場合のインタフェ
ース用ロジック回路図、第７図は本発明の第１の実施例
の駆動回路をさらに低雑音化するためのブロック回路
図、第８図は本発明の第２の実施例の駆動回路図、第９
図は本発明の第３の実施例の駆動回路図、第10図は本発
明の第３の実施例の詳細駆動回路図、第11図は本発明の
第４の実施例の駆動回路図、第12図は従来のPWM駆動回
路図である。 MUR,MUL……ＮチャネルMOSトランジスタまたはＰチャネ
ルMOSトランジスタ、MDR,MDL,MURX,MULX,MUL1,MUL2,M
UR1,MUR2,M1〜M4,M7,M8……ＮチャネルMOSトランジス
タ、MURY,MULY,M5,M6……ＰチャネルMOSトランジスタ、
Tr1〜Tr4……NPNトランジスタ、D1〜D11,D01〜D04……
ダイオード、R1〜R5……抵抗、RVCM……ボイスコイルモ
ータと直列の抵抗（寄生抵抗を含む）、LVCM……ボイス
コイルモータのインダクタ、AL,BL,CL,DL,AR,BR,CR……
出力回路の入力端子、Ｚ……サーボデータの読み込み期
間に“L"状態となる入力端子、VIN……入力電圧、VDDH
……電源電圧、Vref0,Vref1,Vref2……基準電圧、VCM…
…ボイスコイルモータ、１〜３……コンパレータ、４〜
６……トランスファーゲート、７〜14……インバータ、
15〜24……AND回路、25,26……OR回路、27〜30……遅延
回路。
発明の第１の実施例の駆動回路図で、シーク期間でのPW
M駆動法とサーボモータの読み込み時期を示すタイムチ
ャート、第３図は本発明の第１の実施例の詳細駆動回路
図で第４図はその駆動表、第５図は本発明の第１の実施
例のブロック回路図、第６図は本発明の第１の実施例の
出力回路の入力をアナログ信号とした場合のインタフェ
ース用ロジック回路図、第７図は本発明の第１の実施例
の駆動回路をさらに低雑音化するためのブロック回路
図、第８図は本発明の第２の実施例の駆動回路図、第９
図は本発明の第３の実施例の駆動回路図、第10図は本発
明の第３の実施例の詳細駆動回路図、第11図は本発明の
第４の実施例の駆動回路図、第12図は従来のPWM駆動回
路図である。 MUR,MUL……ＮチャネルMOSトランジスタまたはＰチャネ
ルMOSトランジスタ、MDR,MDL,MURX,MULX,MUL1,MUL2,M
UR1,MUR2,M1〜M4,M7,M8……ＮチャネルMOSトランジス
タ、MURY,MULY,M5,M6……ＰチャネルMOSトランジスタ、
Tr1〜Tr4……NPNトランジスタ、D1〜D11,D01〜D04……
ダイオード、R1〜R5……抵抗、RVCM……ボイスコイルモ
ータと直列の抵抗（寄生抵抗を含む）、LVCM……ボイス
コイルモータのインダクタ、AL,BL,CL,DL,AR,BR,CR……
出力回路の入力端子、Ｚ……サーボデータの読み込み期
間に“L"状態となる入力端子、VIN……入力電圧、VDDH
……電源電圧、Vref0,Vref1,Vref2……基準電圧、VCM…
…ボイスコイルモータ、１〜３……コンパレータ、４〜
６……トランスファーゲート、７〜14……インバータ、
15〜24……AND回路、25,26……OR回路、27〜30……遅延
回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 功 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 森川 正敏 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭50−52528（ＪＰ，Ａ) 実開 昭55−35893（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02K 5/00,5/05 H02K 5/28 - 5/44 H02K 6/00 - 6/24 H02K 7/00,7/05 H02K 7/36 - 7/66 H02M 7/42 - 7/98
Claims (17)
- 【請求項１】第１の動作電位点と第２の動作電位点との
間に直列接続された第１の能動素子と第２の能動素子
と、 上記第１の動作電位点と上記第２の動作電位点との間に
直列接続された第３の能動素子と第４の能動素子と、 上記第１の能動素子と上記第２の能動素子との共通接続
点に接続された第１の端子と、 上記第３の能動素子と上記第４の能動素子との共通接続
点に接続された第２の端子とを具備し、 上記第１の端子と上記第２の端子との間に負荷を接続す
ることにより、第１の期間において、上記第１の能動素
子と上記第４の能動素子とを導通することによって上記
第１の動作電位点と上記第２の動作電位点との間に上記
第１の能動素子、上記負荷および上記第４の能動素子の
経路を介して電流を流すように構成したブリッジ型駆動
回路であって、 上記第１の能動素子と並列に上記第１の動作電位点と上
記第１の端子との間に上記第１の能動素子より実質的に
電流供給能力の小さい第５の能動素子を接続せしめ、 第２の期間において、上記第１の能動素子を非導通、上
記第４の能動素子および上記第５の能動素子を導通とす
ることによって上記第１の動作電位点と上記第２の動作
電位点との間に上記第５の能動素子、上記負荷および上
記第４の能動素子の経路を介して電流を流すように構成
したことを特徴とするブリッジ型駆動回路。 - 【請求項２】上記第２の期間において、上記第５の能動
素子の導通が間歇的に行われるPWM駆動法により、上記
負荷に電流を流すように構成したことを特徴とする請求
項第１記載のブリッジ型駆動回路。 - 【請求項３】上記第２の能動素子がMOSトランジスタか
らなり、 上記PWM駆動法において上記第５の能動素子の導通が間
歇的に行われるときの上記第５の能動素子の非導通時
に、還流電流が上記MOSトランジスタ、上記負荷および
上記第４の能動素子の経路を介して流れるように構成さ
れてなり、 上記MOSトランジスタを流れる上記還流電流は、上記MOS
トランジスタをオンさせて生じるオン電流か、もしくは
上記MOSトランジスタのボディ・ドレイン間ダイオード
を流れる電流からなる如くに構成されてなることを特徴
とする請求項第２記載のブリッジ型駆動回路。 - 【請求項４】上記PWM駆動法において上記第５の能動素
子の導通が間歇的に行われるときの上記第５の能動素子
の導通時の平均デューティ比が1/2以下であるように制
御されてなることを特徴とする請求項第２記載のブリッ
ジ型駆動回路。 - 【請求項５】上記第１および第３の能動素子がＮチャネ
ルMOSトランジスタからなり、上記第１もしくは第３の
ＮチャネルMOSトランジスタの導通時に、導通している
該トランジスタのゲートに上記第１の動作電位点の電圧
より高い電圧を印加することを特徴とする請求項第１記
載のブリッジ型駆動回路。 - 【請求項６】上記第５の能動素子がＮチャネルMOSトラ
ンジスタであることを特徴とする請求項第５記載のブリ
ッジ型駆動回路。 - 【請求項７】上記第１および上記第３の能動素子がＰチ
ャネルMOSトランジスタからなることを特徴とする請求
項第１記載のブリッジ型駆動回路。 - 【請求項８】上記第５の能動素子がＰチャネルMOSトラ
ンジスタであることを特徴とする請求項第７記載のブリ
ッジ型駆動回路。 - 【請求項９】上記第１乃至第４の能動素子の少なくとも
１つの能動素子はMOSトランジスタにより形成されてな
り、 該MOSトランジスタは互いにゲートが分離され、プルダ
ウン能力またはプルアップ能力を時間的に変動可能に形
成され、電流の立上げまたは立下げの時間的変動率を緩
和できる如くに形成された複合素子であることを特徴と
する請求項第１記載のブリッジ型駆動回路。 - 【請求項１０】上記ブリッジ型駆動回路の制御用のデー
タがデジタルデータからなることを特徴とする請求項第
１記載のブリッジ型駆動回路。 - 【請求項１１】上記負荷と並列にフィルタ回路が接続さ
れ、上記負荷に高周波成分を有する電流が流れることを
防止されてなることを特徴とする請求項第１記載のブリ
ッジ型駆動回路。 - 【請求項１２】上記ブリッジ型駆動回路が上記フィルタ
回路と同一の集積回路チップ上に共存して形成されてな
ることを特徴とする請求項第11記載のブリッジ型駆動回
路。 - 【請求項１３】上記ブリッジ型駆動回路が、上記フィル
タ回路および上記ブリッジ型駆動回路を駆動するマイク
ロプロセッサもしくはデジタルシグナルプロセッサと同
一の集積回路チップ上に共存して形成されてなることを
特徴とする請求項第11記載のブリッジ型駆動回路。 - 【請求項１４】請求項１記載のブリッジ型駆動回路を用
い、上記負荷としてボイスコイルモータを駆動すること
を特徴とする磁気ディスク装置。 - 【請求項１５】上記第１の期間において、上記第１乃至
第４の能動素子の各々の能動素子のスイッチング時点と
一致しない時間において、上記磁気ディスク上の情報の
読み取りが行われてなることを特徴とする請求項第14記
載の磁気ディスク装置。 - 【請求項１６】上記第１乃至第４の能動素子の少なくと
も１つのスイッチングの周波数を、磁気ヘッドの制御を
行うためのサーボ周波数より大きくしたことを特徴とす
る請求項第14記載の磁気ディスク装置。 - 【請求項１７】上記ボイスコイルモータと並列に雑音防
止のためのハイパスフィルタを設けたことを特徴とする
請求項第14記載の磁気ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27039990A JP3199722B2 (ja) | 1990-10-11 | 1990-10-11 | ブリッジ型駆動回路およびそれを用いた磁気ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27039990A JP3199722B2 (ja) | 1990-10-11 | 1990-10-11 | ブリッジ型駆動回路およびそれを用いた磁気ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150794A JPH04150794A (ja) | 1992-05-25 |
| JP3199722B2 true JP3199722B2 (ja) | 2001-08-20 |
Family
ID=17485721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27039990A Expired - Fee Related JP3199722B2 (ja) | 1990-10-11 | 1990-10-11 | ブリッジ型駆動回路およびそれを用いた磁気ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3199722B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023152B2 (en) | 2002-12-27 | 2006-04-04 | Calsonic Kansei Corporation | Driving control device for actuator |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3305192B2 (ja) * | 1995-03-15 | 2002-07-22 | セイコーエプソン株式会社 | 接着剤転写方法、及び転写装置 |
| JP2005304095A (ja) * | 2004-04-06 | 2005-10-27 | Renesas Technology Corp | モータ駆動用半導体集積回路および磁気ディスク記憶装置 |
| KR20100119755A (ko) * | 2007-12-28 | 2010-11-10 | 이턴 코포레이션 | 구동 회로 및 이를 사용하는 방법 |
| JP4947674B2 (ja) * | 2010-11-02 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | モータ駆動用半導体集積回路およびモータ用半導体集積回路 |
| JP5841882B2 (ja) * | 2012-03-30 | 2016-01-13 | 旭化成エレクトロニクス株式会社 | アナログ駆動回路および位置制御回路 |
| EP2683178A3 (en) * | 2012-07-06 | 2017-12-27 | Samsung Electro-Mechanics Co., Ltd | Apparatus and method for driving voice coil motor |
| JP2014050214A (ja) | 2012-08-31 | 2014-03-17 | Renesas Electronics Corp | 半導体装置 |
| JP6731325B2 (ja) * | 2016-10-12 | 2020-07-29 | 日立グローバルライフソリューションズ株式会社 | 電力変換装置およびこれを用いたシステム |
-
1990
- 1990-10-11 JP JP27039990A patent/JP3199722B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023152B2 (en) | 2002-12-27 | 2006-04-04 | Calsonic Kansei Corporation | Driving control device for actuator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04150794A (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758941A (en) | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit | |
| US8232790B2 (en) | Architecture for controlling a dual polarity, single inductor boost regulator used as a dual polarity supply in a hard disk drive dual stage actuator (DSA) device | |
| US20080310046A1 (en) | Class H Drive | |
| US6804131B2 (en) | PWM/linear driver for an electromagnetic load | |
| US5917720A (en) | Method and circuit for driving a bridge by a PWM procedure | |
| JP2003052194A (ja) | 磁気ディスク記憶装置 | |
| US5194760A (en) | Slew rate limited inductive load driver | |
| JP3199722B2 (ja) | ブリッジ型駆動回路およびそれを用いた磁気ディスク装置 | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| JP2914667B2 (ja) | Ｈ−ブリッジ段を通る電流の大きさと方向を検出する電流検出回路 | |
| US8232788B2 (en) | Quasi-continuous voltage regulator and controller | |
| US5764007A (en) | Micro-processor based motor control integrated circuit including a boost regulated DC-to-DC converter | |
| JP3608472B2 (ja) | 出力回路 | |
| US20200105298A1 (en) | Motor driver device and semiconductor device | |
| WO2000074222A1 (fr) | Montage en pont de type h et circuit integre | |
| JPH10215567A (ja) | 電源回路 | |
| JPH1169779A (ja) | 電力変換器におけるゲート駆動回路 | |
| Zhang et al. | Design optimization for a gan fet-based three-level synchronous buck converter | |
| JP2688204B2 (ja) | Ｆｄｄのステップモータ駆動装置 | |
| JP3107936B2 (ja) | 磁気ヘッド駆動回路 | |
| JP2001136738A (ja) | スイッチングｄｃ−ｄｃコンバータ用制御回路 | |
| JPS59220070A (ja) | スイツチング制御回路 | |
| JPS60154712A (ja) | トランジスタ駆動回路 | |
| JPS59220071A (ja) | スイツチング制御回路 | |
| Williams et al. | A fully integrated HDD power IC with novel head retract feature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |