JP3196200B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3196200B2 JP3196200B2 JP18077598A JP18077598A JP3196200B2 JP 3196200 B2 JP3196200 B2 JP 3196200B2 JP 18077598 A JP18077598 A JP 18077598A JP 18077598 A JP18077598 A JP 18077598A JP 3196200 B2 JP3196200 B2 JP 3196200B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- barrier metal
- pattern
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の技術
分野に属するものであり、特に配線パターン等のパター
ニングなどのアライメント精度の向上を企図した半導体
装置及びその製造方法に関する。
分野に属するものであり、特に配線パターン等のパター
ニングなどのアライメント精度の向上を企図した半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年に
おけるＬＳＩ等の半導体集積回路の高集積化及び縮小化
に伴い、下層配線と上層配線との接続のために層間絶縁
膜に開口される接続孔の開口径も微細化し、アスペクト
比も１以上になってきている。上層配線は一般的にスパ
ッタリング法によりＡｌ（アルミニウム）系材料を成膜
することにより形成されている。しかし、アスペクト比
１以上の接続孔では十分なステップカバレッジを得にく
く、信頼性向上の観点から問題になってきている。
おけるＬＳＩ等の半導体集積回路の高集積化及び縮小化
に伴い、下層配線と上層配線との接続のために層間絶縁
膜に開口される接続孔の開口径も微細化し、アスペクト
比も１以上になってきている。上層配線は一般的にスパ
ッタリング法によりＡｌ（アルミニウム）系材料を成膜
することにより形成されている。しかし、アスペクト比
１以上の接続孔では十分なステップカバレッジを得にく
く、信頼性向上の観点から問題になってきている。
【０００３】このステップカバレッジ不足を改善するた
め、多段階高温Ａｌスパッタ法による接続孔のＡｌ埋込
技術が提案されている。この方法は例えば、特開昭６４
−７６７３６号公報に示されている。この多段階高温Ａ
ｌスパッタ法による接続孔のＡｌ埋込技術に関して、以
下、図を用いて説明する。以下の図においては、配線の
形成されている回路部とアライメントに利用されるアラ
イメントマーク部とが図示されている。
め、多段階高温Ａｌスパッタ法による接続孔のＡｌ埋込
技術が提案されている。この方法は例えば、特開昭６４
−７６７３６号公報に示されている。この多段階高温Ａ
ｌスパッタ法による接続孔のＡｌ埋込技術に関して、以
下、図を用いて説明する。以下の図においては、配線の
形成されている回路部とアライメントに利用されるアラ
イメントマーク部とが図示されている。
【０００４】図９（ａ）に示すように、不図示のシリコ
ン基板上に素子等を形成した後、第１の層間絶縁膜１を
形成し、その上に第１配線（下層配線）２を形成する
（３はバリアメタルである）。そして、これらを覆うよ
うに第２の層間絶縁膜４を成膜し、この第２の層間絶縁
膜４に第１配線２への接続孔を形成する。
ン基板上に素子等を形成した後、第１の層間絶縁膜１を
形成し、その上に第１配線（下層配線）２を形成する
（３はバリアメタルである）。そして、これらを覆うよ
うに第２の層間絶縁膜４を成膜し、この第２の層間絶縁
膜４に第１配線２への接続孔を形成する。
【０００５】次に、図９（ｂ）に示すように、ウエハ全
面にＡｌの濡れ性を良くするためのＴｉ膜１１を成膜す
る。
面にＡｌの濡れ性を良くするためのＴｉ膜１１を成膜す
る。
【０００６】続いて、図９（ｃ）に示すように、処理系
の真空を破らずに、第１のＡｌ膜１２を低温高レートで
成膜する。このように低温高レートで成膜する事で、Ａ
ｌの連続膜が形成される。
の真空を破らずに、第１のＡｌ膜１２を低温高レートで
成膜する。このように低温高レートで成膜する事で、Ａ
ｌの連続膜が形成される。
【０００７】更に、図１０に示すように、処理系の真空
を破らずに、第２のＡｌ膜８を高温低レートで成膜す
る。このように高温低レートで成膜する事でＡｌの表面
拡散が生じ、接続孔を埋め込むことができる。ここで、
上記Ｔｉ膜１１と第１のＡｌ膜１２との反応により、Ｔ
ｉ−Ａｌ合金９が形成される。
を破らずに、第２のＡｌ膜８を高温低レートで成膜す
る。このように高温低レートで成膜する事でＡｌの表面
拡散が生じ、接続孔を埋め込むことができる。ここで、
上記Ｔｉ膜１１と第１のＡｌ膜１２との反応により、Ｔ
ｉ−Ａｌ合金９が形成される。
【０００８】しかしながら、上記方法で接続孔の埋込を
行うと、下地層たる層間絶縁膜４からのアウトガスがス
パッタチャンバ内に放出され、該チャンバ内の雰囲気が
悪化してＡｌの表面拡散が生じにくくなることで、埋込
不良が発生して、半導体装置の信頼性を低下させてしま
うるおそれが高い。よって、安定した埋込性を得るに
は、スパッタチャンバ内に放出されるアウトガスを低減
することが必要である。そのために、上記方法では層間
絶縁膜上にバリアメタル膜６（図１０には図示されてい
る）を形成することがなされる。バリアメタル膜６とし
ては、ＴｉＮ膜もしくはＴｉ膜上にＴｉＮ膜を積層形成
したＴｉＮ／Ｔｉ膜が望ましい。
行うと、下地層たる層間絶縁膜４からのアウトガスがス
パッタチャンバ内に放出され、該チャンバ内の雰囲気が
悪化してＡｌの表面拡散が生じにくくなることで、埋込
不良が発生して、半導体装置の信頼性を低下させてしま
うるおそれが高い。よって、安定した埋込性を得るに
は、スパッタチャンバ内に放出されるアウトガスを低減
することが必要である。そのために、上記方法では層間
絶縁膜上にバリアメタル膜６（図１０には図示されてい
る）を形成することがなされる。バリアメタル膜６とし
ては、ＴｉＮ膜もしくはＴｉ膜上にＴｉＮ膜を積層形成
したＴｉＮ／Ｔｉ膜が望ましい。
【０００９】ところで、バリアメタル膜上に高温Ａｌス
パッタ等により成膜したＡｌ膜の表面状態は、凹凸の程
度が大きく光の散乱が多く表面反射率が低くなることが
分かった。このような表面の凹凸の程度が大きいＡｌ膜
をパターニングしてＡｌ配線パターンを形成する際に
は、ステッパーでのウエハアライメント及びアライメン
ト後の位置ずれ測定が難しくなる。これは、ウエハアラ
イメント及び位置ずれ測定の方法が、光学的な手法であ
ることに起因する。これらのことを、図を用いて説明す
る。
パッタ等により成膜したＡｌ膜の表面状態は、凹凸の程
度が大きく光の散乱が多く表面反射率が低くなることが
分かった。このような表面の凹凸の程度が大きいＡｌ膜
をパターニングしてＡｌ配線パターンを形成する際に
は、ステッパーでのウエハアライメント及びアライメン
ト後の位置ずれ測定が難しくなる。これは、ウエハアラ
イメント及び位置ずれ測定の方法が、光学的な手法であ
ることに起因する。これらのことを、図を用いて説明す
る。
【００１０】上述した図９〜１０に示す方法によって形
成されたアライメントマーク部の様子を図１１（ａ）に
示す。バリアメタルＴｉＮ膜６上に高温スパッタＡｌ膜
８を成膜しているため、Ａｌ膜８の表面の凹凸は激し
い。このようなアライメントマーク部の測定から得られ
る信号波形を図１１（ｂ）に示す。Ａｌ膜表面の凹凸に
よりノイズが大きくなってしまい、良好な信号波形を得
ることができず、ステッパーでのアライメントエラーを
起こす可能性が高い。
成されたアライメントマーク部の様子を図１１（ａ）に
示す。バリアメタルＴｉＮ膜６上に高温スパッタＡｌ膜
８を成膜しているため、Ａｌ膜８の表面の凹凸は激し
い。このようなアライメントマーク部の測定から得られ
る信号波形を図１１（ｂ）に示す。Ａｌ膜表面の凹凸に
よりノイズが大きくなってしまい、良好な信号波形を得
ることができず、ステッパーでのアライメントエラーを
起こす可能性が高い。
【００１１】一方、仮にアライメントが可能である場合
でも、位置ずれ測定が難しくなる。図１２（ａ）に位置
ずれ測定用マーク部の様子を示す。下層パターン（位置
ずれ測定用マーク部にて層間絶縁膜４に形成されたの凹
部）及び現パターン（フォトレジストパターン１０）か
ら得られる信号波形が、図１２（ｂ）に示すように、Ａ
ｌ膜表面の凹凸の影響で、ノイズが大きくなってしま
う。すると、下層パターンからの信号波形が鮮明になら
ず、測定の誤差が大きくなり、測定の再現性も悪くな
る。よって生産性は著しく悪くなる。また他の要因とし
て、アライメントマーク部（位置ずれ測定用マーク部も
同様）では、Ａｌの流動によりＡｌ膜のエッジ部分がな
だらかになってしまうことも挙げられる。このような問
題は、例えば特開平５−１５２４４６号公報にも示され
ている。この問題の解決のために、ここに示されている
方法は、アライメントマーク部分のＡｌ膜をできる限り
コンフォーマブルに形成させるというものである。その
具体的な方法を図１３を用いて説明する。
でも、位置ずれ測定が難しくなる。図１２（ａ）に位置
ずれ測定用マーク部の様子を示す。下層パターン（位置
ずれ測定用マーク部にて層間絶縁膜４に形成されたの凹
部）及び現パターン（フォトレジストパターン１０）か
ら得られる信号波形が、図１２（ｂ）に示すように、Ａ
ｌ膜表面の凹凸の影響で、ノイズが大きくなってしま
う。すると、下層パターンからの信号波形が鮮明になら
ず、測定の誤差が大きくなり、測定の再現性も悪くな
る。よって生産性は著しく悪くなる。また他の要因とし
て、アライメントマーク部（位置ずれ測定用マーク部も
同様）では、Ａｌの流動によりＡｌ膜のエッジ部分がな
だらかになってしまうことも挙げられる。このような問
題は、例えば特開平５−１５２４４６号公報にも示され
ている。この問題の解決のために、ここに示されている
方法は、アライメントマーク部分のＡｌ膜をできる限り
コンフォーマブルに形成させるというものである。その
具体的な方法を図１３を用いて説明する。
【００１２】下層配線２との接続孔を形成した後、図１
３（ａ）に示すように、コンフォーマブルにＴｉ膜１１
を成膜する。次に、図１３（ｂ）に示すように、高温で
Ａｌ膜を成膜し、Ｔｉ膜１１と部分的に反応させてＴｉ
−Ａｌ合金層１３を形成する。１４は未反応のＡｌ膜で
ある。その結果、アライメントマーク部では、Ｔｉ−Ａ
ｌ合金層１３がコンフォーマブルに形成され、接続孔で
はＴｉ−Ａｌ合金層１３により埋め込まれる。よってア
ライメントマークエッジがなだらかになることを解決で
きる。
３（ａ）に示すように、コンフォーマブルにＴｉ膜１１
を成膜する。次に、図１３（ｂ）に示すように、高温で
Ａｌ膜を成膜し、Ｔｉ膜１１と部分的に反応させてＴｉ
−Ａｌ合金層１３を形成する。１４は未反応のＡｌ膜で
ある。その結果、アライメントマーク部では、Ｔｉ−Ａ
ｌ合金層１３がコンフォーマブルに形成され、接続孔で
はＴｉ−Ａｌ合金層１３により埋め込まれる。よってア
ライメントマークエッジがなだらかになることを解決で
きる。
【００１３】しかしながら、この方法では、次のような
問題点が生ずる。即ち、このように形成されたアライメ
ントマーク部のＡｌ膜は、コンフォーマブル性は確保で
きても、バリアメタルを用いると依然としてＡｌ膜の表
面形状は凹凸が激しい。
問題点が生ずる。即ち、このように形成されたアライメ
ントマーク部のＡｌ膜は、コンフォーマブル性は確保で
きても、バリアメタルを用いると依然としてＡｌ膜の表
面形状は凹凸が激しい。
【００１４】そこで本発明は、以上のような問題点に鑑
みて、高温Ａｌスパッタ法等による接続孔のＡｌ等の金
属の埋込と同時に行われるアライメントマーク部でのＡ
ｌ等の金属膜の形成の際の該金属膜の表面状態を改良
し、Ａｌ配線などの配線パターン等のパターニングのア
ライメント精度を向上させることを目的としている。ま
た、本発明は、Ａｌ配線などの配線パターン等のパター
ニングのアライメント精度の向上が容易で信頼性良好な
半導体装置を提供することをも目的とするものである。
みて、高温Ａｌスパッタ法等による接続孔のＡｌ等の金
属の埋込と同時に行われるアライメントマーク部でのＡ
ｌ等の金属膜の形成の際の該金属膜の表面状態を改良
し、Ａｌ配線などの配線パターン等のパターニングのア
ライメント精度を向上させることを目的としている。ま
た、本発明は、Ａｌ配線などの配線パターン等のパター
ニングのアライメント精度の向上が容易で信頼性良好な
半導体装置を提供することをも目的とするものである。
【００１５】
【課題を解決するための手段】本発明によれば、以上の
如き目的を達成するものとして、回路部とアライメント
マーク部とを有する下地上に形成された導電層による導
電パターンを含んで前記回路部における配線が形成され
ており、前記アライメントマーク部を除く領域において
前記下地の表面上では前記導電パターンと前記下地との
間にバリアメタル層によるバリアメタルパターンが介在
していることを特徴とする半導体装置、が提供される。
如き目的を達成するものとして、回路部とアライメント
マーク部とを有する下地上に形成された導電層による導
電パターンを含んで前記回路部における配線が形成され
ており、前記アライメントマーク部を除く領域において
前記下地の表面上では前記導電パターンと前記下地との
間にバリアメタル層によるバリアメタルパターンが介在
していることを特徴とする半導体装置、が提供される。
【００１６】本発明の一態様においては、前記下地の回
路部には配線のための接続孔が形成されており、該接続
孔は前記導電層を用いて埋められており、該導電層は前
記接続孔の底部に存在する下層配線と電気的に導通して
おり、前記導電パターンと前記バリアメタルパターンと
により上層配線が形成されている。
路部には配線のための接続孔が形成されており、該接続
孔は前記導電層を用いて埋められており、該導電層は前
記接続孔の底部に存在する下層配線と電気的に導通して
おり、前記導電パターンと前記バリアメタルパターンと
により上層配線が形成されている。
【００１７】本発明の一態様においては、前記接続孔は
その内面に形成されたバリアメタル層を介して前記導電
層により埋められており、該導電層はバリアメタル層を
介して前記接続孔の底部に存在する前記下層配線と接続
されている。
その内面に形成されたバリアメタル層を介して前記導電
層により埋められており、該導電層はバリアメタル層を
介して前記接続孔の底部に存在する前記下層配線と接続
されている。
【００１８】本発明の一態様においては、前記下地の回
路部には配線のための接続孔が形成されており、該接続
孔は導電性充填部材を用いて埋められており、該導電性
充填部材は前記接続孔の底部に存在する下層配線と電気
的に導通し且つ前記導電パターン及び前記バリアメタル
パターンにより形成される上層配線とも電気的に導通し
ている。
路部には配線のための接続孔が形成されており、該接続
孔は導電性充填部材を用いて埋められており、該導電性
充填部材は前記接続孔の底部に存在する下層配線と電気
的に導通し且つ前記導電パターン及び前記バリアメタル
パターンにより形成される上層配線とも電気的に導通し
ている。
【００１９】本発明の一態様においては、前記接続孔は
その内面に形成されたバリアメタル層を介して前記導電
性充填部材により埋められており、該導電性充填部材は
バリアメタル層を介して前記接続孔の底部に存在する前
記下層配線と接続されている。
その内面に形成されたバリアメタル層を介して前記導電
性充填部材により埋められており、該導電性充填部材は
バリアメタル層を介して前記接続孔の底部に存在する前
記下層配線と接続されている。
【００２０】本発明の一態様においては、前記アライメ
ントマーク部において前記下地の表面にはアライメント
マークを構成する凹凸パターンが形成されており、該凹
凸パターン上に前記導電層が形成されている。
ントマーク部において前記下地の表面にはアライメント
マークを構成する凹凸パターンが形成されており、該凹
凸パターン上に前記導電層が形成されている。
【００２１】また、本発明によれば、以上の如き目的を
達成するものとして、回路部とアライメントマーク部と
を有する下地上に導電層を形成し、該導電層による導電
パターンを形成することで前記回路部の配線の少なくと
も一部を形成する半導体装置の製造方法であって、前記
回路部において前記下地の表面上にバリアメタル層を形
成する工程と、前記回路部の前記バリアメタル層上に及
び前記アライメントマーク部の前記下地上に前記導電層
を形成する工程と、前記回路部において前記導電層及び
前記バリアメタル層をパターニングする工程と、を有す
ることを特徴とする、半導体装置の製造方法、が提供さ
れる。
達成するものとして、回路部とアライメントマーク部と
を有する下地上に導電層を形成し、該導電層による導電
パターンを形成することで前記回路部の配線の少なくと
も一部を形成する半導体装置の製造方法であって、前記
回路部において前記下地の表面上にバリアメタル層を形
成する工程と、前記回路部の前記バリアメタル層上に及
び前記アライメントマーク部の前記下地上に前記導電層
を形成する工程と、前記回路部において前記導電層及び
前記バリアメタル層をパターニングする工程と、を有す
ることを特徴とする、半導体装置の製造方法、が提供さ
れる。
【００２２】本発明の一態様においては、前記回路部に
おいて前記バリアメタル層を形成する工程は、前記回路
部及び前記アライメントマーク部の双方において形成し
たバリアメタル層をパターニングして前記アライメント
マーク部のバリアメタル層を除去することでなされる。
おいて前記バリアメタル層を形成する工程は、前記回路
部及び前記アライメントマーク部の双方において形成し
たバリアメタル層をパターニングして前記アライメント
マーク部のバリアメタル層を除去することでなされる。
【００２３】本発明の一態様においては、前記下地に回
路部の配線層間の接続孔を形成し、該接続孔内を前記導
電層を用いて埋めることで前記接続孔の底部に存在する
下層配線と前記導電層及び前記バリアメタル層のパター
ニングで形成される導電パターン及びバリアメタルパタ
ーンにより形成される上層配線とを電気的に導通させ
る。
路部の配線層間の接続孔を形成し、該接続孔内を前記導
電層を用いて埋めることで前記接続孔の底部に存在する
下層配線と前記導電層及び前記バリアメタル層のパター
ニングで形成される導電パターン及びバリアメタルパタ
ーンにより形成される上層配線とを電気的に導通させ
る。
【００２４】本発明の一態様においては、前記接続孔の
内面及び前記接続孔の底部に存在する下層配線の表面に
バリアメタル層を形成し、該バリアメタル層を介して前
記接続孔を前記導電層により埋め、該導電層をバリアメ
タル層を介して前記接続孔の底部に存在する前記下層配
線と接続する。
内面及び前記接続孔の底部に存在する下層配線の表面に
バリアメタル層を形成し、該バリアメタル層を介して前
記接続孔を前記導電層により埋め、該導電層をバリアメ
タル層を介して前記接続孔の底部に存在する前記下層配
線と接続する。
【００２５】本発明の一態様においては、前記下地に回
路部の配線層間の接続孔を形成し、該接続孔内を導電性
充填部材を用いて埋め、その上に前記バリアメタル層及
び前記導電層を形成し、導電性充填部材により前記接続
孔の底部に存在する下層配線と前記導電層及び前記バリ
アメタル層のパターニングで形成される導電パターン及
びバリアメタルパターンにより形成される上層配線とを
電気的に導通させる。
路部の配線層間の接続孔を形成し、該接続孔内を導電性
充填部材を用いて埋め、その上に前記バリアメタル層及
び前記導電層を形成し、導電性充填部材により前記接続
孔の底部に存在する下層配線と前記導電層及び前記バリ
アメタル層のパターニングで形成される導電パターン及
びバリアメタルパターンにより形成される上層配線とを
電気的に導通させる。
【００２６】本発明の一態様においては、前記接続孔の
内面及び前記接続孔の底部に存在する下層配線の表面に
バリアメタル層を形成し、該バリアメタル層を介して前
記接続孔を前記導電性充填部材により埋め、該導電性充
填部材をバリアメタル層を介して前記接続孔の底部に存
在する前記下層配線と接続する。
内面及び前記接続孔の底部に存在する下層配線の表面に
バリアメタル層を形成し、該バリアメタル層を介して前
記接続孔を前記導電性充填部材により埋め、該導電性充
填部材をバリアメタル層を介して前記接続孔の底部に存
在する前記下層配線と接続する。
【００２７】本発明の一態様においては、前記アライメ
ントマーク部において前記下地の表面にアライメントマ
ークを構成する凹凸パターンを形成し、該凹凸パターン
上に前記導電層を形成する。
ントマーク部において前記下地の表面にアライメントマ
ークを構成する凹凸パターンを形成し、該凹凸パターン
上に前記導電層を形成する。
【００２８】以上のような本発明において、前記下地の
表面を層間絶縁膜により構成することができる。
表面を層間絶縁膜により構成することができる。
【００２９】また、以上のような本発明において、前記
バリアメタル層としてＴｉＮ層、ＴｉＮ／Ｔｉ層、Ｔｉ
Ｗ層、ＴｉＯＮ層、ＷＮ層、Ｔａ層またはＴａＮ層を用
いることができる。
バリアメタル層としてＴｉＮ層、ＴｉＮ／Ｔｉ層、Ｔｉ
Ｗ層、ＴｉＯＮ層、ＷＮ層、Ｔａ層またはＴａＮ層を用
いることができる。
【００３０】また、以上のような本発明において、前記
導電層としてＡｌ層、ＡｌＳｉ層、ＡｌＣｕ層またはＡ
ｌＳｉＣｕ層を用いることができる。
導電層としてＡｌ層、ＡｌＳｉ層、ＡｌＣｕ層またはＡ
ｌＳｉＣｕ層を用いることができる。
【００３１】また、以上のような本発明において、前記
Ａｌ層などの導電層を高温Ａｌスパッタ法などの高温ス
パッタ法（多段階高温スパッタ法を含む）で形成するこ
とができる。
Ａｌ層などの導電層を高温Ａｌスパッタ法などの高温ス
パッタ法（多段階高温スパッタ法を含む）で形成するこ
とができる。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しながら説明する。
面を参照しながら説明する。
【００３３】図１は本発明による半導体装置の第１の実
施形態を示す模式的部分断面図であり、図２及び図３は
本実施形態の半導体装置の製造工程を示す模式的部分断
面図である。これらの図においては、配線の形成されて
いる回路部とアライメントに利用されるアライメントマ
ーク部とが図示されている。
施形態を示す模式的部分断面図であり、図２及び図３は
本実施形態の半導体装置の製造工程を示す模式的部分断
面図である。これらの図においては、配線の形成されて
いる回路部とアライメントに利用されるアライメントマ
ーク部とが図示されている。
【００３４】本実施形態の半導体装置の製造に際して
は、先ず、図２（ａ）に示すように、不図示のシリコン
基板上に素子等を形成した後、その上に第１の層間絶縁
膜１を形成し、下層配線としての第１配線２を形成す
る。第１配線２の下には該第１配線２と同一のパターン
のバリアメタル層３が形成されている。これらを覆うよ
うに、第２の層間絶縁膜４を成膜する。ウエハ上の回路
部には第１配線２が形成されているが、アライメントマ
ーク部には配線は形成されていない。第２の層間絶縁膜
４により下地の表面が形成される。
は、先ず、図２（ａ）に示すように、不図示のシリコン
基板上に素子等を形成した後、その上に第１の層間絶縁
膜１を形成し、下層配線としての第１配線２を形成す
る。第１配線２の下には該第１配線２と同一のパターン
のバリアメタル層３が形成されている。これらを覆うよ
うに、第２の層間絶縁膜４を成膜する。ウエハ上の回路
部には第１配線２が形成されているが、アライメントマ
ーク部には配線は形成されていない。第２の層間絶縁膜
４により下地の表面が形成される。
【００３５】その後、図２（ｂ）に示すように、第２層
間絶縁膜４に第１配線２へのビアホール（接続孔）形成
のために、フォトレジストをウエハ上全面に塗布し、パ
ターン露光及び現像を行い、所望の場所にレジストパタ
ーン５を形成する。その際、同時に、アライメントマー
ク部分にも、所望の凹凸パターンに対応するレジストパ
ターン５を形成する。
間絶縁膜４に第１配線２へのビアホール（接続孔）形成
のために、フォトレジストをウエハ上全面に塗布し、パ
ターン露光及び現像を行い、所望の場所にレジストパタ
ーン５を形成する。その際、同時に、アライメントマー
ク部分にも、所望の凹凸パターンに対応するレジストパ
ターン５を形成する。
【００３６】その後、図２（ｃ）に示すように、レジス
トパターン５をマスクとして、第２の層間絶縁膜４をド
ライエッチング等によりエッチングし、ビアホールを形
成する。
トパターン５をマスクとして、第２の層間絶縁膜４をド
ライエッチング等によりエッチングし、ビアホールを形
成する。
【００３７】その後、図３（ｄ）に示すように、反応性
スパッタリング法等によりバリアメタル（ＴｉＮ）層６
をウエハ全面に成膜する。
スパッタリング法等によりバリアメタル（ＴｉＮ）層６
をウエハ全面に成膜する。
【００３８】その後、図３（ｅ）に示すように、バリア
メタル層６上にフォトレジストを塗布し、パターン露光
及び現像を行い、アライメントマーク部のみ開口させる
パターニングを行う。
メタル層６上にフォトレジストを塗布し、パターン露光
及び現像を行い、アライメントマーク部のみ開口させる
パターニングを行う。
【００３９】その後、図３（ｆ）に示すように、以上の
ようにしてパターニングされたレジストパターン７をマ
スクとして、バリアメタル層６をポリエッチ液等を用い
てエッチング除去する。
ようにしてパターニングされたレジストパターン７をマ
スクとして、バリアメタル層６をポリエッチ液等を用い
てエッチング除去する。
【００４０】しかる後に、レジストパターン７を除去
し、上層配線のためのＡｌの濡れ性を良くするためＴｉ
を成膜し、図１に示すように、高温Ａｌスパッタ法等に
よりＡｌ層８を成膜する。Ｔｉ膜はＡｌ層８と反応して
Ｔｉ−Ａｌ合金層９を形成する。
し、上層配線のためのＡｌの濡れ性を良くするためＴｉ
を成膜し、図１に示すように、高温Ａｌスパッタ法等に
よりＡｌ層８を成膜する。Ｔｉ膜はＡｌ層８と反応して
Ｔｉ−Ａｌ合金層９を形成する。
【００４１】次に、本実施形態の作用を説明する。
【００４２】一般的に、ステッパーでのウエハアライメ
ントは光学的手法により行われる。干渉式サーチの場
合、アライメントマーク部にレーザーを照射し走査す
る。マーク部での干渉により干渉光の強度が変化するの
で、そのピークのウエハ上での仮想座標を求める。これ
をウエハ面内の数点で行い、アライメントを行う。画像
処理式サーチの場合、ハロゲンランプ等をアライメント
マーク部に照射し、顕微鏡像を得る。この像のコントラ
ストからウエハ上での仮想座標を求める。これをウエハ
面内の数点で行い、アライメントを行う。
ントは光学的手法により行われる。干渉式サーチの場
合、アライメントマーク部にレーザーを照射し走査す
る。マーク部での干渉により干渉光の強度が変化するの
で、そのピークのウエハ上での仮想座標を求める。これ
をウエハ面内の数点で行い、アライメントを行う。画像
処理式サーチの場合、ハロゲンランプ等をアライメント
マーク部に照射し、顕微鏡像を得る。この像のコントラ
ストからウエハ上での仮想座標を求める。これをウエハ
面内の数点で行い、アライメントを行う。
【００４３】本実施形態では、図４（ａ）に示すよう
に、アライメントマーク部のみバリアメタル層６が除か
れるので、バリアメタル層６が存在しないアライメント
マーク部ではＡｌ層８の表面はスムーズである。この場
合の画像処理式サーチの信号波形を図４（ｂ）に示す。
アライメントマーク部分のＡｌ層表面がスムーズである
ため、コントラストのＳ／Ｎ比が改善され、良好な信号
波形が得られる。
に、アライメントマーク部のみバリアメタル層６が除か
れるので、バリアメタル層６が存在しないアライメント
マーク部ではＡｌ層８の表面はスムーズである。この場
合の画像処理式サーチの信号波形を図４（ｂ）に示す。
アライメントマーク部分のＡｌ層表面がスムーズである
ため、コントラストのＳ／Ｎ比が改善され、良好な信号
波形が得られる。
【００４４】また、位置ずれ測定も一般的に光学的手法
で行われる。ハロゲンランプ等を位置ずれ測定用マーク
部に照射し、顕微鏡像を得る。この像のコントラストか
ら、下層パターンと現パターンとの位置の差を測定す
る。
で行われる。ハロゲンランプ等を位置ずれ測定用マーク
部に照射し、顕微鏡像を得る。この像のコントラストか
ら、下層パターンと現パターンとの位置の差を測定す
る。
【００４５】図５（ａ）に位置ずれ測定用マーク部の断
面を示し、このマーク部から得られる信号波形を図５
（ｂ）に示す。これらの信号波形から、図中に示すＬ１
とＬ２とを求め、位置ずれ量ΔＬはΔＬ＝（Ｌ１−Ｌ
２）／２として求める。バリアメタル層６が存在しない
位置ずれ測定用マーク部のＡｌ表面がスムーズであるた
め、下層のパターン（この場合は接続孔を形成した時の
パターン）からの信号波形は局所的にノイズが小さい。
かくして、信号波形のピークが明瞭になり、現パターン
を示すフォトレジストパターン１０からの反射との差を
精度良く測定できる。
面を示し、このマーク部から得られる信号波形を図５
（ｂ）に示す。これらの信号波形から、図中に示すＬ１
とＬ２とを求め、位置ずれ量ΔＬはΔＬ＝（Ｌ１−Ｌ
２）／２として求める。バリアメタル層６が存在しない
位置ずれ測定用マーク部のＡｌ表面がスムーズであるた
め、下層のパターン（この場合は接続孔を形成した時の
パターン）からの信号波形は局所的にノイズが小さい。
かくして、信号波形のピークが明瞭になり、現パターン
を示すフォトレジストパターン１０からの反射との差を
精度良く測定できる。
【００４６】ところで、高温Ａｌスパッタ等により成膜
したＡｌ層の表面状態は、図６に示すように、Ａｌ層の
下のバリアメタル層の有無に依存する。図６のＡｌ表面
反射率の値は、ベアＳｉの表面反射率を１００％として
表示している。ここで示したＡｌの表面反射率は、Ａｌ
表面の凹凸状態と関係している。即ち、Ａｌ層表面の凹
凸の程度が大きいと光の散乱が多くなり表面反射率が低
くなる。バリアメタル層が無い場合は反射率が高く、Ａ
ｌ層の表面状態は比較的滑らかである。これに比べてバ
リアメタルＴｉＮ単層上にＡｌ層を形成した場合は反射
率が低く、Ａｌ層表面の凹凸の程度が大きい。このＡｌ
層の表面反射率は１５０％以上であることが望ましい
が、本実施形態によれば約２００％の表面反射率が得ら
れ、これは高温Ａｌスパッタ法ではない従来法で得られ
たＡｌ膜の反射率と同等である。
したＡｌ層の表面状態は、図６に示すように、Ａｌ層の
下のバリアメタル層の有無に依存する。図６のＡｌ表面
反射率の値は、ベアＳｉの表面反射率を１００％として
表示している。ここで示したＡｌの表面反射率は、Ａｌ
表面の凹凸状態と関係している。即ち、Ａｌ層表面の凹
凸の程度が大きいと光の散乱が多くなり表面反射率が低
くなる。バリアメタル層が無い場合は反射率が高く、Ａ
ｌ層の表面状態は比較的滑らかである。これに比べてバ
リアメタルＴｉＮ単層上にＡｌ層を形成した場合は反射
率が低く、Ａｌ層表面の凹凸の程度が大きい。このＡｌ
層の表面反射率は１５０％以上であることが望ましい
が、本実施形態によれば約２００％の表面反射率が得ら
れ、これは高温Ａｌスパッタ法ではない従来法で得られ
たＡｌ膜の反射率と同等である。
【００４７】本実施形態の作用効果は、アライメントマ
ークや位置ずれ測定用マーク等のアクセサリを含む領域
（本発明では、これらを総称して「アライメントマーク
部」と呼ぶ）のバリアメタル層を除去することで、アラ
イメントマーク部のＡｌ層の表面状態の凹凸の程度を低
減させ滑らかにすることで、表面反射率を向上させ、容
易且つ精度良くアライメント及び位置ずれ量の測定を可
能にしたことである。
ークや位置ずれ測定用マーク等のアクセサリを含む領域
（本発明では、これらを総称して「アライメントマーク
部」と呼ぶ）のバリアメタル層を除去することで、アラ
イメントマーク部のＡｌ層の表面状態の凹凸の程度を低
減させ滑らかにすることで、表面反射率を向上させ、容
易且つ精度良くアライメント及び位置ずれ量の測定を可
能にしたことである。
【００４８】以上の本実施形態の半導体装置を用いて行
われる位置ずれ測定誤差と、高温Ａｌスパッタ法を用い
てＡｌ層を形成した従来の半導体装置を用いて行われる
位置ずれ測定誤差とを比較した結果、本実施形態を用い
たものは従来装置を用いたものの約６７％に低減されて
いた。このように本発明を適用した場合の測定誤差は減
少し、規格外れが少なくなり生産性が向上する。
われる位置ずれ測定誤差と、高温Ａｌスパッタ法を用い
てＡｌ層を形成した従来の半導体装置を用いて行われる
位置ずれ測定誤差とを比較した結果、本実施形態を用い
たものは従来装置を用いたものの約６７％に低減されて
いた。このように本発明を適用した場合の測定誤差は減
少し、規格外れが少なくなり生産性が向上する。
【００４９】図７は本発明による半導体装置の第２の実
施形態を示す模式的部分断面図であり、図８は本実施形
態の半導体装置の製造工程を示す模式的部分断面図であ
る。これらの図において、上記図１〜５におけると同様
の部分には同一の符号が付されている。
施形態を示す模式的部分断面図であり、図８は本実施形
態の半導体装置の製造工程を示す模式的部分断面図であ
る。これらの図において、上記図１〜５におけると同様
の部分には同一の符号が付されている。
【００５０】本実施形態の半導体装置の製造に際して
は、先ず、図８（ａ）に示すように、不図示のシリコン
基板上に素子等を形成した後、その上に第１の層間絶縁
膜１を形成し、下層配線としての第１配線２を形成す
る。第１配線２の下には該第１配線２と同一のパターン
のバリアメタル層３が形成されている。これらを覆うよ
うに、第２の層間絶縁膜４を成膜する。ウエハ上の回路
部には第１配線２が形成されているが、アライメントマ
ーク部には配線は形成されていない。第２の層間絶縁膜
４により下地の表面が形成される。ここまでは、上記第
１の実施形態と同様である。
は、先ず、図８（ａ）に示すように、不図示のシリコン
基板上に素子等を形成した後、その上に第１の層間絶縁
膜１を形成し、下層配線としての第１配線２を形成す
る。第１配線２の下には該第１配線２と同一のパターン
のバリアメタル層３が形成されている。これらを覆うよ
うに、第２の層間絶縁膜４を成膜する。ウエハ上の回路
部には第１配線２が形成されているが、アライメントマ
ーク部には配線は形成されていない。第２の層間絶縁膜
４により下地の表面が形成される。ここまでは、上記第
１の実施形態と同様である。
【００５１】本実施形態では、図８（ａ）に示すよう
に、第２の層間絶縁膜４上に反応性スパッタリング法等
によりバリアメタル（ＴｉＮ）層６を全面に成膜する。
に、第２の層間絶縁膜４上に反応性スパッタリング法等
によりバリアメタル（ＴｉＮ）層６を全面に成膜する。
【００５２】その後、図８（ｂ）に示すように、フォト
レジストパターンを形成してウェットエッチングでバリ
アメタル層６を部分的に除去し更に第２の層間絶縁膜４
をドライエッチングにより部分的に除去することで、回
路部の第１配線２へのビアホールを形成する。その際、
同時に、アライメントマーク部分にも、所望の凹凸パタ
ーン（開口）を形成する。
レジストパターンを形成してウェットエッチングでバリ
アメタル層６を部分的に除去し更に第２の層間絶縁膜４
をドライエッチングにより部分的に除去することで、回
路部の第１配線２へのビアホールを形成する。その際、
同時に、アライメントマーク部分にも、所望の凹凸パタ
ーン（開口）を形成する。
【００５３】その後、図７に示すように、上層配線のた
めのＡｌの濡れ性を良くするためＴｉを成膜し、高温Ａ
ｌスパッタ法等によりＡｌ層８を成膜する。Ｔｉ膜はＡ
ｌ層８と反応してＴｉ−Ａｌ合金層９を形成する。
めのＡｌの濡れ性を良くするためＴｉを成膜し、高温Ａ
ｌスパッタ法等によりＡｌ層８を成膜する。Ｔｉ膜はＡ
ｌ層８と反応してＴｉ−Ａｌ合金層９を形成する。
【００５４】本実施形態でも、アライメントマーク部の
バリアメタル層を除去することで、アライメントマーク
部のＡｌ層８の表面状態の凹凸の程度を低減させ滑らか
にして、表面反射率を向上させ、容易且つ精度良くアラ
イメント及び位置ずれ量の測定を可能にする、という上
記第１の実施形態と同様の作用効果が得られる。
バリアメタル層を除去することで、アライメントマーク
部のＡｌ層８の表面状態の凹凸の程度を低減させ滑らか
にして、表面反射率を向上させ、容易且つ精度良くアラ
イメント及び位置ずれ量の測定を可能にする、という上
記第１の実施形態と同様の作用効果が得られる。
【００５５】加えて、本実施形態では、１回のフォトレ
ジスト成膜により、アライメントマーク部のバリアメタ
ル層の除去と該アライメントマーク部の開口パターン形
成とを行うことができるので、工程が簡略化されるとい
う利点がある。
ジスト成膜により、アライメントマーク部のバリアメタ
ル層の除去と該アライメントマーク部の開口パターン形
成とを行うことができるので、工程が簡略化されるとい
う利点がある。
【００５６】以上の説明では、バリアメタル層としてＴ
ｉＮ層に関して述べたが、バリアメタル層としては、そ
の他、Ｔｉ膜上にＴｉＮ膜を積層してなるＴｉＮ／Ｔｉ
層やＴｉＷ層、ＴｉＯＮ層、ＷＮ層、Ｔａ層、ＴａＮ層
などを用いることも可能である。
ｉＮ層に関して述べたが、バリアメタル層としては、そ
の他、Ｔｉ膜上にＴｉＮ膜を積層してなるＴｉＮ／Ｔｉ
層やＴｉＷ層、ＴｉＯＮ層、ＷＮ層、Ｔａ層、ＴａＮ層
などを用いることも可能である。
【００５７】また、以上の説明では、導電層としてＡｌ
層に関して述べたが、導電層としては、その他、ＡｌＳ
ｉ層、ＡｌＣｕ層、ＡｌＳｉＣｕ層などを用いることも
可能である。
層に関して述べたが、導電層としては、その他、ＡｌＳ
ｉ層、ＡｌＣｕ層、ＡｌＳｉＣｕ層などを用いることも
可能である。
【００５８】更に、以上の実施形態では、層間絶縁膜４
の表面上に導電層を形成する際に同時に該導電層により
回路部のビアホールを埋めている（即ち、配線パターン
と同一の材料でビアホールが埋められている）が、本発
明では、該回路部のビアホールを、配線パターンを形成
するのに用いる導電層とは別の材料からなる導電性充填
部材（プラグ：例えばタングステンなどからなる）を用
いて埋め、しかる後に上層配線パターン形成のためのバ
リアメタル層及び導電層を形成するようにしてもよい。
の表面上に導電層を形成する際に同時に該導電層により
回路部のビアホールを埋めている（即ち、配線パターン
と同一の材料でビアホールが埋められている）が、本発
明では、該回路部のビアホールを、配線パターンを形成
するのに用いる導電層とは別の材料からなる導電性充填
部材（プラグ：例えばタングステンなどからなる）を用
いて埋め、しかる後に上層配線パターン形成のためのバ
リアメタル層及び導電層を形成するようにしてもよい。
【００５９】また、高温Ａｌスパッタ法などの高温スパ
ッタ法は多段階高温Ａｌスパッタ法などの多段階高温ス
パッタ法であってもよい。
ッタ法は多段階高温Ａｌスパッタ法などの多段階高温ス
パッタ法であってもよい。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
回路部でのバリアメタル層上の導電層形成の際に行われ
るアライメントマーク部での導電層形成の際に該アライ
メントマーク部ではバリアメタル層を除去しておくこと
で、高温Ａｌスパッタ法等により形成されるＡｌ等の導
電層のアライメントマーク部での表面状態を改良し、回
路部でバリアメタル層及び導電層をパターニングして上
層配線パターンを形成したりする際のアライメントを容
易にし且つアライメント精度を向上させることができ
る。
回路部でのバリアメタル層上の導電層形成の際に行われ
るアライメントマーク部での導電層形成の際に該アライ
メントマーク部ではバリアメタル層を除去しておくこと
で、高温Ａｌスパッタ法等により形成されるＡｌ等の導
電層のアライメントマーク部での表面状態を改良し、回
路部でバリアメタル層及び導電層をパターニングして上
層配線パターンを形成したりする際のアライメントを容
易にし且つアライメント精度を向上させることができ
る。
【図１】本発明による半導体装置の第１の実施形態を示
す模式的部分断面図である。
す模式的部分断面図である。
【図２】本発明による半導体装置の第１の実施形態の製
造工程を示す模式的部分断面図である。
造工程を示す模式的部分断面図である。
【図３】本発明による半導体装置の第１の実施形態の製
造工程を示す模式的部分断面図である。
造工程を示す模式的部分断面図である。
【図４】本発明による半導体装置の第１の実施形態のア
ライメントマーク部の模式的部分断面図及び該マーク部
から得られる信号波形を示す図である。
ライメントマーク部の模式的部分断面図及び該マーク部
から得られる信号波形を示す図である。
【図５】本発明による半導体装置の第１の実施形態の位
置ずれ測定用マーク部の模式的部分断面図及び該マーク
部から得られる信号波形をを示す図である。
置ずれ測定用マーク部の模式的部分断面図及び該マーク
部から得られる信号波形をを示す図である。
【図６】本発明による半導体装置の第１の実施形態のＡ
ｌ層の表面反射率を他のＡｌ層のとの比較で示すグラフ
である。
ｌ層の表面反射率を他のＡｌ層のとの比較で示すグラフ
である。
【図７】本発明による半導体装置の第２の実施形態を示
す模式的部分断面図である。
す模式的部分断面図である。
【図８】本発明による半導体装置の第２の実施形態の製
造工程を示す模式的部分断面図である。
造工程を示す模式的部分断面図である。
【図９】従来の半導体装置の製造工程を示す模式的部分
断面図である。
断面図である。
【図１０】従来の半導体装置の製造工程を示す模式的部
分断面図である。
分断面図である。
【図１１】従来の半導体装置のアライメントマーク部の
模式的部分断面図及び該マーク部から得られる信号波形
を示す図である。
模式的部分断面図及び該マーク部から得られる信号波形
を示す図である。
【図１２】従来の半導体装置の位置ずれ測定用マーク部
の模式的部分断面図及び該マーク部から得られる信号波
形を示す図である。
の模式的部分断面図及び該マーク部から得られる信号波
形を示す図である。
【図１３】従来の半導体装置の製造工程を示す模式的部
分断面図である。
分断面図である。
１ 第１の層間絶縁膜 ２ 第１配線（下層配線） ３ バリアメタル層 ４ 第２の層間絶縁膜 ５ フォトレジストパターン ６ バリアメタル層 ７ フォトレジストパターン ８ Ａｌ層 ９ Ｔｉ−Ａｌ合金層 １０ フォトレジストパターン
Claims (11)
- 【請求項１】 下地の表面上にバリアメタル層によるバ
リアメタルパターンを介して導電層による導電パターン
が形成されている半導体装置において、 前記導電層は回路部における配線とアライメントマーク
部とを構成しており、 前記アライメントマーク部を除く領域では前記導電パタ
ーンと前記下地との間に前記バリアメタルパターンが介
在しており、 前記アライメントマーク部では前記下地の表面上に前記
バリアメタル層を介在させることなく前記導電層が形成
されている ことを特徴とする半導体装置。 - 【請求項２】 前記下地の表面は層間絶縁膜により構成
されていることを特徴とする、請求項１に記載の半導体
装置。 - 【請求項３】 前記アライメントマーク部において前記
下地の表面にはアライメントマークを構成する凹凸パタ
ーンが形成されており、該凹凸パターン上に前記導電層
が形成されていることを特徴とする、請求項１〜２のい
ずれかに記載の半導体装置。 - 【請求項４】 前記バリアメタル層はＴｉＮ層、ＴｉＮ
／Ｔｉ層、ＴｉＷ層、ＴｉＯＮ層、ＷＮ層、Ｔａ層また
はＴａＮ層であることを特徴とする、請求項１〜３のい
ずれかに記載の半導体装置。 - 【請求項５】 前記導電層はＡｌ層、ＡｌＳｉ層、Ａｌ
Ｃｕ層またはＡｌＳｉＣｕ層であることを特徴とする、
請求項１〜４のいずれかに記載の半導体装置。 - 【請求項６】 下地の表面上にバリアメタル層を介して
導電層を形成し、該導電層による導電パターンを形成す
ることで回路部の配線の少なくとも一部とアライメント
マーク部とを形成する半導体装置の製造方法であって、前記 下地の表面上にバリアメタル層を形成する工程と、前記バリアメタル層をパターニングして前記アライメン
トマーク部の前記バリアメタル層を除去する工程と、 前記回路部の前記バリアメタル層上に及び前記アライメ
ントマーク部の前記下地上に前記導電層を形成する工程
と、 前記回路部において前記導電層及び前記バリアメタル層
をパターニングする工程と、 を有することを特徴とする、半導体装置の製造方法。 - 【請求項７】 前記下地の表面は層間絶縁膜により構成
されていることを特徴とする、請求項６に記載の半導体
装置の製造方法。 - 【請求項８】 前記アライメントマーク部において前記
下地の表面にアライメントマークを構成する凹凸パター
ンを形成し、該凹凸パターン上に前記導電層を形成する
ことを特徴とする、請求項６〜７のいずれかに記載の半
導体装置の製造方法。 - 【請求項９】 前記バリアメタル層はＴｉＮ層、ＴｉＮ
／Ｔｉ層、ＴｉＷ層、ＴｉＯＮ層、ＷＮ層、Ｔａ層また
はＴａＮ層であることを特徴とする、請求項６〜８のい
ずれかに記載の半導体装置の製造方法。 - 【請求項１０】 前記導電層はＡｌ層、ＡｌＳｉ層、Ａ
ｌＣｕ層またはＡｌＳｉＣｕ層であることを特徴とす
る、請求項６〜９のいずれかに記載の半導体装置の製造
方法。 - 【請求項１１】 前記導電層を高温スパッタ法で形成す
ることを特徴とする、請求項１０に記載の半導体装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18077598A JP3196200B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置及びその製造方法 |
| GB9914942A GB2339072B (en) | 1998-06-26 | 1999-06-25 | Semiconductor device having an alignment mark and manufacturing method therefor |
| KR1019990024304A KR20000006483A (ko) | 1998-06-26 | 1999-06-25 | 얼라인먼트마크를갖는반도체소자및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18077598A JP3196200B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021880A JP2000021880A (ja) | 2000-01-21 |
| JP3196200B2 true JP3196200B2 (ja) | 2001-08-06 |
Family
ID=16089119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18077598A Expired - Fee Related JP3196200B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3196200B2 (ja) |
| KR (1) | KR20000006483A (ja) |
| GB (1) | GB2339072B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4623819B2 (ja) * | 2000-12-12 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR100493410B1 (ko) * | 2001-03-15 | 2005-06-07 | 주식회사 하이닉스반도체 | 얼라인먼트 마크 |
| JP5612830B2 (ja) | 2009-05-18 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260647A (ja) * | 1996-03-19 | 1997-10-03 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-06-26 JP JP18077598A patent/JP3196200B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-25 GB GB9914942A patent/GB2339072B/en not_active Expired - Fee Related
- 1999-06-25 KR KR1019990024304A patent/KR20000006483A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| GB9914942D0 (en) | 1999-08-25 |
| JP2000021880A (ja) | 2000-01-21 |
| GB2339072B (en) | 2001-04-04 |
| KR20000006483A (ko) | 2000-01-25 |
| GB2339072A (en) | 2000-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07245305A (ja) | 配線形成法 | |
| US5937326A (en) | Method for making semiconductor device having via hole | |
| JP3196200B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| JP2004140093A (ja) | ボンディングパッド及びその形成方法 | |
| JP4226658B2 (ja) | 半導体装置の製造方法 | |
| JPH09270465A (ja) | 半導体装置の製造方法 | |
| KR100568794B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP4717973B2 (ja) | 導体路の接触接続装置および接触接続方法 | |
| KR100275949B1 (ko) | 반도체장치의제조방법 | |
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| JPH06140518A (ja) | 半導体装置の製造方法 | |
| KR0146206B1 (ko) | 반도체 장치용 금속 배선 및 그 제조방법 | |
| JP2003257814A (ja) | 半導体装置のアライメントマーク形成方法 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| JPH09162280A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100714052B1 (ko) | 다마신 금속배선구조 및 그 제조방법 | |
| JPH09162290A (ja) | 半導体集積回路装置 | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| JPH0487336A (ja) | 半導体装置の配線形成方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |