JP3180435B2 - 液晶駆動ドライバic試験装置 - Google Patents
液晶駆動ドライバic試験装置Info
- Publication number
- JP3180435B2 JP3180435B2 JP11362592A JP11362592A JP3180435B2 JP 3180435 B2 JP3180435 B2 JP 3180435B2 JP 11362592 A JP11362592 A JP 11362592A JP 11362592 A JP11362592 A JP 11362592A JP 3180435 B2 JP3180435 B2 JP 3180435B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- test
- comparator
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【産業上の利用分野】この発明は、液晶駆動ドライバI
C試験装置に関し、特に基準電圧と試験されるべきIC
出力端子電圧との間の差電圧を高精度に検出することが
できると共に合否の判定を容易に実施することができ、
そして、試験開始から試験終了に至る試験時間の極く小
さい液晶駆動ドライバIC試験装置に関する。
C試験装置に関し、特に基準電圧と試験されるべきIC
出力端子電圧との間の差電圧を高精度に検出することが
できると共に合否の判定を容易に実施することができ、
そして、試験開始から試験終了に至る試験時間の極く小
さい液晶駆動ドライバIC試験装置に関する。
【0002】
【従来の技術】液晶駆動ドライバIC試験装置の従来例
を図1を参照して説明する。液晶駆動ドライバIC1は
比較的高圧の復数種の電圧例えば電圧V1 〜V4 の4種
を出力するものであり、出力端子TOUT の数は80ない
し160端子或はそれ以上の多数にのぼる。出力端子T
OUT の数は今後も増加する傾向にある。
を図1を参照して説明する。液晶駆動ドライバIC1は
比較的高圧の復数種の電圧例えば電圧V1 〜V4 の4種
を出力するものであり、出力端子TOUT の数は80ない
し160端子或はそれ以上の多数にのぼる。出力端子T
OUT の数は今後も増加する傾向にある。
【0003】そこで、図1に示される如く、液晶駆動ド
ライバIC1を試験する場合にDCパラメトリック試験
装置が従来採用されてきた。詳細な説明は省略するが、
このDCパラメトリック試験装置は電流発生、電圧測定
器及び電圧発生、電流測定器を採用して構成されたもの
である。図1において、入力される比較的高圧の試験電
圧V1 〜V4 の選択を試験電圧切り替えスイッチSV1〜
SV4により実施し、試験電圧切り替えスイッチSV1を介
して先ず第1に選択された電圧V1 が液晶駆動ドライバ
IC1に供給されてその結果である出力電圧VOUT 1 は
出力電圧制御CLKにより出力端子TOUT1〜出力端子T
OUT160に順次に現れる様に構成されている。出力端子T
OUT1〜出力端子TOUT160に順次に現れる出力電圧VOUT1
は出力電圧切り替えスイッチST1〜ST160を介して順次
にDCレベル測定器50に供給されて結果の判定が実施
される。ここで、出力電圧切り替えスイッチST1〜S
T160も出力電圧制御CLKに同期して制御されるもとと
する。次いで選択された電圧V2 が液晶駆動ドライバI
C1に供給されて、同様にその結果である出力電圧V
OUT2が出力端子TOUT 1 〜出力端子TOUT 160 に順次に
現れ、出力切り替えスイッチST1〜ST160を介して順次
にDCレベル測定器50に供給されて結果の判定が実施
される。以下、同様である。上述の如くに出力端子T
OUT1〜出力端子TOUT160に順次に現れる電圧を順次にD
Cレベル測定器50に供給して結果の判定が実施され、
試験が完了する。この試験時間はおよそ下記の通りとな
る。 測定時間=出力端子数×電圧値種類の数×出力端子当り
のDCレベル試験時間=160×4×10ms=6. 4
s
ライバIC1を試験する場合にDCパラメトリック試験
装置が従来採用されてきた。詳細な説明は省略するが、
このDCパラメトリック試験装置は電流発生、電圧測定
器及び電圧発生、電流測定器を採用して構成されたもの
である。図1において、入力される比較的高圧の試験電
圧V1 〜V4 の選択を試験電圧切り替えスイッチSV1〜
SV4により実施し、試験電圧切り替えスイッチSV1を介
して先ず第1に選択された電圧V1 が液晶駆動ドライバ
IC1に供給されてその結果である出力電圧VOUT 1 は
出力電圧制御CLKにより出力端子TOUT1〜出力端子T
OUT160に順次に現れる様に構成されている。出力端子T
OUT1〜出力端子TOUT160に順次に現れる出力電圧VOUT1
は出力電圧切り替えスイッチST1〜ST160を介して順次
にDCレベル測定器50に供給されて結果の判定が実施
される。ここで、出力電圧切り替えスイッチST1〜S
T160も出力電圧制御CLKに同期して制御されるもとと
する。次いで選択された電圧V2 が液晶駆動ドライバI
C1に供給されて、同様にその結果である出力電圧V
OUT2が出力端子TOUT 1 〜出力端子TOUT 160 に順次に
現れ、出力切り替えスイッチST1〜ST160を介して順次
にDCレベル測定器50に供給されて結果の判定が実施
される。以下、同様である。上述の如くに出力端子T
OUT1〜出力端子TOUT160に順次に現れる電圧を順次にD
Cレベル測定器50に供給して結果の判定が実施され、
試験が完了する。この試験時間はおよそ下記の通りとな
る。 測定時間=出力端子数×電圧値種類の数×出力端子当り
のDCレベル試験時間=160×4×10ms=6. 4
s
【0004】
【発明が解決しようとする課題】上述の通りのDCパラ
メトリック試験装置は電流発生、電圧測定器及び電圧発
生、電流測定器を採用して構成されたものであることに
起因して、比較的に高電圧により駆動されるICを試験
する場合、電圧レベルの試験を高精度及び高速に、容易
に実施することが困難であり、そして試験開始から試験
終了に至る測定時間は6. 4S というように大きいもの
であった。
メトリック試験装置は電流発生、電圧測定器及び電圧発
生、電流測定器を採用して構成されたものであることに
起因して、比較的に高電圧により駆動されるICを試験
する場合、電圧レベルの試験を高精度及び高速に、容易
に実施することが困難であり、そして試験開始から試験
終了に至る測定時間は6. 4S というように大きいもの
であった。
【0005】この発明は、上述の通りの問題を解消した
液晶駆動ドライバIC試験装置を提供するものである。
液晶駆動ドライバIC試験装置を提供するものである。
【0006】
【課題を解決するための手段】複数の試験電圧V1 〜V
4 の選択は試験電圧切り替えスイッチSV1〜SV4により
実施され、選択された試験電圧V1 が供給されてその結
果である出力電圧VOUT1はテストパターンに同期した出
力電圧制御CLKにより多数の出力端子TOUT1〜出力端
子TOUT160に順次に現れる様に構成される液晶駆動ドラ
イバIC1の多数の出力端子TOUT1〜出力端子TOUT160
のそれぞれに対応して差動比較器30を具備し、液晶駆
動ドライバIC1の出力端子TOUT は対応する差動比較
器30の非反転入力に接続しており、復数の基準電圧V
REF1(=V1 〜V4 )をテストパターンに同期した出力
電圧制御CLKに同期して発生する基準電圧回路20を
具備し、基準電圧回路20の出力端は差動比較器30そ
れぞれの反転入力に接続ており、差動比較器30の出力
はそれぞれの対応するデュアル・コンパレータ40の入
力に接続し、デュアル・コンパレータ40の出力はそれ
ぞれ合否判定器60に接続するものである液晶駆動ドラ
イバIC試験装置を構成し、そして請求項1に記載され
る液晶駆動ドライバIC試験装置において、差動比較器
30それぞれの反転入力および非反転入力にアッテネー
タ70或は70’を具備し、差動比較器30の出力とデ
ュアル・コンパレータ40の入力との間にそれぞれアッ
テネータによる減衰を補償する倍率増幅器80を具備す
る液晶駆動ドライバIC測定装置を構成した。
4 の選択は試験電圧切り替えスイッチSV1〜SV4により
実施され、選択された試験電圧V1 が供給されてその結
果である出力電圧VOUT1はテストパターンに同期した出
力電圧制御CLKにより多数の出力端子TOUT1〜出力端
子TOUT160に順次に現れる様に構成される液晶駆動ドラ
イバIC1の多数の出力端子TOUT1〜出力端子TOUT160
のそれぞれに対応して差動比較器30を具備し、液晶駆
動ドライバIC1の出力端子TOUT は対応する差動比較
器30の非反転入力に接続しており、復数の基準電圧V
REF1(=V1 〜V4 )をテストパターンに同期した出力
電圧制御CLKに同期して発生する基準電圧回路20を
具備し、基準電圧回路20の出力端は差動比較器30そ
れぞれの反転入力に接続ており、差動比較器30の出力
はそれぞれの対応するデュアル・コンパレータ40の入
力に接続し、デュアル・コンパレータ40の出力はそれ
ぞれ合否判定器60に接続するものである液晶駆動ドラ
イバIC試験装置を構成し、そして請求項1に記載され
る液晶駆動ドライバIC試験装置において、差動比較器
30それぞれの反転入力および非反転入力にアッテネー
タ70或は70’を具備し、差動比較器30の出力とデ
ュアル・コンパレータ40の入力との間にそれぞれアッ
テネータによる減衰を補償する倍率増幅器80を具備す
る液晶駆動ドライバIC測定装置を構成した。
【0007】
【実施例】この発明による液晶駆動ドライバIC試験装
置の実施例を図2を参照して説明する。この発明による
液晶駆動ドライバIC試験装置は試験されるべきIC1
の出力端子TOUT 1 〜出力端子TOUT160のそれぞれに対
応して差動比較器30を具備せしめる。試験されるべき
IC1の出力端子TOUT は対応する差動比較器30の非
反転入力に接続する。20は試験電圧V1 〜V4 が入力
される基準電圧回路であり、その出力端は差動比較器3
0の非反転入力に接続している。この出力電圧の印加に
同期して基準電圧VREF を差動比較器30の反転入力に
印加する。差動比較器30の出力はそれぞれに対応して
具備されたデュアル・コンパレータ40に供給される。
なお、デュアル・コンパレータ40の上下の基準電圧V
OLおよびVOHは一様に保持する。
置の実施例を図2を参照して説明する。この発明による
液晶駆動ドライバIC試験装置は試験されるべきIC1
の出力端子TOUT 1 〜出力端子TOUT160のそれぞれに対
応して差動比較器30を具備せしめる。試験されるべき
IC1の出力端子TOUT は対応する差動比較器30の非
反転入力に接続する。20は試験電圧V1 〜V4 が入力
される基準電圧回路であり、その出力端は差動比較器3
0の非反転入力に接続している。この出力電圧の印加に
同期して基準電圧VREF を差動比較器30の反転入力に
印加する。差動比較器30の出力はそれぞれに対応して
具備されたデュアル・コンパレータ40に供給される。
なお、デュアル・コンパレータ40の上下の基準電圧V
OLおよびVOHは一様に保持する。
【0008】ここで、この発明による液晶駆動ドライバ
IC試験装置も、図1に示される従来例と同様に、入力
される比較的高圧の試験電圧V1 〜V4 の選択を試験電
圧切り替えスイッチSV1〜SV4により実施し、試験電圧
切り替えスイッチSV1を介して先ず第1に選択された電
圧V1 が液晶駆動ドライバIC1に供給されてその結果
である出力電圧VOUT 1 は出力電圧制御CLKにより出
力端子TOUT1〜出力端子TOUT160に順次に現れる様に構
成されている。出力端子TOUT1〜出力端子TOUT160に順
次に現われる出力電圧VOUT 1 は差動比較器301 〜3
0160 の非反転入力に順次に供給される。これに対し
て、差動比較器301 〜30160 の反転入力には基準電
圧回路20の出力端からテストパターンに同期した出力
電圧制御CLKに同期して基準電圧VREF1(=V1 )が
供給される。ここで、差動比較器30の出力は、 VO1〜VO160=VOUT −VREF である。これらの差動比較器30の出力は順次にデュア
ル・コンパレータ40に供給され、これらの出力VO1〜
VO160は合否判定器60に順次に供給され、ここにおい
て合格条件を満足しないICには不合格判定がなされ
る。試験電圧V2 〜V4 が選択された場合も同様であ
る。
IC試験装置も、図1に示される従来例と同様に、入力
される比較的高圧の試験電圧V1 〜V4 の選択を試験電
圧切り替えスイッチSV1〜SV4により実施し、試験電圧
切り替えスイッチSV1を介して先ず第1に選択された電
圧V1 が液晶駆動ドライバIC1に供給されてその結果
である出力電圧VOUT 1 は出力電圧制御CLKにより出
力端子TOUT1〜出力端子TOUT160に順次に現れる様に構
成されている。出力端子TOUT1〜出力端子TOUT160に順
次に現われる出力電圧VOUT 1 は差動比較器301 〜3
0160 の非反転入力に順次に供給される。これに対し
て、差動比較器301 〜30160 の反転入力には基準電
圧回路20の出力端からテストパターンに同期した出力
電圧制御CLKに同期して基準電圧VREF1(=V1 )が
供給される。ここで、差動比較器30の出力は、 VO1〜VO160=VOUT −VREF である。これらの差動比較器30の出力は順次にデュア
ル・コンパレータ40に供給され、これらの出力VO1〜
VO160は合否判定器60に順次に供給され、ここにおい
て合格条件を満足しないICには不合格判定がなされ
る。試験電圧V2 〜V4 が選択された場合も同様であ
る。
【0009】デュアル・コンパレータ40の上下の電圧
レベルをVOLおよびVOHとすると、合格条件は、 VOL≦VO ≦VOH である。合否判定のタイミング・チャートは図3に示さ
れる通りである。図3に示される例において、基準電圧
VREF2の場合に鎖線により示されるVOUT2の出力の場合
は出力レベルは電圧レベルVOHを超え、不合格(フェイ
ル)と判定される。
レベルをVOLおよびVOHとすると、合格条件は、 VOL≦VO ≦VOH である。合否判定のタイミング・チャートは図3に示さ
れる通りである。図3に示される例において、基準電圧
VREF2の場合に鎖線により示されるVOUT2の出力の場合
は出力レベルは電圧レベルVOHを超え、不合格(フェイ
ル)と判定される。
【0010】次に、この発明の他の実施例を図4を参照
して説明する。図4において、差動比較器30の反転入
力端および非反転入力端には減衰量ATTのアッテネー
タ70或は70’を具備する。この様にすることにより
試験測定されるべきIC1から出力されるVOUT と基準
電圧VREF との間の差電圧は1/ATTに減衰せしめら
れる。この減衰を後段の倍率増幅器80により補償する
ことにより測定精度を向上することができる。減衰を更
に大きくし、これを後段の倍率増幅器80の倍率を更に
大きくして補償することにより差電圧の精度を更に向上
することができる。また、差動比較器30の出力をA倍
することにより差電圧の誤差を1/Aにすることができ
る。
して説明する。図4において、差動比較器30の反転入
力端および非反転入力端には減衰量ATTのアッテネー
タ70或は70’を具備する。この様にすることにより
試験測定されるべきIC1から出力されるVOUT と基準
電圧VREF との間の差電圧は1/ATTに減衰せしめら
れる。この減衰を後段の倍率増幅器80により補償する
ことにより測定精度を向上することができる。減衰を更
に大きくし、これを後段の倍率増幅器80の倍率を更に
大きくして補償することにより差電圧の精度を更に向上
することができる。また、差動比較器30の出力をA倍
することにより差電圧の誤差を1/Aにすることができ
る。
【0011】
【発明の効果】差動比較器30を採用することにより高
精度に基準電圧VREF と試験測定されるべきIC1の出
力端子電圧VOUT との間の差電圧を検出することができ
ると共に後段のデュアル・コンパレータ40により合否
の判定を容易に実施することができる。
精度に基準電圧VREF と試験測定されるべきIC1の出
力端子電圧VOUT との間の差電圧を検出することができ
ると共に後段のデュアル・コンパレータ40により合否
の判定を容易に実施することができる。
【0012】そして、図3の合否判定のタイミング・チ
ャートによると、測定開始から測定終了に至る測定時間
は4msである。従って、差動コンパレータ装置を採用
したこの発明の液晶駆動ドライバIC測定装置による試
験時間÷DCパラメトリック試験装置による試験時間=
4×10-3÷6. 4=1÷1600である。即ち、この
発明の差動コンパレータ装置による試験時間の短縮割合
は従来のDCパラメトリック試験装置による試験時間の
1/1600ということである。
ャートによると、測定開始から測定終了に至る測定時間
は4msである。従って、差動コンパレータ装置を採用
したこの発明の液晶駆動ドライバIC測定装置による試
験時間÷DCパラメトリック試験装置による試験時間=
4×10-3÷6. 4=1÷1600である。即ち、この
発明の差動コンパレータ装置による試験時間の短縮割合
は従来のDCパラメトリック試験装置による試験時間の
1/1600ということである。
【0013】また、差動比較器30の入力端にアッテネ
ータを具備してIC1から出力されるVOUT と基準電圧
VREF との間の差電圧を減衰せしめ、この減衰を後段の
倍率増幅器80により補償することにより差電圧の精度
を向上することができる。更に、差動比較器30の出力
をA倍することにより差電圧の誤差を1/Aにすること
ができる。
ータを具備してIC1から出力されるVOUT と基準電圧
VREF との間の差電圧を減衰せしめ、この減衰を後段の
倍率増幅器80により補償することにより差電圧の精度
を向上することができる。更に、差動比較器30の出力
をA倍することにより差電圧の誤差を1/Aにすること
ができる。
【図1】液晶駆動ドライバIC測定装置の従来例を説明
する図。
する図。
【図2】この発明の実施例を説明する図。
【図3】合否判定のタイミング・チャート。
【図4】この発明の他の実施例を説明する図。
SV 試験電圧切り替えスイッチ VOUT 出力電圧 CLK テストパターンに同期した出力電圧制御 TOUT 出力端子 VREF 基準電圧 1 液晶駆動ドライバIC 20 基準電圧回路 30 差動比較器 40 デュアル・コンパレータ 60 合否判定器 70 アッテネータ 70’アッテネータ 80 倍率増幅器
Claims (2)
- 【請求項1】 複数の試験電圧の選択は試験電圧切り替
えスイッチにより実施され、選択された試験電圧が供給
されてその結果である出力電圧は出力電圧制御CLKに
より複数の出力端子に順次に現れる様に構成される液晶
駆動ドライバICの多数の出力端子のそれぞれに対応し
て差動比較器を具備し、液晶駆動ドライバICの出力端
子は対応する差動比較器の非反転入力に接続しており、
復数の基準電圧を出力電圧制御CLKに同期して発生す
る基準電圧回路を具備し、基準電圧回路の出力端は差動
比較器それぞれの反転入力に接続ており、差動比較器の
出力はそれぞれの対応するデュアル・コンパレータの入
力に接続し、デュアル・コンパレータの出力はそれぞれ
合否判定器に接続するものであることを特徴とする液晶
駆動ドライバIC試験装置。 - 【請求項2】 請求項1に記載される液晶駆動ドライバ
IC試験装置において、差動比較器それぞれの反転入力
および非反転入力にアッテネータを具備し、差動比較器
の出力とデュアル・コンパレータの入力との間にそれぞ
れアッテネータによる減衰を補償する倍率増幅器を具備
すること特徴とする液晶駆動ドライバIC試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11362592A JP3180435B2 (ja) | 1992-05-06 | 1992-05-06 | 液晶駆動ドライバic試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11362592A JP3180435B2 (ja) | 1992-05-06 | 1992-05-06 | 液晶駆動ドライバic試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05312899A JPH05312899A (ja) | 1993-11-26 |
JP3180435B2 true JP3180435B2 (ja) | 2001-06-25 |
Family
ID=14616968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11362592A Expired - Fee Related JP3180435B2 (ja) | 1992-05-06 | 1992-05-06 | 液晶駆動ドライバic試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3180435B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102257718A (zh) * | 2008-12-18 | 2011-11-23 | Abb研究有限公司 | 变换器装置和用于控制变换器装置的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3983123B2 (ja) | 2002-07-11 | 2007-09-26 | シャープ株式会社 | 半導体検査装置及び半導体検査方法 |
US8704527B2 (en) | 2009-06-02 | 2014-04-22 | Advantest Corporation | Comparison judgment circuit |
-
1992
- 1992-05-06 JP JP11362592A patent/JP3180435B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102257718A (zh) * | 2008-12-18 | 2011-11-23 | Abb研究有限公司 | 变换器装置和用于控制变换器装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH05312899A (ja) | 1993-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019547B2 (en) | Pin driver for AC and DC semiconductor device testing | |
KR101045036B1 (ko) | Ic 테스터 | |
JP3180435B2 (ja) | 液晶駆動ドライバic試験装置 | |
KR100295702B1 (ko) | 반도체디바이스시험장치 | |
JPH0481675A (ja) | 半導体デバイステスト装置 | |
US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
JP2000065890A (ja) | Lsiテストシステム | |
US3602809A (en) | High speed function tester for integrated circuits | |
JPH11326441A (ja) | 半導体試験装置 | |
JP2012220238A (ja) | 半導体装置及びその検査方法 | |
JPH06213970A (ja) | Icテスト装置 | |
JPH0766031B2 (ja) | 検査装置 | |
JP3554767B2 (ja) | 半導体テスト装置 | |
JP4061533B2 (ja) | Icテスタ | |
JP3057847B2 (ja) | 半導体集積回路 | |
JPH05190637A (ja) | 半導体集積回路の試験方法 | |
JP3874164B2 (ja) | Icテスタ | |
JPH0465683A (ja) | コイル試験方法とその方法に用いる装置 | |
JPH102935A (ja) | Ic試験装置 | |
SU1238005A1 (ru) | Характериограф | |
JPH05346454A (ja) | Lsi試験装置 | |
JP2000078008A (ja) | 半導体集積回路の試験方法 | |
JP2002098738A (ja) | Icテスタ | |
JP2996989B2 (ja) | Icテスターのピン電流測定回路及びその基板 | |
JPH08313592A (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |