JP3180435B2 - 液晶駆動ドライバｉｃ試験装置 - Google Patents
液晶駆動ドライバｉｃ試験装置Info
- Publication number
- JP3180435B2 JP3180435B2 JP11362592A JP11362592A JP3180435B2 JP 3180435 B2 JP3180435 B2 JP 3180435B2 JP 11362592 A JP11362592 A JP 11362592A JP 11362592 A JP11362592 A JP 11362592A JP 3180435 B2 JP3180435 B2 JP 3180435B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- test
- comparator
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、液晶駆動ドライバＩ
Ｃ試験装置に関し、特に基準電圧と試験されるべきＩＣ
出力端子電圧との間の差電圧を高精度に検出することが
できると共に合否の判定を容易に実施することができ、
そして、試験開始から試験終了に至る試験時間の極く小
さい液晶駆動ドライバＩＣ試験装置に関する。
Ｃ試験装置に関し、特に基準電圧と試験されるべきＩＣ
出力端子電圧との間の差電圧を高精度に検出することが
できると共に合否の判定を容易に実施することができ、
そして、試験開始から試験終了に至る試験時間の極く小
さい液晶駆動ドライバＩＣ試験装置に関する。
【０００２】
【従来の技術】液晶駆動ドライバＩＣ試験装置の従来例
を図１を参照して説明する。液晶駆動ドライバＩＣ１は
比較的高圧の復数種の電圧例えば電圧Ｖ1 〜Ｖ4 の４種
を出力するものであり、出力端子ＴOUT の数は８０ない
し１６０端子或はそれ以上の多数にのぼる。出力端子Ｔ
OUT の数は今後も増加する傾向にある。
を図１を参照して説明する。液晶駆動ドライバＩＣ１は
比較的高圧の復数種の電圧例えば電圧Ｖ1 〜Ｖ4 の４種
を出力するものであり、出力端子ＴOUT の数は８０ない
し１６０端子或はそれ以上の多数にのぼる。出力端子Ｔ
OUT の数は今後も増加する傾向にある。
【０００３】そこで、図１に示される如く、液晶駆動ド
ライバＩＣ１を試験する場合にＤＣパラメトリック試験
装置が従来採用されてきた。詳細な説明は省略するが、
このＤＣパラメトリック試験装置は電流発生、電圧測定
器及び電圧発生、電流測定器を採用して構成されたもの
である。図１において、入力される比較的高圧の試験電
圧Ｖ1 〜Ｖ4 の選択を試験電圧切り替えスイッチＳV1〜
ＳV4により実施し、試験電圧切り替えスイッチＳV1を介
して先ず第１に選択された電圧Ｖ1 が液晶駆動ドライバ
ＩＣ１に供給されてその結果である出力電圧ＶOUT 1 は
出力電圧制御ＣＬＫにより出力端子ＴOUT1〜出力端子Ｔ
OUT160に順次に現れる様に構成されている。出力端子Ｔ
OUT1〜出力端子ＴOUT160に順次に現れる出力電圧ＶOUT1
は出力電圧切り替えスイッチＳT1〜ＳT160を介して順次
にＤＣレベル測定器５０に供給されて結果の判定が実施
される。ここで、出力電圧切り替えスイッチＳT1〜Ｓ
T160も出力電圧制御ＣＬＫに同期して制御されるもとと
する。次いで選択された電圧Ｖ2 が液晶駆動ドライバＩ
Ｃ１に供給されて、同様にその結果である出力電圧Ｖ
OUT2が出力端子ＴOUT 1 〜出力端子ＴOUT 160 に順次に
現れ、出力切り替えスイッチＳT1〜ＳT160を介して順次
にＤＣレベル測定器５０に供給されて結果の判定が実施
される。以下、同様である。上述の如くに出力端子Ｔ
OUT1〜出力端子ＴOUT160に順次に現れる電圧を順次にＤ
Ｃレベル測定器５０に供給して結果の判定が実施され、
試験が完了する。この試験時間はおよそ下記の通りとな
る。 測定時間＝出力端子数×電圧値種類の数×出力端子当り
のＤＣレベル試験時間＝１６０×４×１０ｍｓ＝６. ４
ｓ
ライバＩＣ１を試験する場合にＤＣパラメトリック試験
装置が従来採用されてきた。詳細な説明は省略するが、
このＤＣパラメトリック試験装置は電流発生、電圧測定
器及び電圧発生、電流測定器を採用して構成されたもの
である。図１において、入力される比較的高圧の試験電
圧Ｖ1 〜Ｖ4 の選択を試験電圧切り替えスイッチＳV1〜
ＳV4により実施し、試験電圧切り替えスイッチＳV1を介
して先ず第１に選択された電圧Ｖ1 が液晶駆動ドライバ
ＩＣ１に供給されてその結果である出力電圧ＶOUT 1 は
出力電圧制御ＣＬＫにより出力端子ＴOUT1〜出力端子Ｔ
OUT160に順次に現れる様に構成されている。出力端子Ｔ
OUT1〜出力端子ＴOUT160に順次に現れる出力電圧ＶOUT1
は出力電圧切り替えスイッチＳT1〜ＳT160を介して順次
にＤＣレベル測定器５０に供給されて結果の判定が実施
される。ここで、出力電圧切り替えスイッチＳT1〜Ｓ
T160も出力電圧制御ＣＬＫに同期して制御されるもとと
する。次いで選択された電圧Ｖ2 が液晶駆動ドライバＩ
Ｃ１に供給されて、同様にその結果である出力電圧Ｖ
OUT2が出力端子ＴOUT 1 〜出力端子ＴOUT 160 に順次に
現れ、出力切り替えスイッチＳT1〜ＳT160を介して順次
にＤＣレベル測定器５０に供給されて結果の判定が実施
される。以下、同様である。上述の如くに出力端子Ｔ
OUT1〜出力端子ＴOUT160に順次に現れる電圧を順次にＤ
Ｃレベル測定器５０に供給して結果の判定が実施され、
試験が完了する。この試験時間はおよそ下記の通りとな
る。 測定時間＝出力端子数×電圧値種類の数×出力端子当り
のＤＣレベル試験時間＝１６０×４×１０ｍｓ＝６. ４
ｓ
【０００４】
【発明が解決しようとする課題】上述の通りのＤＣパラ
メトリック試験装置は電流発生、電圧測定器及び電圧発
生、電流測定器を採用して構成されたものであることに
起因して、比較的に高電圧により駆動されるＩＣを試験
する場合、電圧レベルの試験を高精度及び高速に、容易
に実施することが困難であり、そして試験開始から試験
終了に至る測定時間は６. ４S というように大きいもの
であった。
メトリック試験装置は電流発生、電圧測定器及び電圧発
生、電流測定器を採用して構成されたものであることに
起因して、比較的に高電圧により駆動されるＩＣを試験
する場合、電圧レベルの試験を高精度及び高速に、容易
に実施することが困難であり、そして試験開始から試験
終了に至る測定時間は６. ４S というように大きいもの
であった。
【０００５】この発明は、上述の通りの問題を解消した
液晶駆動ドライバＩＣ試験装置を提供するものである。
液晶駆動ドライバＩＣ試験装置を提供するものである。
【０００６】
【課題を解決するための手段】複数の試験電圧Ｖ1 〜Ｖ
4 の選択は試験電圧切り替えスイッチＳV1〜ＳV4により
実施され、選択された試験電圧Ｖ1 が供給されてその結
果である出力電圧ＶOUT1はテストパターンに同期した出
力電圧制御ＣＬＫにより多数の出力端子ＴOUT1〜出力端
子ＴOUT160に順次に現れる様に構成される液晶駆動ドラ
イバＩＣ１の多数の出力端子ＴOUT1〜出力端子ＴOUT160
のそれぞれに対応して差動比較器３０を具備し、液晶駆
動ドライバＩＣ１の出力端子ＴOUT は対応する差動比較
器３０の非反転入力に接続しており、復数の基準電圧Ｖ
REF1（＝Ｖ1 〜Ｖ4 ）をテストパターンに同期した出力
電圧制御ＣＬＫに同期して発生する基準電圧回路２０を
具備し、基準電圧回路２０の出力端は差動比較器３０そ
れぞれの反転入力に接続ており、差動比較器３０の出力
はそれぞれの対応するデュアル・コンパレータ４０の入
力に接続し、デュアル・コンパレータ４０の出力はそれ
ぞれ合否判定器６０に接続するものである液晶駆動ドラ
イバＩＣ試験装置を構成し、そして請求項１に記載され
る液晶駆動ドライバＩＣ試験装置において、差動比較器
３０それぞれの反転入力および非反転入力にアッテネー
タ７０或は７０’を具備し、差動比較器３０の出力とデ
ュアル・コンパレータ４０の入力との間にそれぞれアッ
テネータによる減衰を補償する倍率増幅器８０を具備す
る液晶駆動ドライバＩＣ測定装置を構成した。
4 の選択は試験電圧切り替えスイッチＳV1〜ＳV4により
実施され、選択された試験電圧Ｖ1 が供給されてその結
果である出力電圧ＶOUT1はテストパターンに同期した出
力電圧制御ＣＬＫにより多数の出力端子ＴOUT1〜出力端
子ＴOUT160に順次に現れる様に構成される液晶駆動ドラ
イバＩＣ１の多数の出力端子ＴOUT1〜出力端子ＴOUT160
のそれぞれに対応して差動比較器３０を具備し、液晶駆
動ドライバＩＣ１の出力端子ＴOUT は対応する差動比較
器３０の非反転入力に接続しており、復数の基準電圧Ｖ
REF1（＝Ｖ1 〜Ｖ4 ）をテストパターンに同期した出力
電圧制御ＣＬＫに同期して発生する基準電圧回路２０を
具備し、基準電圧回路２０の出力端は差動比較器３０そ
れぞれの反転入力に接続ており、差動比較器３０の出力
はそれぞれの対応するデュアル・コンパレータ４０の入
力に接続し、デュアル・コンパレータ４０の出力はそれ
ぞれ合否判定器６０に接続するものである液晶駆動ドラ
イバＩＣ試験装置を構成し、そして請求項１に記載され
る液晶駆動ドライバＩＣ試験装置において、差動比較器
３０それぞれの反転入力および非反転入力にアッテネー
タ７０或は７０’を具備し、差動比較器３０の出力とデ
ュアル・コンパレータ４０の入力との間にそれぞれアッ
テネータによる減衰を補償する倍率増幅器８０を具備す
る液晶駆動ドライバＩＣ測定装置を構成した。
【０００７】
【実施例】この発明による液晶駆動ドライバＩＣ試験装
置の実施例を図２を参照して説明する。この発明による
液晶駆動ドライバＩＣ試験装置は試験されるべきＩＣ１
の出力端子ＴOUT 1 〜出力端子ＴOUT160のそれぞれに対
応して差動比較器３０を具備せしめる。試験されるべき
ＩＣ１の出力端子ＴOUT は対応する差動比較器３０の非
反転入力に接続する。２０は試験電圧Ｖ1 〜Ｖ4 が入力
される基準電圧回路であり、その出力端は差動比較器３
０の非反転入力に接続している。この出力電圧の印加に
同期して基準電圧ＶREF を差動比較器３０の反転入力に
印加する。差動比較器３０の出力はそれぞれに対応して
具備されたデュアル・コンパレータ４０に供給される。
なお、デュアル・コンパレータ４０の上下の基準電圧Ｖ
OLおよびＶOHは一様に保持する。
置の実施例を図２を参照して説明する。この発明による
液晶駆動ドライバＩＣ試験装置は試験されるべきＩＣ１
の出力端子ＴOUT 1 〜出力端子ＴOUT160のそれぞれに対
応して差動比較器３０を具備せしめる。試験されるべき
ＩＣ１の出力端子ＴOUT は対応する差動比較器３０の非
反転入力に接続する。２０は試験電圧Ｖ1 〜Ｖ4 が入力
される基準電圧回路であり、その出力端は差動比較器３
０の非反転入力に接続している。この出力電圧の印加に
同期して基準電圧ＶREF を差動比較器３０の反転入力に
印加する。差動比較器３０の出力はそれぞれに対応して
具備されたデュアル・コンパレータ４０に供給される。
なお、デュアル・コンパレータ４０の上下の基準電圧Ｖ
OLおよびＶOHは一様に保持する。
【０００８】ここで、この発明による液晶駆動ドライバ
ＩＣ試験装置も、図１に示される従来例と同様に、入力
される比較的高圧の試験電圧Ｖ1 〜Ｖ4 の選択を試験電
圧切り替えスイッチＳV1〜ＳV4により実施し、試験電圧
切り替えスイッチＳV1を介して先ず第１に選択された電
圧Ｖ1 が液晶駆動ドライバＩＣ１に供給されてその結果
である出力電圧ＶOUT 1 は出力電圧制御ＣＬＫにより出
力端子ＴOUT1〜出力端子ＴOUT160に順次に現れる様に構
成されている。出力端子ＴOUT1〜出力端子ＴOUT160に順
次に現われる出力電圧ＶOUT 1 は差動比較器３０1 〜３
０160 の非反転入力に順次に供給される。これに対し
て、差動比較器３０1 〜３０160 の反転入力には基準電
圧回路２０の出力端からテストパターンに同期した出力
電圧制御ＣＬＫに同期して基準電圧ＶREF1（＝Ｖ1 ）が
供給される。ここで、差動比較器３０の出力は、 ＶO1〜ＶO160＝ＶOUT −ＶREF である。これらの差動比較器３０の出力は順次にデュア
ル・コンパレータ４０に供給され、これらの出力ＶO1〜
ＶO160は合否判定器６０に順次に供給され、ここにおい
て合格条件を満足しないＩＣには不合格判定がなされ
る。試験電圧Ｖ2 〜Ｖ4 が選択された場合も同様であ
る。
ＩＣ試験装置も、図１に示される従来例と同様に、入力
される比較的高圧の試験電圧Ｖ1 〜Ｖ4 の選択を試験電
圧切り替えスイッチＳV1〜ＳV4により実施し、試験電圧
切り替えスイッチＳV1を介して先ず第１に選択された電
圧Ｖ1 が液晶駆動ドライバＩＣ１に供給されてその結果
である出力電圧ＶOUT 1 は出力電圧制御ＣＬＫにより出
力端子ＴOUT1〜出力端子ＴOUT160に順次に現れる様に構
成されている。出力端子ＴOUT1〜出力端子ＴOUT160に順
次に現われる出力電圧ＶOUT 1 は差動比較器３０1 〜３
０160 の非反転入力に順次に供給される。これに対し
て、差動比較器３０1 〜３０160 の反転入力には基準電
圧回路２０の出力端からテストパターンに同期した出力
電圧制御ＣＬＫに同期して基準電圧ＶREF1（＝Ｖ1 ）が
供給される。ここで、差動比較器３０の出力は、 ＶO1〜ＶO160＝ＶOUT −ＶREF である。これらの差動比較器３０の出力は順次にデュア
ル・コンパレータ４０に供給され、これらの出力ＶO1〜
ＶO160は合否判定器６０に順次に供給され、ここにおい
て合格条件を満足しないＩＣには不合格判定がなされ
る。試験電圧Ｖ2 〜Ｖ4 が選択された場合も同様であ
る。
【０００９】デュアル・コンパレータ４０の上下の電圧
レベルをＶOLおよびＶOHとすると、合格条件は、 ＶOL≦ＶO ≦ＶOH である。合否判定のタイミング・チャートは図３に示さ
れる通りである。図３に示される例において、基準電圧
ＶREF2の場合に鎖線により示されるＶOUT2の出力の場合
は出力レベルは電圧レベルＶOHを超え、不合格（フェイ
ル）と判定される。
レベルをＶOLおよびＶOHとすると、合格条件は、 ＶOL≦ＶO ≦ＶOH である。合否判定のタイミング・チャートは図３に示さ
れる通りである。図３に示される例において、基準電圧
ＶREF2の場合に鎖線により示されるＶOUT2の出力の場合
は出力レベルは電圧レベルＶOHを超え、不合格（フェイ
ル）と判定される。
【００１０】次に、この発明の他の実施例を図４を参照
して説明する。図４において、差動比較器３０の反転入
力端および非反転入力端には減衰量ＡＴＴのアッテネー
タ７０或は７０’を具備する。この様にすることにより
試験測定されるべきＩＣ１から出力されるＶOUT と基準
電圧ＶREF との間の差電圧は１／ＡＴＴに減衰せしめら
れる。この減衰を後段の倍率増幅器８０により補償する
ことにより測定精度を向上することができる。減衰を更
に大きくし、これを後段の倍率増幅器８０の倍率を更に
大きくして補償することにより差電圧の精度を更に向上
することができる。また、差動比較器３０の出力をＡ倍
することにより差電圧の誤差を１／Ａにすることができ
る。
して説明する。図４において、差動比較器３０の反転入
力端および非反転入力端には減衰量ＡＴＴのアッテネー
タ７０或は７０’を具備する。この様にすることにより
試験測定されるべきＩＣ１から出力されるＶOUT と基準
電圧ＶREF との間の差電圧は１／ＡＴＴに減衰せしめら
れる。この減衰を後段の倍率増幅器８０により補償する
ことにより測定精度を向上することができる。減衰を更
に大きくし、これを後段の倍率増幅器８０の倍率を更に
大きくして補償することにより差電圧の精度を更に向上
することができる。また、差動比較器３０の出力をＡ倍
することにより差電圧の誤差を１／Ａにすることができ
る。
【００１１】
【発明の効果】差動比較器３０を採用することにより高
精度に基準電圧ＶREF と試験測定されるべきＩＣ１の出
力端子電圧ＶOUT との間の差電圧を検出することができ
ると共に後段のデュアル・コンパレータ４０により合否
の判定を容易に実施することができる。
精度に基準電圧ＶREF と試験測定されるべきＩＣ１の出
力端子電圧ＶOUT との間の差電圧を検出することができ
ると共に後段のデュアル・コンパレータ４０により合否
の判定を容易に実施することができる。
【００１２】そして、図３の合否判定のタイミング・チ
ャートによると、測定開始から測定終了に至る測定時間
は４ｍｓである。従って、差動コンパレータ装置を採用
したこの発明の液晶駆動ドライバＩＣ測定装置による試
験時間÷ＤＣパラメトリック試験装置による試験時間＝
４×１０-3÷６. ４＝１÷１６００である。即ち、この
発明の差動コンパレータ装置による試験時間の短縮割合
は従来のＤＣパラメトリック試験装置による試験時間の
１／１６００ということである。
ャートによると、測定開始から測定終了に至る測定時間
は４ｍｓである。従って、差動コンパレータ装置を採用
したこの発明の液晶駆動ドライバＩＣ測定装置による試
験時間÷ＤＣパラメトリック試験装置による試験時間＝
４×１０-3÷６. ４＝１÷１６００である。即ち、この
発明の差動コンパレータ装置による試験時間の短縮割合
は従来のＤＣパラメトリック試験装置による試験時間の
１／１６００ということである。
【００１３】また、差動比較器３０の入力端にアッテネ
ータを具備してＩＣ１から出力されるＶOUT と基準電圧
ＶREF との間の差電圧を減衰せしめ、この減衰を後段の
倍率増幅器８０により補償することにより差電圧の精度
を向上することができる。更に、差動比較器３０の出力
をＡ倍することにより差電圧の誤差を１／Ａにすること
ができる。
ータを具備してＩＣ１から出力されるＶOUT と基準電圧
ＶREF との間の差電圧を減衰せしめ、この減衰を後段の
倍率増幅器８０により補償することにより差電圧の精度
を向上することができる。更に、差動比較器３０の出力
をＡ倍することにより差電圧の誤差を１／Ａにすること
ができる。
【図１】液晶駆動ドライバＩＣ測定装置の従来例を説明
する図。
する図。
【図２】この発明の実施例を説明する図。
【図３】合否判定のタイミング・チャート。
【図４】この発明の他の実施例を説明する図。
ＳV 試験電圧切り替えスイッチ ＶOUT 出力電圧 ＣＬＫ テストパターンに同期した出力電圧制御 ＴOUT 出力端子 ＶREF 基準電圧 １ 液晶駆動ドライバＩＣ ２０ 基準電圧回路 ３０ 差動比較器 ４０ デュアル・コンパレータ ６０ 合否判定器 ７０ アッテネータ ７０’アッテネータ ８０ 倍率増幅器
Claims (2)
- 【請求項１】 複数の試験電圧の選択は試験電圧切り替
えスイッチにより実施され、選択された試験電圧が供給
されてその結果である出力電圧は出力電圧制御ＣＬＫに
より複数の出力端子に順次に現れる様に構成される液晶
駆動ドライバＩＣの多数の出力端子のそれぞれに対応し
て差動比較器を具備し、液晶駆動ドライバＩＣの出力端
子は対応する差動比較器の非反転入力に接続しており、
復数の基準電圧を出力電圧制御ＣＬＫに同期して発生す
る基準電圧回路を具備し、基準電圧回路の出力端は差動
比較器それぞれの反転入力に接続ており、差動比較器の
出力はそれぞれの対応するデュアル・コンパレータの入
力に接続し、デュアル・コンパレータの出力はそれぞれ
合否判定器に接続するものであることを特徴とする液晶
駆動ドライバＩＣ試験装置。 - 【請求項２】 請求項１に記載される液晶駆動ドライバ
ＩＣ試験装置において、差動比較器それぞれの反転入力
および非反転入力にアッテネータを具備し、差動比較器
の出力とデュアル・コンパレータの入力との間にそれぞ
れアッテネータによる減衰を補償する倍率増幅器を具備
すること特徴とする液晶駆動ドライバＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11362592A JP3180435B2 (ja) | 1992-05-06 | 1992-05-06 | 液晶駆動ドライバｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11362592A JP3180435B2 (ja) | 1992-05-06 | 1992-05-06 | 液晶駆動ドライバｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05312899A JPH05312899A (ja) | 1993-11-26 |
| JP3180435B2 true JP3180435B2 (ja) | 2001-06-25 |
Family
ID=14616968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11362592A Expired - Fee Related JP3180435B2 (ja) | 1992-05-06 | 1992-05-06 | 液晶駆動ドライバｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180435B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102257718A (zh) * | 2008-12-18 | 2011-11-23 | Abb研究有限公司 | 变换器装置和用于控制变换器装置的方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3983123B2 (ja) | 2002-07-11 | 2007-09-26 | シャープ株式会社 | 半導体検査装置及び半導体検査方法 |
| US8704527B2 (en) | 2009-06-02 | 2014-04-22 | Advantest Corporation | Comparison judgment circuit |
-
1992
- 1992-05-06 JP JP11362592A patent/JP3180435B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102257718A (zh) * | 2008-12-18 | 2011-11-23 | Abb研究有限公司 | 变换器装置和用于控制变换器装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05312899A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019547B2 (en) | Pin driver for AC and DC semiconductor device testing | |
| KR101045036B1 (ko) | Ｉｃ 테스터 | |
| JP3180435B2 (ja) | 液晶駆動ドライバｉｃ試験装置 | |
| KR100295702B1 (ko) | 반도체디바이스시험장치 | |
| JPH0481675A (ja) | 半導体デバイステスト装置 | |
| US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| US3602809A (en) | High speed function tester for integrated circuits | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP2012220238A (ja) | 半導体装置及びその検査方法 | |
| JPH06213970A (ja) | Ｉｃテスト装置 | |
| JPH0766031B2 (ja) | 検査装置 | |
| JP3554767B2 (ja) | 半導体テスト装置 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP3874164B2 (ja) | Ｉｃテスタ | |
| JPH0465683A (ja) | コイル試験方法とその方法に用いる装置 | |
| JPH102935A (ja) | Ｉｃ試験装置 | |
| SU1238005A1 (ru) | Характериограф | |
| JPH05346454A (ja) | Ｌｓｉ試験装置 | |
| JP2000078008A (ja) | 半導体集積回路の試験方法 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH08313592A (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |