JP2845178B2 - 逓倍回路 - Google Patents
逓倍回路Info
- Publication number
- JP2845178B2 JP2845178B2 JP7228571A JP22857195A JP2845178B2 JP 2845178 B2 JP2845178 B2 JP 2845178B2 JP 7228571 A JP7228571 A JP 7228571A JP 22857195 A JP22857195 A JP 22857195A JP 2845178 B2 JP2845178 B2 JP 2845178B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- differential
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0047—Offset of DC voltage or frequency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は乗算器を使用した逓
倍回路に関し、特に各回路部をＬＳＩなどのようにモノ
リシックに形成する場合に有効な集積回路に関する。
倍回路に関し、特に各回路部をＬＳＩなどのようにモノ
リシックに形成する場合に有効な集積回路に関する。
【０００２】
【従来の技術】従来の乗算器を使用した逓倍回路の一例
を図８および図９を参照して説明する。図８は従来の逓
倍回路ブロック図であり、入力信号ＶＩ’を逓倍する動
作について説明する。入力信号ＶＩ’は差動出力アンプ
回路２に入力され、増幅され、かつ差動信号に変換さ
れ、入力信号ＶＩ’の正転側信号ＶＩ’＋と反転側信号
ＶＩ’−として出力される。これらの差動信号ＶＩ’＋
とＶＩ’−は、ギルバート形掛算器からなる乗算器３に
入力され、この乗算器３からは、入力信号ＶＩ’の２逓
倍信号が正転側信号ＶＯ’＋，ＶＯ’−として差動出力
される。
を図８および図９を参照して説明する。図８は従来の逓
倍回路ブロック図であり、入力信号ＶＩ’を逓倍する動
作について説明する。入力信号ＶＩ’は差動出力アンプ
回路２に入力され、増幅され、かつ差動信号に変換さ
れ、入力信号ＶＩ’の正転側信号ＶＩ’＋と反転側信号
ＶＩ’−として出力される。これらの差動信号ＶＩ’＋
とＶＩ’−は、ギルバート形掛算器からなる乗算器３に
入力され、この乗算器３からは、入力信号ＶＩ’の２逓
倍信号が正転側信号ＶＯ’＋，ＶＯ’−として差動出力
される。
【０００３】例えば、入力信号ＶＩ’を、 ＶＩ’＝Ｅｓｉｎ（ωｔ） …（１） とすると、差動出力信号の正転側ＶＯ’＋と反転側Ｖ
Ｏ’−はそれぞれ次のようになる。ただし、Ｅは振幅、
ωは角周波数、ｔは時間である。以下、同じ。 ＶＯ’＋＝Ｅ・ｓｉｎ（ωｔ）×Ｅ。ｓｉｎ（ωｔ） ＝−Ｅ2 ／２・ｃｏｓ（２ωｔ）＋Ｅ2 ／２ …（２） ＶＯ’−＝−Ｅ・ｓｉｎ（ωｔ）×Ｅ・ｓｉｎ（ωｔ） ＝＋Ｅ2 ／２・ｃｏｓ（２ωｔ）−Ｅ2 ／２ …（３） 式（２），（３）より乗算器３の差動出力信号は、入力
信号ＶＩ’の２逓倍信号となる。
Ｏ’−はそれぞれ次のようになる。ただし、Ｅは振幅、
ωは角周波数、ｔは時間である。以下、同じ。 ＶＯ’＋＝Ｅ・ｓｉｎ（ωｔ）×Ｅ。ｓｉｎ（ωｔ） ＝−Ｅ2 ／２・ｃｏｓ（２ωｔ）＋Ｅ2 ／２ …（２） ＶＯ’−＝−Ｅ・ｓｉｎ（ωｔ）×Ｅ・ｓｉｎ（ωｔ） ＝＋Ｅ2 ／２・ｃｏｓ（２ωｔ）−Ｅ2 ／２ …（３） 式（２），（３）より乗算器３の差動出力信号は、入力
信号ＶＩ’の２逓倍信号となる。
【０００４】
【発明が解決しようとする課題】この従来の乗算器を使
用した逓倍回路では、差動出力信号は、式（２），
（３）に示すように直流オフセット値がそれぞれ、＋Ｅ
2 ／２（ｖ）， −Ｅ2 ／２（ｖ）と異なるので、差動
出力信号の正転側ＶＯ’＋と反転側ＶＯ’−の信号は、
図９のような波形となる。ＬＳＩなどで集積化する場合
では、接続の整合を考えると、容量結合と、入力バイア
ス回路が必要となり、消費電流が増加し、回路規模が大
きくなるという問題点があった。
用した逓倍回路では、差動出力信号は、式（２），
（３）に示すように直流オフセット値がそれぞれ、＋Ｅ
2 ／２（ｖ）， −Ｅ2 ／２（ｖ）と異なるので、差動
出力信号の正転側ＶＯ’＋と反転側ＶＯ’−の信号は、
図９のような波形となる。ＬＳＩなどで集積化する場合
では、接続の整合を考えると、容量結合と、入力バイア
ス回路が必要となり、消費電流が増加し、回路規模が大
きくなるという問題点があった。
【０００５】すなわち、入力信号ＶＩを乗算器で乗算す
ると、乗算器の差動出力信号の正転側ＶＯ’＋と反転側
ＶＯ’−は、以下の式となるからである。 ＶＯ’＋＝−Ｅ2 ／２・ｃｏｓ（２ωｔ）＋Ｅ2 ／２ …（４） ＶＯ’−＝＋Ｅ2 ／２・ｃｏｓ（２ωｔ）−Ｅ2 ／２ …（５） このため、正転側ＶＯ’＋と反転側ＶＯ’−の直流オフ
セット値が異なり、容量結合と、入力バイアス回路が必
要となり消費電流が増加することになる。本発明の目的
は、正転側出力と反転側出力の直流オフセット値を等し
くし、容量結合や入力バイアス回路を不要とし、回路規
模を縮小し、かつ消費電力を低減することが可能な逓倍
回路を提供することにある。
ると、乗算器の差動出力信号の正転側ＶＯ’＋と反転側
ＶＯ’−は、以下の式となるからである。 ＶＯ’＋＝−Ｅ2 ／２・ｃｏｓ（２ωｔ）＋Ｅ2 ／２ …（４） ＶＯ’−＝＋Ｅ2 ／２・ｃｏｓ（２ωｔ）−Ｅ2 ／２ …（５） このため、正転側ＶＯ’＋と反転側ＶＯ’−の直流オフ
セット値が異なり、容量結合と、入力バイアス回路が必
要となり消費電流が増加することになる。本発明の目的
は、正転側出力と反転側出力の直流オフセット値を等し
くし、容量結合や入力バイアス回路を不要とし、回路規
模を縮小し、かつ消費電力を低減することが可能な逓倍
回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明の逓倍回路は、入
力信号を増幅し、かつ差動信号を出力する差動出力アン
プ回路と、前記差動出力信号の正転側と反転側とをそれ
ぞれ位相が９０°の信号に変換する２つの９０°位相差
信号出力回路と、前記２つの９０°位相差信号出力回路
より出力される信号を乗算する乗算器を備えている。
力信号を増幅し、かつ差動信号を出力する差動出力アン
プ回路と、前記差動出力信号の正転側と反転側とをそれ
ぞれ位相が９０°の信号に変換する２つの９０°位相差
信号出力回路と、前記２つの９０°位相差信号出力回路
より出力される信号を乗算する乗算器を備えている。
【０００７】ここで、前記９０°位相差信号出力回路
は、入力信号の入力端と２つの位相差信号の出力端のそ
れぞれの間に接続された積分回路および微分回路とで構
成される。前記積分回路及び微分回路はそれぞれ抵抗と
容量とで構成され、各抵抗と容量との値を等しく設定す
る。また、前記乗算器はギルバート形掛算器で構成され
る。
は、入力信号の入力端と２つの位相差信号の出力端のそ
れぞれの間に接続された積分回路および微分回路とで構
成される。前記積分回路及び微分回路はそれぞれ抵抗と
容量とで構成され、各抵抗と容量との値を等しく設定す
る。また、前記乗算器はギルバート形掛算器で構成され
る。
【０００８】
【発明の実施の形態】次に本発明の実施形態について図
面を参照して説明する。図１は本発明の第１実施形態の
ブロック図であり、９０°位相差信号出力回路１と、そ
の出力の９０°位相が異なる信号の差動出力をとる差動
出力アンプ回路２Ａ，２Ｂと、ギルバート形掛算器３と
で構成される。入力信号ＶＩは、９０°位相差信号出力
回路１で位相差が９０°で同一振幅の信号Ｖ00とＶ90に
変換され、それぞれの信号は、差動出力アンプ回路２
Ａ，２Ｂに入力される。信号Ｖ00は差動信号Ｖ000 とＶ
180 に変換され、信号Ｖ90は差動信号Ｖ090 とＶ270 に
変換される。そして、各信号は乗算器３の２つの差動入
力端子に位相差が９０°の２つの差動信号としてそれぞ
れ入力され、その結果乗算器３の差動出力端子に、入力
信号ＶＩの２逓倍信号として正転側信号ＶＯ＋と反転側
信号ＶＯ−を差動出力する。
面を参照して説明する。図１は本発明の第１実施形態の
ブロック図であり、９０°位相差信号出力回路１と、そ
の出力の９０°位相が異なる信号の差動出力をとる差動
出力アンプ回路２Ａ，２Ｂと、ギルバート形掛算器３と
で構成される。入力信号ＶＩは、９０°位相差信号出力
回路１で位相差が９０°で同一振幅の信号Ｖ00とＶ90に
変換され、それぞれの信号は、差動出力アンプ回路２
Ａ，２Ｂに入力される。信号Ｖ00は差動信号Ｖ000 とＶ
180 に変換され、信号Ｖ90は差動信号Ｖ090 とＶ270 に
変換される。そして、各信号は乗算器３の２つの差動入
力端子に位相差が９０°の２つの差動信号としてそれぞ
れ入力され、その結果乗算器３の差動出力端子に、入力
信号ＶＩの２逓倍信号として正転側信号ＶＯ＋と反転側
信号ＶＯ−を差動出力する。
【０００９】これを式で表すと以下のようになる。９０
°位相差信号出力回路１より出力される信号Ｖ00を、 Ｖ00＝Ａ・ｓｉｎ（ωｔ） …（６） と表す。ここで、Ａは振幅、ωは角周波数、ｔは時間で
ある。すると、９０°位相差の信号Ｖ90は次のようにな
る。 Ｖ90＝Ａ・ｓｉｎ（ωｔ＋π／２） …（７）
°位相差信号出力回路１より出力される信号Ｖ00を、 Ｖ00＝Ａ・ｓｉｎ（ωｔ） …（６） と表す。ここで、Ａは振幅、ωは角周波数、ｔは時間で
ある。すると、９０°位相差の信号Ｖ90は次のようにな
る。 Ｖ90＝Ａ・ｓｉｎ（ωｔ＋π／２） …（７）
【００１０】式（６），（７）の信号Ｖ00と信号Ｖ90は
差動出力アンプ回路２Ａ，２Ｂによりそれぞれ差動信号
となり、乗算器３に入力することにより乗算器３は、入
力信号ＶＩの２逓倍信号を出力し、乗算器３の差動出力
信号の正転側ＶＯ＋と反転側ＶＯ−は以下となる。 ＶＯ＋＝Ａ・ｓｉｎ（ωｔ）×Ａ・ｓｉｎ（ωｔ＋π／２） ＝Ａ2 ／２・ｓｉｎ（２ωｔ） …（８） ＶＯ−＝−Ａ・ｓｉｎ（ωｔ）×Ａ・ｓｉｎ（ωｔ＋π／２） ＝−Ａ2 ／２・ｓｉｎ（２ωｔ） …（９）
差動出力アンプ回路２Ａ，２Ｂによりそれぞれ差動信号
となり、乗算器３に入力することにより乗算器３は、入
力信号ＶＩの２逓倍信号を出力し、乗算器３の差動出力
信号の正転側ＶＯ＋と反転側ＶＯ−は以下となる。 ＶＯ＋＝Ａ・ｓｉｎ（ωｔ）×Ａ・ｓｉｎ（ωｔ＋π／２） ＝Ａ2 ／２・ｓｉｎ（２ωｔ） …（８） ＶＯ−＝−Ａ・ｓｉｎ（ωｔ）×Ａ・ｓｉｎ（ωｔ＋π／２） ＝−Ａ2 ／２・ｓｉｎ（２ωｔ） …（９）
【００１１】上式（８），（９）より、差動出力信号の
正転側ＶＯ＋と反転側ＶＯ−の直流オフセット値は図２
に示すように同一となる。したがって、差動出力信号の
正転側ＶＯ＋と反転側ＶＯ＋の直流オフセット値は同一
となる。又、ＬＳＩなどで集積化する場合では、次段の
容量結合と、入力バイアス回路が不用となり、低消費電
流で回路規模を小さくできる。
正転側ＶＯ＋と反転側ＶＯ−の直流オフセット値は図２
に示すように同一となる。したがって、差動出力信号の
正転側ＶＯ＋と反転側ＶＯ＋の直流オフセット値は同一
となる。又、ＬＳＩなどで集積化する場合では、次段の
容量結合と、入力バイアス回路が不用となり、低消費電
流で回路規模を小さくできる。
【００１２】ここで、前記９０°位相差信号出力回路１
を説明する。図３は９０°位相差信号出力回路の一例の
回路図である。この回路は、入力信号ＶＩの入力端に対
して、抵抗Ｒ１と容量Ｃ２を並列接続し、それぞれを出
力信号Ｖ00とＶ90の出力端として構成する。また、抵抗
Ｒ１の出力端と接地との間に容量Ｃ１を接続し、容量Ｃ
２の出力端と接地との間に抵抗Ｒ２を接続した構成であ
る。すなわち、抵抗Ｒ１と容量Ｃ１とで構成される積分
器と、容量Ｃ２と抵抗Ｒ２とで構成される微分器とを並
列接続した構成とされるものである。
を説明する。図３は９０°位相差信号出力回路の一例の
回路図である。この回路は、入力信号ＶＩの入力端に対
して、抵抗Ｒ１と容量Ｃ２を並列接続し、それぞれを出
力信号Ｖ00とＶ90の出力端として構成する。また、抵抗
Ｒ１の出力端と接地との間に容量Ｃ１を接続し、容量Ｃ
２の出力端と接地との間に抵抗Ｒ２を接続した構成であ
る。すなわち、抵抗Ｒ１と容量Ｃ１とで構成される積分
器と、容量Ｃ２と抵抗Ｒ２とで構成される微分器とを並
列接続した構成とされるものである。
【００１３】そして、抵抗Ｒ１，Ｒ２と容量Ｃ１，Ｃ２
の値はここでは等しく設定し、インピ─ダンスが同一と
なる、 Ｒ＝１／２πｆｃ（ｆ；入力周波数） により計算される。これにより、図４に示すように、信
号Ｖ00と信号Ｖ90は位相差が９０°で同一振幅となる。
の値はここでは等しく設定し、インピ─ダンスが同一と
なる、 Ｒ＝１／２πｆｃ（ｆ；入力周波数） により計算される。これにより、図４に示すように、信
号Ｖ00と信号Ｖ90は位相差が９０°で同一振幅となる。
【００１４】なお、抵抗Ｒ１，Ｒ２と容量Ｃ１，Ｃ２の
絶対値にばらつきが生じた場合は、９０°位相差信号出
力回路１より出力される信号Ｖ00と信号Ｖ90の振幅値が
異なる状態となるが、抵抗及び容量をＬＳＩ内部で形成
した場合は、素子の相対誤差は小さいので、９０°の位
相差を保つことができる。
絶対値にばらつきが生じた場合は、９０°位相差信号出
力回路１より出力される信号Ｖ00と信号Ｖ90の振幅値が
異なる状態となるが、抵抗及び容量をＬＳＩ内部で形成
した場合は、素子の相対誤差は小さいので、９０°の位
相差を保つことができる。
【００１５】また、仮に９０°位相差信号出力回路１よ
り出力される信号Ｖ00とＶ90の振幅値が異なる状態が生
じ、その結果乗算器３に入力される信号Ｖ000 ，Ｖ180
とＶ090 ，Ｖ270 がそれぞれ位相差が９０°で振幅が異
なる差動信号となった場合には、乗算器３の差動出力信
号の正転側ＶＯ＋と反転側ＶＯ−は以下のようになる。 ＶＯ＋＝Ａ・ｓｉｎ（ωｔ）×Ｂ・ｓｉｎ（ωｔ＋π／２） ＝Ａ・Ｂ／２〔ｃｏｓ（−π／２）−ｃｏｓ（２ωｔ＋π／２）〕 ＝Ａ・Ｂ／２・ｓｉｎ（２ωｔ） …（１０） ＶＯ−＝−Ａ・ｓｉｎ（ωｔ）×Ｂ・ｓｉｎ（ωｔ＋π／２） ＝−Ａ・Ｂ／２・ｓｉｎ（２ωｔ） …（１１） ここで、Ａ，Ｂは振幅、ωは角周波数、ｔは時間であ
る。
り出力される信号Ｖ00とＶ90の振幅値が異なる状態が生
じ、その結果乗算器３に入力される信号Ｖ000 ，Ｖ180
とＶ090 ，Ｖ270 がそれぞれ位相差が９０°で振幅が異
なる差動信号となった場合には、乗算器３の差動出力信
号の正転側ＶＯ＋と反転側ＶＯ−は以下のようになる。 ＶＯ＋＝Ａ・ｓｉｎ（ωｔ）×Ｂ・ｓｉｎ（ωｔ＋π／２） ＝Ａ・Ｂ／２〔ｃｏｓ（−π／２）−ｃｏｓ（２ωｔ＋π／２）〕 ＝Ａ・Ｂ／２・ｓｉｎ（２ωｔ） …（１０） ＶＯ−＝−Ａ・ｓｉｎ（ωｔ）×Ｂ・ｓｉｎ（ωｔ＋π／２） ＝−Ａ・Ｂ／２・ｓｉｎ（２ωｔ） …（１１） ここで、Ａ，Ｂは振幅、ωは角周波数、ｔは時間であ
る。
【００１６】式（１０），（１１）により差動出力信号
の正転側ＶＯ＋と反転側ＶＯ−の直流オフセット値は、
抵抗Ｒ１，Ｒ２と容量Ｃ１，Ｃ２の値がばらついた場合
でも同一となる結果をもたらすことが判る。
の正転側ＶＯ＋と反転側ＶＯ−の直流オフセット値は、
抵抗Ｒ１，Ｒ２と容量Ｃ１，Ｃ２の値がばらついた場合
でも同一となる結果をもたらすことが判る。
【００１７】図５は、差動出力アンプ回路の一例を示す
回路であり、一般的に知られているように対をなすトラ
ンジスタＱ１，Ｑ２で差動増幅回路を構成したものであ
り、入力信号ＶＩ１を一方のトランジスタのベースに入
力すると、トランジスタのコレクタより入力信号ＶＩ１
の反転側出力ＶＯ１−を、他方のトランジスタのコレク
タより、入力信号ＶＩ１の正転側出力ＶＯ１＋を出力す
る。
回路であり、一般的に知られているように対をなすトラ
ンジスタＱ１，Ｑ２で差動増幅回路を構成したものであ
り、入力信号ＶＩ１を一方のトランジスタのベースに入
力すると、トランジスタのコレクタより入力信号ＶＩ１
の反転側出力ＶＯ１−を、他方のトランジスタのコレク
タより、入力信号ＶＩ１の正転側出力ＶＯ１＋を出力す
る。
【００１８】また、図６は一般に知られているギルバ─
ト形掛算器の一例を示す回路であり、トランジスタＱ３
〜Ｑ８を主体にした一対の差動増幅回路で構成され、差
動入力信号を差動入力端子ＶＩ10，ＶＩ11及び差動入力
端子ＶＩ12，ＶＩ13に入力すると、差動出力端子ＶＯ1
0，ＶＯ11より、２つの差動入力信号の乗算信号を差動
出力する。
ト形掛算器の一例を示す回路であり、トランジスタＱ３
〜Ｑ８を主体にした一対の差動増幅回路で構成され、差
動入力信号を差動入力端子ＶＩ10，ＶＩ11及び差動入力
端子ＶＩ12，ＶＩ13に入力すると、差動出力端子ＶＯ1
0，ＶＯ11より、２つの差動入力信号の乗算信号を差動
出力する。
【００１９】図７は本発明の第２の実施形態のブロック
図である。この実施形態では、第１の実施形態の差動出
力アンプ回路を１つ削除し、９０°位相差信号出力回路
を２つにした構成としたものである。すなわち、入力信
号ＶＩを差動出力アンプ回路５に入力し、その正転側出
力ＶＩ＋と反転側出力ＶＩ−をそれぞれ９０°位相差信
号出力回路１Ａ，１Ｂに入力し、各９０°位相差信号出
力回路１Ａ，１Ｂの出力Ｖ000 ，Ｖ180 とＶ090 ，Ｖ27
0 を乗算器３に入力し、差動出力信号の正転側出力ＶＯ
＋と反転側出力ＶＯ−を出力する。
図である。この実施形態では、第１の実施形態の差動出
力アンプ回路を１つ削除し、９０°位相差信号出力回路
を２つにした構成としたものである。すなわち、入力信
号ＶＩを差動出力アンプ回路５に入力し、その正転側出
力ＶＩ＋と反転側出力ＶＩ−をそれぞれ９０°位相差信
号出力回路１Ａ，１Ｂに入力し、各９０°位相差信号出
力回路１Ａ，１Ｂの出力Ｖ000 ，Ｖ180 とＶ090 ，Ｖ27
0 を乗算器３に入力し、差動出力信号の正転側出力ＶＯ
＋と反転側出力ＶＯ−を出力する。
【００２０】ここで、乗算器３においては、２つの差動
入力端子の信号Ｖ000 ，Ｖ180 と、信号Ｖ090 ，Ｖ270
とを差動入力し、その出力信号として正転側信号ＶＯ＋
と反転側信号ＶＯ−を入力信号ＶＩの２逓倍信号を差動
出力する。これを式で表すと、差動出力信号の正転側Ｖ
Ｏ＋と反転側ＶＯ−は、式（１０）と（１１）と同一と
なる。
入力端子の信号Ｖ000 ，Ｖ180 と、信号Ｖ090 ，Ｖ270
とを差動入力し、その出力信号として正転側信号ＶＯ＋
と反転側信号ＶＯ−を入力信号ＶＩの２逓倍信号を差動
出力する。これを式で表すと、差動出力信号の正転側Ｖ
Ｏ＋と反転側ＶＯ−は、式（１０）と（１１）と同一と
なる。
【００２１】したがって、差動出力信号の正転側ＶＯ＋
と反転側ＶＯ＋の直流オフセット値は同一となる。又、
ＬＳＩなどで集積化する場合では、次段の容量結合と、
入力バイアス回路が不用となり、低消費電流で回路規模
を小さくできる。また、この実施例では消費電力が他の
回路よりも大きな差動出力アンプ回路が１つで済むた
め、第１の実施形態より低消費電力となる。
と反転側ＶＯ＋の直流オフセット値は同一となる。又、
ＬＳＩなどで集積化する場合では、次段の容量結合と、
入力バイアス回路が不用となり、低消費電流で回路規模
を小さくできる。また、この実施例では消費電力が他の
回路よりも大きな差動出力アンプ回路が１つで済むた
め、第１の実施形態より低消費電力となる。
【００２２】
【発明の効果】以上説明したように本発明は、差動出力
アンプ回路と９０°位相差信号出力回路とで構成されて
いるが、両回路を比較した場合には回路構成は９０°位
相差信号出力回路の方が簡易であるため、逓倍回路全体
の回路構成を鑑みた場合には、差動出力アンプ回路が１
つで９０°位相差信号出力回路が２つである第２実施形
態の方が有利である。そこで、本発明は第２実施形態を
採用して逓倍回路を構成しており、これにより、入力信
号を逓倍した後の差動出力信号の正転側信号と反転側信
号の直流オフセットを同一にすることができる。これに
より、入力バイアス回路や容量結合回路が不要となり、
回路規模を縮小してＬＳＩ化に有利になるとともに、消
費電力を低減することが可能となる。
アンプ回路と９０°位相差信号出力回路とで構成されて
いるが、両回路を比較した場合には回路構成は９０°位
相差信号出力回路の方が簡易であるため、逓倍回路全体
の回路構成を鑑みた場合には、差動出力アンプ回路が１
つで９０°位相差信号出力回路が２つである第２実施形
態の方が有利である。そこで、本発明は第２実施形態を
採用して逓倍回路を構成しており、これにより、入力信
号を逓倍した後の差動出力信号の正転側信号と反転側信
号の直流オフセットを同一にすることができる。これに
より、入力バイアス回路や容量結合回路が不要となり、
回路規模を縮小してＬＳＩ化に有利になるとともに、消
費電力を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態のブロック回路図であ
る。
る。
【図２】図１の回路動作を説明するための出力信号波形
図である。
図である。
【図３】９０°位相差信号出力回路の一例の回路図であ
る。
る。
【図４】図３の回路の動作を説明するための出力信号波
形図である。
形図である。
【図５】差動出力アンプ回路の一例の回路図である。
【図６】ギルバート形掛算器からなる乗算器の一例の回
路図である。
路図である。
【図７】本発明の第２実施形態のブロック回路図であ
る。
る。
【図８】従来の逓倍回路の一例のブロック回路図であ
る。
る。
【図９】図８の回路動作を説明するための出力信号波形
図である。
図である。
１，１Ａ，１Ｂ ９０°位相差信号出力回路 ２，２Ａ，２Ｂ 差動出力アンプ回路 ３ 乗算器 ＶＩ 入力信号 ＶＯ＋ 正転側出力信号 ＶＯ− 反転側出力信号 Ｖ000 ，Ｖ090 ，Ｖ180 ，Ｖ270 乗算器の入力信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−116215（ＪＰ，Ａ) 特開 平７−135424（ＪＰ，Ａ) 特開 昭62−264705（ＪＰ，Ａ) ＬＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒ ｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，ｖ ｏｌ．38，ｎｏ．９，Ｓｅｐ．1990，ｐ ａｇｅｓ 1194−1195，”Ｍｕｌｔｉｆ ｕｎｃｔｉｏｎ Ｓｉｌｉｃｏｎ ＭＭ ＩＣ’ｓ ｆｏｒ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｖｅｒｓｉｏｎ Ａｐｐｌｉｃ ａｔｉｏｎｓ”，Ｋｅｖｉｎ Ｊ．Ｎｅ ｇｕｓ (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 19/14 H03D 7/14 G06G 7/161
Claims (4)
- 【請求項１】 入力信号を増幅し、かつ差動信号を出力
する差動出力アンプ回路と、前記差動出力信号の正転側
と反転側とをそれぞれ位相が９０°の信号に変換する２
つの９０°位相差信号出力回路と、前記２つの９０°位
相差信号出力回路より出力される信号を乗算する乗算器
を備えることを特徴とする逓倍回路。 - 【請求項２】 前記９０°位相差信号出力回路は、入力
信号の入力端と２つの位相差信号の出力端のそれぞれの
間に接続された積分回路および微分回路とで構成される
請求項１に記載の逓倍回路。 - 【請求項３】 前記積分回路及び微分回路はそれぞれ抵
抗と容量とで構成され、各抵抗と容量との値を等しく設
定してなる請求項２に記載の逓倍回路。 - 【請求項４】 前記乗算器はギルバート形掛算器で構成
される請求項１又は２に記載の逓倍回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7228571A JP2845178B2 (ja) | 1995-08-14 | 1995-08-14 | 逓倍回路 |
| US08/696,622 US5703509A (en) | 1995-08-14 | 1996-08-14 | Frequency multiplier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7228571A JP2845178B2 (ja) | 1995-08-14 | 1995-08-14 | 逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955627A JPH0955627A (ja) | 1997-02-25 |
| JP2845178B2 true JP2845178B2 (ja) | 1999-01-13 |
Family
ID=16878454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7228571A Expired - Fee Related JP2845178B2 (ja) | 1995-08-14 | 1995-08-14 | 逓倍回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5703509A (ja) |
| JP (1) | JP2845178B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997014210A1 (en) * | 1995-10-06 | 1997-04-17 | Philips Electronics N.V. | A prescalar circuit |
| US6774685B2 (en) | 1996-05-13 | 2004-08-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US6836468B1 (en) | 1996-05-13 | 2004-12-28 | Micron Technology, Inc. | Radio frequency data communications device |
| US6130602A (en) | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US6696879B1 (en) * | 1996-05-13 | 2004-02-24 | Micron Technology, Inc. | Radio frequency data communications device |
| US6369622B1 (en) * | 1999-09-29 | 2002-04-09 | Agere Systems Guardian Corp. | Clock doubler circuit with RC-CR phase shifter network |
| US6643372B2 (en) | 2000-03-08 | 2003-11-04 | Dennis L. Ford | Apparatus and method for music production by at least two remotely located music sources |
| US6339346B1 (en) * | 2000-08-30 | 2002-01-15 | United Memories, Inc. | Low skew signal generation circuit |
| KR100351057B1 (ko) * | 2000-09-26 | 2002-09-05 | 삼성전자 주식회사 | 주파수의 체배성능을 향상시키기 위한 검출제어부를구비하는 주파수 체배회로 |
| JP4780865B2 (ja) * | 2001-07-19 | 2011-09-28 | 富士通セミコンダクター株式会社 | 周波数逓倍装置 |
| US8081948B2 (en) * | 2006-10-25 | 2011-12-20 | Georgia Tech Research Corporation | Analog signal processor in a multi-gigabit receiver system |
| US10547274B2 (en) | 2015-10-26 | 2020-01-28 | Seiko Epson Corporation | Oscillation module, electronic device, and moving object |
| JP6672698B2 (ja) * | 2015-10-26 | 2020-03-25 | セイコーエプソン株式会社 | 発振モジュール、電子機器及び移動体 |
| JP6679071B1 (ja) * | 2018-11-27 | 2020-04-15 | 儀冶 小池 | ハムノイズ除去方法、及びその方法を用いたハムノイズ除去回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2726202B2 (ja) * | 1992-08-11 | 1998-03-11 | 三菱電機株式会社 | 移相回路 |
| JPH06334440A (ja) * | 1993-03-26 | 1994-12-02 | Sanyo Electric Co Ltd | ダブルバランスミキサ回路 |
| US5392016A (en) * | 1993-11-08 | 1995-02-21 | General Electric Company | Molded case circuit breaker mechanical rating plug |
-
1995
- 1995-08-14 JP JP7228571A patent/JP2845178B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-14 US US08/696,622 patent/US5703509A/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＬＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，ｖｏｌ．３８，ｎｏ．９，Ｓｅｐ．１９９０，ｐａｇｅｓ １１９４−１１９５，"Ｍｕｌｔｉｆｕｎｃｔｉｏｎ Ｓｉｌｉｃｏｎ ＭＭＩＣ’ｓ ｆｏｒ Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｖｅｒｓｉｏｎ Ａｐｐｌｉｃａｔｉｏｎｓ"，Ｋｅｖｉｎ Ｊ．Ｎｅｇｕｓ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5703509A (en) | 1997-12-30 |
| JPH0955627A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845178B2 (ja) | 逓倍回路 | |
| US7456684B2 (en) | Dual-chopper amplifier and its usage as readout circuit for capacitive sensors | |
| US4320351A (en) | Differential amplifying system with bootstrapping | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| US4720686A (en) | Circuit for converting a fully differential amplifier to a single-ended output amplifier | |
| US4626678A (en) | Light detecting circuit | |
| JPS59174005A (ja) | 電力増幅器 | |
| JP2001326548A (ja) | 電荷型センサ用増幅回路 | |
| JP2655130B2 (ja) | ディジタル受信回路 | |
| US5264805A (en) | Amplifier for limiter | |
| US4782305A (en) | Differential input-single output two pole filter implemented by a single amplifier | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPH0158893B2 (ja) | ||
| JPH09191227A (ja) | 電圧平滑化回路装置 | |
| JP2808927B2 (ja) | 周波数ディスクリミネータ | |
| JPS61140210A (ja) | 信号処理回路 | |
| KR940012818A (ko) | 필터회로 | |
| JP2874610B2 (ja) | ９０度移相器 | |
| JPH04172004A (ja) | 差動回路 | |
| Brunner et al. | The active feedback amplifier. a versatile analog building block | |
| JPS636887Y2 (ja) | ||
| JP3234479B2 (ja) | Ｆｍ検波回路 | |
| JP3399572B2 (ja) | Ｉｑ復調器 | |
| JP2816343B2 (ja) | 容量マルチプライヤ回路 | |
| JPS6117618Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |