JP3177962B2 - プレーナ型アバランシェフォトダイオード - Google Patents
プレーナ型アバランシェフォトダイオードInfo
- Publication number
- JP3177962B2 JP3177962B2 JP12609698A JP12609698A JP3177962B2 JP 3177962 B2 JP3177962 B2 JP 3177962B2 JP 12609698 A JP12609698 A JP 12609698A JP 12609698 A JP12609698 A JP 12609698A JP 3177962 B2 JP3177962 B2 JP 3177962B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- type semiconductor
- region
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 112
- 230000005684 electric field Effects 0.000 claims description 68
- 238000005530 etching Methods 0.000 claims description 39
- 238000005468 ion implantation Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 18
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 230000031700 light absorption Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高速光通信用の高
信頼特性を有する高感度、且つ広ダイナミックレンジな
プレーナ型アバランシェフォトダイオード(以下、ＡＰ
Ｄと略記する)に関する。
信頼特性を有する高感度、且つ広ダイナミックレンジな
プレーナ型アバランシェフォトダイオード(以下、ＡＰ
Ｄと略記する)に関する。
【０００２】
【従来の技術】次世代光通信システム用の高速高感度受
光素子として、図６に示すプレーナ型超格子ＡＰＤが報
告(フォトニクステクノロジーレターズ:Photonics Tech
nol.Lett.,pp.827-829,vol.8,1996、もしくは特願平6-2
99996号／特開平7-312442号)されている。このような第
１の従来例素子では、InAlAs／InAlGaAs 超格子増倍層
のイオン化率比増大効果で高利得帯域幅積(ＧＢ積)化、
低雑音化がなされ、且つ安定なＩnＰプレーナｐｎ接合
のみを表面に露出する構造とすることにより、高信頼化
が同時に達成されている。
光素子として、図６に示すプレーナ型超格子ＡＰＤが報
告(フォトニクステクノロジーレターズ:Photonics Tech
nol.Lett.,pp.827-829,vol.8,1996、もしくは特願平6-2
99996号／特開平7-312442号)されている。このような第
１の従来例素子では、InAlAs／InAlGaAs 超格子増倍層
のイオン化率比増大効果で高利得帯域幅積(ＧＢ積)化、
低雑音化がなされ、且つ安定なＩnＰプレーナｐｎ接合
のみを表面に露出する構造とすることにより、高信頼化
が同時に達成されている。
【０００３】
【発明が解決しようとする課題】このような従来のプレ
ーナ超格子ＡＰＤでは、エッジ増倍抑制のために、Ｔi
イオン注入によるガードリングが形成されている。その
動作原理としては、図５に示すように、Ｔiによるガー
ドリング部でのｐ-ＩnＰ電界緩和層のｐ濃度の部分的低
下を利用して、ガードリング部の空乏層の光吸収層への
パンチスルー電圧を低下させることにより、エッジ部に
印加されるバイアス電圧を光吸収層部に分散させ、電界
集中を抑制させることにある。このとき、光吸収層に電
圧を分散させすぎると、今度は、エッジ部の光吸収層の
電界強度が上昇しすぎてトンネル暗電流限界(通常200kV
/cm)を越えてしまい、ＡＰＤ素子の暗電流が増加してし
まうことから、Ｔiのドーズ量には最適値が存在すると
いえる。このような状況のもと、ＡＰＤの高周波応答の
ダイナミックレンジを広くとるためには、言い換える
と、低いバイアス・低増倍率(増倍率Ｍ＞〜1.5)でも高周
波応答(10GHz以上の3dB帯域)を得るようにするために
は、光吸収層の最大電界を〜150kV/cm程度と高く設定し
なければならないが、この際、前述のガードリング効果
を発揮させるために光吸収層にバイアス電圧を分散させ
ると、もともとの電界設定が高めであるため、ガードリ
ングの光吸収層部においてトンネル暗電流が発生しやす
くなるという問題が生じる。すなわち、従来のプレーナ
型超格子ＡＰＤでは、光吸収層の最大電界設定に依存し
て、前述のＴiドーズ量の最適値の範囲が小さくなりや
すいという問題点がある。
ーナ超格子ＡＰＤでは、エッジ増倍抑制のために、Ｔi
イオン注入によるガードリングが形成されている。その
動作原理としては、図５に示すように、Ｔiによるガー
ドリング部でのｐ-ＩnＰ電界緩和層のｐ濃度の部分的低
下を利用して、ガードリング部の空乏層の光吸収層への
パンチスルー電圧を低下させることにより、エッジ部に
印加されるバイアス電圧を光吸収層部に分散させ、電界
集中を抑制させることにある。このとき、光吸収層に電
圧を分散させすぎると、今度は、エッジ部の光吸収層の
電界強度が上昇しすぎてトンネル暗電流限界(通常200kV
/cm)を越えてしまい、ＡＰＤ素子の暗電流が増加してし
まうことから、Ｔiのドーズ量には最適値が存在すると
いえる。このような状況のもと、ＡＰＤの高周波応答の
ダイナミックレンジを広くとるためには、言い換える
と、低いバイアス・低増倍率(増倍率Ｍ＞〜1.5)でも高周
波応答(10GHz以上の3dB帯域)を得るようにするために
は、光吸収層の最大電界を〜150kV/cm程度と高く設定し
なければならないが、この際、前述のガードリング効果
を発揮させるために光吸収層にバイアス電圧を分散させ
ると、もともとの電界設定が高めであるため、ガードリ
ングの光吸収層部においてトンネル暗電流が発生しやす
くなるという問題が生じる。すなわち、従来のプレーナ
型超格子ＡＰＤでは、光吸収層の最大電界設定に依存し
て、前述のＴiドーズ量の最適値の範囲が小さくなりや
すいという問題点がある。
【０００４】本発明は、上記に鑑みなされたものであっ
て、上記のような問題のない、より作製条件トレランス
の大きな、高信頼性で高感度、且つ広ダイナミックレン
ジなプレーナ型ＡＰＤを提供することをその目的とす
る。
て、上記のような問題のない、より作製条件トレランス
の大きな、高信頼性で高感度、且つ広ダイナミックレン
ジなプレーナ型ＡＰＤを提供することをその目的とす
る。
【０００５】
【課題を解決するための手段】上記の課題・目的は、以
下に示す本発明によって解決・達成される。すなわち、
本発明は、半導体基板に、第１導電型半導体バッファ
層、第１導電型半導体光吸収層、第１導電型半導体電界
緩和層、半導体増倍層、第２導電型半導体キャップ層、
第２導電型半導体コンタクト層からなる積層構造、およ
び受光領域の外周部分に表面より少なくとも前記第１導
電型半導体電界緩和層に達する深さの第１導電型化領
域、さらには前記受光領域上の第２導電型半導体キャッ
プ層と第１導電型化領域の間に、深さが前記第２導電型
半導体コンタクト層とキャップ層の厚さ和に相当する円
環状の分離溝領域、を具備するプレーナ型アバランシェ
フォトダイオードにおいて、該円環状分離溝に内接し受
光領域の外周に位置する第２導電型半導体キャップ層の
円環状領域が、前記半導体増倍層の厚さと同じかそれ以
下に薄く形成され、且つ円環状キャップ領域の直下に位
置する第１導電型半導体電界緩和層のキャリア濃度が、
その外周領域の電界緩和層とともに前記受光領域の第１
導電型電界緩和層のキャリア濃度より小さく形成されて
なることを特徴とする、プレーナ型アバランシェフォト
ダイオード、を開示するものである。
下に示す本発明によって解決・達成される。すなわち、
本発明は、半導体基板に、第１導電型半導体バッファ
層、第１導電型半導体光吸収層、第１導電型半導体電界
緩和層、半導体増倍層、第２導電型半導体キャップ層、
第２導電型半導体コンタクト層からなる積層構造、およ
び受光領域の外周部分に表面より少なくとも前記第１導
電型半導体電界緩和層に達する深さの第１導電型化領
域、さらには前記受光領域上の第２導電型半導体キャッ
プ層と第１導電型化領域の間に、深さが前記第２導電型
半導体コンタクト層とキャップ層の厚さ和に相当する円
環状の分離溝領域、を具備するプレーナ型アバランシェ
フォトダイオードにおいて、該円環状分離溝に内接し受
光領域の外周に位置する第２導電型半導体キャップ層の
円環状領域が、前記半導体増倍層の厚さと同じかそれ以
下に薄く形成され、且つ円環状キャップ領域の直下に位
置する第１導電型半導体電界緩和層のキャリア濃度が、
その外周領域の電界緩和層とともに前記受光領域の第１
導電型電界緩和層のキャリア濃度より小さく形成されて
なることを特徴とする、プレーナ型アバランシェフォト
ダイオード、を開示するものである。
【０００６】また本発明は、半導体基板に、第１導電型
半導体バッファ層、第１導電型半導体光吸収層、第１導
電型半導体電界緩和層、半導体増倍層、第２導電型半導
体キャップ層、第２導電型半導体コンタクト層からなる
積層構造、および受光領域の外周部分に表面より少なく
とも前記第１導電型半導体電界緩和層に達する深さの第
１導電型化領域、さらには前記受光領域上の第２導電型
半導体キャップ層と該第１導電型化領域の間に、深さが
前記第２導電型半導体コンタクト層よりは深く、該キャ
ップ層よりは浅い分離用円環状溝領域を有し、且つ該分
離用円環状溝領域を同心円上に２分割して形成した外側
円環領域に、深さが前記半導体増倍層に達する高抵抗領
域、を具備するプレーナ型アバランシェフォトダイオー
ドにおいて、内側円環状領域の直下に位置する前記第１
導電型半導体電界緩和層のキャリア濃度が、その外周領
域の電界緩和層とともに、前記受光領域の第１導電型電
界緩和層のキャリア濃度より小さく形成されてなること
を特徴とする、プレーナ型アバランシェフォトダイオー
ド、をも開示するものである。
半導体バッファ層、第１導電型半導体光吸収層、第１導
電型半導体電界緩和層、半導体増倍層、第２導電型半導
体キャップ層、第２導電型半導体コンタクト層からなる
積層構造、および受光領域の外周部分に表面より少なく
とも前記第１導電型半導体電界緩和層に達する深さの第
１導電型化領域、さらには前記受光領域上の第２導電型
半導体キャップ層と該第１導電型化領域の間に、深さが
前記第２導電型半導体コンタクト層よりは深く、該キャ
ップ層よりは浅い分離用円環状溝領域を有し、且つ該分
離用円環状溝領域を同心円上に２分割して形成した外側
円環領域に、深さが前記半導体増倍層に達する高抵抗領
域、を具備するプレーナ型アバランシェフォトダイオー
ドにおいて、内側円環状領域の直下に位置する前記第１
導電型半導体電界緩和層のキャリア濃度が、その外周領
域の電界緩和層とともに、前記受光領域の第１導電型電
界緩和層のキャリア濃度より小さく形成されてなること
を特徴とする、プレーナ型アバランシェフォトダイオー
ド、をも開示するものである。
【０００７】そして本発明のプレーナ型アバランシェフ
ォトダイオードは、前記半導体増倍層と第２導電型半導
体キャップ層の間に、第１のエッチング停止層を設けて
なることを特徴としており、もしくは前記第２導電型半
導体キャップ層を、積層方向に分割し、その中間に第
２、第３のエッチング停止層を設けてなることを特徴と
するものである。
ォトダイオードは、前記半導体増倍層と第２導電型半導
体キャップ層の間に、第１のエッチング停止層を設けて
なることを特徴としており、もしくは前記第２導電型半
導体キャップ層を、積層方向に分割し、その中間に第
２、第３のエッチング停止層を設けてなることを特徴と
するものである。
【０００８】さらに本発明のプレーナ型アバランシェフ
ォトダイオードは、前記第２導電型半導体キャップ層
を、積層方向に分割し、その中間に第１のエッチング停
止層を設けてなることを特徴としており、もしくは前記
半導体増倍層が、ＩnＡlＡs、もしくはＩnＡlＡsＰ、も
しくはＩnＡlＡsを含む半導体混晶、もしくはＩnＡlＡs
／ＩnＡlＧaＡs超格子、ＩnＡlＡs／ＩnＧaＡs超格子、
あるいはＩnＡlＡs／ＩnＧaＡsＰ超格子のいずれかによ
り構成されてなることを特徴としており、もしくは前記
第２導電型半導体電界緩和層が、ＩnＰ、もしくはＩnＧ
aＡsＰ、もしくはＩnＡlＡs、もしくはＩnＡlＧaＡs、
もしくはＩnＡlＡsＰから構成されてなることを特徴と
しており、もしくは前記素子構造における第１エッチン
グ停止層が、ＩnＰから構成されてなることを特徴とし
ており、もしくは前記素子構造における第２エッチング
停止層がＩnＰ、第３エッチングストップ層がＩnＧaＡ
s、もしくはＩnＡlＧaＡｓから構成されてなることを特
徴としており、もしくは前記高抵抗領域の形成のため
に、Ｔi,Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,Ｂ,Ａr,Ｎ,Ｃのいずれか、
あるいは、それらの組み合わせからなるイオン注入、も
しくは不純物拡散を用いて形成されてなることを特徴と
しており、もしくは前記キャリア濃度が変調された電界
緩和層領域の形成のために、Ｔi,Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,
Ｂ,Ａr,Ｎ,Ｃのいずれか、あるいはそれらの組み合わせ
からなるイオン注入、もしくは不純物拡散を用いて形成
されてなることを特徴とするものである。
ォトダイオードは、前記第２導電型半導体キャップ層
を、積層方向に分割し、その中間に第１のエッチング停
止層を設けてなることを特徴としており、もしくは前記
半導体増倍層が、ＩnＡlＡs、もしくはＩnＡlＡsＰ、も
しくはＩnＡlＡsを含む半導体混晶、もしくはＩnＡlＡs
／ＩnＡlＧaＡs超格子、ＩnＡlＡs／ＩnＧaＡs超格子、
あるいはＩnＡlＡs／ＩnＧaＡsＰ超格子のいずれかによ
り構成されてなることを特徴としており、もしくは前記
第２導電型半導体電界緩和層が、ＩnＰ、もしくはＩnＧ
aＡsＰ、もしくはＩnＡlＡs、もしくはＩnＡlＧaＡs、
もしくはＩnＡlＡsＰから構成されてなることを特徴と
しており、もしくは前記素子構造における第１エッチン
グ停止層が、ＩnＰから構成されてなることを特徴とし
ており、もしくは前記素子構造における第２エッチング
停止層がＩnＰ、第３エッチングストップ層がＩnＧaＡ
s、もしくはＩnＡlＧaＡｓから構成されてなることを特
徴としており、もしくは前記高抵抗領域の形成のため
に、Ｔi,Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,Ｂ,Ａr,Ｎ,Ｃのいずれか、
あるいは、それらの組み合わせからなるイオン注入、も
しくは不純物拡散を用いて形成されてなることを特徴と
しており、もしくは前記キャリア濃度が変調された電界
緩和層領域の形成のために、Ｔi,Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,
Ｂ,Ａr,Ｎ,Ｃのいずれか、あるいはそれらの組み合わせ
からなるイオン注入、もしくは不純物拡散を用いて形成
されてなることを特徴とするものである。
【０００９】
【発明の実施の形態】以下、本発明の実施態様を具体的
に説明し、本発明におけるプレーナ型アバランシェフォ
トダイオードの作用について、図１〜図４に基づいて説
明する。図１および図２は本発明の素子構造を、図３は
本発明の電位分布を、また図４は従来例の電位分布をそ
れぞれ示す模式図である。
に説明し、本発明におけるプレーナ型アバランシェフォ
トダイオードの作用について、図１〜図４に基づいて説
明する。図１および図２は本発明の素子構造を、図３は
本発明の電位分布を、また図４は従来例の電位分布をそ
れぞれ示す模式図である。
【００１０】図１に示す第１の本発明は、半導体基板１
１に、第１導電型半導体バッファ層１２、第１導電型半
導体光吸収層１３、第１導電型半導体電界緩和層１４、
半導体増倍層１５、第３半導体エッチング停止層１６、
第２導電型第２半導体キャップ層１７、第２導電型第２
エッチング停止層１８、第２導電型第１エッチング停止
層１９、第２導電型第１キャップ層１１０、第２導電型
半導体コンタクト層１１１を順次積層したアバランシェ
フォトダイオードにおいて、受光領域１１２の外周領域
に該第１導電型半導体電界緩和層１４より深く、第１導
電型化領域１１３を形成し、この領域１１３と、該受光
領域１１２部分の間に、深さが前述の５層１７,１８,１
９,１１０,１１１の和に相当する分離用円環状溝１１４
を有し、且つ、この溝１１４に内接する該受光領域１１
２の円環状外周部分１１５の厚さが、該増倍層１５と同
じかそれ以下に薄く形成されており、さらには、この薄
い円環状キャップ層１１５の直下の電界緩和層１１６が
その外周部分の電界緩和層１１７と共に、該受光領域の
電界緩和層１４より、キャリア濃度が小さくなっている
ことを特徴とするアバランシェフォトダイオードであ
る。
１に、第１導電型半導体バッファ層１２、第１導電型半
導体光吸収層１３、第１導電型半導体電界緩和層１４、
半導体増倍層１５、第３半導体エッチング停止層１６、
第２導電型第２半導体キャップ層１７、第２導電型第２
エッチング停止層１８、第２導電型第１エッチング停止
層１９、第２導電型第１キャップ層１１０、第２導電型
半導体コンタクト層１１１を順次積層したアバランシェ
フォトダイオードにおいて、受光領域１１２の外周領域
に該第１導電型半導体電界緩和層１４より深く、第１導
電型化領域１１３を形成し、この領域１１３と、該受光
領域１１２部分の間に、深さが前述の５層１７,１８,１
９,１１０,１１１の和に相当する分離用円環状溝１１４
を有し、且つ、この溝１１４に内接する該受光領域１１
２の円環状外周部分１１５の厚さが、該増倍層１５と同
じかそれ以下に薄く形成されており、さらには、この薄
い円環状キャップ層１１５の直下の電界緩和層１１６が
その外周部分の電界緩和層１１７と共に、該受光領域の
電界緩和層１４より、キャリア濃度が小さくなっている
ことを特徴とするアバランシェフォトダイオードであ
る。
【００１１】本発明の構造では、図３における低濃度化
された電界緩和層領域３１３が、該受光部の薄い円環状
キャップ層３１１の内側に意図的に食い込ませた構造３
１２であるが故に、その外周部３１３の電界低下(変調)
量が、図４に示す従来素子と等しい場合でも、その電位
分布を比較した際、図３に示されるように、受光エッジ
部の等電位線の密度をより小さくすることが可能とな
る。すなわち、電界集中をより抑制しやすい構造とな
る。
された電界緩和層領域３１３が、該受光部の薄い円環状
キャップ層３１１の内側に意図的に食い込ませた構造３
１２であるが故に、その外周部３１３の電界低下(変調)
量が、図４に示す従来素子と等しい場合でも、その電位
分布を比較した際、図３に示されるように、受光エッジ
部の等電位線の密度をより小さくすることが可能とな
る。すなわち、電界集中をより抑制しやすい構造とな
る。
【００１２】言い換えると、少ない変調量でもガードリ
ングを発揮させることができ、作製トレランスを拡大で
きるという利点を有する。上記の意図的に内側に食い込
ませた部分の幅については、１ないし１０μｍ程度の範
囲が、本発明の効果を発現させ、素子容量を大きく増加
させないこと、を両立させる点から望ましいことという
ことができる。ここで、図３および図４では、エッチン
グ停止層のない場合の説明を行ったが、ある場合でも原
理的には全く同様である。
ングを発揮させることができ、作製トレランスを拡大で
きるという利点を有する。上記の意図的に内側に食い込
ませた部分の幅については、１ないし１０μｍ程度の範
囲が、本発明の効果を発現させ、素子容量を大きく増加
させないこと、を両立させる点から望ましいことという
ことができる。ここで、図３および図４では、エッチン
グ停止層のない場合の説明を行ったが、ある場合でも原
理的には全く同様である。
【００１３】一方、図２に示す第２の本発明の素子構造
においても、電界緩和層のキャリア濃度が低下された領
域が、該受光部のキャップ層の内側に意図的に食い込ま
せた構造２１６であるが故に、エッジ増倍抑制・製作ト
レランス拡大に対する基本作用は第１の発明と同様であ
る。この第２の本発明においては、第１の発明における
薄い円環状キャップ層１１５をエッチング加工する工程
が省略できる利点を有する。受光領域２１２と第１導電
型化領域２１３の分離は、高抵抗領域２１５によりなさ
れている。
においても、電界緩和層のキャリア濃度が低下された領
域が、該受光部のキャップ層の内側に意図的に食い込ま
せた構造２１６であるが故に、エッジ増倍抑制・製作ト
レランス拡大に対する基本作用は第１の発明と同様であ
る。この第２の本発明においては、第１の発明における
薄い円環状キャップ層１１５をエッチング加工する工程
が省略できる利点を有する。受光領域２１２と第１導電
型化領域２１３の分離は、高抵抗領域２１５によりなさ
れている。
【００１４】上記では、第１の発明および第２の発明に
おいて、該受光部外周の円環状溝１１４、もしくは２１
４、もしくは薄い円環状キャップ層１１５の形成には、
選択エッチングが可能なエッチング停止層１６,１８,１
９,２８を挿入してあるので構造作製が非常に容易であ
るが、たとえこれらの層がない場合でも、深さ方向エッ
チング精度１００オングストローム前後の通常のドライ
エッチング法を用いれば、比較的容易に上述の形状を形
成することができる。
おいて、該受光部外周の円環状溝１１４、もしくは２１
４、もしくは薄い円環状キャップ層１１５の形成には、
選択エッチングが可能なエッチング停止層１６,１８,１
９,２８を挿入してあるので構造作製が非常に容易であ
るが、たとえこれらの層がない場合でも、深さ方向エッ
チング精度１００オングストローム前後の通常のドライ
エッチング法を用いれば、比較的容易に上述の形状を形
成することができる。
【００１５】なお、図１および図２の電界緩和層のキャ
リア濃度を低下した領域１１６,１１７,２１６,２１７,
もしくは高抵抗化領域２１５を形成する手段として、Ｔ
i,Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,Ｂ,Ａr,Ｎ,Ｃのいずれか、あるい
は、これらの組み合わせのイオン注入とそれに引き続い
て行う熱アニール、もしくは不純物拡散が適当である。
リア濃度を低下した領域１１６,１１７,２１６,２１７,
もしくは高抵抗化領域２１５を形成する手段として、Ｔ
i,Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,Ｂ,Ａr,Ｎ,Ｃのいずれか、あるい
は、これらの組み合わせのイオン注入とそれに引き続い
て行う熱アニール、もしくは不純物拡散が適当である。
【００１６】以上の本発明は、図７に示される第２の従
来例(特開昭55-13990号)、図８に示される第３の従来例
(ヨーロッパ光通信会議ECOC87、pp.55-61)とは異なるこ
とを以下に説明する。
来例(特開昭55-13990号)、図８に示される第３の従来例
(ヨーロッパ光通信会議ECOC87、pp.55-61)とは異なるこ
とを以下に説明する。
【００１７】図７に示す第２の従来例においては、凸部
となる台地状ＧaＡs部分７３'を形成し、しかる後に、
低キャリア濃度ＡlＧaＡs層７４を再成長させることに
より平坦化している。すなわち、濃度差を形成するのに
エッチング・再成長というプロセスが必要であるが、本
発明の構造ではそのような暗電流増加・歩留まり低下を
誘発するようなプロセスは不必要である。さらに、この
第２の従来例の構造においては、最初に形成される台地
状ＧaＡs７３'は、増倍層と光吸収層が兼用の一体型構
造であり、そのキャリア濃度も層全体にわたって均一で
ある。
となる台地状ＧaＡs部分７３'を形成し、しかる後に、
低キャリア濃度ＡlＧaＡs層７４を再成長させることに
より平坦化している。すなわち、濃度差を形成するのに
エッチング・再成長というプロセスが必要であるが、本
発明の構造ではそのような暗電流増加・歩留まり低下を
誘発するようなプロセスは不必要である。さらに、この
第２の従来例の構造においては、最初に形成される台地
状ＧaＡs７３'は、増倍層と光吸収層が兼用の一体型構
造であり、そのキャリア濃度も層全体にわたって均一で
ある。
【００１８】上記従来例(特開昭55-13990号)における実
施例によれば、低キャリア濃度(5x1015cm-3)である旨が
記載されている。すなわち、本発明の光吸収増倍分離型
(ＳＡＭ型)構造における電界緩和層のような効果(薄層
で電界降下する効果)を有していない。以上により、本
発明とは異なる。
施例によれば、低キャリア濃度(5x1015cm-3)である旨が
記載されている。すなわち、本発明の光吸収増倍分離型
(ＳＡＭ型)構造における電界緩和層のような効果(薄層
で電界降下する効果)を有していない。以上により、本
発明とは異なる。
【００１９】一方、図８に示す第３の従来例において
は、ｎー-ＩnＰ層８５まで成長させた後、増倍層となる
ｎ-ＩnＰ(Ｓi)領域８６をイオン注入により形成し、し
かる後に、ｎー-ＩnＰキャップ層８７を再成長させてい
る。すなわち、濃度差を形成するためイオン注入・アニ
ール後に再成長するというプロセスが必要であるが、本
発明の構造ではそのような暗電流増加・歩留まり低下を
誘発するようなプロセスは不必要である。さらに、この
第３の従来例の構造では、イオン注入によって濃度差を
つけられている部分は増倍領域８６であり、電界緩和層
の濃度が変化している本発明とは、基本的に構造が異な
るということができる。
は、ｎー-ＩnＰ層８５まで成長させた後、増倍層となる
ｎ-ＩnＰ(Ｓi)領域８６をイオン注入により形成し、し
かる後に、ｎー-ＩnＰキャップ層８７を再成長させてい
る。すなわち、濃度差を形成するためイオン注入・アニ
ール後に再成長するというプロセスが必要であるが、本
発明の構造ではそのような暗電流増加・歩留まり低下を
誘発するようなプロセスは不必要である。さらに、この
第３の従来例の構造では、イオン注入によって濃度差を
つけられている部分は増倍領域８６であり、電界緩和層
の濃度が変化している本発明とは、基本的に構造が異な
るということができる。
【００２０】
【実施例】以下、本発明の詳細を、図面に基づいて実施
例により説明する。 ［実施例１］第１の実施例について図１に基づいて説明
する。まずはじめに、ＳＩ-ＩnＰ基板１１上にｐ型バッ
ファ層１２を約１μｍ、ｐ-型ＩnＧaＡs光吸収層１３を
１〜１.５μｍ、ｐ+型ＩnＰ電界緩和層１４を３０〜１
００ｎｍ、ノンドープＩnＡlＧaＡs／ＩnＡlＡs超格子
増倍層１５を０.２７μｍ、ノンドープＩnＰ第３エッチ
ング停止層１６を１０ｎｍ、ｎ+型ＩnＡlＡs第２キャッ
プ層１７を０.１μｍ、ｎ+型ＩnＧaＡs第２エッチング
停止層１８を１０ｎｍ、ｎ+型ＩnＰ第１エッチング停止
層１９を１０ｎｍ、ｎ+型ＩnＡlＡs第１キャップ層１１
０を０.５μｍ、ｎ+型ＩnＧaＡsコンタクト層１１１を
０.１μｍ、のように順次ガスソースＭＢＥ法により積
層する。
例により説明する。 ［実施例１］第１の実施例について図１に基づいて説明
する。まずはじめに、ＳＩ-ＩnＰ基板１１上にｐ型バッ
ファ層１２を約１μｍ、ｐ-型ＩnＧaＡs光吸収層１３を
１〜１.５μｍ、ｐ+型ＩnＰ電界緩和層１４を３０〜１
００ｎｍ、ノンドープＩnＡlＧaＡs／ＩnＡlＡs超格子
増倍層１５を０.２７μｍ、ノンドープＩnＰ第３エッチ
ング停止層１６を１０ｎｍ、ｎ+型ＩnＡlＡs第２キャッ
プ層１７を０.１μｍ、ｎ+型ＩnＧaＡs第２エッチング
停止層１８を１０ｎｍ、ｎ+型ＩnＰ第１エッチング停止
層１９を１０ｎｍ、ｎ+型ＩnＡlＡs第１キャップ層１１
０を０.５μｍ、ｎ+型ＩnＧaＡsコンタクト層１１１を
０.１μｍ、のように順次ガスソースＭＢＥ法により積
層する。
【００２１】次に、直径２５μｍの円形受光領域１１２
の外周領域に幅１〜１０μｍの薄いキャップ層領域１１
５、および、さらに外周に幅２〜１０μｍの円環状分離
溝１１４を上述のエッチング停止層１６,１８,１９を用
いて選択エッチングにて形成する。ついで、薄いキャッ
プ層領域１１５と円環状分離溝１１４に、フォトレジス
トをマスクとして選択的にＴi等のイオン注入を行う。
注入深さは、飛程が電界緩和層１４に達する深さとす
る。
の外周領域に幅１〜１０μｍの薄いキャップ層領域１１
５、および、さらに外周に幅２〜１０μｍの円環状分離
溝１１４を上述のエッチング停止層１６,１８,１９を用
いて選択エッチングにて形成する。ついで、薄いキャッ
プ層領域１１５と円環状分離溝１１４に、フォトレジス
トをマスクとして選択的にＴi等のイオン注入を行う。
注入深さは、飛程が電界緩和層１４に達する深さとす
る。
【００２２】イオン注入のプロファイルはガウス関数に
近似でき、深さ方向に裾を引いた形となるため、薄いキ
ャップ層領域１１５を通してイオン注入しても、Ｔi等
のイオンは薄いキャップ層領域１１５の直下の電界緩和
層１１６にも一部到達し、この部分のｐ濃度も低下させ
ることが可能となる。適宜イオン注入後のアニールを施
したあと、円環状分離溝１１４の外周に、その内側の円
形領域を残して選択的にｐ型化領域１１３をＺn拡散も
しくはＢeイオン注入で形成する。その後、パッシベー
ション膜１１８、ｐ・ｎ電極１１９,１２０を形成し、基
板１１を１５０μｍ程度に鏡面研磨後、ＡＲコート１２
１を形成する。以上のプロセスにより本発明の第１の実
施例のプレーナ型アバランシェフォトダイオードが製作
される。
近似でき、深さ方向に裾を引いた形となるため、薄いキ
ャップ層領域１１５を通してイオン注入しても、Ｔi等
のイオンは薄いキャップ層領域１１５の直下の電界緩和
層１１６にも一部到達し、この部分のｐ濃度も低下させ
ることが可能となる。適宜イオン注入後のアニールを施
したあと、円環状分離溝１１４の外周に、その内側の円
形領域を残して選択的にｐ型化領域１１３をＺn拡散も
しくはＢeイオン注入で形成する。その後、パッシベー
ション膜１１８、ｐ・ｎ電極１１９,１２０を形成し、基
板１１を１５０μｍ程度に鏡面研磨後、ＡＲコート１２
１を形成する。以上のプロセスにより本発明の第１の実
施例のプレーナ型アバランシェフォトダイオードが製作
される。
【００２３】本素子では、広ダイナミックレンジ設計の
層構造(電界緩和層１４にて制御)素子においても、増倍
暗電流が１０〜２０ｎＡ程度の低暗電流で、高速(ＧＢ
積１２０ＧＨｚ)な特性が確認され、さらには、暗電流
の経時的安定性も、例えば２００℃のエージングでも１
０００時間経過後も暗電流の増加が全くない、高信頼な
特性が確認された。
層構造(電界緩和層１４にて制御)素子においても、増倍
暗電流が１０〜２０ｎＡ程度の低暗電流で、高速(ＧＢ
積１２０ＧＨｚ)な特性が確認され、さらには、暗電流
の経時的安定性も、例えば２００℃のエージングでも１
０００時間経過後も暗電流の増加が全くない、高信頼な
特性が確認された。
【００２４】［実施例２］第２の実施例について図２に
基づいて説明する。まずはじめに、ＳＩ-ＩnＰ基板２１
上にｐ型バッファ層２２を約１μｍ、ｐ-型ＩnＧaＡs光
吸収層２３を１〜１.５μｍ、ｐ+型ＩnＰ電界緩和層２
４を３０〜１００ｎｍ、ノンドープＩnＡlＧaＡs／Ｉn
ＡlＡs超格子増倍層２５を０.２７μｍ、ｎ+型ＩnＡlＡ
s第２キャップ層２７を０.１μｍ、ｎ+型ＩnＰエッチン
グ停止層２８を１０ｎｍ、ｎ+型ＩnＡlＡs第１キャップ
層２１０を０.４μｍ、ｎ+型ＩnＧaＡsコンタクト層２
１１を０.１μｍ、のように順次ガスソースＭＢＥ法に
より積層する。
基づいて説明する。まずはじめに、ＳＩ-ＩnＰ基板２１
上にｐ型バッファ層２２を約１μｍ、ｐ-型ＩnＧaＡs光
吸収層２３を１〜１.５μｍ、ｐ+型ＩnＰ電界緩和層２
４を３０〜１００ｎｍ、ノンドープＩnＡlＧaＡs／Ｉn
ＡlＡs超格子増倍層２５を０.２７μｍ、ｎ+型ＩnＡlＡ
s第２キャップ層２７を０.１μｍ、ｎ+型ＩnＰエッチン
グ停止層２８を１０ｎｍ、ｎ+型ＩnＡlＡs第１キャップ
層２１０を０.４μｍ、ｎ+型ＩnＧaＡsコンタクト層２
１１を０.１μｍ、のように順次ガスソースＭＢＥ法に
より積層する。
【００２５】次に、直径２５μｍの円形受光領域２１２
の外周領域に幅３〜２０μｍの円環状分離溝２１４をエ
ッチング停止層２８を用いて選択エッチングにて形成す
る。ついで、該円環状分離溝２１４の外周から内側に向
かって幅２〜１０μｍの円環状にフォトレジストをマス
クとして選択的にＦe等のイオン注入を行い、深さ０.１
μｍ程度の高抵抗化領域２１５を形成し、ついで該円環
状分離溝領域２１４にフォトレジストをマスクとして選
択的にＴi等のイオン注入を行う。
の外周領域に幅３〜２０μｍの円環状分離溝２１４をエ
ッチング停止層２８を用いて選択エッチングにて形成す
る。ついで、該円環状分離溝２１４の外周から内側に向
かって幅２〜１０μｍの円環状にフォトレジストをマス
クとして選択的にＦe等のイオン注入を行い、深さ０.１
μｍ程度の高抵抗化領域２１５を形成し、ついで該円環
状分離溝領域２１４にフォトレジストをマスクとして選
択的にＴi等のイオン注入を行う。
【００２６】注入深さは、飛程が該電界緩和層２４に達
する深さとする。Ｔiイオンは該薄キャップ層領域２１
６の直下、および、該高抵抗化領域２１５の直下の電界
緩和層２１７に到達し、この部分のｐ濃度も低下させる
ことが可能となる。適宜イオン注入後のアニールを施し
たあと、該高抵抗化領域２１５の外周に選択的にｐ型化
領域２１３をＺｎ拡散もしくはＢeイオン注入により形
成する。その後、パッシベーション膜２１８、ｐ・ｎ電
極２１９,２２０を形成し、基板２１を１５０μｍ程度
に鏡面研磨後、ＡＲコート２２１を形成する。以上のプ
ロセスにより本発明の第２の実施例のプレーナ型アバラ
ンシェフォトダイオードが製作される。
する深さとする。Ｔiイオンは該薄キャップ層領域２１
６の直下、および、該高抵抗化領域２１５の直下の電界
緩和層２１７に到達し、この部分のｐ濃度も低下させる
ことが可能となる。適宜イオン注入後のアニールを施し
たあと、該高抵抗化領域２１５の外周に選択的にｐ型化
領域２１３をＺｎ拡散もしくはＢeイオン注入により形
成する。その後、パッシベーション膜２１８、ｐ・ｎ電
極２１９,２２０を形成し、基板２１を１５０μｍ程度
に鏡面研磨後、ＡＲコート２２１を形成する。以上のプ
ロセスにより本発明の第２の実施例のプレーナ型アバラ
ンシェフォトダイオードが製作される。
【００２７】本素子では、広ダイナミックレンジ設計の
層構造(電界緩和層２４にて制御)素子においても、増倍
暗電流が１０〜２０ｎＡ程度の低暗電流で、高速(ＧＢ
積１２０ＧＨｚ)な特性が確認され、さらには、暗電流
の経時的安定性も、例えば２００℃のエージングでも１
０００時間経過後も暗電流の増加が全くない高信頼な特
性が確認された。
層構造(電界緩和層２４にて制御)素子においても、増倍
暗電流が１０〜２０ｎＡ程度の低暗電流で、高速(ＧＢ
積１２０ＧＨｚ)な特性が確認され、さらには、暗電流
の経時的安定性も、例えば２００℃のエージングでも１
０００時間経過後も暗電流の増加が全くない高信頼な特
性が確認された。
【００２８】上記のように実施例１および２では、増倍
層にＩnＡlＡs／ＩnＡlＧaＡs超格子、電界緩和層にＩn
Ｐを用いた素子構造で説明されているが、増倍層にＩn
ＡlＡs／ＩnＧaＡsＰ超格子、あるいは、ＩnＡlＡs／Ｉ
nＧaＡs超格子、あるいはＡlを含む半導体層(ＩnＡlＡ
s,ＩnＡlＡsＰ)、電界緩和層にＩnＡlＡs,ＩnＧaＡsＰ
を用いた素子構造、および、これらの組み合わせにより
構成される素子構造の場合においては、増倍層、および
電界緩和層が変化しているだけであり、本発明の構造を
実現するための作製手順、および得られた特性上の効果
は、全て同様であった。
層にＩnＡlＡs／ＩnＡlＧaＡs超格子、電界緩和層にＩn
Ｐを用いた素子構造で説明されているが、増倍層にＩn
ＡlＡs／ＩnＧaＡsＰ超格子、あるいは、ＩnＡlＡs／Ｉ
nＧaＡs超格子、あるいはＡlを含む半導体層(ＩnＡlＡ
s,ＩnＡlＡsＰ)、電界緩和層にＩnＡlＡs,ＩnＧaＡsＰ
を用いた素子構造、および、これらの組み合わせにより
構成される素子構造の場合においては、増倍層、および
電界緩和層が変化しているだけであり、本発明の構造を
実現するための作製手順、および得られた特性上の効果
は、全て同様であった。
【００２９】また、イオン注入するイオン種は実施例中
のものに限定されず、請求項１０および１２に記載のも
のを用いても、イオン注入種に依存する活性化アニール
条件を適宜最適化したものを用いるだけで、全て同様の
効果を得ることができる。
のものに限定されず、請求項１０および１２に記載のも
のを用いても、イオン注入種に依存する活性化アニール
条件を適宜最適化したものを用いるだけで、全て同様の
効果を得ることができる。
【００３０】さらに、実施例１および２では、エッチン
グ停止層を用いた場合を示しているが、エッチング停止
層がない場合も、通常のドライエッチング法を用いれ
ば、深さ方向の精度に支障なく同様の素子形状が形成で
きるので、本発明の趣旨と全く同様ということができ
る。
グ停止層を用いた場合を示しているが、エッチング停止
層がない場合も、通常のドライエッチング法を用いれ
ば、深さ方向の精度に支障なく同様の素子形状が形成で
きるので、本発明の趣旨と全く同様ということができ
る。
【００３１】また、本実施例を示す図には、裏面入射型
についてのみ説明されているが、説明されない表面入射
型の場合においても、原理上は本発明と全く同様であ
る。
についてのみ説明されているが、説明されない表面入射
型の場合においても、原理上は本発明と全く同様であ
る。
【００３２】さらに本実施例では、ＳＩ-ＩnＰ基板を用
いて説明されているが、本発明は、原理的には基板の導
電性に限定されない。すなわちｎ型、もしくはｐ型のＩ
nＰ基板を用いても同様の効果を得ることができる。
いて説明されているが、本発明は、原理的には基板の導
電性に限定されない。すなわちｎ型、もしくはｐ型のＩ
nＰ基板を用いても同様の効果を得ることができる。
【００３３】
【発明の効果】上記のように本発明によって、信頼性の
高い、製作トレランスの大きい、プレーナ型ＡＰＤの製
作が可能となり、２.５〜１０Ｇｂ／ｓの高信頼な高感
度受光素子が実現し、幹線系光通信システム用等に好適
に利用される。
高い、製作トレランスの大きい、プレーナ型ＡＰＤの製
作が可能となり、２.５〜１０Ｇｂ／ｓの高信頼な高感
度受光素子が実現し、幹線系光通信システム用等に好適
に利用される。
【図１】本発明の素子構造を示す模式断面図。
【図２】本発明の素子構造を示す模式断面図。
【図３】本発明の素子の電位分布を示す模式断面図。
【図４】従来素子の電位分布を示す模式断面図。
【図５】本発明の深さ方向の電界分布を示す図。
【図６】第１の従来例の素子構造を示す模式断面図。
【図７】第２の従来例の素子構造を示す模式断面図。
【図８】第３の従来例の素子構造を示す模式断面図。
１１ 半導体基板 １２ 第１導電型半導体バッファ層 １３ 第１導電型半導体光吸収層 １４ 第１導電型半導体電界緩和層 １５ 半導体増倍層 １６ 第３半導体エッチング停止層 １７ 第２導電型第２半導体キャップ層 １８ 第２導電型第２半導体エッチング停止層 １９ 第２導電型第１半導体エッチング停止層 １１０ 第２導電型第１半導体キャップ層 １１１ 第２導電型半導体コタクト層 １１２ 受光領域 １１３ 第１導電型化領域 １１４ 円環状分離溝 １１５ 薄い第２導電型円環状キャップ層 １１６ 薄い第２導電型円環状キャップ層直下の第１
導電型電界緩和層 １１７ 外周部分の第１導電型電界緩和層 １１８ パッシベーション膜 １１９ ｐ電極 １２０ ｎ電極 １２１ ＡＲコート ２１ 半導体基板 ２２ 第１導電型半導体バッファ層 ２３ 第１導電型半導体光吸収層 ２４ 第１導電型半導体電界緩和層 ２５ 半導体増倍層 ２７ 第２導電型第２半導体キャップ層 ２８ 第２導電型半導体エッチング停止層 ２１０ 第２導電型第１半導体キャップ層 ２１１ 第２導電型半導体コタクト層 ２１２ 受光領域 ２１３ 第１導電型化領域 ２１４ 円環状分離溝 ２１５ 高抵抗化領域 ２１６ 薄い第２導電型円環状キャップ層直下の第１
導電型電界緩和層 ２１７ 外周部分の第１導電型電界緩和層 ２１８ パッシベーション膜 ２１９ ｐ電極 ２２０ ｎ電極 ２２１ ＡＲコート ３１ 半導体基板 ３２ 第１導電型半導体バッファ層 ３３ 第１導電型半導体光吸収層 ３４ 第１導電型半導体電界緩和層 ３５ 半導体増倍層 ３６ 第２導電型半導体キャップ層(エッチング停止
層がない場合。図１における１６,１８,１９を省略し、
１７と１１０を一体化した層) ３７ 第２導電型半導体コタクト層 ３８ 受光領域 ３９ 第１導電型化領域 ３１０ 円環状分離溝 ３１１ 薄い第２導電型円環状キャップ層 ３１２ 薄い円環状キャップ層直下の低濃度化された
電界緩和層領域 ３１３ 低濃度化された電界緩和層領域 ３１４ パッシベーション膜 ３１５ 等電位線 ４１ 半導体基板 ４２ 第１導電型半導体バッファ層 ４３ 第１導電型半導体光吸収層 ４４ 第１導電型半導体電界緩和層 ４５ 半導体増倍層 ４６ 第２電型半導体キャップ層 ４７ 第２導電型半導体コタクト層 ４８ 受光領域 ４９ 第１導電型化領域 ４１０ 円環状分離溝 ４１１ 低濃度化された電界緩和層領域 ４１２ パッシベーション膜 ４１３ 等電位線 ５１ 受光部中心の深さ方向電界分布 ５２ ガードリング部の深さ方向電界分布 ６１ 半絶縁性ＩnＰ基板 ６２ ｐ+型バッファ層 ６３ ｐ-型ＩnＧaＡs光吸収層 ６４ ｐ型ＩnＰ電界緩和層 ６５ ノンドープＩnＡlＡs／ＩnＡlＧaＡs超格子増
倍層 ６６ ｎ+型ＩnＡlＡsキャップ層 ６７ ｎ+型ＩnＧaＡsコンタクト層 ６８ 円環状分離溝 ６９ ｐ型化領域 ６１０ ガードリング ６１１ ｐ電極 ６１２ ｎ電極 ６１３ パッシベーション膜 ６１４ ＡＲコート ７１ ｎ+型ＧaＡs基板 ７２ ｎ+型ＡlＧaＡs層 ７３ ｎ型ＧaＡs層 ７３' ｎ型ＧaＡs層 ７４ ｎ型ＡlＧaＡs層 ７４' ｎ型ＡlＧaＡs層 ７５ 絶縁膜 ７５' 絶縁膜 ７６ Ｚn拡散層 ７７ ｐｎ接合面 ７８ ｐ電極 ７９ ｎ電極 ７１０ 基板エッチング面 ８１ ｎ+型ＩnＰ基板 ８２ ｎ型ＩnＰバッファ層 ８３ ｎ型ＩnＧaＡs層 ８４ ｎ型ＩnＧaＡsＰ価電子帯不連続緩和層 ８５ ｎ-型ＩnＰ層 ８６ Ｓiイオン注入によるｎ型ＩnＰ増倍領域 ８７ ｎ-型ＩnＰ再成長層 ８８ ガードリング領域 ８９ ｐ型化拡散領域 ８１０ ＡＲコート ８１１ ｐ電極 ８１２ ｎ電極
導電型電界緩和層 １１７ 外周部分の第１導電型電界緩和層 １１８ パッシベーション膜 １１９ ｐ電極 １２０ ｎ電極 １２１ ＡＲコート ２１ 半導体基板 ２２ 第１導電型半導体バッファ層 ２３ 第１導電型半導体光吸収層 ２４ 第１導電型半導体電界緩和層 ２５ 半導体増倍層 ２７ 第２導電型第２半導体キャップ層 ２８ 第２導電型半導体エッチング停止層 ２１０ 第２導電型第１半導体キャップ層 ２１１ 第２導電型半導体コタクト層 ２１２ 受光領域 ２１３ 第１導電型化領域 ２１４ 円環状分離溝 ２１５ 高抵抗化領域 ２１６ 薄い第２導電型円環状キャップ層直下の第１
導電型電界緩和層 ２１７ 外周部分の第１導電型電界緩和層 ２１８ パッシベーション膜 ２１９ ｐ電極 ２２０ ｎ電極 ２２１ ＡＲコート ３１ 半導体基板 ３２ 第１導電型半導体バッファ層 ３３ 第１導電型半導体光吸収層 ３４ 第１導電型半導体電界緩和層 ３５ 半導体増倍層 ３６ 第２導電型半導体キャップ層(エッチング停止
層がない場合。図１における１６,１８,１９を省略し、
１７と１１０を一体化した層) ３７ 第２導電型半導体コタクト層 ３８ 受光領域 ３９ 第１導電型化領域 ３１０ 円環状分離溝 ３１１ 薄い第２導電型円環状キャップ層 ３１２ 薄い円環状キャップ層直下の低濃度化された
電界緩和層領域 ３１３ 低濃度化された電界緩和層領域 ３１４ パッシベーション膜 ３１５ 等電位線 ４１ 半導体基板 ４２ 第１導電型半導体バッファ層 ４３ 第１導電型半導体光吸収層 ４４ 第１導電型半導体電界緩和層 ４５ 半導体増倍層 ４６ 第２電型半導体キャップ層 ４７ 第２導電型半導体コタクト層 ４８ 受光領域 ４９ 第１導電型化領域 ４１０ 円環状分離溝 ４１１ 低濃度化された電界緩和層領域 ４１２ パッシベーション膜 ４１３ 等電位線 ５１ 受光部中心の深さ方向電界分布 ５２ ガードリング部の深さ方向電界分布 ６１ 半絶縁性ＩnＰ基板 ６２ ｐ+型バッファ層 ６３ ｐ-型ＩnＧaＡs光吸収層 ６４ ｐ型ＩnＰ電界緩和層 ６５ ノンドープＩnＡlＡs／ＩnＡlＧaＡs超格子増
倍層 ６６ ｎ+型ＩnＡlＡsキャップ層 ６７ ｎ+型ＩnＧaＡsコンタクト層 ６８ 円環状分離溝 ６９ ｐ型化領域 ６１０ ガードリング ６１１ ｐ電極 ６１２ ｎ電極 ６１３ パッシベーション膜 ６１４ ＡＲコート ７１ ｎ+型ＧaＡs基板 ７２ ｎ+型ＡlＧaＡs層 ７３ ｎ型ＧaＡs層 ７３' ｎ型ＧaＡs層 ７４ ｎ型ＡlＧaＡs層 ７４' ｎ型ＡlＧaＡs層 ７５ 絶縁膜 ７５' 絶縁膜 ７６ Ｚn拡散層 ７７ ｐｎ接合面 ７８ ｐ電極 ７９ ｎ電極 ７１０ 基板エッチング面 ８１ ｎ+型ＩnＰ基板 ８２ ｎ型ＩnＰバッファ層 ８３ ｎ型ＩnＧaＡs層 ８４ ｎ型ＩnＧaＡsＰ価電子帯不連続緩和層 ８５ ｎ-型ＩnＰ層 ８６ Ｓiイオン注入によるｎ型ＩnＰ増倍領域 ８７ ｎ-型ＩnＰ再成長層 ８８ ガードリング領域 ８９ ｐ型化拡散領域 ８１０ ＡＲコート ８１１ ｐ電極 ８１２ ｎ電極
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119
Claims (12)
- 【請求項１】 半導体基板に、第１導電型半導体バッフ
ァ層、第１導電型半導体光吸収層、第１導電型半導体電
界緩和層、半導体増倍層、第２導電型半導体キャップ
層、第２導電型半導体コンタクト層からなる積層構造、
および受光領域の外周部分に表面より少なくとも前記第
１導電型半導体電界緩和層に達する深さの第１導電型化
領域、さらには前記受光領域上の第２導電型半導体キャ
ップ層と該第１導電型化領域の間に、深さが前記第２導
電型半導体コンタクト層とキャップ層の厚さ和に相当す
る円環状の分離溝領域、を具備するプレーナ型アバラン
シェフォトダイオードにおいて、該円環状分離溝に内接
し受光領域の外周に位置する第２導電型半導体キャップ
層の円環状領域が、前記半導体増倍層の厚さと同じかそ
れ以下に薄く形成され、且つ円環状キャップ領域の直下
に位置する第１導電型半導体電界緩和層のキャリア濃度
が、その外周領域の電界緩和層とともに前記受光領域の
第１導電型電界緩和層のキャリア濃度より小さく形成さ
れてなることを特徴とする、プレーナ型アバランシェフ
ォトダイオード。 - 【請求項２】 前記半導体増倍層と第２導電型半導体キ
ャップ層の間に、第１のエッチング停止層を設けてなる
ことを特徴とする、請求項１記載のプレーナ型アバラン
シェフォトダイオード。 - 【請求項３】 前記第２導電型半導体キャップ層を、積
層方向に分割し、その中間に第２、第３のエッチング停
止層を設けてなることを特徴とする、請求項１または２
記載のプレーナ型アバランシェフォトダイオード。 - 【請求項４】 半導体基板に、第１導電型半導体バッフ
ァ層、第１導電型半導体光吸収層、第１導電型半導体電
界緩和層、半導体増倍層、第２導電型半導体キャップ
層、第２導電型半導体コンタクト層からなる積層構造、
および受光領域の外周部分に表面より少なくとも前記第
１導電型半導体電界緩和層に達する深さの第１導電型化
領域、さらには前記受光領域上の第２導電型半導体キャ
ップ層と該第１導電型化領域の間に、深さが前記第２導
電型半導体コンタクト層よりは深く、該キャップ層より
は浅い分離用円環状溝領域を有し、且つ該分離用円環状
溝領域を同心円上に２分割して形成した外側円環領域
に、深さが前記半導体増倍層に達する高抵抗領域、を具
備するプレーナ型アバランシェフォトダイオードにおい
て、内側円環状領域の直下に位置する前記第１導電型半
導体電界緩和層のキャリア濃度が、その外周領域の電界
緩和層とともに、前記受光領域の第１導電型電界緩和層
のキャリア濃度より小さく形成されてなることを特徴と
する、プレーナ型アバランシェフォトダイオード。 - 【請求項５】 前記第２導電型半導体キャップ層を、積
層方向に分割し、その中間に第１のエッチング停止層を
設けてなることを特徴とする、請求項４記載のプレーナ
型アバランシェフォトダイオード。 - 【請求項６】 前記半導体増倍層が、ＩnＡlＡs、もし
くはＩnＡlＡsＰ、もしくはＩnＡlＡsを含む半導体混
晶、もしくはＩnＡlＡs／ＩnＡlＧaＡs超格子、ＩnＡl
Ａs／ＩnＧaＡs超格子、あるいはＩnＡlＡs／ＩnＧaＡs
Ｐ超格子のいずれかにより構成されてなることを特徴と
する、請求項１ないし５のいずれかに記載のプレーナ型
アバランシェフォトダイオード。 - 【請求項７】 前記第２導電型半導体電界緩和層が、Ｉ
nＰ、もしくはＩnＧaＡsＰ、もしくはＩnＡlＡs、もし
くはＩnＡlＧaＡs、もしくはＩnＡlＡsＰのいずれかに
より構成されてなることを特徴とする、請求項１ないし
６のいずれかに記載のプレーナ型アバランシェフォトダ
イオード。 - 【請求項８】 前記素子構造における第１エッチング停
止層が、ＩnＰから構成されてなることを特徴とする、
請求項２または３記載のプレーナ型アバランシェフォト
ダイオード。 - 【請求項９】 前記素子構造における第２エッチング停
止層がＩnＰ、第３エッチングストップ層がＩnＧaＡs、
もしくはＩnＡlＧaＡｓから構成されてなることを特徴
とする、請求項３記載のプレーナ型アバランシェフォト
ダイオード。 - 【請求項１０】 前記高抵抗領域の形成のために、Ｔi,
Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,Ｂ,Ａr,Ｎ,Ｃのいずれか、あるい
は、それらの組み合わせからなるイオン注入、もしくは
不純物拡散を用いて形成されてなることを特徴とする、
請求項４または５記載のプレーナ型アバランシェフォト
ダイオード。 - 【請求項１１】 前記素子構造における第１エッチング
停止層が、ＩnＰから構成されてなることを特徴とす
る、請求項５記載のプレーナ型アバランシェフォトダイ
オード。 - 【請求項１２】 前記キャリア濃度が変調された電界緩
和層領域の形成のために、Ｔi,Ｆe,Ｃo,Ｏ,Ｈ,Ｈe,Ｂ,
Ａr,Ｎ,Ｃのいずれか、あるいはそれらの組み合わせか
らなるイオン注入、もしくは不純物拡散を用いて形成さ
れてなることを特徴とする、請求項１ないし１１のいず
れかに記載のプレーナ型アバランシェフォトダイオー
ド。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12609698A JP3177962B2 (ja) | 1998-05-08 | 1998-05-08 | プレーナ型アバランシェフォトダイオード |
| US09/294,085 US6229162B1 (en) | 1998-05-08 | 1999-04-19 | Planar-type avalanche photodiode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12609698A JP3177962B2 (ja) | 1998-05-08 | 1998-05-08 | プレーナ型アバランシェフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330530A JPH11330530A (ja) | 1999-11-30 |
| JP3177962B2 true JP3177962B2 (ja) | 2001-06-18 |
Family
ID=14926518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12609698A Expired - Fee Related JP3177962B2 (ja) | 1998-05-08 | 1998-05-08 | プレーナ型アバランシェフォトダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6229162B1 (ja) |
| JP (1) | JP3177962B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384462B1 (en) * | 2000-12-06 | 2002-05-07 | Nova Crystals, Inc. | Planar hetero-interface photodetector |
| US7072557B2 (en) * | 2001-12-21 | 2006-07-04 | Infinera Corporation | InP-based photonic integrated circuits with Al-containing waveguide cores and InP-based array waveguide gratings (AWGs) and avalanche photodiodes (APDs) and other optical components containing an InAlGaAs waveguide core |
| JP4938221B2 (ja) * | 2002-02-01 | 2012-05-23 | ピコメトリックス インコーポレイテッド | プレーナ・アバランシェ・フォトダイオード |
| CN100474634C (zh) * | 2002-02-01 | 2009-04-01 | 派克米瑞斯公司 | 改进的光电探测器 |
| JP2005516414A (ja) * | 2002-02-01 | 2005-06-02 | ピコメトリックス インコーポレイテッド | 充電制御アバランシェ・フォトダイオードおよびその製造方法 |
| US6846172B2 (en) * | 2002-06-07 | 2005-01-25 | The Procter & Gamble Company | Embossing apparatus |
| US6794631B2 (en) * | 2002-06-07 | 2004-09-21 | Corning Lasertron, Inc. | Three-terminal avalanche photodiode |
| US6906358B2 (en) * | 2003-01-30 | 2005-06-14 | Epir Technologies, Inc. | Nonequilibrium photodetector with superlattice exclusion layer |
| WO2005006421A1 (ja) * | 2003-07-15 | 2005-01-20 | Nikko Materials Co., Ltd. | エピタキシャル成長方法 |
| JP4306508B2 (ja) * | 2004-03-29 | 2009-08-05 | 三菱電機株式会社 | アバランシェフォトダイオード |
| JP4611066B2 (ja) | 2004-04-13 | 2011-01-12 | 三菱電機株式会社 | アバランシェフォトダイオード |
| JP4370203B2 (ja) * | 2004-05-25 | 2009-11-25 | 三菱電機株式会社 | 半導体素子 |
| CN100573925C (zh) * | 2005-05-18 | 2009-12-23 | 三菱电机株式会社 | 雪崩光电二极管 |
| US20080012087A1 (en) * | 2006-04-19 | 2008-01-17 | Henri Dautet | Bonded wafer avalanche photodiode and method for manufacturing same |
| JP4671981B2 (ja) * | 2007-03-20 | 2011-04-20 | パナソニック株式会社 | 光半導体装置 |
| US8030684B2 (en) * | 2007-07-18 | 2011-10-04 | Jds Uniphase Corporation | Mesa-type photodetectors with lateral diffusion junctions |
| US7893464B2 (en) * | 2008-03-28 | 2011-02-22 | Jds Uniphase Corporation | Semiconductor photodiode and method of manufacture thereof |
| US8008688B2 (en) * | 2008-04-01 | 2011-08-30 | Jds Uniphase Corporation | Photodiode and method of fabrication |
| JP2010199558A (ja) * | 2009-01-27 | 2010-09-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP2013080728A (ja) * | 2010-01-07 | 2013-05-02 | Hitachi Ltd | アバランシェフォトダイオード及びそれを用いた受信機 |
| US8368159B2 (en) | 2011-07-08 | 2013-02-05 | Excelitas Canada, Inc. | Photon counting UV-APD |
| WO2019053877A1 (ja) | 2017-09-15 | 2019-03-21 | 三菱電機株式会社 | 半導体受光素子およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658283A (en) * | 1979-10-16 | 1981-05-21 | Mitsubishi Electric Corp | Manufacture of avalanche photodiode |
| JPS62176175A (ja) * | 1986-01-29 | 1987-08-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPH02248081A (ja) | 1989-03-22 | 1990-10-03 | Toshiba Corp | アバランシェフォトダイオード及びその製造方法 |
| JP2941349B2 (ja) * | 1990-04-06 | 1999-08-25 | 株式会社日立製作所 | 超格子ａｐｄ |
| JPH04312986A (ja) * | 1991-03-26 | 1992-11-04 | Mitsubishi Electric Corp | 半導体装置 |
| JPH06151942A (ja) * | 1992-11-11 | 1994-05-31 | Mitsubishi Electric Corp | 半導体受光素子及びその製造方法 |
| US5288989A (en) * | 1993-04-02 | 1994-02-22 | General Electric Company | Avalanche photodiode with moisture resistant passivation coating disposed to cover the outer periphery of the photodiode body except at a selected top contact area |
| JP2762939B2 (ja) | 1994-03-22 | 1998-06-11 | 日本電気株式会社 | 超格子アバランシェフォトダイオード |
| FR2719417B1 (fr) * | 1994-04-28 | 1996-07-19 | Person Henri Le | Composant à hétérostructure semi-conductrice, commande par la lumière pour la génération d'oscillations hyperfréquences. |
| JP3091903B2 (ja) * | 1994-08-17 | 2000-09-25 | セイコーインスツルメンツ株式会社 | アバランシェ・フォト・ダイオード及びその製造方法 |
| JP2885164B2 (ja) | 1996-01-22 | 1999-04-19 | 日本電気株式会社 | 超格子アバランシェフォトダイオード |
| JP3828982B2 (ja) * | 1997-04-14 | 2006-10-04 | 三菱電機株式会社 | 半導体受光素子 |
-
1998
- 1998-05-08 JP JP12609698A patent/JP3177962B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-19 US US09/294,085 patent/US6229162B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6229162B1 (en) | 2001-05-08 |
| JPH11330530A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177962B2 (ja) | プレーナ型アバランシェフォトダイオード | |
| US4651187A (en) | Avalanche photodiode | |
| US5552629A (en) | Superlattice avalance photodiode | |
| US6104047A (en) | Avalanche photodiode with thin built-in depletion region | |
| US8274096B2 (en) | Semiconductor device and method | |
| EP3229279B1 (en) | Avalanche photodiode | |
| US5610416A (en) | Avalanche photodiode with epitaxially regrown guard rings | |
| US8039918B2 (en) | Semiconductor photo detector | |
| US5539221A (en) | Staircase avalanche photodiode | |
| US20100133637A1 (en) | Avalanche photodiode | |
| US8659053B2 (en) | Semiconductor light detecting element | |
| US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
| US20130154045A1 (en) | Avalanche photodiode | |
| JP2006040919A (ja) | アバランシェフォトダイオード | |
| JP3675223B2 (ja) | アバランシェフォトダイオードとその製造方法 | |
| KR20030026495A (ko) | 애벌랜치 포토다이오드 | |
| US10658538B2 (en) | Optical detection device | |
| JP2937166B2 (ja) | アバランシェフォトダイオード | |
| JPH11330536A (ja) | 半導体受光素子 | |
| JPS6358382B2 (ja) | ||
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JP2885164B2 (ja) | 超格子アバランシェフォトダイオード | |
| JPS59163878A (ja) | 半導体受光装置 | |
| JP2763352B2 (ja) | 半導体受光素子 | |
| JPS63198383A (ja) | 半導体受光装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |