JP3172052B2 - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JP3172052B2 JP3172052B2 JP33708094A JP33708094A JP3172052B2 JP 3172052 B2 JP3172052 B2 JP 3172052B2 JP 33708094 A JP33708094 A JP 33708094A JP 33708094 A JP33708094 A JP 33708094A JP 3172052 B2 JP3172052 B2 JP 3172052B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- circuit
- delay
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル加入者線伝
送方式において、受信信号をサンプリングする際のタイ
ミングを高精度に抽出するためのタイミング抽出回路に
関する。
送方式において、受信信号をサンプリングする際のタイ
ミングを高精度に抽出するためのタイミング抽出回路に
関する。
【０００２】
【従来の技術】従来、信号を受信する受信期間における
タイミング制御情報をシリアルメモリーを用いて保持
し、タイミング抽出情報の得られない無信号期間におい
ては、シリアルメモリーからのタイミング制御情報でタ
イミング制御を行なうようにしていた。
タイミング制御情報をシリアルメモリーを用いて保持
し、タイミング抽出情報の得られない無信号期間におい
ては、シリアルメモリーからのタイミング制御情報でタ
イミング制御を行なうようにしていた。
【０００３】以下、図４を参照して、従来のタイミング
抽出回路について説明する。図４は従来のタイミング抽
出回路の構成を示す構成図である。図４において、４１
はタイミング発生回路から出力した受信信号に対するタ
イミング信号の位相の比較を行なう位相比較器であり、
４２は受信信号のフレーム同期をとるためのフレーム同
期信号を出力するフレーム同期回路である。４６はフレ
ーム同期回路４２から出力されたフレーム同期信号に対
応する受信期間において、位相比較器４１から出力され
たタイミング制御情報（進み又は遅れ情報パルス）を保
持し、それをシリアルに出力するシリアルメモリーであ
る。
抽出回路について説明する。図４は従来のタイミング抽
出回路の構成を示す構成図である。図４において、４１
はタイミング発生回路から出力した受信信号に対するタ
イミング信号の位相の比較を行なう位相比較器であり、
４２は受信信号のフレーム同期をとるためのフレーム同
期信号を出力するフレーム同期回路である。４６はフレ
ーム同期回路４２から出力されたフレーム同期信号に対
応する受信期間において、位相比較器４１から出力され
たタイミング制御情報（進み又は遅れ情報パルス）を保
持し、それをシリアルに出力するシリアルメモリーであ
る。
【０００４】４３はシリアルメモリー４６から出力した
タイミング制御情報と位相比較器４１から出力したタイ
ミング制御情報（進み又は遅れ情報パルス）とに応答
し、その受信期間において、位相比較器４１から出力さ
れたタイミング制御情報を計数（又は保持積算）し、一
定数になったら制御情報（位相進み信号（ＵＰ２）、位
相遅れ信号（ＤＯＷＮ２）パルス）を出力するシーケン
シャルフィルタ、４４は発振回路４５の出力を分周して
タイミング信号を出力するタイミング発生回路であり、
シーケンシャルフィルタ４３の出力に応じ、出力するタ
イミング信号の周波数を変化させる。
タイミング制御情報と位相比較器４１から出力したタイ
ミング制御情報（進み又は遅れ情報パルス）とに応答
し、その受信期間において、位相比較器４１から出力さ
れたタイミング制御情報を計数（又は保持積算）し、一
定数になったら制御情報（位相進み信号（ＵＰ２）、位
相遅れ信号（ＤＯＷＮ２）パルス）を出力するシーケン
シャルフィルタ、４４は発振回路４５の出力を分周して
タイミング信号を出力するタイミング発生回路であり、
シーケンシャルフィルタ４３の出力に応じ、出力するタ
イミング信号の周波数を変化させる。
【０００５】このようにして、受信期間におけるタイミ
ング制御情報をシリアルメモリー４６に保持しておき、
そのシリアルメモリー４６が保持しているタイミング制
御情報をタイミング情報が得られない送信期間で出力す
るようにしたことにより、受信期間と同一のタイミング
制御を行なうことができるほか、タイミング情報のない
受信期間においても、タイミングを保持することができ
る。すなわち、従来のタイミング抽出回路においても、
以上説明したようにして、必要とするタイミング情報を
抽出することができる。
ング制御情報をシリアルメモリー４６に保持しておき、
そのシリアルメモリー４６が保持しているタイミング制
御情報をタイミング情報が得られない送信期間で出力す
るようにしたことにより、受信期間と同一のタイミング
制御を行なうことができるほか、タイミング情報のない
受信期間においても、タイミングを保持することができ
る。すなわち、従来のタイミング抽出回路においても、
以上説明したようにして、必要とするタイミング情報を
抽出することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のタイミング抽出回路においては、１つの受信期間全
部に亘るシリアルメモリー４６を具備しておかなければ
ならず、回路規模が大きくなってしまうという問題があ
った。又、周波数偏差量と実際の受信信号が有するタイ
ミングジッタとを同一に扱っているため、精度のよいタ
イミング抽出が不可能であるという問題があった。
来のタイミング抽出回路においては、１つの受信期間全
部に亘るシリアルメモリー４６を具備しておかなければ
ならず、回路規模が大きくなってしまうという問題があ
った。又、周波数偏差量と実際の受信信号が有するタイ
ミングジッタとを同一に扱っているため、精度のよいタ
イミング抽出が不可能であるという問題があった。
【０００７】本発明は、上記の問題に鑑みてなされたも
ので、ディジタル加入者線伝送方式において、サンプリ
ングタイムの抽出を小さな回路規模により容易且つ高精
度に実現することができるタイミング抽出回路を提供す
ることを目的とする。
ので、ディジタル加入者線伝送方式において、サンプリ
ングタイムの抽出を小さな回路規模により容易且つ高精
度に実現することができるタイミング抽出回路を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明によるタイミング
抽出回路は、上記の目的を達成するため、周波数偏差量
検出手段として偏差補正量計数カウンタを設け、偏差補
正制御手段として偏差補正量平滑回路を設けることによ
り、周波数偏差分を実際の受信信号が有するジッタと分
離してタイミング制御を行なうようにしたことを特徴と
するものである。
抽出回路は、上記の目的を達成するため、周波数偏差量
検出手段として偏差補正量計数カウンタを設け、偏差補
正制御手段として偏差補正量平滑回路を設けることによ
り、周波数偏差分を実際の受信信号が有するジッタと分
離してタイミング制御を行なうようにしたことを特徴と
するものである。
【０００９】また、本発明によるタイミング抽出回路
は、上記の目的を達成するため、周波数偏差量検出手段
として位相差検出回路を設け、偏差補正制御手段として
偏差補正量平滑回路を設けるようにしたことにより、周
波数偏差分を実際の受信信号が有するジッタと分離して
タイミング制御を行なうようにしたことを特徴とするも
のである。
は、上記の目的を達成するため、周波数偏差量検出手段
として位相差検出回路を設け、偏差補正制御手段として
偏差補正量平滑回路を設けるようにしたことにより、周
波数偏差分を実際の受信信号が有するジッタと分離して
タイミング制御を行なうようにしたことを特徴とするも
のである。
【００１０】また、本発明によるタイミング抽出回路
は、上記の目的を達成するため、周波数偏差量検出手段
として位相差検出回路を設け、偏差補正制御手段として
位相制御回路を設けるようにしたことにより、周波数偏
差分を実際の受信信号が有するジッタと分離してタイミ
ング制御を行なうようにしたことを特徴とするものであ
る。
は、上記の目的を達成するため、周波数偏差量検出手段
として位相差検出回路を設け、偏差補正制御手段として
位相制御回路を設けるようにしたことにより、周波数偏
差分を実際の受信信号が有するジッタと分離してタイミ
ング制御を行なうようにしたことを特徴とするものであ
る。
【００１１】本発明によるタイミング抽出回路は、上記
からわかるように、その目的を達成するため、基本的に
は、従来技術におけるような大きな回路のシリアルメモ
リーを使用せず、その代わり周波数偏差量検出手段及び
偏差補正制御手段を備えたものであって、以下のように
構成される。
からわかるように、その目的を達成するため、基本的に
は、従来技術におけるような大きな回路のシリアルメモ
リーを使用せず、その代わり周波数偏差量検出手段及び
偏差補正制御手段を備えたものであって、以下のように
構成される。
【００１２】すなわち、本発明によるタイミング抽出回
路は、受信信号とタイミング信号の位相を比較して受信
信号の進み計数値と遅れ計数値とからなるタイミング制
御信号を出力する位相比較器と、受信フレームを検出し
てフレーム同期を示すフレーム同期信号を出力するフレ
ーム同期回路と、フレーム同期信号の発生に応答してタ
イミング信号と受信信号との周波数又は位相の偏差を検
出する周波数偏差量検出手段と、前記偏差からタイミン
グ信号の補正量を出力する偏差補正制御手段と、位相比
較器からタイミング制御信号を受信し偏差補正制御手段
から偏差補正量制御信号を受信して計数し位相の進み及
び遅れを示す制御信号を出力するシーケンシャルフィル
タと、シーケンシャルフィルタからの制御信号が示す進
み又は遅れにより発振回路から出力された発振信号を制
御してタイミング信号の周波数を変更可能に出力するタ
イミング発生回路とからなり、タイミング信号の受信信
号対にする進み又は遅れを計数し、該進み又は遅れに対
応してタイミング信号の周波数を調整するようにしたこ
とを特徴とするものである。
路は、受信信号とタイミング信号の位相を比較して受信
信号の進み計数値と遅れ計数値とからなるタイミング制
御信号を出力する位相比較器と、受信フレームを検出し
てフレーム同期を示すフレーム同期信号を出力するフレ
ーム同期回路と、フレーム同期信号の発生に応答してタ
イミング信号と受信信号との周波数又は位相の偏差を検
出する周波数偏差量検出手段と、前記偏差からタイミン
グ信号の補正量を出力する偏差補正制御手段と、位相比
較器からタイミング制御信号を受信し偏差補正制御手段
から偏差補正量制御信号を受信して計数し位相の進み及
び遅れを示す制御信号を出力するシーケンシャルフィル
タと、シーケンシャルフィルタからの制御信号が示す進
み又は遅れにより発振回路から出力された発振信号を制
御してタイミング信号の周波数を変更可能に出力するタ
イミング発生回路とからなり、タイミング信号の受信信
号対にする進み又は遅れを計数し、該進み又は遅れに対
応してタイミング信号の周波数を調整するようにしたこ
とを特徴とするものである。
【００１３】また、本発明によるタイミング抽出回路
は、上記の目的を達成するため、受信信号とタイミング
信号の位相を比較して受信信号の進み計数値と遅れ計数
値とからなるタイミング制御信号を出力する位相比較器
と、受信フレームを検出してフレーム同期を示すフレー
ム同期信号を出力するフレーム同期回路と、フレーム同
期信号の発生に応答して前記位相比較器から出力された
タイミング制御信号の進み計数値と遅れ計数値との差か
らなる偏差補正量信号を出力する偏差補正量計数カウン
タと、偏差補正量信号を受けて該信号が示す値に応じた
値の偏差補正量制御信号を１フレームを通して分散出力
する偏差補正平滑回路と、受信期間において前記位相比
較器からタイミング制御信号を受信し及び偏差補正平滑
回路から偏差補正量制御信号を受信して計数し所定の値
となったとき位相の進み及び遅れを示す制御信号を出力
するシーケンシャルフィルタと、シーケンシャルフィル
タからの制御信号が示す進み又は遅れにより発振回路か
ら出力された発振信号を制御してタイミング信号の周波
数を変更可能に出力するタイミング発生回路とからな
り、タイミング信号の受信信号に対する進み又は遅れを
計数し、該進み又は遅れに対応してタイミング信号の周
波数を調整するようにしたことを特徴とするものであ
る。
は、上記の目的を達成するため、受信信号とタイミング
信号の位相を比較して受信信号の進み計数値と遅れ計数
値とからなるタイミング制御信号を出力する位相比較器
と、受信フレームを検出してフレーム同期を示すフレー
ム同期信号を出力するフレーム同期回路と、フレーム同
期信号の発生に応答して前記位相比較器から出力された
タイミング制御信号の進み計数値と遅れ計数値との差か
らなる偏差補正量信号を出力する偏差補正量計数カウン
タと、偏差補正量信号を受けて該信号が示す値に応じた
値の偏差補正量制御信号を１フレームを通して分散出力
する偏差補正平滑回路と、受信期間において前記位相比
較器からタイミング制御信号を受信し及び偏差補正平滑
回路から偏差補正量制御信号を受信して計数し所定の値
となったとき位相の進み及び遅れを示す制御信号を出力
するシーケンシャルフィルタと、シーケンシャルフィル
タからの制御信号が示す進み又は遅れにより発振回路か
ら出力された発振信号を制御してタイミング信号の周波
数を変更可能に出力するタイミング発生回路とからな
り、タイミング信号の受信信号に対する進み又は遅れを
計数し、該進み又は遅れに対応してタイミング信号の周
波数を調整するようにしたことを特徴とするものであ
る。
【００１４】また、本発明によるタイミング抽出回路
は、上記の目的を達成するため、受信信号とタイミング
信号の位相を比較して受信信号の進み計数値と遅れ計数
値とからなるタイミング制御信号を出力する位相比較器
と、受信フレームを検出してフレーム同期を示すフレー
ム同期信号を出力するフレーム同期回路と、フレーム同
期信号の予測値に応答してフレーム同期信号と受信信号
のフレーム先頭ビットとの位相差を発振回路から出力さ
れた発振信号により計数して位相差信号を出力する位相
差検出回路と、位相差信号を受けて該信号が示す値に応
じた値の偏差補正量制御信号を１フレームを通して分散
出力する偏差補正平滑回路と、受信期間においては位相
比較器からタイミング制御信号を受信し及び偏差補正平
滑回路から偏差補正量制御信号を受信して計数し所定の
値となったとき位相の進み及び遅れを示す制御信号を出
力するシーケンシャルフィルタと、シーケンシャルフィ
ルタからの制御信号が示す進み又は遅れにより発振回路
から出力された発振信号を制御してタイミング信号の周
波数を変更可能に出力するタイミング発生回路とからな
り、フレーム同期信号とフレーム先頭ビットとの間の位
相差を発振信号により計数して受信信号に対するタイミ
ング信号の進み又は遅れを検出し、該進み又は遅れに対
応してタイミング信号の周波数を調整するようにしたこ
とを特徴とするものである。
は、上記の目的を達成するため、受信信号とタイミング
信号の位相を比較して受信信号の進み計数値と遅れ計数
値とからなるタイミング制御信号を出力する位相比較器
と、受信フレームを検出してフレーム同期を示すフレー
ム同期信号を出力するフレーム同期回路と、フレーム同
期信号の予測値に応答してフレーム同期信号と受信信号
のフレーム先頭ビットとの位相差を発振回路から出力さ
れた発振信号により計数して位相差信号を出力する位相
差検出回路と、位相差信号を受けて該信号が示す値に応
じた値の偏差補正量制御信号を１フレームを通して分散
出力する偏差補正平滑回路と、受信期間においては位相
比較器からタイミング制御信号を受信し及び偏差補正平
滑回路から偏差補正量制御信号を受信して計数し所定の
値となったとき位相の進み及び遅れを示す制御信号を出
力するシーケンシャルフィルタと、シーケンシャルフィ
ルタからの制御信号が示す進み又は遅れにより発振回路
から出力された発振信号を制御してタイミング信号の周
波数を変更可能に出力するタイミング発生回路とからな
り、フレーム同期信号とフレーム先頭ビットとの間の位
相差を発振信号により計数して受信信号に対するタイミ
ング信号の進み又は遅れを検出し、該進み又は遅れに対
応してタイミング信号の周波数を調整するようにしたこ
とを特徴とするものである。
【００１５】また、本発明によるタイミング抽出回路
は、上記の目的を達成するため、受信信号とタイミング
信号の位相を比較して受信信号の進み計数値と遅れ計数
値とからなるタイミング制御信号を出力する位相比較器
と、受信フレームを検出してフレーム同期を示すフレー
ム同期信号を出力するフレーム同期回路と、フレーム同
期信号の予測値に応答してフレーム同期信号と受信信号
のフレーム先頭ビットとの位相差を前記発振回路から出
力された発振信号により計数して位相差信号を出力する
位相差検出回路と、位相差信号を受けて保持しフレーム
同期信号から判断した次の送信期間において位相差信号
に対応する値を示す位相差制御信号を出力する位相差制
御回路と、受信期間において位相比較器からタイミング
制御信号を受信して計数し位相の進み及び遅れを示す制
御信号を出力するシーケンシャルフィルタと、シーケン
シャルフィルタ及び位相差制御回路からの制御信号が示
す進み又は遅れにより発振回路から出力された発振信号
を制御して、タイミング信号の周波数を変更可能に出力
するタイミング発生回路とからなり、フレーム同期信号
とフレーム先頭ビットとの間の位相差を発振信号により
計数して受信信号に対するタイミング信号の進み又は遅
れを検出して保持し、次に続く送信期間において進み又
は遅れに対応してタイミング信号の周波数を調整するよ
うにしたことを特徴とするものである。
は、上記の目的を達成するため、受信信号とタイミング
信号の位相を比較して受信信号の進み計数値と遅れ計数
値とからなるタイミング制御信号を出力する位相比較器
と、受信フレームを検出してフレーム同期を示すフレー
ム同期信号を出力するフレーム同期回路と、フレーム同
期信号の予測値に応答してフレーム同期信号と受信信号
のフレーム先頭ビットとの位相差を前記発振回路から出
力された発振信号により計数して位相差信号を出力する
位相差検出回路と、位相差信号を受けて保持しフレーム
同期信号から判断した次の送信期間において位相差信号
に対応する値を示す位相差制御信号を出力する位相差制
御回路と、受信期間において位相比較器からタイミング
制御信号を受信して計数し位相の進み及び遅れを示す制
御信号を出力するシーケンシャルフィルタと、シーケン
シャルフィルタ及び位相差制御回路からの制御信号が示
す進み又は遅れにより発振回路から出力された発振信号
を制御して、タイミング信号の周波数を変更可能に出力
するタイミング発生回路とからなり、フレーム同期信号
とフレーム先頭ビットとの間の位相差を発振信号により
計数して受信信号に対するタイミング信号の進み又は遅
れを検出して保持し、次に続く送信期間において進み又
は遅れに対応してタイミング信号の周波数を調整するよ
うにしたことを特徴とするものである。
【００１６】
【作用】本発明によるタイミング抽出回路は、以上説明
したように構成することによって、ディジタル加入者線
伝送方式において、周波数又は位相の偏差量のみを処理
するようにしたことにより回路規模を小さくすることが
できると共に、周波数又は位相の偏差分に対するタイミ
ング制御を受信信号が実際に有するジッタに対するタイ
ミング制御から分離するようにしたことにより、より安
定した高精度のタイミング抽出を実現することができ
る。
したように構成することによって、ディジタル加入者線
伝送方式において、周波数又は位相の偏差量のみを処理
するようにしたことにより回路規模を小さくすることが
できると共に、周波数又は位相の偏差分に対するタイミ
ング制御を受信信号が実際に有するジッタに対するタイ
ミング制御から分離するようにしたことにより、より安
定した高精度のタイミング抽出を実現することができ
る。
【００１７】
【実施例】以下、添付図面、図１乃至図３に基づき本発
明の実施例を詳細に説明する。図１は本発明の第１の実
施例におけるタイミング抽出回路の構成を示すブロック
図、図２は本発明の第２の実施例におけるタイミング抽
出回路の構成を示すブロック図、図３は本発明の第３の
実施例におけるタイミング抽出回路の構成を示すブロッ
ク図である。
明の実施例を詳細に説明する。図１は本発明の第１の実
施例におけるタイミング抽出回路の構成を示すブロック
図、図２は本発明の第２の実施例におけるタイミング抽
出回路の構成を示すブロック図、図３は本発明の第３の
実施例におけるタイミング抽出回路の構成を示すブロッ
ク図である。
【００１８】先ず、図１を参照して、本発明の第１の実
施例におけるタイミング抽出回路について詳細に説明す
る。図１において、１１はタイミング発生回路１４が出
力するタイミング信号に対する受信信号の位相の比較を
行い、タイミング制御信号を出力する位相比較器であ
る。このタイミング制御信号は位相進み信号（パルス
（ＵＰ１））と位相遅れ信号（パルス（ＤＯＷＮ１））
とからなり、それぞれ選択的に、位相進みを示す場合は
正（負でもよい）の位相進み信号（ＵＰ１）を発生し、
位相遅れを示す場合は正（負でもよい）の位相遅れ信号
（ＤＯＷＮ１）を発生する。
施例におけるタイミング抽出回路について詳細に説明す
る。図１において、１１はタイミング発生回路１４が出
力するタイミング信号に対する受信信号の位相の比較を
行い、タイミング制御信号を出力する位相比較器であ
る。このタイミング制御信号は位相進み信号（パルス
（ＵＰ１））と位相遅れ信号（パルス（ＤＯＷＮ１））
とからなり、それぞれ選択的に、位相進みを示す場合は
正（負でもよい）の位相進み信号（ＵＰ１）を発生し、
位相遅れを示す場合は正（負でもよい）の位相遅れ信号
（ＤＯＷＮ１）を発生する。
【００１９】また、１２はタイミング信号を基準に受信
信号からフレーム同期を検出してフレーム同期信号を出
力するフレーム同期回路である。このフレーム同期信号
はその受信期間または受信フレーム中はオンである。１
６はフレーム同期信号のオン期間中、その受信期間にお
ける位相比較器１１から出力したタイミング制御信号
（位相進み信号（ＵＰ１））及び（位相遅れ信号（ＤＯ
ＷＮ１））を計数して、位相進み信号（ＵＰ１）の計数
値と位相遅れ信号（ＤＯＷＮ１）の計数値との差の計数
値からなる偏差補正量信号を出力する偏差補正量計数カ
ウンタである。
信号からフレーム同期を検出してフレーム同期信号を出
力するフレーム同期回路である。このフレーム同期信号
はその受信期間または受信フレーム中はオンである。１
６はフレーム同期信号のオン期間中、その受信期間にお
ける位相比較器１１から出力したタイミング制御信号
（位相進み信号（ＵＰ１））及び（位相遅れ信号（ＤＯ
ＷＮ１））を計数して、位相進み信号（ＵＰ１）の計数
値と位相遅れ信号（ＤＯＷＮ１）の計数値との差の計数
値からなる偏差補正量信号を出力する偏差補正量計数カ
ウンタである。
【００２０】又、１７は偏差補正量計数カウンタ１６か
ら受信した偏差補正量信号の値（進みか遅れとそのカウ
ント数を示す）に対応する偏差補正制御信号を出力する
偏差補正平滑回路であって、その偏差補正制御信号は進
みか遅れかを示す偏差補正量信号の値に対応する数のパ
ルスを１フレームを通して分散出力する。
ら受信した偏差補正量信号の値（進みか遅れとそのカウ
ント数を示す）に対応する偏差補正制御信号を出力する
偏差補正平滑回路であって、その偏差補正制御信号は進
みか遅れかを示す偏差補正量信号の値に対応する数のパ
ルスを１フレームを通して分散出力する。
【００２１】１３はシーケンシャルフィルタであり、現
行受信期間中に位相比較器１１から出力したタイミング
制御信号を２つのオア回路（進みまたは遅れ用）を通し
て受信し、及び前記偏差補正平滑回路１７から偏差補正
量制御信号（進みまたは遅れのパルス数）を受信してそ
れぞれのパルス数を計数（又は保持積算）し、所定の値
に達したときに前記位相の進み及び遅れを示す制御信号
（ＵＰ２及びＤＯＷＮ２）を出力するようにしたことに
より、入力した偏差補正量制御信号の値に反映した値の
制御信号（ＵＰ２及びＤＯＷＮ２）をタイミング発生回
路に出力して現行受信フレームの位相補正を行う。
行受信期間中に位相比較器１１から出力したタイミング
制御信号を２つのオア回路（進みまたは遅れ用）を通し
て受信し、及び前記偏差補正平滑回路１７から偏差補正
量制御信号（進みまたは遅れのパルス数）を受信してそ
れぞれのパルス数を計数（又は保持積算）し、所定の値
に達したときに前記位相の進み及び遅れを示す制御信号
（ＵＰ２及びＤＯＷＮ２）を出力するようにしたことに
より、入力した偏差補正量制御信号の値に反映した値の
制御信号（ＵＰ２及びＤＯＷＮ２）をタイミング発生回
路に出力して現行受信フレームの位相補正を行う。
【００２２】１５は一定周波数のパルス信号を出力する
発振回路、１４はシーケンシャルフィルタ１３からの制
御信号（ＵＰ２及びＤＯＷＮ２）を受けてその数値に従
い、発振回路１５の出力パルス信号を分周して上記のタ
イミング信号を生成するタイミング発生回路である。
発振回路、１４はシーケンシャルフィルタ１３からの制
御信号（ＵＰ２及びＤＯＷＮ２）を受けてその数値に従
い、発振回路１５の出力パルス信号を分周して上記のタ
イミング信号を生成するタイミング発生回路である。
【００２３】次に、同じく図１を参照して、第１の実施
例におけるタイミング抽出回路の動作について説明す
る。偏差補正量計数カウンタ１６はフレーム同期回路１
２からのフレーム同期信号に対応する受信期間中、位相
比較器１１から出力したタイミング制御信号からその受
信期間中における偏差補正量を計数して偏差補正量信号
を出力する。偏差補正量計数の方法としては、本実施例
では、例として、タイミング制御信号の位相進み信号
（ＵＰ１）と位相遅れ信号（ＤＯＷＮ１）の発生回数差
を計数する方法を採用した。この計数方法の場合、偏差
補正量計数カウンタ１６の最初の偏差補正量信号の出力
後は周波数偏差量に対する制御が既に行なわれているた
め、出力した偏差補正量信号が正確であれば、偏差補正
量計数カウンタ１６が計数するタイミング制御信号（Ｕ
Ｐ１及びＤＯＷＮ１）の発生回数差は０となる。他方、
０以外になった場合には、偏差補正量信号を微調整して
出力する。このように、最初の偏差補正量信号を出力し
た以後は、タイミング制御信号に応じて微調整を行な
う。
例におけるタイミング抽出回路の動作について説明す
る。偏差補正量計数カウンタ１６はフレーム同期回路１
２からのフレーム同期信号に対応する受信期間中、位相
比較器１１から出力したタイミング制御信号からその受
信期間中における偏差補正量を計数して偏差補正量信号
を出力する。偏差補正量計数の方法としては、本実施例
では、例として、タイミング制御信号の位相進み信号
（ＵＰ１）と位相遅れ信号（ＤＯＷＮ１）の発生回数差
を計数する方法を採用した。この計数方法の場合、偏差
補正量計数カウンタ１６の最初の偏差補正量信号の出力
後は周波数偏差量に対する制御が既に行なわれているた
め、出力した偏差補正量信号が正確であれば、偏差補正
量計数カウンタ１６が計数するタイミング制御信号（Ｕ
Ｐ１及びＤＯＷＮ１）の発生回数差は０となる。他方、
０以外になった場合には、偏差補正量信号を微調整して
出力する。このように、最初の偏差補正量信号を出力し
た以後は、タイミング制御信号に応じて微調整を行な
う。
【００２４】偏差補正平滑回路１７は偏差補正量計数カ
ウンタ１６から出力した偏差補正量信号から周波数偏差
量を算出し、周波数偏差量を１フレーム期間で一様に補
正するように、偏差補正制御信号を出力する。位相比較
器１１から出力したタイミング制御信号（ＵＰ１、ＤＯ
ＷＮ１）と、偏差補正平滑回路１７から出力した偏差補
正制御信号とをＯＲ回路を通してシーケンシャルフィル
タ１３へ入力する。シーケンシャルフィルタ１３はそれ
ら入力した信号を計数して制御信号（ＵＰ２、ＤＯＷＮ
２）を出力し、その制御信号によりタイミング発生回路
１４を制御する。
ウンタ１６から出力した偏差補正量信号から周波数偏差
量を算出し、周波数偏差量を１フレーム期間で一様に補
正するように、偏差補正制御信号を出力する。位相比較
器１１から出力したタイミング制御信号（ＵＰ１、ＤＯ
ＷＮ１）と、偏差補正平滑回路１７から出力した偏差補
正制御信号とをＯＲ回路を通してシーケンシャルフィル
タ１３へ入力する。シーケンシャルフィルタ１３はそれ
ら入力した信号を計数して制御信号（ＵＰ２、ＤＯＷＮ
２）を出力し、その制御信号によりタイミング発生回路
１４を制御する。
【００２５】以上説明したように、第１の実施例によれ
ば、受信期間中、位相比較器１１からのタイミング制御
信号によりシーケンシャルフィルタ１３を介してタイミ
ング発生回路１４を制御し、同時に、偏差補正量計数カ
ウンタ１６において、位相比較器１１から出力されたタ
イミング制御信号（ＵＰ１、ＤＯＷＮ１）から偏差補正
量（位相進み計数（ＵＰ１）と位相遅れ計数（ＤＯＷＮ
１）との差）を計数して差の計数値からなる偏差補正量
信号を出力し、偏差補正平滑回路１７が該信号を受け
て、その送信期間中、該偏差補正量に応じた偏差補正制
御信号をシーケンシャルフィルタ１３を介し一様に出力
して各フレームごとに周波数偏差を補正するようにした
ことにより、周波数の偏差分を実際の受信信号が有する
ジッタと分離したタイミング制御を行うことができ、安
定した高精度のタイミング抽出を実行することができ
る。
ば、受信期間中、位相比較器１１からのタイミング制御
信号によりシーケンシャルフィルタ１３を介してタイミ
ング発生回路１４を制御し、同時に、偏差補正量計数カ
ウンタ１６において、位相比較器１１から出力されたタ
イミング制御信号（ＵＰ１、ＤＯＷＮ１）から偏差補正
量（位相進み計数（ＵＰ１）と位相遅れ計数（ＤＯＷＮ
１）との差）を計数して差の計数値からなる偏差補正量
信号を出力し、偏差補正平滑回路１７が該信号を受け
て、その送信期間中、該偏差補正量に応じた偏差補正制
御信号をシーケンシャルフィルタ１３を介し一様に出力
して各フレームごとに周波数偏差を補正するようにした
ことにより、周波数の偏差分を実際の受信信号が有する
ジッタと分離したタイミング制御を行うことができ、安
定した高精度のタイミング抽出を実行することができ
る。
【００２６】次に、図２を参照して、本発明の第２の実
施例におけるタイミング抽出回路について詳細に説明す
る。上記第１の実施例によるタイミング抽出回路はタイ
ミング制御という観点から周波数の偏差量を求めるよう
にしているが、本第２の実施例におけるタイミング抽出
回路は受信期間の開始において、受信信号とタイミング
信号の位相ずれを受信フレームの先頭ビットで検出し、
その位相ずれから周波数の偏差量を求めるようにしたも
のである。
施例におけるタイミング抽出回路について詳細に説明す
る。上記第１の実施例によるタイミング抽出回路はタイ
ミング制御という観点から周波数の偏差量を求めるよう
にしているが、本第２の実施例におけるタイミング抽出
回路は受信期間の開始において、受信信号とタイミング
信号の位相ずれを受信フレームの先頭ビットで検出し、
その位相ずれから周波数の偏差量を求めるようにしたも
のである。
【００２７】図２において、図１のものと同一の符号を
付した構成成分は同一のものであるから、それら構成成
分に対する再度の説明は省略する。第２の実施例におけ
る特徴は、前述のように、周波数偏差量検出手段として
第１の実施例で使用した偏差補正量計数カウンタ１７の
代わりに、フレーム同期信号（予測値）と受信信号との
位相差を検出する位相差検出回路２６を装備したことで
ある。
付した構成成分は同一のものであるから、それら構成成
分に対する再度の説明は省略する。第２の実施例におけ
る特徴は、前述のように、周波数偏差量検出手段として
第１の実施例で使用した偏差補正量計数カウンタ１７の
代わりに、フレーム同期信号（予測値）と受信信号との
位相差を検出する位相差検出回路２６を装備したことで
ある。
【００２８】次に、上記同様図２を参照して、第２の実
施例におけるタイミング抽出回路の動作について説明す
る。ここでも、上記同様、第１の実施例の要素と同一要
素にかかる動作は第１の実施例の場合と同様であるから
詳細な説明は省略する。本実施例における位相差検出回
路２６はフレーム同期回路１２から受信したフレーム同
期信号（前のフレームの終了時において予測した予測
値）の受信に応答して、そのフレーム同期信号と外部か
ら直接受信した受信信号のフレーム先頭ビットとの間の
位相差を発振回路１５から出力した発振信号により計数
して求め、その位相差の計数値を位相差信号として偏差
補正平滑回路１７に出力する。それ以外のタイミング抽
出回路の動作は第１の実施例におけるものと同様であ
る。
施例におけるタイミング抽出回路の動作について説明す
る。ここでも、上記同様、第１の実施例の要素と同一要
素にかかる動作は第１の実施例の場合と同様であるから
詳細な説明は省略する。本実施例における位相差検出回
路２６はフレーム同期回路１２から受信したフレーム同
期信号（前のフレームの終了時において予測した予測
値）の受信に応答して、そのフレーム同期信号と外部か
ら直接受信した受信信号のフレーム先頭ビットとの間の
位相差を発振回路１５から出力した発振信号により計数
して求め、その位相差の計数値を位相差信号として偏差
補正平滑回路１７に出力する。それ以外のタイミング抽
出回路の動作は第１の実施例におけるものと同様であ
る。
【００２９】この位相差検出回路２６も上記第１の実施
例による偏差補正量計数カウンタと同様に、最初の位相
差信号を出力した以後はフレームごとに検出するフレー
ム先頭ビットにおける位相差の大きさに応じて微調整処
理を行なうのみとする。
例による偏差補正量計数カウンタと同様に、最初の位相
差信号を出力した以後はフレームごとに検出するフレー
ム先頭ビットにおける位相差の大きさに応じて微調整処
理を行なうのみとする。
【００３０】次に、図３を参照して、本発明の第３の実
施例におけるタイミング抽出回路について詳細に説明す
る。図３において、図１及び図２のものと同一の符号を
付した構成成分は同一のものであるから、それら構成成
分に対する再度の説明は省略する。また、第３の実施例
における特徴は、前述のように、偏差補正制御手段とし
て、上記第２の実施例では偏差補正平滑回路１７を使用
したが、本第３の実施例では、受信期間において位相差
検出回路２６から受信した位相のずれを示す位相差信号
を保持し次の送信期間でそれを位相の補正に使用するよ
うにした位相差制御回路３７を採用したことである。
施例におけるタイミング抽出回路について詳細に説明す
る。図３において、図１及び図２のものと同一の符号を
付した構成成分は同一のものであるから、それら構成成
分に対する再度の説明は省略する。また、第３の実施例
における特徴は、前述のように、偏差補正制御手段とし
て、上記第２の実施例では偏差補正平滑回路１７を使用
したが、本第３の実施例では、受信期間において位相差
検出回路２６から受信した位相のずれを示す位相差信号
を保持し次の送信期間でそれを位相の補正に使用するよ
うにした位相差制御回路３７を採用したことである。
【００３１】すなわち、第３の実施例では、周波数偏差
量検出手段として位相差検出回路２６を備え、偏差補正
制御手段（周波数補正制御手段）として位相差制御回路
３７を装備するようにした。本実施例における位相差検
出回路２６は、フレーム同期回路１２から受信したフレ
ーム同期信号（前のフレームの終了において予測した予
測値）の受信に応答して、そのフレーム同期信号と外部
から直接受信した受信信号のフレーム先頭ビットとの間
の位相差を発振回路１５から出力した発振信号により計
数して求め、その位相差の計数値を位相差信号として位
相差制御回路３７に出力する。
量検出手段として位相差検出回路２６を備え、偏差補正
制御手段（周波数補正制御手段）として位相差制御回路
３７を装備するようにした。本実施例における位相差検
出回路２６は、フレーム同期回路１２から受信したフレ
ーム同期信号（前のフレームの終了において予測した予
測値）の受信に応答して、そのフレーム同期信号と外部
から直接受信した受信信号のフレーム先頭ビットとの間
の位相差を発振回路１５から出力した発振信号により計
数して求め、その位相差の計数値を位相差信号として位
相差制御回路３７に出力する。
【００３２】位相差制御回路３７は、フレーム同期回路
１２から出力されたフレーム同期信号に対応して、タイ
ミング位相ずれ（周波数偏差による）を示す位相差検出
回路２６からの位相差信号（位相差に対応する計数値を
含む）を受けて保持しておき、次の受信フレームのフレ
ーム先頭ビット信号の入力前の送信期間において、前の
受信期間で検出した位相差分を補正する位相差制御信号
を出力するようにした。つまり、送信期間で生じるタイ
ミング位相ずれ（位相差）を予め検出し、その検出した
位相ずれに応じて、次に受信するフレームのフレーム先
頭ビットを入力する前の送信期間中にその位相を補正し
ようとするものである。尚、位相差制御回路３７におい
ては、フレーム同期信号を受信することにより、それか
ら次の送信期間を判断する。
１２から出力されたフレーム同期信号に対応して、タイ
ミング位相ずれ（周波数偏差による）を示す位相差検出
回路２６からの位相差信号（位相差に対応する計数値を
含む）を受けて保持しておき、次の受信フレームのフレ
ーム先頭ビット信号の入力前の送信期間において、前の
受信期間で検出した位相差分を補正する位相差制御信号
を出力するようにした。つまり、送信期間で生じるタイ
ミング位相ずれ（位相差）を予め検出し、その検出した
位相ずれに応じて、次に受信するフレームのフレーム先
頭ビットを入力する前の送信期間中にその位相を補正し
ようとするものである。尚、位相差制御回路３７におい
ては、フレーム同期信号を受信することにより、それか
ら次の送信期間を判断する。
【００３３】また、本実施例における位相差制御回路３
７は、シーケンシャルフィルタ１３におけるような所望
の機能（位相差信号を保持し所定の制御信号を出力す
る）を有するため、その出力はシーケンシャルフィルタ
１３を通さずに、制御信号を直接タイミング発生回路１
４に出力する。尚、上記以外のタイミング抽出回路の動
作は第２の実施例におけるものと同様である。
７は、シーケンシャルフィルタ１３におけるような所望
の機能（位相差信号を保持し所定の制御信号を出力す
る）を有するため、その出力はシーケンシャルフィルタ
１３を通さずに、制御信号を直接タイミング発生回路１
４に出力する。尚、上記以外のタイミング抽出回路の動
作は第２の実施例におけるものと同様である。
【００３４】この場合も、位相差検出回路２６は、上記
第２の実施例と同様、最初の位相差信号を出力した以後
はフレームごとに検出するフレーム先頭ビットにおける
位相差の大きさに応じて微調整処理を行なうようにす
る。
第２の実施例と同様、最初の位相差信号を出力した以後
はフレームごとに検出するフレーム先頭ビットにおける
位相差の大きさに応じて微調整処理を行なうようにす
る。
【００３５】
【発明の効果】本発明によるタイミング抽出回路は、以
上の説明から明らかなように、周波数又は位相の偏差量
のみを処理することにより回路規模を小さくすることが
できると共に、周波数又は位相の偏差分に対するタイミ
ング制御を受信信号が実際に有するジッタに対するタイ
ミング制御から分離するようにしたことにより、より安
定した高精度のサンプリングタイムの抽出を実現するこ
とができる。
上の説明から明らかなように、周波数又は位相の偏差量
のみを処理することにより回路規模を小さくすることが
できると共に、周波数又は位相の偏差分に対するタイミ
ング制御を受信信号が実際に有するジッタに対するタイ
ミング制御から分離するようにしたことにより、より安
定した高精度のサンプリングタイムの抽出を実現するこ
とができる。
【００３６】また、本発明によるタイミング抽出回路
は、周波数偏差量検出手段として偏差補正量計数カウン
タを設け、偏差補正制御手段として偏差補正量平滑回路
を設けたことにより、簡単な回路で周波数又は位相の偏
差分に対するタイミング制御をジッタに対するタイミン
グ制御から分離することができ、より安定した高精度の
サンプリングタイムの抽出を実現することができる。
は、周波数偏差量検出手段として偏差補正量計数カウン
タを設け、偏差補正制御手段として偏差補正量平滑回路
を設けたことにより、簡単な回路で周波数又は位相の偏
差分に対するタイミング制御をジッタに対するタイミン
グ制御から分離することができ、より安定した高精度の
サンプリングタイムの抽出を実現することができる。
【００３７】また、本発明によるタイミング抽出回路
は、周波数偏差量検出手段として位相差検出回路を設
け、偏差補正制御手段として偏差補正量平滑回路を設け
たことにより、周波数又は位相の偏差分に対するタイミ
ング制御をジッタに対するタイミング制御から分離する
ことができ、より安定した高精度且つ厳密なサンプリン
グタイムの抽出を実現することができる。
は、周波数偏差量検出手段として位相差検出回路を設
け、偏差補正制御手段として偏差補正量平滑回路を設け
たことにより、周波数又は位相の偏差分に対するタイミ
ング制御をジッタに対するタイミング制御から分離する
ことができ、より安定した高精度且つ厳密なサンプリン
グタイムの抽出を実現することができる。
【００３８】また、本発明によるタイミング抽出回路
は、周波数偏差量検出手段として位相差検出回路を設
け、偏差補正制御手段として位相制御回路を設けたこと
により、周波数又は位相の偏差分に対するタイミング制
御をジッタに対するタイミング制御から分離することが
でき、大きな周波数偏差でも、高精度にサンプリングタ
イムを補正することができる。
は、周波数偏差量検出手段として位相差検出回路を設
け、偏差補正制御手段として位相制御回路を設けたこと
により、周波数又は位相の偏差分に対するタイミング制
御をジッタに対するタイミング制御から分離することが
でき、大きな周波数偏差でも、高精度にサンプリングタ
イムを補正することができる。
【図１】本発明の第１の実施例におけるタイミング抽出
回路の構成を示すブロック図
回路の構成を示すブロック図
【図２】本発明の第２の実施例におけるタイミング抽出
回路の構成を示すブロック図
回路の構成を示すブロック図
【図３】本発明の第３の実施例におけるタイミング抽出
回路の構成を示すブロック図
回路の構成を示すブロック図
【図４】従来のタイミング抽出回路の構成を示すブロッ
ク図
ク図
１１ 位相比較器 １２ フレーム同期回路 １３ シーケンシャルフィルタ １４ タイミング発生回路 １５ 発振回路 １６ 偏差補正量計数カウンタ １７ 偏差補正平滑回路 ２６ 位相差検出回路 ３７ 位相差制御回路 ４１ 位相比較器 ４２ フレーム同期回路 ４３ シーケンシャルフィルタ ４４ タイミング発生回路 ４５ 発振回路 ４６ シリアルメモリー
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−59115（ＪＰ，Ａ) 特開 平８−125645（ＪＰ，Ａ) 特開 平４−68625（ＪＰ，Ａ) 特表 平５−506554（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/033 H04B 1/10 H04L 7/08
Claims (4)
- 【請求項１】受信信号とタイミング信号の位相を比較し
て受信信号の進み計数値と遅れ計数値とからなるタイミ
ング制御信号を出力する位相比較器と、受信フレームを
検出してフレーム同期を示すフレーム同期信号を出力す
るフレーム同期回路と、前記フレーム同期信号の発生に
応答してタイミング信号と受信信号との周波数又は位相
の偏差を検出する周波数偏差量検出手段と、前記偏差か
らタイミング信号の補正量を出力する偏差補正制御手段
と、前記位相比較器からタイミング制御信号を受信し前
記偏差補正制御手段から偏差補正量制御信号を受信して
計数し前記位相の進み及び遅れを示す制御信号を出力す
るシーケンシャルフィルタと、前記シーケンシャルフィ
ルタからの制御信号が示す進み又は遅れにより前記発振
回路から出力された発振信号を制御してタイミング信号
の周波数を変更可能に出力するタイミング発生回路とか
らなり、タイミング信号の受信信号に対する進み又は遅
れを計数し、該進み又は遅れに対応してタイミング信号
の周波数を調整するようにしたことを特徴とするタイミ
ング抽出回路。 - 【請求項２】受信信号とタイミング信号の位相を比較し
て受信信号の進み計数値と遅れ計数値とからなるタイミ
ング制御信号を出力する位相比較器と、受信フレームを
検出してフレーム同期を示すフレーム同期信号を出力す
るフレーム同期回路と、前記フレーム同期信号の発生に
応答して前記位相比較器から出力されたタイミング制御
信号の進み計数値と遅れ計数値との差からなる偏差補正
量信号を出力する偏差補正量計数カウンタと、前記偏差
補正量信号を受けて該信号が示す値に応じた値の偏差補
正量制御信号を１フレームを通して分散出力する偏差補
正平滑回路と、受信期間において前記位相比較器からタ
イミング制御信号を受信し及び前記偏差補正平滑回路か
ら偏差補正量制御信号を受信して計数し所定の値となっ
たとき前記位相の進み及び遅れを示す制御信号を出力す
るシーケンシャルフィルタと、前記シーケンシャルフィ
ルタからの制御信号が示す進み又は遅れにより前記発振
回路から出力された発振信号を制御してタイミング信号
の周波数を変更可能に出力するタイミング発生回路とか
らなり、タイミング信号の受信信号に対する進み又は遅
れを計数し、該進み又は遅れに対応してタイミング信号
の周波数を調整するようにしたことを特徴とするタイミ
ング抽出回路。 - 【請求項３】受信信号とタイミング信号の位相を比較し
て受信信号の進み計数値と遅れ計数値とからなるタイミ
ング制御信号を出力する位相比較器と、受信フレームを
検出してフレーム同期を示すフレーム同期信号を出力す
るフレーム同期回路と、前記フレーム同期信号の予測値
に応答してフレーム同期信号と受信信号のフレーム先頭
ビットとの位相差を前記発振回路から出力された発振信
号により計数して位相差信号を出力する位相差検出回路
と、前記位相差信号を受けて該信号が示す値に応じた値
の偏差補正量制御信号を１フレームを通して分散出力す
る偏差補正平滑回路と、受信期間においては前記位相比
較器からタイミング制御信号を受信し及び前記偏差補正
平滑回路から偏差補正量制御信号を受信して計数し所定
の値となったとき前記位相の進み及び遅れを示す制御信
号を出力するシーケンシャルフィルタと、前記シーケン
シャルフィルタからの制御信号が示す進み又は遅れによ
り前記発振回路から出力された発振信号を制御してタイ
ミング信号の周波数を変更可能に出力するタイミング発
生回路とからなり、フレーム同期信号とフレーム先頭ビ
ットとの間の位相差を発振信号により計数して受信信号
に対するタイミング信号の進み又は遅れを検出し、該進
み又は遅れに対応してタイミング信号の周波数を調整す
るようにしたことを特徴とするタイミング抽出回路。 - 【請求項４】受信信号とタイミング信号の位相を比較し
て受信信号の進み計数値と遅れ計数値とからなるタイミ
ング制御信号を出力する位相比較器と、受信フレームを
検出してフレーム同期を示すフレーム同期信号を出力す
るフレーム同期回路と、前記フレーム同期信号の予測値
に応答してフレーム同期信号と受信信号のフレーム先頭
ビットとの位相差を前記発振回路から出力された発振信
号により計数して位相差信号を出力する位相差検出回路
と、前記位相差信号を受けて保持しフレーム同期信号か
ら判断した次の送信期間において前記位相差信号に対応
する値を示す位相差制御信号を出力する位相差制御回路
と、受信期間において前記位相比較器からタイミング制
御信号を受信して計数し前記位相の進み及び遅れを示す
制御信号を出力するシーケンシャルフィルタと、前記シ
ーケンシャルフィルタ及び位相差制御回路からの制御信
号が示す進み又は遅れにより前記発振回路から出力され
た発振信号を制御して、タイミング信号の周波数を変更
可能に出力するタイミング発生回路とからなり、フレー
ム同期信号とフレーム先頭ビットとの間の位相差を発振
信号により計数して受信信号に対するタイミング信号の
進み又は遅れを検出して保持し、次に続く送信期間にお
いて前記進み又は遅れに対応してタイミング信号の周波
数を調整するようにしたことを特徴とするタイミング抽
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33708094A JP3172052B2 (ja) | 1994-12-27 | 1994-12-27 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33708094A JP3172052B2 (ja) | 1994-12-27 | 1994-12-27 | タイミング抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186564A JPH08186564A (ja) | 1996-07-16 |
| JP3172052B2 true JP3172052B2 (ja) | 2001-06-04 |
Family
ID=18305253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33708094A Expired - Fee Related JP3172052B2 (ja) | 1994-12-27 | 1994-12-27 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172052B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016083333A (ja) * | 2014-10-24 | 2016-05-19 | 畑林工業株式会社 | 掃除道具用補助具 |
-
1994
- 1994-12-27 JP JP33708094A patent/JP3172052B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016083333A (ja) * | 2014-10-24 | 2016-05-19 | 畑林工業株式会社 | 掃除道具用補助具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186564A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0671828B1 (en) | Method and apparatus for improving the apparent accuracy of a data receiver clock circuit | |
| KR100259265B1 (ko) | 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치 | |
| CA2004842C (en) | Phase-lock loop circuit with improved output signal jitter performance | |
| JPH07182067A (ja) | ローカル発振器と基準信号との周波数差の検知装置 | |
| US5486792A (en) | Method and apparatus for calculating a divider in a digital phase lock loop | |
| JP2594484B2 (ja) | ディジタル信号受信装置及び方法 | |
| US6330031B1 (en) | Circuit for generating control signals | |
| JP3172052B2 (ja) | タイミング抽出回路 | |
| EP0927492B1 (en) | A delay correction circuit | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| JP2590694B2 (ja) | 同期切替装置 | |
| KR0158607B1 (ko) | 주파수 제어회로 | |
| JPH07303100A (ja) | 信号同期制御回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JP4032526B2 (ja) | Ｄｐｌｌ回路 | |
| JPS5936468B2 (ja) | 同期回路 | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| JPH07307727A (ja) | データ信号のサンプリング方法及びその回路 | |
| GB2360152A (en) | Control circuit arrangements | |
| JPH11220461A (ja) | 時刻品質情報検出装置及びその検出方法 | |
| JP2833844B2 (ja) | 位相保持回路 | |
| US20040239376A1 (en) | Continuously retraining sampler and method of use thereof | |
| US20030123573A1 (en) | Recovering data encoded in serial communication channels | |
| JPH11317731A (ja) | 受信装置 | |
| JPS62200836A (ja) | デ−タ取り込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |