JP3166714B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3166714B2 JP3166714B2 JP20356398A JP20356398A JP3166714B2 JP 3166714 B2 JP3166714 B2 JP 3166714B2 JP 20356398 A JP20356398 A JP 20356398A JP 20356398 A JP20356398 A JP 20356398A JP 3166714 B2 JP3166714 B2 JP 3166714B2
- Authority
- JP
- Japan
- Prior art keywords
- fluorine
- film
- ppm
- hsq
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、比誘電率の低いハ
イドロジェンシルセスキオキサン等を絶縁膜に用いた半
導体装置の製造方法に関する。
イドロジェンシルセスキオキサン等を絶縁膜に用いた半
導体装置の製造方法に関する。
【０００２】
【従来の技術】近年コンピュータを始めとして電子機器
の性能向上が著しい。これらの性能は、使用するＬＳＩ
の性能に大きく影響を受けるため、高性能のＬＳＩが必
要とされており、特に、ＬＳＩの信号処理高速化の要求
は年々高まっている。ＬＳＩの信号処理速度は、主にト
ランジスタ自体の動作速度及び配線での信号伝播遅延時
間の大小で決まってくる。
の性能向上が著しい。これらの性能は、使用するＬＳＩ
の性能に大きく影響を受けるため、高性能のＬＳＩが必
要とされており、特に、ＬＳＩの信号処理高速化の要求
は年々高まっている。ＬＳＩの信号処理速度は、主にト
ランジスタ自体の動作速度及び配線での信号伝播遅延時
間の大小で決まってくる。
【０００３】従来、大きく影響を及ぼしていたトランジ
スタの動作速度は、トランジスタのサイズを縮小化する
ことで向上させてきた。設計ルールが０．２５ミクロン
をきるＬＳＩでは、後者の配線の信号伝播遅延に関する
影響が大きく現れてきている。特に配線層が４層を超え
る多層配線層を有するＬＳＩデバイスにおいては、その
影響は特に大きなものとなっている。
スタの動作速度は、トランジスタのサイズを縮小化する
ことで向上させてきた。設計ルールが０．２５ミクロン
をきるＬＳＩでは、後者の配線の信号伝播遅延に関する
影響が大きく現れてきている。特に配線層が４層を超え
る多層配線層を有するＬＳＩデバイスにおいては、その
影響は特に大きなものとなっている。
【０００４】そこで、配線の信号伝播遅延を改善する方
法として、従来のシリコン酸化膜による層間絶縁膜に代
わり、比誘電率の低いフッ素含有シリコン酸化膜やポリ
イミド、ベンゾシクロブテンやハイドロジェンシルセス
キオキサン（以下ＨＳＱと略す）等が検討されている。
なかでも３．４〜２．８程度の比誘電率を得ることがで
きるＨＳＱは活発に開発が行われている。
法として、従来のシリコン酸化膜による層間絶縁膜に代
わり、比誘電率の低いフッ素含有シリコン酸化膜やポリ
イミド、ベンゾシクロブテンやハイドロジェンシルセス
キオキサン（以下ＨＳＱと略す）等が検討されている。
なかでも３．４〜２．８程度の比誘電率を得ることがで
きるＨＳＱは活発に開発が行われている。
【０００５】ＨＳＱはシリコン酸化膜のＳｉ−Ｏ結合の
一部をＳｉ―Ｈ結合で置き換えた形の樹脂であり、基板
上に塗布し加熱焼成することで層間絶縁膜として形成さ
れる。ＨＳＱ膜はそのほとんどが従来のシリコン酸化膜
と同様のＳｉ−Ｏ結合から形成されていることから、５
００℃程度まで誘電率が低い状態で耐熱性を有してい
る。しかし、ＨＳＱが低誘電率の特性を示すためには、
Ｓｉ−Ｈ結合の存在が不可欠であるため、塗布中および
塗布後の焼成条件が重要となってくる。特に焼成時の条
件は重要であり、酸素や水の存在の少ない条件で、窒素
等の雰囲気下で焼成しＳｉ−Ｈ結合が破壊されないよう
にする必要がある。
一部をＳｉ―Ｈ結合で置き換えた形の樹脂であり、基板
上に塗布し加熱焼成することで層間絶縁膜として形成さ
れる。ＨＳＱ膜はそのほとんどが従来のシリコン酸化膜
と同様のＳｉ−Ｏ結合から形成されていることから、５
００℃程度まで誘電率が低い状態で耐熱性を有してい
る。しかし、ＨＳＱが低誘電率の特性を示すためには、
Ｓｉ−Ｈ結合の存在が不可欠であるため、塗布中および
塗布後の焼成条件が重要となってくる。特に焼成時の条
件は重要であり、酸素や水の存在の少ない条件で、窒素
等の雰囲気下で焼成しＳｉ−Ｈ結合が破壊されないよう
にする必要がある。
【０００６】従来方法は、まずトランジスタ等の形成し
てあるシリコン基板上に配線を形成し、この配線上にプ
ラズマＣＶＤ法等によりシリコン酸化膜を形成する。続
いてＨＳＱを塗布機を用いて塗布し、ホットプレート等
で仮焼成したのち、焼成炉において焼成し、ＨＳＱによ
る層間絶縁膜を形成する。そして通常は、Ｓｉ―Ｈ結合
の解離を阻止するため、ホットプレートや焼成炉に窒素
等を導入しＨＳＱが酸素や水と反応しないようにしてい
る。
てあるシリコン基板上に配線を形成し、この配線上にプ
ラズマＣＶＤ法等によりシリコン酸化膜を形成する。続
いてＨＳＱを塗布機を用いて塗布し、ホットプレート等
で仮焼成したのち、焼成炉において焼成し、ＨＳＱによ
る層間絶縁膜を形成する。そして通常は、Ｓｉ―Ｈ結合
の解離を阻止するため、ホットプレートや焼成炉に窒素
等を導入しＨＳＱが酸素や水と反応しないようにしてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、塗布機
におけるホットプレートや、焼成炉中に微量に存在する
水等によりＳｉ−Ｈ結合は容易に分解され、Ｓｉ−ＯＨ
結合が形成されることがある。また、ＨＳＱを塗布する
基板自体にＢＰＳＧ等の水の含有量の多い膜を含んでい
る場合には、加熱処理中にそれらの膜から水が発生し、
ＨＳＱ中のＳｉ−Ｈ結合がＳｉ−ＯＨ結合に変換されて
しまうことがある。
におけるホットプレートや、焼成炉中に微量に存在する
水等によりＳｉ−Ｈ結合は容易に分解され、Ｓｉ−ＯＨ
結合が形成されることがある。また、ＨＳＱを塗布する
基板自体にＢＰＳＧ等の水の含有量の多い膜を含んでい
る場合には、加熱処理中にそれらの膜から水が発生し、
ＨＳＱ中のＳｉ−Ｈ結合がＳｉ−ＯＨ結合に変換されて
しまうことがある。
【０００８】また、正常にＨＳＱ膜を形成できた場合に
も、図７に示すように各種パターニングを形成する時に
使用したフォトレジストマスクを、剥離する際に実施さ
れる酸素プラズマ処理や、アミン系剥離液によるウェッ
ト処理によりＳｉ―Ｈ結合が壊され、Ｓｉ−ＯＨ結合が
形成される。これにより比誘電率が上昇するのみなら
ず、タングステン等のプラグ金属の埋め込み不良の原因
となる。
も、図７に示すように各種パターニングを形成する時に
使用したフォトレジストマスクを、剥離する際に実施さ
れる酸素プラズマ処理や、アミン系剥離液によるウェッ
ト処理によりＳｉ―Ｈ結合が壊され、Ｓｉ−ＯＨ結合が
形成される。これにより比誘電率が上昇するのみなら
ず、タングステン等のプラグ金属の埋め込み不良の原因
となる。
【０００９】本発明は上記課題を解決し、ＨＳＱを塗
布、焼成中に酸素や水によりＳｉ―Ｈ結合がＳｉ―ＯＨ
結合に変換されるのを防ぐことを目的とする。また、Ｈ
ＳＱ膜にパターンを形成した後のフォトレジスト剥離工
程で使用する酸素プラズマ処理や、アルカリ系溶液によ
るウェット処理で、同様にＳｉ―Ｈ結合がＳｉ―ＯＨ結
合に変換されるのを防ぐことを目的とする。
布、焼成中に酸素や水によりＳｉ―Ｈ結合がＳｉ―ＯＨ
結合に変換されるのを防ぐことを目的とする。また、Ｈ
ＳＱ膜にパターンを形成した後のフォトレジスト剥離工
程で使用する酸素プラズマ処理や、アルカリ系溶液によ
るウェット処理で、同様にＳｉ―Ｈ結合がＳｉ―ＯＨ結
合に変換されるのを防ぐことを目的とする。
【００１０】
【課題を解決するための手段】本発明は、ＨＳＱ膜を塗
布、焼成する工程において、フッ素を含有するガス等を
導入し、ＨＳＱ膜をその雰囲気に曝すこととして半導体
装置の製造方法を構成した。また、ＨＳＱ膜だけではな
く、炭素元素を有する絶縁膜あるいは、空孔を有する絶
縁膜を塗布焼成で形成する場合にも実施することとし
た。
布、焼成する工程において、フッ素を含有するガス等を
導入し、ＨＳＱ膜をその雰囲気に曝すこととして半導体
装置の製造方法を構成した。また、ＨＳＱ膜だけではな
く、炭素元素を有する絶縁膜あるいは、空孔を有する絶
縁膜を塗布焼成で形成する場合にも実施することとし
た。
【００１１】焼成する雰囲気は、フッ素、或いはフッ素
含有ガスが導入された状態にする。フッ素は脱水効果を
有するため、炉内に存在する微量の水分が除去される。
また、下地にＢＰＳＧ等の比較的水を多く含む層を有す
る場合でも、これらの層から発生する水を除去する効果
がある。これによりＨＳＱ膜６中のＳｉ−Ｈ結合が水等
と反応してＳｉ−ＯＨ結合に変換されないため、比誘電
率の増加を防止することができる。
含有ガスが導入された状態にする。フッ素は脱水効果を
有するため、炉内に存在する微量の水分が除去される。
また、下地にＢＰＳＧ等の比較的水を多く含む層を有す
る場合でも、これらの層から発生する水を除去する効果
がある。これによりＨＳＱ膜６中のＳｉ−Ｈ結合が水等
と反応してＳｉ−ＯＨ結合に変換されないため、比誘電
率の増加を防止することができる。
【００１２】さらに、４００℃以上の温度で２０分以上
加熱処理を続けるとＨＳＱ膜６中のＳｉ−Ｈ結合の一部
がＳｉ−Ｆ結合に変換され、ＨＳＱの比誘電率を低下さ
せることができる。Ｓｉ−Ｈの結合エネルギーは７４．
６Ｋｃａｌ／モルと比較的弱いため、熱処理により水素
が脱離しシリコンダングリングボンドが形成される。こ
のダングリングボンドにフッ素が結合しＳｉ−Ｆ結合が
形成される。Ｓｉ−Ｆ結合は１３０Ｋｃａｌ／モルと比
較的強い結合力を有しているため、一度形成されると５
００℃程度では結合は崩れない。Ｓｉ−Ｆへの変換率は
時間とともに増加し、膜中にＳｉ−Ｆ結合を多く存在さ
せるためには、予めＳｉ−Ｈの存在量の多いＨＳＱ樹脂
を使用する方法もある。ＨＳＱ膜中のＳｉ−Ｈ結合量
は、樹脂の合成時にコントロールすることができる。
加熱処理を続けるとＨＳＱ膜６中のＳｉ−Ｈ結合の一部
がＳｉ−Ｆ結合に変換され、ＨＳＱの比誘電率を低下さ
せることができる。Ｓｉ−Ｈの結合エネルギーは７４．
６Ｋｃａｌ／モルと比較的弱いため、熱処理により水素
が脱離しシリコンダングリングボンドが形成される。こ
のダングリングボンドにフッ素が結合しＳｉ−Ｆ結合が
形成される。Ｓｉ−Ｆ結合は１３０Ｋｃａｌ／モルと比
較的強い結合力を有しているため、一度形成されると５
００℃程度では結合は崩れない。Ｓｉ−Ｆへの変換率は
時間とともに増加し、膜中にＳｉ−Ｆ結合を多く存在さ
せるためには、予めＳｉ−Ｈの存在量の多いＨＳＱ樹脂
を使用する方法もある。ＨＳＱ膜中のＳｉ−Ｈ結合量
は、樹脂の合成時にコントロールすることができる。
【００１３】炉内のフッ素濃度は、１０ｐｐｍ〜１０
０，０００ｐｐｍにする。フッ素濃度が１０ｐｐｍ以下
であると脱水効果がほとんど現れず、また１００，００
０ｐｐｍを超えると、シリコン酸化膜等の絶縁膜自体が
エッチングされ始めるためである。また、フッ素を含有
するガスを導入する前に、炉内を１０Ｔｏｒｒ以下に減
圧する場合もある。これは、焼成初期から均一なフッ素
濃度を保つためである。尚、ホットプレートで仮焼成す
る段階においても、フッ素ガス、或いはフッ素を含有す
るガスを導入してもよい。
０，０００ｐｐｍにする。フッ素濃度が１０ｐｐｍ以下
であると脱水効果がほとんど現れず、また１００，００
０ｐｐｍを超えると、シリコン酸化膜等の絶縁膜自体が
エッチングされ始めるためである。また、フッ素を含有
するガスを導入する前に、炉内を１０Ｔｏｒｒ以下に減
圧する場合もある。これは、焼成初期から均一なフッ素
濃度を保つためである。尚、ホットプレートで仮焼成す
る段階においても、フッ素ガス、或いはフッ素を含有す
るガスを導入してもよい。
【００１４】
【発明の実施の形態】本発明の半導体製造方法にかかる
実施の一形態を述べる。
実施の一形態を述べる。
【００１５】図２に、シリコン酸化膜１０を有するシリ
コン基板１上に、Ｔｉ，ＴｉＮのバリアメタル３と、反
射防止膜４としてのＴｉＮと、Ａｌの第１配線２と、シ
リコン酸化膜からなる第１層間絶縁膜５と、ＨＳＱ膜６
とから構成される半導体装置を示す。この例を用いて、
実施形態１を説明する。
コン基板１上に、Ｔｉ，ＴｉＮのバリアメタル３と、反
射防止膜４としてのＴｉＮと、Ａｌの第１配線２と、シ
リコン酸化膜からなる第１層間絶縁膜５と、ＨＳＱ膜６
とから構成される半導体装置を示す。この例を用いて、
実施形態１を説明する。
【００１６】以下、実施形態１の動作を図面を用いて詳
細に説明する。
細に説明する。
【００１７】トランジスタ等の素子（図示せず）が形成
され、表面にシリコン酸化膜１０を有するシリコン基板
１上に、スパッタ法によりＡｌの第１配線２（銅を含有
する場合あり）を３００ｎｍ〜８００ｎｍ形成する。こ
の第１配線２は、図１に示すように下部に下層素子等と
の接合のためのＴｉＮ／Ｔｉ等のバリアメタル３を３０
ｎｍ〜２００ｎｍ有し、また、上部にはリソグラフィー
時の反射防止膜４のＴｉＮ等が１０ｎｍ〜１００ｎｍ形
成されている。
され、表面にシリコン酸化膜１０を有するシリコン基板
１上に、スパッタ法によりＡｌの第１配線２（銅を含有
する場合あり）を３００ｎｍ〜８００ｎｍ形成する。こ
の第１配線２は、図１に示すように下部に下層素子等と
の接合のためのＴｉＮ／Ｔｉ等のバリアメタル３を３０
ｎｍ〜２００ｎｍ有し、また、上部にはリソグラフィー
時の反射防止膜４のＴｉＮ等が１０ｎｍ〜１００ｎｍ形
成されている。
【００１８】続いてＨＳＱ樹脂とシリコン基板１との密
着性を向上させる目的で、第１層間絶縁膜５を、プラズ
マＣＶＤ法等でシリコン酸化膜あるいは、フッ素含有シ
リコン酸化膜をパターンに沿って２０ｎｍ〜１００ｎｍ
コンフォーマルに成膜する（図１参照）。第１層間絶縁
膜５全体の比誘電率を下げるため、可能な限り薄く成膜
することが好ましい。
着性を向上させる目的で、第１層間絶縁膜５を、プラズ
マＣＶＤ法等でシリコン酸化膜あるいは、フッ素含有シ
リコン酸化膜をパターンに沿って２０ｎｍ〜１００ｎｍ
コンフォーマルに成膜する（図１参照）。第１層間絶縁
膜５全体の比誘電率を下げるため、可能な限り薄く成膜
することが好ましい。
【００１９】次にＨＳＱ樹脂を２００ｎｍ〜１，０００
ｎｍの厚さになるように塗布し、ホットプレート中で１
００〜１５０℃、１５０〜２５０℃、２５０〜３５０℃
の温度条件で各１〜１０分程度、窒素雰囲気において加
熱を行う。ＨＳＱ膜６が成膜されたこの仮焼成したシリ
コン基板１を焼成炉へ入炉し、３５０〜５００℃で約１
時間程度焼成する。
ｎｍの厚さになるように塗布し、ホットプレート中で１
００〜１５０℃、１５０〜２５０℃、２５０〜３５０℃
の温度条件で各１〜１０分程度、窒素雰囲気において加
熱を行う。ＨＳＱ膜６が成膜されたこの仮焼成したシリ
コン基板１を焼成炉へ入炉し、３５０〜５００℃で約１
時間程度焼成する。
【００２０】このＨＳＱ膜６を焼成する雰囲気は、ま
ず、炉内を１０Ｔｏｒｒ以下に減圧した後、窒素あるい
はアルゴン等の不活性ガスとともにフッ素ガス、フッ素
含有ガスであるＣＨ3ＦやＣ2Ｆ6 等のフルオロカーボン
ガス、あるいはＨＦの蒸気を導入し、フッ素濃度を１０
ｐｐｍから１００，０００ｐｐｍとする。ただし、ＨＳ
Ｑ樹脂中のＳｉ−Ｈ結合量を制御するため１０ｐｐｍ〜
１００，０００ｐｐｍ程度の酸素を導入する場合もあ
る。フッ素は脱水効果を有するため、炉内の微量の水分
や、ＢＰＳＧ等の比較的水分含有量の多い膜が存在する
場合においても、加熱処理により発生する水を除去す
る。これによりＨＳＱ膜６中のＳｉ−Ｈ結合が水等と反
応してＳｉ−ＯＨ結合に変換されないため、比誘電率の
増加を防止することができる。
ず、炉内を１０Ｔｏｒｒ以下に減圧した後、窒素あるい
はアルゴン等の不活性ガスとともにフッ素ガス、フッ素
含有ガスであるＣＨ3ＦやＣ2Ｆ6 等のフルオロカーボン
ガス、あるいはＨＦの蒸気を導入し、フッ素濃度を１０
ｐｐｍから１００，０００ｐｐｍとする。ただし、ＨＳ
Ｑ樹脂中のＳｉ−Ｈ結合量を制御するため１０ｐｐｍ〜
１００，０００ｐｐｍ程度の酸素を導入する場合もあ
る。フッ素は脱水効果を有するため、炉内の微量の水分
や、ＢＰＳＧ等の比較的水分含有量の多い膜が存在する
場合においても、加熱処理により発生する水を除去す
る。これによりＨＳＱ膜６中のＳｉ−Ｈ結合が水等と反
応してＳｉ−ＯＨ結合に変換されないため、比誘電率の
増加を防止することができる。
【００２１】さらに、４００℃以上の温度で２０分以上
加熱処理を続けるとＳｉ−Ｈ結合の一部がＳｉ−Ｆ結合
に変換され、ＨＳＱ膜６の比誘電率を低下させることが
できる。Ｓｉ−Ｆへの変換率は時間とともに増加し、２
時間以上加熱するとほぼ完全にＳｉ−Ｆ結合に変換され
る。また、ＨＳＱ膜６中にＳｉ−Ｆ結合の絶対量を多く
存在させるためには、予めＳｉ−Ｈの存在量の多いＨＳ
Ｑ樹脂を使用する。
加熱処理を続けるとＳｉ−Ｈ結合の一部がＳｉ−Ｆ結合
に変換され、ＨＳＱ膜６の比誘電率を低下させることが
できる。Ｓｉ−Ｆへの変換率は時間とともに増加し、２
時間以上加熱するとほぼ完全にＳｉ−Ｆ結合に変換され
る。また、ＨＳＱ膜６中にＳｉ−Ｆ結合の絶対量を多く
存在させるためには、予めＳｉ−Ｈの存在量の多いＨＳ
Ｑ樹脂を使用する。
【００２２】これらによりＨＳＱ膜６中のＳｉ―Ｈ結合
に対して、任意の割合（０〜１００％）のＳｉ−Ｆ結合
を有した第２層間絶縁膜７を形成できる（図３参照）。
に対して、任意の割合（０〜１００％）のＳｉ−Ｆ結合
を有した第２層間絶縁膜７を形成できる（図３参照）。
【００２３】続いて第３層間絶縁膜１１をプラズマＣＶ
Ｄ法で１００ｎｍ〜２，０００ｎｍ形成し、パターニン
グしたフォトレジスト８を用いて、ヴィアパターン１３
を形成する。続いて、酸素プラズマ処理及びアルカリ溶
液によるウェット処理でフォトレジスト８を除去する
（図５参照）。ＨＳＱ樹脂中のＳｉ−Ｈ結合の少なくと
も一部をＳｉ―Ｆ結合に変換することで、これらのフォ
トレジスト剥離処理に対して、ＨＳＱ膜６の劣化を防止
することができる。次にヴィアパターン１３にタングス
テン等のヴィア用金属１４を埋設し第２配線１５を形成
する（図６参照）。
Ｄ法で１００ｎｍ〜２，０００ｎｍ形成し、パターニン
グしたフォトレジスト８を用いて、ヴィアパターン１３
を形成する。続いて、酸素プラズマ処理及びアルカリ溶
液によるウェット処理でフォトレジスト８を除去する
（図５参照）。ＨＳＱ樹脂中のＳｉ−Ｈ結合の少なくと
も一部をＳｉ―Ｆ結合に変換することで、これらのフォ
トレジスト剥離処理に対して、ＨＳＱ膜６の劣化を防止
することができる。次にヴィアパターン１３にタングス
テン等のヴィア用金属１４を埋設し第２配線１５を形成
する（図６参照）。
【００２４】尚、本実施例の構成では、プラズマＣＶＤ
法で第１層間絶縁膜５を形成したが、これに限るもので
はない。また、ＨＳＱ樹脂をホットプレートにて仮焼成
する工程において、窒素あるいはアルゴン等の不活性ガ
スとともにフッ素ガス、フッ素含有ガスであるＣＨ3Ｆ
やＣ2Ｆ6 等のフルオロカーボンガス、あるいはＨＦの
蒸気を導入し、フッ素濃度を１０ｐｐｍから１００，０
００ｐｐｍとしてもよい。
法で第１層間絶縁膜５を形成したが、これに限るもので
はない。また、ＨＳＱ樹脂をホットプレートにて仮焼成
する工程において、窒素あるいはアルゴン等の不活性ガ
スとともにフッ素ガス、フッ素含有ガスであるＣＨ3Ｆ
やＣ2Ｆ6 等のフルオロカーボンガス、あるいはＨＦの
蒸気を導入し、フッ素濃度を１０ｐｐｍから１００，０
００ｐｐｍとしてもよい。
【００２５】（実施形態１の効果）ホットプレート中及
び焼成炉内中に微量に水が存在する場合、また、シリコ
ン基板１中に水を含有しやすい膜が存在する場合におい
ても、フッ素雰囲気中で熱処理を行うことで、熱処理等
で発生する水を取り除くことができ、ＨＳＱ膜６中のＳ
ｉ−Ｈ結合がＳｉ−ＯＨ結合に変換されないため、ＨＳ
Ｑ膜６の比誘電率が上昇することを防止することができ
る。
び焼成炉内中に微量に水が存在する場合、また、シリコ
ン基板１中に水を含有しやすい膜が存在する場合におい
ても、フッ素雰囲気中で熱処理を行うことで、熱処理等
で発生する水を取り除くことができ、ＨＳＱ膜６中のＳ
ｉ−Ｈ結合がＳｉ−ＯＨ結合に変換されないため、ＨＳ
Ｑ膜６の比誘電率が上昇することを防止することができ
る。
【００２６】また、ＨＳＱ膜６を加工した後のフォトレ
ジスト剥離工程で使用する酸素プラズマ処理や、アルカ
リ系ウェット液処理で、反応しやすいＳｉ−Ｈ結合の代
わりにＳｉ―Ｆ結合が形成され、Ｓｉ−ＯＨ結合が形成
されにくくなっているため、比誘電率が上昇することが
防止できる。さらに、ヴィア用金属１４の埋め込み不良
等を防止することができる。
ジスト剥離工程で使用する酸素プラズマ処理や、アルカ
リ系ウェット液処理で、反応しやすいＳｉ−Ｈ結合の代
わりにＳｉ―Ｆ結合が形成され、Ｓｉ−ＯＨ結合が形成
されにくくなっているため、比誘電率が上昇することが
防止できる。さらに、ヴィア用金属１４の埋め込み不良
等を防止することができる。
【００２７】（実施形態２）以下、実施形態２について
説明をする。
説明をする。
【００２８】半導体装置の構成は上記実施形態１のもの
とほぼ同様であり、層間絶縁膜としてＨＳＱ膜６に代え
て、メチル基等のアルキル基を有するシラノール樹脂、
フッ素を含有するテフロン、フッ素化ポリアリルエーテ
ル等のフッ素含有炭素樹脂、ポリイミド、ベンゾシクロ
ブテン、および空孔を有するシリコン酸化膜を使用した
例である。
とほぼ同様であり、層間絶縁膜としてＨＳＱ膜６に代え
て、メチル基等のアルキル基を有するシラノール樹脂、
フッ素を含有するテフロン、フッ素化ポリアリルエーテ
ル等のフッ素含有炭素樹脂、ポリイミド、ベンゾシクロ
ブテン、および空孔を有するシリコン酸化膜を使用した
例である。
【００２９】これらの樹脂をシリコン基板１に塗布した
後、焼成炉にて焼成する段階でフッ素を含有するガスを
導入する。フッ素は上述したように脱水効果を有するた
め、炉内の微量の水分を除去することができる。特に空
孔を有するシリコン酸化膜は水を吸着しやすいため、水
分を除去し比誘電率の上昇を有効に防止することができ
る。
後、焼成炉にて焼成する段階でフッ素を含有するガスを
導入する。フッ素は上述したように脱水効果を有するた
め、炉内の微量の水分を除去することができる。特に空
孔を有するシリコン酸化膜は水を吸着しやすいため、水
分を除去し比誘電率の上昇を有効に防止することができ
る。
【００３０】炉内のフッ素濃度は、１０ｐｐｍ〜１０
０，０００ｐｐｍとする。フッ素濃度が１０ｐｐｍ以下
であると脱水効果がほとんど現れず、１００，０００ｐ
ｐｍを超えると、シリコン酸化膜等の絶縁膜自体がエッ
チングされ始めるためである。また、フッ素を含有する
ガスを導入する前に、炉内を１０Ｔｏｒｒ以下に減圧し
てもよい。これにより、焼成初期から均一なフッ素濃度
を保つことができる。尚、ホットプレートで仮焼成する
段階においても、フッ素ガス、もしくはフッ素を含有す
るガスを導入してもよい。
０，０００ｐｐｍとする。フッ素濃度が１０ｐｐｍ以下
であると脱水効果がほとんど現れず、１００，０００ｐ
ｐｍを超えると、シリコン酸化膜等の絶縁膜自体がエッ
チングされ始めるためである。また、フッ素を含有する
ガスを導入する前に、炉内を１０Ｔｏｒｒ以下に減圧し
てもよい。これにより、焼成初期から均一なフッ素濃度
を保つことができる。尚、ホットプレートで仮焼成する
段階においても、フッ素ガス、もしくはフッ素を含有す
るガスを導入してもよい。
【００３１】（実施形態２の動作の説明）以下、実施形
態２における動作の説明をする。
態２における動作の説明をする。
【００３２】実施形態２は、トランジスタ等の素子が形
成されたシリコン基板１上に配線を形成し、第１層間絶
縁膜５を形成する（図１参照）。このシリコン基板１上
に、炭素原子を含有した塗布液、あるいは空孔を有する
膜質が得られる塗布液を２００ｎｍ〜１，０００ｎｍの
厚さになるように塗布し、第２層間絶縁膜７を形成する
（図３参照）。
成されたシリコン基板１上に配線を形成し、第１層間絶
縁膜５を形成する（図１参照）。このシリコン基板１上
に、炭素原子を含有した塗布液、あるいは空孔を有する
膜質が得られる塗布液を２００ｎｍ〜１，０００ｎｍの
厚さになるように塗布し、第２層間絶縁膜７を形成する
（図３参照）。
【００３３】炭素原子を含有した塗布膜としては、メチ
ル基等のアルキル基を有するシラノール樹脂、フッ素を
含有するテフロン、フッ素化ポリアリルエーテル等のフ
ッ素含有炭素樹脂、ポリイミド、ベンゾシクロブテン、
および空孔を有するシリコン酸化膜等を使用する。これ
らの樹脂はまず、１００℃から３００℃の温度範囲で１
分〜３０分ホットプレート中、窒素雰囲気において仮焼
成した後、焼成炉中へ導入し、２００〜５００℃で約１
時間程度焼成する。
ル基等のアルキル基を有するシラノール樹脂、フッ素を
含有するテフロン、フッ素化ポリアリルエーテル等のフ
ッ素含有炭素樹脂、ポリイミド、ベンゾシクロブテン、
および空孔を有するシリコン酸化膜等を使用する。これ
らの樹脂はまず、１００℃から３００℃の温度範囲で１
分〜３０分ホットプレート中、窒素雰囲気において仮焼
成した後、焼成炉中へ導入し、２００〜５００℃で約１
時間程度焼成する。
【００３４】この塗布膜を焼成する雰囲気は、まず実施
形態１と同様に、炉内を１０Ｔｏｒｒ以下に減圧した
後、窒素あるいはアルゴン等の不活性ガスとともにフッ
素ガス、フッ素含有ガスであるＣＨ3ＦやＣ2Ｆ6 等のフ
ルオロカーボンガス、あるいはＨＦの蒸気を導入し、フ
ッ素濃度を１０ｐｐｍから１００，０００ｐｐｍとす
る。ただし、１ｐｐｍ〜１００，０００ｐｐｍ程度の酸
素を導入する場合もある。
形態１と同様に、炉内を１０Ｔｏｒｒ以下に減圧した
後、窒素あるいはアルゴン等の不活性ガスとともにフッ
素ガス、フッ素含有ガスであるＣＨ3ＦやＣ2Ｆ6 等のフ
ルオロカーボンガス、あるいはＨＦの蒸気を導入し、フ
ッ素濃度を１０ｐｐｍから１００，０００ｐｐｍとす
る。ただし、１ｐｐｍ〜１００，０００ｐｐｍ程度の酸
素を導入する場合もある。
【００３５】フッ素は脱水効果を有するため、炉内に微
量の水が存在する場合でも、フッ素雰囲気中で加熱処理
を行うことで、加熱処理により発生する水を除去するこ
とができる。これにより塗布膜中に水が取り込まれなく
なり、比誘電率の上昇を防止することができる。特に空
孔を有するシリコン酸化膜では水等が吸着されやすいた
め、フッ素が存在する雰囲気で焼成することは非常に有
効である。
量の水が存在する場合でも、フッ素雰囲気中で加熱処理
を行うことで、加熱処理により発生する水を除去するこ
とができる。これにより塗布膜中に水が取り込まれなく
なり、比誘電率の上昇を防止することができる。特に空
孔を有するシリコン酸化膜では水等が吸着されやすいた
め、フッ素が存在する雰囲気で焼成することは非常に有
効である。
【００３６】つづいて実施形態１の構成と同じようにヴ
ィアパターン１３を形成し、第２配線１５を形成する
（図４〜図６参照）。
ィアパターン１３を形成し、第２配線１５を形成する
（図４〜図６参照）。
【００３７】尚、上記実施形態では、プラズマＣＶＤ法
で第１層間絶縁膜５を形成したが、これに限るものでは
ない。また、塗布膜をホットプレートにて仮焼成する工
程において、窒素あるいはアルゴン等の不活性ガスとと
もにフッ素ガス、フッ素含有ガスであるＣＨ3ＦやＣ2Ｆ
6 等のフルオロカーボンガス、あるいはＨＦの蒸気を導
入し、フッ素濃度を１０ｐｐｍから１００，０００ｐｐ
ｍとしてもよい。
で第１層間絶縁膜５を形成したが、これに限るものでは
ない。また、塗布膜をホットプレートにて仮焼成する工
程において、窒素あるいはアルゴン等の不活性ガスとと
もにフッ素ガス、フッ素含有ガスであるＣＨ3ＦやＣ2Ｆ
6 等のフルオロカーボンガス、あるいはＨＦの蒸気を導
入し、フッ素濃度を１０ｐｐｍから１００，０００ｐｐ
ｍとしてもよい。
【００３８】
【発明の効果】ホットプレート中及び焼成炉内中に微量
に存在する水、また、基板中に水を含有しやすい膜が存
在する場合に、熱処理等で発生する水を取り除くことに
より、塗布膜に水が含有されにくくなる。このため塗布
膜中の比誘電率が上昇することを確実に防止することが
できる。
に存在する水、また、基板中に水を含有しやすい膜が存
在する場合に、熱処理等で発生する水を取り除くことに
より、塗布膜に水が含有されにくくなる。このため塗布
膜中の比誘電率が上昇することを確実に防止することが
できる。
【図１】本発明にかかる半導体製造方法の工程を示す図
である。
である。
【図２】本発明にかかる半導体製造方法の工程を示す図
である。
である。
【図３】本発明にかかる半導体製造方法の工程を示す図
である。
である。
【図４】本発明にかかる半導体製造方法の工程を示す図
である。
である。
【図５】本発明にかかる半導体製造方法の工程を示す図
である。
である。
【図６】本発明にかかる半導体製造方法の工程を示す図
である。
である。
【図７】従来の半導体製造方法の工程を示す図である。
１：シリコン基板 ２：第１配線 ３：バリアメタル ４：反射防止膜 ５：第１層間絶縁膜 ６：ＨＳＱ膜 ７：第２層間絶縁膜 ８：フォトレジスト １０：シリコン酸化膜 １１：第３層間絶縁膜 １３：ヴィアパターン １４：ヴィア用金属 １５：第２配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/312
Claims (5)
- 【請求項１】 半導体基板上に溶液を塗布し、Ｓｉ−Ｈ
結合を有する絶縁膜を前記半導体基板上に焼成によって
形成する半導体装置の製造方法において、フッ素濃度を１０ｐｐｍ〜１００，０００ｐｐｍに設定
した フッ素を含有するガスもしくはフッ素を含有する蒸
気雰囲気下の炉内で前記Ｓｉ−Ｈ結合を有する絶縁膜を
焼成することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に溶液を塗布し、炭素原子
を有する絶縁膜を前記半導体基板上に焼成によって形成
する半導体装置の製造方法において、フッ素濃度を１０ｐｐｍ〜１００，０００ｐｐｍに設定
した フッ素を含有するガスもしくはフッ素を含有する蒸
気雰囲気下の炉内で前記炭素原子を有する絶縁膜を焼成
することを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に溶液を塗布し、空孔を有
する絶縁膜を前記半導体基板上に焼成によって形成する
半導体装置の製造方法において、フッ素濃度を１０ｐｐｍ〜１００，０００ｐｐｍに設定
した フッ素を含有するガスもしくはフッ素を含有する蒸
気雰囲気下の炉内で前記空孔を有する絶縁膜を焼成する
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 フッ素を含有するガスとしてフッ素ガ
ス、ＣＨ３ＦやＣ２Ｆ６等のフッ素を含有するフルオロ
カーボンガス、もしくはＨＦの蒸気等を使用したことを
特徴とする請求項１〜請求項３のいずれか１項に記載の
半導体装置の製造方法。 - 【請求項５】 フッ素を含有するガスもしくは蒸気を導
入する前に炉内を減圧し、その後フッ素を含有するガス
を導入し、焼成することを特徴とする請求項１〜請求項
４のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20356398A JP3166714B2 (ja) | 1998-07-17 | 1998-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20356398A JP3166714B2 (ja) | 1998-07-17 | 1998-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036493A JP2000036493A (ja) | 2000-02-02 |
| JP3166714B2 true JP3166714B2 (ja) | 2001-05-14 |
Family
ID=16476215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20356398A Expired - Fee Related JP3166714B2 (ja) | 1998-07-17 | 1998-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166714B2 (ja) |
-
1998
- 1998-07-17 JP JP20356398A patent/JP3166714B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036493A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1182275B1 (en) | Method of forming an interlayer insulating film | |
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP3353743B2 (ja) | 半導体装置とその製造方法 | |
| US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
| JPH08255834A (ja) | ０．５および０．５以下のｕｌｓｉ回路用の中間レベル誘電体内要素としての水素シルシクイオクサンをベースとした流動性酸化物 | |
| JP2001044191A (ja) | 積層絶縁膜とその製造方法および半導体装置とその製造方法 | |
| USRE39273E1 (en) | Hard masking method for forming patterned oxygen containing plasma etchable layer | |
| US6972252B1 (en) | Method of improving adhesion between two dielectric films | |
| JPH10112503A (ja) | 半導体装置の製造方法 | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JP3348553B2 (ja) | 接続孔の形成方法 | |
| JP3610745B2 (ja) | 層間絶縁膜の形成方法 | |
| JP3166714B2 (ja) | 半導体装置の製造方法 | |
| JP2007019486A (ja) | スピンオンガラス組成物、その製造方法、及びそれを用いた多孔性シリコン酸化膜の製造方法 | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| JPH0570119A (ja) | 半導体装置の製造方法 | |
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| JPH01206631A (ja) | 半導体装置の製造方法 | |
| JPH1145884A (ja) | 半導体装置及びその製造方法 | |
| JPH10199976A (ja) | 多層配線の製造方法 | |
| JPH08162449A (ja) | 絶縁膜の形成方法 | |
| JPH0950995A (ja) | シリコン系酸化物および半導体装置の層間絶縁膜 | |
| KR100290468B1 (ko) | 반도체소자의 금속 층간 절연막 형성방법 | |
| JP2883333B2 (ja) | 半導体装置の製造方法 | |
| KR100326814B1 (ko) | 반도체 소자의 금속배선간 층간 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| LAPS | Cancellation because of no payment of annual fees |