JP3165080B2 - デジタル復調器 - Google Patents
デジタル復調器Info
- Publication number
- JP3165080B2 JP3165080B2 JP22400297A JP22400297A JP3165080B2 JP 3165080 B2 JP3165080 B2 JP 3165080B2 JP 22400297 A JP22400297 A JP 22400297A JP 22400297 A JP22400297 A JP 22400297A JP 3165080 B2 JP3165080 B2 JP 3165080B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- clock
- vco
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
し、特に4相位相偏移変調信号をベースバンド信号に復
調した後、ベースバンド信号をデジタル変換して出力す
るデジタル復調器に関する。
示すブロック図である。
により2分配されて乗算回路2a,2bにそれぞれ入力
し、互いに90度の位相差を有する再生搬送波信号S
3,S3bによりそれぞれ乗算処理されて、互いに直交
関係のベースバンド信号S2a,S2bに復調される。
ろ波回路3a,3bによってそれぞれ帯域制限され、増
幅回路4a,4bにより増幅された後、A−D変換回路
5a,5bにおいてサンプリングクロックCsによりサ
ンプリングされてデジタル化される。そして、データ抽
出クロックCdに応じて動作するフリップフロップ6
a,6bにより、信号成分と遷移信号成分とが分離され
て出力データDi,Dqが抽出される。
信号S1の搬送周波数に同期した信号であり、再生搬送
波発生回路7により生成される。再生搬送波発生回路7
は、4相位相偏移変調信号S1の搬送周波数で発振する
VCO(電圧制御発振回路)71と、出力データDi,
Dqに基づきデータの領域判定を行ってVCO71を制
御する周波数制御回路72とを有する周知の回路であ
る。
ド信号の2倍の周波数のクロック信号であり、クロック
同期回路9により生成される。また、データ抽出クロッ
クCdは、サンプリングクロックCsを1/2分周して
生成される信号である。
ックCsを発生するVCO91と、出力データDi,D
qに基づきサンプリングクロックCsの最適サンプリン
グ点からのずれを検出してVCO制御信号を出力する微
係数判別回路92とを有している。このような微係数判
別回路を有する同期回路については、特開昭61−71
736号公報により開示されている。
明されているように、1タイムスロット前のサンプリン
グ点でのデータと現在のサンプリング点でのデータ、お
よび現在のサンプリング点でのデータと1タイムスロッ
ト後のサンプリング点でのデータとをそれぞれ比較する
ことにより、現在のサンプリング点における波形の微係
数を判別し、最適サンプリング点からのずれを検出して
いる。
めの図であり、説明を簡単にするために2相位相偏移変
調信号の場合の復調ベースバンド信号、およびサンプリ
ング点とデジタルデータX1,X2とを示している。同
図(a)はクロック位相が正常な場合を、同図(b)は
クロック位相が進んだ場合を、また、同図(c)はクロ
ック位相が遅れた場合をそれぞれ示している。ベースバ
ンド信号の波形としては、実線、破線、一点鎖線、二点
鎖線で示した4種類があり、サンプリング点としては、
1タイムスロット前(T−1)、現在(T0)、1タイ
ムスロット後(T+1)を設定している。
いて基準レベルL1,L2,L3と比較され、2ビット
のデータX1,X2となる。データX1は、基準レベル
L2を境界として「1」,「0」に設定される。また、
データX2は、基準レベルL1,L2,L3をそれぞれ
境界として「1」,「0」に設定される位置を示すデー
タである。
(a))、位置を示すデータX2は、4種類の波形につ
いて全てのサンプリング点において等確率で「1」およ
び「0」となる。しかし、クロック位相が進んだ場合
(同図(b))、サンプリング点T0において微係数が
正であるベースバンド信号では、データX2はサンプリ
ング点T0において常に「1」となり、データX1はサ
ンプリング点T−1において常に「0」となる。また、
サンプリング点T0において微係数が負であるベースバ
ンド信号では、データX2はサンプリング点T0におい
て常に「0」となり、データX1はサンプリング点T−
1において常に「1」となる。
ンプリング点T0におけるデータX2の値とサンプリン
グ点T−1におけるデータX1の値との排他的論理和
が、4種類の波形の全てについて「1」となる。
(c))には、サンプリング点T0におけるデータX2
の値とサンプリング点T−1におけるデータX1の値と
の排他的論理和が、4種類の波形の全てについて「0」
となる。このようにしてクロック位相の進み遅れを示す
信号によりVCO制御することにより、最適タイミング
のサンプリングクロックを発生することができる。
では、微係数判別回路により最適サンプリング点からの
ずれを検出し、サンプリングクロックの同期制御を行っ
ている。しかし、微係数判別回路に入力する出力データ
は、サンプリングクロックを1/2分周したデータ抽出
クロックによって抽出されたデータであるため、電源立
ち上げ時や入力変調信号の瞬断時等において同期引込み
過程にあるときには、図6に示すように、サンプリング
クロックに対して180度の位相差が生じ易い。
ータ抽出クロックとの位相関係が正常な状態を示してお
り、同図(b)は、サンプリングクロックとデータ抽出
クロックとに180度の位相差が生じた異常な状態を示
している。ここで、A−D変換回路に入力するベースバ
ンド信号波形に示された黒点が、信号として抽出される
べき点を表している。正常な状態ではデータ抽出クロッ
クの立上りエッジが黒点の位相と一致しているが、異常
状態では、180度の位相差が生じるためにデータ抽出
クロックの立上りエッジが黒点の位相と一致しない。
プリングクロックに対して180度の位相差が生じた場
合には、微係数判別回路に入力する出力データに誤りが
生じ、正常な引き込み状態に到達するまでに時間がかか
るという問題点を有している。
号の瞬断時等において、正常な引き込み状態になるまで
の時間を短縮できるデジタル復調器を提供することにあ
る。
は、4相位相偏移変調信号をベースバンド信号に復調し
た後、ベースバンド信号の2倍の周波数のサンプリング
クロックによりデジタルデータに変換し、更にサンプリ
ングクロックを1/2分周して生成されるデータ抽出ク
ロックにより出力データを抽出するデジタル復調器にお
いて、サンプリングクロックとデータ抽出クロックとの
位相関係が異常状態に近づいたことを検出する手段と、
同期引込み過程においてデータ抽出クロックの位相が異
常状態に近づいたときにVCOへ供給するVCO制御信
号をマスクする手段とを設け、データ抽出クロックの位
相がサンプリングクロックに対して180度ずれた状態
になるのを防止する。
サンプリングクロックを発生すると共に非同期状態のと
きに非同期アラーム信号を出力するVCO(電圧制御発
振回路)と、前記出力データに基づき現在のサンプリン
グ点における波形の微係数を判別し最適サンプリング点
からのずれを検出して前記VCO制御信号を出力する微
係数判別回路と、前記出力データに基づきデータの領域
判定を行って異常状態であると判定したときに異常判定
信号を出力するデータ領域判定回路と、前記非同期アラ
ーム信号および前記異常判定信号並びに前記VCO制御
信号をそれぞれ受け、前記非同期アラーム信号が非同期
を示し前記異常判定信号が異常を示したときに前記VC
O制御信号をマスクする論理回路とを備える。
て説明する。
図であり、図4に示した従来例の構成要素と同じものに
は同一符号を付している。クロック同期回路8以外は従
来例と同じ構成である。
れた4相位相偏移変調信号S1は、乗算回路2a,2b
にそれぞれ入力し、互いに90度の位相差を有する再生
搬送波信号S3,S3bによりそれぞれ乗算処理され
て、互いに直交関係のベースバンド信号S2a,S2b
に復調される。
信号S1の搬送周波数に同期する再生された搬送波信号
であり、再生搬送波発生回路7により生成される。再生
搬送波発生回路7は、4相位相偏移変調信号S1の搬送
周波数で発振するVCO(電圧制御発振回路)と、出力
データDi,Dqに基づきデータの領域判定を行ってV
COを制御する周波数制御回路とを有する周知の回路で
ある。
ろ波回路3a,3bによってそれぞれ帯域制限され、増
幅回路4a,4bにより増幅された後、A−D変換回路
5a,5bにおいてサンプリングクロックCsによりサ
ンプリングされてデジタル化される。そして、データ抽
出クロックCdに応じて動作するフリップフロップ6
a,6bにより、信号成分と遷移信号成分とが分離され
て出力データDi,Dqが抽出される。
ド信号の2倍の周波数のクロック信号であり、クロック
同期回路8により生成される。また、データ抽出クロッ
クCdは、サンプリングクロックCsを1/2分周して
生成される信号である。以上説明した構成は従来例と同
じである。
変調信号の瞬断時等において、正常な引き込み状態に到
達するまでに時間がかかっていた。この原因は、同期引
込み過程において、データ抽出クロックの位相がサンプ
リングクロックに対して180度ずれるためである。本
発明はこの点に着目して構成している、すなわち、サン
プリングクロックCsとデータ抽出クロックCdとの位
相関係が異常状態に近づいたことを検出し、同期引込み
過程においてデータ抽出クロックの位相が異常状態に近
づいたときにVCO制御信号をマスクすることにより、
データ抽出クロックの位相がサンプリングクロックに対
して180度ずれた状態になるのを防止し、正常な引き
込み状態になるまでの時間を短縮するようにしている。
る。
cを受けてサンプリングクロックCsを発生すると共に
非同期状態のときに非同期アラーム信号A1を出力する
VCO(電圧制御発振回路)81と、出力データDi,
Dqに基づきサンプリングクロックCsの最適サンプリ
ング点からのずれを検出してVCO制御信号Dcを出力
する微係数判別回路82と、出力データDi,Dqに基
づき領域判定を行ってサンプリングクロックCsとデー
タ抽出クロックCdとの位相関係の異常を検出するデー
タ領域判定回路83と、VCO81からの非同期アラー
ム信号A1およびデータ領域判定回路83からの異常判
定信号A2に応じて、VCO81に供給するVCO制御
信号Dcをマスクする論理回路84とを有している。
期アラーム信号A1を出力する機能を有している。例え
ば、VCO制御信号Dcの変動を監視することによっ
て、非同期状態であって同期引込み過程にあることを検
知する。
1タイムスロット前のサンプリング点での出力データと
現在のサンプリング点での出力データ、および現在のサ
ンプリング点での出力データと1タイムスロット後のサ
ンプリング点での出力データとをそれぞれ比較すること
により、現在のサンプリング点における波形の微係数を
判別し、最適サンプリング点からのずれを検出してVC
O制御信号Dcを出力する。
クロックCsとデータ抽出クロックCdとの位相関係が
異常状態であるのを検出する回路である。そのアルゴリ
ズムの一例について説明する。
相差が生じた異常状態では、出力データは斜線部分の領
域に集中する。図3は、4相位相偏移信号の場合の出力
データ領域を示す図であり、出力データの上位3ビット
X1,X2,X3を示している。また、正常時のデータ
収束点を黒丸で示し、異常状態の領域を斜線で示してい
る。異常状態の領域では、出力データの上位3ビットX
1,X2,X3が「1,0,0」または「0,1,1」
となる。従って、出力データの上位3ビットX1,X
2,X3が「1,0,0」または「0,1,1」となる
のを検出することにより、サンプリングクロックCsと
データ抽出クロックCdとの位相関係が異常状態である
と判定できる。
例を示しており、出力データの上位3ビットX1,X
2,X3によって動作する論理回路である。ここでは、
X1,X2,X3が「1,0,0」または「0,1,
1」となったときに異常状態であると判定して異常判定
信号A2を「0」とし、それ以外では異常判定信号A2
を「1」として論理回路84へ出力する。
アラーム信号A1およびデータ領域判定回路83からの
異常判定信号A2並びに微係数判別回路82からのVC
O制御信号Dcをそれぞれ受け、非同期アラーム信号A
1および異常判定信号A2が共に異常状態を示したとき
に、VCO制御信号Dcの供給をマスクする。
み過程においてデータ抽出クロックの位相がサンプリン
グクロックに対して180度ずれた状態になるのを防止
できるので、正常な引き込み状態になるまでの時間を短
縮できる。
相位相偏移変調信号をベースバンド信号に復調した後、
ベースバンド信号の2倍の周波数のサンプリングクロッ
クによりデジタルデータに変換し、更にサンプリングク
ロックを1/2分周して生成されるデータ抽出クロック
により出力データを抽出するデジタル復調器において、
サンプリングクロックとデータ抽出クロックとの位相関
係が異常状態に近づいたことを検出する手段と、同期引
込み過程においてデータ抽出クロックの位相が異常状態
に近づいたときにVCOへ供給するVCO制御信号をマ
スクする手段とを設け、データ抽出クロックの位相がサ
ンプリングクロックに対して180度ずれた状態になる
のを防止することにより、電源立ち上げ時や変調信号の
瞬断時等において、正常な引き込み状態になるまでの時
間を短縮することができる。
示す回路図である。
示す図である。
る。
る。
の位相関係を示す図である。
Claims (5)
- 【請求項1】 4相位相偏移変調信号をベースバンド信
号に復調した後、ベースバンド信号の2倍の周波数のサ
ンプリングクロックによりデジタルデータに変換し、更
にサンプリングクロックを1/2分周して生成されるデ
ータ抽出クロックにより出力データを抽出するデジタル
復調器において、VCO制御信号により制御されて前記
サンプリングクロックを発生するVCO(電圧制御発振
回路)と、前記出力データに基づき前記VCO制御信号
を生成する手段と、前記データ抽出クロックの位相が前
記サンプリングクロックに対して180度ずれる異常状
態に近づいたことを検出する手段と、同期引込み過程に
おいて前記サンプリングクロックと前記データ抽出クロ
ックとの位相関係が異常状態に近づいときに前記VCO
制御信号をマスクする手段とを備えることを特徴とする
デジタル復調器。 - 【請求項2】 前記異常状態に近づいたことを検出する
手段は、前記出力データに基づきデータの領域判定を行
って異常状態であると判定したときに異常判定信号を出
力するデータ領域判定回路を有することを特徴とする請
求項1記載のデジタル復調器。 - 【請求項3】 前記データ領域判定回路は、前記出力デ
ータの上位3ビットが「1,0,0」または「0,1,
1」となったときに異常状態であると判定する論理回路
であることを特徴とする請求項2記載のデジタル復調
器。 - 【請求項4】 前記VCOは同期引込み過程にあるとき
に非同期アラーム信号を出力する機能を有し、前記マス
ク手段は、前記非同期アラーム信号および前記異常判定
信号並びに前記VCO制御信号をそれぞれ受け、前記非
同期アラーム信号が非同期を示し前記異常判定信号が異
常を示したときに前記VCO制御信号をマスクする論理
回路であることを特徴とする請求項3記載のデジタル復
調器。 - 【請求項5】 前記VCO制御信号を生成する手段は、
前記出力データに基づき現在のサンプリング点における
波形の微係数を判別し最適サンプリング点からのずれを
検出して前記VCO制御信号を出力する微係数判別回路
であることを特徴とする請求項1記載のデジタル復調
器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22400297A JP3165080B2 (ja) | 1997-08-20 | 1997-08-20 | デジタル復調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22400297A JP3165080B2 (ja) | 1997-08-20 | 1997-08-20 | デジタル復調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1168866A JPH1168866A (ja) | 1999-03-09 |
JP3165080B2 true JP3165080B2 (ja) | 2001-05-14 |
Family
ID=16807059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22400297A Expired - Lifetime JP3165080B2 (ja) | 1997-08-20 | 1997-08-20 | デジタル復調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3165080B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7765086B2 (en) * | 2004-12-09 | 2010-07-27 | Tektronix, Inc. | Modulation domain trigger |
-
1997
- 1997-08-20 JP JP22400297A patent/JP3165080B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1168866A (ja) | 1999-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4077454B2 (ja) | 位相比較回路及びクロックリカバリ回路 | |
US4380815A (en) | Simplified NRZ data phase detector with expanded measuring interval | |
JPH11177640A (ja) | 周波数シフトキーイング方式による復調器 | |
JP3165080B2 (ja) | デジタル復調器 | |
JPH08265384A (ja) | 復調装置 | |
US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
JP3492713B2 (ja) | タイミング再生装置 | |
JP2983381B2 (ja) | クロック再生のための制御信号作成回路 | |
JPH0732391B2 (ja) | クロック同期回路 | |
JP3707711B2 (ja) | 再生クロック抽出装置 | |
JP2748727B2 (ja) | 搬送波同期回路 | |
JP2000049877A (ja) | クロックタイミング再生回路 | |
JP3212385B2 (ja) | クロック再生回路 | |
JPH0669972A (ja) | 周波数掃引回路 | |
JP2912246B2 (ja) | 復調システム | |
JP3088330B2 (ja) | 復調器 | |
JP3134442B2 (ja) | 復調装置 | |
JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
JP2871172B2 (ja) | 復調装置 | |
JP3134519B2 (ja) | 復調装置 | |
JP2658877B2 (ja) | 復調装置 | |
JP2000101554A (ja) | サンプリングクロック再生回路 | |
JPH11112590A (ja) | π/4シフトDQPSKデジタル復調器 | |
JP4434429B2 (ja) | シンボル識別タイミング生成器およびそれを用いた受信装置、通信装置 | |
JPH0370421B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |