JP3162440B2 - 固体撮像装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電荷転送素子を用い
た固体撮像装置の製造方法に関するものである。

【０００２】

【従来の技術】電荷転送素子は、２層もしくは３層のポ
リシリコンゲートを用いて、埋め込み型のｎ型の転送チ
ャンネルを用いて構成されている。連続したチャンネル
中を効率よく転送するために、ゲート絶縁膜にシリコン
酸化膜，シリコン窒化膜，シリコン酸化膜の３層構造
（一般に、ＯＮＯ膜と呼ばれる）が多く用いられてい
る。これは、同一膜厚のゲート絶縁膜を用いることで転
送経路中のポテンシャルの変動を抑え、また２層目以上
のゲートを形成する際の下段ゲート端部の下部に形成さ
れる厚いシリコン酸化膜（いわゆるゲートバーズビー
ク）の発生を抑制している。また、絶縁耐圧も単なるシ
リコン酸化膜に比べて向上する。

【０００３】ＯＮＯ膜を用いた電荷転送素子の例として
は、特開平２−２２０４５０号公報に開示されたものが
ある。つぎに、上記公報に開示された電荷転送装置とそ
の製造方法について図面を参照しながら説明する。図１
１に電荷転送装置の断面図を示す。図１１において、１
は電荷転送部、２は周辺回路部、３は半導体基板、４は
電荷転送部１と周辺回路部２とを電気的に分離する分離
領域、５は電荷転送部１のゲート絶縁膜であるシリコン
酸化膜、６は同じくシリコン窒化膜、７は同じくシリコ
ン酸化膜、８はシリコン酸化膜５とシリコン窒化膜６と
シリコン酸化膜７とで構成される積層絶縁膜である。９
は第１の転送電極、１０はシリコン酸化膜、１１は第２
の転送電極である。１２は周辺回路部２のゲート絶縁
膜、１３はソース・ドレイン、１４はゲート電極であ
る。１６は表面保護膜である。

【０００４】このように、従来の電荷転送素子は、電荷
転送部１の転送電極９，１１下のゲート絶縁膜として積
層絶縁膜８が形成されているのに対して、周辺回路部２
のゲート絶縁膜１２は単層の絶縁膜で構成されている。
このような構成では、周辺回路部２のゲート電極が単層
の絶縁膜で形成されていることから、所望のしきい値電
圧を得ることが容易であり、また、電荷転送部１の各転
送電極９，１１が積層絶縁膜８上に形成されているの
で、ピンホール現象が生じるおそれがない。

【０００５】図１２に図１１の電荷転送装置の製造方法
を説明する工程順断面図を示す。ここでは、上記図１１
で用いた番号をそのまま用い、以下その製造方法につい
て詳しく説明する。まず、図１２（ａ）に示すように、
半導体基板３に分離絶縁膜４を形成する。つぎに、図１
２（ｂ）に示すように、半導体基板３上に熱酸化により
シリコン酸化膜５を形成する。つづいて、シリコン酸化
膜５上にＣＶＤ法によってシリコン窒化膜６を形成す
る。さらに、シリコン窒化膜６上にシリコン酸化膜７を
形成する。以上で積層絶縁膜８が得られる。

【０００６】つぎに、図１２（ｃ）に示すように、第１
層目の転送電極９をＣＶＤ法と選択エッチングとによっ
て形成する。さらに、層間絶縁膜であるシリコン酸化膜
１０を形成する。つぎに、図１２（ｄ）に示すように、
電荷転送部１上をレジスト１５で覆う。そして、このレ
ジスト１５をマスクにしてエッチングすることで周辺回
路部２に形成された積層絶縁膜８を除去する。

【０００７】つぎに、図１２（ｅ）に示すように、半導
体基板３の表面を熱酸化して周辺回路部２にゲート絶縁
膜１２を形成する。つぎに、第２層目の多結晶シリコン
で転送電極１１とゲート電極１４を形成する。最後に、
周辺回路部２にソース・ドレイン１３を形成する。

【０００８】

【発明が解決しようとする課題】

【０００９】

【００１０】

【００１１】上記従来の構成では、ＭＩＳトランジスタ
のゲート絶縁膜の膜厚を複数種類設定することはできな
いので、スイッチング時のオン抵抗を小さくしてノイズ
を減少させるトランジスタと、ロードトランジスタのよ
うに抵抗としてのみ用いるトランジスタとが併存させる
ことはできない。また、その電荷転送素子の製造方法で
は、周辺回路部のシリコン酸化膜の膜厚は１種類だけで
構成されて、周辺回路の目的に併せてシリコン酸化膜の
膜厚を複数種類作ることができない。

【００１２】また、周辺回路部のゲート絶縁膜を形成す
るのに電荷転送部に形成されたＯＮＯ膜をいったんすべ
て除去する。このため、工程が複雑になるとともに、周
辺回路部のゲート絶縁膜を形成する時、電荷転送部の上
層には第１の転送電極が形成された状態である。この状
態でゲート絶縁膜の酸化を行うとＯＮＯ膜の上層に露出
したシリコン酸化膜が成長し、第１の転送電極のバーズ
・ビークとなり電荷転送素子の特性の劣化を招く。

【００１３】また、周辺回路部のゲート絶縁膜の形成に
よりＯＮＯ膜の露出したシリコン酸化膜が成長するた
め、第１の転送電極直下の絶縁膜の膜厚と第２の転送電
極直下の絶縁膜の膜厚に差が生じる。このため、転送電
極直下には均一なチャンネルが形成されず電荷転送素子
としての特性の信頼性の劣化を招く。また、周辺回路部
のシリコン窒化膜を除去した領域は、分離領域を形成し
たときの応力の影響があり、周辺回路特性に致命的な欠
陥を生じる。

【００１４】さらに、周辺回路部内に目的の異なるトラ
ンジスタを形成する場合、単一のシリコン酸化膜の膜厚
のトランジスタしか得ることができない。

【００１５】

【００１６】 この発明の目的は、スイッチング時のオン
抵抗を小さくしてノイズを減少させるトランジスタと、
ロードトランジスタのように抵抗としてのみ用いるトラ
ンジスタを併存させることができる固体撮像装置の製造
方法を提供することである。

【００１７】また、この発明の目的は、周辺回路部の目
的に合わせてシリコン酸化膜の膜厚を変化させることが
できる固体撮像装置の製造方法を提供することである。

【００１８】

【課題を解決するための手段】

【００１９】

【００２０】

【００２１】

【００２２】請求項１記載の固体撮像装置の製造方法
は、半導体基板主面上に第１のシリコン酸化膜を形成す
る工程と、前記第１のシリコン酸化膜上にシリコン窒化
膜を形成する工程と、周辺回路部となる第１の領域の前
記シリコン窒化膜を除去する工程と、ついで前記第１の
領域の前記第１のシリコン酸化膜を除去する工程と、電
荷転送部となる第２の領域上面に前記シリコン窒化膜が
全面に露出した状態で、前記半導体基板上に第２のシリ
コン酸化膜を形成する工程と、前記第２の領域に第１の
転送電極を形成すると同時に、前記第２のシリコン酸化
膜を介して前記第１の領域にゲート電極を形成する工程
と、前記半導体基板上に第３のシリコン酸化膜を形成す
る工程と、前記第３のシリコン酸化膜を介して前記第２
の領域に第２の転送電極を形成する工程とを含む。

【００２３】請求項２記載の固体撮像装置の製造方法
は、半導体基板主面上に第１のシリコン酸化膜を形成す
る工程と、ついで前記第１のシリコン酸化膜上にシリコ
ン窒化膜を形成する工程と、ついで周辺回路部となる第
１の領域内の第３の領域の前記シリコン窒化膜を除去す
る工程と、ついで前記第１の領域内の第３の領域の前記
第１のシリコン酸化膜を除去する工程と、ついで電荷転
送部となる第２の領域上面に前記シリコン窒化膜が全面
に露出した状態で前記半導体基板上に第２のシリコン酸
化膜を形成する工程と、ついで前記第２の領域に第１の
転送電極を形成すると同時に前記第１の領域内の第３の
領域に前記第２のシリコン酸化膜を介して第１のゲート
電極を形成する工程と、ついで第１の領域内の第４の領
域のシリコン窒化膜を除去する工程と、ついで前記半導
体基板上に第３のシリコン酸化膜を形成する工程と、つ
いで前記第３のシリコン酸化膜を介して前記第２の領域
に第２の転送電極を形成すると同時に、前記第３のシリ
コン酸化膜を介して前記第１の領域内の第４の領域に第
２のゲート電極を形成する工程とを含む。

【００２４】

【作用】

【００２５】

【００２６】

【００２７】

【００２８】

【００２９】本発明によれば、ＭＩＳトランジスタのゲ
ート絶縁膜の膜厚は、用途によって周辺回路部内で最適
な値にできる。このため、素子の縮小や素子特性の最適
化を容易に行うことができる。さらに、ＭＩＳトランジ
スタのゲート絶縁膜の膜厚を任意に選ぶことができるの
で、スイッチング時のオン抵抗を小さくし、ノイズを減
少させるトランジスタと、ロードトランジスタのように
抵抗としてのみ用いるトランジスタとを併存させること
ができる。このため、相互コンダクタンスｇ_mが大きく
なったり、トランジスタのサイズを大きくする必要がな
い。また、附加容量が増大し高周波特性が劣下するのを
防ぐことができる。

【００３０】また、本発明によれば、周辺回路部のシリ
コン窒化膜を除去しているので、界面準位の影響が少な
い部分にＭＩＳトランジスタを形成することができる。
このため、応力によるしきい値電圧Ｖ_thの劣下が生じな
い。また、本発明によれば、シリコン窒化膜を上面とす
る電荷転送部に周辺回路部のゲート絶縁膜を同時に形成
するため、工程が簡単であり、ゲート絶縁膜の膜厚を目
的に合わせて変更できる。

【００３１】さらに、電荷転送部の第１の転送電極と周
辺回路部のゲート電極をセルフアラインで形成できるた
め、工程が容易である。また、周辺回路部に目的の異な
るトランジスタを形成するとき、電荷転送部に周辺回路
のゲート絶縁膜と、電荷転送部の第１の転送電極および
周辺回路部のゲート電極とをセルフアラインで形成し、
さらに目的の異なるトランジスタのゲート絶縁膜を、第
１の転送電極を電気的に分離するための絶縁膜と同時に
形成できる。このとき、目的の異なるトランジスタのゲ
ート電極と第２の転送電極を同時に形成することができ
る。このため工程が容易である。

【００３２】また、本発明によれば、周辺回路部のゲー
ト絶縁膜を形成するのに、シリコン酸化膜とシリコン窒
化膜の積層膜を除去する。このため、工程が従来のもの
に比べて簡単である。さらに、周辺回路部のゲート絶縁
膜を形成する時、電荷転送部の上層にはシリコン窒化膜
が形成された状態である。この状態でゲート絶縁膜の酸
化を行うとシリコン窒化膜は変化せず、すなわち５ｎｍ
程度のシリコン酸化膜が形成されるだけで、同時に周辺
回路部のゲート絶縁膜の形成ができる。

【００３３】このため、第１の転送電極直下の絶縁膜の
膜厚と第２の転送電極直下の絶縁膜の膜厚がほぼ均一に
なる。

【００３４】

【実施例】以下に、図面を参照しながらこの発明の実施
例について説明する。最初に、本発明における固体撮像
装置の製造方法によって作製される固体撮像装置におけ
る電荷転送素子の第１の例の詳細について説明する。図
１に上記電荷転送素子の断面図を示す。ここに示した断
面図は、埋め込みチャンネル型電荷転送部の端部と周辺
回路部となる表面チャンネルＭＩＳトランジスタとが配
置されている。

【００３５】ｎ型シリコン基板５１主面の表面にｐ型拡
散層５２が形成されている。ｐ型拡散層５２の不純物濃
度は、１〜５×１０¹⁶／cm³ である。不純物濃度は、以
下に示すＣＣＤのチャンネルの信号電荷の飽和容量およ
び転送効率に影響を与える。このため、所定の不純物濃
度にしておくことが必要である。また、ｐ型拡散層５２
の深さは、シリコン基板５１表面から約５μｍになるよ
うに形成されている。ｐ型拡散層５２の深さは、シリコ
ン基板５１との絶縁耐圧と関係がある。このため、絶縁
耐圧が劣下しないようにその不純物濃度と合わせて所定
の深さに設定されている。

【００３６】ｐ型拡散層５２で埋め込み型電荷転送部を
形成する部分に、ＣＣＤのチャンネルとなるｎ型拡散層
５３が形成されている。ｎ型拡散層５３の不純物濃度
は、５〜１０×１０¹⁶／cm³ である。不純物濃度は、ｐ
型拡散層５２と同様にＣＣＤのチャンネルの信号電荷の
飽和容量および転送効率に影響を与える。このため、所
定の不純物濃度にしておくことが必要である。

【００３７】このように、ｎ型拡散層５３の不純物濃度
は、ｐ型拡散層５２の不純物濃度と関係がある。すなわ
ち、ＣＣＤのチャンネルが空乏化するようにそれらの拡
散層に印加する電位を最適化している。また、ｎ型拡散
層５３の深さは、シリコン基板５１表面から約０．５μ
ｍになるように形成されている。ｎ型拡散層５３の深さ
は、転送効率および飽和容量が劣下しないように適度な
深さに設定されている。

【００３８】シリコン基板５１表面の基板端部にはＭＩ
Ｓトランジスタが形成されている。ＭＩＳトランジスタ
と埋め込み型電荷転送部とは、ＬＯＣＯＳと呼ばれる厚
膜の酸化膜分離領域５４によって電気的に絶縁されてい
る。ＭＩＳトランジスタ領域には、ソース・ドレインと
なるｎ型拡散層５５が形成されている。

【００３９】埋め込み型電荷転送部のシリコン基板５１
表面上には、シリコン酸化膜５６が形成されている。こ
のシリコン酸化膜５６は、ゲート絶縁膜となるためシリ
コン基板５１を熱酸化して、膜厚８０ｎｍ程度の厚さに
形成されている。シリコン酸化膜５６の膜厚は、電荷転
送素子の転送効率およびＣＣＤのチャンネルの信号電荷
に対する飽和特性に影響する。このため、１０ｎｍ〜２
００ｎｍの膜厚にするのがよい。

【００４０】この膜厚が、１０ｎｍ以下であると、駆動
電圧の低電圧側の値（φ_L ）が低くなりすぎる。すなわ
ち、駆動電圧のパルス振幅が低くなる。このため転送効
率が劣下してしまう。また、２００ｎｍ以上の膜厚であ
れば、駆動電圧の高電圧側の値（φ_H ）が高くなりすぎ
る。このため、駆動するためのパルスジェネレータを高
耐圧なものにする必要がる。これは、きわめて実用的な
ものでない。

【００４１】また、駆動電圧を下げようとすると、ｎ型
拡散層５３の不純物濃度を薄くしなければならず、ＣＣ
Ｄのチャンネルの信号電荷の飽和容量が減少してしまう
不都合が生じる。シリコン酸化膜５６上には、減圧ＣＶ
Ｄ法で形成された膜厚４０ｎｍのシリコン窒化膜５７が
形成されている。このように埋め込み型電荷転送部で
は、ゲート絶縁膜として、シリコン酸化膜５６とシリコ
ン窒化膜５７の積層膜を用いている。

【００４２】シリコン窒化膜５７の膜厚は、電荷転送素
子の絶縁耐圧およびＣＣＤのチャンネルの信号電荷の飽
和特性に影響を与える。このため、１０ｎｍ〜１００ｎ
ｍの膜厚にするのがよい。この膜厚が、１０ｎｍ以下で
あると、絶縁耐圧が劣下するとともに、膜形成の安定性
も悪くなる。このため、素子の信頼性が劣下するという
不都合が生じる。

【００４３】また、１００ｎｍ以上の膜厚であれば、ゲ
ート絶縁膜の合計膜厚が厚くなってシリコン酸化膜５６
が厚い場合と同様に駆動電圧の上昇もしくはＣＣＤのチ
ャンネルの信号電荷の飽和容量の低下を生じる。また、
シリコン窒化膜５７は膜中に、電荷のトラップ準位の量
が多い。膜厚が厚くなるほどトラップ準位の量は増大
し、電荷転送素子を長時間使用すると、ＣＣＤのチャン
ネルに印加される実効電圧が変化して素子の信頼性が劣
下する。

【００４４】シリコン窒化膜５７上には、転送電極５８
が形成されている。転送電極５８は、シリコン酸化膜５
９を介して隣の転送電極６０と電気的に分離されてい
る。転送電極５８，６０は、リンをドープした多結晶シ
リコン膜で形成されている。多結晶シリコン膜の膜厚
は、約０．２〜０．６μｍである。ここで、シリコン窒
化膜５７の端部と転送電極５８の多結晶シリコン膜の端
部が一致していることが重要である。シリコン窒化膜５
７の端部と転送電極５８の多結晶シリコン膜の端部を一
致させようとすると、埋め込み型電荷転送部上のシリコ
ン窒化膜５７表面層が、転送電極５８，６０とシリコン
酸化膜５９によって完全に覆いつくされることになる。
このように、ゲート電極５８，６０とシリコン酸化膜５
９の下部以外のシリコン窒化膜５７をなくすことによっ
て電荷転送素子全体に掛かる応力を低減することができ
る。

【００４５】さらには、この電荷転送素子を固体撮像装
置として利用する場合でも、シリコン窒化膜がないこと
から、フォトダイオードに入射する光を減衰させること
がない。このことを、より詳細に説明するために、図２
にこの電荷転送素子を固体撮像装置に使用したときの断
面形状を示す。

【００４６】シリコン基板５１表面から基板の深さ方向
に、ｐ型拡散層６１が形成されている。ｐ型拡散層６１
の中には、電荷転送部Ａとフォトダイオード部Ｂが形成
されている。電荷転送部Ａは、ｐ型拡散層５２がシリコ
ン基板５１表面から基板の深さ方向に形成されている。
その上にｎ型拡散層５３が形成されている。ｎ型拡散層
５３に隣接して拡散層６２が形成されている。

【００４７】さらに、拡散層６２と隣接してフォトダイ
オード部Ｂが形成されている。フォトダイオード部Ｂに
は、ある程度の深さを持つｎ型拡散層６３が設けられ、
さらにシリコン基板５１表面でｎ型拡散層６３の上部に
ｐ型拡散層６４が設けられている。通常、フォトダイオ
ード部Ｂに入射した光は、これらの拡散層内で電子対を
形成する。このように光を電気信号に変えることができ
る。

【００４８】シリコン基板５１上には、基板全面にシリ
コン酸化膜５６が形成されている。シリコン酸化膜５６
上で、ほぼ電荷転送部Ａに相当する領域にはシリコン窒
化膜５７が形成されている。さらに、シリコン窒化膜５
７上には転送電極５８となる多結晶シリコンが形成され
ている。さらに、転送電極５８を取り囲むように絶縁用
のシリコン酸化膜６５が形成されている。固体撮像装置
は、フォトダイオード部Ｂに入射し、電気的に取り出さ
れた信号を、転送電極５８直下のチャンネルを通して転
送する。

【００４９】したがって、転送電極５８とフォトダイオ
ード部Ｂとが一対の構造になっている。これらのものが
複数個形成されたものが固体撮像装置である。複数個の
この対になった素子は、拡散層６６によって隣の対とな
った素子と電気的に絶縁されている。ある転送電極５８
と隣の転送電極５８の開口領域６７のシリコン基板５１
直下にフォトダイオード部Ｂが形成されている。フォト
ダイオード部Ｂが形成されているシリコン基板５１上に
は、シリコン酸化膜５６のみが形成されている。通常、
このような多層膜の転送電極のゲート絶縁膜を用いる場
合には、フォトダイオード部Ｂ上に多層膜を残した状態
にするが、入射する光を減衰させて用いてきた。しか
し、このような方法では固体撮像装置の高感度化の要請
を実現することが困難であった。

【００５０】一方、図１において、ＭＩＳトランジスタ
領域には、通常のＭＩＳトランジスタが形成されてい
る。すなわち、ソースとドレインとの間のシリコン基板
５１表面上にゲート絶縁膜となるシリコン酸化膜６８が
膜厚５０ｎｍで形成されている。さらに、シリコン酸化
膜６８上にはゲート電極６９が形成されている。ゲート
電極６９は、リンをドープした多結晶シリコン膜で形成
されている。多結晶シリコンの膜厚は、約０．２〜０．
６μｍである。

【００５１】以上のように構成された、電荷転送素子
は、埋め込み型電荷転送部にシリコン酸化膜とシリコン
窒化膜の積層膜をゲート絶縁膜に用いても、その転送特
性に悪影響を及ぼすことがない。一方、従来の電荷転送
素子のように周辺回路部を構成するＭＩＳトランジスタ
のゲート絶縁膜に、このようなシリコン酸化膜とシリコ
ン窒化膜からなる積層膜を用いると、シリコン酸化膜の
単層のゲート絶縁膜を用いる上記の第１の例の場合に比
べて、積層膜に生じる界面準位や絶縁膜中に存在してい
るトラップ準位によってトランジスタ特性が劣下する。
積層膜の界面準位密度が増加することでＭＩＳトランジ
スタのノイズ特性および周波数特性が劣化する。また、
膜中のトラップ密度が増加することでＭＩＳトランジス
タのしきい値電圧Ｖ_thがシフトしたり、相互コンダクタ
ンスｇ_mが劣化する。これらの要因で積層膜を用いた電
荷転送素子の信頼性は低下してしまう。

【００５２】この第１の例の電荷転送素子では、従来の
電荷転送素子のＭＩＳトランジスタのようにその素子特
性が劣化することはない。以上述べたような効果につい
てより詳細に説明するために、図３にこの第１の例の電
荷転送素子と、従来の積層膜をゲート絶縁膜に用いたＭ
ＩＳトランジスタを持つ電荷転送素子とのアンプ部ゲー
ト絶縁膜種に対するアンプノイズと周波数特性を比較し
た図を示す。

【００５３】図中の黒丸は、周波数特性を示し、白丸は
アンプノイズを示す。ゲート絶縁膜種がＳｉＯ₂ と書か
れているのがこの第１の例のＭＩＳトランジスタであ
る。ＯＮＯと書かれているのが従来のＭＩＳトランジス
タを示す。これより、この第１の例のＭＩＳトランジス
タは、アンプノイズが低く、従来のＭＩＳトランジスタ
に比べて約２／５倍程度に抑えることができる。このた
め、電荷転送素子の動作を行ったとき、微小な信号電荷
を充分に増幅することができる。

【００５４】また、周波数特性については、この第１の
例のＭＩＳトランジスタは、従来のＭＩＳトランジスタ
に比べて約１．４倍程度高くすることができる。図４に
電荷転送素子の第２の例の断面図を示す。ここに示した
断面図は、埋め込みチャンネル型電荷転送部の端部と周
辺回路部となる表面チャンネルＭＩＳトランジスタが配
置されている。

【００５５】第１の例の電荷転送素子と異なるのは、Ｃ
ＣＤのチャンネル部上に設けられた積層膜が、シリコン
酸化膜とシリコン窒化膜さらに上層にシリコン酸化膜か
らなるＯＮＯ膜と呼ばれる積層膜で形成されていること
である。すなわち、シリコン基板５１主面の表面にｐ型
拡散層５２が形成されている。ｐ型拡散層５２で埋め込
み型電荷転送部を形成する部分に、ＣＣＤのチャンネル
となるｎ型拡散層５３が形成されている。

【００５６】シリコン基板５１表面の、基板端部にはＭ
ＩＳトランジスタが形成されている。ＭＩＳトランジス
タと埋め込み型電荷転送部とは、ＬＯＣＯＳと呼ばれる
厚膜の酸化膜分離領域５４によって電気的に絶縁されて
いる。ＭＩＳトランジスタ領域には、ソース・ドレイン
となるｎ型拡散層５５が形成されている。

【００５７】埋め込み型電荷転送部のシリコン基板５１
表面上には、シリコン酸化膜５６が形成されている。こ
のシリコン酸化膜５６は、ゲート絶縁膜となるためシリ
コン基板５１を熱酸化して、膜厚８０ｎｍ程度の厚さに
形成されている。シリコン酸化膜５６上には、減圧ＣＶ
Ｄ法で形成された膜厚４０ｎｍのシリコン窒化膜５７が
形成されている。

【００５８】さらに、シリコン窒化膜５７上に、シリコ
ン酸化膜７０が形成されている。シリコン酸化膜７０の
膜厚は約５ｎｍである。シリコン酸化膜７０は、後に述
べる製造工程において、ＭＩＳトランジスタのゲート絶
縁膜であるシリコン酸化膜を形成する場合に、同時に形
成される。ＭＩＳトランジスタのゲート絶縁膜を形成す
る時には、電荷転送素子の領域は、シリコン酸化膜５６
とシリコン窒化膜５７が積層されて形成されている。ゲ
ート絶縁膜のシリコン酸化膜６８を形成したとき、シリ
コン窒化膜５７の表面が５ｎｍ酸化される。

【００５９】この膜厚は、ＭＩＳトランジスタのゲート
絶縁膜の膜厚を変化させたのに応じて変化する。ただ
し、その酸化膜厚は、数十ｎｍを超えるものではない。
さらに、電荷転送素子のゲート絶縁膜にこのようなＯＮ
Ｏ膜を形成することで、絶縁耐圧の信頼性が向上する。
さらに、２層以上の積層膜でゲート絶縁膜が形成されて
いるため、絶縁膜の膜厚はどの電極下においても一定と
なる。このため電極下のポテンシャルが変動することが
ない。通常、ゲート電極下のゲート絶縁膜はその後の工
程による酸化でバーズビークと呼ばれる電極端部での異
常酸化が生じる。しかし、この例のように積層膜をゲー
ト絶縁膜に用いるとその後の酸化によってバーズビーク
は生じず、均一なチャンネルを形成することができる。

【００６０】第１の例で説明した効果もまた十分得るこ
とができる。さらに、シリコン窒化膜５７上には、転送
電極５８が形成されている。転送電極５８は、シリコン
酸化膜５９を介して隣の転送電極６０と電気的に分離さ
れている。転送電極５８，６０は、リンをドープした多
結晶シリコン膜で形成されている。多結晶シリコン膜の
膜厚は、約０．２〜０．６μｍである。

【００６１】ここで、シリコン窒化膜５７の端部と転送
電極５８の多結晶シリコン膜の端部を一致させている。
ＭＩＳトランジスタ領域には、通常のＭＩＳトランジス
タが形成されている。すなわち、ソースとドレインとの
間のシリコン基板５１表面上にゲート絶縁膜となるシリ
コン酸化膜６８が膜厚５０ｎｍで形成されている。さら
に、シリコン酸化膜６８上にはゲート電極６９が形成さ
れている。ゲート電極６９は、リンをドープした多結晶
シリコン膜で形成されている。多結晶シリコンの膜厚
は、約０．２〜０．６μｍである。

【００６２】以上のように構成された、電荷転送素子
は、埋め込み型電荷転送部にシリコン酸化膜とシリコン
窒化膜の積層膜をゲート絶縁膜に用いても、その転送特
性に悪影響を及ぼすことがない。一方、従来の電荷転送
素子のように周辺回路部を構成するＭＩＳトランジスタ
のゲート絶縁膜に、このようなシリコン酸化膜とシリコ
ン窒化膜とシリコン酸化膜からなる積層膜を用いると、
シリコン酸化膜の単層のゲート絶縁膜を用いるこの例の
場合に比べて、積層膜に生じる界面準位や絶縁膜中に存
在しているトラップ準位によってトランジスタ特性が劣
下する。積層膜の界面準位密度が増加することでＭＩＳ
トランジスタのノイズ特性および周波数特性が劣化す
る。また、膜中のトラップ密度が増加することでＭＩＳ
トランジスタのしきい値電圧Ｖ_thがシフトしたり、相互
コンダクタンスｇ_m が劣化する。これらの要因で積層膜
を用いた電荷転送素子の信頼性は低下してしまう。

【００６３】この例の電荷転送素子では、ＭＩＳトラン
ジスタのゲート絶縁膜が単層のシリコン酸化膜で構成さ
れているので、従来の電荷転送素子のＭＩＳトランジス
タのようにその素子特性が劣化することはない。図５に
電荷転送素子の第３の例の断面図を示す。ここに示した
断面図は、埋め込みチャンネル型電荷転送部の端部と周
辺回路部となる表面チャンネルＭＩＳトランジスタが配
置されている。

【００６４】ｎ型シリコン基板５１主面の表面にｐ型拡
散層５２が形成されている。ｐ型拡散層５２の不純物濃
度は、約１〜５×１０¹⁶／cm³ である。不純物濃度は、
ＣＣＤのチャンネルの信号電荷の飽和容量および転送効
率に影響を与える。このため、所定の不純物濃度にして
おくことが必要である。また、ｐ型拡散層５２の深さは
シリコン基板５１表面から約５μｍになるように形成さ
れている。ｐ型拡散層５２の深さは、シリコン基板５１
との間の絶縁耐圧が低下しないように、その不純物濃度
と印加すべき電圧に合わせて設定されている。

【００６５】ｐ型拡散層５２で埋め込み型電荷転送部を
形成する部分に、ＣＣＤのチャンネルとなるｎ型拡散層
５３が形成されている。ｎ型拡散層５３の不純物濃度
は、５〜１０×１０¹⁶／cm³ である。不純物濃度は、以
下に示すＣＣＤチャンネルの信号電荷の飽和容量に影響
を与える。このため所定の不純物濃度にしておくことが
必要である。

【００６６】また、ｎ型拡散層５３の不純物濃度は、ｐ
型拡散層５２の不純物濃度と関係があり、ＣＣＤのチャ
ンネルが空乏化するようにそれらの拡散層に印加する電
位を最適化している。また、ｎ型拡散層５３の深さはシ
リコン基板５１表面から約０．５μｍになるように形成
されている。ｎ型拡散層５３の深さは、シリコン基板５
１との間の絶縁耐圧が劣下しないようにその不純物濃度
と合わせて適当に設定されている。

【００６７】シリコン基板５１表面の、基板端部にはＭ
ＩＳトランジスタが形成されている。ＭＩＳトランジス
タと埋め込み型電荷転送部とは、ＬＯＣＯＳと呼ばれる
分離領域５４によって電気的に絶縁されている。ＭＩＳ
トランジスタ領域には、ソース・ドレインとなるｎ型拡
散層５５が形成されている。

【００６８】埋め込み型電荷転送部のシリコン基板５１
表面上には、シリコン酸化膜５６が形成されている。こ
のシリコン酸化膜５６は、ゲート絶縁膜となるためシリ
コン基板５１を熱酸化して、膜厚８０ｎｍ程度の厚さに
形成されている。シリコン酸化膜５６の膜厚は、電荷転
送素子の転送効率およびＣＣＤのチャンネルの信号電荷
の飽和特性に影響を与える。このため、１０ｎｍ〜２０
０ｎｍの膜厚にするのがよい。この膜厚については、第
１の例と同じ理由に基づき、ここで指定した範囲の膜厚
で用いることが必要である。

【００６９】シリコン酸化膜５６上には、減圧ＣＶＤ法
で形成された膜厚４０ｎｍのシリコン窒化膜５７が形成
されている。このように埋め込み型電荷転送部では、ゲ
ート絶縁膜として、シリコン酸化膜５６とシリコン窒化
膜５７の積層膜を用いている。シリコン窒化膜５７の膜
厚は、電荷転送素子の絶縁耐圧およびＣＣＤのチャンネ
ルの信号電荷の飽和特性に影響する。このため、１０ｎ
ｍ〜１００ｎｍの膜厚にするのがよい。この膜厚もま
た、第１の例で示したのと同じ理由で、ここに示した範
囲の膜厚で形成されていることが必要である。

【００７０】シリコン窒化膜５７上には、転送電極５８
が形成されている。転送電極５８は、シリコン酸化膜５
９を介して隣の転送電極６０と電気的に分離されてい
る。転送電極５８，６０は、リンをドープした多結晶シ
リコン膜で形成されている。多結晶シリコンの膜厚は、
約０．５μｍである。一方、ＭＩＳトランジスタ領域に
は、通常のＭＩＳトランジスタが形成されている。すな
わち、ソースとドレインとの間のｎ型拡散層５２表面上
にゲート絶縁膜となるシリコン酸化膜７１が膜厚５０ｎ
ｍで形成されている。さらに、シリコン酸化膜７１上に
はゲート電極７２が形成されている。ゲート電極７２
は、リンをドープした多結晶シリコン膜で形成されてい
る。多結晶シリコンの膜厚は、約０．５μｍである。

【００７１】さらに、上記ＭＩＳトランジスタのソース
あるいはドレインが共通となる他のＭＩＳトランジスタ
もまた形成されている。このＭＩＳトランジスタは、ｐ
型拡散層５２表面上にゲート絶縁膜となるシリコン酸化
膜７３が膜厚１００ｎｍで形成されている。さらに、シ
リコン酸化膜７３上にはゲート電極７４が形成されてい
る。ゲート電極７４は、リンをドープした多結晶シリコ
ン膜で形成されている。多結晶シリコンの膜厚は、約
０．４μｍである。

【００７２】ここで述べた２つのＭＩＳトランジスタに
おいて、相違する点は、両者のゲート絶縁膜となるシリ
コン酸化膜７１，７３の膜厚が異なっていることであ
る。埋め込み型電荷転送部のゲート絶縁膜が積層膜で形
成されており、周辺回路部のＭＩＳトランジスタのゲー
ト絶縁膜が少なくとも２つの異なる膜厚を有しているよ
うな電荷転送素子が形成されている点にある。

【００７３】電荷転送素子の周辺回路部（特に、アンプ
部など）のＭＩＳトランジスタのゲート絶縁膜に膜厚が
一定である薄膜を形成すると、周辺回路部の利用目的に
よって定められたＭＩＳトランジスタを形成しなければ
ならない場合に、所望の特性を得ることができない。例
えば、膜厚が薄いゲート絶縁膜を用いるＭＩＳトランジ
スタは、トランジスタのスイッチング時のオン抵抗が小
さくなり、ノイズも減少させることができ素子特性を向
上させることができる。しかし、ＭＩＳトランジスタを
ロードトランジスタのように抵抗としてのみ用いようと
すると、相互コンダクタンスｇ_m が大きくなる。このた
め所定の抵抗値を持たせようとすると、ゲート絶縁膜の
膜厚が薄いと形成しなければならないトランジスタのサ
イズを大きくしなければならない。このように目的の違
うＭＩＳトランジスタを周辺回路部に作り込むために
は、各々のＭＩＳトランジスタに合った所望の膜厚のゲ
ート絶縁膜を用いることが必要である。

【００７４】さらに、このような周辺回路部にあって
は、附加容量もまた増大する。このため高周波特性は劣
下する。この例では、用途によって最適のゲート絶縁膜
厚を有するＭＩＳトランジスタを形成できる。このた
め、素子の縮小や素子特性の最適化を容易に行うことが
できる。

【００７５】以上のように構成された、電荷転送素子で
は、埋め込み型電荷転送部にシリコン酸化膜とシリコン
窒化膜の積層膜をゲート絶縁膜に用いても、その転送特
性には殆ど影響しない。一方、周辺回路部を構成するＭ
ＩＳトランジスタのゲート絶縁膜に、このような積層膜
を用いると、シリコン酸化膜の単層のゲート絶縁膜を用
いる場合に比べて、積層膜に生じる界面準位や絶縁膜中
に存在しているトラップ準位によってトランジスタ特性
が劣下する。この例の電荷転送装置では、このような電
荷転送装置のＭＩＳトランジスタの特性劣化が生じるこ
とがない。

【００７６】図６に周辺回路部のＭＩＳトランジスタの
シリコン窒化膜が除去された領域を説明する１つのトラ
ンジスタの平面図を示す。斜線７５の領域がシリコン窒
化膜の除去された領域である。シリコン基板のｎ型拡散
層表面に、ＭＩＳトランジスタが形成されている。ＭＩ
Ｓトランジスタは、周辺の素子と電気的に分離するよう
ＬＯＣＯＳと呼ばれる分離領域７６が設けられている。
分離領域７６は長方形の周辺に設けられている。斜線７
５の領域は、分離領域７６よりやや小さな領域をしてい
る。斜線７５の領域もまた分離領域７６と同じように長
方形の形状になっている。

【００７７】分離領域７６内のほぼ中央部にゲート電極
７７が形成されている。ゲート電極７７の長辺の左右の
ｎ型拡散層には、ＭＩＳトランジスタのソース・ドレイ
ンとなる拡散層が形成されている。ソース・ドレインの
コンタクトホール７８は、ＭＩＳトランジスタの上層に
設けられた保護膜の所定位置をエッチングして形成され
ている。このコンタクトホール７８を通してソース・ド
レインの拡散層と接続される配線７９が形成されてい
る。

【００７８】このように、周辺回路部のシリコン窒化膜
を除去した領域は、界面準位の影響が少なくするため
に、所定の位置に形成されている。その位置は、分離領
域７６に形成されたＬＯＣＯＳ形成時に発生する応力が
悪影響を与えないような平坦部分に形成される。このよ
うな平坦部分は、分離領域７６の端部から、分離領域７
６の膜厚と、シリコン窒化膜のエッチングによって一部
除去されるシリコン酸化膜の膜厚とを足し合わせた厚さ
に相当する距離以上離れていなければならない。

【００７９】第１の例では、分離領域７６の膜厚は５０
０ｎｍで、エッチング除去されるシリコン酸化膜の膜厚
は８０ｎｍである。これより分離領域７６から０．５８
μｍ以上分離領域７６の端部から離れておれば応力の影
響が少ない。応力の影響が及ぶ領域に周辺回路部を形成
すると、界面順位が増大してしきい値電圧Ｖ_thが劣下す
るなどの信頼性上の問題を生じることになる。

【００８０】図７に電荷転送素子の第４の例の断面図を
示す。ここに示した断面図は、埋め込みチャンネル型電
荷転送部の端部と周辺回路部となる表面チャンネルＭＩ
Ｓトランジスタが配置されている。図５の例の電荷転送
素子と異なるのは、ＣＣＤのチャンネル部上に設けられ
た積層膜が、シリコン酸化膜とシリコン窒化膜とさらに
上層のシリコン酸化膜からなる３層構造、つまりＯＮＯ
膜と呼ばれる積層膜で形成されていることである。

【００８１】すなわち、シリコン基板５１主面の表面に
ｐ型拡散層５２が形成されている。ｐ型拡散層５２で埋
め込み型電荷転送部を形成する部分に、ＣＣＤのチャン
ネルとなるｎ型拡散層５３が形成されている。シリコン
基板５１表面の基板端部には、ＭＩＳトランジスタが形
成されている。ＭＩＳトランジスタと埋め込み型電荷転
送部とは、ＬＯＣＯＳと呼ばれる厚膜の酸化膜分離領域
５４によって電気的に絶縁されている。

【００８２】ＭＩＳトランジスタ領域には、ソース・ド
レインとなるｎ型拡散層５５が形成されている。埋め込
み型電荷転送部のシリコン基板５１表面上には、シリコ
ン酸化膜５６が形成されている。このシリコン酸化膜５
６は、ゲート絶縁膜となるためシリコン基板５１を熱酸
化して、膜厚８０ｎｍ程度の厚さに形成されている。

【００８３】シリコン酸化膜５６上には、減圧ＣＶＤ法
で形成された膜厚４０ｎｍのシリコン窒化膜５７が形成
されている。さらに、シリコン窒化膜５７上に、シリコ
ン酸化膜７０が形成されている。シリコン酸化膜７０の
膜厚は約５ｎｍである。シリコン酸化膜７０は、後に述
べる製造工程において、ＭＩＳトランジスタのゲート絶
縁膜であるシリコン酸化膜を形成する場合に、同時に形
成される。

【００８４】ＭＩＳトランジスタのゲート絶縁膜を形成
する時には、電荷転送素子の領域は、シリコン酸化膜５
６とシリコン窒化膜５７が積層されて形成されている。
ゲート絶縁膜のシリコン酸化膜７１を形成したとき、シ
リコン窒化膜５７の表面が５ｎｍ酸化される。この膜厚
は、ＭＩＳトランジスタのゲート絶縁膜の膜厚を変化さ
せたのに応じて変化する。ただし、その酸化膜厚は、数
十ｎｍを越えるものではない。

【００８５】さらに、電荷転送素子のゲート絶縁膜にこ
のようなＯＮＯ膜を形成することで、絶縁耐圧の信頼性
が向上する。さらに、２層以上の積層膜でゲート電極が
形成されているため、絶縁膜の膜厚はどの電極下におい
ても一定となる。このため電極下のポテンシャルが変動
することがない。通常、ゲート電極下のゲート絶縁膜は
その後の工程による酸化でバーズビークと呼ばれる電極
端部での異常酸化が生じる。しかし、この例のように積
層膜をゲート絶縁膜に用いるとその後の酸化によってバ
ーズビークは生じず、均一なチャンネルを形成すること
ができる。

【００８６】シリコン酸化膜７０上には、転送電極５８
が形成されている。この転送電極５８は、シリコン酸化
膜５９を介して隣の転送電極６０と電気的に分離されて
いる。転送電極５８，６０は、リンをドープした多結晶
シリコン膜で形成されている。多結晶シリコンの膜厚
は、約０．５μｍである。一方、ＭＩＳトランジスタ領
域には、通常のＭＩＳトランジスタが形成されている。
すなわち、ソースとドレインとの間のｎ型拡散層５２表
面上にゲート絶縁膜となるシリコン酸化膜７１が膜厚５
０ｎｍで形成されている。さらに、シリコン酸化膜７１
上にはゲート電極７２が形成されている。ゲート電極７
２は、リンをドープした多結晶シリコン膜で形成されて
いる。多結晶シリコンの膜厚は、約０．５μｍである。

【００８７】さらに、上記ＭＩＳトランジスタのソース
あるいはドレインが共通となる他のＭＩＳトランジスタ
もまた形成されている。このＭＩＳトランジスタは、ｐ
型拡散層５２表面上にゲート絶縁膜となるシリコン酸化
膜７３が膜厚１００ｎｍで形成されている。さらに、シ
リコン酸化膜７３上にはゲート電極７４が形成されてい
る。ゲート電極７４は、リンをドープした多結晶シリコ
ン膜で形成されている。多結晶シリコンの膜厚は、約
０．４μｍである。

【００８８】ここで述べた２つのＭＩＳトランジスタに
おいて、相違する点は、両者のゲート絶縁膜となるシリ
コン酸化膜７１，７３の膜厚が異なっていることであ
る。埋め込み型電荷転送部のゲート絶縁膜が積層膜で形
成されており、周辺回路部のＭＩＳトランジスタのゲー
ト絶縁膜が少なくとも２つの異なる膜厚を有しているよ
うな電荷転送素子が形成されている点にある。

【００８９】電荷転送素子の周辺回路部（特に、アンプ
部など）のＭＩＳトランジスタのゲート絶縁膜に膜厚が
一定である薄膜を形成すると、周辺回路部の利用目的に
よって定められたＭＩＳトランジスタを形成しなければ
ならない場合に、所望の特性を得ることができない。例
えば、膜厚が薄いゲート絶縁膜を用いるＭＩＳトランジ
スタは、トランジスタのスイッチング時のオン抵抗が小
さくなり、ノイズも減少させることができ素子特性を向
上させることができる。しかし、ＭＩＳトランジスタを
ロードトランジスタのように抵抗としてのみ用いようと
すると、相互コンダクタンスｇ_m が大きくなる。このた
め所定の抵抗値を持たせようとすると、ゲート絶縁膜の
膜厚が薄いと形成しなければならないトランジスタのサ
イズを大きくしなければならない。このように目的の違
うＭＩＳトランジスタを周辺回路部に作り込むために
は、各々のＭＩＳトランジスタに合った所望の膜厚のゲ
ート絶縁膜を用いることが必要である。

【００９０】さらに、このような周辺回路部にあって
は、附加容量もまた増大する。このため高周波特性は劣
下する。この例では、用途によって最適のゲート絶縁膜
厚を有するＭＩＳトランジスタが形成できる。このた
め、素子の縮小や素子特性の最適化を容易に行うことが
できる。

【００９１】以上のように構成された、電荷転送素子で
は、埋め込み型電荷転送部にシリコン酸化膜とシリコン
窒化膜の積層膜をゲート絶縁膜に用いても、その転送特
性にはほとんど影響しない。一方、周辺回路部を構成す
るＭＩＳトランジスタのゲート絶縁膜に、このような積
層膜を用いると、シリコン酸化膜の単層のゲート絶縁膜
を用いる場合に比べて、積層膜に生じる界面準位や絶縁
膜中に存在しているトラップ準位によってトランジスタ
特性が劣下する。この例の電荷転送装置では、このよう
な電荷転送装置のＭＩＳトランジスタの特性劣化が生じ
ることがない。

【００９２】つぎに、図８にＦＩＴ（フレームトランス
ファー）型の固体撮像装置の平面図を示す。ＦＩＴ型の
電荷転送素子は、上記した電荷転送素子と比べ高速の転
送を可能とする。このために信号電荷を保持しておく蓄
積部が設けられている。光電変換部からの信号電荷は、
通常はセンスアンプを用いて外部へ取り出される。この
場合には、信号電荷がセンスアンプまで送られるのに必
要な転送時間がその電荷転送素子の転送速度の能力とい
える。これに対してＦＩＴ型の電荷転送素子は、蓄積部
を持つため外部への信号の取り出しは、蓄積部からダイ
レクトに行うことができる。このため、従来の電荷転送
素子に比べて高速動作が可能である。

【００９３】８０は光電変換を行う画素部、８１は光電
変換した電荷をいったん保持する蓄積部、８２は蓄積し
た電荷を順次出力する水平電荷転送部である。蓄積部８
１には、周辺回路部のトランジスタと同様にシリコン窒
化膜がセルフアラインで除去されていない。このために
全面がシリコン窒化膜で覆われている。この場合、シリ
コン窒化膜のストレスによって界面順位が増加する。ま
た、シリコン窒化膜は水素の透過率が低いため、電荷転
送素子の製造過程で用いられる水素処理による界面改善
の効果が低くなる。

【００９４】図９にこの発明の固体撮像装置の製造方法
の第１の実施例を説明するための工程断面図を示す（請
求項１に対応する）。まず、図９（ａ）に示すように、
ｎ型シリコン基板５１の全面にボロンをイオン注入す
る。この後、熱処理を行いｐ型拡散層５２を形成する。
この時の、イオン注入条件は、加速電圧１００ｋｅＶ、
注入量５×１０¹¹／cm² で行っている。また、熱処理
は、処理温度１２００度で、１０時間行った。またこの
時、ｐ型拡散層５２の拡散深さは約５μｍであった。

【００９５】つぎに、シリコン基板５１表面を熱酸化
し、シリコン酸化膜８３を５０ｎｍの膜厚に形成する。
その後、シリコン酸化膜８３上に減圧ＣＶＤ法によりシ
リコン窒化膜８４を形成する。シリコン窒化膜８４の膜
厚は、１２０ｎｍである。この後、通常のフォトリソグ
ラフィを用いて、分離領域５４となる部分以外の領域を
覆ったレジストパターンを形成する。このレジストパタ
ーンをマスクにして、シリコン窒化膜８４をエッチング
除去する。

【００９６】さらに、シリコン酸化膜８３を除去して、
シリコン基板５１表面が露出するようにする。この後、
レジストパターンを除去する。このようにシリコン窒化
膜８４とシリコン酸化膜８３が除去されたシリコン基板
５１を、熱酸化して分離領域５４を成長させる。分離領
域５４は、ＬＯＣＯＳと呼ばれ、膜厚が約５００ｎｍの
酸化膜が形成される。

【００９７】つぎに、図９（ｂ）に示すように、半導体
基板５１全面に形成されたシリコン窒化膜８４をエッチ
ング除去する。この後、通常のフォトリソグラフィを用
いて、ＭＩＳトランジスタを形成する領域にレジストパ
ターンを形成する（図示せず）。この後、半導体基板５
１全面にリンのイオン注入を行う。イオン注入条件は、
加速電圧１００ｋｅＶ、注入量３×１０¹²／cm² であ
る。この後、レジストパターンを除去する。

【００９８】さらに、熱処理を行って転送チャンネルと
なるｎ型拡散層５３を形成する。この時、ｎ型拡散層５
３の拡散深さは０．５μｍにしている。さらに表面保護
膜として用いたシリコン酸化膜８３をエッチング除去す
る。このエッチングで、シリコン酸化膜８３の膜厚に相
当する厚さ分だけ分離領域５４の酸化膜もエッチングさ
れる。

【００９９】つぎに、図９（ｃ）に示すように、半導体
基板５１を熱酸化してシリコン酸化膜５６を８０ｎｍの
厚さで形成する。さらに、減圧ＣＶＤ法で厚さ４０ｎｍ
のシリコン窒化膜５７をシリコン酸化膜５６上に成長す
る。この時、シリコン酸化膜５６の膜厚は、１０ｎｍ〜
２００ｎｍの範囲内で、シリコン窒化膜５７の膜厚は、
１０ｎｍ〜１００ｎｍの範囲内で、それぞれ電荷転送装
置の特性や回路駆動条件に最適な膜厚を見いだすことが
できる。

【０１００】その後、通常のフォトリソグラフィを用い
て、ＭＩＳトランジスタを形成する周辺回路領域を開口
したレジストパターンを形成する。このレジストパター
ンをマスクにしてシリコン窒化膜５７をプラズマエッチ
ング法で除去する。こうしてＭＩＳトランジスタを形成
する領域のシリコン窒化膜を取り除く。

【０１０１】さらに、この領域に露出したシリコン酸化
膜５６を弗酸と弗化アンモニウムの混合液でウエットエ
ッチングして除去する。シリコン酸化膜５６のエッチン
グは、プラズマエッチング法を用いてもよいことは言う
までもない。ここで、ＭＩＳトランジスタを形成する領
域はシリコン基板５１が露出している。ただし、シリコ
ン酸化膜５６のエッチング量は、半導体基板５１が表面
に露出するまで行って、シリコン酸化膜５６を若干残し
ておいても後の工程では何等の悪影響を及ぼすことはな
い。

【０１０２】さらに、シリコン酸化膜５６をウエットエ
ッチングする前に、シリコン酸化膜５６表面の汚れを取
り除く目的で酸素プラズマにさらして、ウエットエッチ
ングが容易になるような工程を行ってもよい。つぎに、
レジストパターンを除去する。この後、熱酸化を行って
露出した半導体基板５１上の周辺回路部にシリコン酸化
膜６８を形成する。

【０１０３】この時、埋め込み型電荷転送装置部には、
シリコン酸化膜５６とシリコン窒化膜５７の２層膜が形
成されている。上層のシリコン窒化膜５７は酸化速度が
低いため膜厚が増加することによる影響はない。このた
め、ＭＩＳトランジスタのゲート絶縁膜となるシリコン
酸化膜６８の膜厚は自由に設定できる。

【０１０４】この時、同時に電荷転送部のシリコン窒化
膜５７上には膜厚約５ｎｍ程度のシリコン酸化膜７０が
成長する。この実施例では、絶縁耐圧特性、周波数特性
やノイズ特性を検討することによって、それらの特性が
最適となる膜厚約５０ｎｍのシリコン酸化膜６８を形成
している。

【０１０５】この後、図９（ｄ）に示すように、第１の
多結晶シリコン膜を蒸着しリンをドープして低抵抗と
し、フォトエッチングで電荷転送素子の第１の転送電極
５８と周辺回路部のゲート電極６９とを同時に形成す
る。この時、多結晶シリコン膜のエッチング条件を下地
シリコン窒化膜５７とのエッチング速度比を大きい条件
にして、シリコン窒化膜５７がほとんどエッチングされ
ない状態にする。

【０１０６】つぎに、図９（ｅ）に示すように、多結晶
シリコン膜を酸化してシリコン酸化膜５９を形成する。
これによって第１の転送電極５８が第２の転送電極６０
と電気的に絶縁される。この後、第２の多結晶シリコン
膜を蒸着しリンをドープして低抵抗とし、フォトエッチ
ングで電荷転送素子の第２の転送電極６０を形成する。

【０１０７】その後、第２の多結晶シリコン膜の第２の
転送電極６０下部のゲート絶縁膜が第１の転送電極５８
下部のゲート絶縁膜と同じ膜厚になる。すなわち両方の
電極下のゲート絶縁膜はシリコン酸化膜５６とシリコン
窒化膜５７の膜厚の和になっている。このため、電荷転
送素子を動作した時には、均一なＣＣＤのチャンネルが
得られる。

【０１０８】このようにこの実施例の固体撮像装置の製
造方法では、周辺回路部のゲート絶縁膜のシリコン酸化
膜６８を形成するのに、シリコン酸化膜５６とシリコン
窒化膜５７の積層膜を除去する。このため、工程が従来
のものに比べて簡単である。さらに、周辺回路部のゲー
ト絶縁膜６８を形成する時、電荷転送部の上層にはシリ
コン窒化膜５７が形成された状態である。この状態でゲ
ート絶縁膜のシリコン酸化膜６８の酸化を行うとシリコ
ン窒化膜５７は変化せず、すなわち５ｎｍ程度のシリコ
ン酸化膜７０が形成されるだけで、同時に周辺回路部の
ゲート絶縁膜の形成ができる。

【０１０９】このため、第１の転送電極５８直下の絶縁
膜の膜厚と第２の転送電極６０直下の絶縁膜の膜厚が均
一になる。第２の転送電極６０も同様のフォトエッチン
グで形成するが第１の転送電極５８と第２の転送電極６
０の下部以外の領域のシリコン窒化膜５７は、セルフア
ラインで第２の転送電極６０をエッチングする時に、同
時にエッチング除去する。

【０１１０】この時の多結晶シリコン膜のエッチング条
件は、多結晶シリコン膜と下地シリコン窒化膜５７との
エッチング速度比の小さい条件で行う。転送電極５８，
６０の下部以外のシリコン窒化膜５７を除去することに
より、素子全体にかかるストレスを低減する。また、こ
の電荷転送素子を固体撮像装置に使用する場合はシリコ
ン窒化膜を除去することでフォトダイオードへの入射光
の減衰を防ぐことができる。

【０１１１】この後、絶縁膜形成とアルミニウム配線を
行って、電荷転送素子が形成される。上記の工程によ
り、ＣＣＤチャンネル部は安定性に優れた積層膜でゲー
ト絶縁膜を形成し、周辺回路部は界面準位の少ないシリ
コン酸化膜６８のゲート絶縁膜でトランジスタが形成で
きる。

【０１１２】周辺回路部の表面チャンネルＭＯＳトラン
ジスタに界面準位と膜中トラップ準位の少ないシリコン
酸化膜を用いるので、界面準位密度に起因するノイズ特
性と、膜中トラップ密度に起因するしきい値電圧Ｖ_thシ
フトや相互コンダクタンスｇ _m の劣化などの信頼性でＯ
ＮＯ膜だけで形成された電荷転送素子にくらべて良好な
素子が得られる。

【０１１３】図１０にこの発明の固体撮像装置の製造方
法の第２の実施例を説明するための工程断面図を示す
（請求項２に対応する）。第２の実施例は、上記第１の
実施例で示した製造方法において、ＭＩＳトランジスタ
が２つ以上形成される場合の製造方法について説明す
る。まず、図１０（ａ）に示すように、ｎ型シリコン基
板５１の全面にボロンをイオン注入する。この後、熱処
理を行いｐ型拡散層５２を形成する。この時、ｐ型拡散
層５２の拡散深さは約５μｍである。

【０１１４】つぎに、シリコン基板５１表面を熱酸化
し、シリコン酸化膜８３を５０ｎｍの膜厚に形成する。
その後、シリコン酸化膜８３上に減圧ＣＶＤ法によりシ
リコン窒化膜８４を形成する。シリコン窒化膜８４の膜
厚は、１２０ｎｍである。この後、通常のフォトリソグ
ラフィを用いて、分離領域５４となる部分以外の領域を
覆ったレジストパターンを形成する。このレジストパタ
ーンをマスクにして、シリコン窒化膜８４をエッチング
除去する。

【０１１５】さらに、シリコン酸化膜８３を除去して、
シリコン基板５１表面が露出するようにする。この後、
レジストパターンを除去する。このようにシリコン窒化
膜８４とシリコン酸化膜８３が除去されたシリコン基板
５１を、熱酸化して分離領域５４を成長させる。分離領
域５４は、ＬＯＣＯＳと呼ばれ、膜厚が約５００ｎｍの
酸化膜が形成される。

【０１１６】つぎに、図１０（ｂ）に示すように、半導
体基板５１全面に形成されたシリコン窒化膜８４をエッ
チング除去する。この後、通常のフォトリソグラフィを
用いて、ＭＩＳトランジスタを形成する領域にレジスト
パターンを形成する（図示せず）。この後、半導体基板
５１全面にイオン注入を行う。この後、レジストパター
ンを除去する。

【０１１７】さらに、熱処理を行って転送チャンネルと
なるｎ型拡散層５３を形成する。この時、ｎ型拡散層５
３の拡散深さは０．５μｍにしている。さらに表面保護
膜として用いたシリコン酸化膜８３をエッチング除去す
る。つぎに、図１０（ｃ）に示すように、半導体基板５
１を熱酸化してシリコン酸化膜５６を８０ｎｍの厚さで
形成する。

【０１１８】さらに、減圧ＣＶＤ法で厚さ４０ｎｍのシ
リコン窒化膜５７をシリコン酸化膜５６上に成長する。
その後、通常のフォトリソグラフィを用いて、周辺回路
部の第１のＭＩＳトランジスタを形成する領域を開口し
たレジストパターンを形成する（図示せず）。このレジ
ストパターンをマスクにしてシリコン窒化膜５７をプラ
ズマエッチング法で除去する。こうして第１のＭＩＳト
ランジスタを形成する領域のシリコン窒化膜５７を取り
除く。

【０１１９】さらに、この領域に露出したシリコン酸化
膜５６を弗酸と弗化アンモニウムの混合液でウエットエ
ッチングして除去する。シリコン酸化膜５６のエッチン
グは、プラズマエッチング法を用いてもよいことは言う
までもない。ここで、ＭＩＳトランジスタを形成する領
域はシリコン基板５１が露出している。つぎに、レジス
トパターンを除去する。

【０１２０】この後、図１０（ｄ）に示すように、熱酸
化を行って露出した半導体基板５１上にシリコン酸化膜
７１を形成する。この時、埋め込み型電荷転送部には、
シリコン酸化膜５６とシリコン窒化膜５７の２層膜が形
成されている。上層のシリコン窒化膜５７は酸化速度が
低いため膜厚が増加することによる影響はない。このた
め、ＭＩＳトランジスタのゲート絶縁膜となるシリコン
酸化膜７１の膜厚は自由に設定できる。ここでは膜厚を
５０ｎｍに設定した。

【０１２１】この時、同時に電荷転送部のシリコン窒化
膜５７上には膜厚約５ｎｍ程度のシリコン酸化膜７０が
成長する。この後、第１の多結晶シリコン膜を蒸着しリ
ンをドープして低抵抗とし、フォトエッチングで電荷転
送素子の第１の転送電極５８と周辺回路部のゲート電極
７２とを同時に形成する。この時、第１のＭＩＳトラン
ジスタのゲート酸化膜となるシリコン酸化膜７１のエッ
チングをゲート電極７２のエッチングと同時に行う。

【０１２２】その後、通常のフォトリソグラフィを用い
て、周辺回路部の第２のＭＩＳトランジスタを形成する
領域を開口したレジストパターンを形成する（図示せ
ず）。そして、図１０（ｅ）に示すように、このレジス
トパターンをマスクにして周辺回路部のシリコン窒化膜
５７をプラズマエッチング法で除去する。こうして第２
のＭＩＳトランジスタを形成する領域のシリコン窒化膜
５７を取り除く。

【０１２３】さらに、この領域に露出したシリコン酸化
膜５６を弗酸と弗化アンモニウムの混合液でウエットエ
ッチングして除去する。ここで、ＭＩＳトランジスタを
形成する領域はシリコン基板５１が露出している。つぎ
に、レジストパターンを除去する。この後、熱酸化を行
って露出した半導体基板５１上にシリコン酸化膜７３を
形成する。この酸化工程によって、転送電極５８の多結
晶シリコン膜もまた酸化され、シリコン酸化膜５９が形
成される。これによって第１の転送電極が第２の転送電
極と電気的に絶縁される。

【０１２４】この時、埋め込み型電荷転送部の第１の転
送電極５８が形成されていない領域はシリコン酸化膜７
０が形成されている。この第２のＭＩＳトランジスタの
ゲート絶縁膜であるシリコン酸化膜７３の形成で、シリ
コン酸化膜７０はさらに成長する。しかし、ここでもや
はり下層のシリコン窒化膜５７は酸化速度が低いため、
膜厚が増加することによる影響はない。このため、ＭＩ
Ｓトランジスタのゲート絶縁膜となるシリコン酸化膜７
３の膜厚は自由に設定できる。ここでは膜厚を８０ｎｍ
に設定した。

【０１２５】この後、第２の多結晶シリコン膜を蒸着し
リンをドープして低抵抗とし、フォトエッチングで電荷
転送素子の第２の転送電極６０と周辺回路部のゲート電
極７４とを同時に形成する。この時、第２のＭＩＳトラ
ンジスタのゲート酸化膜となるシリコン酸化膜７３のエ
ッチングをゲート電極７４のエッチングと同時に行う。
つぎに、図１０（ｆ）に示すように、第２のゲート電極
７４はフォトエッチングで形成する。この時同時に第１
の転送電極５８と第２の転送電極６０の下部以外の領域
のシリコン窒化膜は、これらをマスクとしてセルフアラ
インでエッチング除去する。

【０１２６】以上説明したように、５０ｎｍの第１の周
辺回路部、８０ｎｍの第２の周辺回路部の２種類の膜厚
を有し、界面準位が少なく、膜中のトラップ準位の少な
い表面チャンネルトランジスタを形成するには最適のゲ
ート絶縁膜を有する周辺回路部が形成される。なお、こ
の実施例では５０ｎｍと８０ｎｍのシリコン酸化膜を形
成しているが、絶縁耐圧が許される限度内で、酸化膜厚
を任意に変更することができる。

【０１２７】この後、絶縁膜を形成した後、アルミニウ
ム配線を行って、電荷転送素子が完成する。なお、３層
ゲート以上の素子の場合でも、同様にして周辺回路部の
シリコン窒化膜を除去してシリコン酸化膜を形成でき
る。以上のように、周辺回路部のシリコン窒化膜を除去
しているので、界面準位の影響が少ない部分にＭＩＳト
ランジスタを形成することができる。このため、応力に
よるしきい値電圧Ｖ_thの劣下が生じない。

【０１２８】また、シリコン窒化膜を上面とする電荷転
送部に周辺回路部のゲート絶縁膜を同時に形成するた
め、工程が簡単であり、ゲート絶縁膜の膜厚を目的に合
わせて変更できる。さらに、電荷転送部の第１の転送電
極と周辺回路部のゲート電極をセルフアラインで形成で
きるため工程が容易である。

【０１２９】さらに、周辺回路部のゲート絶縁膜を形成
する時、電荷転送部の上層にはシリコン窒化膜が形成さ
れた状態である。この状態でゲート絶縁膜の酸化を行う
とシリコン窒化膜は変化せず、すなわち５ｎｍ程度のシ
リコン酸化膜が形成されるだけで、同時に周辺回路部の
ゲート絶縁膜の形成ができる。

【０１３０】

【発明の効果】

【０１３１】

【０１３２】

【０１３３】

【０１３４】

【０１３５】本発明によれば、ＭＩＳトランジスタのゲ
ート絶縁膜の膜厚を任意に選ぶことができるので、スイ
ッチング時のオン抵抗を小さくし、ノイズを減少させる
トランジスタと、ロードトランジスタのように抵抗とし
てのみ用いるトランジスタとを併存させることができ
る。このため、相互コンダクタンスｇ_m が大きくなった
り、トランジスタのサイズを大きくする必要がない。ま
た、附加容量が増大し高周波特性が劣下するのを防ぐこ
とができる。

【０１３６】また、周辺回路部のシリコン窒化膜を除去
しているので、界面準位の影響が少ない部分にＭＩＳト
ランジスタを形成することができる。このため、応力に
よるしきい値電圧Ｖ_thの劣下が生じない。また、この発
明によれば、シリコン窒化膜を上面とする電荷転送部に
周辺回路部のゲート絶縁膜を同時に形成するため、工程
が簡単であり、ゲート絶縁膜の膜厚を目的に合わせて変
更できる。

【０１３７】さらに、電荷転送部の第１の転送電極と周
辺回路部のゲート電極をセルフアラインで形成できるた
め、工程が容易である。また、周辺回路部に目的の異な
るトランジスタを形成するとき、電荷転送部に周辺回路
のゲート絶縁膜と、電荷転送部の第１の転送電極および
周辺回路部のゲート電極とをセルフアラインで形成し、
さらに目的の異なるトランジスタのゲート絶縁膜を、第
１の転送電極を電気的に分離するための絶縁膜と同時に
形成できる。このとき、目的の異なるトランジスタのゲ
ート電極と第２の転送電極を同時に形成することができ
る。このため工程が容易である。

【０１３８】また、この発明によれば、周辺回路部のゲ
ート絶縁膜を形成するのに、シリコン酸化膜とシリコン
窒化膜の積層膜を除去する。このため、工程が従来のも
のに比べて簡単である。さらに、周辺回路部のゲート絶
縁膜を形成する時、電荷転送部の上層にはシリコン窒化
膜が形成された状態である。この状態でゲート絶縁膜の
酸化を行うとシリコン窒化膜は変化せず、すなわち５ｎ
ｍ程度のシリコン酸化膜が形成されるだけで、同時に周
辺回路部のゲート絶縁膜の形成ができる。

【０１３９】このため、第１の転送電極直下の絶縁膜の
膜厚と第２の転送電極直下の絶縁膜の膜厚がほぼ均一に
なる。

【図面の簡単な説明】

【図１】電荷転送素子の第１の例の断面図である。

【図２】電荷転送素子の第１の例を固体撮像装置に応用
したときの素子断面図である。

【図３】電荷転送素子のアンプノイズ特性と周波数特性
とを説明する特性図である。

【図４】電荷転送素子の第２の例の断面図である。

【図５】電荷転送素子の第３の例の断面図である。

【図６】電荷転送素子の周辺回路部の周辺部の平面図で
ある。

【図７】電荷転送素子の第４の例の断面図である。

【図８】電荷転送素子をＦＩＴ型のＣＣＤ固体撮像素子
に応用した平面図である。

【図９】この発明の第１の実施例の固体撮像装置の製造
方法を示す工程順断面図である。

【図１０】この発明の第２の実施例の固体撮像装置の製
造方法を示す工程順断面図である。

【図１１】従来の電荷転送素子の断面図である。

【図１２】従来の電荷転送素子の製造方法を示す工程順
断面図である。

【符号の説明】

５１ シリコン基板 ５２ ｐ型拡散層 ５３ ｎ型拡散層 ５４ 分離領域 ５５ ｎ型拡散層 ５６ シリコン酸化膜 ５７ シリコン窒化膜 ５８ 転送電極 ５９ シリコン酸化膜 ６０ 転送電極 ６８ シリコン酸化膜 ６９ ゲート電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 祐二 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭60−35568（ＪＰ，Ａ) 特開 平２−260542（ＪＰ，Ａ) 特開 平２−220450（ＪＰ，Ａ) 特開 平１−185970（ＪＰ，Ａ) 特開 昭62−243365（ＪＰ，Ａ) 特開 昭63−102261（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/148 H01L 21/339 H01L 29/762

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板主面上に第１のシリコン酸化
   膜を形成する工程と、 前記第１のシリコン酸化膜上にシリコン窒化膜を形成す
   る工程と、 周辺回路部となる第１の領域の前記シリコン窒化膜を除
   去する工程と、 ついで前記第１の領域の前記第１のシリコン酸化膜を除
   去する工程と、 電荷転送部となる第２の領域上面に前記シリコン窒化膜
   が全面に露出した状態で、前記半導体基板上に第２のシ
   リコン酸化膜を形成する工程と、 前記第２の領域に第１の転送電極を形成すると同時に、
   前記第２のシリコン酸化膜を介して前記第１の領域にゲ
   ート電極を形成する工程と、 前記半導体基板上に第３のシリコン酸化膜を形成する工
   程と、 前記第３のシリコン酸化膜を介して前記第２の領域に第
   ２の転送電極を形成する工程とを含む固体撮像装置の製
   造方法。
2. 【請求項２】 半導体基板主面上に第１のシリコン酸化
   膜を形成する工程と、 ついで前記第１のシリコン酸化膜上にシリコン窒化膜を
   形成する工程と、 ついで周辺回路部となる第１の領域内の第３の領域の前
   記シリコン窒化膜を除去する工程と、 ついで前記第１の領域内の第３の領域の前記第１のシリ
   コン酸化膜を除去する工程と、 ついで電荷転送部となる第２の領域上面に前記シリコン
   窒化膜が全面に露出した状態で前記半導体基板上に第２
   のシリコン酸化膜を形成する工程と、 ついで前記第２の領域に第１の転送電極を形成すると同
   時に前記第１の領域内の第３の領域に前記第２のシリコ
   ン酸化膜を介して第１のゲート電極を形成する工程と、ついで前記第１の領域内の第４の領域の前記シリコン窒
   化膜を除去する工程と、 ついで前記半導体基板上に第３のシリコン酸化膜を形成
   する工程と、 ついで前記第３のシリコン酸化膜を介して前記第２の領
   域に第２の転送電極を形成すると同時に、前記第３のシ
   リコン酸化膜を介して前記第１の領域内の第４の領域に
   第２のゲート電極を形成する工程とを含む固体撮像装置
   の製造方法。