JP3161795B2 - 位相制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は位相制御装置に関し、特
に時分割多重化された複数のディジタル信号をシリアル
伝送する位相制御装置に関する。

【０００２】近年、通信回線数やファクシミリ等の様々
なデータ伝送機器の増大に伴い、伝送情報量は飛躍的に
増大しつつある。このような状況に対して、伝送するデ
ータの品質を損なわずに伝送情報量を増大させる方法と
して、通信回線の光ケーブル化、通信周波数の高周波数
化及び時分割多重化等の対策が講じられている。

【０００３】これらの対策のうち、時分割多重化では、
送信装置及び受信装置において次のようなデータ処理が
行われる。送信装置では、ディジタル信号化された複数
のデータを時分割多重化処理によりシリアル信号に変換
して送信する。また、受信装置では、受信したシリアル
信号（以下、「受信信号」という）に含まれる個々の信
号を認識して元のディジタル信号化された複数のデータ
に復元する。この復元の際、受信信号の通信速度と受信
装置の処理速度とは一般的に異なる。したがって、受信
装置は受信信号を取り扱い易い所定のタイミングで出力
するために、受信信号の位相を変換する必要がある。

【０００４】この受信信号の位相を変換する装置が位相
制御装置であり、従来二つの位相変換方法が知られてい
る。一つは受信信号を遅延回路を通すことにより所定の
タイミングに位相を変換する方法であり、他の一つは受
信信号をメモリに書き込み、書き込まれた受信信号を所
定のタイミングで読み出す方法である。

【０００５】ところが、メモリを媒介として位相を変換
する位相制御装置では、受信信号をメモリに書き込むタ
イミングと、書き込まれた受信信号をメモリから読み出
すタイミングとが一致する場合が発生する。具体的に
は、受信信号をメモリへ書き込むと同時に、書き込まれ
た受信信号を読み出すような状態である。したがって、
メモリの内部状態が確定しないうちに読み出されること
になるため、読み出された受信信号（以下、「出力信
号」という）は不確定となり、読出データ誤りが発生し
ていた。

【０００６】

【従来の技術】従来、受信信号をメモリに書き込むタイ
ミングと、出力信号をメモリから読み出すタイミングと
が一致する場合には、安全なタイミングまで受信信号の
書き込みを遅延させていた。

【０００７】図４は、従来の位相制御装置の概略ブロッ
ク図である。図において、従来の位相制御装置は、信号
受信部１０、書込同期信号発生回路１１、同期信号切換
回路１２、ディジタルメモリ２１、書込アドレス信号カ
ウンタ２２、読出アドレス信号カウンタ２３及び同期信
号一致検出回路３１から構成されている。

【０００８】信号受信部１０は通信ケーブル等の伝送媒
体を通じて伝送される通信信号Ｓ１０を受信し、この通
信信号Ｓ１０の先頭パルス等の同期パターンを検出して
受信信号Ｄ１及びフレーム同期信号Ｓ１１を出力する。
書込同期信号発生回路１１はフレーム同期信号Ｓ１１を
入力し、互いに半周期のずれがある二つの書込同期信号
Ｓ１２ａ，Ｓ１２ｂを出力する。なお、二つの書込同期
信号Ｓ１２ａ，Ｓ１２ｂの一周期の長さは、フレーム同
期信号Ｓ１１の長さと同一である。同期信号切換回路１
２は切換信号Ｓ１４によって、二つの書込同期信号Ｓ１
２ａ，Ｓ１２ｂのうち、いずれか一つを実書込同期信号
Ｓ１３として出力する。

【０００９】書込アドレス信号カウンタ２２は実書込同
期信号Ｓ１３によってカウントを開始し、書込アドレス
信号ＡＤ１を出力する。この書込アドレス信号ＡＤ１に
よってディジタルメモリ２１の書き込みアドレスが順次
選択され、受信信号Ｄ１が１ビットずつディジタルメモ
リ２１に書き込まれる。一方、読出アドレス信号カウン
タ２３は読出同期信号Ｓ２０によってカウントを開始
し、読出アドレス信号ＡＤ２を出力する。この読出アド
レス信号ＡＤ２によってディジタルメモリ２１の読み出
しアドレスが順次選択され、出力信号Ｄ２が１ビットず
つディジタルメモリ２１から読み出される。ディジタル
メモリ２１は書込アドレス信号ＡＤ１に同期して受信信
号Ｄ１を一時的に記憶し、読出アドレス信号ＡＤ２に同
期して出力信号Ｄ２を出力する。

【００１０】また、同期信号一致検出回路３１は、実書
込同期信号Ｓ１３と読出同期信号Ｓ２０とが一致した場
合に切換信号Ｓ１４を出力する。なお、同期信号切換回
路１２は、例えば切換信号Ｓ１４がローレベルの場合は
書込同期信号Ｓ１２ａを選択し、切換信号Ｓ１４がハイ
レベルの場合は書込同期信号Ｓ１２ｂを選択して、実書
込同期信号Ｓ１３として出力する。

【００１１】このような構成により、受信信号Ｄ１をデ
ィジタルメモリ２１に書き込むタイミングと、出力信号
Ｄ２をディジタルメモリ２１から読み出すタイミングと
が一致する場合には、同期信号一致検出回路３１がこの
一致を検出する。すなわち、同期信号一致検出回路３１
は、実書込同期信号Ｓ１３と読出同期信号Ｓ２０との重
なりを検出して、切換信号Ｓ１４を出力する。この切換
信号Ｓ１４により、二つの書込同期信号Ｓ１２ａ，Ｓ１
２ｂのうち、読出同期信号Ｓ２０との周期が異なる書込
同期信号が選択されて新たな実書込同期信号Ｓ１３とし
て出力される。したがって、書込アドレス信号カウンタ
２２と読出アドレス信号カウンタ２３とのカウントの開
始がずれるため、書込アドレス信号ＡＤ１と読出アドレ
ス信号ＡＤ２とのアドレスが重なり合うことなく、出力
信号Ｄ２を正しく読み出すことができる。

【００１２】図５は、従来の位相制御装置による信号の
タイムチャートである。なお、図４と同一の信号には同
一の信号名称を付している。図には、上から順に読出同
期信号Ｓ２０、読出アドレス信号ＡＤ２、出力信号Ｄ
２、受信信号Ｄ１、フレーム同期信号Ｓ１１、書込同期
信号Ｓ１２ａ，Ｓ１２ｂ、実書込同期信号Ｓ１３、切換
信号Ｓ１４及び書込アドレス信号ＡＤ１の信号及びデー
タ内容が示されている。

【００１３】図において、時間ｔ１１では、実書込同期
信号Ｓ１３のパルスと読出同期信号Ｓ２０のパルスとが
重なっている。このため、同期信号一致検出回路３１は
信号の一致を検出し、矢印Ｘ１１に示すように初めロー
レベルであった切換信号Ｓ１４をハイレベルに切り換え
る。この切換信号Ｓ１４の変化により、同期信号切換回
路１２がこれまで選択していた書込同期信号Ｓ１２ａを
書込同期信号Ｓ１２ｂに切り換えるため、矢印Ｘ１２に
示すように、実書込同期信号Ｓ１３は書込同期信号Ｓ１
２ｂに従って出力される。また、時間ｔ１２では、実書
込同期信号Ｓ１３により書込アドレス信号カウンタ２２
がリセットされ、書込アドレス信号ＡＤ１のアドレス値
が「６」から「１」に初期化される。

【００１４】こうして、実書込同期信号Ｓ１３と読出同
期信号Ｓ２０との重なり、すなわち受信信号Ｄ１をディ
ジタルメモリ２１に書き込むタイミングと、出力信号Ｄ
２をディジタルメモリ２１から読み出すタイミングとの
一致を防止することができる。

【００１５】しかし、通信信号Ｓ１０は雑音等の影響を
受けやすく、これに伴って受信信号Ｄ１も一般的に「タ
イミングジッタ」と呼ばれる数ビットのゆらぎが発生す
る。このため、相当の時間の経過後に、受信信号Ｄ１を
ディジタルメモリ２１に書き込むタイミングと、出力信
号Ｄ２をディジタルメモリ２１から読み出すタイミング
とが一致する場合がある。

【００１６】図６は、受信信号にゆらぎが発生した場合
のタイムチャートである。なお、図５と同一の信号には
同一の信号名称を付し、説明を省略する。図において、
読出同期信号Ｓ２０のパルスは時間ｔ２１で立ち上が
り、時間ｔ２２で立ち下がる。また、実書込同期信号Ｓ
１３のパルスは時間ｔ２２で立ち上がり、時間ｔ２３で
立ち下がる。このため、同期信号一致検出回路３１は、
読出同期信号Ｓ２０のパルスと実書込同期信号Ｓ１３の
パルスとの重なりは検出されない。

【００１７】ところが、時間が経過するとともに、通信
信号Ｓ１０にゆらぎが発生すると、これに伴って受信信
号Ｄ１及び実書込同期信号Ｓ１３等も同様にゆらぎが発
生する。そして、ついには時間ｔ２４で読出同期信号Ｓ
２０のパルスと実書込同期信号Ｓ１３のパルスとが重な
る場合がある。また、時間ｔ２５では、実書込同期信号
Ｓ１３により書込アドレス信号カウンタ２２がリセット
され、書込アドレス信号ＡＤ１のアドレス値が「６」か
ら「１」に初期化される。この時間ｔ２４の近傍では、
受信信号Ｄ１をディジタルメモリ２１へ書き込むと同時
に、ディジタルメモリ２１から出力信号Ｄ２を読み出す
ような状態にある。

【００１８】

【発明が解決しようとする課題】したがって、読出同期
信号Ｓ２０と実書込同期信号Ｓ１３とのタイミング間隔
に余裕があるか否かが判断できないため、時間ｔ２４の
近傍では読出データ誤りが発生するという問題点があっ
た。

【００１９】また、時間ｔ２４での読出同期信号Ｓ２０
のパルスと実書込同期信号Ｓ１３のパルスとの重なりか
ら、同期信号一致検出回路３１は切換信号Ｓ１４の信号
レベルを変化させることにより、時間ｔ２５で実書込同
期信号Ｓ１３のパルスが発生する。このため、時間ｔ２
４から時間ｔ２５までにディジタルメモリ２１へ書き込
まれた受信信号Ｄ１が、書込アドレス信号ＡＤ１のアド
レス値が初期化されるために時間ｔ２５から重ね書きさ
れ、データの欠落が発生するという問題点があった。

【００２０】本発明はこのような点に鑑みてなされたも
のであり、受信開始時に書込同期信号と読出同期信号と
に十分な位相差を設け、受信信号のゆらぎによる読出デ
ータ誤りの発生を防止する位相制御装置を、提供するこ
とを目的とする。

【００２１】

【課題を解決するための手段】図１は上記目的を達成す
る本発明の位相制御装置の原理図である。図において、
位相制御装置は同期信号切換回路１２、一致信号切換回
路１３、記憶手段２０、同期信号一致検出回路３１、書
込許可信号一致検出回路３２及び書込許可信号発生回路
３３から構成される。

【００２２】記憶手段２０は受信信号Ｄ１を一時的に格
納する。同期信号切換回路１２は、切換信号Ｓ１５によ
って、互いに半周期のずれがある二つの書込同期信号Ｓ
１２ａ，Ｓ１２ｂのうち、いずれか一つを実書込同期信
号Ｓ１３として出力する。同期信号一致検出回路３１
は、実書込同期信号Ｓ１３と読出同期信号Ｓ２０との一
致を検出し、同期一致信号Ｓ１６を出力する。書込許可
信号発生回路３３は、読出同期信号Ｓ２０と所定の周期
のずれがある書込許可信号Ｓ２１を出力する。書込許可
一致検出回路３２は、実書込同期信号Ｓ１３と書込許可
信号Ｓ２１との一致を検出し、書込許可一致信号Ｓ１７
を出力する。一致信号切換回路１３は受信状態信号Ｓ１
８を監視しながら、受信開始時には書込許可一致検出信
号Ｓ１７を選択し、受信開始時以外には同期一致信号Ｓ
１６を選択し、切換信号Ｓ１５を出力する。

【００２３】

【作用】受信開始時には、書込許可一致検出回路３２が
実書込同期信号Ｓ１３と書込許可信号Ｓ２１との一致を
検出して、書込許可一致信号Ｓ１７を出力する。

【００２４】受信開始時以外には、同期信号一致検出回
路３１が実書込同期信号Ｓ１３と読出同期信号Ｓ２０と
の一致を検出して、同期一致信号Ｓ１６を出力する。一
致信号切換回路１３は信号状態信号Ｓ１８を監視しなが
ら、受信開始時には書込許可一致検出信号Ｓ１７を選択
し、受信開始時以外には同期一致信号Ｓ１６を選択し
て、切換信号Ｓ１５を出力する。この切換信号Ｓ１５に
より、同期信号切換回路１２は書込同期信号Ｓ１２ａ，
Ｓ１２ｂのうち、いずれか一つを実書込同期信号Ｓ１３
として出力する。

【００２５】受信開始時に、読出同期信号Ｓ２０と所定
のずれがある書込同期信号Ｓ１２ａ，Ｓ１２ｂのうちの
一つを実書込同期信号Ｓ１３として出力することによ
り、読出同期信号Ｓ２０と実書込同期信号Ｓ１３とに十
分な位相差を設ける。

【００２６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図２は、本発明の位相制御装置の実施例を示す
図である。図において、位相制御装置は信号受信部１
０、書込同期信号発生回路１１、同期信号切換回路１
２、一致信号切換回路１３、記憶手段２０、同期信号一
致検出回路３１、書込許可信号一致検出回路３２及び書
込許可信号発生回路３３から構成されている。また、記
憶手段２０はディジタルメモリ２１、書込アドレス信号
カウンタ２２及び読出アドレス信号カウンタ２３から構
成されている。

【００２７】信号受信部１０は通信ケーブル等の伝送媒
体を通じて伝送される通信信号Ｓ１０を受信し、この通
信信号Ｓ１０の先頭パルス等の同期パターンを検出して
受信信号Ｄ１及びフレーム同期信号Ｓ１１を出力する。
書込同期信号発生回路１１はフレーム同期信号Ｓ１１を
入力し、互いに半周期のずれがある二つの書込同期信号
Ｓ１２ａ，Ｓ１２ｂを出力する。なお、二つの書込同期
信号Ｓ１２ａ，Ｓ１２ｂの一周期の長さは、フレーム同
期信号Ｓ１１の長さと同一である。

【００２８】同期信号切換回路１２は切換信号Ｓ１５に
よって、二つの書込同期信号Ｓ１２ａ，Ｓ１２ｂのう
ち、いずれか一つを実書込同期信号Ｓ１３として出力す
る。一致信号切換回路１３は信号状態信号Ｓ１８を監視
しながら、受信開始時には書込許可一致検出信号Ｓ１７
を選択し、受信開始時以外には同期一致信号Ｓ１６を選
択し、切換信号Ｓ１５として出力する。

【００２９】同期信号一致検出回路３１は、実書込同期
信号Ｓ１３と読出同期信号Ｓ２０とが一致し、同期一致
信号Ｓ１６を出力する。書込許可信号一致検出回路３２
は、実書込同期信号Ｓ１３と書込許可信号Ｓ２１との一
致を検出し、書込許可一致信号Ｓ１７を出力する。書込
許可信号発生回路３３は、読出同期信号Ｓ２０とは１／
４周期のずれがある書込許可信号Ｓ２１を出力する。な
お、書込許可信号Ｓ２１は、例えば信号レベルがハイレ
ベルの状態は読出同期信号Ｓ２０と実書込同期信号Ｓ１
３とのタイミング間隔に余裕がある安全領域であること
を示し、信号レベルがローレベルの状態は読出同期信号
Ｓ２０と実書込同期信号Ｓ１３とのタイミング間隔に余
裕がない禁止領域であることを示す信号である。

【００３０】記憶手段２０において、書込アドレス信号
カウンタ２２は実書込同期信号Ｓ１３によってカウント
を開始し、受信信号Ｄ１をディジタルメモリ２１に書き
込むためのアドレスである書込アドレス信号ＡＤ１を出
力する。この書込アドレス信号ＡＤ１によってディジタ
ルメモリ２１の書き込みアドレスが順次選択され、受信
信号Ｄ１が１ビットずつディジタルメモリ２１に書き込
まれる。一方、読出アドレス信号カウンタ２３は読出同
期信号Ｓ２０によってカウントを開始し、出力信号Ｄ２
をディジタルメモリ２１に読み出すためのアドレスであ
る読出アドレス信号ＡＤ２を出力する。この読出アドレ
ス信号ＡＤ２によってディジタルメモリ２１の読み出し
アドレスが順次選択され、出力信号Ｄ２が１ビットずつ
ディジタルメモリ２１から読み出される。ディジタルメ
モリ２１は１２ビットの並列メモリから構成されるバッ
ファメモリであり、書込アドレス信号ＡＤ１に同期して
受信信号Ｄ１を一時的に記憶し、読出アドレス信号ＡＤ
２に同期して出力信号Ｄ２を出力する。

【００３１】なお、信号受信部１０は、受信開始時には
ハイレベルの受信状態信号Ｓ１８を出力し、受信信号Ｄ
１が異常になった場合、又は位相制御装置を有する伝送
装置が停止した場合にはローレベルの受信状態信号Ｓ１
８を出力する。また、一致信号切換回路１３は、例えば
信号レベルがローレベルの場合は一致検出信号Ｓ１７を
選択し、信号レベルがハイレベルの場合は同期一致信号
Ｓ１６を選択して出力する。さらに、同期信号切換回路
１２は、例えば切換信号Ｓ１５がローレベルの場合は書
込同期信号Ｓ１２ａを選択し、切換信号Ｓ１５がハイレ
ベルの場合は書込同期信号Ｓ１２ｂを選択して、実書込
同期信号Ｓ１３として出力する。

【００３２】次に、本発明の位相制御装置の動作につい
て説明する。受信開始時、すなわち位相制御装置を有す
る伝送装置の使用開始時には、同期信号切換回路１２は
書込同期信号Ｓ１２ａを実書込同期信号Ｓ１３として出
力する。また、一致信号切換回路１３は受信状態信号Ｓ
１８を監視しながら、書込許可一致検出信号Ｓ１７を切
換信号Ｓ１５として出力する。そして、書込許可一致検
出回路３２は、同期信号切換回路１２から出力される実
書込同期信号Ｓ１３が安全領域にあるか否かを検査す
る。具体的には、実書込同期信号Ｓ１３が出力されたと
き、書込許可信号Ｓ２１の信号レベルがハイレベルの状
態であるか否かを検査する。

【００３３】もし、実書込同期信号Ｓ１３が出力された
とき、書込許可信号Ｓ２１の信号レベルがハイレベルの
状態でなければ、書込許可一致検出回路３２はローレベ
ルの書込許可一致検出信号Ｓ１７を出力する。一致信号
切換回路１３は、この書込許可一致検出信号Ｓ１７を切
換信号Ｓ１５として出力する。ローレベルの切換信号Ｓ
１５を受けた同期信号切換回路１２は、書込同期信号Ｓ
１２ｂを実書込同期信号Ｓ１３として出力する。

【００３４】次に、実書込同期信号Ｓ１３が出力された
とき、書込許可信号Ｓ２１の信号レベルがハイレベルの
状態であれば、書込許可一致検出回路３２はハイレベル
の書込許可一致検出信号Ｓ１７を出力する。一致信号切
換回路１３は、ローレベルからハイレベルに変化する書
込許可一致検出信号Ｓ１７により、同期一致信号Ｓ１６
を切換信号Ｓ１５として出力する。

【００３５】こうして、同期信号切換回路１２から出力
される実書込同期信号Ｓ１３は、常に安全領域で出力さ
れることになる。したがって、受信信号Ｄ１にゆらぎが
発生した場合でも、読出同期信号Ｓ２０の前後１／４周
期の範囲内では受信信号Ｄ１のゆらぎによる読出データ
誤りの発生を確実に防止することができる。

【００３６】図３は、本発明の位相制御装置による信号
のタイムチャートである。なお、図２と同一の信号には
同一の信号名称を付している。図には、上から順に受信
状態信号Ｓ１８、読出同期信号Ｓ２０、読出アドレス信
号ＡＤ２、出力信号Ｄ２、受信信号Ｄ１、フレーム同期
信号Ｓ１１、書込同期信号Ｓ１２ａ，Ｓ１２ｂ、書込許
可信号Ｓ２１、切換信号Ｓ１５、実書込同期信号Ｓ１
３、書込アドレス信号ＡＤ１及び一致信号切換回路１３
内における同期一致信号Ｓ１６又は書込許可一致検出信
号Ｓ１７の選択信号等の信号及びデータ内容が示されて
いる。

【００３７】次に、本発明の位相制御装置の動作をタイ
ムチャートに基づいて説明する。まず、時間ｔ１では、
信号受信部１０が受信開始を示すハイレベルの受信状態
信号Ｓ１８を出力する。そして、同期信号切換回路１２
は書込同期信号Ｓ１２ａを実書込同期信号Ｓ１３として
出力する。

【００３８】ここで、読出同期信号Ｓ２０のパルスは時
間ｔ２で立ち上がり、時間ｔ３で立ち下がる。また、実
書込同期信号Ｓ１３のパルスは時間ｔ３で立ち上がる。
このため、同期信号一致検出回路３１は、読出同期信号
Ｓ２０のパルスと実書込同期信号Ｓ１３のパルスとの重
なりは検出されない。

【００３９】ところが、時間ｔ３では、実書込同期信号
Ｓ１３のパルスが立ち上がるとき、書込許可信号Ｓ２１
の信号レベルはローレベルである。したがって、書込許
可一致検出回路３２は、実書込同期信号Ｓ１３が読出同
期信号Ｓ２０とのタイミング間隔に余裕がないと判断
し、初めハイレベルだった書込許可一致検出信号Ｓ１７
の信号レベルをローレベルに切り換えて出力する。この
書込許可一致検出信号Ｓ１７を受けた一致信号切換回路
１３は、矢印Ｘ１に示すように切換信号Ｓ１５として出
力する。

【００４０】この切換信号Ｓ１５の変化を受けて、同期
信号切換回路１２は、矢印Ｘ２に示すように、時間ｔ４
で書込同期信号Ｓ１２ｂを実書込同期信号Ｓ１３として
出力する。このとき、実書込同期信号Ｓ１３により書込
アドレス信号カウンタ２２がリセットされ、書込アドレ
ス信号ＡＤ１のアドレス値が「６」から「１」に初期化
される。

【００４１】そして、次の実書込同期信号Ｓ１３のパル
スが立ち上がるときは、書込許可信号Ｓ２１の信号レベ
ルはハイレベルの状態である。したがって、書込許可一
致検出回路３２は、実書込同期信号Ｓ１３が読出同期信
号Ｓ２０とのタイミング間隔に余裕があると判断し、ロ
ーレベルだった書込許可一致検出信号Ｓ１７の信号レベ
ルをハイレベルに切り換えて出力する。この書込許可一
致検出信号Ｓ１７を受けた一致信号切換回路１３は、矢
印Ｘ３に示すように、同期一致信号Ｓ１６を切換信号Ｓ
１５として出力する。このとき、切換信号Ｓ１５として
出力される同期一致信号Ｓ１６はローレベルである。し
たがって、同期信号切換回路１２は、読出同期信号Ｓ２
０と十分に位相差のある書込同期信号Ｓ１２ｂを、この
まま実書込同期信号Ｓ１３として出力する。

【００４２】以後、この一致信号切換回路１３内におけ
る選択信号の信号レベルは、受信状態信号Ｓ１８がロー
レベルになるまで、すなわち受信信号Ｄ１が異常になる
まで、又は位相制御装置を有する伝送装置が停止状態に
なるまで維持される。

【００４３】こうして、受信開始時に実書込同期信号Ｓ
１３と読出同期信号Ｓ２０とに十分な位相差を設けたの
で、受信信号Ｄ１の書き込みタイミングと出力信号Ｄ２
の読み出しタイミングとの一致を防止することができ
る。すなわち、書込アドレス信号カウンタ２２と読出ア
ドレス信号カウンタ２３とのカウントの開始がずれるた
め、書込アドレス信号ＡＤ１と読出アドレス信号ＡＤ２
とのアドレスが重なり合うことなく、出力信号Ｄ２を正
しく読み出すことができる。

【００４４】また、受信信号Ｄ１をディジタルメモリ２
１へ書き込むタイミングと、出力信号Ｄ２をディジタル
メモリ２１から読み出すタイミングとに余裕があるた
め、受信信号Ｄ１にゆらぎが発生した場合でも確実にデ
ータの欠落を防止することができる。

【００４５】上記の説明では、記憶手段２０には、書込
アドレス信号ＡＤ１及び読出アドレス信号ＡＤ２に従っ
て信号を入出力するディジタルメモリ２１を適用した
が、実書込同期信号Ｓ１３及び読出同期信号Ｓ２０に従
って信号を入出力できる他のメモリを適用してもよい。

【００４６】また、ディジタルメモリ２１には、１２ビ
ットの並列メモリから構成されるバッファメモリを適用
したが、２５６ビットのマトリクスメモリ等の他のメモ
リを適用してもよい。

【００４７】

【発明の効果】以上説明したように本発明では、一致信
号切換回路が受信開始時には書込許可一致信号を選択
し、受信開始時以外には同期一致信号を選択して切換信
号を出力し、同期信号切換回路が二つの書込同期信号の
うち、実書込同期信号と読出同期信号とのタイミングに
余裕のある書込同期信号を実書込同期信号として出力す
るように構成したので、受信開始時から実書込同期信号
と読出同期信号とに十分な位相差を持たせることがで
き、受信信号のゆらぎによる読出データ誤りの発生を防
止することができる。

【００４８】また、受信信号をメモリへ書き込むタイミ
ングと出力信号をメモリから読み出すタイミングとに余
裕があるため、通信信号及び受信信号にゆらぎが発生し
た場合でも確実にデータの欠落を防止することができ
る。

【図面の簡単な説明】

【図１】本発明の位相制御装置の原理図である。

【図２】本発明の位相制御装置の実施例を示す図であ
る。

【図３】本発明の位相制御装置による信号のタイムチャ
ートである。

【図４】従来の位相制御装置の概略ブロック図である。

【図５】従来の位相制御装置による信号のタイムチャー
トである。

【図６】受信信号にゆらぎが発生した場合のタイムチャ
ートである。

【符号の説明】

１２ 同期信号切換回路 １３ 一致信号切換回路 ２０ 記憶手段 ３１ 同期信号一致検出回路 ３２ 書込許可信号一致検出回路 ３３ 書込許可信号発生回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/00 H04J 3/06

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 受信信号を書込同期信号に従って記憶手
   段に書き込み、読出同期信号に従って前記記憶手段から
   出力信号を読み出す位相制御装置において、 切換信号によって、互いに半周期のずれがある二つの書
   込同期信号のうち、いずれか一つを実書込同期信号とし
   て出力する同期信号切換回路と、 前記実書込同期信号と読出同期信号との一致を検出し、
   同期一致信号を出力する同期信号一致検出回路と、 前記読出同期信号と所定の周期のずれがある書込許可信
   号を出力する書込許可信号発生回路と、 前記実書込同期信号と前記書込許可信号との一致を検出
   し、書込許可一致信号を出力する書込許可一致検出回路
   と、 受信開始時には前記書込許可一致検出信号を選択し、受
   信開始時以外には前記同期一致信号を選択し、前記切換
   信号を出力する一致信号切換回路と、 前記実書込同期信号に同期して受信信号を書き込み、前
   記読出同期信号に同期して出力信号を読み出す記憶手段
   と、 を有することを特徴とする位相制御装置。
2. 【請求項２】 前記記憶手段は、 前記実書込同期信号によって、書込アドレス信号を出力
   する書込アドレス信号カウンタと、 前記読出同期信号によって、読出アドレス信号を出力す
   る読出アドレス信号カウンタと、 前記書込アドレス信号に同期して受信信号を書き込み、
   前記読出アドレス信号に同期して出力信号を読み出すデ
   ィジタルメモリと、 を有することを特徴とする請求項１記載の位相制御装
   置。
3. 【請求項３】 前記書込許可信号発生回路は、前記書込
   許可信号を前記読出同期信号と１／４周期ずらして出力
   するように構成したことを特徴とする請求項１記載の位
   相制御装置。