JP3160000B2 - バッファ及び利得１を与える方法 - Google Patents
バッファ及び利得１を与える方法Info
- Publication number
- JP3160000B2 JP3160000B2 JP05947891A JP5947891A JP3160000B2 JP 3160000 B2 JP3160000 B2 JP 3160000B2 JP 05947891 A JP05947891 A JP 05947891A JP 5947891 A JP5947891 A JP 5947891A JP 3160000 B2 JP3160000 B2 JP 3160000B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- source
- transistor
- current
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の技術分野】本発明は電子バッファの分野に関
し、特に増幅器の能動素子として電界効果トランジスタ
（ＦＥＴ）を用いた利得１のバッファに関する。
し、特に増幅器の能動素子として電界効果トランジスタ
（ＦＥＴ）を用いた利得１のバッファに関する。
【０００２】
【従来技術とその問題点】電子回路設計において、信号
や回路の絶縁が必要な様々な状況でバッファ装置を利用
することが知られている。たとえは、低電流のマイクロ
プロセッサを高電流のバスシステムから絶縁するのにバ
ッファが利用されてきた。バッファを用いるいくつかの
場合においては信号レベルを比較的一定に維持すること
が望ましい。そのような状況において、利得１のバッフ
ァを用いることが知られている。典型的にはそのような
バッファはバイポーラトランジスタや電界効果トランジ
スタ（ＦＥＴ）などの能動素子を含み、与えられた信号
に利得１を供給する、すなわち増幅しない。集積回路と
して組み立てる様な電子設計において、これらの装置は
一般的に小さなチップ領域に組み立てられるので能動素
子はＦＥＴであることが望ましい。
や回路の絶縁が必要な様々な状況でバッファ装置を利用
することが知られている。たとえは、低電流のマイクロ
プロセッサを高電流のバスシステムから絶縁するのにバ
ッファが利用されてきた。バッファを用いるいくつかの
場合においては信号レベルを比較的一定に維持すること
が望ましい。そのような状況において、利得１のバッフ
ァを用いることが知られている。典型的にはそのような
バッファはバイポーラトランジスタや電界効果トランジ
スタ（ＦＥＴ）などの能動素子を含み、与えられた信号
に利得１を供給する、すなわち増幅しない。集積回路と
して組み立てる様な電子設計において、これらの装置は
一般的に小さなチップ領域に組み立てられるので能動素
子はＦＥＴであることが望ましい。
【０００３】ＦＥＴを能動素子として用いた理想的なバ
ッファにおいては、ＦＥＴをいわゆるソースホロワ配置
で接続する。ここではバッファ入力はＦＥＴのゲートで
あり、バッファ出力はＦＥＴのソースである。ＦＥＴの
ドレインは一般的には定電圧源に接続される。そのよう
な理想的なバッファにおいて、利得は１に等しい。残念
ながら実際にはＦＥＴのトランスコンダクタンスおよび
ドレイン抵抗が有限なので回路の利得は１以下になる。
ＦＥＴのトランスコンダクタンスは無限大ではないの
で、一般的に出力負荷抵抗と並列に見えるドレイン抵抗
が利得を制限する。そのような回路において、典型的に
はＦＥＴソースを電流源でバイアスし負荷が最小になる
ようにする。
ッファにおいては、ＦＥＴをいわゆるソースホロワ配置
で接続する。ここではバッファ入力はＦＥＴのゲートで
あり、バッファ出力はＦＥＴのソースである。ＦＥＴの
ドレインは一般的には定電圧源に接続される。そのよう
な理想的なバッファにおいて、利得は１に等しい。残念
ながら実際にはＦＥＴのトランスコンダクタンスおよび
ドレイン抵抗が有限なので回路の利得は１以下になる。
ＦＥＴのトランスコンダクタンスは無限大ではないの
で、一般的に出力負荷抵抗と並列に見えるドレイン抵抗
が利得を制限する。そのような回路において、典型的に
はＦＥＴソースを電流源でバイアスし負荷が最小になる
ようにする。
【０００４】ＦＥＴバッファの非理想的な状態を修正す
るために一般に用いられる技術はバッファの出力にトラ
ンジスタを追加することであり、ここではトランジスタ
はいわゆるエミッタホロワ配置で接続される。そのよう
な回路を図２に示す。図示のように、バッファ１０はソ
ースホロワ配置で接続されたＦＥＴ１２を含んでいる。
電流源１４を接続してＦＥＴ１２のソースをバイアスす
る。トランジスタ１６をエミッタホロワ配置で追加し、
トランジスタ１６のエミッタを電流源１８でバイアスす
る。この配置では、トランジスタ１６が出力負荷抵抗２
０からＦＥＴ１２のソースをバッファする。電流源１８
を用いてトランジスタ１６のベースを見込んだときの抵
抗を最大にし、ＦＥＴ１２のソースの負荷を軽減する。
バッファ１０の構造でほぼ利得０．９８のバッファが得
られる。そのような利得１バッファは、もしＦＥＴ１２
のトランスコンダクタンスおよびドレイン抵抗が温度に
関係なく一定であり、ＦＥＴ毎に変化しなければ満足で
きるものである。実際にはしかし、バッファ１０の利得
は温度によってドリフトし、ＦＥＴパラメータのばらつ
きで変動する。Ｎｅｗ ＹｏｒｋのＣａｍｂｒｉｄｇｅ
大学のＰｒｅｓｓ Ｓｙｎｄｉｃａｔｅが発行するＴｈ
ｅ Ａｒｔ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓ１９８３年
版、２２９ページでＰ．ＨｏｒｏｗｉｔｚらはＦＥＴの
多くの特性が大きなプロセスによるばらつきを示すこと
を指摘している。たとえば、ＦＥＴが「オン」の時のド
レイン抵抗は１オームから１０キロオームまで変化し、
さらに該トランスコンダクタンスは５００マイクロＳか
ら３０００マイクロＳまで変化しうる。
るために一般に用いられる技術はバッファの出力にトラ
ンジスタを追加することであり、ここではトランジスタ
はいわゆるエミッタホロワ配置で接続される。そのよう
な回路を図２に示す。図示のように、バッファ１０はソ
ースホロワ配置で接続されたＦＥＴ１２を含んでいる。
電流源１４を接続してＦＥＴ１２のソースをバイアスす
る。トランジスタ１６をエミッタホロワ配置で追加し、
トランジスタ１６のエミッタを電流源１８でバイアスす
る。この配置では、トランジスタ１６が出力負荷抵抗２
０からＦＥＴ１２のソースをバッファする。電流源１８
を用いてトランジスタ１６のベースを見込んだときの抵
抗を最大にし、ＦＥＴ１２のソースの負荷を軽減する。
バッファ１０の構造でほぼ利得０．９８のバッファが得
られる。そのような利得１バッファは、もしＦＥＴ１２
のトランスコンダクタンスおよびドレイン抵抗が温度に
関係なく一定であり、ＦＥＴ毎に変化しなければ満足で
きるものである。実際にはしかし、バッファ１０の利得
は温度によってドリフトし、ＦＥＴパラメータのばらつ
きで変動する。Ｎｅｗ ＹｏｒｋのＣａｍｂｒｉｄｇｅ
大学のＰｒｅｓｓ Ｓｙｎｄｉｃａｔｅが発行するＴｈ
ｅ Ａｒｔ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓ１９８３年
版、２２９ページでＰ．ＨｏｒｏｗｉｔｚらはＦＥＴの
多くの特性が大きなプロセスによるばらつきを示すこと
を指摘している。たとえば、ＦＥＴが「オン」の時のド
レイン抵抗は１オームから１０キロオームまで変化し、
さらに該トランスコンダクタンスは５００マイクロＳか
ら３０００マイクロＳまで変化しうる。
【０００５】
【発明の目的】したがって、本発明の目的はＦＥＴを能
動素子として用い、製造上のばらつきと温度がバッファ
利得に重要な影響を及ぼさない様な利得１のバッファを
提供することにある。
動素子として用い、製造上のばらつきと温度がバッファ
利得に重要な影響を及ぼさない様な利得１のバッファを
提供することにある。
【０００６】
【発明の概要】入力信号にほぼ１の利得を提供するバッ
ファのための本発明の長所は以下に示す方法と装置で達
成され、次の装置を含む。入力信号がそのゲートに印加
される電界効果トランジスタ、該電界効果トランジスタ
に接続された電流源のような第１バイアス値の第１バイ
アス源、電界効果トランジスタにベースを接続したトラ
ンジスタ、第１バイアス値より大きなバイアス値で電界
効果トランジスタに接続された電流源の様な第２バイア
ス源、および第２のバイアス源と該トランジスタ間に接
続され、電界効果トランジスタのドレインーソース間電
圧を入力電圧とは無関係に比較的一定な値に維持するた
めの抵抗を含む。ドレインーソース間電圧を本質的に一
定の値に維持することによってパッファの動作は比較的
温度の影響を受けない。すなわち、バッファ回路の利得
は比較的安定する。さらにＦＥＴの製造上のばらつきは
利得がほぼ１のバッファ回路にはあまり影響を及ぼさな
い。
ファのための本発明の長所は以下に示す方法と装置で達
成され、次の装置を含む。入力信号がそのゲートに印加
される電界効果トランジスタ、該電界効果トランジスタ
に接続された電流源のような第１バイアス値の第１バイ
アス源、電界効果トランジスタにベースを接続したトラ
ンジスタ、第１バイアス値より大きなバイアス値で電界
効果トランジスタに接続された電流源の様な第２バイア
ス源、および第２のバイアス源と該トランジスタ間に接
続され、電界効果トランジスタのドレインーソース間電
圧を入力電圧とは無関係に比較的一定な値に維持するた
めの抵抗を含む。ドレインーソース間電圧を本質的に一
定の値に維持することによってパッファの動作は比較的
温度の影響を受けない。すなわち、バッファ回路の利得
は比較的安定する。さらにＦＥＴの製造上のばらつきは
利得がほぼ１のバッファ回路にはあまり影響を及ぼさな
い。
【０００７】
【好適実施例の詳細な説明】新しい利得１のバッファ回
路３０を図１に示す。回路３０は能動素子としてＦＥＴ
３２を含む。ＦＥＴ３２のゲートをバッファ３０の入力
として用いる。ＦＥＴ３２のドレインは電流源３４の出
力に接続される。電流源３４はバッファ回路３０のバイ
アス源として働く。電流源３４の入力は供給電圧Ｖccに
接続される。ＦＥＴ３２のソースは電流源３６の入力に
接続される、電流源３６はバッファ回路３０のバイアス
源としても働く。バイアス源３６の出力は供給電圧Ｖee
に接続される。好適実施例において、供給電圧Ｖccは供
給電圧Ｖeeより正である。また、好適実施例において、
電流源３４のバイアス値すなわち電流値は電流源３６の
バイアス値すなわち電流値より大きい。トランジスタ３
８はエミツタホロワ配置でバァファ３０に接続される。
ここではトランジスタ３８のベースはＦＥＴ３２のソー
スに接続され、トランジスタ３８のコレクタは電流源３
６の出力に接続される。トランジスタ３８のエミッタは
抵抗器４０を通ってＦＥＴ３２のドレインに接続され
る。抵抗器４２はバッファ３０の出力に接続されて示し
てあるが、抵抗器４２は負荷抵抗を表している。
路３０を図１に示す。回路３０は能動素子としてＦＥＴ
３２を含む。ＦＥＴ３２のゲートをバッファ３０の入力
として用いる。ＦＥＴ３２のドレインは電流源３４の出
力に接続される。電流源３４はバッファ回路３０のバイ
アス源として働く。電流源３４の入力は供給電圧Ｖccに
接続される。ＦＥＴ３２のソースは電流源３６の入力に
接続される、電流源３６はバッファ回路３０のバイアス
源としても働く。バイアス源３６の出力は供給電圧Ｖee
に接続される。好適実施例において、供給電圧Ｖccは供
給電圧Ｖeeより正である。また、好適実施例において、
電流源３４のバイアス値すなわち電流値は電流源３６の
バイアス値すなわち電流値より大きい。トランジスタ３
８はエミツタホロワ配置でバァファ３０に接続される。
ここではトランジスタ３８のベースはＦＥＴ３２のソー
スに接続され、トランジスタ３８のコレクタは電流源３
６の出力に接続される。トランジスタ３８のエミッタは
抵抗器４０を通ってＦＥＴ３２のドレインに接続され
る。抵抗器４２はバッファ３０の出力に接続されて示し
てあるが、抵抗器４２は負荷抵抗を表している。
【０００８】図１に示した回路を用いてＦＥＴ３２のド
レインがソースに対して直流ブートストラツプされ、出
力負荷は増加しない。ドレイン電圧が一定のＶccである
バッファ１０（図２）に対して、ソース電圧およびドレ
イン電圧はバッファ入力Ｖinの変化に応じて変化する。
換言すると、ソースおよびドレイン電圧が変化するので
その間の電圧差は一定である（直流ブートストラップさ
れている）。バッファ３０はより正確にほぼ利得１とな
り、比較的に温度に依存しないことが分かった。電流源
３４は電流源３６より大きい電流を供給するので、ＦＥ
Ｔ３２のドレイン電位とソース電位との電位差が一定に
なっている。すなわち、ドレインとソースの電位差はＦ
ＥＴ３２のゲートに印加される信号電圧にかかわらず、
抵抗器４０およびトランジスタ３８の電圧降下に等し
い。ドレイン電圧はもはや一定ではないのでドレイン抵
抗がバッファ利得に与える影響は著しく小さい。トラン
ジスタ３８はコレクタベース接合部が温度に依存するこ
とに要注意である。特に本発明の好適実施例において、
電流源３４および３６の値および抵抗器４０の値はトラ
ンジスタ３８が能動領域で動作するように選択される。
動作中、Ｖinが変化するとＦＥＴ３２のソース電圧も変
化する、すなわちそれに従う。ソース電圧が変化すると
トランジスタ３８のバイアスが変化し、トランジスタ３
８を通る電流も変化する。換言するとトランジスタ３８
のベースに印加された電圧が変化するとエミッタ電圧は
それに従う。エミッタ電圧が変化すると同時にバッファ
出力Ｖout およびドレイン電圧が変化する。
レインがソースに対して直流ブートストラツプされ、出
力負荷は増加しない。ドレイン電圧が一定のＶccである
バッファ１０（図２）に対して、ソース電圧およびドレ
イン電圧はバッファ入力Ｖinの変化に応じて変化する。
換言すると、ソースおよびドレイン電圧が変化するので
その間の電圧差は一定である（直流ブートストラップさ
れている）。バッファ３０はより正確にほぼ利得１とな
り、比較的に温度に依存しないことが分かった。電流源
３４は電流源３６より大きい電流を供給するので、ＦＥ
Ｔ３２のドレイン電位とソース電位との電位差が一定に
なっている。すなわち、ドレインとソースの電位差はＦ
ＥＴ３２のゲートに印加される信号電圧にかかわらず、
抵抗器４０およびトランジスタ３８の電圧降下に等し
い。ドレイン電圧はもはや一定ではないのでドレイン抵
抗がバッファ利得に与える影響は著しく小さい。トラン
ジスタ３８はコレクタベース接合部が温度に依存するこ
とに要注意である。特に本発明の好適実施例において、
電流源３４および３６の値および抵抗器４０の値はトラ
ンジスタ３８が能動領域で動作するように選択される。
動作中、Ｖinが変化するとＦＥＴ３２のソース電圧も変
化する、すなわちそれに従う。ソース電圧が変化すると
トランジスタ３８のバイアスが変化し、トランジスタ３
８を通る電流も変化する。換言するとトランジスタ３８
のベースに印加された電圧が変化するとエミッタ電圧は
それに従う。エミッタ電圧が変化すると同時にバッファ
出力Ｖout およびドレイン電圧が変化する。
【０００９】本発明の動作をよりよく理解するためにバ
ッファ３０の以下のサンプルの値を検討する。電流源３
４が１５ｍＡの電流源であり、電流源３６が５ｍＡの電
流源であると仮定する。さらに抵抗器４０が４００オー
ムの抵抗器で、負荷抵抗４２が１キロオームの負荷抵抗
を示すと仮定する。そのような回路において、５ｍＡの
電流がＦＥＴ３２を通って流れ、１０ｍＡの電流がＦＥ
Ｔ３２のゲートのバイアスに従い、抵抗器４０を通って
トランジスタ３８のエミッタからコレクタに流れる。最
大バイアスで、トランジスタ３８の両端は約０．７ボル
ト、抵抗器４０の両端は約４ボルトになる。ＦＥＴ３２
のドレインからソースまでの電圧は従って４．７ボルト
となる。換言すれば、ドレインとソース間の電圧差はト
ランジスタ３８のベースからエミッタの電圧に電流源３
４の電流値から電流源３６の電流値を引いたものに抵抗
器４０の抵抗値を掛けた値を足したものに等しい。
ッファ３０の以下のサンプルの値を検討する。電流源３
４が１５ｍＡの電流源であり、電流源３６が５ｍＡの電
流源であると仮定する。さらに抵抗器４０が４００オー
ムの抵抗器で、負荷抵抗４２が１キロオームの負荷抵抗
を示すと仮定する。そのような回路において、５ｍＡの
電流がＦＥＴ３２を通って流れ、１０ｍＡの電流がＦＥ
Ｔ３２のゲートのバイアスに従い、抵抗器４０を通って
トランジスタ３８のエミッタからコレクタに流れる。最
大バイアスで、トランジスタ３８の両端は約０．７ボル
ト、抵抗器４０の両端は約４ボルトになる。ＦＥＴ３２
のドレインからソースまでの電圧は従って４．７ボルト
となる。換言すれば、ドレインとソース間の電圧差はト
ランジスタ３８のベースからエミッタの電圧に電流源３
４の電流値から電流源３６の電流値を引いたものに抵抗
器４０の抵抗値を掛けた値を足したものに等しい。
【００１０】この点まではバッファ３０への入力電圧が
ゼロである状況を考慮しなかった。そのような状況で
は、典型的にはバッファ３０の出力に直流オフセット電
圧が存在する。この直流オフセット電圧を補償するため
の回路を図３に示す。図示したように、バッファ３０の
出力は差動増幅器４４の負の入力に接続される。入力電
圧はコンデンサ４６と同時に差動増幅器４４の正の入力
に印加される。コンデンサ４６はまたＦＥＴ３２のゲー
トに接続される。差動増幅器４４の出力は抵抗器４８を
通ってＦＥＴ３２のゲートに接続される。差動増幅器４
４の出力はバッファ出力から直流オフセット電圧を除去
する役目をする。したがって、Ｖout は実質的にＶinと
同一である。すなわち、直流オフセットはほぼゼロであ
る。
ゼロである状況を考慮しなかった。そのような状況で
は、典型的にはバッファ３０の出力に直流オフセット電
圧が存在する。この直流オフセット電圧を補償するため
の回路を図３に示す。図示したように、バッファ３０の
出力は差動増幅器４４の負の入力に接続される。入力電
圧はコンデンサ４６と同時に差動増幅器４４の正の入力
に印加される。コンデンサ４６はまたＦＥＴ３２のゲー
トに接続される。差動増幅器４４の出力は抵抗器４８を
通ってＦＥＴ３２のゲートに接続される。差動増幅器４
４の出力はバッファ出力から直流オフセット電圧を除去
する役目をする。したがって、Ｖout は実質的にＶinと
同一である。すなわち、直流オフセットはほぼゼロであ
る。
【００１１】
【発明の効果】以上詳述したように、本発明の実施によ
り、入力ＦＥＴのソース・ドレーン間電圧が略一定に保
たれ、バッファの利得とその温度特性が共に改善され
る。
り、入力ＦＥＴのソース・ドレーン間電圧が略一定に保
たれ、バッファの利得とその温度特性が共に改善され
る。
【図１】本発明の一実施例による利得１バッファの概略
図である。
図である。
【図２】従来技術による利得１バッファの概略図であ
る。
る。
【図３】図１のバッファの一応用例を示す概略図であ
る。
る。
１０：従来技術による利得１バッファ １２，３２：ＦＥＴ １４，１８，３６，３４：電流源 １６，３８：トランジスタ
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎ ｉａ Ｕ．Ｓ．Ａ. (56)参考文献 特開 昭57−180214（ＪＰ，Ａ) 特開 昭59−11015（ＪＰ，Ａ) 特開 昭59−100621（ＪＰ，Ａ) 特開 平１−47130（ＪＰ，Ａ) 実開 平２−73817（ＪＰ，Ｕ) ***国特許出願公開2207569（ＤＥ, Ａ１) 米国特許4492932（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/50 - 3/52 ＰＣＩ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)
Claims (5)
- 【請求項１】入力信号にほぼ１の利得を与えるバッファ
であって、 前記入力信号が印加されるゲートを有し、ドレイン・ソ
ース電圧を有する電界効果トランジスタと、 前記電界効果トランジスタに接続され、第１の電流値を
有する第１の電流源と、 前記電界効果トランジスタに接続されたベースを有する
トランジスタと、 前記第１の電流バイアス値より大きな電流バイアス値を
有する、前記電界効果トランジスタに接続された第２の
電流源と、 前記ドレイン・ソース電圧を比較的一定に保つため前記
トランジスタと前記第２の電流源との間に接続された抵
抗と、前記バッファのＤＣオフセット電圧を補償する補償器
と、 を備えて成るバッファ。 - 【請求項２】前記電界効果トランジスタがソースホロワ
に構成されていることを特徴とする請求項１に記載のバ
ッファ。 - 【請求項３】前記トランジスタがエミッタホロワに構成
されていることを特徴とする請求項１に記載のバッフ
ァ。 - 【請求項４】前記電界効果トランジスタがトレインとソ
ースとを有し、前記第２のバイアス源が、前記ドレイン
に接続され、前記第１のバイアス源が、前記ソースに接
続されていることを特徴とする請求項１に記載のバッフ
ァ。 - 【請求項５】前記トランジスタが活性領域を有し、前記
抵抗が抵抗値を有し、前記第１、第２の電流バイアス値
および前記抵抗値が、前記トランジスタが前記活性領域
で動作するよう選択されていることを特徴とする請求項
１に記載のバッファ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/487,556 US5012134A (en) | 1990-03-02 | 1990-03-02 | DC bootstrapped unity gain buffer |
| US487556 | 1990-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219004A JPH04219004A (ja) | 1992-08-10 |
| JP3160000B2 true JP3160000B2 (ja) | 2001-04-23 |
Family
ID=23936227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05947891A Expired - Fee Related JP3160000B2 (ja) | 1990-03-02 | 1991-03-01 | バッファ及び利得１を与える方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5012134A (ja) |
| JP (1) | JP3160000B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101580735B1 (ko) * | 2014-04-30 | 2015-12-28 | 엘지전자 주식회사 | 조명 장치 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4132219A1 (de) * | 1991-09-27 | 1993-04-01 | Standard Elektrik Lorenz Ag | Verstaerkerschaltung mit bipolar- und feldeffekt-transistoren |
| DE102004038551A1 (de) * | 2004-08-06 | 2006-02-23 | Atmel Germany Gmbh | Antennenverstärker |
| JP2006325273A (ja) * | 2006-09-11 | 2006-11-30 | Texas Instr Japan Ltd | バッファ回路 |
| EP2945286B1 (en) * | 2014-05-12 | 2018-06-27 | ams AG | Amplifier arrangement and amplification method |
| CN106505979B (zh) * | 2016-11-09 | 2019-02-15 | 电子科技大学 | 一种栅压自举开关电路 |
| US10404222B2 (en) | 2017-08-25 | 2019-09-03 | Harman International Industries, Incorporated | Bootstrapped application arrangement and application to the unity gain follower |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3240778A1 (de) * | 1982-11-04 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Elektronischer schalter |
| US4857772A (en) * | 1987-04-27 | 1989-08-15 | Fairchild Semiconductor Corporation | BIPMOS decoder circuit |
-
1990
- 1990-03-02 US US07/487,556 patent/US5012134A/en not_active Expired - Lifetime
-
1991
- 1991-03-01 JP JP05947891A patent/JP3160000B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101580735B1 (ko) * | 2014-04-30 | 2015-12-28 | 엘지전자 주식회사 | 조명 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5012134A (en) | 1991-04-30 |
| JPH04219004A (ja) | 1992-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057722A (en) | Delay circuit having stable delay time | |
| JPS603249B2 (ja) | 低消費電力の相補型比較器／インバータ回路 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| JPH06180803A (ja) | データ記憶装置 | |
| JP3160000B2 (ja) | バッファ及び利得１を与える方法 | |
| US4678947A (en) | Simulated transistor/diode | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| JPH10209781A (ja) | 差動回路を含む電子回路 | |
| EP0160035B1 (en) | High efficiency igfet operational amplifier | |
| US4801893A (en) | Forward transimpedance amplifier | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JPH03244207A (ja) | ベース電流補償を備えた電流ミラー | |
| JPH0122769B2 (ja) | ||
| US4757275A (en) | Wideband closed loop amplifier | |
| JP3852866B2 (ja) | 高周波電力増幅器 | |
| JPS6096005A (ja) | ダイエリアを効率的に用いたノイズのないカスコード回路 | |
| JP3147082B2 (ja) | 差動増幅回路 | |
| JPH0934572A (ja) | 電源回路 | |
| JPS61157106A (ja) | 演算増幅器 | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JPH09120317A (ja) | 高精度定電流源回路 | |
| JPH0732261B2 (ja) | 半導体受光装置 | |
| US20010043088A1 (en) | Offset comparator and method for forming same | |
| JPH0521446B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |