JP3154748B2 - レジスタの退避復帰機能付データ処理装置 - Google Patents
レジスタの退避復帰機能付データ処理装置Info
- Publication number
- JP3154748B2 JP3154748B2 JP17501791A JP17501791A JP3154748B2 JP 3154748 B2 JP3154748 B2 JP 3154748B2 JP 17501791 A JP17501791 A JP 17501791A JP 17501791 A JP17501791 A JP 17501791A JP 3154748 B2 JP3154748 B2 JP 3154748B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- registers
- save
- data
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数のレジスタファイ
ルを効率よく退避復帰するレジスタの退避復帰機能を備
えたデータ処理装置に関するものである。
ルを効率よく退避復帰するレジスタの退避復帰機能を備
えたデータ処理装置に関するものである。
【０００２】
【従来の技術】近年、レジスタの退避復帰機能を備えた
データ処理装置は、コンパイラの最適化技術の進歩に伴
い汎用レジスタが大容量化し、関数呼び出しやタスクス
イッチの高速化のために注目されている。このような従
来のデータ処理装置におけるレジスタの退避復帰機能の
一例について、図３を用いて説明する。図３は従来のデ
ータ処理装置におけるレジスタの退避復帰機能の概念図
で、レジスタ群３１は命令で指定される複数のレジスタ
により構成されており、レジスタ群３２，３３は実際の
複数のレジスタにより構成されている。実際のレジスタ
群３２，３３には命令で指定されるレジスタ群３１がマ
ッピングされる。命令で指定されるレジスタ群３１は、
１組８本のレジスタが４組集合したものである。レジス
タ群３１のレジスタｒ０〜ｒ７は常に８本のレジスタ
Ｒ’０〜Ｒ’７からなる実際のレジスタ群３２にマッピ
ングａされる。レジスタ群３１のレジスタｒ８〜ｒ１
５，ｒ１６〜ｒ２３，ｒ２４〜ｒ３１は実際のレジスタ
群３３のうちの連続した２４本のレジスタにマッピング
される。マッピングｂでは、レジスタ群３１のレジスタ
ｒ８〜ｒ１５はレジスタ群３３のレジスタＲ３２〜Ｒ３
９に、レジスタ群３１のレジスタｒ１５〜ｒ２３はレジ
スタ群３２のレジスタＲ４０〜Ｒ４７に、レジスタ群３
１のレジスタｒ２４〜ｒ３１はレジスタ群３３のレジス
タＲ４８〜Ｒ５５に各々マッピングされている。一方、
マッピングｃでは、レジスタ群３１のレジスタｒ８〜ｒ
１５はレジスタ群３３のレジスタＲ４８〜Ｒ５５に、レ
ジスタ群３１のレジスタｒ１６〜ｒ２３はレジスタ群３
３のレジスタＲ５６−Ｒ６３に、レジスタ群３１のレジ
スタｒ２４〜ｒ３１はレジスタ群３３のレジスタＲ６４
〜Ｒ７１にマッピングされている。このとき、マッピン
グｂにおけるレジスタ群３１のレジスタｒ２４〜ｒ３１
と、マッピングｃにおけるレジスタ群３１のレジスタｒ
８〜ｒ１５とは、どちらもレジスタ群３３のレジスタＲ
４８〜Ｒ５５にオーバラップしてマッピングされている
ため、関数の引き数渡しに用いられる。このように、命
令で指定できるレジスタ群３１から実際のレジスタ群３
２，３３へのマッピングを変更するだけで退避復帰を行
えるので、高速な退避復帰動作を実現できる。このよう
な従来のデータ処理装置におけるレジスタの退避復帰機
能は、例えば「ｂｉｔ」第２３巻 第４号６０１〜６２
９ページに記載されている。
データ処理装置は、コンパイラの最適化技術の進歩に伴
い汎用レジスタが大容量化し、関数呼び出しやタスクス
イッチの高速化のために注目されている。このような従
来のデータ処理装置におけるレジスタの退避復帰機能の
一例について、図３を用いて説明する。図３は従来のデ
ータ処理装置におけるレジスタの退避復帰機能の概念図
で、レジスタ群３１は命令で指定される複数のレジスタ
により構成されており、レジスタ群３２，３３は実際の
複数のレジスタにより構成されている。実際のレジスタ
群３２，３３には命令で指定されるレジスタ群３１がマ
ッピングされる。命令で指定されるレジスタ群３１は、
１組８本のレジスタが４組集合したものである。レジス
タ群３１のレジスタｒ０〜ｒ７は常に８本のレジスタ
Ｒ’０〜Ｒ’７からなる実際のレジスタ群３２にマッピ
ングａされる。レジスタ群３１のレジスタｒ８〜ｒ１
５，ｒ１６〜ｒ２３，ｒ２４〜ｒ３１は実際のレジスタ
群３３のうちの連続した２４本のレジスタにマッピング
される。マッピングｂでは、レジスタ群３１のレジスタ
ｒ８〜ｒ１５はレジスタ群３３のレジスタＲ３２〜Ｒ３
９に、レジスタ群３１のレジスタｒ１５〜ｒ２３はレジ
スタ群３２のレジスタＲ４０〜Ｒ４７に、レジスタ群３
１のレジスタｒ２４〜ｒ３１はレジスタ群３３のレジス
タＲ４８〜Ｒ５５に各々マッピングされている。一方、
マッピングｃでは、レジスタ群３１のレジスタｒ８〜ｒ
１５はレジスタ群３３のレジスタＲ４８〜Ｒ５５に、レ
ジスタ群３１のレジスタｒ１６〜ｒ２３はレジスタ群３
３のレジスタＲ５６−Ｒ６３に、レジスタ群３１のレジ
スタｒ２４〜ｒ３１はレジスタ群３３のレジスタＲ６４
〜Ｒ７１にマッピングされている。このとき、マッピン
グｂにおけるレジスタ群３１のレジスタｒ２４〜ｒ３１
と、マッピングｃにおけるレジスタ群３１のレジスタｒ
８〜ｒ１５とは、どちらもレジスタ群３３のレジスタＲ
４８〜Ｒ５５にオーバラップしてマッピングされている
ため、関数の引き数渡しに用いられる。このように、命
令で指定できるレジスタ群３１から実際のレジスタ群３
２，３３へのマッピングを変更するだけで退避復帰を行
えるので、高速な退避復帰動作を実現できる。このよう
な従来のデータ処理装置におけるレジスタの退避復帰機
能は、例えば「ｂｉｔ」第２３巻 第４号６０１〜６２
９ページに記載されている。
【０００３】また別の従来のレジスタの退避復帰機能を
備えたデータ処理装置は、図４のように、命令フェッチ
装置４１と、命令解読装置４２と、命令実行装置４３と
により構成されていた。命令フェッチ装置４１には、命
令キャッシュ４４が内蔵されており、命令実行装置４３
には、複数のレジスタからなるレジスタ群４５と、演算
ユニット４６と、アドレス計算ユニット４７と、内蔵メ
モリ４８と、バスコントローラ４９とが内蔵されてい
る。
備えたデータ処理装置は、図４のように、命令フェッチ
装置４１と、命令解読装置４２と、命令実行装置４３と
により構成されていた。命令フェッチ装置４１には、命
令キャッシュ４４が内蔵されており、命令実行装置４３
には、複数のレジスタからなるレジスタ群４５と、演算
ユニット４６と、アドレス計算ユニット４７と、内蔵メ
モリ４８と、バスコントローラ４９とが内蔵されてい
る。
【０００４】命令フェッチ装置４１は、命令キャッシュ
４４から命令をフェッチし、１２８ビットで構成される
４つの命令を一度に命令解読装置４２に出力する。ミス
ヒットの場合は、３２ビットのバスを介して命令をフェ
ッチする。命令解読装置４２は、並列実行できる命令を
選択し、命令実行装置４３を制御する。レジスタ間演算
は、レジスタ群４５と演算ユニット４６との間で実行さ
れる。レジスタ群４５と記憶装置（図示せず）とのデー
タ転送は、レジスタ群４５とアドレス計算ユニット４７
との間でアドレス計算を行い、データ転送はバスコント
ローラ４９を介して記憶装置とレジスタ群４５との間で
３２ビット単位で行なわれる。レジスタ群４５の複数の
レジスタの退避復帰は、レジスタ群４５と内蔵メモリ４
８との間で行なわれる。このとき、転送を１２８ビット
幅で行なうことによって、高速化している。このような
従来のデータ処理装置は、例えば「日経エレクトロニク
ス」１９９０年１月８日 第４９０号 １７７〜１８６
ページに記載されている。
４４から命令をフェッチし、１２８ビットで構成される
４つの命令を一度に命令解読装置４２に出力する。ミス
ヒットの場合は、３２ビットのバスを介して命令をフェ
ッチする。命令解読装置４２は、並列実行できる命令を
選択し、命令実行装置４３を制御する。レジスタ間演算
は、レジスタ群４５と演算ユニット４６との間で実行さ
れる。レジスタ群４５と記憶装置（図示せず）とのデー
タ転送は、レジスタ群４５とアドレス計算ユニット４７
との間でアドレス計算を行い、データ転送はバスコント
ローラ４９を介して記憶装置とレジスタ群４５との間で
３２ビット単位で行なわれる。レジスタ群４５の複数の
レジスタの退避復帰は、レジスタ群４５と内蔵メモリ４
８との間で行なわれる。このとき、転送を１２８ビット
幅で行なうことによって、高速化している。このような
従来のデータ処理装置は、例えば「日経エレクトロニク
ス」１９９０年１月８日 第４９０号 １７７〜１８６
ページに記載されている。
【０００５】
【発明が解決しようとする課題】しかしながら図３のよ
うな構成では、複数の入出力バスを必要とするレジスタ
ファイルが大容量化するため、動作周波数の高速化が困
難になると共に、回路規模が増大するという問題点を有
していた。また図４のような構成では、レジスタ群４５
の複数のレジスタの退避復帰を内蔵メモリ４８に対して
行なうため回路規模を抑えるという面では効果がある
が、専用のデータ幅の広いバスを必要とし、同時にレジ
スタファイルの入出力バスのビット幅の拡張によりレジ
スタ群４５の複数のレジスタを一度に読み書きできる機
能をも必要とする。一方、退避復帰すべき全てのレジス
タを一度に転送するだけのデータ幅を確保するのは困難
なため、退避復帰に複数の実行クロックを必要とし、回
路規模の増大にもかかわらず高性能を実現できないとい
う問題点を有していた。
うな構成では、複数の入出力バスを必要とするレジスタ
ファイルが大容量化するため、動作周波数の高速化が困
難になると共に、回路規模が増大するという問題点を有
していた。また図４のような構成では、レジスタ群４５
の複数のレジスタの退避復帰を内蔵メモリ４８に対して
行なうため回路規模を抑えるという面では効果がある
が、専用のデータ幅の広いバスを必要とし、同時にレジ
スタファイルの入出力バスのビット幅の拡張によりレジ
スタ群４５の複数のレジスタを一度に読み書きできる機
能をも必要とする。一方、退避復帰すべき全てのレジス
タを一度に転送するだけのデータ幅を確保するのは困難
なため、退避復帰に複数の実行クロックを必要とし、回
路規模の増大にもかかわらず高性能を実現できないとい
う問題点を有していた。
【０００６】本発明はかかる事情に鑑みて成されたもの
であり、命令実行装置に動作周波数の制限や回路規模の
増大をもたらす専用ハードウェアを設けることなく、レ
ジスタの退避復帰を高速化できるデータ処理装置を提供
することを目的とする。
であり、命令実行装置に動作周波数の制限や回路規模の
増大をもたらす専用ハードウェアを設けることなく、レ
ジスタの退避復帰を高速化できるデータ処理装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明は、命令
をフェッチする命令フェッチ装置と、複数のレジスタを
備え、複数の命令を同時に実行するとともに命令実行中
で値が確定していない資源の状況を出力する命令実行装
置と、命令実行装置の出力に基づいて命令実行中で値が
確定していない資源の状況を保持し、かつデータ依存関
係の検出を行なう干渉検出装置と、干渉検出装置により
データ依存関係が検出されて実行を遅延させる必要があ
る命令を保持する命令退避装置と、前記命令フェッチ装
置および前記命令退避装置から供給される複数の命令を
同時解読して解読した命令が使用する資源を前記干渉検
出装置に出力する命令解読装置と、複数レジスタの退避
復帰を示す命令が検出された場合に単一のレジスタの退
避復帰命令を複数生成して前記命令退避装置に出力する
命令生成装置とを設け、前記命令解読装置は、データ依
存関係の検出結果を前記干渉検出装置から入力され、デ
ータ依存関係が検出されなかった命令に対応する制御信
号を前記命令実行装置に出力し、データ依存関係の検出
された命令を前記命令退避装置に出力するように構成さ
れている。
をフェッチする命令フェッチ装置と、複数のレジスタを
備え、複数の命令を同時に実行するとともに命令実行中
で値が確定していない資源の状況を出力する命令実行装
置と、命令実行装置の出力に基づいて命令実行中で値が
確定していない資源の状況を保持し、かつデータ依存関
係の検出を行なう干渉検出装置と、干渉検出装置により
データ依存関係が検出されて実行を遅延させる必要があ
る命令を保持する命令退避装置と、前記命令フェッチ装
置および前記命令退避装置から供給される複数の命令を
同時解読して解読した命令が使用する資源を前記干渉検
出装置に出力する命令解読装置と、複数レジスタの退避
復帰を示す命令が検出された場合に単一のレジスタの退
避復帰命令を複数生成して前記命令退避装置に出力する
命令生成装置とを設け、前記命令解読装置は、データ依
存関係の検出結果を前記干渉検出装置から入力され、デ
ータ依存関係が検出されなかった命令に対応する制御信
号を前記命令実行装置に出力し、データ依存関係の検出
された命令を前記命令退避装置に出力するように構成さ
れている。
【０００８】請求項２の発明は、命令をフェッチする命
令フェッチ装置と、複数のレジスタを備え、複数の命令
を同時に実行するとともに命令実行中で値が確定してい
ない資源の状況を出力する命令実行装置と、命令実行装
置の出力に基づいて命令実行中で値が確定していない資
源の状況を保持し、かつデータ依存関係の検出を行なう
干渉検出装置と、干渉検出装置によりデータ依存関係が
検出されて実行を遅延させる必要がある命令を保持する
命令退避装置と、前記命令フェッチ装置および前記命令
退避装置から供給される複数の命令を同時解読して解読
した命令が使用する資源を前記干渉検出装置に出力する
命令解読装置と、複数レジスタの退避復帰を示す命令が
検出された場合に単一のレジスタの退避復帰命令を複数
生成して前記命令解読装置に出力する命令生成装置とを
設け、前記命令解読装置は、データ依存関係の検出結果
を前記干渉検出装置から入力され、データ依存関係が検
出されなかった命令に対応する制御信号を前記命令実行
装置に出力し、データ依存関係の検出された命令を前記
命令退避装置に出力するように構成されている。ここ
で、前記命令生成装置は、退避復帰すべきレジスタを示
す情報として、前記複数のレジスタのそれぞれに対応す
るビットを管理し、前記複数レジスタの退避復帰を示す
命令に応じて前記ビットをセットし、セットされたビッ
トに応じて前記単一のレジスタの退避復帰命令を生成す
るよう構成してもよい。
令フェッチ装置と、複数のレジスタを備え、複数の命令
を同時に実行するとともに命令実行中で値が確定してい
ない資源の状況を出力する命令実行装置と、命令実行装
置の出力に基づいて命令実行中で値が確定していない資
源の状況を保持し、かつデータ依存関係の検出を行なう
干渉検出装置と、干渉検出装置によりデータ依存関係が
検出されて実行を遅延させる必要がある命令を保持する
命令退避装置と、前記命令フェッチ装置および前記命令
退避装置から供給される複数の命令を同時解読して解読
した命令が使用する資源を前記干渉検出装置に出力する
命令解読装置と、複数レジスタの退避復帰を示す命令が
検出された場合に単一のレジスタの退避復帰命令を複数
生成して前記命令解読装置に出力する命令生成装置とを
設け、前記命令解読装置は、データ依存関係の検出結果
を前記干渉検出装置から入力され、データ依存関係が検
出されなかった命令に対応する制御信号を前記命令実行
装置に出力し、データ依存関係の検出された命令を前記
命令退避装置に出力するように構成されている。ここ
で、前記命令生成装置は、退避復帰すべきレジスタを示
す情報として、前記複数のレジスタのそれぞれに対応す
るビットを管理し、前記複数レジスタの退避復帰を示す
命令に応じて前記ビットをセットし、セットされたビッ
トに応じて前記単一のレジスタの退避復帰命令を生成す
るよう構成してもよい。
【０００９】
【作用】請求項１の発明において、命令フェッチ装置
は、命令をフェッチする。 命令実行装置は、複数のレ
ジスタを備え複数の命令を同時に実行するとともに命令
実行中で値が確定していない資源の状況を出力する。干
渉検出装置は、命令実行装置の出力に基づいて命令実行
中で値が確定していない資源の状況を保持し、かつデー
タ依存関係の検出を行なう。命令退避装置は、干渉検出
装置によりデータ依存関係が検出されて実行を遅延させ
る必要がある命令を保持する。命令解読装置は、前記命
令フェッチ装置および前記命令退避装置から供給される
複数の命令を同時解読して解読した命令が使用する資源
を前記干渉検出装置に出力する。命令生成装置は、複数
レジスタの退避復帰を示す命令が検出された場合に単一
のレジスタの退避復帰命令を複数生成して前記命令退避
装置に出力する。前記命令解読装置は、データ依存関係
の検出結果を前記干渉検出装置から入力され、データ依
存関係が検出されなかった命令に対応する制御信号を前
記命令実行装置に出力し、データ依存関係の検出された
命令を前記命令退避装置に出力する。
は、命令をフェッチする。 命令実行装置は、複数のレ
ジスタを備え複数の命令を同時に実行するとともに命令
実行中で値が確定していない資源の状況を出力する。干
渉検出装置は、命令実行装置の出力に基づいて命令実行
中で値が確定していない資源の状況を保持し、かつデー
タ依存関係の検出を行なう。命令退避装置は、干渉検出
装置によりデータ依存関係が検出されて実行を遅延させ
る必要がある命令を保持する。命令解読装置は、前記命
令フェッチ装置および前記命令退避装置から供給される
複数の命令を同時解読して解読した命令が使用する資源
を前記干渉検出装置に出力する。命令生成装置は、複数
レジスタの退避復帰を示す命令が検出された場合に単一
のレジスタの退避復帰命令を複数生成して前記命令退避
装置に出力する。前記命令解読装置は、データ依存関係
の検出結果を前記干渉検出装置から入力され、データ依
存関係が検出されなかった命令に対応する制御信号を前
記命令実行装置に出力し、データ依存関係の検出された
命令を前記命令退避装置に出力する。
【００１０】請求項２の発明において、命令フェッチ装
置は、命令をフェッチする。命令実行装置は、複数のレ
ジスタを備え複数の命令を同時に実行するとともに命令
実行中で値が確定していない資源の状況を出力する。干
渉検出装置は、命令実行装置の出力に基づいて命令実行
中で値が確定していない資源の状況を保持しかつデータ
依存関係の検出を行なう。命令退避装置は、干渉検出装
置によりデータ依存関係が検出されて実行を遅延させる
必要がある命令を保持する。命令解読装置は、前記命令
フェッチ装置および前記命令退避装置から供給される複
数の命令を同時解読して解読した命令が使用する資源を
前記干渉検出装置に出力する。命令生成装置は、複数レ
ジスタの退避復帰を示す命令が検出された場合に単一の
レジスタの退避復帰命令を複数生成して前記命令解読装
置に出力する。前記命令解読装置は、データ依存関係の
発生状況を前記干渉検出装置から入力され、データ依存
関係が検出されなかった命令に対応する制御信号を前記
命令実行装置に出力し、データ依存関係の検出された命
令を前記命令退避装置に出力する。ここで、前記命令生
成装置は、退避復帰すべきレジスタを示す情報として、
前記複数のレジスタのそれぞれに対応するビットを管理
し、前記複数レジスタの退避復帰を示す命令に応じて前
記ビットをセットし、セットされたビットに応じて前記
単一のレジスタの退避復帰命令を生成するよう構成して
もよい。
置は、命令をフェッチする。命令実行装置は、複数のレ
ジスタを備え複数の命令を同時に実行するとともに命令
実行中で値が確定していない資源の状況を出力する。干
渉検出装置は、命令実行装置の出力に基づいて命令実行
中で値が確定していない資源の状況を保持しかつデータ
依存関係の検出を行なう。命令退避装置は、干渉検出装
置によりデータ依存関係が検出されて実行を遅延させる
必要がある命令を保持する。命令解読装置は、前記命令
フェッチ装置および前記命令退避装置から供給される複
数の命令を同時解読して解読した命令が使用する資源を
前記干渉検出装置に出力する。命令生成装置は、複数レ
ジスタの退避復帰を示す命令が検出された場合に単一の
レジスタの退避復帰命令を複数生成して前記命令解読装
置に出力する。前記命令解読装置は、データ依存関係の
発生状況を前記干渉検出装置から入力され、データ依存
関係が検出されなかった命令に対応する制御信号を前記
命令実行装置に出力し、データ依存関係の検出された命
令を前記命令退避装置に出力する。ここで、前記命令生
成装置は、退避復帰すべきレジスタを示す情報として、
前記複数のレジスタのそれぞれに対応するビットを管理
し、前記複数レジスタの退避復帰を示す命令に応じて前
記ビットをセットし、セットされたビットに応じて前記
単一のレジスタの退避復帰命令を生成するよう構成して
もよい。
【００１１】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。 （実施例１）図１は本発明の実施例１におけるレジスタ
の退避復帰機能付データ処理装置のブロック図で、この
データ処理装置は、命令フェッチ装置１と、命令解読装
置２と、命令実行装置３と、命令退避装置４と、命令生
成装置５と、干渉検出装置６とにより構成されている。
命令実行装置３には、複数のレジスタからなるレジスタ
群７と、複数の演算装置８と、バス制御装置９とが内蔵
されている。命令解読装置２は、信号線ｄを介して命令
実行装置３に接続されていると共に、信号線ｅを介して
命令生成装置５に接続されている。
説明する。 （実施例１）図１は本発明の実施例１におけるレジスタ
の退避復帰機能付データ処理装置のブロック図で、この
データ処理装置は、命令フェッチ装置１と、命令解読装
置２と、命令実行装置３と、命令退避装置４と、命令生
成装置５と、干渉検出装置６とにより構成されている。
命令実行装置３には、複数のレジスタからなるレジスタ
群７と、複数の演算装置８と、バス制御装置９とが内蔵
されている。命令解読装置２は、信号線ｄを介して命令
実行装置３に接続されていると共に、信号線ｅを介して
命令生成装置５に接続されている。
【００１２】命令は命令フェッチ装置１により読み込ま
れ、命令解読装置２に供給される。命令解読装置２は、
命令フェッチ装置１および命令退避装置４から供給され
た複数の命令を解読し、解読された命令のデータ依存関
係の検査のため、レジスタ群７や記憶装置（図示せず）
などの命令の実行に必要な資源と命令の実行によって変
更される資源とを干渉検出装置６に通知する。これによ
り干渉検出装置６は、フロー依存、逆依存、出力依存と
いったデータ依存関係のすべてもしくは一部の検出を行
い、命令毎にデータ依存関係があるか否かを命令解読装
置２に通知する。さらに干渉検出装置６は、命令実行中
で値が確定していない資源の状況を命令実行装置３から
供給され、管理している。命令解読装置２は、干渉検出
装置６からの通知に基づいて、データ依存関係がなく命
令実行装置３で実行可能な命令を選択し、信号線ｄに命
令実行装置３で命令を実行するための第１の制御信号を
出力する。さらに命令解読装置２は、データ依存関係が
検出された命令や、命令実行装置３で先行した命令実行
が継続中で実行要求ができない命令を、命令退避装置４
に供給する。また命令解読装置２は、複数レジスタの退
避復帰を示す命令を検出すると、信号線ｅに第２の制御
信号を出力する。これにより命令生成装置５は、命令解
読装置２からの複数レジスタの退避復帰を示す命令を単
一のレジスタの退避復帰命令に展開し、これらの複数の
命令を命令退避装置４に供給する。命令退避装置４は、
命令解読装置２および命令生成装置５から供給された命
令をバッファリングし、命令解読装置２に供給する。命
令解読装置２にバッファリングされた命令が出力される
と、その命令をバッファから削除する。命令実行装置３
において、レジスタ間演算は、レジスタ群７と演算装置
８との間で実行される。レジスタ群７のレジスタと記憶
装置との間のデータ転送は、バス制御装置９を介して記
憶装置とレジスタ群７との間で行なわれる。命令解読装
置２における命令スケジュールでは、基本的には命令退
避装置４から供給される命令の方に優先権があり、特に
命令フェッチ装置１から供給される命令との間でデータ
依存関係が検出された命令を優先することにより、より
性能改善を図れる。しかし、命令フェッチ装置１から分
岐命令などの制御命令が供給された場合は、これらの命
令を優先することによって分岐に伴うオーバヘッドを回
避できる。
れ、命令解読装置２に供給される。命令解読装置２は、
命令フェッチ装置１および命令退避装置４から供給され
た複数の命令を解読し、解読された命令のデータ依存関
係の検査のため、レジスタ群７や記憶装置（図示せず）
などの命令の実行に必要な資源と命令の実行によって変
更される資源とを干渉検出装置６に通知する。これによ
り干渉検出装置６は、フロー依存、逆依存、出力依存と
いったデータ依存関係のすべてもしくは一部の検出を行
い、命令毎にデータ依存関係があるか否かを命令解読装
置２に通知する。さらに干渉検出装置６は、命令実行中
で値が確定していない資源の状況を命令実行装置３から
供給され、管理している。命令解読装置２は、干渉検出
装置６からの通知に基づいて、データ依存関係がなく命
令実行装置３で実行可能な命令を選択し、信号線ｄに命
令実行装置３で命令を実行するための第１の制御信号を
出力する。さらに命令解読装置２は、データ依存関係が
検出された命令や、命令実行装置３で先行した命令実行
が継続中で実行要求ができない命令を、命令退避装置４
に供給する。また命令解読装置２は、複数レジスタの退
避復帰を示す命令を検出すると、信号線ｅに第２の制御
信号を出力する。これにより命令生成装置５は、命令解
読装置２からの複数レジスタの退避復帰を示す命令を単
一のレジスタの退避復帰命令に展開し、これらの複数の
命令を命令退避装置４に供給する。命令退避装置４は、
命令解読装置２および命令生成装置５から供給された命
令をバッファリングし、命令解読装置２に供給する。命
令解読装置２にバッファリングされた命令が出力される
と、その命令をバッファから削除する。命令実行装置３
において、レジスタ間演算は、レジスタ群７と演算装置
８との間で実行される。レジスタ群７のレジスタと記憶
装置との間のデータ転送は、バス制御装置９を介して記
憶装置とレジスタ群７との間で行なわれる。命令解読装
置２における命令スケジュールでは、基本的には命令退
避装置４から供給される命令の方に優先権があり、特に
命令フェッチ装置１から供給される命令との間でデータ
依存関係が検出された命令を優先することにより、より
性能改善を図れる。しかし、命令フェッチ装置１から分
岐命令などの制御命令が供給された場合は、これらの命
令を優先することによって分岐に伴うオーバヘッドを回
避できる。
【００１３】このように、命令生成装置５を設け、レジ
スタ群７の複数のレジスタの退避復帰命令を、単一のレ
ジスタを退避復帰する命令に展開し、それらの命令を命
令退避装置４に保持させることにより、命令実行装置３
に特別なハードウェアを設けることなく、干渉検出装置
や命令退避装置や命令フェッチ装置や命令解読装置によ
り構成される従来の通常の命令解読制御機能を利用して
複数のレジスタの退避復帰を実現できる。このため、従
来の命令解読制御機能においては、データ依存が発生し
た場合や、命令供給が遅れて解読すべき命令が不足した
場合や、複数命令の同時実行時に同時実行すべき命令が
ない場合などに、命令実行装置のすべてまたは一部に実
行すべき命令がなく無駄な実行サイクルを発生していた
が、この実施例においては、命令退避装置４から単一の
レジスタの退避復帰命令が供給されるので、無駄な実行
サイクルをなくすことができる。また、命令実行装置
３、特にレジスタ群７に専用のハードウェアを設ける必
要がないため、動作周波数の制限や回路規模の増大を回
避できる。 （実施例２）図２は本発明の実施例２におけるレジスタ
の退避復帰機能付データ処理装置のブロック図で、この
データ処理装置は、命令フェッチ装置１１と、命令解読
装置１２と、命令実行装置１３と、命令退避装置１４
と、命令生成装置１５と、干渉検出装置１６とにより構
成されている。命令実行装置１３には、複数のレジスタ
からなるレジスタ群１７と、複数の演算装置１８と、バ
ス制御装置１９とが内蔵されている。命令解読装置１２
は、信号線ｆを介して命令実行装置１３に接続されてい
ると共に、信号線ｇを介して命令生成装置１５に接続さ
れている。すなわち実施例１との相違点は、命令生成装
置１５の出力が命令退避装置１４ではなく命令解読装置
１２に供給される点である。
スタ群７の複数のレジスタの退避復帰命令を、単一のレ
ジスタを退避復帰する命令に展開し、それらの命令を命
令退避装置４に保持させることにより、命令実行装置３
に特別なハードウェアを設けることなく、干渉検出装置
や命令退避装置や命令フェッチ装置や命令解読装置によ
り構成される従来の通常の命令解読制御機能を利用して
複数のレジスタの退避復帰を実現できる。このため、従
来の命令解読制御機能においては、データ依存が発生し
た場合や、命令供給が遅れて解読すべき命令が不足した
場合や、複数命令の同時実行時に同時実行すべき命令が
ない場合などに、命令実行装置のすべてまたは一部に実
行すべき命令がなく無駄な実行サイクルを発生していた
が、この実施例においては、命令退避装置４から単一の
レジスタの退避復帰命令が供給されるので、無駄な実行
サイクルをなくすことができる。また、命令実行装置
３、特にレジスタ群７に専用のハードウェアを設ける必
要がないため、動作周波数の制限や回路規模の増大を回
避できる。 （実施例２）図２は本発明の実施例２におけるレジスタ
の退避復帰機能付データ処理装置のブロック図で、この
データ処理装置は、命令フェッチ装置１１と、命令解読
装置１２と、命令実行装置１３と、命令退避装置１４
と、命令生成装置１５と、干渉検出装置１６とにより構
成されている。命令実行装置１３には、複数のレジスタ
からなるレジスタ群１７と、複数の演算装置１８と、バ
ス制御装置１９とが内蔵されている。命令解読装置１２
は、信号線ｆを介して命令実行装置１３に接続されてい
ると共に、信号線ｇを介して命令生成装置１５に接続さ
れている。すなわち実施例１との相違点は、命令生成装
置１５の出力が命令退避装置１４ではなく命令解読装置
１２に供給される点である。
【００１４】命令生成装置１５は、レジスタ群１７のそ
れぞれのレジスタをビットに対応させて、退避すべきレ
ジスタおよび復帰すべきレジスタを示す情報を管理す
る。命令解読装置１２から信号線ｇを介して命令生成装
置１５に第２の制御信号が供給され、これにより複数の
レジスタの退避復帰が要求されると、命令生成装置１５
は、対応するレジスタを示すビットをセットし、単一の
レジスタの退避復帰命令を生成して命令解読装置１２に
供給する。また命令生成装置１５は、命令解読装置１２
から要求した命令が出力されると、そのレジスタの退避
復帰に対応するビットをクリアする。その他の動作は実
施例１と同様である。
れぞれのレジスタをビットに対応させて、退避すべきレ
ジスタおよび復帰すべきレジスタを示す情報を管理す
る。命令解読装置１２から信号線ｇを介して命令生成装
置１５に第２の制御信号が供給され、これにより複数の
レジスタの退避復帰が要求されると、命令生成装置１５
は、対応するレジスタを示すビットをセットし、単一の
レジスタの退避復帰命令を生成して命令解読装置１２に
供給する。また命令生成装置１５は、命令解読装置１２
から要求した命令が出力されると、そのレジスタの退避
復帰に対応するビットをクリアする。その他の動作は実
施例１と同様である。
【００１５】このように、命令生成装置１５により、レ
ジスタ群１７のそれぞれのレジスタをビットに対応させ
て、退避すべきレジスタと復帰すべきレジスタとを管理
し、必要に応じて単一のレジスタの退避復帰命令を生成
して命令解読装置１２に供給するので、命令退避装置１
４のバッファリング容量を圧縮でき、同時に命令生成装
置１５における状態保持を命令の形態ではなくビットイ
メージで行うため、回路規模を削減できる。
ジスタ群１７のそれぞれのレジスタをビットに対応させ
て、退避すべきレジスタと復帰すべきレジスタとを管理
し、必要に応じて単一のレジスタの退避復帰命令を生成
して命令解読装置１２に供給するので、命令退避装置１
４のバッファリング容量を圧縮でき、同時に命令生成装
置１５における状態保持を命令の形態ではなくビットイ
メージで行うため、回路規模を削減できる。
【００１６】なお上記各実施例では演算装置８，１８で
複数の命令を同時に実行できる構成としたが、単一の命
令しか実行できない構成としてもよい。
複数の命令を同時に実行できる構成としたが、単一の命
令しか実行できない構成としてもよい。
【００１７】
【発明の効果】以上説明したように本発明によれば、命
令生成装置を設けて、複数レジスタの退避復帰命令を、
単一のレジスタを退避復帰する命令に展開する構成とし
たので、命令実行装置に特別なハードウェアを設けるこ
となく、干渉検出装置や命令退避装置や命令フェッチ装
置や命令解読装置により構成される従来の通常の命令解
読制御機能を用いて複数のレジスタの退避復帰を実現で
きる。したがって、データ依存が発生した場合や、命令
供給が遅れて解読すべき命令が不足した場合や、複数命
令の同時実行時に同時実行すべき命令がない場合などに
おいても、命令解読装置に単一のレジスタの退避復帰命
令が供給されるので、無駄な実行サイクルをなくすこと
ができる。また、命令実行装置、特にレジスタに専用の
ハードウェアを設ける必要がないので、動作周波数の制
限や回路規模の増大を回避できるという優れた効果を奏
する。
令生成装置を設けて、複数レジスタの退避復帰命令を、
単一のレジスタを退避復帰する命令に展開する構成とし
たので、命令実行装置に特別なハードウェアを設けるこ
となく、干渉検出装置や命令退避装置や命令フェッチ装
置や命令解読装置により構成される従来の通常の命令解
読制御機能を用いて複数のレジスタの退避復帰を実現で
きる。したがって、データ依存が発生した場合や、命令
供給が遅れて解読すべき命令が不足した場合や、複数命
令の同時実行時に同時実行すべき命令がない場合などに
おいても、命令解読装置に単一のレジスタの退避復帰命
令が供給されるので、無駄な実行サイクルをなくすこと
ができる。また、命令実行装置、特にレジスタに専用の
ハードウェアを設ける必要がないので、動作周波数の制
限や回路規模の増大を回避できるという優れた効果を奏
する。
【図１】本発明の実施例１におけるレジスタの退避復帰
機能付データ処理装置のブロック図である。
機能付データ処理装置のブロック図である。
【図２】本発明の実施例２におけるレジスタの退避復帰
機能付データ処理装置のブロック図である。
機能付データ処理装置のブロック図である。
【図３】従来のデータ処理装置におけるレジスタ退避復
帰機能の概念図である。
帰機能の概念図である。
【図４】従来の別のレジスタの退避復帰機能付データ処
理装置のブロック図である。
理装置のブロック図である。
１ 命令フェッチ装置 ２ 命令解読装置 ３ 命令実行装置 ４ 命令退避装置 ５ 命令生成装置 ６ 干渉検出装置 ７ レジスタ群 １１ 命令フェッチ装置 １２ 命令解読装置 １３ 命令実行装置 １４ 命令退避装置 １５ 命令生成装置 １６ 干渉検出装置 １７ レジスタ群
Claims (3)
- 【請求項１】 命令をフェッチする命令フェッチ装置
と、 複数のレジスタを備え、複数の命令を同時に実行すると
ともに命令実行中で値が確定していない資源の状況を出
力する命令実行装置と、 命令実行装置の出力に基づいて命令実行中で値が確定し
ていない資源の状況を保持し、かつデータ依存関係の検
出を行なう干渉検出装置と、 干渉検出装置によりデータ依存関係が検出されて実行を
遅延させる必要がある命令を保持する命令退避装置と、 前記命令フェッチ装置および前記命令退避装置から供給
される複数の命令を同時解読して解読した命令が使用す
る資源を前記干渉検出装置に出力する命令解読装置と、 複数レジスタの退避復帰を示す命令が検出された場合に
単一のレジスタの退避復帰命令を複数生成して前記命令
退避装置に出力する命令生成装置とを設け、 前記命令解読装置は、データ依存関係の検出結果を前記
干渉検出装置から入力され、データ依存関係が検出され
なかった命令に対応する制御信号を前記命令実行装置に
出力し、データ依存関係の検出された命令を前記命令退
避装置に出力することを特徴とするレジスタの退避復帰
機能付データ処理装置。 - 【請求項２】 命令をフェッチする命令フェッチ装置
と、 複数のレジスタを備え、複数の命令を同時に実行すると
ともに命令実行中で値が確定していない資源の状況を出
力する命令実行装置と、 命令実行装置の出力に基づいて命令実行中で値が確定し
ていない資源の状況を保持し、かつデータ依存関係の検
出を行なう干渉検出装置と、 干渉検出装置によりデータ依存関係が検出されて実行を
遅延させる必要がある命令を保持する命令退避装置と、 前記命令フェッチ装置および前記命令退避装置から供給
される複数の命令を同時解読して解読した命令が使用す
る資源を前記干渉検出装置に出力する命令解読装置と、 複数レジスタの退避復帰を示す命令が検出された場合に
単一のレジスタの退避復帰命令を複数生成して前記命令
解読装置に出力する命令生成装置とを設け、 前記命令解読装置は、データ依存関係の検出結果を前記
干渉検出装置から入力され、データ依存関係が検出され
なかった命令に対応する制御信号を前記命令実行装置に
出力し、データ依存関係の検出された命令を前記命令退
避装置に出力することを特徴とするレジスタの退避復帰
機能付データ処理装置。 - 【請求項３】 前記命令生成装置は、退避復帰すべきレ
ジスタを示す情報として、前記複数のレジスタのそれぞ
れに対応するビットを管理し、前記複数レジスタの退避
復帰を示す命令に応じて前記ビットをセットし、セット
されたビットに応じて前記単一のレジスタの退避復帰命
令を生成する ことを特徴とする請求項２記載の退避復帰
機能付データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17501791A JP3154748B2 (ja) | 1991-07-16 | 1991-07-16 | レジスタの退避復帰機能付データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17501791A JP3154748B2 (ja) | 1991-07-16 | 1991-07-16 | レジスタの退避復帰機能付データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520072A JPH0520072A (ja) | 1993-01-29 |
| JP3154748B2 true JP3154748B2 (ja) | 2001-04-09 |
Family
ID=15988765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17501791A Expired - Fee Related JP3154748B2 (ja) | 1991-07-16 | 1991-07-16 | レジスタの退避復帰機能付データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3154748B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035394A (en) * | 1998-02-17 | 2000-03-07 | International Business Machines Corporation | System for providing high performance speculative processing of complex load/store instructions by generating primitive instructions in the load/store unit and sequencer in parallel |
| JP2000305368A (ja) | 1999-04-19 | 2000-11-02 | Fujitsu Ltd | 用紙剥離装置及び用紙剥離方法 |
| JP2008299501A (ja) * | 2007-05-30 | 2008-12-11 | Sanyo Electric Co Ltd | プロセッサ |
-
1991
- 1991-07-16 JP JP17501791A patent/JP3154748B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520072A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5661863B2 (ja) | 実行装置内のデータ転送のシステムおよび方法 | |
| JP3663317B2 (ja) | コンピュータ・システム | |
| US6959367B2 (en) | System having read-modify-write unit | |
| JP4098241B2 (ja) | プロセッサをコプロセッサに接続する方法及び装置 | |
| EP1570373A1 (en) | Cellular engine for a data processing system | |
| CN108319559B (zh) | 用于控制矢量内存存取的数据处理装置及方法 | |
| TW449720B (en) | Routing dependent instructions to clustered execution units | |
| US6675290B1 (en) | Processor for improving instruction utilization using multiple parallel processors and computer system equipped with the processor | |
| JP3154748B2 (ja) | レジスタの退避復帰機能付データ処理装置 | |
| US6321299B1 (en) | Computer circuits, systems, and methods using partial cache cleaning | |
| US7287151B2 (en) | Communication path to each part of distributed register file from functional units in addition to partial communication network | |
| KR20040111559A (ko) | 주소 레지스터의 내용을 스와핑하기 위한 방법 및 장치 | |
| Kawano et al. | Fine-grain multi-thread processor architecture for massively parallel processing | |
| JP2002014809A (ja) | マイクロプロセッサ並びにアセンブラ、その方法およびそのプログラムを記録した記録媒体 | |
| EP0374598B1 (en) | Control store addressing from multiple sources | |
| US6014757A (en) | Fast domain switch and error recovery in a secure CPU architecture | |
| US20140365751A1 (en) | Operand generation in at least one processing pipeline | |
| EP1235139B1 (en) | System and method for supporting precise exceptions in a data processor having a clustered architecture | |
| US20020087834A1 (en) | System and method for encoding constant operands in a wide issue processor | |
| JPH03175548A (ja) | マイクロプロセッサ及びアドレス制御方式 | |
| JPH10116191A (ja) | 圧縮命令用バッファを備えたプロセッサ | |
| KR960016401B1 (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JP3102399B2 (ja) | データ処理装置及び方法 | |
| JP2002063031A (ja) | アーキテクチャ切替え・再構成対応プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |