JP3149604B2 - 可変インピーダンス回路 - Google Patents
可変インピーダンス回路Info
- Publication number
- JP3149604B2 JP3149604B2 JP04790793A JP4790793A JP3149604B2 JP 3149604 B2 JP3149604 B2 JP 3149604B2 JP 04790793 A JP04790793 A JP 04790793A JP 4790793 A JP4790793 A JP 4790793A JP 3149604 B2 JP3149604 B2 JP 3149604B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- impedance
- variable
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Attenuators (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば超音波診断装
置などの電子機器の可変アッテネータ、可変フィルタ等
として使用される可変インピーダンス回路に関する。
置などの電子機器の可変アッテネータ、可変フィルタ等
として使用される可変インピーダンス回路に関する。
【０００２】
【従来の技術】一般に、電子機器において可変アッテネ
ータとしては、電子ボリュウムが使用される。この電子
ボリュウムは図９に原理図を示すように、入力信号ＩSG
に対し、出力電流Ｉ2 を導出するに際し、トランジスタ
Ｑ1 、Ｑ2 に加える電圧を制御することにより、電流Ｉ
1 とＩ2 の比を変え、結果として回路のインピーダンス
を変化させるものである。
ータとしては、電子ボリュウムが使用される。この電子
ボリュウムは図９に原理図を示すように、入力信号ＩSG
に対し、出力電流Ｉ2 を導出するに際し、トランジスタ
Ｑ1 、Ｑ2 に加える電圧を制御することにより、電流Ｉ
1 とＩ2 の比を変え、結果として回路のインピーダンス
を変化させるものである。
【０００３】
【発明が解決しようとする課題】上記した従来の電子ボ
リュウムは、回路素子をすべてトランジスタ構成とする
ので、実際回路では、トランジスタの数を多く必要と
し、ＩＣ化せねばならず、ディスクリート回路では実現
が容易ではなく、安価な電子ボリュウムを得られないと
いう問題があった。
リュウムは、回路素子をすべてトランジスタ構成とする
ので、実際回路では、トランジスタの数を多く必要と
し、ＩＣ化せねばならず、ディスクリート回路では実現
が容易ではなく、安価な電子ボリュウムを得られないと
いう問題があった。
【０００４】この発明は上記問題点に着目してなされた
ものであって、ディスクリートでも実現可能で安価な可
変インピーダンス回路を提供することを目的としてい
る。
ものであって、ディスクリートでも実現可能で安価な可
変インピーダンス回路を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段及び作用】この発明の可変
インピーダンス回路は、第１と第２のトランジスタを含
むアンプと、この両トランジスタの出入力間に接続され
る第１のコンデンサと、この第１のコンデンサとアース
間に接続され可変容量ダイオードである第２のコンデン
サと、前記アンプの入力と出力間に接続されるインピー
ダンス素子と、前記第２のコンデンサに印加する電圧を
変化させて静電容量を変化させる容量制御回路とから構
成されている。
インピーダンス回路は、第１と第２のトランジスタを含
むアンプと、この両トランジスタの出入力間に接続され
る第１のコンデンサと、この第１のコンデンサとアース
間に接続され可変容量ダイオードである第２のコンデン
サと、前記アンプの入力と出力間に接続されるインピー
ダンス素子と、前記第２のコンデンサに印加する電圧を
変化させて静電容量を変化させる容量制御回路とから構
成されている。
【０００６】この可変インピーダンス回路では、入力側
から見たインピーダンスをＺｉ、第１のコンデンサの静
電容量をＣ1 、第２のコンデンサの静電容量をＣｘと
し、入出力間に接続されるインピーダンス素子のインピ
ーダンスをＺとすると、Ｚｉ＝（１＋Ｃ1 ／Ｃｘ）Ｚで
表すことができ、第２のコンデンサの静電容量Ｃｘを、
印加する制御電圧で変化させることにより、インピーダ
ンスＺｉを変化させることができる。しかも、トランジ
スタと可変容量ダイオードとコンデンサ等で構成される
ので、ディスクリートでも実現可能である。
から見たインピーダンスをＺｉ、第１のコンデンサの静
電容量をＣ1 、第２のコンデンサの静電容量をＣｘと
し、入出力間に接続されるインピーダンス素子のインピ
ーダンスをＺとすると、Ｚｉ＝（１＋Ｃ1 ／Ｃｘ）Ｚで
表すことができ、第２のコンデンサの静電容量Ｃｘを、
印加する制御電圧で変化させることにより、インピーダ
ンスＺｉを変化させることができる。しかも、トランジ
スタと可変容量ダイオードとコンデンサ等で構成される
ので、ディスクリートでも実現可能である。
【０００７】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１は、可変インピーダンス回路の原理図
を示しており、減衰率Ｋを持つアンプ１の入力端と出力
端間に、インピーダンスＺのインピーダンス素子２を接
続したものであり、入力側からみたインピーダンスＺｉ
はＺｉ＝Ｚ／（１−Ｋ）で表せ、減衰率Ｋを変化させる
ことにより、インピーダンスＺｉを変化させることがで
きる。
に説明する。図１は、可変インピーダンス回路の原理図
を示しており、減衰率Ｋを持つアンプ１の入力端と出力
端間に、インピーダンスＺのインピーダンス素子２を接
続したものであり、入力側からみたインピーダンスＺｉ
はＺｉ＝Ｚ／（１−Ｋ）で表せ、減衰率Ｋを変化させる
ことにより、インピーダンスＺｉを変化させることがで
きる。
【０００８】図２は、この発明の一実施例を示す可変イ
ンピーダンス回路の接続図であり、図１の原理を応用し
た新規な回路を提供するものである。図２において、ト
ランジスタ（第１の）Ｑ1 とトランジスタ（第２の）Ｑ
2 はエミッタフォロワ接続されている。すなわち、トラ
ンジスタＱ1 とトランジスタＱ2 のコレクタは共通に、
＋Ｖ電源に接続され、トランジスタＱ1 のエミッタは、
電流源Ｉ1 に接続されるとともに、コンデンサＣ1 を介
して、トランジスタＱ2 のベースに接続されている。そ
して、トランジスタＱ2 のエミッタに電流源Ｉ2 が接続
されている。トランジスタＱ1 のベース（入力端）と、
トランジスタＱ2 のエミッタ（出力端）間に、インピー
ダンス素子Ｚが接続されている。また、トランジスタＱ
2 のベースには、互いに逆極性の可変容量ダイオードＶ
Ｃ1 、ＶＣ2 の一端が接続され、可変容量ダイオードＶ
Ｃ1 の他端は、コンデンサＣ2 を介して接地接続される
一方、抵抗Ｒ1 を介して、＋Ｅｃ電源に接続されてい
る。また、可変容量ダイオードＶＣ2 の他端は、コンデ
ンサＣ3 を介して接地接続される一方、抵抗Ｒ2 を介し
て、−Ｅｃ電源に接続されている。さらに、トランジス
タＱ2 のベースは、抵抗Ｒ3 を介して接地接続されてい
る。この実施例回路において、＋Ｅｃ、−Ｅｃ電源の電
圧を変化させることによって、可変容量ダイオードＶＣ
1 、ＶＣ2 の容量を変化させている。つまり、この＋Ｅ
ｃ電源、−Ｅｃ電源から印加される電圧は、インピーダ
ンス制御信号として機能している。
ンピーダンス回路の接続図であり、図１の原理を応用し
た新規な回路を提供するものである。図２において、ト
ランジスタ（第１の）Ｑ1 とトランジスタ（第２の）Ｑ
2 はエミッタフォロワ接続されている。すなわち、トラ
ンジスタＱ1 とトランジスタＱ2 のコレクタは共通に、
＋Ｖ電源に接続され、トランジスタＱ1 のエミッタは、
電流源Ｉ1 に接続されるとともに、コンデンサＣ1 を介
して、トランジスタＱ2 のベースに接続されている。そ
して、トランジスタＱ2 のエミッタに電流源Ｉ2 が接続
されている。トランジスタＱ1 のベース（入力端）と、
トランジスタＱ2 のエミッタ（出力端）間に、インピー
ダンス素子Ｚが接続されている。また、トランジスタＱ
2 のベースには、互いに逆極性の可変容量ダイオードＶ
Ｃ1 、ＶＣ2 の一端が接続され、可変容量ダイオードＶ
Ｃ1 の他端は、コンデンサＣ2 を介して接地接続される
一方、抵抗Ｒ1 を介して、＋Ｅｃ電源に接続されてい
る。また、可変容量ダイオードＶＣ2 の他端は、コンデ
ンサＣ3 を介して接地接続される一方、抵抗Ｒ2 を介し
て、−Ｅｃ電源に接続されている。さらに、トランジス
タＱ2 のベースは、抵抗Ｒ3 を介して接地接続されてい
る。この実施例回路において、＋Ｅｃ、−Ｅｃ電源の電
圧を変化させることによって、可変容量ダイオードＶＣ
1 、ＶＣ2 の容量を変化させている。つまり、この＋Ｅ
ｃ電源、−Ｅｃ電源から印加される電圧は、インピーダ
ンス制御信号として機能している。
【０００９】この実施例回路において、減衰率Ｋは Ｋ≒Ｃ1 ／（Ｃ1 ＋Ｃｘ） で表せる。したがって、トランジスタＱ1 入力側から見
たインピーダンスＺｉは、 Ｚｉ＝Ｚ／（１−Ｋ）＝（１＋Ｃ1 ／Ｃｘ）Ｚ…（１） となる。
たインピーダンスＺｉは、 Ｚｉ＝Ｚ／（１−Ｋ）＝（１＋Ｃ1 ／Ｃｘ）Ｚ…（１） となる。
【００１０】ただし、Ｃｘは＋Ｅｃ電圧、−Ｅｃ電圧で
制御される可変容量ダイオードＶＣ 1 、ＶＣ2 の並列合
成容量である。＋Ｅｃ、−Ｅｃの制御電圧を変化させる
ことにより、可変容量ダイオードＶＣ 1 、ＶＣ2 の並列
合成容量Ｃｘが変化し、インピーダンスＺｉを変化させ
ることができる。
制御される可変容量ダイオードＶＣ 1 、ＶＣ2 の並列合
成容量である。＋Ｅｃ、−Ｅｃの制御電圧を変化させる
ことにより、可変容量ダイオードＶＣ 1 、ＶＣ2 の並列
合成容量Ｃｘが変化し、インピーダンスＺｉを変化させ
ることができる。
【００１１】なお、インピーダンス素子２のインピーダ
ンスＺとして、図３の（ａ）に示すように、静電容量
Ｃ、図４の（ａ）に示すように、インダクタンスＬ、図
５の（ａ）に示すように抵抗Ｒとすると、各回路は、そ
れぞれ図３の（ｂ）に示す静電容量Ｃ’＝Ｃ／（１−
Ｋ）、図４の（ｂ）に示すインダクタンスＬ’＝１（１
−Ｋ）、図５の（ｂ）に示す抵抗Ｒ＝１／（１−Ｋ）で
表すことができ、それぞれ減衰率Ｋを変化させることに
より可変容量ダイオードＶＣ1 、ＶＣ2 の容量を変化、
つまり制御電圧＋Ｅｃ、−Ｅｃを変化させることにより
可変インピーダンス回路を実現できる。
ンスＺとして、図３の（ａ）に示すように、静電容量
Ｃ、図４の（ａ）に示すように、インダクタンスＬ、図
５の（ａ）に示すように抵抗Ｒとすると、各回路は、そ
れぞれ図３の（ｂ）に示す静電容量Ｃ’＝Ｃ／（１−
Ｋ）、図４の（ｂ）に示すインダクタンスＬ’＝１（１
−Ｋ）、図５の（ｂ）に示す抵抗Ｒ＝１／（１−Ｋ）で
表すことができ、それぞれ減衰率Ｋを変化させることに
より可変容量ダイオードＶＣ1 、ＶＣ2 の容量を変化、
つまり制御電圧＋Ｅｃ、−Ｅｃを変化させることにより
可変インピーダンス回路を実現できる。
【００１２】なお、上記実施例では、逆極性に接続した
可変容量ダイオードＶＣ1 、ＶＣ2を２個用いている
が、これはいずれか１個であってもよい。またコンデン
サＣ1を可変容量ダイオードにしてもよい。また、上記
実施例では、バイポーラトランジスタを使用している
が、本発明ではこれに限るものではなく、ＦＥＴ（電界
トランジスタ）を用いてもよい。
可変容量ダイオードＶＣ1 、ＶＣ2を２個用いている
が、これはいずれか１個であってもよい。またコンデン
サＣ1を可変容量ダイオードにしてもよい。また、上記
実施例では、バイポーラトランジスタを使用している
が、本発明ではこれに限るものではなく、ＦＥＴ（電界
トランジスタ）を用いてもよい。
【００１３】次に、この実施例可変インピーダンス回路
を超音波遮断装置に採用する場合について説明する。一
般に超音波遮断装置は図６に示すように、パルスを発生
する発振回路６１と、バッファアンプ６２と、超音波送
受波器６３と、受波信号を増幅するプリアンプ６４と、
遅延回路６５と、フィルタ回路６６等を備えている。こ
の超音波遮断装置において、フィルタ回路６６として
は、例えばコイルＬ1 、Ｌ2 とコンデンサＣによるＴ型
回路が使用され、特性調整用の可変インピーダンス素子
ＶＲ1 、ＶＲ2 が使用されるが、この可変インピーダン
ス素子として、図２の可変インピーダンス回路が使用さ
れる。また、遅延回路６５としては、例えば図８の回路
が使用されるが、この回路の特性調整用の可変インピー
ダンス素子ＶＲ1 、ＶＲ2 にもやはり、図２の回路が使
用される。このような可変インピーダンス回路の使用に
より、超音波遮断装置の全体のコスト低減に寄与するこ
とができる。
を超音波遮断装置に採用する場合について説明する。一
般に超音波遮断装置は図６に示すように、パルスを発生
する発振回路６１と、バッファアンプ６２と、超音波送
受波器６３と、受波信号を増幅するプリアンプ６４と、
遅延回路６５と、フィルタ回路６６等を備えている。こ
の超音波遮断装置において、フィルタ回路６６として
は、例えばコイルＬ1 、Ｌ2 とコンデンサＣによるＴ型
回路が使用され、特性調整用の可変インピーダンス素子
ＶＲ1 、ＶＲ2 が使用されるが、この可変インピーダン
ス素子として、図２の可変インピーダンス回路が使用さ
れる。また、遅延回路６５としては、例えば図８の回路
が使用されるが、この回路の特性調整用の可変インピー
ダンス素子ＶＲ1 、ＶＲ2 にもやはり、図２の回路が使
用される。このような可変インピーダンス回路の使用に
より、超音波遮断装置の全体のコスト低減に寄与するこ
とができる。
【００１４】
【発明の効果】この発明によれば、簡単な回路、少ない
部品で、したがってディスクリートでも、可変インピー
ダンス（Ｌ、Ｃ、Ｒ）回路を実現できる。また、可変容
量ダイオードを用い、印加する制御電圧に応じ、減衰率
を変化させるので、安価でありながら、高帯域で広いダ
イナミックレンジを持つ、可変アッテネータ、バンドパ
スフィルタ、可変ディレイラインを作ることができる。
部品で、したがってディスクリートでも、可変インピー
ダンス（Ｌ、Ｃ、Ｒ）回路を実現できる。また、可変容
量ダイオードを用い、印加する制御電圧に応じ、減衰率
を変化させるので、安価でありながら、高帯域で広いダ
イナミックレンジを持つ、可変アッテネータ、バンドパ
スフィルタ、可変ディレイラインを作ることができる。
【図１】可変インピーダンス回路の原理を示す図であ
る。
る。
【図２】この発明の一実施例を示す可変インピーダンス
回路の接続図である。
回路の接続図である。
【図３】同実施例のインピーダンスとして、静電容量を
使用した場合の等価回路である。
使用した場合の等価回路である。
【図４】同実施例のインピーダンスとして、インダクタ
ンスを使用した場合の等価回路である。
ンスを使用した場合の等価回路である。
【図５】同実施例のインピーダンスとして、抵抗を使用
した等価回路である。
した等価回路である。
【図６】上記実施例可変インピーダンス回路が実施され
る超音波遮断装置の一部構成を示すブロック図である。
る超音波遮断装置の一部構成を示すブロック図である。
【図７】同超音波遮断装置のフィルタ回路の具体例を示
す回路図である。
す回路図である。
【図８】同超音波遮断装置の遅延回路の具体例を示す回
路図である。
路図である。
【図９】従来の可変インピーダンス回路を示す接続図で
ある。
ある。
Ｑ1 、Ｑ2 トランジスタ ＶＣ1 、ＶＣ2 可変容量ダイオード ２ インピーダンス素子 Ｃ1 、Ｃ2 、Ｃ3 コンデンサ ＋Ｅｃ、−Ｅｃ 制御電源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/48 H03H 7/25 H03H 11/46
Claims (1)
- 【請求項１】第１と第２のトランジスタを含むアンプ
と、この両トランジスタの出入力間に接続される第１の
コンデンサと、この第１のコンデンサとアース間に接続
され、可変容量ダイオードである第２のコンデンサと、
前記アンプの入力と出力間に接続されるインピーダンス
素子と、前記第２のコンデンサに印加する電圧を変化さ
せて、静電容量を変化させる容量制御回路とを備えたこ
とを特徴とする可変インピーダンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04790793A JP3149604B2 (ja) | 1993-03-09 | 1993-03-09 | 可変インピーダンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04790793A JP3149604B2 (ja) | 1993-03-09 | 1993-03-09 | 可変インピーダンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260885A JPH06260885A (ja) | 1994-09-16 |
| JP3149604B2 true JP3149604B2 (ja) | 2001-03-26 |
Family
ID=12788454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04790793A Expired - Fee Related JP3149604B2 (ja) | 1993-03-09 | 1993-03-09 | 可変インピーダンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149604B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107479603A (zh) * | 2017-08-25 | 2017-12-15 | 华大半导体有限公司 | 电容的性能稳定性的调节电路和方法 |
-
1993
- 1993-03-09 JP JP04790793A patent/JP3149604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06260885A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| JP3149604B2 (ja) | 可変インピーダンス回路 | |
| US4297660A (en) | Electric circuit using surface acoustic wave device | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| US5175748A (en) | Waveform shaping circuit and receiver using same | |
| JPH05291877A (ja) | 変位比例型変換器の前置減衰器 | |
| EP0696104B1 (en) | Active bandpass filter | |
| JPS5949723B2 (ja) | 増幅装置 | |
| US7171011B2 (en) | Acoustic drive circuit | |
| US4303889A (en) | Filter circuit | |
| US6104818A (en) | Microphone circuit | |
| US20030151462A1 (en) | Fast recovery time precision amplifier | |
| US4087762A (en) | Cable equalization resonant amplifier circuit | |
| US5394113A (en) | High impedance low-distortion linear amplifier | |
| JPS6096902A (ja) | 周波数逓倍回路 | |
| JP2515821B2 (ja) | 制御増幅器 | |
| JPS63185213A (ja) | 入力回路 | |
| JP3243888B2 (ja) | 半導体装置 | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPH02309805A (ja) | 減衰回路 | |
| JPH0520926B2 (ja) | ||
| JP3025718B2 (ja) | ラグリードフィルタ | |
| JP3114179B2 (ja) | Ｆｅｔ集積装置 | |
| AU703005B2 (en) | Circuit arrangement of an ultra-broadband receiver | |
| JPH0241929Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |