JP3147106B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3147106B2 JP3147106B2 JP33346698A JP33346698A JP3147106B2 JP 3147106 B2 JP3147106 B2 JP 3147106B2 JP 33346698 A JP33346698 A JP 33346698A JP 33346698 A JP33346698 A JP 33346698A JP 3147106 B2 JP3147106 B2 JP 3147106B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer substrate
- semiconductor chip
- bump
- semiconductor device
- hollow portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
し、特に、GaAsFETのような高周波デバイスであ
り、かつ小型パッケージ化が望まれる半導体装置におい
て、半導体チップとインターポーザ基板との間を中空構
造とし、かつフリップチップ実装構造とすることによ
り、小型化を達成すると共に、高周波特性と信頼性を向
上した半導体装置に関する。
空構造を有する半導体装置の従来例としては、例えば、
特開平5−218222号公報に開示された半導体装置
とその組立て方法がある。この発明では、チップ部を包
み込んでいたエポキシ樹脂が、モールド樹脂封止時の熱
によってモールド樹脂部材に吸収されることによって中
空構造を造りだす手段を実施例としている。
示された半導体装置では、半導体素子と光透過用ガラス
基板の間を中空にし、少なくとも該半導体素子を樹脂に
より被覆することを開示しているが、その実施例として
は、樹脂をポッティングにより滴下する手段としてい
る。
開示されている構造があるが、この封止構造では、封止
用フィルムを、接着剤を用いて誘電体基板に接着してい
る。なお、高周波用半導体装置として発明された先願の
特開平3−64033号公報に開示された構造において
は、上記封止用フィルムと誘電体基板との接続に、ワイ
ヤボンディングを使用している。
平10−125825号公報、特開平3−64033号
公報に開示されている構造の場合、(1)接着界面の耐
湿性が問題である点、(2)フィルム接着の為の費用
(フィルム材料費及び供給・接着加工費)分だけ製造原
価が増加してしまう点、(3)アンダーフィルが無いた
め、熱応力の緩和が出来ず、ペレットクラックが発生し
易い点、等が問題点となる。また、アンダーフィルを用
いる他の従来のフリップチップ構造の場合、半導体チッ
プのアクティブ回路面が基板の回路と接近していること
が問題点となる。すなわち、その寄生容量に係わる誘電
率は、アンダーフィルの比誘電率に依存しており、本発
明に係る半導体装置のような中空構造に比べて、誘電率
が高くなくなることが避けられず、従って、寄生容量を
大きくすることにより、高周波特性を悪くしていた。
半導体装置としては、従来セラミック等の基板に半導体
チップをダイボンドし、金線を用いてワイヤボンディン
グした後、接着剤付きのキャップを被せたりしていた
が、この場合、ワイヤボンディングしているので、フリ
ップチップ実装構造に比べると、(1)小型化が図れな
い点、(2)ワイヤ長分の寄生抵抗及び寄生リアクタン
スが大きくなってしまう点、(3)接着剤にて封止して
いるので、接着界面の耐湿性が問題である点が欠点とな
る。
パッケージを使用すれば、改善することができる。それ
故、超高周波用半導体装置のパッケージには、セラミッ
ク・パッケージが使用されている。しかし、セラミック
・パッケージの使用は、民生用用途の半導体としてはコ
ストアップとなる。
示された封止手段では、中空部の容積にムラが生じ、均
一な特性が確保できない。さらに、特開平5−2182
30号公報に開示された封止方法では、封止樹脂の厚み
が一定しないし、封止に要する時間が長くなる。
における問題点に鑑みてなされたものであり、フリップ
チップ方式等の実装構造を用いて小型化される樹脂パッ
ケージ型の半導体装置において、高周波特性と耐湿性を
向上し、かつ均一特性を得ることができる半導体装置と
その簡単な製造方法を提供することを目的とする。
めに、本発明に係る半導体装置は、「インターポーザ基
板と、該インターポーザ基板上に中空部と該中空部内の
バンプとを介してフリップチップ実装された半導体チッ
プを有する高周波用の半導体装置において、前記半導体
チップの電極部に前記パンプを形成することにより、該
形成されたバンプを前記半導体チップのバンプ電極とす
る手段と、前記インターポーザ基板内の前記バンプ電極
の直下にVIAホールを設け、前記バンプ電極を該VI
Aホールに通して前記インターポーザ基板裏面に設置し
たランドに接続することにより、該ランドを前記半導体
チップの外部電極とする手段と、前記インターポーザ基
板の水平を保ちながら、高粘度のアンダーフィル材を前
記バンプ周辺を含む前記半導体チップ周辺に塗布するこ
とにより、前記中空部を所定の形状と所定の容積と所定
の機械的強度を持たせて確保する手段と、前記半導体チ
ップ以下の前記インターポーザ基板上の構造物全体を、
前記インターポーザ基板上に樹脂封止する手段とにより
製造したことを特徴とする半導体装置」(請求項1)を
特徴とし、これにより上記目的を達成することができ
る。
明に係る半導体装置は、「インターポーザ基板と、該イ
ンターポーザ基板上に中空部と該中空部内のバンプとを
介してフリップチップ実装された半導体チップを有する
高周波用の半導体装置において、前記半導体チップの電
極部に前記パンプを形成することにより、該形成された
バンプを前記半導体チップのバンプ電極とする手段と、
前記インターポーザ基板の上部周辺部に熱硬化性樹脂を
印刷又はディスプペンスして塗布する手段と、前記熱硬
化性樹脂が印刷又はディスプペンスして塗布された前記
インターポーザ基板の上面に、前記バンプ電極が形成さ
れた半導体チップを、前記バンプ電極を下にしてフェイ
スダウンした後、前記熱硬化性樹脂をキュアすることに
より、前記中空部を所定の形状と所定の容積と所定の機
械的強度を持たせて確保する手段と、前記半導体チップ
以下の前記インターポーザ基板上の構造物全体を、前記
インターポーザ基板上に樹脂封止する手段とにより製造
したことを特徴とする半導体装置」(請求項2)を特徴
とし、これにより上記目的を達成することができる。
使用したこと(請求項3)、 ・前記バンプを形成する手段として、拡散形成又はボン
ダーを使用したこと(請求項4)、 ・前記バンプの材質を、金又は半田材としたこと(請求
項5)、 ・前記インターポーザ基板の材質を、樹脂系又はセラミ
ック系としたこと(請求項6)、 を特徴とする。
明に係る半導体装置は、「インターポーザ基板と、該イ
ンターポーザ基板上に中空部と該中空部内のバンプとを
介してフリップチップ実装された半導体チップを有する
高周波用の半導体装置の製造方法において、前記半導体
チップの電極部に前記パンプを形成することにより、該
形成されたバンプを前記半導体チップのバンプ電極とす
るステップと、前記インターポーザ基板内の前記バンプ
電極の直下にVIAホールを設け、前記バンプ電極を該
VIAホールに通して前記インターポーザ基板裏面に設
置したランドに接続することにより、該ランドを前記半
導体チップの外部電極とするステップと、前記インター
ポーザ基板の水平を保ちながら、高粘度のアンダーフィ
ル材を前記バンプ周辺を含む前記半導体チップ周辺に塗
布することにより、前記中空部を所定の形状と所定の容
積と所定の機械的強度を持たせて確保するステップと、
前記半導体チップ以下の前記インターポーザ基板上の構
造物全体を、前記インターポーザ基板上に樹脂封止する
ステップとを有することを特徴とする半導体装置の製造
方法」(請求項7)を特徴とし、これにより上記目的を
達成することができる。
発明に係る半導体装置は、「インターポーザ基板と、該
インターポーザ基板上に中空部と該中空部内のバンプと
を介してフリップチップ実装された半導体チップを有す
る高周波用の半導体装置の製造方法において、前記半導
体チップの電極部に前記パンプを形成することにより、
該形成されたバンプを前記半導体チップのバンプ電極と
するステップと、前記インターポーザ基板の上部周辺部
に熱硬化性樹脂を印刷又はディスプペンスして塗布する
ステップと、前記熱硬化性樹脂が印刷又はディスプペン
スして塗布された前記インターポーザ基板の上面に、前
記バンプ電極が形成された半導体チップを、前記バンプ
電極を下にしてフェイスダウンした後、前記熱硬化性樹
脂をキュアすることにより、前記中空部を所定の形状と
所定の容積と所定の機械的強度を持たせて確保するステ
ップと、前記半導体チップ以下の前記インターポーザ基
板上の構造物全体を、前記インターポーザ基板上に樹脂
封止するステップとを有することを特徴とする半導体装
置の製造方法」(請求項8)を特徴とし、これにより上
記目的を達成することができる。
ると、GaAsFETのような高周波デバイスに適用さ
れ、かつ小型パッケージ化が望まれる半導体装置におい
て、図1に示す様に、半導体チップとインターポーザ基
板との間を中空構造にして、かつ、半導体チップをフリ
ップチップ実装構造とし、高粘度のアンダーフィル材を
バンプ周辺を含む半導体チップ周辺に塗布することによ
り、中空部を所定の形状と所定の容積と所定の機械的強
度を持たせて確保し、さらに上記構造物全体の外側を樹
脂封止する事により高信頼性と小型パッケージ化を達成
している。
ると、請求項1に係る半導体装置における高粘度のアン
ダーフィル材をバンプ周辺を含む半導体チップ周辺に塗
布する手段に代えて、予め、インターポーザ基板の上部
周辺部に熱硬化性樹脂を印刷又はディスプペンスして塗
布する手段を実施することにより、大量生産への移行を
可能にしている。請求項2に係る半導体装置の作用は、
トランスファ・モールドによる樹脂封止手段の採用によ
り、均質な半導体装置を短時間で製造することである。
請求項3乃至6に係る半導体装置の作用は、製造工程の
自由度を拡げることである。
を参照して説明する。 (第1の実施の形態)図1は、本発明の第1の実施の形
態に係る半導体装置の構造を示す断面図である。図2
は、本発明の第1の実施の形態に係る半導体装置のバン
プ電極が形成された半導体チップの平面図である。
図1と図2に示すように、バンプ3周辺にバンプ電極2
を配した半導体チップ1と、インターポーザ基板4と
が、フリップチップ接続され、アンダーフィル5は、半
導体チップ1の周辺部にのみ塗布されており、半導体チ
ップ1の中央部は中空構造になっていて、さらにインタ
ーポーザ基板4の上部にのみ、樹脂6によるトランスフ
ァーモールド等の樹脂封止手段により封止された構造と
なっている。また、インターポーザ基板4には、予めV
IAホール7が形成されており、その延長上の裏面にラ
ンド8を形成し、該ランド8が外部電極となる。
置の製造方法を説明する。まず、図2に示すように、ペ
レット状の半導体チップ1の電極部2に、バンプ3を形
成する。その半導体チップ1を、図2に示す状態から、
バンプ3が下になるように反転し、フェイスダウンの状
態で、図1に示すようにインターポーザ基板4上にフリ
ップチップ実装する。
体チップ1の下部の四方より、バンプ3の周辺を含めて
半導体チップ1の周辺部にのみ塗布する。この時、高粘
度のアンダーフィル材を用いることと、アンダーフィル
塗布時にインターポーザ基板4をどの方向にも傾けず、
水平を保って塗布することによって、半導体チップ1の
中央部のアクティブ回路形成面の直下が、所定の形状で
所定の容積で所定の機械的強度を有した中空状態になる
ようにする。すなわち、上記の手段により、(製造され
る)どの半導体装置についても均質に、中空部9が形成
されることが保証される。その後、トランスファーモー
ルド等の封止手段により、半導体チップ1以下のインタ
ーポーザ基板4上の構造物全体(最外周)を、樹脂6に
よって封止して完成する。
2の実施の形態に係る半導体装置の他の製造方法を示す
ための工程順断面図である。まず図3(a)の工程に示
す様に、インターポーザ基板4上の周辺部に、熱硬化性
樹脂10を、予めロの字型に印刷またはディスペンスし
て塗布する。その後、図2に示す様なバンプ3が形成さ
れた半導体チップ1を、図3(b)の工程に示すよう
に、フェイスダウンの状態で、インターポーザ基板4に
フリップチップ実装することにより、中空部9を形成
し、熱硬化性樹脂10をキュアする(元の状態に戻す)
ことにより熱硬化性樹脂10を硬化させる。
と所定の容積と所定の機械的強度を持って確保される。
その後、第1の実施の形態と同様に、トランスファーモ
ールド等の封止手段により、半導体チップ1以下のイン
ターポーザ基板4上の構造物全体(最外周)を、図1に
示す樹脂6と同様の樹脂によって封止して完成する。
でもボンダーによるバンプ形成でも構わない。 (2)半導体チップ1上のバンプ3の材質は、Auでも
半田でも構わない。 (3)インターポーザ基板4の材質は、樹脂系でもセラ
ミック系基板でも構わない。
導体装置に依れば、フリップチップ実装構造を採用して
いるので、従来のワイヤボンディングに比べて、寄生抵
抗及び寄生リアクタンスが小さくなり、かつ、半導体チ
ップのアクティブ回路面直下が中空構造であるため、従
来のアンダーフィルを充填する場合に比べても、寄生容
量が小さくなる。従って、総合的に損失の小さいパッケ
ージ構造を実現することができ、高周波特性が従来に比
べ向上する。
ァーモールド等により樹脂封止することにより、封止用
フィルムを接着剤で貼り付けていた従来方法に比べて、
接着剤塗布部の界面からの水分侵入を防ぐことが可能と
なり、耐湿性の面から見た信頼性の向上が可能となっ
た。また、フリップチップ実装構造を採用し、インター
ポーザ基板裏面にランドを形成して、これを外部電極と
しているので、セラミック基板上に半導体チップをダイ
ボンドし、金線にてワイヤボンディングした後に接着剤
付きのキャップを貼付けていた従来の中空構造の半導体
装置に比べて、装置の小型化が図れる。
ことと、アンダーフィル塗布時にインターポーザ基板を
傾けずに塗布することとによって、どの半導体装置につ
いても、均質な中空部を形成することができる。さら
に、トランスファーモールド等の封止手段を使用するこ
とにより、ムラの無い封止を短時間に実施することが可
能となった。
構造を示す断面図である。
バンプ電極が形成された半導体チップの平面図である。
他の製造方法を示すための工程順断面図である。
Claims (8)
- 【請求項1】インターポーザ基板と、該インターポーザ
基板上に中空部と該中空部内のバンプとを介してフリッ
プチップ実装された半導体チップを有する高周波用の半
導体装置において、 前記半導体チップの電極部に前記パンプを形成すること
により、該形成されたバンプを前記半導体チップのバン
プ電極とする手段と、 前記インターポーザ基板内の前記バンプ電極の直下にV
IAホールを設け、前記バンプ電極を該VIAホールに
通して前記インターポーザ基板裏面に設置したランドに
接続することにより、該ランドを前記半導体チップの外
部電極とする手段と、 前記インターポーザ基板の水平を保ちながら、高粘度の
アンダーフィル材を前記バンプ周辺を含む前記半導体チ
ップ周辺に塗布することにより、前記中空部を所定の形
状と所定の容積と所定の機械的強度を持たせて確保する
手段と、 前記半導体チップ以下の前記インターポーザ基板上の構
造物全体を、前記インターポーザ基板上に樹脂封止する
手段とにより製造したこと、 を特徴とする半導体装置。 - 【請求項2】インターポーザ基板と、該インターポーザ
基板上に中空部と該中空部内のバンプとを介してフリッ
プチップ実装された半導体チップを有する高周波用の半
導体装置において、 前記半導体チップの電極部に前記パンプを形成すること
により、該形成されたバンプを前記半導体チップのバン
プ電極とする手段と、 前記インターポーザ基板の上部周辺部に熱硬化性樹脂を
印刷又はディスプペンスして塗布する手段と、 前記熱硬化性樹脂が印刷又はディスプペンスして塗布さ
れた前記インターポーザ基板の上面に、前記バンプ電極
が形成された半導体チップを、前記バンプ電極を下にし
てフェイスダウンした後、前記熱硬化性樹脂をキュアす
ることにより、前記中空部を所定の形状と所定の容積と
所定の機械的強度を持たせて確保する手段と、 前記半導体チップ以下の前記インターポーザ基板上の構
造物全体を、前記インターポーザ基板上に樹脂封止する
手段とにより製造したこと、 を特徴とする半導体装置。 - 【請求項3】前記樹脂封止手段として、トランスファー
モールドを使用したこと、 を特徴とする請求項1又は請求項2記載の半導体装置。 - 【請求項4】前記バンプを形成する手段として、拡散形
成又はボンダーを使用したこと、 を特徴とする請求項1乃至3のいずれか1項に記載の半
導体装置。 - 【請求項5】前記バンプの材質を、金又は半田材とした
こと、 を特徴とする請求項1乃至4のいずれか1項に記載の半
導体装置。 - 【請求項6】前記インターポーザ基板の材質を、樹脂系
又はセラミック系としたこと、 を特徴とする請求項1乃至5のいずれか1項に記載の半
導体装置。 - 【請求項7】インターポーザ基板と、該インターポーザ
基板上に中空部と該中空部内のバンプとを介してフリッ
プチップ実装された半導体チップを有する高周波用の半
導体装置の製造方法において、 前記半導体チップの電極部に前記パンプを形成すること
により、該形成されたバンプを前記半導体チップのバン
プ電極とするステップと、 前記インターポーザ基板内の前記バンプ電極の直下にV
IAホールを設け、前記バンプ電極を該VIAホールに
通して前記インターポーザ基板裏面に設置したランドに
接続することにより、該ランドを前記半導体チップの外
部電極とするステップと、 前記インターポーザ基板の水平を保ちながら、高粘度の
アンダーフィル材を前記バンプ周辺を含む前記半導体チ
ップ周辺に塗布することにより、前記中空部を所定の形
状と所定の容積と所定の機械的強度を持たせて確保する
ステップと、 前記半導体チップ以下の前記インターポーザ基板上の構
造物全体を、前記インターポーザ基板上に樹脂封止する
ステップとを有すること、 を特徴とする半導体装置の製造方法。 - 【請求項8】インターポーザ基板と、該インターポーザ
基板上に中空部と該中空部内のバンプとを介してフリッ
プチップ実装された半導体チップを有する高周波用の半
導体装置の製造方法において、 前記半導体チップの電極部に前記パンプを形成すること
により、該形成されたバンプを前記半導体チップのバン
プ電極とするステップと、 前記インターポーザ基板の上部周辺部に熱硬化性樹脂を
印刷又はディスプペンスして塗布するステップと、 前記熱硬化性樹脂が印刷又はディスプペンスして塗布さ
れた前記インターポーザ基板の上面に、前記バンプ電極
が形成された半導体チップを、前記バンプ電極を下にし
てフェイスダウンした後、前記熱硬化性樹脂をキュアす
ることにより、前記中空部を所定の形状と所定の容積と
所定の機械的強度を持たせて確保するステップと、 前記半導体チップ以下の前記インターポーザ基板上の構
造物全体を、前記インターポーザ基板上に樹脂封止する
ステップとを有すること、 を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33346698A JP3147106B2 (ja) | 1998-11-25 | 1998-11-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33346698A JP3147106B2 (ja) | 1998-11-25 | 1998-11-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000164635A JP2000164635A (ja) | 2000-06-16 |
JP3147106B2 true JP3147106B2 (ja) | 2001-03-19 |
Family
ID=18266401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33346698A Expired - Fee Related JP3147106B2 (ja) | 1998-11-25 | 1998-11-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3147106B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003005436A1 (fr) * | 2001-07-03 | 2003-01-16 | Fujitsu Limited | Materiau d'enrobage de puce semi-conductrice permettant de reguler un lecteur de disque et procede d'enrobage d'une puce semi-conductrice permettant de reguler un lecteur de disque |
JP3860000B2 (ja) | 2001-09-07 | 2006-12-20 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2006081985A (ja) | 2004-09-15 | 2006-03-30 | Seiko Epson Corp | パターン形成方法、電子機器の製造方法、および基体の製造方法 |
-
1998
- 1998-11-25 JP JP33346698A patent/JP3147106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000164635A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3718205B2 (ja) | チップ積層型半導体装置およびその製造方法 | |
US8101459B2 (en) | Methods for assembling semiconductor devices in stacked arrangements by positioning spacers therebetween | |
US7829961B2 (en) | MEMS microphone package and method thereof | |
US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
US7723839B2 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
US6583502B2 (en) | Apparatus for package reduction in stacked chip and board assemblies | |
US7635610B2 (en) | Multi-chip stack package and fabricating method thereof | |
KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
US20030038355A1 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
US5849606A (en) | Semiconductor device and manufacturing of the same | |
US20030071362A1 (en) | Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods | |
US20030038353A1 (en) | Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods | |
US20040222509A1 (en) | Semiconductor device, electronic device, electronic equipment and manufacturing method thereof | |
US20080009096A1 (en) | Package-on-package and method of fabricating the same | |
JP3147106B2 (ja) | 半導体装置 | |
US6710434B1 (en) | Window-type semiconductor package and fabrication method thereof | |
JPH09246464A (ja) | 半導体装置およびその製造方法 | |
JPH0917827A (ja) | 半導体装置 | |
JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
JP2002237566A (ja) | 半導体装置の3次元実装構造体とその製造方法 | |
JP4007818B2 (ja) | 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置 | |
KR19980043253A (ko) | 칩 온 보오드형 반도체 칩 패키지 | |
JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
KR100425766B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP3298627B2 (ja) | 半導体装置と接続用はんだボール基部補強方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 13 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |