JP3147073B2

JP3147073B2 - 半導体装置の製造方法

Info

Publication number: JP3147073B2
Application number: JP06110998A
Authority: JP
Inventors: 康司鳥井
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-03-12
Filing date: 1998-03-12
Publication date: 2001-03-19
Anticipated expiration: 2018-03-12
Also published as: JPH11260905A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、溝分離法を用い
て素子領域間を電気的に分離する半導体装置の製造方法
に関し、特に、マスク材及びその下層のパッド酸化膜を
除去する前に、溝に埋め込まれた酸化膜の縁部を中央付
近より厚く形成し、その後のエッチング処理において、
溝の縁部に窪みが発生することを抑制する方法に関す
る。

【０００２】

【従来の技術】半導体装置において素子を分離する方法
として、素子分離領域に酸化膜を選択的に形成するＬＯ
ＣＯＳ法と、素子分離領域に溝（トレンチ）を形成し、
溝に絶縁材を埋め込んで分離を行う溝分離法等が知られ
ている。

【０００３】ＬＯＣＯＳ酸化膜は、素子分離に比較的広
い面積が必要であり、素子分離幅が５００ｎｍ以下にな
ると、適切に分離できなくなるという問題がある。ま
た、酸化時の体積膨張によりシリコン酸化膜がシリコン
基板面に対して上に凸の形状になってしまい、基板表面
に段差が形成される。このような段差は、後の工程で、
露光むら、異常露光、段切れ等が起こる原因となる。

【０００４】この問題を解決するため、特開平8-213449
号には、シリコン基板に形成された浅い溝内にＬＯＣＯ
Ｓ酸化膜を形成することにより、段差の少ないＬＯＣＯ
Ｓ酸化膜を形成する技術が開示されている。しかし、こ
の技術によっても、素子分離領域が大きな面積となる点
は改善できない。

【０００５】そこで、近時では、素子分離に溝分離法が
広く使用されている。図７に、溝分離法を用いた半導体
装置の製造工程を示す。この製造工程は、まず、図７
（ａ）に示すように、シリコン基板１の表面にパッド酸
化膜２とシリコン窒化膜３とを順に形成し、次に、ドラ
イエッチング法によりシリコン窒化膜３とパッド酸化膜
２とシリコン基板１をエッチング除去して溝を形成す
る。レジストを除去した後、溝を埋め込むようにシリコ
ン酸化膜５を形成する。次に、図７（ｂ）に示すように
凸のシリコン酸化膜５を研磨する。

【０００６】次に、図７（ｃ）に示すように、シリコン
窒化膜３を除去し、さらにパッド酸化膜２を除去すると
共にシリコン酸化膜５の表面を基板１とほぼ面一に加工
する。この方法で形成される半導体素子は、パッド酸化
膜２を除去するときに、シリコン酸化膜５のエッチング
がシリコン酸化膜５の上面及び側面から進行すること
で、溝とシリコン酸化膜５との境界部分のエッチングが
過剰に進行する。その結果、図７（ｄ）に示すように、
溝端部（溝の周縁部）のシリコン酸化膜５に５０ｎｍか
ら１００ｎｍの深さの窪み６が生じる。この窪み６によ
り、２つの問題点が生じる。

【０００７】第１の問題点は、窪み６の部分に大きい傾
斜角があるため、後工程で、エッチング残りが発生し易
いことである。例えば、図８（ａ）、（ｂ）に示すよう
に、ゲート酸化膜２’を形成し、ポリシリコン９を堆積
した後、このポリシリコン９をパターニングしてゲート
ラインを形成すると、図９に平面で示すように、窪み６
に残るポリシリコン残沙１０により、ゲートラインがシ
ョートする場合ある。

【０００８】第２の問題点は、この段差により、後工程
で形成される膜の表面に段差が残り、リソグラフィー時
に露光ずれが起こり易く、近年のリソグラフィーの解像
度の向上に反し、各部の寸法が変動してしまう。

【０００９】これらの問題を解決するために、例えば、
特開平8-330410号には、溝の上縁部に窪みを形成し、こ
の窪みに、溝内に埋設されている絶縁材とエッチング比
のとれる絶縁体を埋め込む技術が開示されている。しか
し、この方法では、溝内の絶縁物と異なる材質の絶縁体
を窪み部に埋め込む必要があり、製造工程が増加する。
また、絶縁物と絶縁体のエッチングレートが異なるた
め、後工程で絶縁物が平坦化された際、絶縁体はそのま
ま残り、その表面に凹凸が形成されてしまう。

【００１０】

【発明が解決しようとする課題】本発明は、上記実状に
鑑みてなされたもので、比較的簡単なプロセスで、溝に
埋め込まれた酸化膜の縁部の窪みを低減できる溝分離法
による半導体装置の製造方法を提供することを目的とす
る。また、本発明は、面積が小さく且つ段差の少ない素
子分離領域を備える半導体装置を製造する方法を提供す
ることを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる半導体装置の製造方法
は、溝分離方式の半導体装置の製造方法において、シリ
コン基板上にパッド酸化膜を形成し、前記パッド酸化膜
上にシリコン窒化膜を形成し、前記シリコン窒化膜、前
記パッド酸化膜、前記シリコン基板の所定領域を順次エ
ッチングして溝を形成し、前記溝にシリコン酸化物を埋
め込み、前記溝に埋め込まれたシリコン酸化物の表面部
を、ＣＭＰ（Chemical Mechanical Polisher）装置を使
用して研磨することにより、第１段階の研磨で平坦な形
状を形成し、第２段階の研磨で湾曲形状を形成して、溝
の中央部分より周縁部分が高い形状に形成し、前記シリ
コン窒化膜をエッチングにより除去し、ウエットエッチ
ングにより前記パッド酸化膜を除去すると共に前記溝に
埋め込まれているシリコン酸化物の前記シリコン基板上
に突出している部分を実質的に除去する、ことを特徴と
する。

【００１２】この方法によれば、パッド酸化膜をウエッ
トエッチングにより除去する場合に、溝に埋め込まれた
シリコン酸化物の表面部は、上面からのエッチングと側
面からのエッチングの進行を受けるが、溝に埋め込まれ
たシリコン酸化膜の表面部を、溝の中央部分より周縁部
分が高い所定形状に形成しているため、上面からのエッ
チングの進行をこの縁部の厚みで相殺でき、上面側から
のエッチングはあまり進行しない。従って、従来の窪み
より浅く且つなだらかなものに低減できる。

【００１３】また、本発明の第２の観点にかかる半導体
装置の製造方法は、溝分離方式の半導体装置の製造方法
において、シリコン基板上にパッド酸化膜を形成し、前
記パッド酸化膜上にシリコン窒化膜を形成し、前記シリ
コン窒化膜、前記パッド酸化膜、前記シリコン基板の所
定領域を順次エッチングして溝を形成し、前記溝にシリ
コン酸化物を埋め込み、前記溝に埋め込まれたシリコン
酸化物の表面部を、ＣＭＰ装置を使用し、まず、所定硬
度の第１の研磨パッドを使用して前記シリコン窒化膜及
びシリコン酸化物を研磨する第１段階の研磨を行い、次
に、前記所定硬度よりも軟質の第２の研磨パッドを使用
して前記シリコン窒化膜及びシリコン酸化物を研磨する
第２段階の研磨を行うことにより、溝の中央部分より周
縁部分が高い形状に形成し、前記シリコン窒化膜をエッ
チングにより除去し、ウエットエッチングにより前記パ
ッド酸化膜を除去すると共に前記溝に埋め込まれている
シリコン酸化物の前記シリコン基板上に突出している部
分を実質的に除去する、ことを特徴とする。

【００１４】また、本発明の第３の観点にかかる半導体
装置の製造方法は、溝分離方式の半導体装置の製造方法
において、シリコン基板上にパッド酸化膜を形成し、前
記パッド酸化膜上にシリコン窒化膜を形成し、前記シリ
コン窒化膜、前記パッド酸化膜、前記シリコン基板の所
定領域を順次エッチングして溝を形成し、前記溝にシリ
コン酸化物を埋め込み、前記溝に埋め込まれたシリコン
酸化物の表面部を、まず、ＪＩＳＡで８０〜１００の硬
度をもつ第１の研磨パッドを備えたＣＭＰ装置を用いて
第１段階の研磨を行い、次に、ＪＩＳＡで７５〜９０の
硬度をもつ第２の研磨パッドを備えたＣＭＰ装置を用い
て第２段階の研磨を行うことにより、溝の中央部分より
周縁部分が高い形状に形成し、前記シリコン窒化膜をエ
ッチングにより除去し、ウエットエッチングにより前記
パッド酸化膜を除去すると共に前記溝に埋め込まれてい
るシリコン酸化物の前記シリコン基板上に突出している
部分を実質的に除去する、ことを特徴とする。

【００１５】酸化膜用の研磨剤としては、ＰＨ１０〜１
２程度でシリカを含むものが一般的である。このような
研磨剤を用いた場合、シリコン窒化膜の研磨速度はシリ
コン酸化膜の研磨速度の１／４程度であるため、シリコ
ン窒化膜とシリコン酸化膜の境界部は研磨されにくい
が、シリコン窒化膜の端部から離れた、溝中央付近は研
磨が進行していく。従って、この方法によれば、シリコ
ン酸化膜に湾曲形状を形成することができる。

【００１６】前記第１段階の研磨では、前記シリコン酸
化物の表面を平坦な形状に形成し、前記第２段階の研磨
では、前記シリコン酸化物の表面を湾曲形状に形成す
る、ことが望ましい。

【００１７】前記第１段階の研磨では、ＪＩＳＡで８０
〜１００の硬度をもつ第１の研磨パッドを使用し、前記
第２段階の研磨では、ＪＩＳＡで７５〜９０の硬度をも
つ第２の研磨パッドを使用する、ことが望ましい。

【００１８】前記第２段階の研磨を、前記溝内のシリコ
ン酸化物の表面部で、溝縁部の膜厚と中央部の膜厚の差
が５０〜１００ｎｍ程度になった時点で終了することが
望ましい。

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【００２８】

【発明の実施の形態】この発明の実施の形態にかかる溝
分離法を用いて素子分離を行う半導体装置の製造方法に
ついて、以下図面を参照して説明する。

【００２９】［第１の実施の形態］この発明の半導体装
置の製造方法の第１の実施の形態を図１〜３を参照して
説明する。

【００３０】この製造方法では、まず、図１（ａ）に示
すシリコン基板１を熱酸化し、図１（ｂ）に示すよう
に、パッド酸化膜２を２０ｎｍ程度形成し、さらに、パ
ッド酸化膜２上にシリコン窒化膜３を形成する。図１
（ｃ）に示すように、シリコン窒化膜３の所定の領域を
レジスト４で被覆し、このレジスト４をマスクとして、
ドライエッチング法によりシリコン窒化膜３、パッド酸
化膜２、シリコン基板１を順次エッチングし、シリコン
基板１に４００ｎｍ程度の深さの溝２１を形成する。レ
ジスト４を除去した後、図１（ｄ）に示すように、溝２
１を埋め込むように（充填するように）、バイアスＣＶ
Ｄ法によりシリコン酸化膜５を、例えば７００ｎｍ形成
する。

【００３１】この溝２１に埋め込まれたシリコン酸化膜
５が絶縁材となり、半導体素子間を電気的に分離する。

【００３２】次に、溝２１に埋め込まれたシリコン酸化
膜５の表面を、溝縁部が厚く、中央部が薄く（以下、湾
曲形状とよぶ）なるように加工する。

【００３３】このような湾曲形状を形成するため、この
実施の形態では、硬度の異なる研磨パッドを使用して、
ＣＭＰ(Chemical Mechanical Polisher)により、２段階
の研磨を行う。

【００３４】図３に、研磨に使用するＣＭＰ装置の構成
を示す。このＣＭＰ装置はスピンドル３１と、キャリア
３２と、研磨パッド３３と、プラテン３４と、研磨剤投
入部３５と、を備える。

【００３５】スピンドル３１は、加圧機構に接続されて
おり、加圧しながら、研磨対象物を保持しているキャリ
ア３２を回転させる。プラテン３４は、円盤状の剛体よ
り構成され、研磨パッド３３を保持して回転させ、研磨
対象物を研磨する。研磨剤投入部３５は、研磨パッド３
３上に研磨剤を投入する。

【００３６】まず、第１段階の研磨では、硬質な研磨パ
ッド３３を使用し、加圧を２００〜７００ｇ／ｃｍ²、
キャリアの回転数を１０〜１００ｒｐｍ、プラテンの回
転数を１０〜１００ｒｐｍ、研磨剤の流量を５０〜５０
０ｍｌ／分程度に設定して、キャリア３２で図１（ｄ）
に示す状態のシリコン基板１を保持して、シリコン酸化
膜５を研磨し、基板表面を平坦化する。その表面を研磨
する。

【００３７】なお、硬質の研磨パッド３３としては、例
えば研磨側にＪＩＳＡの硬度９０〜１００の硬質発泡ポ
リウレタンで構成された研磨パッド、下層側に弾性材料
としてＪＩＳＡの硬度が５０〜８０で、ポリウレタン含
浸不織布で構成されたパッド等を用いることができる。

【００３８】図２（ａ）に示すように、シリコン窒化膜
３が実質的に露出した（基板全面に渡り露出した）時点
で第１段階の研磨を終了し、第２段階の研磨に移る。

【００３９】この第２段階の研磨では、軟質な研磨パッ
ド３３を使用し、加圧を２００〜７００ｇ／ｃｍ²、キ
ャリアの回転数を１０〜１００ｒｐｍ、プラテンの回転
数を１０〜１００ｒｐｍ、研磨剤の流量を５０〜５００
ｍｌ／分程度に設定して、キャリア３２でシリコン基板
１を保持し、図２（ａ）に示す状態の半導体基板１を保
持して、その表面を研磨する。

【００４０】なお、軟質の研磨パッド３３としては、例
えば、研磨側にＪＩＳＡの硬度７０〜９０程度の発泡ポ
リウレタンあるいはポリウレタン含浸不織布で構成され
た研磨パッド、下層側にＪＩＳＡの硬度が５０〜７０
で、ポリウレタン含浸不織布で構成されたパッドを積層
したもの等を使用できる。なお、硬度を最適化すれば研
磨パッドを積層ではなく、単層化しても構わない。

【００４１】一般に、シリコン窒化膜３の研磨速度はシ
リコン酸化膜５の研磨速度の１／４程度と遅い。このた
め、シリコン窒化膜３とシリコン酸化膜５の境界部は研
磨されにくいが、シリコン窒化膜３の端部から離れた、
溝２１中央付近は研磨が進行していく。このようにし
て、溝２１に埋め込まれたシリコン酸化膜５の表面に図
２（ｂ）に示すような、端部が厚く、中央部が薄い湾曲
形状が形成される。研磨が進み、端部と中央部との膜厚
の差が５０〜１００ｎｍ程度になった時点で、研磨を終
了する。

【００４２】なお、研磨を終了するタイミングは、例え
ば、第１段階及び第２段階の研磨について、予め実験な
どにより、研磨時間と研磨の進行状況との関係を求めて
おき、所定時間研磨を継続した時点で、研磨を終了すれ
ばよい。

【００４３】次に、図２（ｃ）に示すように、シリコン
窒化膜３をホットリン酸で除去する。その後、図２
（ｄ）に示すように、所定の時間バッファード弗酸で等
方エッチング処理し、パッド酸化膜２を除去すると共に
シリコン酸化膜５の表面を基板１の表面とほぼ面一とし
て、素子分離絶縁膜５を完成する。

【００４４】以降の工程は、通常の半導体装置の製造方
法と同様であり、素子分離絶縁膜５により分離された各
領域に適宜半導体素子を形成する。

【００４５】従来、パッド酸化膜を除去する際に生じて
いたシリコン酸化膜５の周縁部の窪み６は、シリコン酸
化膜５の周縁部上方からのエッチングの進行と、側面か
らのエッチングの進行の相乗効果によるものである。

【００４６】この実施の形態によれば、シリコン酸化膜
５の縁部を厚く形成しているので、上面からのエッチン
グの進行を上面の厚さと相殺でき、上面側からのエッチ
ングはあまり進行しない。従って、側面からのエッチン
グによる窪みは形成されるが、従来の窪みより浅く且つ
なだらかなものに低減できる。

【００４７】以上説明したように、この実施の形態の半
導体装置の製造方法は、シリコン酸化膜５の溝２１の端
部（縁部）を中央部より厚くするように研磨する。従っ
て、パッド酸化膜２をエッチングする際に、窪み６が下
方に拡大することが抑制され、窪みのサイズを従来より
も小さくできる。

【００４８】なお、この発明は上記実施の形態に限定さ
れず、種々の変形及び応用が可能である。例えば、溝２
１内に充填される絶縁体の材質は任意であり、例えば、
シリコン窒化膜等を使用できる。この場合は、パッド用
の膜を窒化膜とし、その上のマスク層をシリコン酸化膜
等から構成する。また、マスク層（シリコン窒化膜３
等）、溝２１、パッド膜の材料、膜厚、形成方法及びエ
ッチング方法等は、任意に変更可能である。

【００４９】［第２の実施の形態］上記第１の実施の形
態においては、研磨により、シリコン酸化膜５の表面に
湾曲形状を形成したが、エッチングにより、湾曲形状を
形成してもよい。この製造方法を第２の実施の形態とし
て図４（ａ）〜（ｃ）を参照して説明する。

【００５０】まず、図４（ａ）に示す状態の半導体装置
のシリコン酸化膜５を平坦化すると共に、シリコン窒化
膜３を露出するために、上記第１の実施の形態と同様に
研磨を行う。シリコン酸化膜５を平坦化したものを図４
（ｂ）に示す。

【００５１】次に、平坦化されたシリコン酸化膜５を、
研磨ではなく、シリコン窒化膜３をマスクとして、バッ
ファード弗酸等で等方性エッチングを行う。

【００５２】このエッチングでは、シリコン酸化膜５と
シリコン窒化膜３との界面の近傍で、エッチャントの供
給が相対的に減少し、エッチング速度が他の領域より低
下し、界面の近傍のエッチングの進行がおくれる。この
ため、図４（ｃ）に示すように、溝２１を埋め込むシリ
コン酸化膜５の表面に湾曲形状を形成することができ
る。

【００５３】この第２の実施の形態においては、エッチ
ングにより溝２１を埋め込むシリコン酸化膜５の表面に
湾曲形状を形成するため、シリコン窒化膜３の膜厚を、
エッチングが進行する分、１００〜２００ｎｍ程度、上
記第１の実施の形態より予め厚くしておく必要がある。

【００５４】［第３の実施の形態］第１の実施の形態に
おいて、溝２１を埋めている絶縁膜の構造は任意であ
り、例えば、溝２１内面及びシリコン窒化膜３の表面を
被覆するようなライナー膜を形成し、ライナー膜が形成
された溝内に、シリコン酸化物５を埋め込んでもよい。
この製造方法を第３の実施の形態として、図５（ａ）〜
（ｃ）を参照して説明する。この第３の実施の形態の特
徴は、埋め込み膜よりもライナー膜のエッチングレート
が低いことにある。

【００５５】図５（ａ）に示すように、溝２１内面及び
シリコン窒化膜３の表面を被覆する、例えばＨＴＯ膜７
（High Temperture Oxide)を１００ｎｍ程度形成する。
このＨＴＯ膜７は、８００℃程度の高温で形成するた
め、弗化水素酸水溶液を含む溶液でエッチングする場合
のエッチングレートが他のＣＶＤ法、例えばバイアスＣ
ＶＤ法、常圧ＣＶＤ法等にて形成されたシリコン酸化膜
５よりも一般的に低い。図５は埋め込み膜としてバイア
スＣＶＤ法によるシリコン酸化膜の例を示したが、これ
に限定されるものではない。但し、成膜後に高温の熱処
理を加えるとこれらのＣＶＤ法にて形成されたシリコン
酸化膜のエッチングレートは低下し、例えばＨＴＯ膜と
は差異が少なくなるので、熱処理を加える場合はこれら
のウェットエッチング処理が終了した後に行うことが望
ましい。

【００５６】バイアスＣＶＤ法によりこのＨＴＯ膜７に
被覆された溝２１の内面を埋め込むようにシリコン酸化
膜５を例えば６００ｎｍ形成する。

【００５７】次に、ＣＭＰ装置を用いて、シリコン窒化
膜３上に形成されたシリコン酸化膜５とＨＴＯ膜７を研
磨し、基板表面を平坦化する。シリコン窒化膜３が実質
的に露出した（基板全面に渡り露出した）時点で研磨を
終了する。

【００５８】次に第２段階の研磨をするのではなく、第
２の実施の形態と同様にバッファード弗酸等にて等方性
エッチングを行う。ＨＴＯ膜７のエッチングレートはシ
リコン酸化膜５のエッチングレートより低いため、ＨＴ
Ｏ膜７のエッチングはシリコン酸化膜５のエッチングと
比較して進まない。また、シリコン酸化膜５とＨＴＯ膜
７との境界面の近傍では、エッチング速度が下がり、シ
リコン酸化膜５の周縁部のエッチング速度も低下する。
このため、溝２１内の絶縁膜全体としては、図５（ｂ）
に示すように、ＨＴＯ膜７とシリコン酸化膜５の周縁部
が高く（厚く）、シリコン酸化膜５の中央部が低い（薄
い）という湾曲形状を形成できる。

【００５９】次に、図５（ｃ）に示すように、シリコン
窒化膜３を除去し、パッド酸化膜２を弗化水素酸を含む
水溶液で除去する。この場合に、湾曲形状を形成したた
め、湾曲形状の溝縁部の厚みにより従来の窪み６が生じ
ることを抑制できる。

【００６０】この第３の実施の形態では、ＣＭＰ装置を
用いて第１段階の研磨をし、バッファード弗酸等による
等方性エッチングを行い、溝に埋め込まれたシリコン酸
化膜５の表面に湾曲形状を形成したが、エッチングでは
なく、第２段階の研磨を行ってもよい。この第２段階の
研磨を行うことによって、ＨＴＯ膜７とシリコン酸化膜
５の周縁部が高く（厚く）、シリコン酸化膜５の中央部
が低い（薄い）という湾曲形状を形成できる。

【００６１】なお、この第３の実施の形態は、ライナー
膜として、溝２１を埋め込む膜とは異なるＨＴＯ膜７を
使用したが、例えば、溝２１を埋め込む膜と同一種の膜
をライナー膜として薄く成膜し、高温でアニールし、そ
の後、更に溝２１全体を埋め込み、膜質に差異をつけて
もよい。

【００６２】［第４の実施の形態］絶縁膜の膜質を中央
部と縁部で変えることにより、研磨レートやエッチング
レートを異ならせ、研磨やエッチングにより湾曲形状を
形成してもよい。

【００６３】絶縁膜の膜質は、例えば、イオンを注入
し、イオン濃度を制御することにより、変更することが
可能である。

【００６４】そこで、この実施の形態では、バイアスＣ
ＶＤ法等によりシリコン酸化膜５を形成した後、イオン
を選択的に注入し、図６（ａ）に示すように、シリコン
酸化膜５の表面領域にイオン濃度の異なる領域８ａ、８
ｂを形成する。

【００６５】イオン注入は、例えば、リンのイオンを、
注入角度を４５度以下、ドーズ量を１０Ｅ１５／ｃｍ³
程度、注入エネルギーを１００〜３００ＫｅＶで、基板
を回転させながら注入する。この注入方法によれば、バ
イアスＣＶＤ膜の傾斜角がほぼ４５度であるため、シリ
コン酸化膜５の肩の部分がマスクとして機能し、溝２１
の縁部よりも中心部に多量のイオンが注入される。その
ため、溝２１の縁部近傍のイオン濃度は溝２１中央付近
のイオン濃度の半分以下となる。

【００６６】例えば、２００ＫｅＶで１０Ｅ１５／ｃｍ
³程度のリンを回転斜め注入すると、表面から約２００
ｎｍの深さの領域に最大濃度領域が形成される。このと
きの溝の中央付近でのイオン濃度は、１．２Ｅ２０ａｔ
ｏｍｓ／ｃｍ³程度となる。

【００６７】イオン注入後、シリコン窒化膜３が露出す
る程度まで、ＣＭＰ装置などを用いて、図６（ｂ）に示
すようにシリコン酸化膜５の表面を研磨する。この際、
イオン濃度の差により、溝２１の縁部よりも中心部で研
磨レートが高くなり、研磨により、シリコン酸化膜５の
表面領域に湾曲形状が形成される。

【００６８】また、イオン注入後、図６（ｂ）に示すよ
うにシリコン酸化膜５の表面を研磨した後、イオン濃度
が高いほどエッチングレートの高くなるエッチング液を
使用して、シリコン酸化膜５の表面領域をエッチングす
ることにより、シリコン酸化膜５の表面領域に湾曲形状
を形成することができる。

【００６９】なお、注入されるイオン、注入条件など
は、上述の例に限定されず任意である。

【００７０】［第５の実施の形態］第１の実施の形態に
おいては、ＣＭＰ装置を用いて、シリコン窒化膜３が基
板全面に露出するまで第１段階の研磨を行ったが、シリ
コン窒化膜が露出する前に第１段階の研磨を終了し、第
２段階の研磨に切り替えてもよい。この場合には、シリ
コン窒化膜３が露出した後、溝２１の端部と中央部とで
の膜厚差が５０〜１００ｎｍ程度になるまで、更に研磨
する。

【００７１】シリコン窒化膜３の研磨速度はシリコン酸
化膜５の研磨速度より遅いため、研磨を継続していくと
パターンの密集部と疎の部分とで研磨速度が著しく異な
ってくる。しかし、パターンの密集部と疎の部分が存在
するこの領域を軟質のパッドで研磨するため、このパタ
ーン依存性が生じにくくなる。したがって、パターンの
粗密による膜厚の差が第１の実施の形態よりも改善され
る。

【００７２】以上説明したように、この発明の第１〜５
の実施の形態によれば、溝に埋設されたシリコン酸化膜
の表面の周縁部が中央部分より厚くなるように、その表
面を湾曲状に加工しているので、その後、パッド酸化膜
をエッチングで除去する際に、シリコン酸化膜と溝の界
面近傍に形成される窪みを浅く且つ小さくすることがで
きる。また、それにより、表面の段差が小さくなり、後
工程での、エッチング残りなどを防止することができ
る。

【００７３】なお、この発明は上記実施の形態に限定さ
れず、種々の変形及び応用が可能である。例えば、上記
実施の形態では、この発明を素子分離用の絶縁膜の形成
に適用したが、この発明はこれに限定されず、基板に形
成された各種の溝に絶縁膜を埋設し、その表面を平坦化
する場合に適用できる。絶縁膜の表面部を湾曲形状に加
工する方法は、上記実施の形態で明示した例に限定され
ず、他の任意の方法を使用可能である。

【００７４】

【発明の効果】以上説明したように、この発明により、
比較的簡単なプロセスで、溝に埋め込まれた酸化膜の縁
部の窪みを低減できる溝分離法による半導体装置の製造
方法を提供することができる。また、狭く且つ段差の少
ない素子分離領域を備える半導体装置の製造方法を提供
することができる。

【図面の簡単な説明】

【図１】溝分離法による半導体装置の製造方法の工程を
示す図である。

【図２】この発明の第１の実施の形態における半導体装
置の製造方法の工程を示す図である。

【図３】ＣＭＰ装置の概略を示す図である。

【図４】この発明の第２の実施の形態における半導体装
置の製造方法の工程を示す図である。

【図５】この発明の第３の実施の形態における半導体装
置の製造方法の工程を示す図である。

【図６】この発明の第４の実施の形態における半導体装
置の製造方法の工程を示す図である。

【図７】従来の半導体装置の製造方法の工程を示す図で
ある。

【図８】ＭＯＳＦＥＴを持つ溝分離素子の窪み部分を示
す図である。

【図９】ゲートライン形成後の基板表面の上面図であ
る。

【符号の説明】

１シリコン基板２パッド酸化膜３シリコン窒化膜４レジスト５シリコン酸化膜６窪み７ＨＴＯ膜８ａリン高濃度領域８ｂリン低濃度領域９ポリシリコン１０ポリシリコン残沙２１溝３１スピンドル３２キャリア３３研磨パッド３４プラテン３５研磨剤投入部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/76 H01L 21/304 622 H01L 21/318 H01L 21/762

Claims

(57)【特許請求の範囲】

【請求項１】溝分離方式の半導体装置の製造方法におい
て、シリコン基板上にパッド酸化膜を形成し、前記パッド酸化膜上にシリコン窒化膜を形成し、前記シリコン窒化膜、前記パッド酸化膜、前記シリコン
基板の所定領域を順次エッチングして溝を形成し、前記溝にシリコン酸化物を埋め込み、前記溝に埋め込まれたシリコン酸化物の表面部を、ＣＭ
Ｐ（Chemical Mechanical Polisher）装置を使用して研
磨することにより、第１段階の研磨で平坦な形状を形成
し、第２段階の研磨で湾曲形状を形成して、溝の中央部
分より周縁部分が高い形状に形成し、前記シリコン窒化膜をエッチングにより除去し、ウエットエッチングにより前記パッド酸化膜を除去する
と共に前記溝に埋め込まれているシリコン酸化物の前記
シリコン基板上に突出している部分を実質的に除去す
る、ことを特徴とする、半導体装置の製造方法。
【請求項２】溝分離方式の半導体装置の製造方法におい
て、シリコン基板上にパッド酸化膜を形成し、前記パッド酸化膜上にシリコン窒化膜を形成し、前記シリコン窒化膜、前記パッド酸化膜、前記シリコン
基板の所定領域を順次エッチングして溝を形成し、前記溝にシリコン酸化物を埋め込み、前記溝に埋め込まれたシリコン酸化物の表面部を、ＣＭ
Ｐ装置を使用し、まず、所定硬度の第１の研磨パッドを
使用して前記シリコン窒化膜及びシリコン酸化物を研磨
する第１段階の研磨を行い、次に、前記所定硬度よりも
軟質の第２の研磨パッドを使用して前記シリコン窒化膜
及びシリコン酸化物を研磨する第２段階の研磨を行うこ
とにより、溝の中央部分より周縁部分が高い形状に形成
し、前記シリコン窒化膜をエッチングにより除去し、ウエットエッチングにより前記パッド酸化膜を除去する
と共に前記溝に埋め込まれているシリコン酸化物の前記
シリコン基板上に突出している部分を実質的に除去す
る、ことを特徴とする、半導体装置の製造方法。
【請求項３】溝分離方式の半導体装置の製造方法におい
て、シリコン基板上にパッド酸化膜を形成し、前記パッド酸化膜上にシリコン窒化膜を形成し、前記シリコン窒化膜、前記パッド酸化膜、前記シリコン
基板の所定領域を順次エッチングして溝を形成し、前記溝にシリコン酸化物を埋め込み、前記溝に埋め込まれたシリコン酸化物の表面部を、ま
ず、ＪＩＳＡで８０〜１００の硬度をもつ第１の研磨パ
ッドを備えたＣＭＰ装置を用いて第１段階の研磨を行
い、次に、ＪＩＳＡで７５〜９０の硬度をもつ第２の研
磨パッドを備えたＣＭＰ装置を用いて第２段階の研磨を
行うことにより、溝の中央部分より周縁部分が高い形状
に形成し、前記シリコン窒化膜をエッチングにより除去し、ウエットエッチングにより前記パッド酸化膜を除去する
と共に前記溝に埋め込まれているシリコン酸化物の前記
シリコン基板上に突出している部分を実質的に除去す
る、ことを特徴とする、半導体装置の製造方法。
【請求項４】前記第１段階の研磨では、前記シリコン酸
化物の表面を平坦な形状に形成し、前記第２段階の研磨では、前記シリコン酸化物の表面を
湾曲形状に形成する、ことを特徴とする、請求項２又は３に記載の半導体装置
の製造方法。
【請求項５】前記第１段階の研磨では、ＪＩＳＡで８０
〜１００の硬度をもつ第１の研磨パッドを使用し、前記第２段階の研磨では、ＪＩＳＡで７５〜９０の硬度
をもつ第２の研磨パッドを使用する、ことを特徴とする、請求項１又は２に記載の半導体装置
の製造方法。
【請求項６】前記第２段階の研磨を、前記溝内のシリコ
ン酸化物の表面部で、溝縁部の膜厚と中央部の膜厚の差
が５０〜１００ｎｍ程度になった時点で終了する、ことを特徴とする、請求項１乃至５のいずれか１項に記
載の半導体装置の製造方法。