JP3139542B2 - 参照電圧発生回路 - Google Patents
参照電圧発生回路Info
- Publication number
- JP3139542B2 JP3139542B2 JP1566798A JP1566798A JP3139542B2 JP 3139542 B2 JP3139542 B2 JP 3139542B2 JP 1566798 A JP1566798 A JP 1566798A JP 1566798 A JP1566798 A JP 1566798A JP 3139542 B2 JP3139542 B2 JP 3139542B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- source
- drain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積装置に
搭載され、外部変動による変動の少ない参照電圧を発生
させるための参照電圧発生回路に関する。
搭載され、外部変動による変動の少ない参照電圧を発生
させるための参照電圧発生回路に関する。
【０００２】
【従来の技術】半導体集積装置では、外部電源電圧や外
部温度の変動により半導体集積装置内部の回路動作が変
動する恐れがある。特にアナログ回路においては、外部
変動により回路動作が不安定になり誤動作することがあ
る。このため、外部変動による変動の少ない参照電圧ま
たは基準電圧と呼ばれる電圧が必要とされる場合があ
る。ここでは、参照電圧および基準電圧を示すために参
照電圧という名称を使用するが、一般的に基準電圧と呼
ばれるものも同一である。このような要求に応える参照
電圧発生回路は、例えば特開平１−２９６４９１号公報
等に記載されている。
部温度の変動により半導体集積装置内部の回路動作が変
動する恐れがある。特にアナログ回路においては、外部
変動により回路動作が不安定になり誤動作することがあ
る。このため、外部変動による変動の少ない参照電圧ま
たは基準電圧と呼ばれる電圧が必要とされる場合があ
る。ここでは、参照電圧および基準電圧を示すために参
照電圧という名称を使用するが、一般的に基準電圧と呼
ばれるものも同一である。このような要求に応える参照
電圧発生回路は、例えば特開平１−２９６４９１号公報
等に記載されている。
【０００３】図３にこのような従来の参照電圧発生回路
の回路図を示す。
の回路図を示す。
【０００４】この従来の参照電圧発生回路は、Ｐチャネ
ルＭＯＳトランジスタ１１〜１３と、ＮチャネルＭＯＳ
トランジスタ２１〜２４、４５、４６と、抵抗１とから
構成されている。
ルＭＯＳトランジスタ１１〜１３と、ＮチャネルＭＯＳ
トランジスタ２１〜２４、４５、４６と、抵抗１とから
構成されている。
【０００５】ＰチャネルＭＯＳトランジスタ１１は、ソ
ースが電源電圧（ＶＣＣ）に接続され、ゲートが参照電
圧発生回路活性化信号（ＢＶＲＥＦ）に接続されてい
る。ここで参照電圧発生回路活性化信号は、参照電圧発
生回路を活性化する場合にはロウレベル（以下Ｌと称す
る。）となり、参照電圧発生回路を非活性化する場合に
はハイレベル（以下Ｈと称する。）となる信号である。
ースが電源電圧（ＶＣＣ）に接続され、ゲートが参照電
圧発生回路活性化信号（ＢＶＲＥＦ）に接続されてい
る。ここで参照電圧発生回路活性化信号は、参照電圧発
生回路を活性化する場合にはロウレベル（以下Ｌと称す
る。）となり、参照電圧発生回路を非活性化する場合に
はハイレベル（以下Ｈと称する。）となる信号である。
【０００６】抵抗１は、ＰチャネルＭＯＳトランジスタ
１１のドレインとＮチャネルＭＯＳトランジスタ２３の
ドレインとの間に設けられている。
１１のドレインとＮチャネルＭＯＳトランジスタ２３の
ドレインとの間に設けられている。
【０００７】ＮチャネルＭＯＳトランジスタ２３は、ゲ
ートとドレインが接続され、ソースがグランドに接続さ
れている。
ートとドレインが接続され、ソースがグランドに接続さ
れている。
【０００８】ＮチャネルＭＯＳトランジスタ２１は、ゲ
ートがＮチャネルＭＯＳトランジスタ２３のゲートと接
続されることによりＮチャネルＭＯＳトランジスタ２３
と共にカレントミラー回路を構成している。
ートがＮチャネルＭＯＳトランジスタ２３のゲートと接
続されることによりＮチャネルＭＯＳトランジスタ２３
と共にカレントミラー回路を構成している。
【０００９】ＰチャネルＭＯＳトランジスタ１２は、ゲ
ートとドレインが接続され、ソースがＶＣＣに接続さ
れ、ドレインがＮチャネルＭＯＳトランジスタ２１のド
レインと接続されている。
ートとドレインが接続され、ソースがＶＣＣに接続さ
れ、ドレインがＮチャネルＭＯＳトランジスタ２１のド
レインと接続されている。
【００１０】ＰチャネルＭＯＳトランジスタ１３は、ソ
ースがＶＣＣに接続され、ゲートがＰチャネルＭＯＳト
ランジスタ１２のゲートと接続されることによりＰチャ
ネルＭＯＳトランジスタ１２と共にカレントミラー回路
を構成している。
ースがＶＣＣに接続され、ゲートがＰチャネルＭＯＳト
ランジスタ１２のゲートと接続されることによりＰチャ
ネルＭＯＳトランジスタ１２と共にカレントミラー回路
を構成している。
【００１１】ＮチャネルＭＯＳトランジスタ４５は、ド
レインがＰチャネルＭＯＳトランジスタ１３のドレイン
に接続され、ゲートとドレインが接続されている。
レインがＰチャネルＭＯＳトランジスタ１３のドレイン
に接続され、ゲートとドレインが接続されている。
【００１２】ＮチャネルＭＯＳトランジスタ４６は、ド
レインがＰチャネルＭＯＳトランジスタ１３のドレイン
に接続され、ゲートとドレインが接続され、ソースがグ
ランドに接続されている。
レインがＰチャネルＭＯＳトランジスタ１３のドレイン
に接続され、ゲートとドレインが接続され、ソースがグ
ランドに接続されている。
【００１３】ここで、ＮチャネルＭＯＳトランジスタ４
５、４６のしきい値電圧はそれぞれ異なる値となるよう
に設定されていて、それぞれのしきい値電圧をＶＴ45、
ＶＴ 46とする。
５、４６のしきい値電圧はそれぞれ異なる値となるよう
に設定されていて、それぞれのしきい値電圧をＶＴ45、
ＶＴ 46とする。
【００１４】ＮチャネルＭＯＳトランジスタ２２は、ド
レインがＮチャネルＭＯＳトランジスタ４５のソースと
接続され、ソースがグランドに接続され、ゲートがＮチ
ャネルＭＯＳトランジスタ２３のゲートに接続されてい
る。
レインがＮチャネルＭＯＳトランジスタ４５のソースと
接続され、ソースがグランドに接続され、ゲートがＮチ
ャネルＭＯＳトランジスタ２３のゲートに接続されてい
る。
【００１５】また、ＮチャネルＭＯＳトランジスタ２２
は、ゲート幅をＮチャネルＭＯＳトランジスタ２１、２
３の１／２に設定することにより、同じゲート電圧の時
にドレイン〜ソース間にＮチャネルＭＯＳトランジスタ
２１、２３の１／２の電流が流れるように設定されてい
る。
は、ゲート幅をＮチャネルＭＯＳトランジスタ２１、２
３の１／２に設定することにより、同じゲート電圧の時
にドレイン〜ソース間にＮチャネルＭＯＳトランジスタ
２１、２３の１／２の電流が流れるように設定されてい
る。
【００１６】この従来の参照電圧発生回路では、Ｎチャ
ネルＭＯＳトランジスタ４５のソースの電圧を参照電圧
（ＶＲＥＦ）として出力している。
ネルＭＯＳトランジスタ４５のソースの電圧を参照電圧
（ＶＲＥＦ）として出力している。
【００１７】また、ＮチャネルＭＯＳトランジスタ２４
は、ゲートに参照電圧発生回路活性化信号（ＢＶＲＥ
Ｆ）が入力され、ソースがグランドに接続され、ドレイ
ンがＮチャネルＭＯＳトランジスタ２３のゲートに接続
されている。
は、ゲートに参照電圧発生回路活性化信号（ＢＶＲＥ
Ｆ）が入力され、ソースがグランドに接続され、ドレイ
ンがＮチャネルＭＯＳトランジスタ２３のゲートに接続
されている。
【００１８】このＮチャネルＭＯＳトランジスタ２４
は、参照電圧発生回路活性化信号（ＢＶＲＥＦ）がＨと
なり参照電圧発生回路の動作を停止する際に、Ｎチャネ
ルＭＯＳトランジスタ２１、２２、２、３のゲート電圧
をＬとするために設けられている。
は、参照電圧発生回路活性化信号（ＢＶＲＥＦ）がＨと
なり参照電圧発生回路の動作を停止する際に、Ｎチャネ
ルＭＯＳトランジスタ２１、２２、２、３のゲート電圧
をＬとするために設けられている。
【００１９】次に、この従来の参照電圧発生回路の動作
について説明する。
について説明する。
【００２０】先ず、この参照電圧発生回路を動作させる
場合には、参照電圧発生回路活性化信号（ＢＶＲＥＦ）
がＬとなり、ＰチャネルＭＯＳトランジスタ１１がオン
となりＮチャネルＭＯＳトランジスタ２４はオフとな
る。
場合には、参照電圧発生回路活性化信号（ＢＶＲＥＦ）
がＬとなり、ＰチャネルＭＯＳトランジスタ１１がオン
となりＮチャネルＭＯＳトランジスタ２４はオフとな
る。
【００２１】そして、抵抗１およびＮチャネルＭＯＳト
ランジスタ２３により決定される電流ＩがＮチャネルＭ
ＯＳトランジスタ２３のドレイン〜ソース間を流れ、電
源電圧ＶＣＣより低い電圧である電圧Ｖ1が発生する。
ＮチャネルＭＯＳトランジスタ２１では、この電圧Ｖ1
がゲートに印可されることによりソース〜ドレイン間に
電流２Ｉが流れる。また、ＮチャネルＭＯＳトランジス
タ２２では、電圧Ｖ 1がゲートに印加されることにより
ソース〜ドレイン間には電流２Ｉの１／２の電流値を有
する電流Ｉが流れる。そして、ＮチャネルＭＯＳトラン
ジスタ４５のドレイン〜ソース間にも電流Ｉが流れる。
ランジスタ２３により決定される電流ＩがＮチャネルＭ
ＯＳトランジスタ２３のドレイン〜ソース間を流れ、電
源電圧ＶＣＣより低い電圧である電圧Ｖ1が発生する。
ＮチャネルＭＯＳトランジスタ２１では、この電圧Ｖ1
がゲートに印可されることによりソース〜ドレイン間に
電流２Ｉが流れる。また、ＮチャネルＭＯＳトランジス
タ２２では、電圧Ｖ 1がゲートに印加されることにより
ソース〜ドレイン間には電流２Ｉの１／２の電流値を有
する電流Ｉが流れる。そして、ＮチャネルＭＯＳトラン
ジスタ４５のドレイン〜ソース間にも電流Ｉが流れる。
【００２２】そして、Ｐチャネルトランジスタ１２とＰ
チャネルトランジスタ１３には同一の電流値の電流が流
れるようなカレントミラー回路が構成されているため、
ＰチャネルＭＯＳトランジスタ１３のソース〜ドレイン
間にも電流２Ｉが流れる。
チャネルトランジスタ１３には同一の電流値の電流が流
れるようなカレントミラー回路が構成されているため、
ＰチャネルＭＯＳトランジスタ１３のソース〜ドレイン
間にも電流２Ｉが流れる。
【００２３】ここで、ＮチャネルＭＯＳトランジスタ４
５のドレインとＮチャネルＭＯＳトランジスタ４６のド
レインは共に定電流源として動作しているＮチャネルＭ
ＯＳトランジスタ１３のドレインに接続されているた
め、ＮチャネルＭＯＳトランジスタ４６にはＮチャネル
ＭＯＳトランジスタ４５に流れる電流と同一の電流値の
電流Ｉ（２Ｉ−Ｉ＝Ｉ）が流れる。
５のドレインとＮチャネルＭＯＳトランジスタ４６のド
レインは共に定電流源として動作しているＮチャネルＭ
ＯＳトランジスタ１３のドレインに接続されているた
め、ＮチャネルＭＯＳトランジスタ４６にはＮチャネル
ＭＯＳトランジスタ４５に流れる電流と同一の電流値の
電流Ｉ（２Ｉ−Ｉ＝Ｉ）が流れる。
【００２４】ここで、ＮチャネルＭＯＳトランジスタ４
５、４６は共にトランジスタの飽和領域で動作するもの
とすると、それぞれドレイン・ソース間に流れる電流が
等しいので、β45／２×（Ｖ2−ＶＲＥＦ−｜ＶＴ
45｜）＝β46／２×（Ｖ2−｜ＶＴ 46｜）が成り立つ。
ここで、β45とβ46は、それぞれＮチャネルＭＯＳトラ
ンジスタ４５、４６のそれぞれのコンダクタンス係数で
ある。Ｖ2は、ＰチャネルＭＯＳトランジスタ１３のド
レインの電圧である。
５、４６は共にトランジスタの飽和領域で動作するもの
とすると、それぞれドレイン・ソース間に流れる電流が
等しいので、β45／２×（Ｖ2−ＶＲＥＦ−｜ＶＴ
45｜）＝β46／２×（Ｖ2−｜ＶＴ 46｜）が成り立つ。
ここで、β45とβ46は、それぞれＮチャネルＭＯＳトラ
ンジスタ４５、４６のそれぞれのコンダクタンス係数で
ある。Ｖ2は、ＰチャネルＭＯＳトランジスタ１３のド
レインの電圧である。
【００２５】そして、β45とβ46がほぼ等しいとする
と、ＮチャネルＭＯＳトランジスタ４５のソースを出力
とする参照電圧（ＶＲＥＦ）には、ＮチャネルＭＯＳト
ランジスタ３５、３６のそれぞれのしきい値の差電圧値
である│ＶＴ46│−│ＶＴ45│が出力される。
と、ＮチャネルＭＯＳトランジスタ４５のソースを出力
とする参照電圧（ＶＲＥＦ）には、ＮチャネルＭＯＳト
ランジスタ３５、３６のそれぞれのしきい値の差電圧値
である│ＶＴ46│−│ＶＴ45│が出力される。
【００２６】ここでＶＲＥＦの電圧値は、ＮチャネルＭ
ＯＳトランジスタ４５とＮチャネルＭＯＳトランジスタ
４６のしきい値電圧の差にのみ依存する。このため、半
導体装置の製造時にトランジスタのしきい値がばらつい
たり、外部の温度によりＭＯＳトランジスタのしきい値
が変動したとしても、参照電圧ＶＲＥＦの値はほとんど
変化しない。
ＯＳトランジスタ４５とＮチャネルＭＯＳトランジスタ
４６のしきい値電圧の差にのみ依存する。このため、半
導体装置の製造時にトランジスタのしきい値がばらつい
たり、外部の温度によりＭＯＳトランジスタのしきい値
が変動したとしても、参照電圧ＶＲＥＦの値はほとんど
変化しない。
【００２７】しかし、ＮチャネルＭＯＳトランジスタ４
５、４６のしきい値は一定のため生成される参照電圧も
ある一定の値しか得ることができない。また、製造時の
ばらつきにより得られる参照電圧の電圧値にもばらつき
が発生してしまい所望の電圧値の参照電圧を得ることが
できない場合もある。
５、４６のしきい値は一定のため生成される参照電圧も
ある一定の値しか得ることができない。また、製造時の
ばらつきにより得られる参照電圧の電圧値にもばらつき
が発生してしまい所望の電圧値の参照電圧を得ることが
できない場合もある。
【００２８】
【発明が解決しようとする課題】上述した従来の参照電
圧発生回路では、下記のような問題点があった。 （１）出力することができる参照電圧の電圧値が一定の
値しか得られない。 （２）製造時のばらつきにより参照電圧の電圧値が所望
の電圧値とは異なってしまう場合がある。
圧発生回路では、下記のような問題点があった。 （１）出力することができる参照電圧の電圧値が一定の
値しか得られない。 （２）製造時のばらつきにより参照電圧の電圧値が所望
の電圧値とは異なってしまう場合がある。
【００２９】本発明の目的は、参照電圧の電圧値を任意
に設定することができる参照電圧発生回路を提供するこ
とにある。
に設定することができる参照電圧発生回路を提供するこ
とにある。
【００３０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の参照電圧発生回路は、ゲートがドレインに
接続された第１のＭＯＳトランジスタと、ゲートがドレ
インに接続され、前記第１のＭＯＳトランジスタのしき
い値電圧と異なるしきい値電圧を有する第２のＭＯＳト
ランジスタと、前記第１および第２のＭＯＳトランジス
タにそれぞれ電流値がほぼ同一の電流を流すことのでき
るカレントミラー回路とを有し、前記第１のＭＯＳトラ
ンジスタのソース電圧を参照電圧として出力する参照電
圧発生回路において、前記第１および第２のＭＯＳトラ
ンジスタのうち少なくともいずれか一方のＭＯＳトラン
ジスタが、フローティングゲートを有するＭＯＳトラン
ジスタであることを特徴とする。
に、本発明の参照電圧発生回路は、ゲートがドレインに
接続された第１のＭＯＳトランジスタと、ゲートがドレ
インに接続され、前記第１のＭＯＳトランジスタのしき
い値電圧と異なるしきい値電圧を有する第２のＭＯＳト
ランジスタと、前記第１および第２のＭＯＳトランジス
タにそれぞれ電流値がほぼ同一の電流を流すことのでき
るカレントミラー回路とを有し、前記第１のＭＯＳトラ
ンジスタのソース電圧を参照電圧として出力する参照電
圧発生回路において、前記第１および第２のＭＯＳトラ
ンジスタのうち少なくともいずれか一方のＭＯＳトラン
ジスタが、フローティングゲートを有するＭＯＳトラン
ジスタであることを特徴とする。
【００３１】また、本発明の参照電圧発生回路は、予め
定められた一定の電流値の電流を発生させる第１の定電
流源と、ゲートがドレインに接続され、前記第１の定電
流源により発生した電流がドレインとソースとの間を流
れる第１のＭＯＳトランジスタと、ゲートがドレインに
接続され、ソースがグランドに接続され、前記第１のＭ
ＯＳトランジスタのしきい値電圧と異なるしきい値電圧
を有する第２のＭＯＳトランジスタと、一方の端子が前
記第１および前記第２のＭＯＳトランジスタのそれぞれ
のドレインと共通に接続され、他方の端子が電源電圧に
接続され、前記第１の定電流源が発生させる電流のほぼ
２倍の電流値の電流を発生させる第２の定電流源とを有
し、前記第１のＭＯＳトランジスタのソース電圧を参照
電圧として出力する参照電圧発生回路において、前記第
１および第２のＭＯＳトランジスタのうち少なくともい
ずれか一方のＭＯＳトランジスタが、フローティングゲ
ートを有するＭＯＳトランジスタであることを特徴とす
る。
定められた一定の電流値の電流を発生させる第１の定電
流源と、ゲートがドレインに接続され、前記第１の定電
流源により発生した電流がドレインとソースとの間を流
れる第１のＭＯＳトランジスタと、ゲートがドレインに
接続され、ソースがグランドに接続され、前記第１のＭ
ＯＳトランジスタのしきい値電圧と異なるしきい値電圧
を有する第２のＭＯＳトランジスタと、一方の端子が前
記第１および前記第２のＭＯＳトランジスタのそれぞれ
のドレインと共通に接続され、他方の端子が電源電圧に
接続され、前記第１の定電流源が発生させる電流のほぼ
２倍の電流値の電流を発生させる第２の定電流源とを有
し、前記第１のＭＯＳトランジスタのソース電圧を参照
電圧として出力する参照電圧発生回路において、前記第
１および第２のＭＯＳトランジスタのうち少なくともい
ずれか一方のＭＯＳトランジスタが、フローティングゲ
ートを有するＭＯＳトランジスタであることを特徴とす
る。
【００３２】また、本発明の参照電圧発生回路は、予め
定められた一定の電流値の電流を発生させる第１の定電
流源と、ゲートがドレインに接続され、前記第１の定電
流源により発生した電流がソースとドレインとの間を流
れる第１のＭＯＳトランジスタと、ゲートがドレインに
接続され、ソースが電源電圧に接続され、前記第１のＭ
ＯＳトランジスタのしきい値電圧と異なるしきい値電圧
を有する第２のＭＯＳトランジスタと、一方の端子が前
記第１および前記第２のＭＯＳトランジスタのそれぞれ
のドレインと共通に接続され、他方の端子がグランドに
接続され、前記第１の定電流源が発生させる電流のほぼ
２倍の電流値の電流を発生させる第２の定電流源とを有
し、前記第１のＭＯＳトランジスタのソース電圧を参照
電圧として出力する参照電圧発生回路において、前記第
１および第２のＭＯＳトランジスタのうち少なくともい
ずれか一方のＭＯＳトランジスタが、フローティングゲ
ートを有するＭＯＳトランジスタであることを特徴とす
る。
定められた一定の電流値の電流を発生させる第１の定電
流源と、ゲートがドレインに接続され、前記第１の定電
流源により発生した電流がソースとドレインとの間を流
れる第１のＭＯＳトランジスタと、ゲートがドレインに
接続され、ソースが電源電圧に接続され、前記第１のＭ
ＯＳトランジスタのしきい値電圧と異なるしきい値電圧
を有する第２のＭＯＳトランジスタと、一方の端子が前
記第１および前記第２のＭＯＳトランジスタのそれぞれ
のドレインと共通に接続され、他方の端子がグランドに
接続され、前記第１の定電流源が発生させる電流のほぼ
２倍の電流値の電流を発生させる第２の定電流源とを有
し、前記第１のＭＯＳトランジスタのソース電圧を参照
電圧として出力する参照電圧発生回路において、前記第
１および第２のＭＯＳトランジスタのうち少なくともい
ずれか一方のＭＯＳトランジスタが、フローティングゲ
ートを有するＭＯＳトランジスタであることを特徴とす
る。
【００３３】本発明は、参照電圧を出力するために用い
る第１および第２のＭＯＳトランジスタの少なくともい
ずれか一方をフローティングゲートを持つトランジスタ
とする構成にしたものである。したがって、２つのＭＯ
Ｓトランジスタのしきい値電圧を任意の値に設定するこ
とができるので、参照電圧の電圧値を任意の値に設定す
ることができる。
る第１および第２のＭＯＳトランジスタの少なくともい
ずれか一方をフローティングゲートを持つトランジスタ
とする構成にしたものである。したがって、２つのＭＯ
Ｓトランジスタのしきい値電圧を任意の値に設定するこ
とができるので、参照電圧の電圧値を任意の値に設定す
ることができる。
【００３４】また、本発明の実施態様によれば、本発明
は前記フローティングゲートを有するＭＯＳトランジス
タのフローティングゲートに注入する電荷量を制御する
ことによりしきい値電圧の設定を変更する手段をさらに
有している。
は前記フローティングゲートを有するＭＯＳトランジス
タのフローティングゲートに注入する電荷量を制御する
ことによりしきい値電圧の設定を変更する手段をさらに
有している。
【００３５】本発明は、フローティングゲートに注入す
る電荷量を制御するための手段をさらに有する構成とし
たので、参照電圧の電圧値を製造後や出荷後などにも自
由に再設定することができる。
る電荷量を制御するための手段をさらに有する構成とし
たので、参照電圧の電圧値を製造後や出荷後などにも自
由に再設定することができる。
【００３６】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００３７】（第１の実施形態）先ず、本発明の第１の
実施形態について図面を参照して説明する。
実施形態について図面を参照して説明する。
【００３８】図１は本発明の第１の実施形態の参照電圧
発生回路の回路図である。図３中と同番号は同じ構成要
素を示す。
発生回路の回路図である。図３中と同番号は同じ構成要
素を示す。
【００３９】本実施形態の参照電圧発生回路は、図３の
従来の参照電圧発生回路に対して、ＮチャネルＭＯＳト
ランジスタ４５、４６をそれぞれフローティングゲート
を有するＮチャネルＭＯＳトランジスタ５、６に置き換
えたものである。
従来の参照電圧発生回路に対して、ＮチャネルＭＯＳト
ランジスタ４５、４６をそれぞれフローティングゲート
を有するＮチャネルＭＯＳトランジスタ５、６に置き換
えたものである。
【００４０】ここで、フローティングゲートを有するＮ
チャネルＭＯＳトランジスタ５、６のしきい値電圧はそ
れぞれ異なる値となるように設定されていて、それぞれ
のしきい値をＶＴ5、ＶＴ6とする。
チャネルＭＯＳトランジスタ５、６のしきい値電圧はそ
れぞれ異なる値となるように設定されていて、それぞれ
のしきい値をＶＴ5、ＶＴ6とする。
【００４１】次に、本実施形態の動作について図１を参
照して詳細に説明する。
照して詳細に説明する。
【００４２】本実施形態の動作は、図３の従来例におい
て説明したものと同様であり、異なる点は参照電圧（Ｖ
ＲＥＦ）には、フローティングゲートを有するＮチャネ
ルＭＯＳトランジスタ５、６のしきい値電圧の差電圧│
ＶＴ6│−│ＶＴ5│が出力されることである。
て説明したものと同様であり、異なる点は参照電圧（Ｖ
ＲＥＦ）には、フローティングゲートを有するＮチャネ
ルＭＯＳトランジスタ５、６のしきい値電圧の差電圧│
ＶＴ6│−│ＶＴ5│が出力されることである。
【００４３】そして、フローティングゲートを有するＭ
ＯＳトランジスタのしきい値電圧はフローティングゲー
トに注入する電荷の量により変化するため、しきい値電
圧の電圧値ＶＴ6、ＶＴ5の値は自由に設定することがで
きるのでその差電圧となる参照電圧の値も任意の値に設
定することができる。 （第２の実施形態）次に本発明の第２の実施形態につい
て図面を参照して説明する。
ＯＳトランジスタのしきい値電圧はフローティングゲー
トに注入する電荷の量により変化するため、しきい値電
圧の電圧値ＶＴ6、ＶＴ5の値は自由に設定することがで
きるのでその差電圧となる参照電圧の値も任意の値に設
定することができる。 （第２の実施形態）次に本発明の第２の実施形態につい
て図面を参照して説明する。
【００４４】図２は本発明の第２実施形態の参照電圧発
生回路の回路図である。
生回路の回路図である。
【００４５】本実施形態の参照電圧発生回路は、図１に
示した第１の実施形態の参照電圧発生回路に対して、フ
ローティングゲートを有するＮチャネルＭＯＳトランジ
スタ５、６のフローティングゲートの電荷の注入量を設
定するために、ＮチャネルＭＯＳトランジスタ３６〜３
８および電圧切換回路３１〜３５を設け、しきい値設定
制御回路２６を接続するようにしたものである。Ｎチャ
ネルＭＯＳトランジスタ３８は、ＰチャネルＭＯＳトラ
ンジスタ１３のドレインとフローティングゲートを有す
るＮチャネルＭＯＳトランジスタ５のドレインとの間に
設けられ、ゲートにはしきい値設定信号（ＶＴＳＥＴ）
が印加されている。
示した第１の実施形態の参照電圧発生回路に対して、フ
ローティングゲートを有するＮチャネルＭＯＳトランジ
スタ５、６のフローティングゲートの電荷の注入量を設
定するために、ＮチャネルＭＯＳトランジスタ３６〜３
８および電圧切換回路３１〜３５を設け、しきい値設定
制御回路２６を接続するようにしたものである。Ｎチャ
ネルＭＯＳトランジスタ３８は、ＰチャネルＭＯＳトラ
ンジスタ１３のドレインとフローティングゲートを有す
るＮチャネルＭＯＳトランジスタ５のドレインとの間に
設けられ、ゲートにはしきい値設定信号（ＶＴＳＥＴ）
が印加されている。
【００４６】しきい値設定信号（ＶＴＳＥＴ）は、フロ
ーティングゲートを有するＮチャネルＭＯＳトランジス
タ５、６のしきい値電圧を設定する際にはＬとなり参照
電圧を生成する動作が行われる際にはＶＰＰレベル（Ｎ
チャネルＭＯＳトランジスタ３６、３７、３８が十分に
オンするのに必要な電圧）となる信号である。
ーティングゲートを有するＮチャネルＭＯＳトランジス
タ５、６のしきい値電圧を設定する際にはＬとなり参照
電圧を生成する動作が行われる際にはＶＰＰレベル（Ｎ
チャネルＭＯＳトランジスタ３６、３７、３８が十分に
オンするのに必要な電圧）となる信号である。
【００４７】ＮチャネルＭＯＳトランジスタ３６、３７
は、それぞれフローティングゲートを有するＮチャネル
ＭＯＳトランジスタ５、６のゲートとドレインとの間に
設けられ、ゲートにはしきい値設定信号（ＶＴＳＥＴ）
が印加されている。
は、それぞれフローティングゲートを有するＮチャネル
ＭＯＳトランジスタ５、６のゲートとドレインとの間に
設けられ、ゲートにはしきい値設定信号（ＶＴＳＥＴ）
が印加されている。
【００４８】しきい値電圧を設定する際には、しきい値
設定信号がＬとなることによりＮチャネルＭＯＳトラン
ジスタ３６、３７、３８はオフとなり、フローティング
ゲートを有するＮチャネルＭＯＳトランジスタ５、６の
ゲートとドレイン間は非接続状態となり、ＰチャネルＭ
ＯＳトランジスタ１３とフローティングゲートを有する
ＮチャネルＭＯＳトランジスタ５の間も非接続状態とな
る。
設定信号がＬとなることによりＮチャネルＭＯＳトラン
ジスタ３６、３７、３８はオフとなり、フローティング
ゲートを有するＮチャネルＭＯＳトランジスタ５、６の
ゲートとドレイン間は非接続状態となり、ＰチャネルＭ
ＯＳトランジスタ１３とフローティングゲートを有する
ＮチャネルＭＯＳトランジスタ５の間も非接続状態とな
る。
【００４９】そして、参照電圧を生成する通常の動作の
際には、しきい値設定信号がＶＰＰレベルとなることに
よりＮチャネルＭＯＳトランジスタ３６、３７、３８は
オンとなり、図１の参照電圧発生回路と同様な動作が行
われる。
際には、しきい値設定信号がＶＰＰレベルとなることに
よりＮチャネルＭＯＳトランジスタ３６、３７、３８は
オンとなり、図１の参照電圧発生回路と同様な動作が行
われる。
【００５０】また、しきい値設定制御回路２６は、書込
回路２７、消去回路２８、読出回路２９とから構成され
ている。
回路２７、消去回路２８、読出回路２９とから構成され
ている。
【００５１】書込回路２７、消去回路２８、読出回路２
９はそれぞれ、書き込み時、消去時、読み出し時のそれ
ぞれのモード時に切換回路３１〜３５に対して所定の電
圧を出力させるような制御を行う。
９はそれぞれ、書き込み時、消去時、読み出し時のそれ
ぞれのモード時に切換回路３１〜３５に対して所定の電
圧を出力させるような制御を行う。
【００５２】そして、切換回路３１はＮチャネルＭＯＳ
トランジスタ５、６のドレインに電圧を印加し、切換回
路３２はＮチャネルＭＯＳトランジスタ５のゲートに電
圧を印加し、切換回路３３はＮチャネルＭＯＳトランジ
スタ６のゲートに電圧を印加し、切換回路３４はＮチャ
ネルＭＯＳトランジスタ６のソースに電圧を印加し、切
換回路３５はＮチャネルＭＯＳトランジスタ５のソース
に電圧を印加する。
トランジスタ５、６のドレインに電圧を印加し、切換回
路３２はＮチャネルＭＯＳトランジスタ５のゲートに電
圧を印加し、切換回路３３はＮチャネルＭＯＳトランジ
スタ６のゲートに電圧を印加し、切換回路３４はＮチャ
ネルＭＯＳトランジスタ６のソースに電圧を印加し、切
換回路３５はＮチャネルＭＯＳトランジスタ５のソース
に電圧を印加する。
【００５３】また、切換回路３４は、しきい値設定信号
がＶＰＰレベルとなる通常動作時には、ＧＮＤレベルの
電位を出力しフローティングゲートを有するＮチャネル
ＭＯＳトランジスタ６のソースに印加する。そのため、
本実施形態ではフローティングゲートを有するＮチャネ
ルＭＯＳトランジスタ６のソースをＧＮＤに接続する必
要がない。
がＶＰＰレベルとなる通常動作時には、ＧＮＤレベルの
電位を出力しフローティングゲートを有するＮチャネル
ＭＯＳトランジスタ６のソースに印加する。そのため、
本実施形態ではフローティングゲートを有するＮチャネ
ルＭＯＳトランジスタ６のソースをＧＮＤに接続する必
要がない。
【００５４】書込回路２７、消去回路２８、読出回路２
９が行う制御により切換回路３１〜３５がそれぞれのモ
ードにおいて出力する電圧の一例を下記の表１に示す。
９が行う制御により切換回路３１〜３５がそれぞれのモ
ードにおいて出力する電圧の一例を下記の表１に示す。
【００５５】
【表１】 次に、本実施形態の動作について図２を参照して説明す
る。
る。
【００５６】先ず、参照電圧発生回路をしきち値電圧の
設定状態とするためにしきい値設定信号をＶＰＰレベル
からＬレベルとする。
設定状態とするためにしきい値設定信号をＶＰＰレベル
からＬレベルとする。
【００５７】そして、しきい値設定制御回路２６により
以下の制御が行われる。
以下の制御が行われる。
【００５８】フローティングゲートを有するＮチャネル
ＭＯＳトランジスタ５、６のしきい値電圧を高くするた
めには、書き込み用の電圧を選択し、それぞれのゲート
に１２Ｖ、ドレインに６Ｖ、ソースにグランド（ＧＮ
Ｄ）レベルが印加されるようにする。
ＭＯＳトランジスタ５、６のしきい値電圧を高くするた
めには、書き込み用の電圧を選択し、それぞれのゲート
に１２Ｖ、ドレインに６Ｖ、ソースにグランド（ＧＮ
Ｄ）レベルが印加されるようにする。
【００５９】同様に、しきい値電圧を低くするために
は、消去用の電圧をフローティングゲートを有するＮチ
ャネルＭＯＳトランジスタ５、６のそれぞれのゲート、
ドレイン、ソースに出力するようにする。
は、消去用の電圧をフローティングゲートを有するＮチ
ャネルＭＯＳトランジスタ５、６のそれぞれのゲート、
ドレイン、ソースに出力するようにする。
【００６０】これにより、フローティングゲートを有す
るＮチャネルＭＯＳトランジスタ５、６のしきい値電圧
を可変にすることができる。
るＮチャネルＭＯＳトランジスタ５、６のしきい値電圧
を可変にすることができる。
【００６１】また、しきい値電圧を読み出して検証する
ためには、読み出し用の電圧をフローティングゲートを
有するＮチャネルＭＯＳトランジスタ５、６のそれぞれ
のゲート、ドレイン、ソースに出力するようにする。そ
して、図には示されていないがセンスアンプ等を用いる
ことにより読み出された電圧値の検証を行う。
ためには、読み出し用の電圧をフローティングゲートを
有するＮチャネルＭＯＳトランジスタ５、６のそれぞれ
のゲート、ドレイン、ソースに出力するようにする。そ
して、図には示されていないがセンスアンプ等を用いる
ことにより読み出された電圧値の検証を行う。
【００６２】ここで、１２Ｖ、６Ｖという電圧値は一例
であり他の電圧値を用いても同様の動作を行うことがで
きる。
であり他の電圧値を用いても同様の動作を行うことがで
きる。
【００６３】また、フローティングゲートを有するＮチ
ャネルＭＯＳトランジスタ５、６の両方のしきい値電圧
を同時に変更する必要はなく、どちらか一方のみを変化
させても所望の参照電圧を生成することができる。
ャネルＭＯＳトランジスタ５、６の両方のしきい値電圧
を同時に変更する必要はなく、どちらか一方のみを変化
させても所望の参照電圧を生成することができる。
【００６４】そして最後に、参照電圧発生回路を通常動
作状態とするためにしきい値設定信号をＬからＶＰＰレ
ベルとする。
作状態とするためにしきい値設定信号をＬからＶＰＰレ
ベルとする。
【００６５】本実施形態の参照電圧発生回路は、上記第
１の実施形態の参照電圧発生回路と同様な効果を有する
とともに、フローティングゲートを有するＮチャネルＭ
ＯＳトランジスタ５、６のしきい値電圧を可変すること
ができるため、出力される参照電圧の電圧値の再設定を
行うことができる。
１の実施形態の参照電圧発生回路と同様な効果を有する
とともに、フローティングゲートを有するＮチャネルＭ
ＯＳトランジスタ５、６のしきい値電圧を可変すること
ができるため、出力される参照電圧の電圧値の再設定を
行うことができる。
【００６６】ここまでにおいて、第１および第２の実施
形態について図面を用いて説明してきたが、本発明はこ
れに限定されるものでなく、しきい値の異なる２つのＭ
ＯＳトランジスタのしきい値電圧差を参照電圧として出
力する参照電圧回路において、その２つのＭＯＳトラン
ジスタのうち少なくともいずれか一方がフローティング
ゲートを有するトランジスタであるならばどのようなも
のでもかまわない。
形態について図面を用いて説明してきたが、本発明はこ
れに限定されるものでなく、しきい値の異なる２つのＭ
ＯＳトランジスタのしきい値電圧差を参照電圧として出
力する参照電圧回路において、その２つのＭＯＳトラン
ジスタのうち少なくともいずれか一方がフローティング
ゲートを有するトランジスタであるならばどのようなも
のでもかまわない。
【００６７】また、本発明は、第１および第２の実施形
態の回路構成に限定されるものなく、導電型を逆にし、
電圧電圧とグランドとを入れ替えても成立するものであ
る。さらに、本発明は第２の実施形態で説明したしきい
値設定方法に限定されるものでなく、例えば紫外線を照
射する等の他のしきい値設定方法を用いることも可能で
ある。
態の回路構成に限定されるものなく、導電型を逆にし、
電圧電圧とグランドとを入れ替えても成立するものであ
る。さらに、本発明は第２の実施形態で説明したしきい
値設定方法に限定されるものでなく、例えば紫外線を照
射する等の他のしきい値設定方法を用いることも可能で
ある。
【００６８】
【発明の効果】以上説明したように本発明によれば、参
照電圧を可変することができるという効果を有する。
照電圧を可変することができるという効果を有する。
【図１】本発明の第１の実施形態の参照電圧発生回路の
回路図である。
回路図である。
【図２】本発明の第２の実施形態の参照電圧発生回路の
回路図である。
回路図である。
【図３】従来の参照電圧発生回路の回路図である。
１ 抵抗 ５、６ フローティングゲートを有するＮチャネルＭＯ
Ｓトランジスタ １１〜１３ ＰチャネルＭＯＳトランジスタ ２１〜２４ ＮチャネルＭＯＳトランジスタ ２６ しきい値設定制御回路 ２７ 書込回路 ２８ 消去回路 ２９ 読出回路 ３１〜３５ 切換回路 ３６〜３８ ＮチャネルＭＯＳトランジスタ ４５、４６ ＮチャネルＭＯＳトランジスタ
Ｓトランジスタ １１〜１３ ＰチャネルＭＯＳトランジスタ ２１〜２４ ＮチャネルＭＯＳトランジスタ ２６ しきい値設定制御回路 ２７ 書込回路 ２８ 消去回路 ２９ 読出回路 ３１〜３５ 切換回路 ３６〜３８ ＮチャネルＭＯＳトランジスタ ４５、４６ ＮチャネルＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/04 (56)参考文献 特開 平５−119859（ＪＰ，Ａ) 特開 平２−90307（ＪＰ，Ａ) 特開 平７−50563（ＪＰ，Ａ) 特開 平１−296491（ＪＰ，Ａ) 特開 昭61−21515（ＪＰ，Ａ) 特開 平２−245810（ＪＰ，Ａ) 特開 平２−245913（ＪＰ，Ａ) 特開 平８−211953（ＪＰ，Ａ) 実開 昭60−1018（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/24 G05F 3/26
Claims (5)
- 【請求項１】 ゲートがドレインに接続されフローティ
ングゲートを有するＭＯＳトランジスタを少なくとも１
つ有し、前記フローティングゲートに注入する電荷量を
制御することにより前記フローティングゲートを有する
ＭＯＳトランジスタのしきい値電圧を任意に設定および
変更する手段によって、参照電圧を任意に設定および変
更可能とした参照電圧発生回路において、 前記しきい値電圧を設定および変更する手段は、 前記フローティングゲートを有するＭＯＳトランジスタ
と他の回路を非接続状態とするためおよび前記フローテ
ィングゲートを有するＭＯＳトランジスタの前記ゲート
とドレインの間を非接続状態とするための複数のスイッ
チと、 前記フローティングゲートを有するＭＯＳトランジスタ
のゲート、ソース、ドレインに所定の電圧を印加するこ
とにより書き込み、消去、読み出しのそれぞれのモード
に切り換えることのできる複数の切換回路と、 前記書き込み、消去、読み出しのそれぞれのモードに対
応して前記複数の切換回路が出力する電圧を制御する、
書込回路、消去回路、読出回路から構成されたしきい値
設定制御回路とから構成されていることを特徴とする参
照電圧発生回路。 - 【請求項２】 前記フローティングゲートを有するＭＯ
Ｓトランジスタの前記しきい値電圧を設定および変更す
る手段において、 前記しきい値電圧を高くする場合は、前記しきい値設定
制御回路の前記書込回路が行う制御により前記フローテ
ィングゲートへの電荷の注入を行い、 前記しきい値電圧を低くする場合は、前記しきい値設定
制御回路の前記消去回路が行う制御により前記フローテ
ィングゲートからの電荷の引き抜きを行い、 前記しきい値電圧を読み出す場合は、前記しきい値設定
制御回路の前記読出回路が行う制御により前記しきい値
電圧を読み出すことを特徴とする請求項１に記載の参照
電圧発生回路。 - 【請求項３】 ゲートがドレインに接続された第１のＭ
ＯＳトランジスタと、 ゲートがドレインに接続され、前記第１のＭＯＳトラン
ジスタのしきい値電圧と異なるしきい値電圧を有する第
２のＭＯＳトランジスタと、 前記第１および第２のＭＯＳトランジスタにそれぞれ電
流値がほぼ同一の電流を流すことのできるカレントミラ
ー回路とをさらに有し、 前記第１のＭＯＳトランジスタのソース電圧を前記参照
電圧として出力する請求項１または２記載の参照電圧発
生回路。 - 【請求項４】 予め定められた一定の電流値の電流を発
生させる第１の定電流源と、 ゲートがドレインに接続され、前記第１の定電流源によ
り発生した電流がドレインとソースとの間を流れる第１
のＭＯＳトランジスタと、 ゲートがドレインに接続され、ソースがグランドに接続
され、前記第１のＭＯＳトランジスタのしきい値電圧と
異なるしきい値電圧を有する第２のＭＯＳトランジスタ
と、 一方の端子が前記第１および前記第２のＭＯＳトランジ
スタのそれぞれのドレインと共通に接続され、他方の端
子が電源電圧に接続され、前記第１の定電流源が発生さ
せる電流のほぼ２倍の電流値の電流を発生させる第２の
定電流源とをさらに有し、 前記第１のＭＯＳトランジスタのソース電圧を前記参照
電圧として出力する請求項１または２記載の参照電圧発
生回路。 - 【請求項５】 予め定められた一定の電流値の電流を発
生させる第１の定電流源と、 ゲートがドレインに接続され、前記第１の定電流源によ
り発生した電流がソースとドレインとの間を流れる第１
のＭＯＳトランジスタと、 ゲートがドレインに接続され、ソースが電源電圧に接続
され、前記第１のＭＯＳトランジスタのしきい値電圧と
異なるしきい値電圧を有する第２のＭＯＳトランジスタ
と、 一方の端子が前記第１および前記第２のＭＯＳトランジ
スタのそれぞれのドレインと共通に接続され、他方の端
子がグランドに接続され、前記第１の定電流源が発生さ
せる電流のほぼ２倍の電流値の電流を発生させる第２の
定電流源とをさらに有し、 前記第１のＭＯＳトランジスタのソース電圧を前記参照
電圧として出力する請求項１または２記載の参照電圧発
生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1566798A JP3139542B2 (ja) | 1998-01-28 | 1998-01-28 | 参照電圧発生回路 |
| KR1019990001875A KR100326824B1 (ko) | 1998-01-28 | 1999-01-22 | 부동 게이트를 갖는 ｍｏｓ 트랜지스터를 구비한 기준전압 발생회로 |
| US09/236,331 US6215352B1 (en) | 1998-01-28 | 1999-01-25 | Reference voltage generating circuit with MOS transistors having a floating gate |
| CNB991017099A CN1169155C (zh) | 1998-01-28 | 1999-01-28 | 具有浮动栅极的金属氧化物半导体晶体管的参考电压发生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1566798A JP3139542B2 (ja) | 1998-01-28 | 1998-01-28 | 参照電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11212660A JPH11212660A (ja) | 1999-08-06 |
| JP3139542B2 true JP3139542B2 (ja) | 2001-03-05 |
Family
ID=11895103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1566798A Expired - Fee Related JP3139542B2 (ja) | 1998-01-28 | 1998-01-28 | 参照電圧発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6215352B1 (ja) |
| JP (1) | JP3139542B2 (ja) |
| KR (1) | KR100326824B1 (ja) |
| CN (1) | CN1169155C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101890309B1 (ko) * | 2016-10-18 | 2018-08-24 | 히트러너 주식회사 | 해충 퇴치기 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6552603B2 (en) * | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US6870764B2 (en) * | 2003-01-21 | 2005-03-22 | Xicor Corporation | Floating gate analog voltage feedback circuit |
| US6768371B1 (en) | 2003-03-20 | 2004-07-27 | Ami Semiconductor, Inc. | Stable floating gate voltage reference using interconnected current-to-voltage and voltage-to-current converters |
| US7429888B2 (en) * | 2004-01-05 | 2008-09-30 | Intersil Americas, Inc. | Temperature compensation for floating gate circuits |
| US7295049B1 (en) * | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US7332976B1 (en) * | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| JP2007294846A (ja) * | 2006-03-31 | 2007-11-08 | Ricoh Co Ltd | 基準電圧発生回路及びそれを用いた電源装置 |
| US7737724B2 (en) * | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8111577B2 (en) | 2007-04-17 | 2012-02-07 | Cypress Semiconductor Corporation | System comprising a state-monitoring memory element |
| US8040266B2 (en) * | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| JP2009141640A (ja) * | 2007-12-06 | 2009-06-25 | Seiko Instruments Inc | 電源切換回路 |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8188785B2 (en) * | 2010-02-04 | 2012-05-29 | Semiconductor Components Industries, Llc | Mixed-mode circuits and methods of producing a reference current and a reference voltage |
| US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
| US8680840B2 (en) * | 2010-02-11 | 2014-03-25 | Semiconductor Components Industries, Llc | Circuits and methods of producing a reference current or voltage |
| US9411348B2 (en) * | 2010-04-13 | 2016-08-09 | Semiconductor Components Industries, Llc | Programmable low-dropout regulator and methods therefor |
| CN101814829B (zh) * | 2010-04-22 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 电荷泵电路的参考电压产生电路及电荷泵电路 |
| CN103886903B (zh) * | 2012-12-21 | 2017-11-03 | 华邦电子股份有限公司 | 用以产生参考电流的参考单元电路以及方法 |
| US10248177B2 (en) * | 2015-05-22 | 2019-04-02 | Advanced Micro Devices, Inc. | Droop detection and regulation for processor tiles |
| KR102583770B1 (ko) * | 2016-09-12 | 2023-10-06 | 삼성디스플레이 주식회사 | 메모리 트랜지스터 및 이를 갖는 표시장치 |
| US10782723B1 (en) | 2019-11-01 | 2020-09-22 | Analog Devices International Unlimited Company | Reference generator using fet devices with different gate work functions |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2818085C2 (de) * | 1977-04-26 | 1986-05-22 | Kabushiki Kaisha Suwa Seikosha, Shinjuku, Tokio/Tokyo | Spannungsmeßschaltung |
| JPS59212927A (ja) | 1983-05-18 | 1984-12-01 | Mitsubishi Electric Corp | 定電圧発生回路 |
| JPS601018A (ja) | 1983-06-20 | 1985-01-07 | Mitsubishi Electric Corp | 自動車用空気調和装置 |
| JPS6121515A (ja) | 1984-09-28 | 1986-01-30 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01296491A (ja) | 1988-05-25 | 1989-11-29 | Hitachi Ltd | 基準電圧発生回路 |
| JP2637791B2 (ja) | 1988-09-28 | 1997-08-06 | 日本電気株式会社 | ブログラマブル基準電圧発生器 |
| JPH02245913A (ja) | 1989-03-20 | 1990-10-01 | Mitsubishi Electric Corp | 定電圧発生回路 |
| JPH02245810A (ja) | 1989-03-20 | 1990-10-01 | Hitachi Ltd | 基準電圧発生回路 |
| US5218571A (en) * | 1990-05-07 | 1993-06-08 | Cypress Semiconductor Corporation | EPROM source bias circuit with compensation for processing characteristics |
| JPH05119859A (ja) | 1991-10-24 | 1993-05-18 | Sony Corp | 基準電圧発生回路 |
| FR2703526B1 (fr) | 1993-04-02 | 1995-05-19 | Gemplus Card Int | Circuit de déclenchement automatique. |
| JPH08211953A (ja) | 1995-01-31 | 1996-08-20 | Nkk Corp | 半導体レギュレータ装置 |
| US5629893A (en) * | 1995-05-12 | 1997-05-13 | Advanced Micro Devices, Inc. | System for constant field erasure in a flash EPROM |
| JP2780674B2 (ja) | 1995-06-20 | 1998-07-30 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
-
1998
- 1998-01-28 JP JP1566798A patent/JP3139542B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-22 KR KR1019990001875A patent/KR100326824B1/ko not_active IP Right Cessation
- 1999-01-25 US US09/236,331 patent/US6215352B1/en not_active Expired - Lifetime
- 1999-01-28 CN CNB991017099A patent/CN1169155C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101890309B1 (ko) * | 2016-10-18 | 2018-08-24 | 히트러너 주식회사 | 해충 퇴치기 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1169155C (zh) | 2004-09-29 |
| KR19990068062A (ko) | 1999-08-25 |
| JPH11212660A (ja) | 1999-08-06 |
| US6215352B1 (en) | 2001-04-10 |
| CN1228597A (zh) | 1999-09-15 |
| KR100326824B1 (ko) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139542B2 (ja) | 参照電圧発生回路 | |
| JP3247402B2 (ja) | 半導体装置及び不揮発性半導体記憶装置 | |
| KR930009148B1 (ko) | 전원전압 조정회로 | |
| US5706240A (en) | Voltage regulator for memory device | |
| KR100335496B1 (ko) | 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로 | |
| US5027053A (en) | Low power VCC /2 generator | |
| JP4854393B2 (ja) | 電圧発生回路 | |
| KR0141466B1 (ko) | 내부 강압회로 | |
| US6466059B1 (en) | Sense amplifier for low voltage memories | |
| US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
| JP3450629B2 (ja) | 負電圧検知回路及び不揮発性半導体記憶装置 | |
| JP3866481B2 (ja) | 半導体集積回路 | |
| KR0141157B1 (ko) | 기준전압발생회로 | |
| JP4284343B2 (ja) | 半導体集積回路 | |
| JP2933070B2 (ja) | チャ−ジポンプ回路 | |
| JPH07220484A (ja) | 電圧変換装置 | |
| KR100293012B1 (ko) | 반도체장치및그의입력회로와출력회로 | |
| US6097179A (en) | Temperature compensating compact voltage regulator for integrated circuit device | |
| US6815998B1 (en) | Adjustable-ratio global read-back voltage generator | |
| JP3278673B2 (ja) | 定電圧発生回路 | |
| EP0651311A2 (en) | Self-exciting constant current circuit | |
| JPH08148580A (ja) | 半導体集積回路装置 | |
| KR100276189B1 (ko) | 반도체 집적 회로 | |
| KR100525923B1 (ko) | 플래쉬 메모리 장치용 전압 생성기 | |
| JP2871309B2 (ja) | 電源電圧検知回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |