JP3132400B2 - Ｉｃテスタ用プローブカード - Google Patents
Ｉｃテスタ用プローブカードInfo
- Publication number
- JP3132400B2 JP3132400B2 JP08278908A JP27890896A JP3132400B2 JP 3132400 B2 JP3132400 B2 JP 3132400B2 JP 08278908 A JP08278908 A JP 08278908A JP 27890896 A JP27890896 A JP 27890896A JP 3132400 B2 JP3132400 B2 JP 3132400B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- main surface
- substrate
- circuit
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣ（集積回
路）テスタ用のプローブカードに関し、特にカード本体
を構成する半導体基板にプローブとしての突起電極とテ
スト回路とを設けると共にテスト回路に関する配線長を
短縮することによりプローブ配置の自由度を向上させる
と共に高精度の測定を可能にしたものである。
路）テスタ用のプローブカードに関し、特にカード本体
を構成する半導体基板にプローブとしての突起電極とテ
スト回路とを設けると共にテスト回路に関する配線長を
短縮することによりプローブ配置の自由度を向上させる
と共に高精度の測定を可能にしたものである。
【０００２】
【従来の技術】従来、ＩＣテスタとしては、テストヘッ
ドのテストボードに図８に示すようなプローブカード１
０を装着してウェハ状態のＬＳＩ（大規模集積回路）を
試験するものが知られている。
ドのテストボードに図８に示すようなプローブカード１
０を装着してウェハ状態のＬＳＩ（大規模集積回路）を
試験するものが知られている。
【０００３】図９は、被試験ウェハ２０を示すもので、
ウェハ表面には複数のＬＳＩチップ領域２２が形成され
ている。図８において、２２Ｓは、１つのＬＳＩチップ
領域２２の輪郭を表わす。プローブカード１０の一方の
主表面には、細長い針状の多数のプローブ１０ａがＬＳ
Ｉチップ領域２２の４辺に対応してリング状に配置され
ている。
ウェハ表面には複数のＬＳＩチップ領域２２が形成され
ている。図８において、２２Ｓは、１つのＬＳＩチップ
領域２２の輪郭を表わす。プローブカード１０の一方の
主表面には、細長い針状の多数のプローブ１０ａがＬＳ
Ｉチップ領域２２の４辺に対応してリング状に配置され
ている。
【０００４】テストヘッドには、ピンエレクトロニクス
と呼ばれるテスト回路が設けられている。テストヘッド
のテストボードにプローブカード１０を装着すると、各
プローブ１０ａは、テストボード上の対応する配線を介
してテストヘッドのテスト回路に接続される。
と呼ばれるテスト回路が設けられている。テストヘッド
のテストボードにプローブカード１０を装着すると、各
プローブ１０ａは、テストボード上の対応する配線を介
してテストヘッドのテスト回路に接続される。
【０００５】ウェハ状態のＬＳＩを試験する際には、図
９に示すように被試験ウェハ２０内の所望のＬＳＩチッ
プ領域２２の上方にプローブカード１０を各プローブ１
０ａがウェハ面に対向するように配置する。そして、プ
ローブカード１０を矢印Ａ方向に降下させて各プローブ
１０ａを領域２２内の対応するボンディングパッド２２
ａに図１０に示すように接触させ、このような接触状態
において各種の測定を行なう。
９に示すように被試験ウェハ２０内の所望のＬＳＩチッ
プ領域２２の上方にプローブカード１０を各プローブ１
０ａがウェハ面に対向するように配置する。そして、プ
ローブカード１０を矢印Ａ方向に降下させて各プローブ
１０ａを領域２２内の対応するボンディングパッド２２
ａに図１０に示すように接触させ、このような接触状態
において各種の測定を行なう。
【０００６】
【発明が解決しようとする課題】上記した従来のプロー
ブカードによると、各プローブ１０ａが細長い針状であ
るため、プローブ配置は、列状又はリング状に制限され
る。また、プローブ間隔は、１００μｍ程度に制限され
る。
ブカードによると、各プローブ１０ａが細長い針状であ
るため、プローブ配置は、列状又はリング状に制限され
る。また、プローブ間隔は、１００μｍ程度に制限され
る。
【０００７】その上、各ボンディングパッド２２ａから
テスト回路までの配線長は、テストボード、プローブカ
ード１０等のサイズで決まる所定の長さより小さくでき
ず、高精度の測定（例えば交流タイミング、電圧等の測
定）に限界が生ずる。
テスト回路までの配線長は、テストボード、プローブカ
ード１０等のサイズで決まる所定の長さより小さくでき
ず、高精度の測定（例えば交流タイミング、電圧等の測
定）に限界が生ずる。
【０００８】この発明の目的は、プローブ配置の自由度
が大きく、しかも高精度の測定が可能なＩＣテスタ用プ
ローブカードを提供することにある。
が大きく、しかも高精度の測定が可能なＩＣテスタ用プ
ローブカードを提供することにある。
【０００９】
【課題を解決するための手段】この発明に係る第１のＩ
Ｃテスタ用プローブカードは、半導体基板からなるカー
ド本体と、 前記半導体基板の一方の主表面に集積回路と
して形成されたテスト回路と、 前記半導体基板の一方の
主表面に形成され、前記テスト回路に接続されたプロー
ブ用の複数の突起電極と、 前記半導体基板の一方の主表
面に形成され、前記テスト回路に接続された複数の端子
電極層と、 前記半導体基板を貫通して形成され、前記複
数の端子電極層を前記半導体基板の他方の主表面にそれ
ぞれ導出する複数の配線とを備えたものである。第１の
ＩＣテスタ用プローブカードにあっては、前記カード本
体を支持するための支持基板を更に設け、前記支持基板
の一方の主表面が前記半導体基板の他方の主表面に重な
るように前記支持基板及び前記半導体基板を対向配置す
ると共に前記支持基板の一方の主表面に形成された複数
の配線層に対して前記半導体基板の他方の主表面に導出
された複数の配線をそれぞれ半田層を介して接続する構
成にしてもよい。第１のＩＣテスタ用プローブカードに
よれば、プローブが半導体基板上に突起電極として形成
されるので、プローブをＬＳＩチップ領域内の被測定部
等に対応して自由に配置可能であり、しかもプローブ間
隔を従来より小さくすることができる。また、半導体基
板の一方の主表面にプローブ用の複数の突起電極と、こ
れらの突起電極に接続されたテスト回路とを形成したの
で、突起電極からテスト回路までの配線長を短縮するこ
とができると共に、テスト回路に接続された複数の端子
電極層を複数の貫通配線により半導体基板の他方の主表
面に導出したり、導出した複数の貫通配線を支持基板の
一方の主表面にて複数の配線層に半田層を介して接続し
たりしたので、テスト回路からＩＣテスタケーブルまで
の配線長を短縮することができ、高精度の測定が可能と
なる。
Ｃテスタ用プローブカードは、半導体基板からなるカー
ド本体と、 前記半導体基板の一方の主表面に集積回路と
して形成されたテスト回路と、 前記半導体基板の一方の
主表面に形成され、前記テスト回路に接続されたプロー
ブ用の複数の突起電極と、 前記半導体基板の一方の主表
面に形成され、前記テスト回路に接続された複数の端子
電極層と、 前記半導体基板を貫通して形成され、前記複
数の端子電極層を前記半導体基板の他方の主表面にそれ
ぞれ導出する複数の配線とを備えたものである。第１の
ＩＣテスタ用プローブカードにあっては、前記カード本
体を支持するための支持基板を更に設け、前記支持基板
の一方の主表面が前記半導体基板の他方の主表面に重な
るように前記支持基板及び前記半導体基板を対向配置す
ると共に前記支持基板の一方の主表面に形成された複数
の配線層に対して前記半導体基板の他方の主表面に導出
された複数の配線をそれぞれ半田層を介して接続する構
成にしてもよい。第１のＩＣテスタ用プローブカードに
よれば、プローブが半導体基板上に突起電極として形成
されるので、プローブをＬＳＩチップ領域内の被測定部
等に対応して自由に配置可能であり、しかもプローブ間
隔を従来より小さくすることができる。また、半導体基
板の一方の主表面にプローブ用の複数の突起電極と、こ
れらの突起電極に接続されたテスト回路とを形成したの
で、突起電極からテスト回路までの配線長を短縮するこ
とができると共に、テスト回路に接続された複数の端子
電極層を複数の貫通配線により半導体基板の他方の主表
面に導出したり、導出した複数の貫通配線を支持基板の
一方の主表面にて複数の配線層に半田層を介して接続し
たりしたので、テスト回路からＩＣテスタケーブルまで
の配線長を短縮することができ、高精度の測定が可能と
なる。
【００１０】この発明に係る第２のＩＣテスタ用プロー
ブカードは、 半導体基板からなるカード本体と、 前記半
導体基板の一方の主表面に形成されたプローブ用の複数
の突起電極と、 前記半導体基板の他方の主表面に集積回
路として形成されたテスト回路と、 前記半導体基板の他
方の主表面に形成され、前記テスト回路に接続された複
数の端子電極層と、 前記半導体基板を貫通して形成さ
れ、前記複数の突起電極を前記テスト回路にそれぞれ接
続する複数の配線とを備えたものである。第２のＩＣテ
スタ用プローブカードにあっては、前記カード本体を支
持するための支持基板を更に設け、前記支持基板の一方
の主表面が前記半導体基板の他方の主表面に重なるよう
に前記支持基板及び前記半導体基板を対向配置すると共
に前記支持基板の一方の主表面に形成された複数の配線
層に対して前記半導体基板の他方の主表面に形成された
複数の端子電極層をそれぞれ半田層を介して接続する構
成にしてもよい。第２のＩＣテスタ用プローブカードに
よれば、プローブが半導体基板上に突起電極として形成
されるので、プローブをＬＳＩチップ領域内の被測定部
等に対応して自由に配置可能であり、しかもプローブ間
隔を従来より小さくすることができる。また、半導体基
板の一方の主表面にプローブ用の複数の突起電極を形成
すると共に半導体基板の他方の主表面にテスト回路を形
成し、複数の突起電極を複数の貫通配線によりテスト回
路に接続したので、突起電極からテスト回路までの配線
長を短縮することができ、しかも半導体基板の他方の主
表面にて複数の端子電極層をテスト回路に接続したり、
複数の端子電極層を支持基板の一方の主表面にて複数の
配線層に半田層を介して接続したりしたので、テスト回
路からＩＣテスタケーブルまでの配線長を短縮すること
ができ、高精度の測定が可能となる。
ブカードは、 半導体基板からなるカード本体と、 前記半
導体基板の一方の主表面に形成されたプローブ用の複数
の突起電極と、 前記半導体基板の他方の主表面に集積回
路として形成されたテスト回路と、 前記半導体基板の他
方の主表面に形成され、前記テスト回路に接続された複
数の端子電極層と、 前記半導体基板を貫通して形成さ
れ、前記複数の突起電極を前記テスト回路にそれぞれ接
続する複数の配線とを備えたものである。第２のＩＣテ
スタ用プローブカードにあっては、前記カード本体を支
持するための支持基板を更に設け、前記支持基板の一方
の主表面が前記半導体基板の他方の主表面に重なるよう
に前記支持基板及び前記半導体基板を対向配置すると共
に前記支持基板の一方の主表面に形成された複数の配線
層に対して前記半導体基板の他方の主表面に形成された
複数の端子電極層をそれぞれ半田層を介して接続する構
成にしてもよい。第２のＩＣテスタ用プローブカードに
よれば、プローブが半導体基板上に突起電極として形成
されるので、プローブをＬＳＩチップ領域内の被測定部
等に対応して自由に配置可能であり、しかもプローブ間
隔を従来より小さくすることができる。また、半導体基
板の一方の主表面にプローブ用の複数の突起電極を形成
すると共に半導体基板の他方の主表面にテスト回路を形
成し、複数の突起電極を複数の貫通配線によりテスト回
路に接続したので、突起電極からテスト回路までの配線
長を短縮することができ、しかも半導体基板の他方の主
表面にて複数の端子電極層をテスト回路に接続したり、
複数の端子電極層を支持基板の一方の主表面にて複数の
配線層に半田層を介して接続したりしたので、テスト回
路からＩＣテスタケーブルまでの配線長を短縮すること
ができ、高精度の測定が可能となる。
【００１１】この発明に係る第３のＩＣテスタ用プロー
ブカードは、 半導体基板からなるカード本体と、 前記半
導体基板の一方の主表面に集積回路として形成されたテ
スト回路と、 前記半導体基板の一方の主表面に形成さ
れ、前記テスト回路に接続されたプローブ用の複数の突
起電極と、 前記半導体基板の端面に終端するように前記
半導体基板の一方の主表面に形成され、前記テスト回路
に接続された複数の端子電極層と、 前記カード本体を支
持するための支持基板であって、一方の主表面に形成さ
れた凹部の底面に前記半導体基板の他方の主表面が装着
されたものと、 前記支持基板の凹部に内部から外部へ延
長するように形成され、前記半導体基板の端面側で前記
複数の端子電極層にそれぞれ接続された複数の配線層と
を備えたものである。第３のＩＣテスタ用プローブカー
ドによれば、プローブが半導体基板上に突起電極として
形成されるので、プローブをＬＳＩチップ領域内の被測
定部等に対応して自由に配置可能であり、しかもプロー
ブ間隔を従来より小さくすることができる。また、半導
体基板の一方の主表面にプローブ用の複数の突起電極
と、これらの突起電極に接続されたテスト回路とを形成
したので、突起電極からテスト回路までの配線長を短縮
することができると共に、支持基板に設けた凹部に半導
体基板を配置して半導体基板の端面側でテスト回路の複
数の端子電極層と複数の配線層の凹部内部分とをそれぞ
れ接続したので、テスト回路からＩＣテスタケーブルま
での配線長を短縮することができ、高精度の測定が可能
となる。
ブカードは、 半導体基板からなるカード本体と、 前記半
導体基板の一方の主表面に集積回路として形成されたテ
スト回路と、 前記半導体基板の一方の主表面に形成さ
れ、前記テスト回路に接続されたプローブ用の複数の突
起電極と、 前記半導体基板の端面に終端するように前記
半導体基板の一方の主表面に形成され、前記テスト回路
に接続された複数の端子電極層と、 前記カード本体を支
持するための支持基板であって、一方の主表面に形成さ
れた凹部の底面に前記半導体基板の他方の主表面が装着
されたものと、 前記支持基板の凹部に内部から外部へ延
長するように形成され、前記半導体基板の端面側で前記
複数の端子電極層にそれぞれ接続された複数の配線層と
を備えたものである。第３のＩＣテスタ用プローブカー
ドによれば、プローブが半導体基板上に突起電極として
形成されるので、プローブをＬＳＩチップ領域内の被測
定部等に対応して自由に配置可能であり、しかもプロー
ブ間隔を従来より小さくすることができる。また、半導
体基板の一方の主表面にプローブ用の複数の突起電極
と、これらの突起電極に接続されたテスト回路とを形成
したので、突起電極からテスト回路までの配線長を短縮
することができると共に、支持基板に設けた凹部に半導
体基板を配置して半導体基板の端面側でテスト回路の複
数の端子電極層と複数の配線層の凹部内部分とをそれぞ
れ接続したので、テスト回路からＩＣテスタケーブルま
での配線長を短縮することができ、高精度の測定が可能
となる。
【００１２】
【発明の実施の形態】図１は、この発明の一実施形態に
係るＩＣテスタ用プローブカードを示すものであり、こ
のプローブカードのカード本体は、シリコン等の半導体
基板３０からなっている。
係るＩＣテスタ用プローブカードを示すものであり、こ
のプローブカードのカード本体は、シリコン等の半導体
基板３０からなっている。
【００１３】半導体基板３０の一方の主表面には、図１
〜３に示すようにプローブとしての突起電極３２が複数
設けられる。各突起電極３２は、半田バンプ等により構
成されるもので、一例として図３に示すように被試験ウ
ェハ２０のＬＳＩチップ領域２２内の被測定部の配線層
２２Ｗに対応して形成される。各突起電極３２は、必要
に応じてＬＳＩチップ領域２２内のボンディングパッド
（図９の２２ａに相当）に対応して形成してもよい。
〜３に示すようにプローブとしての突起電極３２が複数
設けられる。各突起電極３２は、半田バンプ等により構
成されるもので、一例として図３に示すように被試験ウ
ェハ２０のＬＳＩチップ領域２２内の被測定部の配線層
２２Ｗに対応して形成される。各突起電極３２は、必要
に応じてＬＳＩチップ領域２２内のボンディングパッド
（図９の２２ａに相当）に対応して形成してもよい。
【００１４】半導体基板３０の一方の主表面には、図
１，２に示すようにテスト回路３４が集積回路として形
成される。各突起電極３２は、対応する配線層３２ａを
介してテスト回路３４に接続される。図２に示すように
半導体基板３０の一方の主表面から他方の主表面に貫通
するように貫通配線４０が複数設けられ、各貫通配線４
０は、対応する配線層４０ａを介してテスト回路３４に
接続される。テスト回路３４は、貫通配線４０、ケーブ
ル等を介して図１のＩＣテスタ３８の本体回路に接続さ
れる。テスト回路３４としては、被試験ＬＳＩに最適化
したもの又は必要最小限のものにすることができる。
１，２に示すようにテスト回路３４が集積回路として形
成される。各突起電極３２は、対応する配線層３２ａを
介してテスト回路３４に接続される。図２に示すように
半導体基板３０の一方の主表面から他方の主表面に貫通
するように貫通配線４０が複数設けられ、各貫通配線４
０は、対応する配線層４０ａを介してテスト回路３４に
接続される。テスト回路３４は、貫通配線４０、ケーブ
ル等を介して図１のＩＣテスタ３８の本体回路に接続さ
れる。テスト回路３４としては、被試験ＬＳＩに最適化
したもの又は必要最小限のものにすることができる。
【００１５】各貫通配線４０は、一例として図４（Ａ）
〜（Ｃ）のように形成される。すなわち、半導体基板３
０の一部に配線孔３０ａを形成した後、配線孔３０ａ内
に配線用金属４０Ａを充填する。そして、半導体基板３
０を配線用金属４０Ａが露呈するまで裏側から研摩する
ことにより配線用金属の残存部からなる貫通配線４０を
得る。
〜（Ｃ）のように形成される。すなわち、半導体基板３
０の一部に配線孔３０ａを形成した後、配線孔３０ａ内
に配線用金属４０Ａを充填する。そして、半導体基板３
０を配線用金属４０Ａが露呈するまで裏側から研摩する
ことにより配線用金属の残存部からなる貫通配線４０を
得る。
【００１６】半導体基板３０の他方の主表面には、支持
棒３６が装着される。半導体基板３０は、支持棒３６で
支持された状態で図１，３に示すように所望のＬＳＩチ
ップ領域２２内の被測定部に配置することができる。
棒３６が装着される。半導体基板３０は、支持棒３６で
支持された状態で図１，３に示すように所望のＬＳＩチ
ップ領域２２内の被測定部に配置することができる。
【００１７】ウェハ状態のＬＳＩを試験する際には、図
１，３に示すように所望のＬＳＩチップ領域２２内の被
測定部の複数の配線層２２Ｗにそれぞれ半導体基板３０
の複数の突起電極３２を接触させ、このような接触状態
において各種の測定を行なう。
１，３に示すように所望のＬＳＩチップ領域２２内の被
測定部の複数の配線層２２Ｗにそれぞれ半導体基板３０
の複数の突起電極３２を接触させ、このような接触状態
において各種の測定を行なう。
【００１８】図５は、この発明の他の実施形態に係るＩ
Ｃテスタ用プローブカードを示すものであり、このプロ
ーブカードのカード本体は、シリコン等の半導体基板５
０からなっている。
Ｃテスタ用プローブカードを示すものであり、このプロ
ーブカードのカード本体は、シリコン等の半導体基板５
０からなっている。
【００１９】半導体基板５０の一方の主表面には前述し
たと同様にしてプローブとしての突起電極５２が複数形
成されると共に半導体基板５０の他方の主表面には前述
したと同様にしてテスト回路５４が形成される。各突起
電極５２は、前述したと同様の貫通配線５６を介してテ
スト回路５４に接続される。
たと同様にしてプローブとしての突起電極５２が複数形
成されると共に半導体基板５０の他方の主表面には前述
したと同様にしてテスト回路５４が形成される。各突起
電極５２は、前述したと同様の貫通配線５６を介してテ
スト回路５４に接続される。
【００２０】半導体基板５０の他方の主表面には、端子
電極層５８が複数形成され、各端子電極層５８は、対応
する配線層５８ａを介してテスト回路５４に接続され
る。テスト回路５４は、端子電極層５８、ケーブル等を
介してＩＣテスタの本体回路に接続される。
電極層５８が複数形成され、各端子電極層５８は、対応
する配線層５８ａを介してテスト回路５４に接続され
る。テスト回路５４は、端子電極層５８、ケーブル等を
介してＩＣテスタの本体回路に接続される。
【００２１】図５のプローブカードは、突起電極形成面
とは反対側の面にテスト回路を設けた点で図１のプロー
ブカードと異なるが、適当な支持具を装着して図１のも
のと同様に使用することができる。
とは反対側の面にテスト回路を設けた点で図１のプロー
ブカードと異なるが、適当な支持具を装着して図１のも
のと同様に使用することができる。
【００２２】図６は、この発明の更に他の実施形態に係
るＩＣテスタ用プローブカードを示すものであり、この
プローブカードのカード本体は、シリコン等の半導体基
板６０からなっている。
るＩＣテスタ用プローブカードを示すものであり、この
プローブカードのカード本体は、シリコン等の半導体基
板６０からなっている。
【００２３】半導体基板６０の一方の主表面には、プロ
ーブとしての突起電極６２が複数形成されると共にテス
ト回路６４が集積回路として形成され、各突起電極６２
は、テスト回路６４に接続される。テスト回路６４から
は端子電極層６６が複数導出され、各端子電極層６６毎
に貫通配線６８、半田層７０等を介して支持基板７２の
対応する配線層７４に接続される。各配線層７４は、ケ
ーブル等を介してＩＣテスタの本体回路に接続される。
ーブとしての突起電極６２が複数形成されると共にテス
ト回路６４が集積回路として形成され、各突起電極６２
は、テスト回路６４に接続される。テスト回路６４から
は端子電極層６６が複数導出され、各端子電極層６６毎
に貫通配線６８、半田層７０等を介して支持基板７２の
対応する配線層７４に接続される。各配線層７４は、ケ
ーブル等を介してＩＣテスタの本体回路に接続される。
【００２４】支持基板７２は、一例としてプリント配線
基板からなるもので、配線層７４を形成した面とは反対
側の面には支持棒７６が装着される。なお、プローブカ
ードとしては、半導体基板６０に代えて図５の半導体基
板５０を支持基板７２に取付けてもよい。
基板からなるもので、配線層７４を形成した面とは反対
側の面には支持棒７６が装着される。なお、プローブカ
ードとしては、半導体基板６０に代えて図５の半導体基
板５０を支持基板７２に取付けてもよい。
【００２５】図６のプローブカードは、図１のプローブ
カードとは支持手段が異なるが、図１のものと同様に使
用することができる。
カードとは支持手段が異なるが、図１のものと同様に使
用することができる。
【００２６】図７は、この発明の更に他の実施形態に係
るＩＣテスタ用プローブカードを示すものであり、この
プローブカードのカード本体は、シリコン等の半導体基
板８０からなっている。
るＩＣテスタ用プローブカードを示すものであり、この
プローブカードのカード本体は、シリコン等の半導体基
板８０からなっている。
【００２７】半導体基板８０の一方の主表面には、プロ
ーブとしての突起電極８２が複数形成されると共にテス
ト回路８４が集積回路として形成され、各突起電極８２
は、テスト回路８４に接続される。テスト回路８４から
は端子電極層８６が複数導出され、各端子電極層８６
は、半導体基板８０の端面に終端している。
ーブとしての突起電極８２が複数形成されると共にテス
ト回路８４が集積回路として形成され、各突起電極８２
は、テスト回路８４に接続される。テスト回路８４から
は端子電極層８６が複数導出され、各端子電極層８６
は、半導体基板８０の端面に終端している。
【００２８】支持基板８８の一方の主表面には、半導体
基板８０を装着するための凹部が形成されると共にこの
凹部の内部から外部に延長するように配線層９０が複数
形成される。テスト回路８４から導出された各端子電極
層８６は、支持基板８８の対応する配線層９０に接続さ
れる。各配線層９０は、ケーブル等を介してＩＣテスタ
の本体回路に接続される。支持基板８８の他方の主表面
には、支持棒９２が装着される。
基板８０を装着するための凹部が形成されると共にこの
凹部の内部から外部に延長するように配線層９０が複数
形成される。テスト回路８４から導出された各端子電極
層８６は、支持基板８８の対応する配線層９０に接続さ
れる。各配線層９０は、ケーブル等を介してＩＣテスタ
の本体回路に接続される。支持基板８８の他方の主表面
には、支持棒９２が装着される。
【００２９】図７のプローブカードは、図１のプローブ
カードとは支持手段が異なるが、図１のものと同様に使
用することができる。
カードとは支持手段が異なるが、図１のものと同様に使
用することができる。
【００３０】この発明の実施形態に係るプローブカード
によれば、プローブを半導体基板上に突起電極として形
成したので、リング状、列状に限らず、任意の形状にプ
ローブを配置することができる。また、プローブ間隔
も、数１０μｍ程度に小さくすることができる。
によれば、プローブを半導体基板上に突起電極として形
成したので、リング状、列状に限らず、任意の形状にプ
ローブを配置することができる。また、プローブ間隔
も、数１０μｍ程度に小さくすることができる。
【００３１】その上、テスト回路をカード本体としての
半導体基板に集積回路として形成したので、各プローブ
の接触部からテスト回路までの配線長を最小にすること
ができ、配線の抵抗や静電容量に影響されずに精度の高
い測定を行なうことができる。
半導体基板に集積回路として形成したので、各プローブ
の接触部からテスト回路までの配線長を最小にすること
ができ、配線の抵抗や静電容量に影響されずに精度の高
い測定を行なうことができる。
【００３２】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。
るものではなく、種々の改変形態で実施可能なものであ
る。
【００３３】
【発明の効果】以上のように、この発明によれば、プロ
ーブを半導体基板上に突起電極として形成したので、プ
ローブ配置の自由度が大幅に向上すると共にプローブ間
隔の狭小化が可能となり、しかも半導体基板にテスト回
路を集積回路として形成すると共にテスト回路に関する
配線長を短縮したので、高精度の測定が可能となる効果
が得られるものである。
ーブを半導体基板上に突起電極として形成したので、プ
ローブ配置の自由度が大幅に向上すると共にプローブ間
隔の狭小化が可能となり、しかも半導体基板にテスト回
路を集積回路として形成すると共にテスト回路に関する
配線長を短縮したので、高精度の測定が可能となる効果
が得られるものである。
【００３４】その上、プローブを設けた半導体基板にテ
スト回路を集積回路として形成したので、テスト回路ま
での配線長が大幅に短縮され、高精度の測定が可能にな
る効果も得られる。
スト回路を集積回路として形成したので、テスト回路ま
での配線長が大幅に短縮され、高精度の測定が可能にな
る効果も得られる。
【図１】 この発明の一実施形態に係るプローブカード
を示す断面図である。
を示す断面図である。
【図２】 図１のプローブカードをウェハ対向面から見
た状態を示す斜視図である。
た状態を示す斜視図である。
【図３】 図１のプローブカードをウェハに対向させた
状態を示す斜視図である。
状態を示す斜視図である。
【図４】 図１のプローブカードの貫通配線を形成する
方法を説明するための断面図である。
方法を説明するための断面図である。
【図５】 この発明の他の実施形態に係るプローブカー
ドを示す断面図である。
ドを示す断面図である。
【図６】 この発明の更に他の実施形態に係るプローブ
カードを示す断面図である。
カードを示す断面図である。
【図７】 この発明の更に他の実施形態に係るプローブ
カードを示す断面図である。
カードを示す断面図である。
【図８】 従来のプローブカードのプローブ配置を示す
平面図である。
平面図である。
【図９】 従来のプローブカードをウェハに対向させた
状態を示す斜視図である。
状態を示す斜視図である。
【図１０】 プローブをボンディングパッドに接触させ
た状態を示す断面図である。
た状態を示す断面図である。
３０，５０，６０，８０：半導体基板、３２，５２，６
２，８２：突起電極、３４，５４，６４，６４’，６
４”，８４，８４’：テスト回路、３６，７６，９２：
支持棒、７２，８８：支持基板。
２，８２：突起電極、３４，５４，６４，６４’，６
４”，８４，８４’：テスト回路、３６，７６，９２：
支持棒、７２，８８：支持基板。
Claims (5)
- 【請求項１】半導体基板からなるカード本体と、 前記半導体基板の一方の主表面に集積回路として形成さ
れたテスト回路と、 前記半導体基板の一方の主表面に形成され、前記テスト
回路に接続されたプローブ用の複数の突起電極と、 前記半導体基板の一方の主表面に形成され、前記テスト
回路に接続された複数の端子電極層と、 前記半導体基板を貫通して形成され、前記複数の端子電
極層を前記半導体基板の他方の主表面にそれぞれ導出す
る複数の配線とを備えた ＩＣテスタ用プローブカード。 - 【請求項２】前記カード本体を支持するための支持基板
を更に備え、前記支持基板の一方の主表面が前記半導体
基板の他方の主表面に重なるように前記支持基板及び前
記半導体基板を対向配置すると共に前記支持基板の一方
の主表面に形成された複数の配線層に対して前記半導体
基板の他方の主表面に導出された複数の配線をそれぞれ
半田層を介して接続した請求項１記載のＩＣテスタ用プ
ローブカード。 - 【請求項３】 半導体基板からなるカード本体と、 前記半導体基板の一方の主表面に形成されたプローブ用
の複数の突起電極と、 前記半導体基板の他方の主表面に集積回路として形成さ
れたテスト回路と、 前記半導体基板の他方の主表面に形成され、前記テスト
回路に接続された複数の端子電極層と、 前記半導体基板を貫通して形成され、前記複数の突起電
極を前記テスト回路にそれぞれ接続する複数の配線とを
備えたＩＣテスタ用プローブカード。 - 【請求項４】前記カード本体を支持するための支持基板
を更に備え、前記支持基板の一方の主表面が前記半導体
基板の他方の主表面に重なるように前記支持基板及び前
記半導体基板を対向配置すると共に前記支持基板の一方
の主表面に形 成された複数の配線層に対して前記半導体
基板の他方の主表面に形成された複数の端子電極層をそ
れぞれ半田層を介して接続した請求項３記載のＩＣテス
タ用プローブカード。 - 【請求項５】 半導体基板からなるカード本体と、 前記半導体基板の一方の主表面に集積回路として形成さ
れたテスト回路と、 前記半導体基板の一方の主表面に形成され、前記テスト
回路に接続されたプローブ用の複数の突起電極と、 前記半導体基板の端面に終端するように前記半導体基板
の一方の主表面に形成され、前記テスト回路に接続され
た複数の端子電極層と、 前記カード本体を支持するための支持基板であって、一
方の主表面に形成された凹部の底面に前記半導体基板の
他方の主表面が装着されたものと、 前記支持基板の凹部に内部から外部へ延長するように形
成され、前記半導体基板の端面側で前記複数の端子電極
層にそれぞれ接続された複数の配線層とを備えたＩＣテ
スタ用プローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08278908A JP3132400B2 (ja) | 1996-09-30 | 1996-09-30 | Ｉｃテスタ用プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08278908A JP3132400B2 (ja) | 1996-09-30 | 1996-09-30 | Ｉｃテスタ用プローブカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107101A JPH10107101A (ja) | 1998-04-24 |
| JP3132400B2 true JP3132400B2 (ja) | 2001-02-05 |
Family
ID=17603778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08278908A Expired - Fee Related JP3132400B2 (ja) | 1996-09-30 | 1996-09-30 | Ｉｃテスタ用プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132400B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756244B2 (en) * | 2002-01-29 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Interconnect structure |
-
1996
- 1996-09-30 JP JP08278908A patent/JP3132400B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107101A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4514855B2 (ja) | プロービングカードの製造方法 | |
| TW396485B (en) | Probe card for testing integrated circuit chip | |
| JPH11101820A (ja) | プローブカードおよびそれを用いたウエハテスト方法 | |
| JPH04240570A (ja) | マイクロ・プローブ・ボード | |
| JP2001215256A (ja) | プリント回路基板によるチップテスト装置 | |
| TW200828482A (en) | Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device | |
| TWI286215B (en) | Ground-single-ground pad layout for device tester structure | |
| US6298312B1 (en) | Method of determining the tip angle of a probe card needle | |
| JP3132400B2 (ja) | Ｉｃテスタ用プローブカード | |
| JP4183859B2 (ja) | 半導体基板試験装置 | |
| JP2005156365A (ja) | 電気特性測定用プローブ及びその製造方法 | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP2768310B2 (ja) | 半導体ウェハ測定治具 | |
| JPH0664086B2 (ja) | プローブカード | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5220278A (en) | Fixing card for use with high frequency | |
| JP2657315B2 (ja) | プローブカード | |
| JP3446636B2 (ja) | コンタクトプローブ及びプローブ装置 | |
| US20230207401A1 (en) | Analog sense points for measuring circuit die | |
| JPS62238633A (ja) | 半導体ウエ−ハの電気的特性測定用プロ−ブ針 | |
| KR101106607B1 (ko) | 반도체 장치의 시험 장치 | |
| JP2004245671A (ja) | プローブカード及びその製造方法、プローブ装置、プローブ試験方法、半導体装置の製造方法 | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JPS6137776B2 (ja) | ||
| JPS618939A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |