JP2001215256A - プリント回路基板によるチップテスト装置 - Google Patents

プリント回路基板によるチップテスト装置

Info

Publication number
JP2001215256A
JP2001215256A JP2000384321A JP2000384321A JP2001215256A JP 2001215256 A JP2001215256 A JP 2001215256A JP 2000384321 A JP2000384321 A JP 2000384321A JP 2000384321 A JP2000384321 A JP 2000384321A JP 2001215256 A JP2001215256 A JP 2001215256A
Authority
JP
Japan
Prior art keywords
pcb
chip
probe
chips
needle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000384321A
Other languages
English (en)
Inventor
Peter Poechmueller
ペッヒミュラー ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2001215256A publication Critical patent/JP2001215256A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 チップのテスト装置を改善して、自動調整で
多数のチップを並行してテストできるようにすること。 【解決手段】 プリント回路基板（ＰＣＢ）によるチッ
プのテスト装置であって、ＰＣＢとチップとの間の電気
的接続が形成され、かつＰＣＢ（で複数のチップが並行
してテストされる形式のチップテスト装置において、電
気的接続が、ＰＣＢに直接取り付けられたプローブ針に
よって形成され、ＰＣＢには、付加的にダミー針として
作用するプローブ針が取り付けられており、これによっ
てチップが機械的に自動調整されることを特徴とするチ
ップテスト装置を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリント回路基板
（ＰＣＢ＝Printed Circuit Board）によるチップテス
ト装置、すなわちこのチップに実現される集積回路のテ
スト装置に関し、ここでは好んでプローブ針とも称され
る探査針によって、ＰＣＢとチップとの間の電気的接続
が形成される。
【０００２】
【従来の技術】チップのテストは有利にはウェーハ面で
行われる。それはここでは多数のチップを並行して処理
できるからであり、これによって格段に時間およびコス
トが節約される。最近では、寸法の小さい針に基づきか
つ例えばフォームファクタが考慮された殊に並行度の高
いコンタクティング手法が有望視されている。このよう
なテストは基本的には２つの相異なる手法によって実施
可能である。
【０００３】第１の手法では、極めて精確な複数のプロ
ーブ針がチップに設けられており、これらのプローブ針
がＰＣＢのパッドないしはコンタクトパッドにコンタク
トする。
【０００４】第２の手法では、多数の探査針が探査ない
しはプローブカードに取り付けられ、このカードが複数
のチップの並行テストに使用される。
【０００５】第１および第２の手法は、図２ないしは図
３に示されている。
【０００６】図２においてチップ１，２はそれぞれプロ
ーブ針３を有しており、これらはＰＣＢ５のパッド４と
接触させられる。
【０００７】これに対して第２の手法は、多数のこのよ
うなプローブ針３を備えるプローブカード６を使用して
おり、これらのプローブ針は、シリコン製の半導体ウェ
ーハ７で多数のチップ１に接触させられる。
【０００８】第１の手法によりＰＣＢ５の個別のチップ
１，２を並行してテスト可能である。ここではプローブ
針３がそれぞれそれらに対応するパッド４に当接し、か
つこれらに高い信頼性でコンタクトすることに注意しな
ければならない。ここでの欠点は、個々のプローブ針を
パッドにセンタリングするのは困難であり、さらにプロ
ーブ針を個別のチップに固定して接続しなければなら
ず、このために後続の処理が困難になる。すなわちプロ
ーブ針は実践的には取り除くことができないため、これ
らのプローブ針をチップの後の使用時に考慮しなければ
ならないのである。さらにチップ毎にプローブ針の完全
なセットを実現することは相当なコストである。
【０００９】プローブカード６による第２の手法は、チ
ップ毎のプローブ針のために高いコストがかかるという
最後に述べた欠点を有しない。すなわちここではプロー
ブカードは、そのプローブ針によって順次に、チップな
いしはそのパッドの種々のセットにコンタクトすること
ができる。しかしこのプローブカードは、半導体ウェー
ハ全体のチップにコンタクトすることは実際上不可能で
あるという欠点を有する。それは現在の公知技術によれ
ば数万もの個別のプローブ針を有するプローブカードを
実現することは不可能であるからである。しかしこれは
必要であろう。それは半導体ウェーハは１０００ものチ
ップを有することがあり、これら個別のチップごとに約
６０のプローブ針が必要であり、したがって全体とし
て、ウェーハないしはウェーハに実現されるチップをテ
ストするプローブカードは６０，０００のプローブ針を
必要とすることになるからである。また殊に強調しなく
てもわかるのは、このように多数のプローブ針によって
作業することは、横および垂直方向に、すなわち半導体
ウェーハの面方向およびこの面に垂直な方向に極めて高
い精度が要求されることである。
【００１０】
【発明が解決しようとする課題】本発明の課題は、チッ
プのテスト装置を改善して、自動調整で多数のチップを
並行してテストできるようにすることである。
【００１１】
【課題を解決するための手段】上記課題は、本発明によ
り、プリント回路基板（ＰＣＢ）によるチップのテスト
装置であって、ＰＣＢとチップとの間の電気的接続が形
成され、かつＰＣＢ（で複数のチップが並行してテスト
される形式のチップテスト装置において、電気的接続
が、ＰＣＢに直接取り付けられたプローブ針によって形
成され、ＰＣＢには、付加的にダミー針として作用する
プローブ針が取り付けられており、これによってチップ
が機械的に自動調整されることを特徴とするチップテス
ト装置を構成することによって解決される。
【００１２】
【発明の実施の形態と利点】上記のコンセプトによって
本発明は従来技術と根本的に異なる。すなわちプローブ
針はもはや、上記の第１手法のようにチップにも、また
上記の第２手法のようにプローブカードにも設けられて
いない。むしろプローブ針はＰＣＢに直接取り付けられ
ており、これによって本発明では、できる限り多くのプ
ローブ針を有するプローブカードも、個別の半導体チッ
プのプローブ針も必要としない。ここではＰＣＢそれ自
体が適用に即して実現されるべきであり、例えば、メモ
リチップが後にＤＩＭＭ（Dual-Inline Memory Modul
e）に使用されるのを模倣する。
【００１３】プローブ針をＰＣＢに直接取り付けること
によって、数多くの個別のチップを並行してコンタクト
およびテストすることができる。メモリチップのテスト
に対しては有利にはＤＩＭＭに類似したＰＣＢが使用さ
れる。それはこのようなＰＣＢによってメモリチップの
テストが適用条件の下で可能になるからである。
【００１４】殊に有利であるのは、ＰＣＢに付加的にダ
ミー針が取り付けられて、チップが機械的に自動調整さ
れる場合である。この場合にこれらのダミー針は、ＰＣ
Ｂとは反対側のその自由端部によってマークに咬合し、
ここでマークはくぼみとすることが可能であり、これら
のくぼみは、チップに接続された中間部分ないしは「イ
ンターポーザ」に設けられる。このようなインターポー
ザはプラスティック、またはプラスティックおよび金属
からなることが可能であり、実際のチップに固定して接
続される。
【００１５】本発明の重要な利点は、上記の第１の手法
による従来技術とは異なり、プローブ針をもはや個別の
チップに接続しなくてもよいことである。これにより全
体として格段に少ない量の針しか必要としない。それは
ＰＣＢに取り付けられた針を、後続のチップのテストの
ために簡単に使用することができるからである。上に述
べた第２の通例の手法とは異なり、本発明の装置ではチ
ップカードの場合のような高い精度要求が課せられる必
要はない。すなわちダミー針によって自動センタリング
を行うことができ、これらのダミー針によって、チップ
のパッドないしはインターポーザへのプローブ針の精確
な調整が保証されるのである。
【００１６】本発明の装置によってテストを、チップの
実際の適用時と類似の条件下で行うことができる。これ
によってテスト時の安全マージン（Sicherheitsspann
e）を省略することができる。それはエラーのあるチッ
プを高い信頼性で選別することができるからである。
【００１７】最後に、本発明による装置の別の利点は、
上に述べた従来の第１の手法とは異なり、パッドの代わ
りにしばしば必要であるホルダないしはソケットの繁雑
かつ精確なＰＣＢへの取り付けを省略することができ
る。
【００１８】
【実施例】以下では本発明を図面に基づき詳しく説明す
る。
【００１９】図２および３についてはすでに冒頭で説明
した。これらの図面では相互に対応する部分にはそれぞ
れ同じ参照符合が付されている。
【００２０】図１においてチップはインターポーザ８を
有しており、これは通例、プラスティックからなり、こ
のプラスティックに金属線路が延在している。しかしイ
ンターポーザ８は、場合に応じて省略することも可能で
ある。この場合にセンタリングは、例えばポリイミドお
よび／または２酸化シリコンからなる最上部のチップ層
に、相応のセンタリング構造体をエッチングすることに
よって行われる。
【００２１】さらに図１には、例えばエポキシ樹脂から
なりかつ通例のように導体路が延在するＰＣＢ５が示さ
れている。図示されていないこの導体路ないしはＰＣＢ
５の表面の固定箇所９にプローブ針３が取り付けられて
いる。ここではインターポーザ８のくぼみ１０に咬合す
る図１の最も外側の２つのプローブ針は、ダミー針とし
て使用されており、これらは電気的に接続されておら
ず、したがって例えばＰＣＢの表面に直接取り付けられ
ている。
【００２２】ＰＣＢ５に固定して接続されているセンタ
リング補助器１１によって、インターポーザ８を有する
チップ１を挿入することができ、これによってダミー針
３（図１の最も外側）はくぼみ１０に滑走し、インター
ポーザ８を有するチップ１はプローブ針３（図１の内
側）に精確に調整される。これによってこれらのプロー
ブ針３は、インターポーザ８の対応するコンタクトパッ
ド１２にコンタクトする。これらのコンタクトパッド１
２から、対応する導体路がインターポーザ８を通ってチ
ップ１に通じ、これによりこのチップの機能をテストす
ることができる。これはプローブ針３がコンタクトパッ
ド１２に接触し、ひいては図示されていないテスタへの
電気的な接続が形成されると直ちに行われる。
【００２３】くぼみ１０の代わりに場合に応じて別のマ
ーク、例えば、ポリイミドおよび／または２酸化シリコ
ンからなる上部のチップ位置にエッチングされた構造体
を設けることも可能である。このような構成は、インタ
ーポーザ８が省略され、コンタクトがプローブ針３から
直接、チップ１の下側に行われる場合に有利である。
【００２４】ＰＣＢ５には図１に示したような装置を、
数多く相互に隣接して設けることができるため、多数の
チップを同時に並行してこのＰＣＢでテストすることが
可能である。このような並行して行われるテストに対し
ては、並列に相互に並び合うチップの結果を相応に評価
できるテスタであれば十分である。
【図面の簡単な説明】
【図１】本発明の装置の概略断面図である。
【図２】プローブ針が個別のチップに取り付けられてい
る、第１の手法に使用される従来技術の装置を示す図で
ある。
【図３】プローブ針がプローブカードに取り付けられて
いる従来技術の別の装置を示す図である。
【符号の説明】
１，２ チップ ３ プローブ針 ４ パッド ５ ＰＣＢ ６ プローブカード ７ 半導体ウェーハ ８ インターポーザ ９ 固定箇所 １０ くぼみ １１ センタリング補助器 １２ コンタクトパッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 プリント回路基板（ＰＣＢ）（５）によ
    るチップ（１）のテスト装置であって、 ＰＣＢ（５）とチップ（１）との間の電気的接続が形成
    され、かつＰＣＢ（５）で複数のチップが並行してテス
    トされる形式のチップテスト装置において、 前記電気的接続は、ＰＣＢ（５）に直接取り付けられた
    プローブ針（３）によって形成され、 ＰＣＢ（５）には、付加的にダミー針（３）として作用
    するプローブ針が取り付けられており、これによってチ
    ップ（１）が機械的に自動調整されることを特徴とする
    チップテスト装置。
  2. 【請求項２】 前記ダミー針（３）は、ＰＣＢ（５）と
    は反対側の自由端部によってマークに咬合する請求項１
    に記載の装置。
  3. 【請求項３】 前記マークはくぼみ（１０）である請求
    項２に記載の装置。
  4. 【請求項４】 針（３）とチップ（１）との間に中間部
    分（８）が設けられているか、または有利な構造がチッ
    プ（１）の表面に直接形成されている請求項１から３ま
    でのいずれか１項に記載の装置。
  5. 【請求項５】 前記ＰＣＢ（５）は、チップ（１）を正
    しい位置に調整する調整補助器（１１）を有する請求項
    １から４までのいずれか１項に記載の装置。
JP2000384321A 1999-12-21 2000-12-18 プリント回路基板によるチップテスト装置 Withdrawn JP2001215256A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19961791.0 1999-12-21
DE19961791A DE19961791C2 (de) 1999-12-21 1999-12-21 Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte

Publications (1)

Publication Number Publication Date
JP2001215256A true JP2001215256A (ja) 2001-08-10

Family

ID=7933661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000384321A Withdrawn JP2001215256A (ja) 1999-12-21 2000-12-18 プリント回路基板によるチップテスト装置

Country Status (7)

Country Link
US (1) US6472892B2 (ja)
EP (1) EP1111397B1 (ja)
JP (1) JP2001215256A (ja)
KR (1) KR100720788B1 (ja)
CN (1) CN1294422C (ja)
DE (2) DE19961791C2 (ja)
TW (1) TW574507B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115542117A (zh) * 2022-09-21 2022-12-30 深圳市奥高德科技有限公司 一种可分多单元同步测试的pcb测试机

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US7061126B2 (en) * 2003-10-07 2006-06-13 Hewlett-Packard Development Company, L.P. Circuit board assembly
JP4525117B2 (ja) * 2004-03-12 2010-08-18 ルネサスエレクトロニクス株式会社 トレイ
US20070024312A1 (en) * 2005-07-27 2007-02-01 Atmel Germany Gmbh Device and method for the testing of integrated semiconductor circuits on wafers
US8436636B2 (en) 2006-10-10 2013-05-07 Apple Inc. Methods and apparatuses for testing circuit boards
US8362793B2 (en) 2006-11-07 2013-01-29 Apple Inc. Circuit boards including removable test point portions and configurable testing platforms
CN101231322B (zh) * 2007-02-09 2011-01-26 段超毅 集成电路开路/短路的测试连接方法
DE102007015283A1 (de) * 2007-03-29 2008-10-02 Qimonda Ag Testvorrichtung für Halbleiterbauelemente
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和***
US8994393B2 (en) 2012-09-06 2015-03-31 International Business Machines Corporation High-frequency cobra probe
CN103399176B (zh) * 2013-07-23 2015-07-01 苏州固锝电子股份有限公司 用于加速度传感器的测试***
CN105575836B (zh) * 2014-10-08 2018-06-12 慧荣科技股份有限公司 测试装置
CN105895542A (zh) * 2016-04-20 2016-08-24 上海斐讯数据通信技术有限公司 芯片的固定装置、固定方法、pcb板及电子设备
US11761983B2 (en) * 2021-09-13 2023-09-19 Globalfoundries Singapore Pte. Ltd. Probe card integrated with a hall sensor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2505127A1 (fr) * 1981-04-30 1982-11-05 Moskovic Jacques Procede de reperage de trous de centrage dans la fabrication des circuits imprimes et machine mettant en oeuvre ce procede
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US4924589A (en) * 1988-05-16 1990-05-15 Leedy Glenn J Method of making and testing an integrated circuit
US5034685A (en) * 1988-05-16 1991-07-23 Leedy Glenn J Test device for testing integrated circuits
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US5806181A (en) * 1993-11-16 1998-09-15 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US6064217A (en) * 1993-12-23 2000-05-16 Epi Technologies, Inc. Fine pitch contact device employing a compliant conductive polymer bump
DE4406538A1 (de) * 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
JPH085664A (ja) * 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法
US5751262A (en) * 1995-01-24 1998-05-12 Micron Display Technology, Inc. Method and apparatus for testing emissive cathodes
JPH0915262A (ja) * 1995-06-28 1997-01-17 Nec Kansai Ltd プローブカード
IT1282617B1 (it) * 1996-02-13 1998-03-31 Circuit Line Spa Metodo e dispositivo per l'eliminazione dell'errore di centraggio nella fase di test elettrico di circuiti stampati
WO1998001906A1 (en) * 1996-07-05 1998-01-15 Formfactor, Inc. Floating lateral support for ends of elongate interconnection elements
JP3741222B2 (ja) * 1997-09-19 2006-02-01 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115542117A (zh) * 2022-09-21 2022-12-30 深圳市奥高德科技有限公司 一种可分多单元同步测试的pcb测试机
CN115542117B (zh) * 2022-09-21 2024-01-30 深圳市奥高德科技有限公司 一种可分多单元同步测试的pcb测试机

Also Published As

Publication number Publication date
KR100720788B1 (ko) 2007-05-22
DE50011433D1 (de) 2005-12-01
DE19961791C2 (de) 2002-11-28
US20010005141A1 (en) 2001-06-28
KR20010067427A (ko) 2001-07-12
TW574507B (en) 2004-02-01
DE19961791A1 (de) 2001-07-12
EP1111397A3 (de) 2003-06-25
CN1316650A (zh) 2001-10-10
US6472892B2 (en) 2002-10-29
CN1294422C (zh) 2007-01-10
EP1111397A2 (de) 2001-06-27
EP1111397B1 (de) 2005-10-26

Similar Documents

Publication Publication Date Title
US7288953B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US5539324A (en) Universal wafer carrier for wafer level die burn-in
JP2001215256A (ja) プリント回路基板によるチップテスト装置
JPH07221146A (ja) 半導体デバイス用非破壊相互接続システム
US20060125501A1 (en) Modularized probe head
JPH11101820A (ja) プローブカードおよびそれを用いたウエハテスト方法
US20070035318A1 (en) Donut-type parallel probe card and method of testing semiconductor wafer using same
US20020060580A1 (en) Probe card
JP3094007B2 (ja) プローブ及びこのプローブを用いたプローブカード
US7511520B2 (en) Universal wafer carrier for wafer level die burn-in
JPH03231438A (ja) プローブカード及びこれを用いたプローブ装置
JP2737774B2 (ja) ウェハテスタ
JP2001077160A (ja) 半導体基板試験装置
JP2768310B2 (ja) 半導体ウェハ測定治具
JPH04294559A (ja) プローブカード
JPH04236440A (ja) 半導体試験装置
KR0181100B1 (ko) 서포트 링 패드가 형성된 리드 프레임을 이용한 노운 굳 다이 제조장치
JPH04228B2 (ja)
JPH05102254A (ja) 半導体装置試験用プローブカード
JPH05340966A (ja) プローブカード
JP2000214183A (ja) プロ―ブカ―ド
KR20020085993A (ko) 이형의 탐침을 갖는 프로브카드
KR20000056250A (ko) 웨이퍼 상태 칩의 전기적 검사방법 및 이를 위한 더미 패키지 구조가 포함된 프로브카드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070122

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081224