JP3131854B2 - ワンチップマイコン - Google Patents
ワンチップマイコンInfo
- Publication number
- JP3131854B2 JP3131854B2 JP04248671A JP24867192A JP3131854B2 JP 3131854 B2 JP3131854 B2 JP 3131854B2 JP 04248671 A JP04248671 A JP 04248671A JP 24867192 A JP24867192 A JP 24867192A JP 3131854 B2 JP3131854 B2 JP 3131854B2
- Authority
- JP
- Japan
- Prior art keywords
- chip microcomputer
- main cpu
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ワンチップマイコン、
特にオペレーティングシステムのメインＣＰＵにより制
御される所謂スレーブ型ワンチップマイコンに関する。
特にオペレーティングシステムのメインＣＰＵにより制
御される所謂スレーブ型ワンチップマイコンに関する。
【０００２】
【従来の技術】所謂スレーブ型のワンチップマイコンで
は、一つのチップ上にＡＬＵ、ＲＯＭ、ＲＡＭ、レジス
タ、メインＣＰＵとのインターフェース、インポート及
びアウトポート（以下Ｉ／Ｏ部という）が設けてあり、
メインＣＰＵは、コマンドによつて該ワンチップマンコ
ンの制御を行っている。また、この種のワンチップマイ
コンでは、その性能や適用範囲を高めるために、Ｉ／Ｏ
部の機能に工夫がこらされているが、ワンチップマイコ
ンでは、自己の制御プログラムに従って、このＩ／Ｏ部
などの制御を行っている。
は、一つのチップ上にＡＬＵ、ＲＯＭ、ＲＡＭ、レジス
タ、メインＣＰＵとのインターフェース、インポート及
びアウトポート（以下Ｉ／Ｏ部という）が設けてあり、
メインＣＰＵは、コマンドによつて該ワンチップマンコ
ンの制御を行っている。また、この種のワンチップマイ
コンでは、その性能や適用範囲を高めるために、Ｉ／Ｏ
部の機能に工夫がこらされているが、ワンチップマイコ
ンでは、自己の制御プログラムに従って、このＩ／Ｏ部
などの制御を行っている。
【０００３】一方、ワンチップマイコンを用いて、オペ
レーティングシステム内の各種の電子装置の動作を制御
する制御装置が開発されているが、従来のこの種の制御
装置では、ワンチップマイコンは、メインＣＰＵからの
コマンドによる制御の下で、自己のプログラムにより、
当該電子装置の動作状態を検知してその制御を行ってい
る。
レーティングシステム内の各種の電子装置の動作を制御
する制御装置が開発されているが、従来のこの種の制御
装置では、ワンチップマイコンは、メインＣＰＵからの
コマンドによる制御の下で、自己のプログラムにより、
当該電子装置の動作状態を検知してその制御を行ってい
る。
【０００４】
【発明が解決しようとする課題】従来のスレーブ型のワ
ンチップマイコンでは、ワンチップマイコンのＩ／Ｏ部
の出力制御や入力制御は、ワンチップマイコン自体でし
か行うことができず、オペレーティングシステムのメイ
ンＣＰＵに、この制御を行わせようとすると、ＣＰＵと
ワンチップマイコンとの間で、コマンドの授受を行うこ
とが必要になる。このために、従来のワンチップマイコ
ンのＩ／Ｏ部の制御をＣＰＵで行わせようとすると、
（１）ソフトウエア設計上で大きな障害が生じる、
（２）ＣＰＵによるＩ／Ｏ部のアクセスに時間がかか
り、高速アクセス化が困難である、（３）ＣＰＵによる
Ｉ／Ｏ部のアクセスは、ワンチップマイコンのＩ／Ｏ部
に空きがあっても、別のハードウエアが必要で、装置が
大型化し製造コスト上でも問題が生じる、（４）ワンチ
ップマイコンが異常状態になると、ワンチップマイコン
のＩ／Ｏ部の制御は不能になるという問題が発生する。
ンチップマイコンでは、ワンチップマイコンのＩ／Ｏ部
の出力制御や入力制御は、ワンチップマイコン自体でし
か行うことができず、オペレーティングシステムのメイ
ンＣＰＵに、この制御を行わせようとすると、ＣＰＵと
ワンチップマイコンとの間で、コマンドの授受を行うこ
とが必要になる。このために、従来のワンチップマイコ
ンのＩ／Ｏ部の制御をＣＰＵで行わせようとすると、
（１）ソフトウエア設計上で大きな障害が生じる、
（２）ＣＰＵによるＩ／Ｏ部のアクセスに時間がかか
り、高速アクセス化が困難である、（３）ＣＰＵによる
Ｉ／Ｏ部のアクセスは、ワンチップマイコンのＩ／Ｏ部
に空きがあっても、別のハードウエアが必要で、装置が
大型化し製造コスト上でも問題が生じる、（４）ワンチ
ップマイコンが異常状態になると、ワンチップマイコン
のＩ／Ｏ部の制御は不能になるという問題が発生する。
【０００５】また、前述の従来の制御装置では、ワンチ
ップマイコンが異常状態になると、電子装置の正常な制
御ができなくなり、オペレーティングシステムが異常動
作状態になる。
ップマイコンが異常状態になると、電子装置の正常な制
御ができなくなり、オペレーティングシステムが異常動
作状態になる。
【０００６】本発明は、前述したようなこの種のワンチ
ップマイコンの現状に鑑みてなされたものであり、その
目的は、入出力アクセスが、ワンチップマイコン側とメ
インＣＰＵ側との両方から行えるワンチップマイコンを
提供することにある。
ップマイコンの現状に鑑みてなされたものであり、その
目的は、入出力アクセスが、ワンチップマイコン側とメ
インＣＰＵ側との両方から行えるワンチップマイコンを
提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、オペレーティングシステムのメインＣＰ
Ｕにより制御されるワンチップマイコンにおいて、前記
ワンチップマイコンの制御部と、前記ワンチップマイコ
ンと外部とのデータの入出力を行う入出力部と、前記制
御部と前記入出力部とを接続する第１の接続部と、前記
入出力部と前記メインＣＰＵとを接続する第２の接続部
とを備え、前記メインＣＰＵが前記ワンチップマイコン
内の入出力部に直接アクセスできるように構成されてい
る。
に、本発明は、オペレーティングシステムのメインＣＰ
Ｕにより制御されるワンチップマイコンにおいて、前記
ワンチップマイコンの制御部と、前記ワンチップマイコ
ンと外部とのデータの入出力を行う入出力部と、前記制
御部と前記入出力部とを接続する第１の接続部と、前記
入出力部と前記メインＣＰＵとを接続する第２の接続部
とを備え、前記メインＣＰＵが前記ワンチップマイコン
内の入出力部に直接アクセスできるように構成されてい
る。
【０００８】
【０００９】
【作用】このような構成によると、本発明に係るワンチ
ップマイコンでは、メインＣＰＵがワンチップマイコン
内の入出力部に直接アクセスできるので、ワンチップマ
イコンの入出力アクセスは、ワンチップマイコン側とメ
インＣＰＵ側との両方から行われる。
ップマイコンでは、メインＣＰＵがワンチップマイコン
内の入出力部に直接アクセスできるので、ワンチップマ
イコンの入出力アクセスは、ワンチップマイコン側とメ
インＣＰＵ側との両方から行われる。
【００１０】また、メインＣＰＵからの異常を示す出力
信号に基づき、前記ワンチップマイコンの出力信号の論
理値を変更するので、オペレーティングシステムの異常
の排除が可能になる。
信号に基づき、前記ワンチップマイコンの出力信号の論
理値を変更するので、オペレーティングシステムの異常
の排除が可能になる。
【００１１】
【実施例】以下、本発明の実施例を画面を参照して説明
する。先ず、本発明に係るワンチップマイコンの第１の
実施例を、図１乃至図３を参照して説明する。ここで、
図１は第１の実施例の基本構成を示すブロック図、図２
は第１の実施例の内部構成と該第１の実施例に係るスレ
ーブマイコンを組込んだシステムの構成を示すブロック
図、図３は第１の実施例の動作を示すタイミングチャー
トである。
する。先ず、本発明に係るワンチップマイコンの第１の
実施例を、図１乃至図３を参照して説明する。ここで、
図１は第１の実施例の基本構成を示すブロック図、図２
は第１の実施例の内部構成と該第１の実施例に係るスレ
ーブマイコンを組込んだシステムの構成を示すブロック
図、図３は第１の実施例の動作を示すタイミングチャー
トである。
【００１２】図１において、５はワンチップマイコンで
あり、このワンチップマイコン５は、内部のデータ信
号、アドレス信号及びチップセレクト信号のためのコン
トロールバス５ａ（第１の接続部）を備えている。そし
て、このコントロールバス５ａに対して、二系統のクロ
ック信号が入力されるＤフリップフロップからなるアウ
トポート１２（入出力部）、二系列のイネーブル信号が
入力されるトライステートバッファ群よりなるインポー
ト１３（入出力部）及び制御動作を行うバスコントロー
ラ６（第２の接続部）が、互いに信号の授受が可能に接
続してある。また、バスコントローラ６は、外部のデー
タ信号、アドレス信号、チップセレクト信号及びリード
・ライト信号のためのコントロールバス６ａに接続して
ある。図２に示すように、実際にはワンチップマイコン
５に、ＡＬＵ１０（制御部）、レジスタ７、ＲＯＭ８及
びＲＡＭ９がさらに設けてある。そして、このような構
成のワンチップマイコン５が、コントロールバス６ａを
介して、オペレーティングシステムの動作を制御するメ
インＣＰＵ１、該動作の制御プログラムを格納したＲＯ
Ｍ２、該動作時に各種のデータが書込まれ、或いは、読
出されるＲＡＭ３及び該動作時にメインＣＰＵ１の直接
アクセス動作に使用されるＩ／Ｏ部４に接続してある。
このＩ／Ｏ部４は、ワンチップマイコン５によっては、
不要となることがある。
あり、このワンチップマイコン５は、内部のデータ信
号、アドレス信号及びチップセレクト信号のためのコン
トロールバス５ａ（第１の接続部）を備えている。そし
て、このコントロールバス５ａに対して、二系統のクロ
ック信号が入力されるＤフリップフロップからなるアウ
トポート１２（入出力部）、二系列のイネーブル信号が
入力されるトライステートバッファ群よりなるインポー
ト１３（入出力部）及び制御動作を行うバスコントロー
ラ６（第２の接続部）が、互いに信号の授受が可能に接
続してある。また、バスコントローラ６は、外部のデー
タ信号、アドレス信号、チップセレクト信号及びリード
・ライト信号のためのコントロールバス６ａに接続して
ある。図２に示すように、実際にはワンチップマイコン
５に、ＡＬＵ１０（制御部）、レジスタ７、ＲＯＭ８及
びＲＡＭ９がさらに設けてある。そして、このような構
成のワンチップマイコン５が、コントロールバス６ａを
介して、オペレーティングシステムの動作を制御するメ
インＣＰＵ１、該動作の制御プログラムを格納したＲＯ
Ｍ２、該動作時に各種のデータが書込まれ、或いは、読
出されるＲＡＭ３及び該動作時にメインＣＰＵ１の直接
アクセス動作に使用されるＩ／Ｏ部４に接続してある。
このＩ／Ｏ部４は、ワンチップマイコン５によっては、
不要となることがある。
【００１３】次に、第１実施例の動作を図１、図２、お
よび図３のタイミングチャートを使用して説明する。先
ず、ワンチップマイコン５内部でのアウトポート１２へ
の出力時には、バスコントローラ６よりＷＲＩ信号が、
Ｄフリップフロップ群からなるアウトポート１２に供給
されると、図３に示すようにＷＲＩ信号の立ち上がりエ
ッジに同期してコントロールバス５ａのデータバス上の
データが、アウトポート１２のＤフリップフロップに書
込まれて出力される。また、メインＣＰＵ１によるアウ
トポート１２からの出力時には、コントロールバス６ａ
を介するＣＰＵ１からの信号に応じて、バスコントロー
ラ６よりＷＲ信号が、アウトポート１２のＤフリップフ
ロップ群に供給されると、その立ち上がりエッジに同期
して、コントロールバス６ａのデータバス上のデータ信
号が、コントロールバス５ａのデータバスを介して、ア
ウトポート１２のＤフリップフロップ群に書込まれて出
力される。
よび図３のタイミングチャートを使用して説明する。先
ず、ワンチップマイコン５内部でのアウトポート１２へ
の出力時には、バスコントローラ６よりＷＲＩ信号が、
Ｄフリップフロップ群からなるアウトポート１２に供給
されると、図３に示すようにＷＲＩ信号の立ち上がりエ
ッジに同期してコントロールバス５ａのデータバス上の
データが、アウトポート１２のＤフリップフロップに書
込まれて出力される。また、メインＣＰＵ１によるアウ
トポート１２からの出力時には、コントロールバス６ａ
を介するＣＰＵ１からの信号に応じて、バスコントロー
ラ６よりＷＲ信号が、アウトポート１２のＤフリップフ
ロップ群に供給されると、その立ち上がりエッジに同期
して、コントロールバス６ａのデータバス上のデータ信
号が、コントロールバス５ａのデータバスを介して、ア
ウトポート１２のＤフリップフロップ群に書込まれて出
力される。
【００１４】さらに、ワンチップマイコン５内部でのイ
ンポート１３からの入力時には、バスコントローラ６か
らＲＤＩ信号が、インポート１３のトライステートバッ
ファ群に供給されると、インポート１３への入力１３ａ
が、コントロールバス５ａのデータバス上に出力され
る。一方、メインＣＰＵ１によるインポート１３からの
入力時には、コントロールバス６ａを介するＣＰＵ１か
らの信号に応じて、バスコントローラ６よりＲＤ信号
が、インポート１３のトライステートバッファ群に供給
されると、インポート１３への入力１３ａが、コントロ
ールバス５ａのデータバス、バスコントローラ６を介し
てコントロールバス６ａのデータバス上に出力される。
ンポート１３からの入力時には、バスコントローラ６か
らＲＤＩ信号が、インポート１３のトライステートバッ
ファ群に供給されると、インポート１３への入力１３ａ
が、コントロールバス５ａのデータバス上に出力され
る。一方、メインＣＰＵ１によるインポート１３からの
入力時には、コントロールバス６ａを介するＣＰＵ１か
らの信号に応じて、バスコントローラ６よりＲＤ信号
が、インポート１３のトライステートバッファ群に供給
されると、インポート１３への入力１３ａが、コントロ
ールバス５ａのデータバス、バスコントローラ６を介し
てコントロールバス６ａのデータバス上に出力される。
【００１５】次に、本発明に係るワンチップマイコンの
第２の実施例を、図４及び図５を参照して説明する。こ
こで、図４は第２の実施例の基本構成を示すブロック
図、図５は第２の実施例の要部の内部構成を示すブロッ
ク図である。
第２の実施例を、図４及び図５を参照して説明する。こ
こで、図４は第２の実施例の基本構成を示すブロック
図、図５は第２の実施例の要部の内部構成を示すブロッ
ク図である。
【００１６】すでに説明した第１の実施例では、ワンチ
ップマイコン５のアウトポート１２のＤフリップフロッ
プと、インポート１３のトライステートバッファ群と
に、それぞれ二系統のクロック信号及びイネーブル信号
が入力されたが、第２の実施例では、図４に示すよう
に、アウトポート１２のＤフリップフロップと、インポ
ート１３のトライステートバッファとに、それぞれ一系
統のクロック信号及びイネーブル信号が入力されるよう
な構成にしてある。このために、例えば、図５に示すよ
うに、バスコントローラ６において、ワンチップマイコ
ン５の内部の信号ＦＩと外部からの信号ＦＯとのＡＮＤ
回路１４、１５での論理積演算によつて、ＷＲ信号とＲ
Ｄ信号とが演算されている。第２の実施例では、ＡＮＤ
回路１４、１５の出力信号の論理値によって、チップマ
イコン５内の処理かチップマイコン５外での処理かが判
定され、第１の実施例と同様の動作が行われる。
ップマイコン５のアウトポート１２のＤフリップフロッ
プと、インポート１３のトライステートバッファ群と
に、それぞれ二系統のクロック信号及びイネーブル信号
が入力されたが、第２の実施例では、図４に示すよう
に、アウトポート１２のＤフリップフロップと、インポ
ート１３のトライステートバッファとに、それぞれ一系
統のクロック信号及びイネーブル信号が入力されるよう
な構成にしてある。このために、例えば、図５に示すよ
うに、バスコントローラ６において、ワンチップマイコ
ン５の内部の信号ＦＩと外部からの信号ＦＯとのＡＮＤ
回路１４、１５での論理積演算によつて、ＷＲ信号とＲ
Ｄ信号とが演算されている。第２の実施例では、ＡＮＤ
回路１４、１５の出力信号の論理値によって、チップマ
イコン５内の処理かチップマイコン５外での処理かが判
定され、第１の実施例と同様の動作が行われる。
【００１７】このように、本発明に係るワンチップマイ
コンの第１、第２実施例によると、メインＣＰＵ１が、
ワンチップマイコン５のアウトポート１２とインポート
１３とを直接アクセスすることができ、別途にＩ／Ｏ部
を設けることが不要になって、ワンチップマイコンを含
む装置を大型化せずに製造コスト上も有利に提供するこ
とができ、該ワンチップマイコンでは、メインＣＰＵ１
によって高アクセス速度で、入出力アクセスを行うこと
が可能になる。
コンの第１、第２実施例によると、メインＣＰＵ１が、
ワンチップマイコン５のアウトポート１２とインポート
１３とを直接アクセスすることができ、別途にＩ／Ｏ部
を設けることが不要になって、ワンチップマイコンを含
む装置を大型化せずに製造コスト上も有利に提供するこ
とができ、該ワンチップマイコンでは、メインＣＰＵ１
によって高アクセス速度で、入出力アクセスを行うこと
が可能になる。
【００１８】次に、本発明に係るワンチップマイコンを
備えた制御装置の第１の実施例を、図６乃至図８を参照
して説明する。ここで、図６は第１の実施例の構成を示
すフロック図、図７は第１の実施例の動作のフローチャ
ート、図８は第１の実施例の動作のタイムチャートであ
る。
備えた制御装置の第１の実施例を、図６乃至図８を参照
して説明する。ここで、図６は第１の実施例の構成を示
すフロック図、図７は第１の実施例の動作のフローチャ
ート、図８は第１の実施例の動作のタイムチャートであ
る。
【００１９】図６に示すように、第１の実施例では、ワ
ンチップマイコン５のアウトポート１２が、ウオッチド
ッグタイマ１８のクロック入力端子Ｃに接続してあり、
ウオッチドッグタイマ１８の出力端子が、メインＣＰＵ
１とワンチップマイコン５とに接続してある。図示はし
ていないが、第１の実施例ではメインＣＰＵ１により制
御され作動するワンチップマイコン５には、電子装置が
接続してあり、この電子装置の動作がワンチップマイコ
ン５により制御されている。
ンチップマイコン５のアウトポート１２が、ウオッチド
ッグタイマ１８のクロック入力端子Ｃに接続してあり、
ウオッチドッグタイマ１８の出力端子が、メインＣＰＵ
１とワンチップマイコン５とに接続してある。図示はし
ていないが、第１の実施例ではメインＣＰＵ１により制
御され作動するワンチップマイコン５には、電子装置が
接続してあり、この電子装置の動作がワンチップマイコ
ン５により制御されている。
【００２０】また、第１の実施例では、図７（ａ）に示
すように、メインＣＰＵ１のプログラム中にスタート後
にステップＳ１９で、ワンチップマイコン５のアウトポ
ート１２の信号の論理値を“Ｈ”にする制御が設けてあ
る。同様に、同図（ｂ）に示すように、ワンチップマイ
コン５のプログラム中にスタート後のステップＳ２０
で、アウトポート１２の信号の論理値を“Ｌ”にする制
御が設けてある。これらの制御は、図８（ａ）（ｂ）に
示すように、互いに時間的に重ならないように設定して
ある。
すように、メインＣＰＵ１のプログラム中にスタート後
にステップＳ１９で、ワンチップマイコン５のアウトポ
ート１２の信号の論理値を“Ｈ”にする制御が設けてあ
る。同様に、同図（ｂ）に示すように、ワンチップマイ
コン５のプログラム中にスタート後のステップＳ２０
で、アウトポート１２の信号の論理値を“Ｌ”にする制
御が設けてある。これらの制御は、図８（ａ）（ｂ）に
示すように、互いに時間的に重ならないように設定して
ある。
【００２１】このような構成により、プログラムが暴走
していない正常動作時には、ウオッチドッグタイマ１８
のクロック入力端子Ｃには、図８（ｃ）のタイミングチ
ャートに示すようなクロック信号が供給される。この状
態から、メインＣＰＵ１のプログラムが暴走すると、同
図（ｃ）の信号は論理値“Ｌ”に固定され、また、ワン
チップマイコン５のプログラムが暴走すると、前記
（ｃ）の信号は論理値“Ｈ”に固定される。さらに、メ
インＣＰＵ１とワンチップマイコン５のブログラムが共
に暴走した時には、前記（ｃ）の信号はワンチップマイ
コン５のアクセス時から、論理値“Ｈ”に固定される。
このような状態になると、ウオッチドッグタイマ１８か
らは、ウオッチドッグ信号が出力され、このウオッチド
ッグ信号は、ＣＰＵ１とワンチップマイコン５とに、リ
セット信号或いはＮＭＩ信号（ノンマスカブルインタラ
プト信号）として入力され、オペレーティングシステム
のプログラム暴走排除のための復帰動作が行われる。
していない正常動作時には、ウオッチドッグタイマ１８
のクロック入力端子Ｃには、図８（ｃ）のタイミングチ
ャートに示すようなクロック信号が供給される。この状
態から、メインＣＰＵ１のプログラムが暴走すると、同
図（ｃ）の信号は論理値“Ｌ”に固定され、また、ワン
チップマイコン５のプログラムが暴走すると、前記
（ｃ）の信号は論理値“Ｈ”に固定される。さらに、メ
インＣＰＵ１とワンチップマイコン５のブログラムが共
に暴走した時には、前記（ｃ）の信号はワンチップマイ
コン５のアクセス時から、論理値“Ｈ”に固定される。
このような状態になると、ウオッチドッグタイマ１８か
らは、ウオッチドッグ信号が出力され、このウオッチド
ッグ信号は、ＣＰＵ１とワンチップマイコン５とに、リ
セット信号或いはＮＭＩ信号（ノンマスカブルインタラ
プト信号）として入力され、オペレーティングシステム
のプログラム暴走排除のための復帰動作が行われる。
【００２２】次に、本発明に係るワンチップマイコンを
備えた制御装置の第２の実施例を、図９乃至図１２を参
照して説明する。ここで、図９は第２の実施例の構成を
示すブロック図、図１０乃至図１２は第２の実施例の動
作を示すフローチャートである。
備えた制御装置の第２の実施例を、図９乃至図１２を参
照して説明する。ここで、図９は第２の実施例の構成を
示すブロック図、図１０乃至図１２は第２の実施例の動
作を示すフローチャートである。
【００２３】この第２の実施例は、本発明に係るワンチ
ップマイコンを備え、ファクシミリ装置やプリンタ装置
のサーマルヘッドの印字コントロールを行うものであ
り、オペレーティングシステム全体の制御をするメイン
ＣＰＵ１に、ワンチップマイコン５が接続してある。こ
のワンチップマイコン５のアウトポート１２には、印字
動作を行うサーマルヘッド２１が接続してあり、サーマ
ルヘッド２１のサーミスタ２４が、ＡＤ変換器２２を介
してワンチップマイコン５のインポート１３に接続して
ある。この場合、ＡＤ変換器２２を別体で設けず、図９
に点線で示すように、ワンチップマイコン５にＡＤ変換
器２３を内蔵し、ＡＤ変換器２３の出力信号をメインＣ
ＰＵ１が取込み可能にしてもよい。
ップマイコンを備え、ファクシミリ装置やプリンタ装置
のサーマルヘッドの印字コントロールを行うものであ
り、オペレーティングシステム全体の制御をするメイン
ＣＰＵ１に、ワンチップマイコン５が接続してある。こ
のワンチップマイコン５のアウトポート１２には、印字
動作を行うサーマルヘッド２１が接続してあり、サーマ
ルヘッド２１のサーミスタ２４が、ＡＤ変換器２２を介
してワンチップマイコン５のインポート１３に接続して
ある。この場合、ＡＤ変換器２２を別体で設けず、図９
に点線で示すように、ワンチップマイコン５にＡＤ変換
器２３を内蔵し、ＡＤ変換器２３の出力信号をメインＣ
ＰＵ１が取込み可能にしてもよい。
【００２４】第２の実施例においてワンチップマイコン
５は、メインＣＰＵ１から印字コマンドを受け取ると、
サーマルヘッド２１へストローブ信号を印加して印字動
作を行わせるが、この時サーミスタ２４の抵抗値の変化
による温度情報が、ＡＤ変換器２２でディジタル信号に
変換されて、ワンチップマイコン５のインポート１３に
入力される。また、ワンチップマイコン５には、前記温
度情報の他にも、メインＣＰＵ１からの印字コマンド内
の各種のパラメータや、印字コマンドの周期情報など
が、情報信号として入力され、ワンチップマイコン５で
は、これらの情報信号に基づいて、ストローブ信号の幅
を制御して、印字濃度を一定に保持し、サーマルヘッド
２１の温度が、許容設定値を越えないような制御を行
う。
５は、メインＣＰＵ１から印字コマンドを受け取ると、
サーマルヘッド２１へストローブ信号を印加して印字動
作を行わせるが、この時サーミスタ２４の抵抗値の変化
による温度情報が、ＡＤ変換器２２でディジタル信号に
変換されて、ワンチップマイコン５のインポート１３に
入力される。また、ワンチップマイコン５には、前記温
度情報の他にも、メインＣＰＵ１からの印字コマンド内
の各種のパラメータや、印字コマンドの周期情報など
が、情報信号として入力され、ワンチップマイコン５で
は、これらの情報信号に基づいて、ストローブ信号の幅
を制御して、印字濃度を一定に保持し、サーマルヘッド
２１の温度が、許容設定値を越えないような制御を行
う。
【００２５】この場合、何らかの外乱が発生してワンチ
ップマイコン５のブログラムが暴走してしまうと、スト
ローブ幅の制御が正しく行われなくなり、限度を越える
幅のストローブ信号の印加が生じて印字品質が低下し、
許容限度を越えてサーマルヘッド２１の温度が上昇し
て、サーマルヘッド２１が破壊することがあった。しか
し、第２の実施例では、図１０に示すようにメインＣＰ
Ｕ１は、ステップＳ３１で印字コマンドをワンチップマ
イコン５に送出すると、ステップＳ３２で一定時間（サ
ーマルヘッドのストローブ信号の許容幅に対応する時
間）待機した後で、ステップＳ３３でストローブ信号を
オフにする制御を行う。このために、ワンチップマイコ
ン５が暴走しても、ストローブ信号はオフとなるので、
サーマルヘッドが破壊することが防止される。
ップマイコン５のブログラムが暴走してしまうと、スト
ローブ幅の制御が正しく行われなくなり、限度を越える
幅のストローブ信号の印加が生じて印字品質が低下し、
許容限度を越えてサーマルヘッド２１の温度が上昇し
て、サーマルヘッド２１が破壊することがあった。しか
し、第２の実施例では、図１０に示すようにメインＣＰ
Ｕ１は、ステップＳ３１で印字コマンドをワンチップマ
イコン５に送出すると、ステップＳ３２で一定時間（サ
ーマルヘッドのストローブ信号の許容幅に対応する時
間）待機した後で、ステップＳ３３でストローブ信号を
オフにする制御を行う。このために、ワンチップマイコ
ン５が暴走しても、ストローブ信号はオフとなるので、
サーマルヘッドが破壊することが防止される。
【００２６】また、図１１に示すように、第２の実施例
では、メインＣＰＵ１がステップＳ４１で、ＡＤ変換器
２２からのサーマルヘッド２１の温度情報を、インポー
ト１３を介して受信すると、ステップＳ４２でサーマル
ヘッド２１の温度が、予め設定した許容値に達したかど
うかが判定される。そして、ステップＳ４２の判定がＹ
ＥＳであると、メインＣＰＵ１は、ステップＳ４３でス
トローブ信号をオフにする制御を行うので、ワンチップ
マイコン５が暴走しても、サーマルヘッドが破壊するこ
とが防止される（ＡＤ変換部２３が、ワンチップマイコ
ン５に内蔵されている場合も、メインＣＰＵ１がＡＤ変
換部２３のデータを読取り可能にして置いて、同様の制
御を行わせる）。さらに、第２の実施例では、メインＣ
ＰＵ１とワンチップマイコン５とのコマンドの授受時
に、メインＣＰＵ１からワンチップマイコン５へのコマ
ンドが送出されると、ワンチップマイコン５は必ず当該
コマンドに対するレスポンスをメインＣＰＵ１に返送す
るように取り決めてある。このために、図１２に示すよ
うに、ステップＳ５１でメインＣＰＵ１からコマンドが
送出された場合、ステップＳ５２の判定で、ワンチップ
マイコン５からのレスポンスがないと判定すると、メイ
ンＣＰＵ１は、ステップＳ５３でストローブ信号をオフ
にする制御を行うので、ワンチップマイコン５が暴走し
ても、サーマルヘッドが破壊することが防止される。
では、メインＣＰＵ１がステップＳ４１で、ＡＤ変換器
２２からのサーマルヘッド２１の温度情報を、インポー
ト１３を介して受信すると、ステップＳ４２でサーマル
ヘッド２１の温度が、予め設定した許容値に達したかど
うかが判定される。そして、ステップＳ４２の判定がＹ
ＥＳであると、メインＣＰＵ１は、ステップＳ４３でス
トローブ信号をオフにする制御を行うので、ワンチップ
マイコン５が暴走しても、サーマルヘッドが破壊するこ
とが防止される（ＡＤ変換部２３が、ワンチップマイコ
ン５に内蔵されている場合も、メインＣＰＵ１がＡＤ変
換部２３のデータを読取り可能にして置いて、同様の制
御を行わせる）。さらに、第２の実施例では、メインＣ
ＰＵ１とワンチップマイコン５とのコマンドの授受時
に、メインＣＰＵ１からワンチップマイコン５へのコマ
ンドが送出されると、ワンチップマイコン５は必ず当該
コマンドに対するレスポンスをメインＣＰＵ１に返送す
るように取り決めてある。このために、図１２に示すよ
うに、ステップＳ５１でメインＣＰＵ１からコマンドが
送出された場合、ステップＳ５２の判定で、ワンチップ
マイコン５からのレスポンスがないと判定すると、メイ
ンＣＰＵ１は、ステップＳ５３でストローブ信号をオフ
にする制御を行うので、ワンチップマイコン５が暴走し
ても、サーマルヘッドが破壊することが防止される。
【００２７】このように、本発明に係るワンチップマイ
コンを備えた制御装置の第１、第２実施例によると、メ
インＣＰＵ１及びワンチップマイコン５が組み込まれた
オペレーティングシステムに異常が発生すると、メイン
ＣＰＵ１の出力信号に基づいて、ワンチップマイコン５
の出力信号の論理値を変更することにより、オペレーテ
ィングシステムの異常を復旧し、或いはオペレーティン
グの動作を停止させて、当該異常を排除することができ
る。
コンを備えた制御装置の第１、第２実施例によると、メ
インＣＰＵ１及びワンチップマイコン５が組み込まれた
オペレーティングシステムに異常が発生すると、メイン
ＣＰＵ１の出力信号に基づいて、ワンチップマイコン５
の出力信号の論理値を変更することにより、オペレーテ
ィングシステムの異常を復旧し、或いはオペレーティン
グの動作を停止させて、当該異常を排除することができ
る。
【００２８】
【発明の効果】以上に説明したように、本発明による
と、メインＣＰＵがワンチップマイコン内の入出力部に
直接アクセスできるように構成されているので、ワンチ
ップマイコンの入出力アクセスが、ワンチップマイコン
側とメインＣＰＵ側との双方から行え、その結果、専用
のハードウェアを設けることが不要で装置設計の自由度
が大きくなり、小型化され且つ高アクセス速度で作動す
るワンチップマイコンを備えた装置が、低製造コストで
提供される。
と、メインＣＰＵがワンチップマイコン内の入出力部に
直接アクセスできるように構成されているので、ワンチ
ップマイコンの入出力アクセスが、ワンチップマイコン
側とメインＣＰＵ側との双方から行え、その結果、専用
のハードウェアを設けることが不要で装置設計の自由度
が大きくなり、小型化され且つ高アクセス速度で作動す
るワンチップマイコンを備えた装置が、低製造コストで
提供される。
【００２９】また、本発明によると、メインＣＰＵから
の異常を示す出力信号に基づき、ワンチップマイコンの
出力信号の論理値を変更するので、オペレーティングシ
ステムの異常の排除が可能になる。
の異常を示す出力信号に基づき、ワンチップマイコンの
出力信号の論理値を変更するので、オペレーティングシ
ステムの異常の排除が可能になる。
【図１】本発明に係るワンチップマイコンの第１の実施
例の基本構成を示すブロック図である。
例の基本構成を示すブロック図である。
【図２】本発明に係るワンチップマイコンの第１の実施
例の内部構成と第１の実施例をスレーブマイコンとする
システムの構成を示すブロック図である。
例の内部構成と第１の実施例をスレーブマイコンとする
システムの構成を示すブロック図である。
【図３】本発明に係るワンチップマイコンの第１の実施
例の動作を示すタイミングチャートである。
例の動作を示すタイミングチャートである。
【図４】本発明に係るワンチップマイコンの第２の実施
例の基本構成を示すブロック図である。
例の基本構成を示すブロック図である。
【図５】本発明に係るワンチップマイコンの第２の実施
例の要部の内部構成を示すブロック図である。
例の要部の内部構成を示すブロック図である。
【図６】本発明に係るワンチップマイコンを備えた制御
装置の第１の実施例の構成を示すブロック図である。
装置の第１の実施例の構成を示すブロック図である。
【図７】本発明に係るワンチップマイコンを備えた制御
装置の第１の実施例の動作を示すフローチャートであ
る。
装置の第１の実施例の動作を示すフローチャートであ
る。
【図８】本発明に係るワンチップマイコンを備えた制御
装置の第１の実施例の動作を示すタイミングチャートで
ある。
装置の第１の実施例の動作を示すタイミングチャートで
ある。
【図９】本発明に係るワンチップマイコンを備えた制御
装置の第２の実施例の構成を示すブロック図である。
装置の第２の実施例の構成を示すブロック図である。
【図１０】本発明に係るワンチップマイコンを備えた制
御装置の第２の実施例の第１の動作のフローチャートで
ある。
御装置の第２の実施例の第１の動作のフローチャートで
ある。
【図１１】本発明に係るワンチップマイコンを備えた制
御装置の第２の実施例の第２の動作のフローチャートで
ある。
御装置の第２の実施例の第２の動作のフローチャートで
ある。
【図１２】本発明に係るワンチップマイコンを備えた制
御装置の第２の実施例の第３の動作のフローチャートで
ある。
御装置の第２の実施例の第３の動作のフローチャートで
ある。
１ メインＣＰＵ ２ ＲＯＭ ３ ＲＯＭ ４ Ｉ／Ｏ部 ５ａ コントロールバス ６ バスコントローラ ６ａ コントロールバス ７ レジスタ ８ ＲＯＭ ９ ＲＡＭ １０ ＡＬＵ １２ アウトポート １３ インポート １８ ウオッチドッグタイマ ２１ サーマルヘッド ２２ ＡＤ変換器 ２３ ＡＤ変換器 ２４ サーミスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/17 G06F 11/16 310 G06F 11/30 G06F 15/78 510
Claims (3)
- 【請求項１】 オペレーティングシステムのメインＣＰ
Ｕにより制御されるワンチップマイコンにおいて、前記ワンチップマイコンの制御部と、 前記ワンチップマイコンと外部とのデータの入出力を行
う入出力部と、 前記制御部と前記入出力部とを接続する第１の接続部
と、 前記入出力部と前記メインＣＰＵとを接続する第２の接
続部とを備え、 前記メインＣＰＵが前記ワンチップマイコン内の入出力
部に直接アクセスできる ように構成されていることを特
徴とするワンチップマイコン。 - 【請求項２】 前記入出力部に印字装置が接続され、 前記ワンチップマイコンはＡＤ変換器を更に有し、 前記ＡＤ変換器の出力信号が前記メインＣＰＵへ出力さ
れる ことを特徴とする請求項１に記載のワンチップマイ
コン。 - 【請求項３】 前記メインＣＰＵからの異常を示す出力
信号に基づき、前記ワンチップマイコンの出力信号の論
理値を変更することを特徴とする請求項１又は２に記載
のワンチップマイコン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04248671A JP3131854B2 (ja) | 1992-08-25 | 1992-08-25 | ワンチップマイコン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04248671A JP3131854B2 (ja) | 1992-08-25 | 1992-08-25 | ワンチップマイコン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675932A JPH0675932A (ja) | 1994-03-18 |
| JP3131854B2 true JP3131854B2 (ja) | 2001-02-05 |
Family
ID=17181608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04248671A Expired - Fee Related JP3131854B2 (ja) | 1992-08-25 | 1992-08-25 | ワンチップマイコン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3131854B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9630369B2 (en) | 2007-02-15 | 2017-04-25 | Pirelli Tyre S.P.A. | Process and apparatus for manufacturing tyres |
| US9649818B2 (en) | 2008-05-28 | 2017-05-16 | Pirelli Tyre S.P.A. | Process and apparatus for building tyres |
-
1992
- 1992-08-25 JP JP04248671A patent/JP3131854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0675932A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4580213A (en) | Microprocessor capable of automatically performing multiple bus cycles | |
| JP3131854B2 (ja) | ワンチップマイコン | |
| JP2002216120A (ja) | 画像処理方法、画像処理装置及び記憶媒体 | |
| US6122699A (en) | Data processing apparatus with bus intervention means for controlling interconnection of plural busses | |
| JP2664144B2 (ja) | 多重化処理装置の切替方法および装置 | |
| JPS62282322A (ja) | プリンタ制御回路 | |
| US4630194A (en) | Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte | |
| JP2000047706A (ja) | アクチュエ―タの制御システム及び制御方法 | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JP3449189B2 (ja) | プログラマブルコントローラ | |
| JPH07191954A (ja) | マイクロコンピュータシステム | |
| JP2864861B2 (ja) | 応答信号制御回路 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JP2870837B2 (ja) | 中央演算処理装置の調停回路 | |
| JPS60263395A (ja) | マイクロ・プロセツサ | |
| JPH01291353A (ja) | データ転送制御装置 | |
| JPH0337073Y2 (ja) | ||
| JP2705311B2 (ja) | マイクロコンピュータ | |
| JPH02245850A (ja) | バス診断方式 | |
| JPH10278390A (ja) | プリンタ装置 | |
| JPH03147046A (ja) | データ処理装置 | |
| JPS60250455A (ja) | 割り込み処理方式 | |
| JPH04195316A (ja) | 省電力回路 | |
| JPH0142010B2 (ja) | ||
| JPS6336543B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |