JP3130897B2 - 同期整流コンバータ - Google Patents
同期整流コンバータInfo
- Publication number
- JP3130897B2 JP3130897B2 JP11167003A JP16700399A JP3130897B2 JP 3130897 B2 JP3130897 B2 JP 3130897B2 JP 11167003 A JP11167003 A JP 11167003A JP 16700399 A JP16700399 A JP 16700399A JP 3130897 B2 JP3130897 B2 JP 3130897B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- fet
- synchronous rectifier
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、同期整流コンバー
タに関し、特に複数個の同期整流コンバータを並列接続
して負荷に電源供給する並列運転における同期整流コン
バータに関する。
タに関し、特に複数個の同期整流コンバータを並列接続
して負荷に電源供給する並列運転における同期整流コン
バータに関する。
【０００２】
【従来の技術】同期整流回路を用いたＤＣーＤＣコンバ
ータの従来の技術としては、例えば、「ＮＥＣ技法 Ｖ
ｏｌ．５１，Ｎｏ．４（１９９８年４月２４日発行）の
第８６頁〜第９１頁」に記載されている高効率ＤＣーＤ
Ｃコンバータがある。図３は、この従来の技術を示す図
として高効率ＤＣーＤＣコンバータと同等の回路図であ
り、以下図３を参照してその概要を説明する。
ータの従来の技術としては、例えば、「ＮＥＣ技法 Ｖ
ｏｌ．５１，Ｎｏ．４（１９９８年４月２４日発行）の
第８６頁〜第９１頁」に記載されている高効率ＤＣーＤ
Ｃコンバータがある。図３は、この従来の技術を示す図
として高効率ＤＣーＤＣコンバータと同等の回路図であ
り、以下図３を参照してその概要を説明する。
【０００３】同期整流コンバータＣとＤとは並列に接続
され、それぞれ直流入力電源１から供給される入力電圧
ＶＩを同じ出力電圧ＶＯに変換して負荷１３に供給して
おり、各同期整流コンバータにおいては次のような動作
が行われている。
され、それぞれ直流入力電源１から供給される入力電圧
ＶＩを同じ出力電圧ＶＯに変換して負荷１３に供給して
おり、各同期整流コンバータにおいては次のような動作
が行われている。
【０００４】同期整流コンバータＣは、外部からの電源
起動信号である電源ＯＮ信号Ｓを受けると、半導体スイ
ッチ３のスイッチング動作によって、入力電圧ＶＩを矩
形波パルス電圧に変換し、この矩形波パルス電圧をトラ
ンス２の一次側に印可する。トランス２により必要な電
圧に変換した後、変換された矩形波パルス電圧を整流Ｆ
ＥＴ５（ＦＥＴ：電界効果型の半導体スイッチ）および
環流ＦＥＴ６の同期整流回路と、チョークコイル８およ
び平滑コンデンサ９による平滑回路とにより整流，平滑
して、出力電圧ＶＯを負荷１３に供給している。
起動信号である電源ＯＮ信号Ｓを受けると、半導体スイ
ッチ３のスイッチング動作によって、入力電圧ＶＩを矩
形波パルス電圧に変換し、この矩形波パルス電圧をトラ
ンス２の一次側に印可する。トランス２により必要な電
圧に変換した後、変換された矩形波パルス電圧を整流Ｆ
ＥＴ５（ＦＥＴ：電界効果型の半導体スイッチ）および
環流ＦＥＴ６の同期整流回路と、チョークコイル８およ
び平滑コンデンサ９による平滑回路とにより整流，平滑
して、出力電圧ＶＯを負荷１３に供給している。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の技術には次のような問題点があった。
の技術には次のような問題点があった。
【０００６】第１の問題点は、同期整流コンバータの並
列接続運転時において、例えば、同期整流コンバータＣ
が出力停止を伴う電源異常を検出した場合に、電源制御
部１０の制御により同期整流コンバータＣの出力は停止
するが、並列接続されている同期整流コンバータＤの出
力電圧ＶＯが同期整流コンバータＣの整流ＦＥＴ５およ
び環流ＦＥＴ６のゲートに印加されることになり、両Ｆ
ＥＴ５、６は導通状態になって出力端から電流が逆流
し、両ＦＥＴ５、６が破壊にいたる可能性があるという
ことである。
列接続運転時において、例えば、同期整流コンバータＣ
が出力停止を伴う電源異常を検出した場合に、電源制御
部１０の制御により同期整流コンバータＣの出力は停止
するが、並列接続されている同期整流コンバータＤの出
力電圧ＶＯが同期整流コンバータＣの整流ＦＥＴ５およ
び環流ＦＥＴ６のゲートに印加されることになり、両Ｆ
ＥＴ５、６は導通状態になって出力端から電流が逆流
し、両ＦＥＴ５、６が破壊にいたる可能性があるという
ことである。
【０００７】第２の問題点は、同期整流コンバータＣと
Ｄとは同じ電圧ＶＯを出力するよう制御されているが、
各同期整流コンバータの出力開始から電圧ＶＯに達する
までの時間は、部品規格のばらつき，誤差等により同期
整流コンバータ間で差が生じることに起因している。そ
して、例えば、同期整流コンバータＤの方が先に出力電
圧ＶＯに達したとすると、その時点から同期整流コンバ
ータＣが出力電圧ＶＯに達するまでの間は、同期整流コ
ンバータＣの整流ＦＥＴ５および環流ＦＥＴ６のゲート
に他の同期整流コンバータＤの出力電圧ＶＯが印加され
ることになり、両ＦＥＴ５、６は導通状態になる。この
ため、出力端から電流が逆流して両ＦＥＴ５、６が破壊
にいたる可能性があるという問題がある。
Ｄとは同じ電圧ＶＯを出力するよう制御されているが、
各同期整流コンバータの出力開始から電圧ＶＯに達する
までの時間は、部品規格のばらつき，誤差等により同期
整流コンバータ間で差が生じることに起因している。そ
して、例えば、同期整流コンバータＤの方が先に出力電
圧ＶＯに達したとすると、その時点から同期整流コンバ
ータＣが出力電圧ＶＯに達するまでの間は、同期整流コ
ンバータＣの整流ＦＥＴ５および環流ＦＥＴ６のゲート
に他の同期整流コンバータＤの出力電圧ＶＯが印加され
ることになり、両ＦＥＴ５、６は導通状態になる。この
ため、出力端から電流が逆流して両ＦＥＴ５、６が破壊
にいたる可能性があるという問題がある。
【０００８】本発明は、以上の問題点を解決する同期整
流コンバータを提供することを目的とする。
流コンバータを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の第１の同期整流
コンバータは、直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、このトランスの２次巻線で取り出された電圧パルス
を整流ＦＥＴ，環流ＦＥＴにより整流した後、チョーク
コイル，コンデンサにより平滑した直流電圧を出力する
同期整流コンバータを複数個並列接続して負荷に前記直
流電圧を出力する並列運転における同期整流コンバータ
であって、ＯＮすることによって前記整流ＦＥＴ，環流
ＦＥＴのゲートをグランドに接地するスイッチ回路を設
け、出力停止を伴う電源異常を検出した場合に、前記ス
イッチ回路をＯＮして前記整流ＦＥＴ，環流ＦＥＴを非
動作状態にするとともに、出力停止後は並列接続された
他の同期整流コンバータの出力電圧により前記スイッチ
回路のＯＮ状態を継続することを特徴とする。
コンバータは、直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、このトランスの２次巻線で取り出された電圧パルス
を整流ＦＥＴ，環流ＦＥＴにより整流した後、チョーク
コイル，コンデンサにより平滑した直流電圧を出力する
同期整流コンバータを複数個並列接続して負荷に前記直
流電圧を出力する並列運転における同期整流コンバータ
であって、ＯＮすることによって前記整流ＦＥＴ，環流
ＦＥＴのゲートをグランドに接地するスイッチ回路を設
け、出力停止を伴う電源異常を検出した場合に、前記ス
イッチ回路をＯＮして前記整流ＦＥＴ，環流ＦＥＴを非
動作状態にするとともに、出力停止後は並列接続された
他の同期整流コンバータの出力電圧により前記スイッチ
回路のＯＮ状態を継続することを特徴とする。
【００１０】本発明の第２の同期整流コンバータは、直
流入力電圧をスイッチング素子により矩形波パルス電圧
に変換してトランスの１次巻線に印加し、このトランス
の２次巻線で取り出された電圧パルスを整流ＦＥＴ，環
流ＦＥＴにより整流した後、チョークコイル，コンデン
サにより平滑した直流電圧を出力する同期整流コンバー
タを複数個並列接続して負荷に前記直流電圧を出力する
並列運転における同期整流コンバータであって、ＯＮす
ることによって前記整流ＦＥＴ，環流ＦＥＴのゲートを
グランドに接地するスイッチ回路を設け、各同期整流コ
ンバータが外部から起動され前記負荷に対する電源供給
動作を開始してから予め設定した一定時間を経過するま
での間、前記スイッチ回路をＯＮして前記整流ＦＥＴ，
環流ＦＥＴを非動作状態にするとともに、前記整流ＦＥ
Ｔ，環流ＦＥＴのそれぞれに備えられた内部ダイオード
により前記負荷への出力電圧を整流し出力することを特
徴とする。
流入力電圧をスイッチング素子により矩形波パルス電圧
に変換してトランスの１次巻線に印加し、このトランス
の２次巻線で取り出された電圧パルスを整流ＦＥＴ，環
流ＦＥＴにより整流した後、チョークコイル，コンデン
サにより平滑した直流電圧を出力する同期整流コンバー
タを複数個並列接続して負荷に前記直流電圧を出力する
並列運転における同期整流コンバータであって、ＯＮす
ることによって前記整流ＦＥＴ，環流ＦＥＴのゲートを
グランドに接地するスイッチ回路を設け、各同期整流コ
ンバータが外部から起動され前記負荷に対する電源供給
動作を開始してから予め設定した一定時間を経過するま
での間、前記スイッチ回路をＯＮして前記整流ＦＥＴ，
環流ＦＥＴを非動作状態にするとともに、前記整流ＦＥ
Ｔ，環流ＦＥＴのそれぞれに備えられた内部ダイオード
により前記負荷への出力電圧を整流し出力することを特
徴とする。
【００１１】本発明の第３の同期整流コンバータは、直
流入力電圧をスイッチング素子により矩形波パルス電圧
に変換してトランスの１次巻線に印加し、このトランス
の２次巻線で取り出された電圧パルスを整流ＦＥＴ，環
流ＦＥＴにより整流した後、チョークコイル，コンデン
サにより平滑した直流電圧を出力する同期整流コンバー
タを複数個並列接続して負荷に前記直流電圧を出力する
並列運転における同期整流コンバータであって、ＯＮす
ることによって前記整流ＦＥＴ，環流ＦＥＴのゲートを
グランドに接地するスイッチ回路を設け、出力停止を伴
う電源異常を検出した場合、または、各同期整流コンバ
ータが外部から起動され前記負荷に対する電源供給動作
を開始してから予め設定した一定時間を経過するまでの
間は、前記スイッチ回路をＯＮして前記整流ＦＥＴ，環
流ＦＥＴを非動作状態にするとともに、前記電源異常に
よる出力停止後は並列接続された他の同期整流コンバー
タの出力電圧により前記スイッチ回路のＯＮ状態を継続
し、前記一定時間を経過するまでの間、前記整流ＦＥ
Ｔ，環流ＦＥＴのそれぞれに備えられた内部ダイオード
により前記負荷への出力電圧を整流し出力することを特
徴とする。
流入力電圧をスイッチング素子により矩形波パルス電圧
に変換してトランスの１次巻線に印加し、このトランス
の２次巻線で取り出された電圧パルスを整流ＦＥＴ，環
流ＦＥＴにより整流した後、チョークコイル，コンデン
サにより平滑した直流電圧を出力する同期整流コンバー
タを複数個並列接続して負荷に前記直流電圧を出力する
並列運転における同期整流コンバータであって、ＯＮす
ることによって前記整流ＦＥＴ，環流ＦＥＴのゲートを
グランドに接地するスイッチ回路を設け、出力停止を伴
う電源異常を検出した場合、または、各同期整流コンバ
ータが外部から起動され前記負荷に対する電源供給動作
を開始してから予め設定した一定時間を経過するまでの
間は、前記スイッチ回路をＯＮして前記整流ＦＥＴ，環
流ＦＥＴを非動作状態にするとともに、前記電源異常に
よる出力停止後は並列接続された他の同期整流コンバー
タの出力電圧により前記スイッチ回路のＯＮ状態を継続
し、前記一定時間を経過するまでの間、前記整流ＦＥ
Ｔ，環流ＦＥＴのそれぞれに備えられた内部ダイオード
により前記負荷への出力電圧を整流し出力することを特
徴とする。
【００１２】本発明の第４の同期整流コンバータは、本
発明の第１または第３の同期整流コンバータにおいて、
前記出力停止を伴う電源異常の検出は、前記トランスの
１次側に流れる電流値、または、前記負荷に出力される
直流電圧値もしくは直流電流値の少なくとも１つを対象
として検出することを特徴とする。
発明の第１または第３の同期整流コンバータにおいて、
前記出力停止を伴う電源異常の検出は、前記トランスの
１次側に流れる電流値、または、前記負荷に出力される
直流電圧値もしくは直流電流値の少なくとも１つを対象
として検出することを特徴とする。
【００１３】本発明の第５の同期整流コンバータは、直
流入力電圧をスイッチング素子により矩形波パルス電圧
に変換してトランスの１次巻線に印加し、このトランス
の２次巻線で取り出された電圧パルスを整流ＦＥＴ，環
流ＦＥＴにより整流した後、チョークコイル，コンデン
サにより平滑した直流電圧を出力する同期整流コンバー
タを複数個並列接続して負荷に前記直流電圧を出力する
並列運転における同期整流コンバータであって、電源異
常検出部または遅延回路から動作を制御され、ＯＮする
ことによって前記整流ＦＥＴおよび環流ＦＥＴのゲート
をグランドに接地して非動作状態に保つとともに、電源
異常による出力停止後は並列接続された他の同期整流コ
ンバータの出力電圧によりＯＮ状態を継続するスイッチ
回路と、出力停止を伴う電源異常の原因として、前記ト
ランスの１次側に流れる電流値、または、前記負荷に出
力する直流電圧値もしくは直流電流値の少なくとも１つ
を検出し、これらをそれぞれ予め設定された電流値，電
圧値と比較することにより異常を検出した場合に、電源
制御部に指示して前記スイッチング素子の動作を止めて
出力を停止するとともに、前記スイッチ回路に動作電圧
を出力してＯＮするよう制御する電源異常検出部と、外
部からの電源起動信号を受信することにより時間計測を
開始し、予め設定した一定時間を経過するまでの間、前
記スイッチ回路に動作電圧を出力してＯＮするよう制御
する遅延回路と、外部からの前記電源起動信号を受信す
ることにより動作を開始し、前記負荷に出力する直流電
圧を検出し規定値となるようにパルス幅制御して前記ス
イッチング素子を動作させるとともに、前記電源異常検
出部から電源異常発生の通知を受けることにより、前記
スイッチング素子の動作を止めて出力を停止させる電源
制御部と、 前記整流ＦＥＴ，環流ＦＥＴのそれぞれに備
えられ、前記一定時間を経過するまでの間、前記負荷へ
の出力電圧を整流し出力する前記整流ＦＥＴ，環流ＦＥ
Ｔの内部ダイオードとを有することを特徴とする。
流入力電圧をスイッチング素子により矩形波パルス電圧
に変換してトランスの１次巻線に印加し、このトランス
の２次巻線で取り出された電圧パルスを整流ＦＥＴ，環
流ＦＥＴにより整流した後、チョークコイル，コンデン
サにより平滑した直流電圧を出力する同期整流コンバー
タを複数個並列接続して負荷に前記直流電圧を出力する
並列運転における同期整流コンバータであって、電源異
常検出部または遅延回路から動作を制御され、ＯＮする
ことによって前記整流ＦＥＴおよび環流ＦＥＴのゲート
をグランドに接地して非動作状態に保つとともに、電源
異常による出力停止後は並列接続された他の同期整流コ
ンバータの出力電圧によりＯＮ状態を継続するスイッチ
回路と、出力停止を伴う電源異常の原因として、前記ト
ランスの１次側に流れる電流値、または、前記負荷に出
力する直流電圧値もしくは直流電流値の少なくとも１つ
を検出し、これらをそれぞれ予め設定された電流値，電
圧値と比較することにより異常を検出した場合に、電源
制御部に指示して前記スイッチング素子の動作を止めて
出力を停止するとともに、前記スイッチ回路に動作電圧
を出力してＯＮするよう制御する電源異常検出部と、外
部からの電源起動信号を受信することにより時間計測を
開始し、予め設定した一定時間を経過するまでの間、前
記スイッチ回路に動作電圧を出力してＯＮするよう制御
する遅延回路と、外部からの前記電源起動信号を受信す
ることにより動作を開始し、前記負荷に出力する直流電
圧を検出し規定値となるようにパルス幅制御して前記ス
イッチング素子を動作させるとともに、前記電源異常検
出部から電源異常発生の通知を受けることにより、前記
スイッチング素子の動作を止めて出力を停止させる電源
制御部と、 前記整流ＦＥＴ，環流ＦＥＴのそれぞれに備
えられ、前記一定時間を経過するまでの間、前記負荷へ
の出力電圧を整流し出力する前記整流ＦＥＴ，環流ＦＥ
Ｔの内部ダイオードとを有することを特徴とする。
【００１４】本発明の第６の同期整流コンバータは、本
発明の第２，第３または第５の同期整流コンバータにお
いて、前記一定時間は、外部から起動され前記負荷に対
する電源供給動作を開始してから、並列接続されている
全ての同期整流コンバータにおいて、前記負荷に出力す
る直流電圧が規定の電圧値になるまでの時間、またはそ
れ以上の時間であることを特徴とする。
発明の第２，第３または第５の同期整流コンバータにお
いて、前記一定時間は、外部から起動され前記負荷に対
する電源供給動作を開始してから、並列接続されている
全ての同期整流コンバータにおいて、前記負荷に出力す
る直流電圧が規定の電圧値になるまでの時間、またはそ
れ以上の時間であることを特徴とする。
【００１５】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【００１６】図１は、本発明の同期整流コンバータの一
例を示す回路図であり、同期整流コンバータＡと同期整
流コンバータＢとが並列に接続され、負荷１３にそれぞ
れ同じ出力電圧ＶＯを供給している。同期整流コンバー
タＡと同期整流コンバータＢとは同じ構成であるため、
以下、同期整流コンバータＡを例にとり説明する。
例を示す回路図であり、同期整流コンバータＡと同期整
流コンバータＢとが並列に接続され、負荷１３にそれぞ
れ同じ出力電圧ＶＯを供給している。同期整流コンバー
タＡと同期整流コンバータＢとは同じ構成であるため、
以下、同期整流コンバータＡを例にとり説明する。
【００１７】同期整流コンバータＡは、電圧を変換する
トランス２と、スイッチング動作によって入力電圧ＶＩ
を矩形波パルス電圧に変換しトランス２の１次側に印可
する半導体スイッチ３と、トランス２の１次側に流れる
電流値を検出する電流検出回路４と、トランス２により
変換された矩形波パルス電圧を整流する整流ＦＥＴ５，
環流ＦＥＴ６と、スイッチ回路７と、チョークコイル８
と、平滑コンデンサ９と、出力電圧ＶＯを検出し出力電
圧ＶＯが一定となるようにパルス幅制御して半導体スイ
ッチ３のスイッチング動作をさせるとともに、電源異常
検出部１１から電源異常発生の通知を受けて半導体スイ
ッチ３のスイッチング動作を止め、同期整流コンバータ
Ａの出力を停止させる電源制御部１０と、電源異常検出
部１１と、遅延回路１２とを備えている。
トランス２と、スイッチング動作によって入力電圧ＶＩ
を矩形波パルス電圧に変換しトランス２の１次側に印可
する半導体スイッチ３と、トランス２の１次側に流れる
電流値を検出する電流検出回路４と、トランス２により
変換された矩形波パルス電圧を整流する整流ＦＥＴ５，
環流ＦＥＴ６と、スイッチ回路７と、チョークコイル８
と、平滑コンデンサ９と、出力電圧ＶＯを検出し出力電
圧ＶＯが一定となるようにパルス幅制御して半導体スイ
ッチ３のスイッチング動作をさせるとともに、電源異常
検出部１１から電源異常発生の通知を受けて半導体スイ
ッチ３のスイッチング動作を止め、同期整流コンバータ
Ａの出力を停止させる電源制御部１０と、電源異常検出
部１１と、遅延回路１２とを備えている。
【００１８】スイッチ回路７は、ダイオード７１，７２
と、トランジスタ７３，７４と、抵抗７５，７６とを備
えており、電源異常検出部１１，遅延回路１２から制御
され、スイッチ回路７のＯＮ時には整流ＦＥＴ５および
環流ＦＥＴ６のゲートをグランド（地気）に接地して非
動作状態に保っている。
と、トランジスタ７３，７４と、抵抗７５，７６とを備
えており、電源異常検出部１１，遅延回路１２から制御
され、スイッチ回路７のＯＮ時には整流ＦＥＴ５および
環流ＦＥＴ６のゲートをグランド（地気）に接地して非
動作状態に保っている。
【００１９】電源異常検出部１１は、出力停止を伴う電
源異常の要因として、電流検出回路４からトランス２の
１次側に流れる電流値を取得するとともに、出力電圧Ｖ
Ｏを検出し、これら１次側電流，出力電圧ＶＯをそれぞ
れ予め設定された電流値，電圧値と比較することによ
り、過電流，不足電流，過電圧，不足電圧等の異常を検
出すると、電源制御部１０に指示して半導体スイッチ３
のスイッチング動作を止め、同期整流コンバータＡの出
力を停止する制御を行っている。また、１次側電流，出
力電圧ＶＯの異常検出により、スイッチ回路７をＯＮさ
せて整流ＦＥＴ５および環流ＦＥＴ６を非動作状態に保
つ制御を行う。
源異常の要因として、電流検出回路４からトランス２の
１次側に流れる電流値を取得するとともに、出力電圧Ｖ
Ｏを検出し、これら１次側電流，出力電圧ＶＯをそれぞ
れ予め設定された電流値，電圧値と比較することによ
り、過電流，不足電流，過電圧，不足電圧等の異常を検
出すると、電源制御部１０に指示して半導体スイッチ３
のスイッチング動作を止め、同期整流コンバータＡの出
力を停止する制御を行っている。また、１次側電流，出
力電圧ＶＯの異常検出により、スイッチ回路７をＯＮさ
せて整流ＦＥＴ５および環流ＦＥＴ６を非動作状態に保
つ制御を行う。
【００２０】なお、電源異常検出部１１からスイッチ回
路７への出力、すなわち、接続されているトランジスタ
７４のゲートへの出力は、例えば図２に示されているよ
うに、電源供給開始時は何も接続しないオープン状態、
通常動作時はグランド接地、電源異常発生時はトランジ
スタ７４の動作電圧としている。この状態は、例えば遅
延回路１２から出力電圧確定時間ｔ経過時に通知信号を
受信し、それまではオープン状態で、それ以後は通常動
作時，電源異常発生時対応にそれぞれグランド接地，ト
ランジスタ７４の動作電圧を切り換えるようにすれば可
能である。
路７への出力、すなわち、接続されているトランジスタ
７４のゲートへの出力は、例えば図２に示されているよ
うに、電源供給開始時は何も接続しないオープン状態、
通常動作時はグランド接地、電源異常発生時はトランジ
スタ７４の動作電圧としている。この状態は、例えば遅
延回路１２から出力電圧確定時間ｔ経過時に通知信号を
受信し、それまではオープン状態で、それ以後は通常動
作時，電源異常発生時対応にそれぞれグランド接地，ト
ランジスタ７４の動作電圧を切り換えるようにすれば可
能である。
【００２１】遅延回路１２は、起動信号として外部から
の電源ＯＮ信号Ｓを受信し、負荷１３に対する電源供給
を開始するにあたり、電源ＯＮ信号Ｓを受信してから一
定時間の間はスイッチ回路７をＯＮさせて整流ＦＥＴ５
および環流ＦＥＴ６を非動作状態に保つ制御を行う。こ
の最初の一定時間とは、同期整流コンバータの出力電圧
ＶＯが規定の電圧値になるまでの時間のことであり、同
期整流コンバータによってばらつきがあるため、並列接
続されている全ての同期整流コンバータの出力電圧ＶＯ
が規定の電圧値になるまでの時間、または、ある程度余
裕をみた時間を遅延回路１２に予め設定しておく。
の電源ＯＮ信号Ｓを受信し、負荷１３に対する電源供給
を開始するにあたり、電源ＯＮ信号Ｓを受信してから一
定時間の間はスイッチ回路７をＯＮさせて整流ＦＥＴ５
および環流ＦＥＴ６を非動作状態に保つ制御を行う。こ
の最初の一定時間とは、同期整流コンバータの出力電圧
ＶＯが規定の電圧値になるまでの時間のことであり、同
期整流コンバータによってばらつきがあるため、並列接
続されている全ての同期整流コンバータの出力電圧ＶＯ
が規定の電圧値になるまでの時間、または、ある程度余
裕をみた時間を遅延回路１２に予め設定しておく。
【００２２】なお、遅延回路１２からスイッチ回路７へ
の出力、すなわち、接続されているトランジスタ７４の
ゲートへの出力は、例えば図２に示されているように、
電源供給開始時はトランジスタ７４の動作電圧、通常動
作時および電源異常発生時は何も接続しないオープン状
態としている。この状態は、例えば電源ＯＮ信号Ｓを受
信して出力電圧確定時間ｔが経過するまでの間はトラン
ジスタ７４の動作電圧を接続し、その後はスイッチ等の
制御で切り離しオープン状態とすることで可能である。
の出力、すなわち、接続されているトランジスタ７４の
ゲートへの出力は、例えば図２に示されているように、
電源供給開始時はトランジスタ７４の動作電圧、通常動
作時および電源異常発生時は何も接続しないオープン状
態としている。この状態は、例えば電源ＯＮ信号Ｓを受
信して出力電圧確定時間ｔが経過するまでの間はトラン
ジスタ７４の動作電圧を接続し、その後はスイッチ等の
制御で切り離しオープン状態とすることで可能である。
【００２３】次に、本発明の実施の形態の動作について
図１および図２を参照して詳細に説明する。図２は、同
期整流コンバータの出力電圧とスイッチ回路のタイミン
グチャートである。
図１および図２を参照して詳細に説明する。図２は、同
期整流コンバータの出力電圧とスイッチ回路のタイミン
グチャートである。
【００２４】図１の同期整流コンバータの基本的な動作
については、従来の技術において図３を用いて説明した
ものと同じであるため、ここではその説明は省略する。
については、従来の技術において図３を用いて説明した
ものと同じであるため、ここではその説明は省略する。
【００２５】最初に、本発明の同期整流コンバータの通
常動作時における動作について説明する。なお、通常動
作時とは、図２に示すように、後述する電源異常発生時
や負荷に対する電源供給開始時以外の状態のことであ
り、負荷に対して規定の出力電圧を供給している状態を
示している。
常動作時における動作について説明する。なお、通常動
作時とは、図２に示すように、後述する電源異常発生時
や負荷に対する電源供給開始時以外の状態のことであ
り、負荷に対して規定の出力電圧を供給している状態を
示している。
【００２６】この通常動作時においては、図２に示され
るように、接続されているスイッチ回路７のトランジス
タ７４のゲートに対しては、電源異常検出部１１はグラ
ンド接地、遅延回路１２はオープン状態であるため、こ
れによりトランジスタ７４はオフ状態となる。そして、
トランジスタ７４のオフ状態によりトランジスタ７３も
オフ状態となり、スイッチ回路７は整流用ＦＥＴ５およ
び環流ＦＥＴ６から切り離された状態となる。このた
め、通常動作時においては、図３に示す従来の回路と等
価となり、従来の技術で説明した基本的な動作が可能と
なる。
るように、接続されているスイッチ回路７のトランジス
タ７４のゲートに対しては、電源異常検出部１１はグラ
ンド接地、遅延回路１２はオープン状態であるため、こ
れによりトランジスタ７４はオフ状態となる。そして、
トランジスタ７４のオフ状態によりトランジスタ７３も
オフ状態となり、スイッチ回路７は整流用ＦＥＴ５およ
び環流ＦＥＴ６から切り離された状態となる。このた
め、通常動作時においては、図３に示す従来の回路と等
価となり、従来の技術で説明した基本的な動作が可能と
なる。
【００２７】次に、負荷に対する電源供給開始時におけ
る動作について説明する。なお、負荷に対する電源供給
開始時とは、図２に示すように、外部から電源起動信号
すなわち電源ＯＮ信号Ｓを受信してから同期整流コンバ
ータの出力電圧ＶＯが規定の電圧値になるまでの時間の
ことである。上述したように、この時間は同期整流コン
バータによってばらつきがあるため、並列接続されてい
る全ての同期整流コンバータの出力電圧ＶＯが規定の電
圧値になるまでの時間をある程度余裕をみて、遅延回路
１２に予め設定してあるものである。
る動作について説明する。なお、負荷に対する電源供給
開始時とは、図２に示すように、外部から電源起動信号
すなわち電源ＯＮ信号Ｓを受信してから同期整流コンバ
ータの出力電圧ＶＯが規定の電圧値になるまでの時間の
ことである。上述したように、この時間は同期整流コン
バータによってばらつきがあるため、並列接続されてい
る全ての同期整流コンバータの出力電圧ＶＯが規定の電
圧値になるまでの時間をある程度余裕をみて、遅延回路
１２に予め設定してあるものである。
【００２８】例えば、図２において、コンバータＡが出
力電圧ＶＯに達する時間がａで、並列接続されているコ
ンバータＢが出力電圧ＶＯに達する時間がｂであるとす
ると、ある程度余裕をみたｔを出力電圧確定時間として
遅延回路１２に予め設定する。そして、この出力電圧確
定時間ｔまでの間を電源供給開始時としている。
力電圧ＶＯに達する時間がａで、並列接続されているコ
ンバータＢが出力電圧ＶＯに達する時間がｂであるとす
ると、ある程度余裕をみたｔを出力電圧確定時間として
遅延回路１２に予め設定する。そして、この出力電圧確
定時間ｔまでの間を電源供給開始時としている。
【００２９】この負荷に対する電源供給開始時において
は、遅延回路１２は、外部から電源ＯＮ信号Ｓを受信す
ることによりタイマ手段等により時間計測を開始し、出
力電圧確定時間ｔが経過するまでの間、接続されている
スイッチ回路７のトランジスタ７４のゲートに対してト
ランジスタ７４の動作電圧を出力する。一方、図２に示
されるように、電源異常検出部１１の方はオープン状態
のため、遅延回路１２からの動作電圧によりトランジス
タ７４をオン状態にする。そして、トランジスタ７４の
オン状態によりトランジスタ７３もオン状態となる。こ
れにより、整流ＦＥＴ５および環流ＦＥＴ６のゲートは
グランドに接地され、その結果、整流ＦＥＴ５および環
流ＦＥＴ６はオフ状態となるが、同期整流コンバータＡ
の出力電圧は整流ＦＥＴ５および環流ＦＥＴ６の内部ダ
イオードにより整流され出力される。
は、遅延回路１２は、外部から電源ＯＮ信号Ｓを受信す
ることによりタイマ手段等により時間計測を開始し、出
力電圧確定時間ｔが経過するまでの間、接続されている
スイッチ回路７のトランジスタ７４のゲートに対してト
ランジスタ７４の動作電圧を出力する。一方、図２に示
されるように、電源異常検出部１１の方はオープン状態
のため、遅延回路１２からの動作電圧によりトランジス
タ７４をオン状態にする。そして、トランジスタ７４の
オン状態によりトランジスタ７３もオン状態となる。こ
れにより、整流ＦＥＴ５および環流ＦＥＴ６のゲートは
グランドに接地され、その結果、整流ＦＥＴ５および環
流ＦＥＴ６はオフ状態となるが、同期整流コンバータＡ
の出力電圧は整流ＦＥＴ５および環流ＦＥＴ６の内部ダ
イオードにより整流され出力される。
【００３０】次に、電源異常発生時における動作につい
て説明する。なお、電源異常発生時とは、トランス２の
１次側に流れる電流値または出力電圧ＶＯが異常値にな
った場合を指し、電源異常の発生については、電源異常
検出部１１の説明の箇所で説明した通りである。
て説明する。なお、電源異常発生時とは、トランス２の
１次側に流れる電流値または出力電圧ＶＯが異常値にな
った場合を指し、電源異常の発生については、電源異常
検出部１１の説明の箇所で説明した通りである。
【００３１】この電源異常発生時においては、電源異常
検出部１１は、接続されているスイッチ回路７のトラン
ジスタ７４のゲートに対してトランジスタ７４の動作電
圧を出力する。一方、図２に示されるように、遅延回路
１２の方はオープン状態のため、電源異常検出部１１か
らの動作電圧によりトランジスタ７４をオン状態にす
る。そして、トランジスタ７４のオン状態によりトラン
ジスタ７３もオン状態となる。これにより、整流ＦＥＴ
５および環流ＦＥＴ６のゲートはグランドに接地され、
その結果、整流ＦＥＴ５および環流ＦＥＴ６はオフ状態
となる。
検出部１１は、接続されているスイッチ回路７のトラン
ジスタ７４のゲートに対してトランジスタ７４の動作電
圧を出力する。一方、図２に示されるように、遅延回路
１２の方はオープン状態のため、電源異常検出部１１か
らの動作電圧によりトランジスタ７４をオン状態にす
る。そして、トランジスタ７４のオン状態によりトラン
ジスタ７３もオン状態となる。これにより、整流ＦＥＴ
５および環流ＦＥＴ６のゲートはグランドに接地され、
その結果、整流ＦＥＴ５および環流ＦＥＴ６はオフ状態
となる。
【００３２】このとき、電源異常検出部１１は、前述の
ように同期整流コンバータＡの出力を停止する制御を電
源制御部１０に指示しており、同期整流コンバータＡは
非動作状態時となる。このため、同期整流コンバータＡ
の出力電圧ＶＯは出力されていないが、トランジスタ７
４は他の同期整流コンバータＢの出力電圧ＶＯにより動
作する。
ように同期整流コンバータＡの出力を停止する制御を電
源制御部１０に指示しており、同期整流コンバータＡは
非動作状態時となる。このため、同期整流コンバータＡ
の出力電圧ＶＯは出力されていないが、トランジスタ７
４は他の同期整流コンバータＢの出力電圧ＶＯにより動
作する。
【００３３】なお、以上の説明においては、出力停止を
伴う電源異常の要因として、トランス２の１次側に流れ
る電流値、または負荷１３に対する出力電圧ＶＯを例に
とって説明したが、これ以外に、例えば負荷１３に対す
る出力電流値を検出するようにしてもよい。
伴う電源異常の要因として、トランス２の１次側に流れ
る電流値、または負荷１３に対する出力電圧ＶＯを例に
とって説明したが、これ以外に、例えば負荷１３に対す
る出力電流値を検出するようにしてもよい。
【００３４】また、以上の説明においては、同期整流コ
ンバータを２台並列接続した場合について説明したが、
これに限定されず３台以上であってもよい。
ンバータを２台並列接続した場合について説明したが、
これに限定されず３台以上であってもよい。
【００３５】
【発明の効果】本発明によれば、出力停止を伴う電源異
常発生時や、各同期整流コンバータの出力開始から規定
の出力電圧値に達するまでの間は、スイッチ回路により
整流ＦＥＴ，環流ＦＥＴを非動作状態に制御する手段を
設けたため、このようなときに、並列接続されている他
の同期整流コンバータの出力電圧が整流ＦＥＴ，環流Ｆ
ＥＴを導通状態にし、出力端から電流が逆流して両ＦＥ
Ｔを破壊に至らしめることを防止できるという効果が得
られる。
常発生時や、各同期整流コンバータの出力開始から規定
の出力電圧値に達するまでの間は、スイッチ回路により
整流ＦＥＴ，環流ＦＥＴを非動作状態に制御する手段を
設けたため、このようなときに、並列接続されている他
の同期整流コンバータの出力電圧が整流ＦＥＴ，環流Ｆ
ＥＴを導通状態にし、出力端から電流が逆流して両ＦＥ
Ｔを破壊に至らしめることを防止できるという効果が得
られる。
【図１】本発明の同期整流コンバータの一例を示す回路
図である。
図である。
【図２】同期整流コンバータの出力電圧とスイッチ回路
のタイミングチャートである。
のタイミングチャートである。
【図３】従来の同期整流コンバータの一例を示す回路図
である。
である。
１ 直流入力電源 ２ トランス ３ 半導体スイッチ ４ 電流検出回路 ５ 整流ＦＥＴ ６ 環流ＦＥＴ ７ スイッチ回路 ７１，７２ ダイオード ７３，７４ トランジスタ ７５，７６ 抵抗 ８ チョークコイル ９ 平滑コンデンサ １０ 電源制御部 １１ 電源異常検出部 １２ 遅延回路 １３ 負荷 Ａ，Ｂ 同期整流コンバータ ＶＩ 入力電圧 ＶＯ 出力電圧 Ｓ 電源ＯＮ信号 ａ コンバータＡが出力電圧ＶＯに達する時間 ｂ コンバータＢが出力電圧ＶＯに達する時間 ｔ 出力電圧確定時間
Claims (6)
- 【請求項１】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、このトランスの２次巻線で取り出された電圧パルス
を整流ＦＥＴ，環流ＦＥＴにより整流した後、チョーク
コイル，コンデンサにより平滑した直流電圧を出力する
同期整流コンバータを複数個並列接続して負荷に前記直
流電圧を出力する並列運転における同期整流コンバータ
であって、 ＯＮすることによって前記整流ＦＥＴ，環流ＦＥＴのゲ
ートをグランドに接地するスイッチ回路を設け、出力停
止を伴う電源異常を検出した場合に、前記スイッチ回路
をＯＮして前記整流ＦＥＴ，環流ＦＥＴを非動作状態に
するとともに、出力停止後は並列接続された他の同期整
流コンバータの出力電圧により前記スイッチ回路のＯＮ
状態を継続することを特徴とする同期整流コンバータ。 - 【請求項２】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、このトランスの２次巻線で取り出された電圧パルス
を整流ＦＥＴ，環流ＦＥＴにより整流した後、チョーク
コイル，コンデンサにより平滑した直流電圧を出力する
同期整流コンバータを複数個並列接続して負荷に前記直
流電圧を出力する並列運転における同期整流コンバータ
であって、 ＯＮすることによって前記整流ＦＥＴ，環流ＦＥＴのゲ
ートをグランドに接地するスイッチ回路を設け、各同期
整流コンバータが外部から起動され前記負荷に対する電
源供給動作を開始してから予め設定した一定時間を経過
するまでの間、前記スイッチ回路をＯＮし前記整流ＦＥ
Ｔ，環流ＦＥＴを非動作状態にするとともに、前記整流
ＦＥＴ，環流ＦＥＴのそれぞれに備えられた内部ダイオ
ードにより前記負荷への出力電圧を整流し出力すること
を特徴とする同期整流コンバータ。 - 【請求項３】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、このトランスの２次巻線で取り出された電圧パルス
を整流ＦＥＴ，環流ＦＥＴにより整流した後、チョーク
コイル，コンデンサにより平滑した直流電圧を出力する
同期整流コンバータを複数個並列接続して負荷に前記直
流電圧を出力する並列運転における同期整流コンバータ
であって、 ＯＮすることによって前記整流ＦＥＴ，環流ＦＥＴのゲ
ートをグランドに接地するスイッチ回路を設け、出力停
止を伴う電源異常を検出した場合、または、各同期整流
コンバータが外部から起動され前記負荷に対する電源供
給動作を開始してから予め設定した一定時間を経過する
までの間は、前記スイッチ回路をＯＮして前記整流ＦＥ
Ｔ，環流ＦＥＴを非動作状態にするとともに、前記電源
異常による出力停止後は並列接続された他の同期整流コ
ンバータの出力電圧により前記スイッチ回路のＯＮ状態
を継続し、前記一定時間を経過するまでの間、前記整流
ＦＥＴ，環流ＦＥＴのそれぞれに備えられた内部ダイオ
ードにより前記負荷への出力電圧を整流し出力すること
を特徴とする同期整流コンバータ。 - 【請求項４】 前記出力停止を伴う電源異常の検出は、
前記トランスの１次側に流れる電流値、または、前記負
荷に出力される直流電圧値もしくは直流電流値の少なく
とも１つを対象として検出することを特徴とする請求項
１または３記載の同期整流コンバータ。 - 【請求項５】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの１次巻線に印加
し、このトランスの２次巻線で取り出された電圧パルス
を整流ＦＥＴ，環流ＦＥＴにより整流した後、チョーク
コイル，コンデンサにより平滑した直流電圧を出力する
同期整流コンバータを複数個並列接続して負荷に前記直
流電圧を出力する並列運転における同期整流コンバータ
であって、 電源異常検出部または遅延回路から動作を制御され、Ｏ
Ｎすることによって前記整流ＦＥＴおよび環流ＦＥＴの
ゲートをグランドに接地して非動作状態に保つととも
に、電源異常による出力停止後は並列接続された他の同
期整流コンバータの出力電圧によりＯＮ状態を継続する
スイッチ回路と、 出力停止を伴う電源異常の要因として、前記トランスの
１次側に流れる電流値、または、前記負荷に出力する直
流電圧値もしくは直流電流値の少なくとも１つを検出
し、これらをそれぞれ予め設定された電流値，電圧値と
比較することにより異常を検出した場合に、電源制御部
に指示して前記スイッチング素子の動作を止めて出力を
停止するとともに、前記スイッチ回路に動作電圧を出力
してＯＮするよう制御する電源異常検出部と、 外部からの電源起動信号を受信することにより時間計測
を開始し、予め設定した一定時間を経過するまでの間、
前記スイッチ回路に動作電圧を出力してＯＮするよう制
御する遅延回路と、 外部からの前記電源起動信号を受信することにより動作
を開始し、前記負荷に出力する直流電圧を検出し規定値
となるようにパルス幅制御して前記スイッチング素子を
動作させるとともに、前記電源異常検出部から電源異常
発生の通知を受けることにより、前記スイッチング素子
の動作を止めて出力を停止させる電源制御部と、 前記整流ＦＥＴ，環流ＦＥＴのそれぞれに備えられ、前
記一定時間を経過するまでの間、前記負荷への出力電圧
を整流し出力する前記整流ＦＥＴ，環流ＦＥＴの内部ダ
イオードと を有することを特徴とする同期整流コンバー
タ。 - 【請求項６】 前記一定時間は、外部から起動され前記
負荷に対する電源供給動作を開始してから、並列接続さ
れている全ての同期整流コンバータにおいて、前記負荷
に出力する直流電圧が規定の電圧値になるまでの時間、
またはそれ以上の時間であることを特徴とする請求項
２，３または５記載の同期整流コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11167003A JP3130897B2 (ja) | 1999-06-14 | 1999-06-14 | 同期整流コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11167003A JP3130897B2 (ja) | 1999-06-14 | 1999-06-14 | 同期整流コンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000358365A JP2000358365A (ja) | 2000-12-26 |
| JP3130897B2 true JP3130897B2 (ja) | 2001-01-31 |
Family
ID=15841588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11167003A Expired - Fee Related JP3130897B2 (ja) | 1999-06-14 | 1999-06-14 | 同期整流コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130897B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3816396B2 (ja) | 2001-12-05 | 2006-08-30 | Ｔｄｋ株式会社 | スイッチング電源装置 |
| CN107565800B (zh) * | 2016-06-30 | 2020-05-15 | 西门子公司 | 门极驱动电路及门极驱动方法 |
-
1999
- 1999-06-14 JP JP11167003A patent/JP3130897B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000358365A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9948175B2 (en) | Soft-start control system and method for an isolated DC-DC converter with secondary controller | |
| US5774350A (en) | Integrated low dissipation power controller | |
| US7116563B2 (en) | Dual mode over-current protection for switching mode power converter | |
| US5956245A (en) | Circuit and method for controlling a synchronous rectifier converter | |
| US7616464B2 (en) | Reverse current control system for a power converter | |
| US7831401B2 (en) | Power outage detection in a switched mode power supply | |
| CN110879319B (zh) | 利用次级侧整流电压感测的电压和电流保护 | |
| US9837917B1 (en) | X-cap. discharge method for flyback converter | |
| US10153702B2 (en) | Switched-mode power supply controller using a single pin for both input voltage sensing and control of power supply charging | |
| JP2003204680A (ja) | 同期整流器制御装置 | |
| US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
| JP3446654B2 (ja) | スイッチング電源装置 | |
| US6847197B2 (en) | System and method for detection of zero current condition | |
| US6711035B2 (en) | Switching power supply | |
| JPH06343262A (ja) | 同期整流コンバータ | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| US7053593B2 (en) | Protection circuits for a DC-to-DC converter | |
| EP0736959A1 (en) | Low dissipation power controller | |
| JP3130897B2 (ja) | 同期整流コンバータ | |
| JPH1169802A (ja) | 同期整流回路 | |
| JP2972653B2 (ja) | 電源故障検出回路 | |
| JP3294794B2 (ja) | 電源装置 | |
| JP3188258B2 (ja) | スイッチング電源装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| US20230299687A1 (en) | Trans-inductor voltage regulators with fault detection and the fault detection method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001031 |
|
| LAPS | Cancellation because of no payment of annual fees |