JP2972653B2 - 電源故障検出回路 - Google Patents
電源故障検出回路Info
- Publication number
- JP2972653B2 JP2972653B2 JP9151102A JP15110297A JP2972653B2 JP 2972653 B2 JP2972653 B2 JP 2972653B2 JP 9151102 A JP9151102 A JP 9151102A JP 15110297 A JP15110297 A JP 15110297A JP 2972653 B2 JP2972653 B2 JP 2972653B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transformer
- failure
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電源故障検出回路
に関し、特にトランスを用いたスイッチング電源の故障
検出回路に関する。
に関し、特にトランスを用いたスイッチング電源の故障
検出回路に関する。
【０００２】
【従来の技術】各別に電力が入力される複数のスイッチ
ング電源の出力を並列接続して大出力を得るようにした
並列接続運転の電源において、いずれかのスイッチング
電源のみが故障して動作しなくなったことを完全に検出
することは、従来困難であった。このようなスイッチン
グ電源の故障検出回路が特開平３−１５９５６６号公報
に開示されている図４は従来の電源故障検出回路の図で
ある。直流の入力電圧ＶINをＦＥＴ１により短い周期で
断続させてトランス２の一次側に印加する。トランス２
の二次側には、２次整流ダイオード３，４、チョークコ
イル５、出力平滑コンデンサ６を接続し出力電圧ＶO を
得る。ピーク整流回路７の入力端の一方をトランス２の
二次側の一端に接続し他方を接地し出力端をコンパレー
タ８の−入力に接続する。基準電圧電源１４をコンパレ
ータ８の＋入力に接続し、トランス２の２次側のパルス
電圧が基準電圧より低くなった時にコンパレータ８から
故障を示すアラームを出力してした。
ング電源の出力を並列接続して大出力を得るようにした
並列接続運転の電源において、いずれかのスイッチング
電源のみが故障して動作しなくなったことを完全に検出
することは、従来困難であった。このようなスイッチン
グ電源の故障検出回路が特開平３−１５９５６６号公報
に開示されている図４は従来の電源故障検出回路の図で
ある。直流の入力電圧ＶINをＦＥＴ１により短い周期で
断続させてトランス２の一次側に印加する。トランス２
の二次側には、２次整流ダイオード３，４、チョークコ
イル５、出力平滑コンデンサ６を接続し出力電圧ＶO を
得る。ピーク整流回路７の入力端の一方をトランス２の
二次側の一端に接続し他方を接地し出力端をコンパレー
タ８の−入力に接続する。基準電圧電源１４をコンパレ
ータ８の＋入力に接続し、トランス２の２次側のパルス
電圧が基準電圧より低くなった時にコンパレータ８から
故障を示すアラームを出力してした。
【０００３】ピーク整流回路７は入力端の一方と出力端
の間に抵抗１５を接続し、入力端の他方と出力端の間に
コンデンサ１７と抵抗１６を配列に接続したものであ
る。
の間に抵抗１５を接続し、入力端の他方と出力端の間に
コンデンサ１７と抵抗１６を配列に接続したものであ
る。
【０００４】図４の電源故障検出回路はトランス２の２
次側のパルス電圧を検出し基準電圧と比較し、このパル
ス電圧は、負荷電流が無いと発生しないので、正常動作
をしていてもある規定値より小さい負荷の時には不足電
流によるアラームを出力してしまう。そこで誤検出を防
止する為、常に内部回路電流を流す目的で、ダミー抵抗
１３を出力端子間に接続する必要があった。
次側のパルス電圧を検出し基準電圧と比較し、このパル
ス電圧は、負荷電流が無いと発生しないので、正常動作
をしていてもある規定値より小さい負荷の時には不足電
流によるアラームを出力してしまう。そこで誤検出を防
止する為、常に内部回路電流を流す目的で、ダミー抵抗
１３を出力端子間に接続する必要があった。
【０００５】
【発明が解決しようとする課題】従来の技術においては
出力端間にダミー抵抗を接続する必要があるという欠点
があった。また、ダミー抵抗を接続しなければ電源の負
荷が少ない時、電源が故障していないにも関わらず、不
足電流によるアラームを出力してしまうことである。
出力端間にダミー抵抗を接続する必要があるという欠点
があった。また、ダミー抵抗を接続しなければ電源の負
荷が少ない時、電源が故障していないにも関わらず、不
足電流によるアラームを出力してしまうことである。
【０００６】その理由は、従来の電源故障検出回路は出
力電流が規定値以下となった場合を検出して故障と判定
する為、負荷電流が規定値以下となったと時、電源が故
障していないにも関わらず不足電流によるアラームを出
力してしまうからである。本発明の目的はダミー抵抗な
しでスイッチング電源において、軽負荷時においても、
故障か正常かを正確に検出することである。
力電流が規定値以下となった場合を検出して故障と判定
する為、負荷電流が規定値以下となったと時、電源が故
障していないにも関わらず不足電流によるアラームを出
力してしまうからである。本発明の目的はダミー抵抗な
しでスイッチング電源において、軽負荷時においても、
故障か正常かを正確に検出することである。
【０００７】
【課題を解決するための手段】本願発明の電源故障検出
回路は、入力電圧（図１のＶIN）をスイッチング素子に
より周期的に断続させてトランスの（図１の２）の一次
側に印加し前記トランスの二次側から出力電圧を得る電
源回路の故障を検出する回路において、前記スイッチン
グ素子の両端子間の電圧のピーク値を出力するピーク整
流回路（図１の７）と、前記入力電圧が前記ピーク値を
越えた時に故障を示すアラームを出力するコンパレータ
（図１の８）とを備えている。
回路は、入力電圧（図１のＶIN）をスイッチング素子に
より周期的に断続させてトランスの（図１の２）の一次
側に印加し前記トランスの二次側から出力電圧を得る電
源回路の故障を検出する回路において、前記スイッチン
グ素子の両端子間の電圧のピーク値を出力するピーク整
流回路（図１の７）と、前記入力電圧が前記ピーク値を
越えた時に故障を示すアラームを出力するコンパレータ
（図１の８）とを備えている。
【０００８】本願発明の電源故障検出回路は、入力電圧
（図３のＶIN）をスイッチング素子により周期的に断続
させてトランス（図３の２）の一次側に印加し前記トラ
ンスの二次側から出力電圧を得る電源回路の故障を検出
する回路において、前記入力電圧を分圧する分圧回路
（図３の１１、１２）と、前記スイッチング素子の両端
子間の電圧のピーク値を出力するピーク整流回路（図３
の７）と、前記分圧回路により前記入力電圧を分圧した
分圧電圧が前記ピーク値を越えた時に故障を示すアラー
ムを出力するコンパレータ（図３の８）とを備えてい
る。
（図３のＶIN）をスイッチング素子により周期的に断続
させてトランス（図３の２）の一次側に印加し前記トラ
ンスの二次側から出力電圧を得る電源回路の故障を検出
する回路において、前記入力電圧を分圧する分圧回路
（図３の１１、１２）と、前記スイッチング素子の両端
子間の電圧のピーク値を出力するピーク整流回路（図３
の７）と、前記分圧回路により前記入力電圧を分圧した
分圧電圧が前記ピーク値を越えた時に故障を示すアラー
ムを出力するコンパレータ（図３の８）とを備えてい
る。
【０００９】本発明の電源故障検出回路は、入力電圧
（図３のＶIN）をスイッチング素子により周期的に断続
させてトランスの一次側に印加し前記トランスの二次側
から出力電圧を得る電源回路の故障を検出する回路にお
いて、前記入力電圧を分圧する分圧回路（図３の１１、
１２）と、前記スイッチング素子の両端子間の電圧を分
圧したものの分圧ピーク値を出力する分圧ピーク整流回
路（図３の７、９、１０）と、前期分圧回路により前記
入力電圧を分圧した分圧電圧が前記分圧ピーク値を越え
た時に故障を示すアラームを出力するコンパレータ（図
３の８）とを備えている上述の電源故障検出回路のいず
れにおいても、前記スイッチング素子にはＦＥＴ（図１
の１）を、前記スイッチング素子の両端子間の電圧は前
記ＦＥＴのドレイン−ソース電圧を例示することができ
る。
（図３のＶIN）をスイッチング素子により周期的に断続
させてトランスの一次側に印加し前記トランスの二次側
から出力電圧を得る電源回路の故障を検出する回路にお
いて、前記入力電圧を分圧する分圧回路（図３の１１、
１２）と、前記スイッチング素子の両端子間の電圧を分
圧したものの分圧ピーク値を出力する分圧ピーク整流回
路（図３の７、９、１０）と、前期分圧回路により前記
入力電圧を分圧した分圧電圧が前記分圧ピーク値を越え
た時に故障を示すアラームを出力するコンパレータ（図
３の８）とを備えている上述の電源故障検出回路のいず
れにおいても、前記スイッチング素子にはＦＥＴ（図１
の１）を、前記スイッチング素子の両端子間の電圧は前
記ＦＥＴのドレイン−ソース電圧を例示することができ
る。
【００１０】ＦＥＴのドレシン−ソース波形の（スイッ
チング素子の両端子間の電圧波形）のピーク値を観測
し、入力電圧と比較する。ＦＥＴのドレイン−ソース電
圧波形は、トランスのインダクタンス成分ＬとＦＥＴの
内部要領Ｃによって共振を越こし、そのピーク値は無負
荷時においても入力電圧より大きくなる。ＦＥＴのドレ
イン−ソース電圧のピーク値と入力電圧値とを比較する
ことにより、従来不可能であった無負荷時の正常動作の
確認が可能となる。
チング素子の両端子間の電圧波形）のピーク値を観測
し、入力電圧と比較する。ＦＥＴのドレイン−ソース電
圧波形は、トランスのインダクタンス成分ＬとＦＥＴの
内部要領Ｃによって共振を越こし、そのピーク値は無負
荷時においても入力電圧より大きくなる。ＦＥＴのドレ
イン−ソース電圧のピーク値と入力電圧値とを比較する
ことにより、従来不可能であった無負荷時の正常動作の
確認が可能となる。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１を参照すると、本発明の第１の実施の
形態の電源故障検出回路は、ＦＥＴ１、トランス２、
２、次整流ダイオード３，４、チョークコイル５、出力
平滑コンデンサ６を有するスイッチング電源において、
ＦＥＴ１のドレイン側をピーク整流回路７の入力端の一
方に入力し、ＦＥＴ１のソース側をピーク整流回路７の
入力端の他方に接続し、ピーク整流回路７の出力をコン
パレータ８の一入力に接続する。一方、入力電圧ＶINの
＋側とコンパレータ８の＋入力を接続する。
形態の電源故障検出回路は、ＦＥＴ１、トランス２、
２、次整流ダイオード３，４、チョークコイル５、出力
平滑コンデンサ６を有するスイッチング電源において、
ＦＥＴ１のドレイン側をピーク整流回路７の入力端の一
方に入力し、ＦＥＴ１のソース側をピーク整流回路７の
入力端の他方に接続し、ピーク整流回路７の出力をコン
パレータ８の一入力に接続する。一方、入力電圧ＶINの
＋側とコンパレータ８の＋入力を接続する。
【００１３】コンパレータ８では、入力電圧ＶINの値
と、ＦＥＴ１のドレイン−ソース電圧ピークを比較し、
入力電圧ＶINのがＦＥＴ１のドレイン−ソース電圧ピー
ク値に対し大きいか等しい時に出力をアラームとする。
と、ＦＥＴ１のドレイン−ソース電圧ピークを比較し、
入力電圧ＶINのがＦＥＴ１のドレイン−ソース電圧ピー
ク値に対し大きいか等しい時に出力をアラームとする。
【００１４】図２（ａ）〜（ｃ）は、ＦＥＴ１のドレイ
ン−ソース電圧ＶDSの波形図でそれぞれぞれＦＥＴ１の
オンオフ動作が停止している時の図、ＦＥＴ１がオンオ
フ動作しているがスイッチング電源の出力側が無負荷で
ある時の図及びＦＥＴ１がオンオフ動作していてスイッ
チング電源の出力側に負荷が接続されている時の図であ
る。
ン−ソース電圧ＶDSの波形図でそれぞれぞれＦＥＴ１の
オンオフ動作が停止している時の図、ＦＥＴ１がオンオ
フ動作しているがスイッチング電源の出力側が無負荷で
ある時の図及びＦＥＴ１がオンオフ動作していてスイッ
チング電源の出力側に負荷が接続されている時の図であ
る。
【００１５】ＦＥＴ１のドレイン−ソース電圧ＶDS波形
は、図２に示すように、動作している限り無負荷時にお
いてもトランス２のインダクタンス成分ＬとＦＥＴ１の
内部要領Ｃによって共振を起こし、そのピーク値は入力
電圧ＶINより大きくなる。
は、図２に示すように、動作している限り無負荷時にお
いてもトランス２のインダクタンス成分ＬとＦＥＴ１の
内部要領Ｃによって共振を起こし、そのピーク値は入力
電圧ＶINより大きくなる。
【００１６】よって、コンパレータ８により、ＦＥＴ１
のドレイン−ソース電圧のピーク値すなわちピーク整流
回路７の出力電圧と入力電圧値ＶINを比較することによ
り、従来不可能であった無負荷時の正常動作の確認が可
能である。
のドレイン−ソース電圧のピーク値すなわちピーク整流
回路７の出力電圧と入力電圧値ＶINを比較することによ
り、従来不可能であった無負荷時の正常動作の確認が可
能である。
【００１７】次に本発明の第２の実施の形態の電源故障
検出回路について図面を参照して詳細に説明する。
検出回路について図面を参照して詳細に説明する。
【００１８】図３を参照すると、本発明の第２の実施の
形態は、ＦＥＴ１、トランス２、整流ダイオード３，
４、チョークコイル５、出力コンデンサ６を有するスイ
ッチング電源において、ＦＥＴ１のドレイン−ソース間
の電圧を抵抗９と抵抗１０で分圧した値をピーク整流回
路７の入力端の一方に入力し、ＦＥＴ１のソース側をピ
ーク整流回路の７の入力端の他方に接続し、ピーク整流
回路７の出力をコンパレータ８の一入力に接続する。一
方、入力電圧ＶINを抵抗１１と抵抗１２で分圧した値と
コンパレータ８の＋入力を接続する。
形態は、ＦＥＴ１、トランス２、整流ダイオード３，
４、チョークコイル５、出力コンデンサ６を有するスイ
ッチング電源において、ＦＥＴ１のドレイン−ソース間
の電圧を抵抗９と抵抗１０で分圧した値をピーク整流回
路７の入力端の一方に入力し、ＦＥＴ１のソース側をピ
ーク整流回路の７の入力端の他方に接続し、ピーク整流
回路７の出力をコンパレータ８の一入力に接続する。一
方、入力電圧ＶINを抵抗１１と抵抗１２で分圧した値と
コンパレータ８の＋入力を接続する。
【００１９】コンパレータ８では、入力電圧ＶINを抵抗
１１と抵抗１２で分圧した値と、ＦＥＴ１のドレイン−
ソース電圧を抵抗９と抵抗１０で分圧したピーク値を比
較し、前者の値が後者のピーク値に対し大きいか等しい
時に出力を故障を示すアラームとする。
１１と抵抗１２で分圧した値と、ＦＥＴ１のドレイン−
ソース電圧を抵抗９と抵抗１０で分圧したピーク値を比
較し、前者の値が後者のピーク値に対し大きいか等しい
時に出力を故障を示すアラームとする。
【００２０】本実施の態様によれば入力電圧ＶINが大き
いときにもコンパレータ８の入力電圧を小さくし、耐電
圧能力の小さなコンパレータを用いるようにできる。
いときにもコンパレータ８の入力電圧を小さくし、耐電
圧能力の小さなコンパレータを用いるようにできる。
【００２１】また、抵抗９，１０による分圧の程度より
比較して抵抗１１，１２による分圧の程度を大きくする
ことにより、入力電圧ＶINの変動や温度変化による抵抗
値の変化等によるピーク整流回路７の出力のばらつきに
よる誤動作によるアラームの出力を防止するようにする
こともできる。また、ＦＥＴ１のドレイン−ソース電圧
は分圧せずにコンパレータ８に入力し、入力電圧ＶINの
みを分圧してコンパレータ８に入力するようにしても上
述のような誤動作によるアラームの出力を防止するよう
にもできる。
比較して抵抗１１，１２による分圧の程度を大きくする
ことにより、入力電圧ＶINの変動や温度変化による抵抗
値の変化等によるピーク整流回路７の出力のばらつきに
よる誤動作によるアラームの出力を防止するようにする
こともできる。また、ＦＥＴ１のドレイン−ソース電圧
は分圧せずにコンパレータ８に入力し、入力電圧ＶINの
みを分圧してコンパレータ８に入力するようにしても上
述のような誤動作によるアラームの出力を防止するよう
にもできる。
【００２２】さらに、図３のようにピーク整流回路７の
入力側に抵抗９，１０による分圧回路を設ける代わりに
ピーク整流回路７の出力側に分圧回路を設けてＦＥＴ１
のドレイン−ソース電圧のピーク値を分圧するようにし
ても本発明は実施できる。
入力側に抵抗９，１０による分圧回路を設ける代わりに
ピーク整流回路７の出力側に分圧回路を設けてＦＥＴ１
のドレイン−ソース電圧のピーク値を分圧するようにし
ても本発明は実施できる。
【００２３】
【発明の効果】常に内部回路電流を流す為のダミー抵抗
を設けなくても軽負荷時に不足電流によりアラームを誤
検出しないで、無負荷時にもスイッチング電源回路の動
作が正常か故障か正確に判断が可能である。
を設けなくても軽負荷時に不足電流によりアラームを誤
検出しないで、無負荷時にもスイッチング電源回路の動
作が正常か故障か正確に判断が可能である。
【００２４】その理由は、ＦＥＴのドレイシ−ソース電
圧等のスイッチング素子の両端子間の電圧のピーク値と
入力電圧値とを比較することにより、負荷の有無に関わ
らずスイッチング電源回路の動作が正常か故障かを判断
することができるからである。
圧等のスイッチング素子の両端子間の電圧のピーク値と
入力電圧値とを比較することにより、負荷の有無に関わ
らずスイッチング電源回路の動作が正常か故障かを判断
することができるからである。
【図１】本発明の第１の実施の形態の電源故障検出回路
の回路図である。
の回路図である。
【図２】図１の中のＦＥＴ１のドレンシ−ソース電圧Ｖ
DSの波形図である。
DSの波形図である。
【図３】本発明の第２の実施形態の電源故障検出回路の
回路図である。
回路図である。
【図４】従来の技術を示す回路図である。
１ ＦＥＴ ２ トランス ３ 整流ダイオード ４ 整流ダイオード ５ チョークコイル ６ 出力コンデンサ ７ ピーク整流回路 ８ コンパレータ ９，１０，１１，１２ 抵抗 １３ ダミー抵抗 １４ 基準電圧電源
Claims (4)
- 【請求項１】 入力電圧をスイッチング素子により周期
的に断続させてトランスの一次側に印加し前記トランス
の二次側から出力電圧を得る電源回路の故障を検出する
回路において、 前記スイッチング素子の両端子間の電圧のピーク値を出
力するピーク整流回路と、前記入力電圧が前記ピーク値
を越えた時に故障を示すアラームを出力するコンパレー
タとを含むことを特徴とする電源故障検出回路。 - 【請求項２】 入力電圧をスイッチング素子により周期
的に断続させてトランスの一次側に印加し前記トランス
の二次側から出力電源を得る電源回路の故障を検出する
回路において、 前記入力電圧を分圧する分圧回路と、前記スイッチング
素子の両端子間の電圧のピーク値を出力するピーク整流
回路と、前記分圧回路により前記入力電圧を分圧した分
圧電圧が前記ピーク値を越えた時に故障を示すアラーム
を出力するコンパレータとを含むことを特徴とするで電
圧故障検出回路。 - 【請求項３】 入力電圧をスイッチング素子により周期
的に断続させてトランスの一次側に印加し前記トランス
の二次側から出力電圧を得る電源回路の故障を検出する
回路において、 前記入力電圧を分圧する分圧回路と、前記スイッチング
素子の両端子間の電圧を分圧したものの分圧ピーク値を
出力する分圧ピーク整流回路と、前記分圧回路により前
記入力電圧を分圧した分圧電圧が前記分圧ピーク値を越
えた時に故障を示すアラームを出力するコンパレータと
を含むことを特徴とする電源故障検出回路。 - 【請求項４】 前記スイッチング素子はＦＥＴで、前記
スイッチング素子の両端子側の電圧は前記ＦＥＴのドレ
イン−ソース電圧であることを特徴とする請求項１、２
または３記載の電源故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151102A JP2972653B2 (ja) | 1997-06-09 | 1997-06-09 | 電源故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9151102A JP2972653B2 (ja) | 1997-06-09 | 1997-06-09 | 電源故障検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10341570A JPH10341570A (ja) | 1998-12-22 |
| JP2972653B2 true JP2972653B2 (ja) | 1999-11-08 |
Family
ID=15511396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9151102A Expired - Fee Related JP2972653B2 (ja) | 1997-06-09 | 1997-06-09 | 電源故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972653B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001268899A (ja) * | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | 電源制御装置、電源回路及び電源制御方法並びに電子機器 |
| CN102338823B (zh) * | 2010-07-27 | 2015-08-26 | 深圳长城开发科技股份有限公司 | 电表***的掉电检测方法及电路 |
| DE102011103409A1 (de) * | 2011-06-06 | 2012-12-06 | Tridonic Gmbh & Co. Kg | Verfahren zum Heizen einer Wendel eines Leuchtmittels und entsprechende Heizschaltung |
| CN103941216B (zh) * | 2014-05-19 | 2016-06-08 | 国家电网公司 | 电压互感器现场自动检查仪 |
| KR102040888B1 (ko) * | 2017-06-27 | 2019-11-06 | 국민대학교 산학협력단 | 단일 스위치를 갖는 고전압 전원 공급 장치 및 이를 위한 제어 회로 장치 |
| CN116400123B (zh) * | 2023-06-07 | 2023-09-08 | 捷蒽迪电子科技(上海)有限公司 | 一种原边输入电压检测电路 |
-
1997
- 1997-06-09 JP JP9151102A patent/JP2972653B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10341570A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5818707A (en) | Simplified active power factor correction controller IC | |
| US7208883B2 (en) | Current detection circuit, and power supply apparatus, power supply system and electronic apparatus using the current detection circuit | |
| US8084893B2 (en) | Semiconductor device for controlling switching power supply | |
| US6980444B2 (en) | Switching power supply | |
| US5774350A (en) | Integrated low dissipation power controller | |
| US10536089B2 (en) | Switching power source apparatus and direct-current power source apparatus | |
| US9837917B1 (en) | X-cap. discharge method for flyback converter | |
| JP2751962B2 (ja) | スイッチング電源装置 | |
| US6381152B1 (en) | Method of driving semiconductor switching device in non-saturated state and power supply apparatus containing such a switching device | |
| KR20170118068A (ko) | 전원 제어용 반도체 장치 | |
| US10938298B1 (en) | Power controller of load power detection | |
| US7593200B2 (en) | Buck converter fault detection method | |
| JP2972653B2 (ja) | 電源故障検出回路 | |
| US6657475B1 (en) | DC voltage bus clamp | |
| JP4720514B2 (ja) | 共振コンバータにおける電流検出方式 | |
| KR102123375B1 (ko) | 양방향 dc-dc 컨버터의 보호 장치 및 방법 | |
| JPH06201738A (ja) | 電流検出回路 | |
| US5986897A (en) | Switched-mode power supply having a circuit arrangement for turning the switching device when a voltage on the switching device is at a minimum | |
| JP3542768B2 (ja) | 安定化電源における過電圧保護回路 | |
| US10948525B2 (en) | Fault detection device and method for switch driving circuit, and electronic device | |
| JPH07213060A (ja) | スイッチング電源装置 | |
| JP7413754B2 (ja) | 半導体駆動装置および電力変換装置 | |
| KR20130044979A (ko) | 전원 공급 장치 | |
| KR102123374B1 (ko) | 양방향 dc-dc 컨버터의 보호 장치 및 방법 | |
| US20240243666A1 (en) | Switching power supply device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| LAPS | Cancellation because of no payment of annual fees |