JP3129913B2

JP3129913B2 - アクティブマトリクス方式の表示装置

Info

Publication number: JP3129913B2
Application number: JP17873594A
Authority: JP
Inventors: 敦司稲葉; 司郎武田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-07-29
Filing date: 1994-07-29
Publication date: 2001-01-31
Anticipated expiration: 2016-01-31
Also published as: JPH0843793A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各絵素に絵素容量を補
助する補助容量素子が設けられた液晶などによるアクテ
ィブマトリクス方式の表示装置に関する。

【０００２】

【従来の技術】従来、単純マトリクス方式の液晶表示装
置は、一方の基板に多数の走査信号電極を形成すると共
に、他方の基板にこの走査信号電極に直交する方向に多
数の表示信号電極を形成し、これらの基板を液晶層を介
して対向させたものである。そして、このような単純マ
トリクス方式は、構造が簡単であり大型化が容易である
ことから種々のマトリクス方式の液晶表示装置として広
く用いられている。

【０００３】しかしながら、液晶は、電圧変化に対する
光学特性の変化が比較的緩やかなため、応答性が必ずし
もよくない。しかも、上記単純マトリクス方式は、走査
信号電極の本数が多くなるほど各絵素に表示信号の電圧
を印加する期間が短くなる。従って、高解像度が要求さ
れると共にマウスなどでカーソルを高速移動させる最近
のパーソナルコンピュータやマルチメディア機器などの
ディスプレイにこの単純マトリクス方式の液晶表示装置
を用いたのでは十分な表示コントラストが得られなくな
る。また、この単純マトリクス方式は、クロストークに
よる線状の模様が発生し易いため画質が損われるという
欠点もある。そこで、従来から高解像度と高速な表示を
要求される液晶表示装置には、アクティブマトリクス方
式が用いられていた。

【０００４】上記アクティブマトリクス方式の液晶表示
装置の構成を図３および図４に基づいて説明する。な
お、ここでは、説明を簡単にするために単純な４行×４
列による１６絵素の液晶表示装置について示す。

【０００５】図３に示すように、液晶パネル１には、１
点鎖線Ａで囲んだマトリクス状の４行×４列からなる１
６の領域がそれぞれ絵素として配置されている。そし
て、これらの絵素の各行に沿ってそれぞれ１本ずつ合計
４本の走査信号ラインＹ1〜Ｙ4が敷設されると共に、各
列に沿ってそれぞれ１本ずつ合計４本の表示信号ライン
Ｘ1〜Ｘ4が敷設されている。なお、これら走査信号ライ
ンＹと表示信号ラインＸの符号に添えた数字は、それぞ
れ対応する行番号と列番号を示すものである。

【０００６】また、液晶パネル１には、走査信号ライン
駆動回路２と表示信号ライン駆動回路３が設けられ、上
記走査信号ラインＹ1〜Ｙ4はそれぞれこの走査信号ライ
ン駆動回路２に接続されると共に、上記表示信号ライン
Ｘ1〜Ｘ4はそれぞれこの表示信号ライン駆動回路３に接
続されている。走査信号ライン駆動回路２には、液晶パ
ネル１の外部のＯＮ電圧電源回路４とＯＦＦ電圧電源回
路５から電源が供給されるようになっている。ＯＮ電圧
電源回路４は、高電圧レベルのＯＮ電圧ＶONを供給する
電源回路であり、ＯＦＦ電圧電源回路５は、ＯＮ電圧Ｖ
ONよりも十分に低電圧であるが、１水平走査期間ごとに
比較的高電圧と比較的低電圧のレベルが切り替わるＯＦ
Ｆ電圧ＶOFFを供給する電源回路である。そして、走査
信号ライン駆動回路２は、パルスを１水平走査期間ごと
に順次シフトレジスタ内でシフトさせると共に、このパ
ルスに従ってレベルシフタでＯＮ電圧ＶONとＯＦＦ電圧
ＶOFFを切り替えることにより、常時は全ての走査信号
ラインＹ1〜Ｙ4をＯＦＦ電圧ＶOFFとするが、垂直走査
期間ごとに各走査信号ラインＹ1〜Ｙ4を順にほぼ１水平
走査期間だけＯＮ電圧ＶONとして走査信号を出力するよ
うになっている。表示信号ライン駆動回路３は、液晶パ
ネル１の外部から順次供給される表示信号をシリアル−
パラレル変換によって各表示信号ラインＸ1〜Ｘ4に出力
するようになっている。また、この際、表示信号ライン
駆動回路３は、表示信号を水平走査期間ごとに電圧レベ
ルが切り替わる振動電圧として出力する。

【０００７】上記各絵素には、絵素容量ＣＰと補助容量
ＣＳと薄膜トランジスタＳＷが設けられている。図４に
示すように、絵素容量ＣＰは、向かい合って配置された
絵素電極ＥＰAと対向電極ＥＰBによって構成される容量
であり、補助容量ＣＳは、第１電極ＥＳAと第２電極Ｅ
ＳBからなる容量素子である。なお、図３では、例えば
第２行第４列の絵素の場合には、絵素容量ＣＰ24，補助
容量ＣＳ24および薄膜トランジスタＳＷ24というよう
に、この絵素の配置を示す行番号と列番号の数字を符号
に添えている。各絵素の薄膜トランジスタＳＷは、ソー
スが当該絵素の列に対応する表示信号ラインＸに接続さ
れると共に、ドレインが当該絵素における絵素容量ＣＰ
の絵素電極ＥＰAと補助容量ＣＳの第１電極ＥＳAとに接
続されている。また、薄膜トランジスタＳＷのゲート
は、当該絵素の行に対応する走査信号ラインＹに接続さ
れ、この走査信号ラインＹが高電圧レベルのＯＮ電圧Ｖ
ONになると表示信号ラインＸと絵素電極ＥＰAとの間を
導通させると共に、ＯＦＦ電圧ＶOFFになると、このＯ
ＦＦ電圧ＶOFFのレベルの切り替えにかかわらずこれら
の間を遮断するようになっている。

【０００８】各絵素における絵素容量ＣＰの対向電極Ｅ
ＰBは、液晶パネル１の外部の対向電極電源回路６に共
通に接続されている。対向電極電源回路６は、上記ＯＦ
Ｆ電圧電源回路５と同期して、１水平走査期間ごとに比
較的高電圧と比較的低電圧のレベルが切り替わる対向電
極電圧ＶQを供給する電源回路である。第１行〜第３行
の各絵素における補助容量ＣＳの第２電極ＥＳBは、こ
れらが隣接する第２行〜第４行に対応するそれぞれの走
査信号ラインＹ2〜Ｙ4に接続されている。また、第４行
の各絵素における補助容量ＣＳの第２電極ＥＳBは、最
終行帰線ラインＹRを介して絵素容量ＣＰの対向電極と
同じ対向電極電源回路６に接続されている。このように
第１行〜第３行の絵素の第２電極ＥＳBを最寄りで隣接
する走査信号ラインＹ2〜Ｙ4に接続すると、全ての第２
電極ＥＳBをＯＦＦ電圧電源回路５や対向電極電源回路
６などにそれぞれ接続する場合に比べ、基板上の配線量
を大幅に減少させることができる。

【０００９】上記液晶パネル１は、実際には、絵素電極
基板と対向電極基板とを隙間を開けて向かい合わせに配
置し、これらの間に液晶を充填したものである。そし
て、上記走査信号ライン駆動回路２および表示信号ライ
ン駆動回路３並びに走査信号ラインＹ1〜Ｙ4，最終行帰
線ラインＹRおよび表示信号ラインＸ1〜Ｘ4は、全て絵
素電極基板の対向面上に形成されている。また、各絵素
の薄膜トランジスタＳＷと補助容量ＣＳも絵素電極基板
の対向面上に形成されている。薄膜トランジスタＳＷ
は、絵素電極基板の対向面上における走査信号ラインＹ
と表示信号ラインＸとの交差部にアモルファスＳｉなど
の薄膜によって形成されたＴＦＴ[Thin FilmTransisto
r]である。補助容量ＣＳは、絵素電極基板の対向面上に
第１電極ＥＳAと第２電極ＥＳBを強誘電体を介して形成
した容量素子であり、絵素容量ＣＰの静電容量が製造工
程でバラツキを生じるのを緩和すると共に、絵素の静電
容量を増加させて電圧降下を減少させるために形成され
ている。絵素容量ＣＰは、絵素電極ＥＰAのみが絵素電
極基板の対向面上に形成され、対向電極ＥＰBは対向電
極基板の対向面上に形成されている。即ち、絵素電極Ｅ
ＰAは、絵素電極基板の対向面上において各絵素ごとに
絵素領域内の中央部全域を覆うように形成された透明な
導電膜によって構成されている。また、対向電極ＥＰB
は、全ての絵素について共通に対向電極基板の対向面の
ほぼ全面を覆うように形成された透明な導電膜によって
構成されている。従って、これらの絵素電極ＥＰAと対
向電極ＥＰBとの間には、図４に示すように、液晶層Ｌ
Ｃが介在することになり、この液晶層ＬＣの光透過率を
絵素ごとに制御することによりマトリクス表示が行われ
る。なお、絵素容量ＣＰは、対向電極ＥＰAが上記のよ
うに対向電極基板の対向面のほぼ全面を覆う導電膜によ
って構成されているが、ここでは各絵素ごとの等価的な
容量素子として図示している。

【００１０】上記構成の液晶表示装置の動作を図５に基
づいて説明する。ここでは、パーソナルコンピュータの
ディスプレイ規格の１つであるＶＧＡ[Video Graphics
Array]規格の場合について示す。このＶＧＡ規格では、
１フィールドの画面を構成する１Ｖの垂直走査期間ＴV
（６０分の１秒）は５２５Ｈの水平走査期間ＴH（３
１．８μ秒）からなる。そして、実際には、第１Ｈ〜第
４８０Ｈまでが有効画面となり第４８１Ｈ以降が垂直帰
線期間ＴVRとなるが、この説明では簡単のため４行×４
列の表示装置を示しているので、第１Ｈ〜第４Ｈまでの
４Ｈの水平走査期間ＴHのみを有効画面とし、残りの第
５Ｈ以降を垂直帰線期間ＴVRとしている。

【００１１】走査信号ラインＹ1〜Ｙ4の走査信号は、常
時はＯＦＦ電圧ＶOFFとなるため、水平走査期間ＴHの最
後期に割り当てられた水平帰線期間ＴHRのたびに薄膜ト
ランジスタＳＷがＯＮとならない程度の高電圧と低電圧
のレベルに交互に切り替わる。また、走査信号ラインＹ
1の走査信号は、垂直走査期間ＴVにおける最初の第１Ｈ
において、ＯＦＦ電圧ＶOFFよりも十分に高電圧のＯＮ
電圧ＶONとなり、残りの走査信号ラインＹ2〜Ｙ4も、第
２Ｈ〜第４Ｈにそれぞれ順にＯＮ電圧ＶONとなる。従っ
て、各垂直走査期間ＴVの第１Ｈ〜第４Ｈには、各絵素
の薄膜トランジスタＳＷ11〜ＳＷ44が第１行〜第４行の
各行ごとに順に導通することになる。ただし、例えば走
査信号ラインＹ1が実際にＯＮ電圧ＶONとなる期間ＴON
は、第１Ｈの開始時である時刻ｔ1から、この第１Ｈの
最後の水平帰線期間ＴHRが始まる時刻ｔ2までであり、
第１Ｈ全体の水平走査期間ＴHよりもわずかに短い期間
となる。そして、時刻ｔ2以降は再びＯＦＦ電圧ＶOFFに
戻って第１Ｈが終了する時刻ｔ3までに電圧レベルが小
さく切り替わる。

【００１２】対向電極電源回路６が供給する対向電極電
圧ＶQは、上記走査信号ラインＹ1〜Ｙ4の常時の走査信
号となるＯＦＦ電圧ＶOFFと同じ振動電圧であり、各水
平走査期間ＴHごとに比較的高電圧と比較的低電圧のレ
ベルに交互に切り替わる振動電圧である。この対向電極
電圧ＶQＱは、ＯＦＦ電圧ＶOFFと同様に、図示する垂直
走査期間ＴVの第１Ｈでは高電圧レベルとなるが、次の
垂直走査期間ＴVの第１Ｈでは低電圧レベルとなり、垂
直走査期間ＴVごとでも高電圧と低電圧のレベルが入れ
替わる。また、最終行帰線ラインＹRは、この対向電極
電源回路６に接続され同じ対向電極電圧ＶQの供給を受
けるので、同じ信号波形となる。

【００１３】表示信号ラインＸの表示信号も、各水平走
査期間ＴHごとに高電圧と低電圧のレベルに交互に切り
替わる振動電圧である。ただし、ＯＦＦ電圧ＶOFFや対
向電極電圧ＶQとは高電圧と低電圧の切り替えの位相が
反転している。また、この表示信号は、振動電圧の振幅
が表示しようとする画像に応じて変化する。従って、図
示する垂直走査期間ＴVの第１Ｈにおいて走査信号ライ
ンＹ1に接続された第１行の薄膜トランジスタＳＷ11〜
ＳＷ14が導通すると、絵素容量ＣＰ11〜ＣＰ14が各表示
信号ラインＸ1〜Ｘ4の低電圧レベルの表示信号と高電圧
レベルの対向電極電圧ＶQとの電位差−ＶSによって放電
され、第２Ｈにおいて走査信号ラインＹ2に接続された
第２行の薄膜トランジスタＳＷ21〜ＳＷ24が導通する
と、絵素容量ＣＰ21〜ＣＰ24が各表示信号ラインＸ1〜
Ｘ4の高電圧レベルの表示信号と高電圧レベルの対向電
極電圧ＶQとの電位差＋ＶSによって充電される。そし
て、次の垂直走査期間ＴVまでは、これらの絵素容量Ｃ
Ｐに表示電圧±ＶSが保存されるので、これによって各
絵素の液晶層の光透過率を制御し表示信号に応じた表示
を行うことができる。また、次の垂直走査期間ＴVの第
１Ｈと第２Ｈには、これらの絵素容量ＣＰに極性が反転
された表示電圧±ＶSが印加される。このように、絵素
容量ＣＰに表示信号の極性を順次反転させて供給する交
流反転駆動を行うのは、液晶が分極化により劣化するの
を防止するためと、表示の際にフリッカが発生するのを
抑制するためである。

【００１４】図６に示す液晶表示装置は、図３に示した
液晶表示装置における最終行帰線ラインＹRを対向電極
電源回路６ではなくＯＦＦ電圧電源回路５に接続した従
来例を示す。この液晶表示装置も、ＯＦＦ電圧電源回路
５が供給するＯＦＦ電圧ＶOFFと対向電極電源回路６が
供給する対向電極電圧ＶQとが上記のように同一の信号
であるため全く同じ動作をするものであり、液晶パネル
１のレイアウトに応じていずれか都合のよい方を選択す
ることになる。

【００１５】

【発明が解決しようとする課題】上記図５では、絵素容
量ＣＰ21と絵素容量ＣＰ41における絵素電極ＥＰAの電
圧波形を例示している。絵素容量ＣＰ21の電圧は、各垂
直走査期間ＴVにおける第２Ｈに走査信号ラインＹ2がＯ
Ｎ電圧ＶONとなるので、このたびに電圧レベルが大きく
変化すると共に、これらの間は水平走査期間ＴHごとに
対向電極電圧ＶQに応じて電圧レベルが小さく変化す
る。また、絵素容量ＣＰ41では、各垂直走査期間ＴVに
おける第４Ｈに走査信号ラインＹ4がＯＮ電圧ＶONとな
るので、このたびに電圧レベルが大きく変化すると共
に、これらの間は水平走査期間ＴHごとに対向電極電圧
ＶQに応じて電圧レベルが小さく変化する。

【００１６】ところが、絵素容量ＣＰ21の場合、補助容
量ＣＳ21の第２電極ＥＳBが隣接する走査信号ラインＹ3
に接続されているので、第３Ｈにはこの第２電極ＥＳB
がＯＮ電圧ＶONまで上昇し、絵素容量ＣＰ21の絵素電極
ＥＰAの電圧もΔＶD1だけ押し上げられる。即ち、絵素
容量ＣＰ21と補助容量ＣＳ21は、図７に示すように、Ｏ
Ｎ電圧ＶONとＯＦＦ電圧ＶOFFなどに対しては直列接続
されていると考えられるので、第２電極ＥＳBがＯＦＦ
電圧ＶOFFとなっている場合には、対向電極ＥＰBもこの
ＯＦＦ電圧ＶOFFと同じ対向電極電圧ＶQであるため、こ
れら絵素容量ＣＰ21と補助容量ＣＳ21には絶対値が同と
なる表示電圧±ＶSがそれぞれ印加される。しかし、補
助容量ＣＳ21の第２電極ＥＳBがＯＮ電圧ＶONになった
場合には、このＯＮ電圧ＶONと対向電極電圧ＶQ（ＯＦ
Ｆ電圧ＶOFF）との差の電圧ＶON−ＶOFFが絵素容量ＣＰ
21と補助容量ＣＳ21の直列回路に印加されるので、絵素
容量ＣＰ21には表示電圧±ＶSに加えて、数１で示すよ
うに、絵素容量ＣＰと補助容量ＣＳとの容量比に逆比例
して分圧された電圧ΔＶD1が加重され、これによって絵
素電極ＥＰAの電圧が押し上げられる。

【００１７】

【数１】

【００１８】なお、各絵素には、薄膜トランジスタＳＷ
のゲート・ドレイン間に浮遊容量が存在するが、絵素容
量ＣＰや補助容量ＣＳに比べれば比較的容量が小さいの
で、ここでは無視している。また、ＯＦＦ電圧ＶOFFが
高電圧の場合と低電圧の場合とでは数１で示す電圧ΔＶ
D1の値が相違するが、この差はわずかであるため、以降
はいずれの場合も同じ電圧ΔＶD1であるとして説明す
る。

【００１９】ここで、絵素容量ＣＰ41に印加される駆動
電圧の実効値ＶD1rmsを考える。絵素電極ＥＰAの電圧
は、図５に示したように、ＯＦＦ電圧ＶOFFや対向電極
電圧ＶQの振動電圧に応じて水平走査期間ＴHごとに小さ
く変化するが、絵素容量ＣＰ４１の電極間の液晶に印加
される駆動電圧は、この振動電圧の影響を受けることな
く、垂直走査期間ＴＶごとに表示電圧＋ＶSと−ＶSとが
交互に切り替わる波形となる。従って、実効電圧ＶD1rm
sは、数２に示すように、交流反転駆動の１周期である
２垂直走査期間ＴVにわたる表示電圧±ＶSの２乗平均に
より、ＶSとして求められる。

【００２０】

【数２】

【００２１】これに対して、絵素容量ＣＰ21に印加され
る駆動電圧は、各垂直走査期間ＴVにおける走査信号ラ
インＹ2がＯＮ電圧ＶONとなる期間ＴONを除いた期間に
ついては表示電圧±ＶSとなるが、期間ＴONについて
は、表示電圧±ＶSに上記電圧ΔＶD1を加えた値とな
る。従って、実効電圧ＶD2rmsは、数３に示すように、
２垂直走査期間ＴVにわたる表示電圧±ＶSとこれに電圧
ΔＶD1を加えた駆動電圧の２乗平均により求められ、絵
素容量ＣＰ41の実効電圧ＶD1rmsであるＶSよりも数ｍＶ
だけ高い電圧値となる。絵素容量ＣＰ21と絵素容量ＣＰ
41に印加される駆動電圧の絶対値を２垂直走査期間ＴV
にわたって積分した結果は同じ値となる。しかし、実効
電圧は、絶対値の積分結果が同じでも、電圧の変化状態
が異なれば相違するものであり、実効電圧にこのような
差がある場合には、実際に絵素容量ＣＰ21と絵素容量Ｃ
Ｐ41に供給される電力にも同様の差が生じる。なお、こ
のような事情は、第２行の他の絵素容量ＣＰや第１行お
よび第３行の絵素容量ＣＰにも共通している。

【００２２】

【数３】

【００２３】このため、補助容量ＣＳの第２電極ＥＳB
を隣接する走査信号ラインＹに接続する従来のアクティ
ブマトリクス方式の液晶表示装置では、最終行の絵素容
量ＣＰに印加される実効電圧だけが他より数ｍＶだけ低
くなり、これによって液晶の光透過率に相違を生じ、階
調ムラなどによる表示品質の低下を生じるという問題が
発生していた。なお、この問題は液晶表示装置に限ら
ず、絵素容量に印加される駆動電圧により表示を行う他
の表示装置にも共通するものである。

【００２４】なお、従来は、上記問題を回避するため
に、最終行の絵素をマスクして表示行を１行少なくする
場合があった。しかしながら、この方法では、例えばＶ
ＧＡ規格で有効画面が４８０行となる場合に表示行数が
４７９行に減少し、全画面を完全に表示することができ
なくなるという新たな問題を生じる。

【００２５】また、図８〜図１０に示すような回路を設
けて、最終行帰線ラインＹRに供給する信号を別途に供
給する発明（特願平５−２７５７７６）も従来からなさ
れていた。

【００２６】図８は、走査信号ラインＹ4の走査信号を
タイミング回路１１によって例えば１水平走査期間ＴH
だけ遅延させた信号により切替回路１２を制御し、この
切替回路１２によって最終行帰線ラインＹRに常時はＯ
ＦＦ電圧ＶOFFを出力すると共に、最終行の走査後の垂
直帰線期間ＴVR内の１水平走査期間ＴHにのみＯＮ電圧
ＶONを出力するようにしたものである。また、図９は、
走査信号ライン駆動回路２が走査する行数を１行分増加
させ、この増加した走査信号を最終行帰線ラインＹRに
出力するようにしたものである。これらはいずれも上記
例における垂直帰線期間ＴVR内の第５Ｈに走査を行う仮
想の走査信号を生成し、これを最終行帰線ラインＹRに
供給することによって絵素容量ＣＰ41〜ＣＰ44の駆動電
圧の実効値を数３で示した他の行と同じ値にするもので
ある。

【００２７】図１０は、対向電極電圧ＶQよりも少し振
幅の大きい振動電圧を生成して、これを最終行帰線ライ
ンＹRに供給するようにしたものである。即ち、対向電
極電圧ＶQの振幅が１水平走査期間ＴHおきに電圧ΔＶB
だけ広くなる振動電圧を生成して最終行帰線ラインＹR
に供給したとすると、補助容量ＣＳを介して絵素容量Ｃ
Ｐには、数４に示す分圧電圧ΔＶD2が加重される。

【００２８】

【数４】

【００２９】すると、この場合の最終行の絵素容量ＣＰ
の駆動電圧は、１垂直走査期間ＴVの半分の期間につい
ては表示電圧±ＶSとなり、残りの半分の期間について
は、この表示電圧±ＶSに電圧±ΔＶD2を加えたものと
なるので、実効電圧ＶD3rmsは数５に示す値となり、元
の実効電圧ＶD1rmsの電圧ＶSよりも高い電圧となる。

【００３０】

【数５】

【００３１】そこで、この実効電圧ＶD3rmsが数２に示
した実効電圧ＶD1rmsに一致するように電圧ΔＶBを定め
れば最終行のみの絵素容量ＣＰの実効電圧が相違すると
いう問題を解消することができる。

【００３２】対向電極電圧ＶQのような振動電圧は、図
１０に示したように、タイミング回路１３によって発生
させた水平走査期間ＴHを周期とするパルス信号をバッ
ファ回路１４を介してオペアンプ（演算増幅器）の負帰
還回路で構成される第１増幅回路１５によって増幅する
ことにより生成することができる。そして、最終行帰線
ラインＹRに供給する振動電圧も、同様にオペアンプの
負帰還回路で構成される第２増幅回路１６によって増幅
することにより生成することができる。この際、例えば
第１増幅回路１５における帰還抵抗Ｒ1を調整して増幅
率を変化させると共に、第１増幅回路１５および第２増
幅回路１６の分圧抵抗Ｒ2，Ｒ3を調整して基準電圧を変
化させることにより、上記のように対向電極電圧ＶQの
高電圧レベルが電圧ΔＶBだけ高くなる振動電圧を生成
することができる。

【００３３】しかしながら、上記図８〜図１０の発明で
は、最終行帰線ラインＹR専用の駆動信号を生成する新
たな回路を設ける必要があり、最終行１行だけのために
回路構成に無駄が多くなるという問題が生じる。

【００３４】本発明は、上記従来の問題を解決するもの
で、最終行帰線ラインを最終行以外の走査信号ラインに
接続することにより、最終行を有効に利用することがで
きるアクティブマトリクス方式の表示装置を提供するこ
とを目的とする。

【００３５】

【課題を解決するための手段】本発明のアクティブマト
リクス方式の表示装置は、絵素電極基板に、マトリクス
状に配置された複数の絵素電極と、該マトリクス状の絵
素電極の各行に対応して１本ずつ配置された複数本の走
査信号ラインと、該マトリクス状の絵素電極の各列に対
応して１本ずつ配置された複数本の表示信号ラインと、
該各絵素電極ごとに、当該絵素電極の列に対応する表示
信号ラインと当該絵素電極との間に接続され、当該絵素
電極の行に対応する走査信号ラインの電圧に応じて当該
絵素電極と表示信号ラインとの間の導通又は遮断を制御
するスイッチング素子と、該各絵素電極ごとに、第１電
極が当該絵素電極に接続され、かつ、当該絵素電極が該
マトリクス状の一方の端の行にある場合を除き、該第１
電極と対向する第２電極が当該絵素電極の行に対して該
マトリクス状の一方側に隣接する行に対応する走査信号
ラインに接続された補助容量素子とが設けられると共
に、対向電極基板に対向電極が設けられ、該絵素電極基
板と該対向電極基板とを電気光学物質を介在させて対向
させたアクティブマトリクス方式の表示装置において、
マトリクス状の一方の端の行の該各絵素電極に第１電極
が接続された該各補助容量素子の第２電極が当該一方の
端の行に対応する該走査信号ライン以外のいずれかの走
査信号ラインに接続されたものであり、そのことにより
上記目的が達成される。

【００３６】また、好ましくは、本発明のアクティブマ
トリクス方式の表示装置において、マトリクス状の一方
の端の行の各絵素電極に第１電極が接続された各補助容
量素子の第２電極がマトリクス状の他方の端の行に対応
する走査信号ラインに接続される。また、好ましくは、
本発明のアクティブマトリクス方式の表示装置における
電気光学物質が液晶である。

【００３７】

【作用】本発明においては、マトリクス状の他方側から
各行の絵素における補助容量素子の第２電極をマトリク
ス状の一方側に隣接する行に対応する走査信号ラインに
順次接続していくと、一方の端の行の場合には、さらに
一方側に隣接する行がないため、第２電極を走査信号ラ
インに接続することができない。そこで、本発明は、マ
トリクス状の一方の端の行の各絵素における補助容量素
子の第２電極をこの一方の端の行に対応する走査信号ラ
イン以外のいずれかの走査信号ラインに接続している。
すると、この一方の端の行の各絵素電極には、１垂直走
査期間ごとに１回だけ、自身の行が走査される期間を除
くいずれかの水平走査期間に、スイッチング素子を導通
させるための電圧が補助容量素子を介して印加される。

【００３８】したがって、本発明のアクティブマトリク
ス方式の表示装置によれば、一方側に隣接する行のない
一方の端の行についても、補助容量素子の第２電極に走
査信号を印加することができるので、絵素電極の駆動電
圧の実効値を他の行の絵素容量と同じにすることができ
る。

【００３９】なお、表示装置が線順次走査を行う場合、
マトリクス状の一方の端の行は、最後に走査される行又
は最初に走査される行となる。

【００４０】請求項２の発明は、マトリクス状の一方の
端の行の各絵素における補助容量素子の第２電極がマト
リクス状の他方の端の行に対応する走査信号ラインに接
続されてい場合を示す。この場合、線順次走査が行われ
るならば、各行の走査時の直後又は直前に、全ての行の
絵素容量がスイッチング素子を導通させるための電圧を
印加されるようになる。

【００４１】請求項３の発明は、アクティブマトリクス
方式の表示装置として現在最もよく利用され、交流反転
駆動を行う必要のある液晶を電気光学物質として用いる
場合を示している。

【００４２】

【実施例】以下、本発明の実施例について説明する。

【００４３】図１および図２は本発明の実施例を示すも
のであって、図１は液晶表示装置の構成を示すブロック
回路図、図２は液晶表示装置の動作を示すタイムチャー
トである。なお、図３〜図７に示した従来例と同様の機
能を有する構成部材には同じ番号を付してその説明を省
略する。

【００４４】本実施例は、液晶を用いた液晶表示装置に
ついて説明するが、他の電気光学物質を用いる場合にも
同様に実施可能である。なお、ここでも、説明を簡単に
するために単純な４行×４列による１６絵素の液晶表示
装置について示す。

【００４５】本実施例の液晶表示装置は、図１に示すよ
うに、液晶パネル１と、この液晶パネル１の外部に設け
られたＯＮ電圧電源回路４，ＯＦＦ電圧電源回路５およ
び対向電極電源回路６によって構成されている。そし
て、ＯＮ電圧電源回路４，ＯＦＦ電圧電源回路５および
対向電極電源回路６は、図３に示した従来例の液晶表示
装置に用いられたものと同じ構成である。

【００４６】液晶パネル１は、絵素電極基板と対向電極
基板とを隙間を開けて向かい合わせに配置し、これらの
間に液晶を充填したものである。絵素電極基板の対向面
上には、図３に示した従来例と同様の構成の走査信号ラ
イン駆動回路２および表示信号ライン駆動回路３並びに
走査信号ラインＹ1〜Ｙ4および表示信号ラインＸ1〜Ｘ4
が形成されている。また、絵素の構成も図３および図４
に示した従来例と同様であり、絵素電極基板の対向面上
には、薄膜トランジスタＳＷと補助容量ＣＳと絵素容量
ＣＰにおける絵素電極ＥＰAが形成されている。そし
て、この絵素容量ＣＰの対向電極ＥＰBは対向電極基板
の対向面上に形成されて対向電極電源回路６に接続され
ている。

【００４７】上記第１行〜第３行の各絵素における補助
容量ＣＳの第２電極ＥＳBは、これらが隣接する第２行
〜第４行に対応するそれぞれの走査信号ラインＹ2〜Ｙ4
に接続されている点も図３に示した従来例と同じであ
る。しかし、第４行の各絵素における補助容量ＣＳの第
２電極ＥＳBは、最終行帰線ラインＹRを介して第１行に
対応する走査信号ラインＹ1に接続されている。この最
終行帰線ラインＹRと走査信号ラインＹ1は、マトリクス
状の両方の端の最も離れた位置に設けられている。した
がって、図示のようにこれらを液晶パネル１の外部の配
線によって接続してもよい。また、液晶パネル１の絵素
電極基板上に新たな導電膜を敷設して接続することもで
きる。いずれにしても、１枚の液晶パネル１に対して１
本の結線を行うだけなので、配線の手間や導電膜の敷設
によって基板面が占有される面積は微々たるもので問題
とならない。

【００４８】上記構成の液晶表示装置の動作を図２に基
づいて説明する。ここでも図５に示したＶＧＡ規格の場
合について示すと共に、簡単のため、第１Ｈ〜第４Ｈま
での４Ｈの水平走査期間ＴHのみを有効画面とし、残り
の第５Ｈ以降を垂直帰線期間ＴVRとしている。

【００４９】走査信号ラインＹ1〜Ｙ4の走査信号，対向
電極電源回路６が供給する対向電極電圧ＶQおよび表示
信号ラインＸの表示信号は、図５に示したものと同じで
ある。しかし、最終行帰線ラインＹRは、上記のように
走査信号ラインＹ1に接続されているので、これと同様
に各垂直走査期間ＴVの第１Ｈに期間ＴONの間だけＯＮ
電圧ＶONの高電圧になる。

【００５０】図２においても図５と同様に絵素容量ＣＰ
21と絵素容量ＣＰ41の絵素電極ＥＰAの電圧波形を例示
している。ここで、絵素容量ＣＰ21については、図５の
場合と全く同じで、各垂直走査期間ＴVにおける第３Ｈ
に電圧がΔＶD1だけ押し上げられる。しかし、絵素容量
ＣＰ41は、最終行帰線ラインＹRが走査信号ラインＹ1と
共に各垂直走査期間ＴVの第１ＨでＯＮ電圧ＶONとなる
ので、この際に補助容量ＣＳ41の第２電極ＥＳBに高電
圧が印加され、絵素容量ＣＰ21と同じく電圧が電圧ΔＶ
D1だけ上し上げられる。したがって、表示信号による表
示電圧ＶSが同じである限り、絵素容量ＣＰ21と絵素容
量ＣＰ41に印加される駆動電圧の実効値が同じ値とな
り、第１行〜第３行と第４行の液晶表示に差が生じるよ
うなことがなくなる。

【００５１】この結果、本実施例の液晶表示装置によれ
ば、最終行帰線ラインＹRと走査信号ラインＹ1とを接続
するだけで、第４行の絵素をマスクしたり、別途最終行
帰線ラインＹR専用の電源回路を設けることなく、容易
に高品質の画像を得ることができるようになる。なお、
最終行帰線ラインＹRは、走査信号ラインＹ4以外であれ
ば、他のいずれかの走査信号ラインＹ2，Ｙ3に接続する
こともでき、同様の効果が得られる。

【００５２】

【発明の効果】以上のように本発明のアクティブマトリ
クス方式の表示装置によれば、マトリクス状の一方側に
隣接する行のない一方の端の行についても、補助容量素
子の第２電極を他の走査信号ラインに接続するだけで、
本来不要な仮想の走査信号を生成したり、この一方の端
の行だけの専用の電源回路を設けることなく、絵素容量
の駆動電圧の実効値を他の行の絵素容量と同じにするこ
とができ、表示品質の低下を防止することができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すものであって、液晶表示
装置の構成を示すブロック回路図である。

【図２】本発明の実施例を示すものであって、液晶表示
装置の動作を示すタイムチャートである。

【図３】従来例を示すものであって、液晶表示装置の構
成を示すブロック回路図である。

【図４】絵素の詳細を示すなど価回路図である。

【図５】従来例を示すものであって、液晶表示装置の動
作を示すタイムチャートである。

【図６】第２の従来例を示すものであって、液晶表示装
置の構成を示すブロック回路図である。

【図７】絵素容量ＣＰの分圧による電圧上昇を説明する
ための等価回路図である。

【図８】第３の従来例を示すものであって、仮想的な走
査信号を生成する回路のブロック回路図である。

【図９】第４の従来例を示すものであって、走査信号ラ
イン駆動回路によって仮想的な走査信号を生成する場合
を示すブロック回路図である。

【図１０】第５の従来例を示すものであって、対向電極
電圧の振幅を変化させて信号を生成する回路のブロック
回路図である。

【符号の説明】

Ｙ走査信号ラインＸ表示信号ラインＳＷ薄膜トランジスタＣＰ絵素容量ＥＰA 絵素電極ＥＰB 対向電極ＣＳ補助容量ＥＳA 第１電極ＥＳB 第２電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 550 G02F 1/1368 G09G 3/36

Claims

(57)【特許請求の範囲】

【請求項１】絵素電極基板に、マトリクス状に配置さ
れた複数の絵素電極と、該マトリクス状の絵素電極の各
行に対応して１本ずつ配置された複数本の走査信号ライ
ンと、該マトリクス状の絵素電極の各列に対応して１本
ずつ配置された複数本の表示信号ラインと、該各絵素電
極ごとに、当該絵素電極の列に対応する表示信号ライン
と当該絵素電極との間に接続され、当該絵素電極の行に
対応する走査信号ラインの電圧に応じて当該絵素電極と
表示信号ラインとの間の導通又は遮断を制御するスイッ
チング素子と、該各絵素電極ごとに、第１電極が当該絵
素電極に接続され、かつ、当該絵素電極が該マトリクス
状の一方の端の行にある場合を除き、該第１電極と対向
する第２電極が当該絵素電極の行に対して該マトリクス
状の一方側に隣接する行に対応する走査信号ラインに接
続された補助容量素子とが設けられると共に、対向電極基板に対向電極が設けられ、該絵素電極基板と該対向電極基板とを電気光学物質を介
在させて対向させたアクティブマトリクス方式の表示装
置において、マトリクス状の一方の端の行の該各絵素電極に第１電極
が接続された該各補助容量素子の第２電極が当該一方の
端の行に対応する該走査信号ライン以外のいずれかの走
査信号ラインに接続されたアクティブマトリクス方式の
表示装置。
【請求項２】マトリクス状の一方の端の行の前記各絵
素電極に第１電極が接続された前記各補助容量素子の第
２電極がマトリクス状の他方の端の行に対応する前記走
査信号ラインに接続された請求項１記載のアクティブマ
トリクス方式の表示装置。
【請求項３】前記電気光学物質が液晶である請求項１
又は請求項２に記載のアクティブマトリクス方式の表示
装置。