JP3113165B2 - デュアルポートram通信方法 - Google Patents
デュアルポートram通信方法Info
- Publication number
- JP3113165B2 JP3113165B2 JP07060392A JP6039295A JP3113165B2 JP 3113165 B2 JP3113165 B2 JP 3113165B2 JP 07060392 A JP07060392 A JP 07060392A JP 6039295 A JP6039295 A JP 6039295A JP 3113165 B2 JP3113165 B2 JP 3113165B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- information
- processor
- port ram
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Dram (AREA)
Description
信方法に関し、特に伝送装置内に複数搭載されたプロセ
ッサ同士の通信をデュアルポートRAMを介して行うデ
ュアルポートRAM通信方法に関する。
ービスの多様化、分散化に伴い、マルチプロセッサ化が
急増している。マルチプロセッサシステムでは、プロセ
ッサ間通信が必要であるが、その通信には特に高速化が
要請されている。このため、プロセッサ間通信として
は、汎用のプロセッサが提供しているような非常に低速
なシリアル通信機能は使われず、たとえばデュアルポー
トRAMを通信媒体として使用する通信方法が採用され
ている。
プロセッサ間通信には、通信情報をデュアルポートRA
Mに固定的に割り付ける場合と、固定的に割り付けない
でシリアル通信イメージで情報を伝える場合とがある。
に固定的に割り付ける場合のプロセッサ間通信手順を示
す図である。この図において、第1プロセッサ1および
第2プロセッサ2は1つの伝送装置内に搭載されたプロ
セッサであり、これらの間に、プロセッサ間通信を行う
ためのデュアルポートRAM3が設けられている。
ッサ1へ通信情報を伝送する場合の手順について説明す
る。第2プロセッサ2は伝えたい情報があった場合に、
まず、デュアルポートRAM3の一部に設定された変化
フラグ領域3aを読みにいって変化フラグをチェックす
る(ステップS1)。その次に、変化フラグがOFFか
どうかをチェックして(ステップS2)、変化フラグが
OFFであれば、第1プロセッサ1へ通信したい送信デ
ータを、デュアルポートRAMにあらかじめ割り付けら
れた固定長のデータ領域3b1,3b2,・・3bnの
うち、たとえばデータ領域3b2に設定する(ステップ
S3)。そして、変化フラグ領域3aの変化フラグをO
Nにする(ステップS4)。
チェックしており(ステップS5)、変化フラグがON
になると(ステップS6)、そのタイミングでデュアル
ポートRAM3のデータ領域にある通信情報の変化情報
を識別する(ステップS7)。そして、その後に、変化
フラグをOFFにする(ステップS7)。
定的に割り付けられたデータ領域に設定されるときは、
あらかじめ定められた特定の領域に設定される。これを
読み出すときには、デュアルポートRAM3のすべての
データ領域を記憶しておき、変化フラグがONになった
ときに、すべてのデータ領域を読んで記憶しておいたデ
ータ領域と比較することで、変化情報を検出する、すな
わち、比較による差分によってデータ領域3b2に設定
された通信情報を読み出す。なお、第1プロセッサ1か
ら第2プロセッサ2へ通信情報を伝送する場合には、そ
のための変化フラグ領域とデータ領域とが別に設定され
る。
に可変的に割り付ける場合のプロセッサ間通信手順を示
す図である。第1プロセッサ1と第2プロセッサ2と間
に、プロセッサ間通信を行うために設けられたデュアル
ポートRAM4は、ヘッダ領域4a1とデータ領域4a
2とからなる領域と、割り込み要求エリア4bとに割り
付けられている。ヘッダ領域4a1には、たとえばデー
タ領域4a2に書き込まれるデータ種別とデータ長とが
設定される。
サ2との間で相互に通信情報を伝送する場合の手順につ
いて説明する。まず、第1プロセッサ1から第2プロセ
ッサ2へ情報を通知するときには、第1プロセッサ1は
通信情報をデュアルポートRAM4に書き(ステップS
11)、その後に、割り込み要求エリア4bに割り込み
要求を設定する(ステップS12)。第2プロセッサ2
では、割り込みを検出し(ステップS13)、検出した
時点ですぐ割り込み要求エリア4bをクリアし(ステッ
プS14)、通信情報を読み込む(ステップS15)。
逆に、第2プロセッサ2から第1プロセッサ1へ通信情
報を送りたい場合は、第2プロセッサ2は通信情報をデ
ュアルポートRAM4に書き込み(ステップS16)、
その後に、割り込み要求エリア4bに割り込み要求を設
定する(ステップS17)。第1プロセッサ1では、割
り込み要求エリア4bから割り込みを検出し(ステップ
S18)、割り込み要求エリア4bをクリアして(ステ
ップS19)、通信情報を読み込む(ステップS2
0)。
AM4に設定されるときには、ヘッダ領域4a1に設定
されたデータ長に応じた長さのデータ領域4a2が可変
的に割り付けられる。また、通信時には、送信側プロセ
ッサが受信側プロセッサに対する割り込みを発生させ
る。
ュアルポートRAMに固定的に割り付ける場合には、受
信側プロセッサが変化フラグを常時監視しなければなら
ず、デュアルポートRAMの全領域の中から変化情報を
検出するという処理を行わなければならないため、通信
処理の高速化が計れない。また、受信側プロセッサが変
化フラグをOFFにするまで、送信側プロセッサは次の
変化情報を書き込むことができない。
可変的に割り付ける場合には、デュアルポートRAM上
の同一領域を送信時にも受信時にも共通して使用するた
め、通信が半二重となってしまい、通信処理の高速化が
計れないという問題点があった。
のであり、通信媒体としてデュアルポートRAMを使用
したプロセッサ間通信において、通信処理の高速化を計
ったデュアルポートRAM通信方法を提供することを目
的とする。
る本発明の原理図である。この図において、左側に示し
た部分がデュアルポートRAM10の全体を表してい
る。このデュアルポートRAM10は、その上方に示し
た部分が固定長の通信情報を固定的にメモリに割り付け
た固定領域であり、下方に示した部分が可変長の通信情
報によって使用される可変領域である。固定領域は複数
の固定領域ブロックA、固定領域ブロックB、固定領域
ブロックC・・・に分けられ、可変領域は通信情報の通
信方向別に2つの可変領域に分けられている。さらに、
固定領域を情報の種別を表すオブジェクト毎の複数のブ
ロックに分割し、各ブロック毎にそのブロックにおける
情報の変化の有無を表す変化指示情報を設定する。ま
た、固定領域内のデータ部をハードウェア/ソフトウェ
アインタフェースと同一のビット割り当て形式としてい
る。
報の種別毎に固定領域ブロックを割り当てることによ
り、受信側プロセッサは変化情報を検出する際には、変
化フラグが変化した固定領域ブロックのみを読み出すだ
けでよい。可変領域については、送信および受信用に領
域を個別に割り当てているので、全二重通信を行うこと
ができる。さらに、固定領域を情報の種別を表すオブジ
ェクト毎の複数のブロックに分割し、各ブロック毎にそ
のブロックにおける情報の変化の有無を表す変化指示情
報を設定して、情報の受取側は変化フラグだけを監視し
て変化情報のみを得るようにする。
参照して説明する。図1は本発明のデュアルポートRA
M通信方法の原理を説明する図である。
RAM10は固定領域と可変領域とによって構成され
る。固定領域は固定長の通信情報を固定的にメモリに割
り付ける領域であり、複数の固定領域ブロックA、B、
C・・・に分けられている。これらブロックは、情報の
種別毎、すなわち、ユニット実装情報管理やアラーム管
理などのオブジェクト毎に分類されている。また、各固
定領域ブロックはさらに細分化されており、たとえば固
定領域ブロックAについては、N個のブロックA#1〜
A#Nに分けられている。これらブロックは、たとえば
固定領域ブロックAがユニット実装情報管理用のブロッ
クであれば、情報の発生元毎、すなわち、実装状態が変
更されたシェルフなどのインスタンス毎に分類されてい
る。これら各ブロックに対してはそれぞれ変化フラグF
A1〜FANが設定され、さらに全体としてのブロックA変
化フラグFA が一番上に設定されている。
領域は第1プロセッサから第2プロセッサへの通信用と
しての第1可変領域V1 と第2プロセッサから第1プロ
セッサへの通信用としての第2可変領域V2 とに分け、
さらに第1プロセッサから第2プロセッサへの通知用の
割り込み要求/割り込み要求クリアエリアI1 と第2プ
ロセッサから第1プロセッサへの通知用の割り込み要求
/割り込み要求クリアエリアI2 とに分けて設定され
る。第1可変領域V1 および第2可変領域V2 はそれぞ
れ電文イメージで伝送される通信情報のデータの長さに
応じた長さに設定される。第1可変領域V1 および第2
可変領域V2 はさらに細かく分けることができ、開放型
システム間相互接続(OSI)の第2層(データリンク
層)の領域V11および第7層(アプリケーション層)の
領域に分けられ、この第7層の領域はヘッダ部V1Hとデ
ータ部V1Dとに分けられる。第2層は電文のやり取りを
行うプロトコルの制御の部分であり、第7層は伝えたい
情報が管理される部分である。
ロック毎に変化フラグを設けたことにより、情報の受け
取り側は変化フラグだけを監視していることで、全領域
を読むことなく変化情報だけを得ることができるように
なる。
別に割り付けたことにより、可変領域が送信または受信
時にその通信情報によって専有されることがなく、全二
重通信が可能になる。
られたデュアルポートRAM10を使用したプロセッサ
間通信を行う手順について、送信側プロセッサおよび受
信側プロセッサに分けて以下に説明する。
順を示す図である。送信側プロセッサにおいては、ま
ず、固定領域ブロックAに関連して通知したい情報があ
るかどうかを判定する(ステップS21)。ここで、通
知したい情報がなければ、次の固定領域ブロックBの通
知情報の有無の判定に進み、通知したい情報があれば、
点線で囲まれた処理に進む。この処理では、まず、ブロ
ックA変化フラグFA をONにし(ステップS22)、
それから、固定領域ブロックAの中のN個のブロックに
ついて、1番目のブロックから順に、通知したい情報が
あれば、そのブロックを更新する処理を行う。ここで、
n番目のブロックA#nに通知したい情報があったと判
断された場合には(ステップS23)、ブロックA#n
の領域の情報を更新し(ステップS24)、その後、#
nに相当する変化フラグFAnをONにする(ステップS
25)。そして、#n=#Nかどうかを判定して(ステ
ップS26)、#n=#Nでなければ、他のブロックに
通知したい情報があるかどうかの判定に戻り、#n=#
Nであれば、固定領域ブロックAについての処理が終了
する。その後、固定領域ブロックBおよびCについても
固定領域ブロックAと同様の処理が行われて、通知した
い情報があれば、それに書き換えていく。
順を示す図である。受信側プロセッサにおいては、常時
監視するのは固定領域ブロックの全体の変化フラグであ
るので、まず、ブロックA変化フラグFA を読み込み
(ステップS31)、このブロックA変化フラグFA が
ONであるかどうかを判定する(ステップS32)。こ
こで、ブロックA変化フラグFA がONでなければ、次
の固定領域ブロックBのブロックB変化フラグを読み込
むステップに進み、ブロックA変化フラグFA がONで
あれば、点線で囲まれた処理に進む。この処理では、細
分化されたブロックに対応する変化フラグを読み込み、
変化フラグがONの領域についてその変化情報を検出す
ることを、各ブロックについて行う。たとえば、n番目
のブロックA#n変化フラグがONである場合について
説明する。まず、n番目のブロックA#n変化フラグF
Anを読み込み(ステップS33)、このブロックA#n
変化フラグFAnがONであると判定されると(ステップ
S34)、ブロックA#nの領域の変化情報を検出し
(ステップS35)、ブロックA#n変化フラグFAnを
OFFにする(ステップS36)。変化情報の検出がN
番目の詳細なブロックまで進むと(ステップS37)、
最後に、固定領域ブロックの全体の変化フラグであるブ
ロックA変化フラグFA をOFFにする(ステップS3
8)。その後、固定領域ブロックBおよびCについても
固定領域ブロックAと同様の処理が行われて、変化情報
があれば、それを順次検出していく。
を示す図である。まず、第1プロセッサ11から第2プ
ロセッサ12へ通信する場合の手順について説明する。
第1プロセッサ11の送信処理では、デュアルポートR
AM10の第1可変領域V1 に通信情報を書き込み(ス
テップS41)、次いで、第1プロセッサから第2プロ
セッサへの通知用の割り込み要求/割り込み要求クリア
エリアI1 に割り込み要求を書き込む(ステップS4
2)。第2プロセッサ12の受信処理では、割り込み要
求/割り込み要求クリアエリアI1 の割り込みを検出し
たならば(ステップS43)、割り込み要求/割り込み
要求クリアエリアI1をクリアして(ステップS4
4)、第1可変領域V1 の通信情報を読み込む(ステッ
プS45)。
ッサ11へ情報を通知したい場合は、第2プロセッサ1
2は、第2可変領域V2 に通信情報を書き込み(ステッ
プS46)、割り込み要求/割り込み要求クリアエリア
I2 に割り込み要求を書き込む(ステップS47)こと
で送信処理を行う。そして、第1プロセッサ11は、割
り込み要求/割り込み要求クリアエリアI2 の割り込み
を検出し(ステップS48)、割り込み要求/割り込み
要求クリアエリアI2 をクリアし(ステップS49)、
第2可変領域V2 の通信情報を読み込む(ステップS5
0)ことで受信処理を行う。
プロセッサ12へ情報を通知したい場合と第2プロセッ
サ12から第1プロセッサ11へ情報を通知したい場合
が同時に発生したとしても、第1プロセッサ11および
第2プロセッサ12はそれぞれ独自に処理をすることが
できる。
用環境を例示する図である。適用環境として加入者系光
伝送装置を例に説明する。伝送装置20は装置全体の共
通的な処理を行う上位シェルフ30と、これに接続され
た複数の下位シェルフ40a,40b,・・,40nと
から構成されている。上位シェルフ30は、第1プロセ
ッサに対応するプロセッサ31と、下位シェルフ40
a,40b,・・,40nに対応して設けられたn個の
デュアルポートRAM32a,32b,・・,32nと
を有している。各下位シェルフ40a,40b,・・,
40nは第2プロセッサに対応するプロセッサ41a,
41b,・・,41nをそれぞれ有しており、図示しな
いチャネル盤を介して加入者50に接続されている。な
お、加入者50との距離が遠い場合には、加入者50の
近くに光/電気変換装置が設置され、この光/電気変換
装置と下位シェルフとが光ケーブルによって接続される
構成となる。
したり、各種設定を行うなど、マンマシンのインタフェ
ースとしての端末装置60が接続され、さらには、幹線
系の通信網を構成するためたとえば光ケーブル70を介
して別の伝送装置に接続されている。
ュアルポートRAM32a,32b,・・,32nを介
してそれぞれ対応する下位シェルフ40a,40b,・
・,40nのプロセッサ41a,41b,・・,41n
との間で通信情報を伝送することができる。たとえば、
下位シェルフのプロセッサはシェルフ情報を収集し、そ
の情報を対応するデュアルポートRAMを介しての通信
によって上位シェルフ30のプロセッサ31に通知する
ことができる。
ピングの例を示す図である。この例によれば、デュアル
ポートRAM、たとえば32a、は総メモリ容量が40
96バイトあり、その内のアドレス「000」番地から
「7FF」番地までは固定領域、アドレス「800」番
地から「FFF」番地までは可変領域として割り当てら
れている。
れているユニットについてのたとえばバージョン情報な
どが書き込まれるユニット実装情報管理用ブロック32
3と、加入者との間で発生した障害の情報が書き込まれ
るアラーム管理用ブロック324と、保守時のループテ
スト状態に関する情報が書き込まれるステータス管理用
ブロック325と、下位シェルフの保守用LED(発光
ダイオード)に対するON−OFF情報が書き込まれる
LED管理用ブロック326とに分けられており、これ
らのブロックは図1の固定領域ブロックA,B,・・に
対応する。なお、メモリの先頭に割り当てられたシェル
フタイプの領域321は下位シェルフが光/電気変換装
置を必要としないタイプかどうかの種別情報を書き込む
領域であり、領域322は予約の領域である。
「BFD」までの、上位シェルフから下位シェルフへの
情報通知用領域327,328と、アドレス「BFE」
番地から「FFB」までの、下位シェルフから上位シェ
ルフへの情報通知用領域329,330と、通信方向別
の割り込み要求/割り込み要求クリアエリア331,3
32とに分けられている。ここで、上位シェルフから下
位シェルフへの情報通知用領域327,328について
見ると、最初の8バイトの領域327はプロトコル制御
のための領域で、図1の第1可変領域V1 の第2層の領
域V11に対応し、領域328は実際の電文が書き込まれ
る領域であり、図1の第1可変領域V1の第7層の領域
V1H,V1Dに対応する。また、2バイトずつの割り込み
要求/割り込み要求クリアエリア331,332は、図
1の割り込み要求/割り込み要求クリアエリアI1 ,I
2 に対応する。
細マッピングの例を示す図である。ユニット実装情報管
理ブロック323は、シェルフの識別コード用のシェル
フタイプ323a、リリース情報が入るスイッチリビジ
ョン323b、第2プロセッサが存在する下位シェルフ
のユニット実装情報に変化が生じたことを意味するエリ
ア変化フラグ#1−1用の領域323c、このユニット
実装情報管理ブロック323内の個別のブロック323
f,323gに変化が生じたことを意味するエリア変化
フラグ#1−2,#1−3用の領域323d,323
e、およびユニットコードが入る個別のブロック323
f,323gが割り当てられている。
域323cは図1のブロックA変化フラグFA に対応
し、エリア変化フラグ#1−2,#1−3用の領域32
3d,323eは図1の変化フラグFA1〜FANに対応
し、ブロック323f,323gは図1のブロックA#
1,A#2に対応する。
グ#1−1,#1−2,#1−3を用いてユニット実装
情報の変化を検出する。たとえば、エリア変化フラグ#
1−1によりユニット実装情報の全体の変化を検出し、
エリア変化フラグ#1−2により第2プロセッサが存在
する下位シェルフの実装変化情報を検出し、エリア変化
フラグ#1−3により下位シェルフの複数のスレーブ装
置、たとえば24個の光/電気変換装置の実装変化情報
を検出する。
す図である。第2プロセッサは、まず、エリア変化フラ
グ#1−1を読み込み(ステップS51)、このエリア
変化フラグ#1−1がONであるかどうかを判定する
(ステップS52)。ここで、エリア変化フラグ#1−
1がONでなければ、次のアラーム管理用ブロック32
4についてのエリア変化フラグの読み込みステップに進
み、エリア変化フラグ#1−1がONであれば、エリア
変化フラグ#1−2を読み込み(ステップS53)、こ
のエリア変化フラグ#1−2がONであると判定される
と(ステップS54)、ブロック323fを読み出して
第2プロセッサが存在する下位シェルフのユニット実装
変化情報を検出し(ステップS55)、エリア変化フラ
グ#1−2をOFFにする(ステップS56)。
#1−2がONでないと判定され、またはステップS5
6が終了されると、エリア変化フラグ#1−3を読み込
み(ステップS57)、このエリア変化フラグ#1−3
がONであると判定されると(ステップS58)、ブロ
ック323gの中の第1のスレーブ装置に対応するユニ
ットコードを読み出して下位シェルフの第1のスレーブ
装置の実装変化情報を検出し(ステップS59)、エリ
ア変化フラグ#1−3をOFFにする(ステップS6
0)。その後、ブロック323gから、たとえば24台
あるすべてのスレーブ装置のユニットコードを読み出し
たかどうかを判定し(ステップS61)、最後に、エリ
ア変化フラグ#1−1をOFFにする(ステップS6
2)。
報ブロック、すなわち、アラーム管理用ブロック32
4、ステータス管理用ブロック325およびLED管理
用ブロック326についてもユニット実装情報管理用ブ
ロック323の場合と同様な手順を用いて変化情報を検
出している。
ア/ソフトウェアインタフェース(以下、I/Oと記
す)がビットアサインになっている場合には、固定領域
のマッピングもI/Oビットアサインと同一の形式にす
ることにより、アプリケーションレベルでの不要なデー
タ変換処理を避けることができる。たとえば、アラーム
管理用ブロック324において、下位シェルフの障害情
報を上位シェルフに通知する場合、レジスタに格納され
たアラーム情報を読み取り、デュアルポートRAMの固
定領域のアラーム管理用ブロックを介して通知すること
になる。このとき、障害情報を1つずつ上位シェルフに
通知しようとすると、通知の段階でデータ変換などの余
計な処理が必要になるので、アラーム管理用ブロックの
障害情報通知用の領域のメモリマップもI/Oビットア
サインと同一の形式にするようにしている。
ジスタの配置を示す図である。アラーム情報が格納され
るレジスタ80は、8ビットで構成され、D0ビットに
は下位シェルフのプロセッサの障害、D1ビットには下
位シェルフの第1スロットに実装されたユニットの障
害、そしてD2ビットには下位シェルフの第2スロット
に実装されたユニットの障害を表す情報が入っている。
それらの論理値は、たとえば、正常時は「0」、アラー
ム時は「1」である。なお、読み出しの欄の「*」は未
使用のビットであり、書き込みの欄の「×」はアクセス
禁止を示している。
域の詳細を示す図である。デュアルポートRAMの可変
領域において、たとえば上位シェルフから下位シェルフ
への情報通知用領域328は、ヘッダ部としてのフレー
ムヘッダ328aおよびデータブロックヘッダ328b
と、データ部としてのデータブロック328cとからな
る。
文の一例として、下位シェルフに対しての制御情報、た
とえば主信号に発生した障害をハードウェアが検出して
からソフトウェアに通知するまでの時間および主信号に
発生している障害の復旧をハードウェアが検出してから
ソフトウェアに通知するまでの時間に関する設定情報
「ACT/DACT SET」がある。このような、制
御情報についても、固定領域で行っていたデータ形式の
同一化を計ることができる。I/O形式データとして、
電文の内容のデータをビット毎に割り振った情報の詳細
を右側に抜き出して示してある。すなわち、下位3ビッ
トは3種類のACT時間の設定用に割り当てられてお
り、下位から5および6番目のビットは2種類のDAC
T時間の設定用に割り当てられている。これにより、下
位シェルフは、電文を読み取った時点でデータ変換処理
をすることなくそのままのデータ形式で設定情報をハー
ドウェアにセットすればよい。
レジスタの配置を示す図である。設定情報が格納される
レジスタ90は、8ビットで構成され、D0ビットには
ACT時間「0秒」、D1ビットにはACT時間「2.
5秒」、そしてD2ビットにはACT時間「10.0
秒」を表す情報が入っている。同様に、D4ビットには
DACT時間「0秒」、D5ビットにはDACT時間
「15秒」を表す情報が入っている。それらの論理値
は、該当するACT時間の設定時はたとえば「1」、非
設定時は「0」である。なお、D3,D6およびD7ビ
ットは未使用ビットであり、論理値は「0」である。
28cにて電文の内容をビット毎に割り振ったI/O形
式データの情報に関して、電文の内容の全体はたとえば
初期化処理の時だけ使用され、通常運用時には、電文の
内容の一部だけを変更したいという場合がある。このよ
うな場合にも、固定領域で採用した変化フラグ方式を使
用することができる。
定義例の詳細を示す図である。図示の例は、デュアルポ
ートRAMの、たとえば上位シェルフから下位シェルフ
への情報通知用の可変領域におけるデータブロック32
8cの構造定義を示したもので、データブロック328
cは、変化フラグ領域とデータ領域との組み合わせによ
って構成されている。第1の通信情報に関する変化フラ
グ領域328cF1およびデータ領域328cD1の詳
細をその右側に拡大して示してある。これら変化フラグ
領域328cF1およびデータ領域328cD1はそれ
ぞれI/Oのビットアサインと同一の形式になってい
る。つまり、データ領域328cD1のビット毎に1つ
の変化フラグが対応して設定されている。したがって、
変化フラグ領域328cF1を見ることにより、データ
領域328cD1のどのビットに変化があるのかを知る
ことができる。この例では、変化フラグ領域328cF
1における論理値「0」が変化なし、「1」が変化あり
を意味するものとし、一番右端に位置するビットが最下
位ビットD0であるとすると、D5ビットおよびD7ビ
ットが「1」であるので、これらに対応するデータ領域
328cD1のD5ビットおよびD7ビットがハードウ
ェアに対する設定の変更を制御する情報となる。すなわ
ち、D5ビットは「0」から「1」に書き換えられ、D
7ビットは「1」から「0」に書き換えられることにな
る。このように、データ領域内の特定のビットを変更す
る場合、更新データに対して変化フラグを設定すること
によって、ビット毎の更新箇所を識別することができ
る。
ンスを示す図である。プロセッサ間初期立ち上げシーケ
ンスでは、上位の第1プロセッサが下位の第2プロセッ
サよりも後に立ち上がる場合と先に立ち上がる場合とが
あるが、図示の例は第1プロセッサが第2プロセッサよ
りも後に立ち上がる場合を示しており、第2プロセッサ
は通常の運用状態にあるとする。
プロセッサから第2プロセッサに対して立ち上げ開始が
通知される。これに対して、第2プロセッサは立ち上げ
受け付け応答を第1プロセッサに返し、ユニット実装変
化情報を通知する。その後、第1プロセッサは第2プロ
セッサに対して複数の要求、たとえば、チャネル制御/
プロビジョニング設定要求、・・・、サービス状態設定
/変更要求を順次出す。これらの設定要求または変更要
求が出された後、第1プロセッサは第2プロセッサに対
して立ち上げ終了を通知し、第2プロセッサは第1プロ
セッサに対して立ち上げ終了応答を出す。
変更要求は、第2プロセッサに対して一方的に出される
もので、電文を受信したという応答だけを受け取って立
ち上げシーケンスは続行される。すなわち、通常の運用
状態におけるアラーム情報の収集の場合には、上位の第
1プロセッサが下位の第2プロセッサに対してアラーム
情報を要求すると、第2プロセッサはそのアラーム情報
を第7層レベルで送らなければならないが、初期立ち上
げシーケンスの場合には、これら設定要求または変更要
求に対して、第1プロセッサは第2プロセッサからの第
7層レベルでの応答データを期待していない。このた
め、デュアルポートRAMの可変領域には、図6の領域
327,329のような第2層作業領域を設定して、プ
ロセッサ間通信を設定/変更要求およびこれらの応答だ
けとして、通信速度を上げるようにしている。
す図である。第2層作業領域100の様式としては、転
送要求フラグ101、最大転送ブロック数102、現在
転送中のブロック番号103、転送データ部のトータル
チェックサムコード104、および転送データ長105
が8バイトの領域に割り当てられている。この中で、転
送要求フラグ101で使用される転送要求フラグコード
の一例を以下に示す。
す図である。第2層作業領域100の転送要求フラグ1
01に書き込まれるコードは、図示のコード表110に
示したように、4種類あり、送信要求時に送信側のプロ
セッサが書き込むコード「0xAAAA」と、受信受付
時に受信側のプロセッサが書き込むコード「0x55A
A」と、受信完了時に受信側のプロセッサが書き込むコ
ード「0x5555」と、受信エラー時に受信側のプロ
セッサが書き込むコード「0x55EE」とがある。
フラグコードを使用して行われる通信シーケンスの一例
を以下に示す。図16は第2層作業領域を通じて行われ
る通信シーケンスの一例を示す図である。
は変更要求のように、第7層レベルの応答データを期待
しない通信の場合には、まず、送信側プロセッサはデュ
アルポートRAMの可変領域における情報通知用領域に
転送データを設定する(ステップS71)。このとき、
その転送データのチェックサムを計算して、その結果を
転送データ部のトータルチェックサムコード104に設
定する。続いて、転送要求フラグ101に送信要求を設
定、すなわち、送信要求時のコード「0xAAAA」を
書き込む(ステップS72)。そして、デュアルポート
RAMの割り込み要求発生/割り込み要求クリアエリア
に割り込みデータを設定する(ステップS73)。
定に応答して、転送要求フラグ101に受信受付を設
定、すなわち、受信受付時のコード「0x55AA」を
書き込む(ステップS74)。次に、デュアルポートR
AMの可変領域における情報通知用領域から転送データ
を読み込む(ステップS75)。このとき、その転送デ
ータのチェックサムを計算して、送信側で計算されて転
送データ部のトータルチェックサムコード104に設定
されたチェックサムと受信側で計算したチェックサムと
を比較する(ステップS76)。このチェックサムの比
較により、転送データが通信中にエラーがあったかどう
かが判る。比較結果が一致していれば、転送要求フラグ
101に受信完了を設定、すなわち、受信完了時のコー
ド「0x5555」を書き込み、一致していなければ、
転送要求フラグ101に受信エラーを設定、すなわち、
受信エラー時のコード「0x55EE」を書き込む(ス
テップS77)。
の転送要求フラグ101をチェックしていて(ステップ
S78)、転送要求フラグ101の内容により、次の処
理に進む(ステップS79)。すなわち、転送要求フラ
グ101の内容が受信完了時のコード「0x5555」
であれば、通信は正常に終了し、受信エラー時のコード
「0x55EE」であれば、最初のステップにS71に
戻って再転送の処理が行われる。また、転送要求フラグ
101の内容が送信要求時のコード「0xAAAA」の
ままであれば、受信側プロセッサは未受信か、または受
信処理中であるので、転送要求フラグ101のチェック
に戻る。
理はアプリケーションではなく、ソフトウェアがドライ
バレベルで行っている。このため、通信処理はタスク起
動せずに割り込みレベルで行う分、処理速度が速く、し
たがって、通信速度が速くなる。
置内のプロセッサ間の通信を行う伝送媒体であるデュア
ルポートRAMを、固定長の通信情報が固定的に割りつ
けられる固定領域と可変長の通信情報によって使用され
る可変領域とに区画分けして使用するように構成した。
このため、固定領域では、変化フラグによりプロセッサ
間で扱う情報の変化状態を一意に認識することができ、
プロセッサ間での読み込み/書き込み時のアクセスの競
合が極めて少なくなる。また、可変領域を通信方向別に
分けることにより、全二重通信を行うことができる。さ
らに、固定領域を情報の種別を表すオブジェクト毎の複
数のブロックに分割し、各ブロック毎にそのブロックに
おける情報の変化の有無を表す変化指示情報を設定し
て、情報の受取側は変化フラグだけを監視して変化情報
のみを得ることができる。特に、オブジェクト毎に分割
されたブロックを情報の発生元を表すインスタンス毎の
複数のブロックに分割し、かつインスタンス毎のブロッ
クにおける情報の変化の有無を表す変化指示情報をそれ
ぞれ設定したので、より詳細にインスタンス毎の変化情
報を得ることができる。
を説明する図である。
である。
である。
ある。
示する図である。
を示す図である。
ングの例を示す図である。
る。
置を示す図である。
示す図である。
配置を示す図である。
細を示す図である。
図である。
る。
る。
ンスの一例を示す図である。
割り付ける場合のプロセッサ間通信手順を示す図であ
る。
割り付ける場合のプロセッサ間通信手順を示す図であ
る。
Claims (6)
- 【請求項1】 伝送装置内のプロセッサ間の通信をデュ
アルポートRAMを介して行うデュアルポートRAM通
信方法において、 伝送媒体として用いる前記デュアルポートRAMを、固
定長の通信情報が固定的に割りつけられる固定領域と可
変長の通信情報によって使用される可変領域とに区画分
けし、 前記固定領域を情報の種別を表すオブジェクト毎の複数
のブロックに分割し、各ブロック毎にそのブロックにお
ける情報の変化の有無を表す変化指示情報を設定し、前記オブジェクト毎に分割されたブロックを情報の発生
元を表すインスタンス毎の複数のブロックにさらに分割
し、かつインスタンス毎のブロックにおける情報の変化
の有無を表す変化指示情報をそれぞれ設定した ことを特
徴とするデュアルポートRAM通信方法。 - 【請求項2】 前記固定領域内のデータ部をハードウ
ェア/ソフトウェアインタフェースと同一のビット割り
当て形式としたことを特徴とする請求項1記載のデュア
ルポートRAM通信方法。 - 【請求項3】 前記可変領域を送信領域および受信領域
に分けて使用するようにしたことを特徴とする請求項1
記載のデュアルポートRAM通信方法。 - 【請求項4】 前記送信領域および受信領域をそれぞれ
開放型システム間相互接続の第2層の領域および第7層
の領域に分けて使用するようにしたことを特徴とする請
求項3記載のデュアルポートRAM通信方法。 - 【請求項5】 前記可変領域内のデータ部をハードウェ
ア/ソフトウェアインタフェースと同一のビット割り当
て形式としたことを特徴とする請求項1記載のデュアル
ポートRAM通信方法。 - 【請求項6】 前記可変領域内のデータ部内の特定のビ
ットを変更するときに、ビット毎の変更箇所を識別する
ための変化指示情報を前記データ部に対応して付加する
ようにしたことを特徴とする請求項5記載のデュアルポ
ートRAM通信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07060392A JP3113165B2 (ja) | 1995-03-20 | 1995-03-20 | デュアルポートram通信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07060392A JP3113165B2 (ja) | 1995-03-20 | 1995-03-20 | デュアルポートram通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08263461A JPH08263461A (ja) | 1996-10-11 |
JP3113165B2 true JP3113165B2 (ja) | 2000-11-27 |
Family
ID=13140844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07060392A Expired - Fee Related JP3113165B2 (ja) | 1995-03-20 | 1995-03-20 | デュアルポートram通信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3113165B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100460108B1 (ko) * | 2000-12-29 | 2004-12-03 | 엘지전자 주식회사 | 듀얼 포트 메모리를 이용한 프로세서의 제어코드 운용방법 |
-
1995
- 1995-03-20 JP JP07060392A patent/JP3113165B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08263461A (ja) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2546950B2 (ja) | データ処理入出力システムにおけるノード識別方法 | |
JP3007907B2 (ja) | プログラム可能な通信サービスを提供する通信交換機構 | |
US7193583B2 (en) | Automatic detection of dynamic message sign display panel configuration | |
US5455959A (en) | System for collecting from masters information independently collected from associated slaves in shelves of a telecommunications terminal | |
US7248229B2 (en) | Dynamic message sign display panel communication error detection and correction | |
US6674751B1 (en) | Serialized bus communication and control architecture | |
US5586056A (en) | Remote monitoring system using a polling level table and a monitored station number table | |
US5590117A (en) | Node information collecting method in a ring system | |
JP3113165B2 (ja) | デュアルポートram通信方法 | |
JPH0817394B2 (ja) | 時分割多重伝送システムの割込処理方式 | |
US7053862B2 (en) | System and method for rapidly refreshing a dynamic message sign display panel | |
JP4201216B2 (ja) | 通信制御装置,通信制御システムおよび通信制御装置切り換え制御方法 | |
JPH0936859A (ja) | 監視情報中継方法および装置 | |
US5323145A (en) | Alarm collection architecture with redundant bus | |
JPH07105804B2 (ja) | アドレス設定器 | |
JPS641987B2 (ja) | ||
JPH0618373B2 (ja) | データ伝送方法及び装置 | |
JP3460737B2 (ja) | 警報情報転送方式 | |
JP2690589B2 (ja) | メモリスイッチ監視方式 | |
US6205123B1 (en) | State information managing method and system embodying the same | |
JP2002095068A (ja) | 監視制御システム | |
JPH1023048A (ja) | 通信制御方法 | |
KR930002137B1 (ko) | E 버스 프로토콜 처리방법 | |
JPS61123233A (ja) | デ−タ伝送システム | |
JP2746201B2 (ja) | バス接続制御方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |