JP3110589B2 - A/d変換装置およびd/a変換装置 - Google Patents
A/d変換装置およびd/a変換装置Info
- Publication number
- JP3110589B2 JP3110589B2 JP05155274A JP15527493A JP3110589B2 JP 3110589 B2 JP3110589 B2 JP 3110589B2 JP 05155274 A JP05155274 A JP 05155274A JP 15527493 A JP15527493 A JP 15527493A JP 3110589 B2 JP3110589 B2 JP 3110589B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- input
- signal
- weight
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】本発明は、アナログ信号をディジ
タル信号に変換するA/D変換装置およびディジタル信
号をアナログ信号に変換するD/A変換装置に関し、詳
細には楽音信号、音声信号等最終的に人間の耳で聴取さ
れる信号を取り扱う、たとえば電子楽器等に取込むのに
好適なA/D変換装置、D/A変換装置に関する。
タル信号に変換するA/D変換装置およびディジタル信
号をアナログ信号に変換するD/A変換装置に関し、詳
細には楽音信号、音声信号等最終的に人間の耳で聴取さ
れる信号を取り扱う、たとえば電子楽器等に取込むのに
好適なA/D変換装置、D/A変換装置に関する。
【0002】
【従来の技術】従来より種々の分野でA/D変換装置や
D/A変換装置が使用されている。ここでは、これらA
/D変換装置,D/A変換装置の使用例として、楽器演
奏をマイクロフォンで収録してアナログの楽音信号を
得、それをA/D変換装置によりディジタルの楽音信号
に変換し、それを記憶しておいて必要に応じて読み出
し、D/A変換装置により再度アナログ楽音信号に変換
し適宜増幅しスピーカから楽音を放音することを考え
る。
D/A変換装置が使用されている。ここでは、これらA
/D変換装置,D/A変換装置の使用例として、楽器演
奏をマイクロフォンで収録してアナログの楽音信号を
得、それをA/D変換装置によりディジタルの楽音信号
に変換し、それを記憶しておいて必要に応じて読み出
し、D/A変換装置により再度アナログ楽音信号に変換
し適宜増幅しスピーカから楽音を放音することを考え
る。
【0003】このとき、楽器演奏時は大きな楽音を発生
する瞬間もあり、またある瞬間にはほとんど無音状態と
なることもある。このような演奏を上記のようなシステ
ムを経由した楽音として聴取すると、楽音の大きなとき
には聞こえないが、無音に近くなるとホワイトノイズの
ような耳障りな雑音が聞こえる。これは、例えばA/D
変換装置を用いてアナログ信号をA/D変換する場合、
アナログ信号に重畳した雑音成分やA/D変換装置自身
の雑音等により、無音時においても最下位の1ビットな
いし数ビットが不規則にオン/オフを繰り返し、これが
最終的に雑音として聴取されるためである。A/D変換
装置の分解能が例えば16ビット等さほど高くない場
合、最下位ビットのみがオン/オフしただけでもかなり
大きな雑音として聴取される。またD/A変換の場合も
同様な問題があり、量子化ノイズが雑音として聴取され
る。
する瞬間もあり、またある瞬間にはほとんど無音状態と
なることもある。このような演奏を上記のようなシステ
ムを経由した楽音として聴取すると、楽音の大きなとき
には聞こえないが、無音に近くなるとホワイトノイズの
ような耳障りな雑音が聞こえる。これは、例えばA/D
変換装置を用いてアナログ信号をA/D変換する場合、
アナログ信号に重畳した雑音成分やA/D変換装置自身
の雑音等により、無音時においても最下位の1ビットな
いし数ビットが不規則にオン/オフを繰り返し、これが
最終的に雑音として聴取されるためである。A/D変換
装置の分解能が例えば16ビット等さほど高くない場
合、最下位ビットのみがオン/オフしただけでもかなり
大きな雑音として聴取される。またD/A変換の場合も
同様な問題があり、量子化ノイズが雑音として聴取され
る。
【0004】このように、例えば電子楽器等の分野にお
いては、最終的に雑音の少ないクリア楽音を楽しむため
に、A/D変換,D/A変換に伴う雑音の低減化が望ま
れている。
いては、最終的に雑音の少ないクリア楽音を楽しむため
に、A/D変換,D/A変換に伴う雑音の低減化が望ま
れている。
【0005】
【発明が解決しようとする課題】上記の問題を解決する
ために、A/D変換を例にとると、2つのA/D変換器
を用意して同一のアナログ信号を互いに増幅率の異なる
アンプを経由した後入力し、信号レベルの小さい領域で
は増幅率の大きいアンプを経由した信号を入力したA/
D変換器の出力をその増幅分だけ減衰させてA/D変換
出力とし、一方信号レベルの大きい領域では増幅率の小
さいアンプを経由した信号を入力したA/D変換器の出
力をその増幅分だけ減衰させてA/D変換出力とするこ
とにより、実質的な分解能を向上させ、これによりノイ
ズの低減化を図る技術が知られている(例えば特開昭5
2−155953号公報参照)。
ために、A/D変換を例にとると、2つのA/D変換器
を用意して同一のアナログ信号を互いに増幅率の異なる
アンプを経由した後入力し、信号レベルの小さい領域で
は増幅率の大きいアンプを経由した信号を入力したA/
D変換器の出力をその増幅分だけ減衰させてA/D変換
出力とし、一方信号レベルの大きい領域では増幅率の小
さいアンプを経由した信号を入力したA/D変換器の出
力をその増幅分だけ減衰させてA/D変換出力とするこ
とにより、実質的な分解能を向上させ、これによりノイ
ズの低減化を図る技術が知られている(例えば特開昭5
2−155953号公報参照)。
【0006】しかしこの技術を採用すると、個々のA/
D変換器には、オフセットやドリフト等のばらつきがあ
り、このため2つのA/D変換器の出力を切換えたとき
に2つのA/D変換器の出力レベルが合致せず切換えノ
イズが発生し、この切換えノイズが耳障りな雑音として
聞こえてしまうという新たな問題が発生することにな
る。この新たな問題を解決するためには、オフセットや
ドリフト等の十分に小さな高価なA/D変換器を採用し
それら2つのA/D変換器の特性を十分に合せ込む調整
が必要となり、もともと分解能の高いA/D変換器を採
用する場合に匹敵するほどのコストがかかることとな
る。
D変換器には、オフセットやドリフト等のばらつきがあ
り、このため2つのA/D変換器の出力を切換えたとき
に2つのA/D変換器の出力レベルが合致せず切換えノ
イズが発生し、この切換えノイズが耳障りな雑音として
聞こえてしまうという新たな問題が発生することにな
る。この新たな問題を解決するためには、オフセットや
ドリフト等の十分に小さな高価なA/D変換器を採用し
それら2つのA/D変換器の特性を十分に合せ込む調整
が必要となり、もともと分解能の高いA/D変換器を採
用する場合に匹敵するほどのコストがかかることとな
る。
【0007】本発明は、上記事情に鑑み、複数のA/D
変換器ないしD/A変換器を用いて実質的な分解能を向
上させたA/D変換装置,D/A変換装置において、切
換えノイズの発生を押さえ、もって雑音の少ない、かつ
低コストで実現できるA/D変換装置,D/A変換装置
を提供することを目的とする。
変換器ないしD/A変換器を用いて実質的な分解能を向
上させたA/D変換装置,D/A変換装置において、切
換えノイズの発生を押さえ、もって雑音の少ない、かつ
低コストで実現できるA/D変換装置,D/A変換装置
を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成する本発
明のA/D変換装置は、 (1)複数のA/D変換器 (2)入力されたアナログ信号を互いに異なる増幅率で
増幅して前記複数のA/D変換器それぞれに分配する増
幅器 (3)上記アナログ信号もしくはそのアナログ信号をA
/Dして得られたディジタル信号に基づいて、上記複数
のA/D変換器それぞれに入力される各入力信号の各重
み、もしくは上記複数のA/D変換器それぞれから出力
された各出力信号の各重みを求める重み演算器 (4)上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 (5)上記各重みが付された各入力信号が上記A/D変
換器に入力されることにより得られた各ディジタル信
号、もしくは上記各重みが付された各出力信号を互いに
加算する加算器 を備えたことを特徴とするものである。
明のA/D変換装置は、 (1)複数のA/D変換器 (2)入力されたアナログ信号を互いに異なる増幅率で
増幅して前記複数のA/D変換器それぞれに分配する増
幅器 (3)上記アナログ信号もしくはそのアナログ信号をA
/Dして得られたディジタル信号に基づいて、上記複数
のA/D変換器それぞれに入力される各入力信号の各重
み、もしくは上記複数のA/D変換器それぞれから出力
された各出力信号の各重みを求める重み演算器 (4)上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 (5)上記各重みが付された各入力信号が上記A/D変
換器に入力されることにより得られた各ディジタル信
号、もしくは上記各重みが付された各出力信号を互いに
加算する加算器 を備えたことを特徴とするものである。
【0009】上記本発明のA/D変換装置においては、
上記重み演算器を、上記アナログ信号の絶対値もしくは
エンベロープ値が小さくなるに応じて高い増幅率で増幅
された信号の重みが大きくなるような上記各重みを求め
るように構成することが好ましい。上記目的を達成する
本発明のD/A変換装置は、 (6)複数のD/A変換器 (7)入力されたディジタル信号に互いに異なる係数を
乗算して上記複数のD/A変換器それぞれに分配する乗
算器 (8)上記ディジタル信号もしくはそのディジタル信号
をD/A変換して得られたアナログ信号に基づいて、上
記複数のD/A変換器それぞれに入力される各入力信号
の各重み、もしくは上記複数のD/A変換器それぞれか
ら出力された各出力信号の各重みを求める重み演算器 (9)上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 (10)上記各重みが付された上記各入力信号が上記D
/A変換器に入力されることにより得られた各アナログ
信号、もしくは上記各重みが付された上記各出力信号を
互いに加算する加算器 を備えたことを特徴とするものである。
上記重み演算器を、上記アナログ信号の絶対値もしくは
エンベロープ値が小さくなるに応じて高い増幅率で増幅
された信号の重みが大きくなるような上記各重みを求め
るように構成することが好ましい。上記目的を達成する
本発明のD/A変換装置は、 (6)複数のD/A変換器 (7)入力されたディジタル信号に互いに異なる係数を
乗算して上記複数のD/A変換器それぞれに分配する乗
算器 (8)上記ディジタル信号もしくはそのディジタル信号
をD/A変換して得られたアナログ信号に基づいて、上
記複数のD/A変換器それぞれに入力される各入力信号
の各重み、もしくは上記複数のD/A変換器それぞれか
ら出力された各出力信号の各重みを求める重み演算器 (9)上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 (10)上記各重みが付された上記各入力信号が上記D
/A変換器に入力されることにより得られた各アナログ
信号、もしくは上記各重みが付された上記各出力信号を
互いに加算する加算器 を備えたことを特徴とするものである。
【0010】上記本発明のD/A変換装置においても、
上記重み演算器を、上記ディジタル信号の絶対値もしく
はエンベロープ値が小さくなるに応じて値の大きい係数
が乗算された信号の重みが大きくなるような上記各重み
を求めるように構成することが好ましい。
上記重み演算器を、上記ディジタル信号の絶対値もしく
はエンベロープ値が小さくなるに応じて値の大きい係数
が乗算された信号の重みが大きくなるような上記各重み
を求めるように構成することが好ましい。
【0011】
【作用】本発明のA/D変換装置,D/A変換装置は、
それぞれ、複数のA/D変換器,複数のD/A変換器を
使用し、それら複数のA/D変換器,複数のD/A変換
器の出力信号を単に切換えるのではなく、それら複数の
出力信号に、信号の絶対値もしくはエンベロープ値に基
づいた重みを付して互いに加算するものであるため、A
/D変換器,D/A変換器にオフセットやドリフト等の
ばらつきがあっても切換えノイズが目立たず、したがっ
て低コストかつ高分解能のA/D変換装置,D/A変換
装置が実現する。
それぞれ、複数のA/D変換器,複数のD/A変換器を
使用し、それら複数のA/D変換器,複数のD/A変換
器の出力信号を単に切換えるのではなく、それら複数の
出力信号に、信号の絶対値もしくはエンベロープ値に基
づいた重みを付して互いに加算するものであるため、A
/D変換器,D/A変換器にオフセットやドリフト等の
ばらつきがあっても切換えノイズが目立たず、したがっ
て低コストかつ高分解能のA/D変換装置,D/A変換
装置が実現する。
【0012】
【実施例】以下、本発明の実施例について説明する。図
1は、本発明のA/D変換装置の一実施例の回路ブロッ
ク図である。このA/D変換装置10の入力端子11か
らアナログ楽音信号が入力され、その入力されたアナロ
グ楽音信号は直接にA/D変換器12に入力されるとと
もにアンプ13によりAG倍されてA/D変換器14に
入力される。A/D変換器12,14はいずれも16ビ
ットの分解能を有している。
1は、本発明のA/D変換装置の一実施例の回路ブロッ
ク図である。このA/D変換装置10の入力端子11か
らアナログ楽音信号が入力され、その入力されたアナロ
グ楽音信号は直接にA/D変換器12に入力されるとと
もにアンプ13によりAG倍されてA/D変換器14に
入力される。A/D変換器12,14はいずれも16ビ
ットの分解能を有している。
【0013】図2は、図1に示すA/D変換装置10に
入力されるアナログ楽音信号の模式図である。入力され
たアナログ楽音信号1は、上述したように、A/D変換
器12に入力されるとともに、アンプ13でAG倍され
てA/D変換器14に入力されるが、そのアンプ13で
は、アナログ楽音信号1の信号レベルが図2に示すしき
い値THに達したときに、A/D変換器14が最大値と
なるレベルまでアナログ楽音信号1が増幅される。
入力されるアナログ楽音信号の模式図である。入力され
たアナログ楽音信号1は、上述したように、A/D変換
器12に入力されるとともに、アンプ13でAG倍され
てA/D変換器14に入力されるが、そのアンプ13で
は、アナログ楽音信号1の信号レベルが図2に示すしき
い値THに達したときに、A/D変換器14が最大値と
なるレベルまでアナログ楽音信号1が増幅される。
【0014】A/D変換器14から出力されたディジタ
ル楽音信号は、エンベロープ検出器15と、乗算器16
に入力される。エンベロープ検出器15では、入力され
たディジタル楽音信号のエンベロープ2が求められる。
ただし、A/D変換器14には、アンプ13で増幅され
たアナログ楽音信号が入力されるため、エンベロープ検
出器15で求められるエンベロープは、しきい値THで
飽和した形のエンベロープとなる。
ル楽音信号は、エンベロープ検出器15と、乗算器16
に入力される。エンベロープ検出器15では、入力され
たディジタル楽音信号のエンベロープ2が求められる。
ただし、A/D変換器14には、アンプ13で増幅され
たアナログ楽音信号が入力されるため、エンベロープ検
出器15で求められるエンベロープは、しきい値THで
飽和した形のエンベロープとなる。
【0015】A/D変換器12から出力されたディジタ
ル楽音信号は乗算器17に入力され、またA/D変換器
14から出力されたディジタル楽音信号は、乗算器16
に入力されて係数C1=1/AGが乗算された後乗算器
18に入力される。乗算器17,18では、エンベロー
プ検出器15で求められたエンベロープに基づいて、後
述するようにして、入力された各ディジタル楽音信号に
乗算されるべき各係数C2,C3が求められる。各乗算
器17,18に入力された各ディジタル楽音信号は、各
乗算器17,18で各係数C2,C3が乗算された後、
加算器19で互いに加算され、出力端子20からこのA
/D変換装置100の出力ディジタル信号として出力さ
れる。
ル楽音信号は乗算器17に入力され、またA/D変換器
14から出力されたディジタル楽音信号は、乗算器16
に入力されて係数C1=1/AGが乗算された後乗算器
18に入力される。乗算器17,18では、エンベロー
プ検出器15で求められたエンベロープに基づいて、後
述するようにして、入力された各ディジタル楽音信号に
乗算されるべき各係数C2,C3が求められる。各乗算
器17,18に入力された各ディジタル楽音信号は、各
乗算器17,18で各係数C2,C3が乗算された後、
加算器19で互いに加算され、出力端子20からこのA
/D変換装置100の出力ディジタル信号として出力さ
れる。
【0016】各係数C2,C3は以下のようにして定め
られる。エンベロープ検出器15で求められたエンベロ
ープが、図2に示すしきい値THに飽和しているとき、
即ち図2に示す区間Bにおいては、 C2=1.0, C3=0.0 ……(1) とされ、A/D変換器12のみが有効となる。エンベロ
ープが飽和していないとき、即ち図2に示す区間Aにお
いては、例えば図2に示すa点に関しては、 C2=d2/(d1+d2) ……(2) C3=d1/(d1+d2) ……(3) のようにa点における検出エンベロープ上の点a’によ
って各係数C2,C3が定められる。
られる。エンベロープ検出器15で求められたエンベロ
ープが、図2に示すしきい値THに飽和しているとき、
即ち図2に示す区間Bにおいては、 C2=1.0, C3=0.0 ……(1) とされ、A/D変換器12のみが有効となる。エンベロ
ープが飽和していないとき、即ち図2に示す区間Aにお
いては、例えば図2に示すa点に関しては、 C2=d2/(d1+d2) ……(2) C3=d1/(d1+d2) ……(3) のようにa点における検出エンベロープ上の点a’によ
って各係数C2,C3が定められる。
【0017】これにより、入力信号が小さいほどA/D
変換器14側の比重が増加する。A/D変換器14は、
信号レベルの小さい領域のみを16ビットに量子化する
ものであるため、量子化に伴う雑音が低減化される。し
かもA/D変換器12とA/D変換器14から出力され
た各ディジタル信号が重み付け加算されるため、各ディ
ジタル信号を択一的に切り換える従来の方法と比べ切り
換えノイズがほとんど耳障りとはならず、したがってオ
フセットやドリフト等が多少許容され、低価格のA/D
変換器を使用し低コストのA/D変換装置10を構成す
ることができる。
変換器14側の比重が増加する。A/D変換器14は、
信号レベルの小さい領域のみを16ビットに量子化する
ものであるため、量子化に伴う雑音が低減化される。し
かもA/D変換器12とA/D変換器14から出力され
た各ディジタル信号が重み付け加算されるため、各ディ
ジタル信号を択一的に切り換える従来の方法と比べ切り
換えノイズがほとんど耳障りとはならず、したがってオ
フセットやドリフト等が多少許容され、低価格のA/D
変換器を使用し低コストのA/D変換装置10を構成す
ることができる。
【0018】尚、上記実施例では、楽音信号のエンベロ
ープを求めているため、エンベロープがしきい値THを
越えている間(図2に示す区間B)では、瞬間的に楽音
信号が低レベルとなってもA/D変換器12側の信号の
みが用いられる。これは、エンベロープが大きいとき
は、楽音信号が瞬間的に低レベルとなっても量子化ノイ
ズはほとんど聴取されないためである。ただしこの場合
も量子化ノイズを押さえたい場合はエンベロープ検出器
15に代え、図2に破線で示すような、楽音信号を全て
正に折り返した形の絶対値を求める絶対値検出器を備
え、その絶対値の瞬時値の大小に基づいて、上記と同様
のことを行なってもよい。
ープを求めているため、エンベロープがしきい値THを
越えている間(図2に示す区間B)では、瞬間的に楽音
信号が低レベルとなってもA/D変換器12側の信号の
みが用いられる。これは、エンベロープが大きいとき
は、楽音信号が瞬間的に低レベルとなっても量子化ノイ
ズはほとんど聴取されないためである。ただしこの場合
も量子化ノイズを押さえたい場合はエンベロープ検出器
15に代え、図2に破線で示すような、楽音信号を全て
正に折り返した形の絶対値を求める絶対値検出器を備
え、その絶対値の瞬時値の大小に基づいて、上記と同様
のことを行なってもよい。
【0019】その時の演算は、 C2=d2’/(d1’+d2’) C3=d1’/(d1’+d2’) となる。また、前述の演算ではC2が0になるのはエン
ベロープまたは波形の瞬時値の絶対値が0の時である
が、第2のしきい値STを設けて、エンベロープまたは
波形の瞬時値の絶対値がST以下の時、 C2=0.0,C3=1.0 となるようにしてもよい。
ベロープまたは波形の瞬時値の絶対値が0の時である
が、第2のしきい値STを設けて、エンベロープまたは
波形の瞬時値の絶対値がST以下の時、 C2=0.0,C3=1.0 となるようにしてもよい。
【0020】その時の、エンベロープ検出値がしきい値
THとSTの間の場合の演算を示しておく。 C2=d2”/(d1+d2”) C3=d1/(d1+d2”) 瞬時値の場合はこの演算に準じた演算を行なえば良い。
THとSTの間の場合の演算を示しておく。 C2=d2”/(d1+d2”) C3=d1/(d1+d2”) 瞬時値の場合はこの演算に準じた演算を行なえば良い。
【0021】図3は、本発明のD/A変換装置の一実施
例の回路ブロック図である。このD/A変換装置30に
は、その入力端子31からディジタルの楽音信号が入力
され、乗算器32,乗算器33,および絶対値検出器3
4に入力される。乗算器33に入力されたディジタル楽
音信号には、係数C2=Gが乗算される。この係数C2
=Gは、図2に示すしきい値THでD/A変換装置37
が飽和するような値を有している。乗算器33で係数C
2=Gが乗算されたディジタル楽音信号は、乗算器35
に入力される。
例の回路ブロック図である。このD/A変換装置30に
は、その入力端子31からディジタルの楽音信号が入力
され、乗算器32,乗算器33,および絶対値検出器3
4に入力される。乗算器33に入力されたディジタル楽
音信号には、係数C2=Gが乗算される。この係数C2
=Gは、図2に示すしきい値THでD/A変換装置37
が飽和するような値を有している。乗算器33で係数C
2=Gが乗算されたディジタル楽音信号は、乗算器35
に入力される。
【0022】絶対値検出器34では、入力されたディジ
タル楽音信号が負の値を有する時に、その符号を反転す
ることにより、図2に破線で示すような絶対値が求めら
れ、その絶対値に基づいて、以下のようにして各乗算器
32,35における各係数C1,C3が求められる。即
ち、ここでは、図2に示すような2つのしきい値TH,
ST(TH>ST)が設定され、各係数C1,C2は、
絶対値がしきい値THを越えるときは、 C1=1.0, C3=0.0 ……(4) 絶対値がしきい値ST以下のときは、 C1=0.0, C3=1.0 ……(5) 図2に示す点bのように2つのしきい値ST,THの中
間にあるときは、 C1=d4/(d3+d4) ……(6) C2=d3/(d3+d4) ……(7) のように求められる。
タル楽音信号が負の値を有する時に、その符号を反転す
ることにより、図2に破線で示すような絶対値が求めら
れ、その絶対値に基づいて、以下のようにして各乗算器
32,35における各係数C1,C3が求められる。即
ち、ここでは、図2に示すような2つのしきい値TH,
ST(TH>ST)が設定され、各係数C1,C2は、
絶対値がしきい値THを越えるときは、 C1=1.0, C3=0.0 ……(4) 絶対値がしきい値ST以下のときは、 C1=0.0, C3=1.0 ……(5) 図2に示す点bのように2つのしきい値ST,THの中
間にあるときは、 C1=d4/(d3+d4) ……(6) C2=d3/(d3+d4) ……(7) のように求められる。
【0023】なお、ST=0とすることも可能であり、
この場合はしきい値STを設けないことになる。各乗算
器32,35で各係数C1,C3が乗算された各ディジ
タル楽音信号は、各D/A変換器36,37に入力され
て各アナログ楽音信号に変換される。D/A変換器36
から出力されたアナログ楽音信号は直接に加算器39に
入力され、D/A変換器37から出力されたアナログ楽
音信号はアッテネータ38により1/Gに減衰された後
加算器39に入力される。加算器39では入力された2
つのアナログ楽音信号を互いに加算し、出力端子40か
らこのD/A変換装置30の出力信号として出力する。
この場合はしきい値STを設けないことになる。各乗算
器32,35で各係数C1,C3が乗算された各ディジ
タル楽音信号は、各D/A変換器36,37に入力され
て各アナログ楽音信号に変換される。D/A変換器36
から出力されたアナログ楽音信号は直接に加算器39に
入力され、D/A変換器37から出力されたアナログ楽
音信号はアッテネータ38により1/Gに減衰された後
加算器39に入力される。加算器39では入力された2
つのアナログ楽音信号を互いに加算し、出力端子40か
らこのD/A変換装置30の出力信号として出力する。
【0024】このD/A変換装置30においても、前述
したA/D変換装置10(図1参照)の場合と同様に、
2つのD/A変換器36,37を用い互いに倍率の異な
るディジタル楽音信号を入力してD/A変換するように
したため、量子化ノイズを低減化することができる。ま
た、2つのD/A変換器36,37の各出力信号を択一
的に用いるのではなく、重み付け加算するものであるた
め、切換えに伴う不連続が分散され、耳障りな雑音が防
止される。
したA/D変換装置10(図1参照)の場合と同様に、
2つのD/A変換器36,37を用い互いに倍率の異な
るディジタル楽音信号を入力してD/A変換するように
したため、量子化ノイズを低減化することができる。ま
た、2つのD/A変換器36,37の各出力信号を択一
的に用いるのではなく、重み付け加算するものであるた
め、切換えに伴う不連続が分散され、耳障りな雑音が防
止される。
【0025】尚、図3に示すD/A変換装置30には絶
対値検出器34が備えられているが、前述したA/D変
換装置10の場合と同様に、この絶対値検出器34に代
え、楽音信号のエンベロープを求めるエンベロープ検出
器を備え、そのエンベロープに基づいて上記と同様な重
み付け加算を行ってもよい。また、図3に示すD/A変
換装置30では、D/A変換器36,37の前段側に重
み付けのための乗算器32,35が備えられているが、
これはディジタル側の方が信号処理を行いやすいために
そこに備えたものである。D/A変換器36,D/A変
換器37の影響が大きくなるのは楽音信号のレベルがそ
れぞれ大きいとき、小さいときであって、それぞれ係数
C1,係数C3が大きな値を有する場合であるため、図
3のように構成してもほとんど問題はない。ただし、乗
算器32,35に代えて、D/A変換器36,37の出
力側に、アナログ信号用の増幅率の可変のアンプを備え
てもよいことはもちろんである。また、これと同様に、
図1に示すA/D変換装置10における乗算器17,1
8に代えて、A/D変換器12,14の前段側に、アナ
ログ信号用の、増幅率可変のアンプを備えてもよい。
対値検出器34が備えられているが、前述したA/D変
換装置10の場合と同様に、この絶対値検出器34に代
え、楽音信号のエンベロープを求めるエンベロープ検出
器を備え、そのエンベロープに基づいて上記と同様な重
み付け加算を行ってもよい。また、図3に示すD/A変
換装置30では、D/A変換器36,37の前段側に重
み付けのための乗算器32,35が備えられているが、
これはディジタル側の方が信号処理を行いやすいために
そこに備えたものである。D/A変換器36,D/A変
換器37の影響が大きくなるのは楽音信号のレベルがそ
れぞれ大きいとき、小さいときであって、それぞれ係数
C1,係数C3が大きな値を有する場合であるため、図
3のように構成してもほとんど問題はない。ただし、乗
算器32,35に代えて、D/A変換器36,37の出
力側に、アナログ信号用の増幅率の可変のアンプを備え
てもよいことはもちろんである。また、これと同様に、
図1に示すA/D変換装置10における乗算器17,1
8に代えて、A/D変換器12,14の前段側に、アナ
ログ信号用の、増幅率可変のアンプを備えてもよい。
【0026】
【発明の効果】以上説明したように、本発明のA/D変
換装置,D/A変換装置は、互いに増幅率(倍率)の異
なる信号をA/D変換ないしD/A変換し、一方その信
号のエンベロープないし絶対値を求めてそのエンベロー
プないし絶対値に基づいて重みを求め、A/D変換ない
しD/A変換後の信号を重み付け加算する構成を備えた
ものであるため、量子化雑音が低減され、かつ切換えに
伴う雑音も分散され、これを楽音の処理に行った場合耳
障りな雑音が低減されてクリアな音楽を楽しむことがで
きることとなる。また切換えに伴う雑音が分散され耳障
りな雑音が生じないため、A/D変換器,D/A変換器
のオフセットやドリフト等のばらつきが許容され、低コ
ストのA/D変換装置,D/A変換装置を構成すること
ができる。
換装置,D/A変換装置は、互いに増幅率(倍率)の異
なる信号をA/D変換ないしD/A変換し、一方その信
号のエンベロープないし絶対値を求めてそのエンベロー
プないし絶対値に基づいて重みを求め、A/D変換ない
しD/A変換後の信号を重み付け加算する構成を備えた
ものであるため、量子化雑音が低減され、かつ切換えに
伴う雑音も分散され、これを楽音の処理に行った場合耳
障りな雑音が低減されてクリアな音楽を楽しむことがで
きることとなる。また切換えに伴う雑音が分散され耳障
りな雑音が生じないため、A/D変換器,D/A変換器
のオフセットやドリフト等のばらつきが許容され、低コ
ストのA/D変換装置,D/A変換装置を構成すること
ができる。
【図1】本発明のA/D変換装置の一実施例の回路ブロ
ック図である。
ック図である。
【図2】図1に示すA/D変換装置に入力されるアナロ
グ楽音信号の模式図である。
グ楽音信号の模式図である。
【図3】本発明のD/A変換装置の一実施例の回路ブロ
ック図である。
ック図である。
1 楽音波形 2 エンベロープ 10 A/D変換装置 11 入力端子 12,14 A/D変換装置 13 アンプ 15 エンベロープ検出器 16,17,18 乗算器 19 加算器 20 出力端子 30 D/A変換装置 31 入力端子 32,33,35 乗算器 34 絶対値検出器 36,37 D/A変換器 38 アッテネータ 39 加算器 40 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G10H 7/00 511D
Claims (4)
- 【請求項1】 複数のA/D変換器と、 入力されたアナログ信号を互いに異なる増幅率で増幅し
て前記複数のA/D変換器それぞれに分配する増幅器
と、 前記アナログ信号もしくは該アナログ信号をA/D変換
することにより得られたディジタル信号に基づいて、前
記複数のA/D変換器それぞれに入力される各入力信号
の各重み、もしくは前記複数のA/D変換器それぞれか
ら出力された各出力信号の各重みを求める重み演算器
と、 前記各入力信号もしくは前記各出力信号に前記各重みを
付与する重み付与器と、 前記各重みが付された前記各入力信号が前記A/D変換
器に入力されることにより得られた各ディジタル信号、
もしくは前記各重みが付された前記各出力信号を互いに
加算する加算器とを備えたことを特徴とするA/D変換
装置。 - 【請求項2】 前記重み演算器が、前記アナログ信号の
絶対値もしくはエンベロープ値が小さくなるに応じて高
い増幅率で増幅された信号の重みが大きくなるような前
記各重みを求めるものであることを特徴とする請求項1
記載のA/D変換装置。 - 【請求項3】 複数のD/A変換器と、 入力されたディジタル信号に互いに異なる係数を乗算し
て前記複数のD/A変換器それぞれに分配する乗算器
と、 前記ディジタル信号もしくは該ディジタル信号をD/A
変換して得られたアナログ信号に基づいて、前記複数の
D/A変換器それぞれに入力される各入力信号の各重
み、もしくは前記複数のD/A変換器それぞれから出力
された各出力信号の各重みを求める重み演算器と、 前記各入力信号もしくは前記各出力信号に前記各重みを
付与する重み付与器と、 前記各重みが付された前記各入力信号が前記D/A変換
器に入力されることにより得られた各アナログ信号、も
しくは前記各重みが付された前記各出力信号を互いに加
算する加算器とを備えたことを特徴とするD/A変換装
置。 - 【請求項4】 前記重み演算器が、前記ディジタル信号
の絶対値もしくはエンベロープ値が小さくなるに応じて
値の大きい係数が乗算された信号の重みが大きくなるよ
うに前記各重みを求めるものであることを特徴とする請
求項3記載のD/A変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05155274A JP3110589B2 (ja) | 1993-06-25 | 1993-06-25 | A/d変換装置およびd/a変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05155274A JP3110589B2 (ja) | 1993-06-25 | 1993-06-25 | A/d変換装置およびd/a変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0715327A JPH0715327A (ja) | 1995-01-17 |
JP3110589B2 true JP3110589B2 (ja) | 2000-11-20 |
Family
ID=15602322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05155274A Expired - Fee Related JP3110589B2 (ja) | 1993-06-25 | 1993-06-25 | A/d変換装置およびd/a変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3110589B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4908223B2 (ja) * | 2004-09-28 | 2012-04-04 | ローム株式会社 | 受信装置およびそれを用いた電子機器 |
JP5470729B2 (ja) * | 2008-03-24 | 2014-04-16 | ソニー株式会社 | 信号処理装置、信号処理方法 |
-
1993
- 1993-06-25 JP JP05155274A patent/JP3110589B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0715327A (ja) | 1995-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040022400A1 (en) | Bass compressor | |
JP2004214843A (ja) | デジタルアンプ及びそのゲイン調整方法 | |
JPH08237800A (ja) | 低音増強回路 | |
US7003126B2 (en) | Dynamic range analog to digital converter suitable for hearing aid applications | |
JPH08293799A (ja) | ノイズ低減方法、ノイズ低減装置及び記録媒体 | |
JPH06177688A (ja) | オーディオ信号処理装置 | |
JP3110589B2 (ja) | A/d変換装置およびd/a変換装置 | |
JP2002055681A (ja) | 非線形歪付加装置 | |
JP2757740B2 (ja) | ディストーション回路 | |
JPH04365210A (ja) | 車載音響再生装置 | |
JP4531350B2 (ja) | 音声入力装置および音声認識処理システム | |
JPH04150617A (ja) | D/a変換装置 | |
US7151215B2 (en) | Waveform adjusting system for music file | |
JP3043844B2 (ja) | D/a変換装置 | |
JP2907847B2 (ja) | 音量制御回路 | |
JP3683978B2 (ja) | 飽和信号処理装置 | |
JP4137260B2 (ja) | 効果装置 | |
JP2832780B2 (ja) | エコー付加回路を有するオーディオ装置 | |
JP2611233B2 (ja) | 振幅圧縮伸長回路 | |
JP3056815B2 (ja) | オ−ディオ信号のデジタル可変コンプレッサ− | |
JP2001094479A (ja) | 反響消去装置 | |
JPH07336150A (ja) | 増幅器 | |
JP3439078B2 (ja) | ディジタルバスブースト回路 | |
KR100539574B1 (ko) | 반향을 이용한 오디오 및 음성의 음색 변환 장치 및 방법 | |
US20060159277A1 (en) | Distortion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |