JP3110589B2 - Ａ／ｄ変換装置およびｄ／ａ変換装置 - Google Patents
Ａ／ｄ変換装置およびｄ／ａ変換装置Info
- Publication number
- JP3110589B2 JP3110589B2 JP05155274A JP15527493A JP3110589B2 JP 3110589 B2 JP3110589 B2 JP 3110589B2 JP 05155274 A JP05155274 A JP 05155274A JP 15527493 A JP15527493 A JP 15527493A JP 3110589 B2 JP3110589 B2 JP 3110589B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- input
- signal
- weight
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をディジ
タル信号に変換するＡ／Ｄ変換装置およびディジタル信
号をアナログ信号に変換するＤ／Ａ変換装置に関し、詳
細には楽音信号、音声信号等最終的に人間の耳で聴取さ
れる信号を取り扱う、たとえば電子楽器等に取込むのに
好適なＡ／Ｄ変換装置、Ｄ／Ａ変換装置に関する。
タル信号に変換するＡ／Ｄ変換装置およびディジタル信
号をアナログ信号に変換するＤ／Ａ変換装置に関し、詳
細には楽音信号、音声信号等最終的に人間の耳で聴取さ
れる信号を取り扱う、たとえば電子楽器等に取込むのに
好適なＡ／Ｄ変換装置、Ｄ／Ａ変換装置に関する。
【０００２】
【従来の技術】従来より種々の分野でＡ／Ｄ変換装置や
Ｄ／Ａ変換装置が使用されている。ここでは、これらＡ
／Ｄ変換装置，Ｄ／Ａ変換装置の使用例として、楽器演
奏をマイクロフォンで収録してアナログの楽音信号を
得、それをＡ／Ｄ変換装置によりディジタルの楽音信号
に変換し、それを記憶しておいて必要に応じて読み出
し、Ｄ／Ａ変換装置により再度アナログ楽音信号に変換
し適宜増幅しスピーカから楽音を放音することを考え
る。
Ｄ／Ａ変換装置が使用されている。ここでは、これらＡ
／Ｄ変換装置，Ｄ／Ａ変換装置の使用例として、楽器演
奏をマイクロフォンで収録してアナログの楽音信号を
得、それをＡ／Ｄ変換装置によりディジタルの楽音信号
に変換し、それを記憶しておいて必要に応じて読み出
し、Ｄ／Ａ変換装置により再度アナログ楽音信号に変換
し適宜増幅しスピーカから楽音を放音することを考え
る。
【０００３】このとき、楽器演奏時は大きな楽音を発生
する瞬間もあり、またある瞬間にはほとんど無音状態と
なることもある。このような演奏を上記のようなシステ
ムを経由した楽音として聴取すると、楽音の大きなとき
には聞こえないが、無音に近くなるとホワイトノイズの
ような耳障りな雑音が聞こえる。これは、例えばＡ／Ｄ
変換装置を用いてアナログ信号をＡ／Ｄ変換する場合、
アナログ信号に重畳した雑音成分やＡ／Ｄ変換装置自身
の雑音等により、無音時においても最下位の１ビットな
いし数ビットが不規則にオン／オフを繰り返し、これが
最終的に雑音として聴取されるためである。Ａ／Ｄ変換
装置の分解能が例えば１６ビット等さほど高くない場
合、最下位ビットのみがオン／オフしただけでもかなり
大きな雑音として聴取される。またＤ／Ａ変換の場合も
同様な問題があり、量子化ノイズが雑音として聴取され
る。
する瞬間もあり、またある瞬間にはほとんど無音状態と
なることもある。このような演奏を上記のようなシステ
ムを経由した楽音として聴取すると、楽音の大きなとき
には聞こえないが、無音に近くなるとホワイトノイズの
ような耳障りな雑音が聞こえる。これは、例えばＡ／Ｄ
変換装置を用いてアナログ信号をＡ／Ｄ変換する場合、
アナログ信号に重畳した雑音成分やＡ／Ｄ変換装置自身
の雑音等により、無音時においても最下位の１ビットな
いし数ビットが不規則にオン／オフを繰り返し、これが
最終的に雑音として聴取されるためである。Ａ／Ｄ変換
装置の分解能が例えば１６ビット等さほど高くない場
合、最下位ビットのみがオン／オフしただけでもかなり
大きな雑音として聴取される。またＤ／Ａ変換の場合も
同様な問題があり、量子化ノイズが雑音として聴取され
る。
【０００４】このように、例えば電子楽器等の分野にお
いては、最終的に雑音の少ないクリア楽音を楽しむため
に、Ａ／Ｄ変換，Ｄ／Ａ変換に伴う雑音の低減化が望ま
れている。
いては、最終的に雑音の少ないクリア楽音を楽しむため
に、Ａ／Ｄ変換，Ｄ／Ａ変換に伴う雑音の低減化が望ま
れている。
【０００５】
【発明が解決しようとする課題】上記の問題を解決する
ために、Ａ／Ｄ変換を例にとると、２つのＡ／Ｄ変換器
を用意して同一のアナログ信号を互いに増幅率の異なる
アンプを経由した後入力し、信号レベルの小さい領域で
は増幅率の大きいアンプを経由した信号を入力したＡ／
Ｄ変換器の出力をその増幅分だけ減衰させてＡ／Ｄ変換
出力とし、一方信号レベルの大きい領域では増幅率の小
さいアンプを経由した信号を入力したＡ／Ｄ変換器の出
力をその増幅分だけ減衰させてＡ／Ｄ変換出力とするこ
とにより、実質的な分解能を向上させ、これによりノイ
ズの低減化を図る技術が知られている（例えば特開昭５
２−１５５９５３号公報参照）。
ために、Ａ／Ｄ変換を例にとると、２つのＡ／Ｄ変換器
を用意して同一のアナログ信号を互いに増幅率の異なる
アンプを経由した後入力し、信号レベルの小さい領域で
は増幅率の大きいアンプを経由した信号を入力したＡ／
Ｄ変換器の出力をその増幅分だけ減衰させてＡ／Ｄ変換
出力とし、一方信号レベルの大きい領域では増幅率の小
さいアンプを経由した信号を入力したＡ／Ｄ変換器の出
力をその増幅分だけ減衰させてＡ／Ｄ変換出力とするこ
とにより、実質的な分解能を向上させ、これによりノイ
ズの低減化を図る技術が知られている（例えば特開昭５
２−１５５９５３号公報参照）。
【０００６】しかしこの技術を採用すると、個々のＡ／
Ｄ変換器には、オフセットやドリフト等のばらつきがあ
り、このため２つのＡ／Ｄ変換器の出力を切換えたとき
に２つのＡ／Ｄ変換器の出力レベルが合致せず切換えノ
イズが発生し、この切換えノイズが耳障りな雑音として
聞こえてしまうという新たな問題が発生することにな
る。この新たな問題を解決するためには、オフセットや
ドリフト等の十分に小さな高価なＡ／Ｄ変換器を採用し
それら２つのＡ／Ｄ変換器の特性を十分に合せ込む調整
が必要となり、もともと分解能の高いＡ／Ｄ変換器を採
用する場合に匹敵するほどのコストがかかることとな
る。
Ｄ変換器には、オフセットやドリフト等のばらつきがあ
り、このため２つのＡ／Ｄ変換器の出力を切換えたとき
に２つのＡ／Ｄ変換器の出力レベルが合致せず切換えノ
イズが発生し、この切換えノイズが耳障りな雑音として
聞こえてしまうという新たな問題が発生することにな
る。この新たな問題を解決するためには、オフセットや
ドリフト等の十分に小さな高価なＡ／Ｄ変換器を採用し
それら２つのＡ／Ｄ変換器の特性を十分に合せ込む調整
が必要となり、もともと分解能の高いＡ／Ｄ変換器を採
用する場合に匹敵するほどのコストがかかることとな
る。
【０００７】本発明は、上記事情に鑑み、複数のＡ／Ｄ
変換器ないしＤ／Ａ変換器を用いて実質的な分解能を向
上させたＡ／Ｄ変換装置，Ｄ／Ａ変換装置において、切
換えノイズの発生を押さえ、もって雑音の少ない、かつ
低コストで実現できるＡ／Ｄ変換装置，Ｄ／Ａ変換装置
を提供することを目的とする。
変換器ないしＤ／Ａ変換器を用いて実質的な分解能を向
上させたＡ／Ｄ変換装置，Ｄ／Ａ変換装置において、切
換えノイズの発生を押さえ、もって雑音の少ない、かつ
低コストで実現できるＡ／Ｄ変換装置，Ｄ／Ａ変換装置
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成する本発
明のＡ／Ｄ変換装置は、 （１）複数のＡ／Ｄ変換器 （２）入力されたアナログ信号を互いに異なる増幅率で
増幅して前記複数のＡ／Ｄ変換器それぞれに分配する増
幅器 （３）上記アナログ信号もしくはそのアナログ信号をＡ
／Ｄして得られたディジタル信号に基づいて、上記複数
のＡ／Ｄ変換器それぞれに入力される各入力信号の各重
み、もしくは上記複数のＡ／Ｄ変換器それぞれから出力
された各出力信号の各重みを求める重み演算器 （４）上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 （５）上記各重みが付された各入力信号が上記Ａ／Ｄ変
換器に入力されることにより得られた各ディジタル信
号、もしくは上記各重みが付された各出力信号を互いに
加算する加算器 を備えたことを特徴とするものである。
明のＡ／Ｄ変換装置は、 （１）複数のＡ／Ｄ変換器 （２）入力されたアナログ信号を互いに異なる増幅率で
増幅して前記複数のＡ／Ｄ変換器それぞれに分配する増
幅器 （３）上記アナログ信号もしくはそのアナログ信号をＡ
／Ｄして得られたディジタル信号に基づいて、上記複数
のＡ／Ｄ変換器それぞれに入力される各入力信号の各重
み、もしくは上記複数のＡ／Ｄ変換器それぞれから出力
された各出力信号の各重みを求める重み演算器 （４）上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 （５）上記各重みが付された各入力信号が上記Ａ／Ｄ変
換器に入力されることにより得られた各ディジタル信
号、もしくは上記各重みが付された各出力信号を互いに
加算する加算器 を備えたことを特徴とするものである。
【０００９】上記本発明のＡ／Ｄ変換装置においては、
上記重み演算器を、上記アナログ信号の絶対値もしくは
エンベロープ値が小さくなるに応じて高い増幅率で増幅
された信号の重みが大きくなるような上記各重みを求め
るように構成することが好ましい。上記目的を達成する
本発明のＤ／Ａ変換装置は、 （６）複数のＤ／Ａ変換器 （７）入力されたディジタル信号に互いに異なる係数を
乗算して上記複数のＤ／Ａ変換器それぞれに分配する乗
算器 （８）上記ディジタル信号もしくはそのディジタル信号
をＤ／Ａ変換して得られたアナログ信号に基づいて、上
記複数のＤ／Ａ変換器それぞれに入力される各入力信号
の各重み、もしくは上記複数のＤ／Ａ変換器それぞれか
ら出力された各出力信号の各重みを求める重み演算器 （９）上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 （１０）上記各重みが付された上記各入力信号が上記Ｄ
／Ａ変換器に入力されることにより得られた各アナログ
信号、もしくは上記各重みが付された上記各出力信号を
互いに加算する加算器 を備えたことを特徴とするものである。
上記重み演算器を、上記アナログ信号の絶対値もしくは
エンベロープ値が小さくなるに応じて高い増幅率で増幅
された信号の重みが大きくなるような上記各重みを求め
るように構成することが好ましい。上記目的を達成する
本発明のＤ／Ａ変換装置は、 （６）複数のＤ／Ａ変換器 （７）入力されたディジタル信号に互いに異なる係数を
乗算して上記複数のＤ／Ａ変換器それぞれに分配する乗
算器 （８）上記ディジタル信号もしくはそのディジタル信号
をＤ／Ａ変換して得られたアナログ信号に基づいて、上
記複数のＤ／Ａ変換器それぞれに入力される各入力信号
の各重み、もしくは上記複数のＤ／Ａ変換器それぞれか
ら出力された各出力信号の各重みを求める重み演算器 （９）上記各入力信号もしくは上記各出力信号に上記各
重みを付与する重み付与器 （１０）上記各重みが付された上記各入力信号が上記Ｄ
／Ａ変換器に入力されることにより得られた各アナログ
信号、もしくは上記各重みが付された上記各出力信号を
互いに加算する加算器 を備えたことを特徴とするものである。
【００１０】上記本発明のＤ／Ａ変換装置においても、
上記重み演算器を、上記ディジタル信号の絶対値もしく
はエンベロープ値が小さくなるに応じて値の大きい係数
が乗算された信号の重みが大きくなるような上記各重み
を求めるように構成することが好ましい。
上記重み演算器を、上記ディジタル信号の絶対値もしく
はエンベロープ値が小さくなるに応じて値の大きい係数
が乗算された信号の重みが大きくなるような上記各重み
を求めるように構成することが好ましい。
【００１１】
【作用】本発明のＡ／Ｄ変換装置，Ｄ／Ａ変換装置は、
それぞれ、複数のＡ／Ｄ変換器，複数のＤ／Ａ変換器を
使用し、それら複数のＡ／Ｄ変換器，複数のＤ／Ａ変換
器の出力信号を単に切換えるのではなく、それら複数の
出力信号に、信号の絶対値もしくはエンベロープ値に基
づいた重みを付して互いに加算するものであるため、Ａ
／Ｄ変換器，Ｄ／Ａ変換器にオフセットやドリフト等の
ばらつきがあっても切換えノイズが目立たず、したがっ
て低コストかつ高分解能のＡ／Ｄ変換装置，Ｄ／Ａ変換
装置が実現する。
それぞれ、複数のＡ／Ｄ変換器，複数のＤ／Ａ変換器を
使用し、それら複数のＡ／Ｄ変換器，複数のＤ／Ａ変換
器の出力信号を単に切換えるのではなく、それら複数の
出力信号に、信号の絶対値もしくはエンベロープ値に基
づいた重みを付して互いに加算するものであるため、Ａ
／Ｄ変換器，Ｄ／Ａ変換器にオフセットやドリフト等の
ばらつきがあっても切換えノイズが目立たず、したがっ
て低コストかつ高分解能のＡ／Ｄ変換装置，Ｄ／Ａ変換
装置が実現する。
【００１２】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明のＡ／Ｄ変換装置の一実施例の回路ブロッ
ク図である。このＡ／Ｄ変換装置１０の入力端子１１か
らアナログ楽音信号が入力され、その入力されたアナロ
グ楽音信号は直接にＡ／Ｄ変換器１２に入力されるとと
もにアンプ１３によりＡＧ倍されてＡ／Ｄ変換器１４に
入力される。Ａ／Ｄ変換器１２，１４はいずれも１６ビ
ットの分解能を有している。
１は、本発明のＡ／Ｄ変換装置の一実施例の回路ブロッ
ク図である。このＡ／Ｄ変換装置１０の入力端子１１か
らアナログ楽音信号が入力され、その入力されたアナロ
グ楽音信号は直接にＡ／Ｄ変換器１２に入力されるとと
もにアンプ１３によりＡＧ倍されてＡ／Ｄ変換器１４に
入力される。Ａ／Ｄ変換器１２，１４はいずれも１６ビ
ットの分解能を有している。
【００１３】図２は、図１に示すＡ／Ｄ変換装置１０に
入力されるアナログ楽音信号の模式図である。入力され
たアナログ楽音信号１は、上述したように、Ａ／Ｄ変換
器１２に入力されるとともに、アンプ１３でＡＧ倍され
てＡ／Ｄ変換器１４に入力されるが、そのアンプ１３で
は、アナログ楽音信号１の信号レベルが図２に示すしき
い値ＴＨに達したときに、Ａ／Ｄ変換器１４が最大値と
なるレベルまでアナログ楽音信号１が増幅される。
入力されるアナログ楽音信号の模式図である。入力され
たアナログ楽音信号１は、上述したように、Ａ／Ｄ変換
器１２に入力されるとともに、アンプ１３でＡＧ倍され
てＡ／Ｄ変換器１４に入力されるが、そのアンプ１３で
は、アナログ楽音信号１の信号レベルが図２に示すしき
い値ＴＨに達したときに、Ａ／Ｄ変換器１４が最大値と
なるレベルまでアナログ楽音信号１が増幅される。
【００１４】Ａ／Ｄ変換器１４から出力されたディジタ
ル楽音信号は、エンベロープ検出器１５と、乗算器１６
に入力される。エンベロープ検出器１５では、入力され
たディジタル楽音信号のエンベロープ２が求められる。
ただし、Ａ／Ｄ変換器１４には、アンプ１３で増幅され
たアナログ楽音信号が入力されるため、エンベロープ検
出器１５で求められるエンベロープは、しきい値ＴＨで
飽和した形のエンベロープとなる。
ル楽音信号は、エンベロープ検出器１５と、乗算器１６
に入力される。エンベロープ検出器１５では、入力され
たディジタル楽音信号のエンベロープ２が求められる。
ただし、Ａ／Ｄ変換器１４には、アンプ１３で増幅され
たアナログ楽音信号が入力されるため、エンベロープ検
出器１５で求められるエンベロープは、しきい値ＴＨで
飽和した形のエンベロープとなる。
【００１５】Ａ／Ｄ変換器１２から出力されたディジタ
ル楽音信号は乗算器１７に入力され、またＡ／Ｄ変換器
１４から出力されたディジタル楽音信号は、乗算器１６
に入力されて係数Ｃ１＝１／ＡＧが乗算された後乗算器
１８に入力される。乗算器１７，１８では、エンベロー
プ検出器１５で求められたエンベロープに基づいて、後
述するようにして、入力された各ディジタル楽音信号に
乗算されるべき各係数Ｃ２，Ｃ３が求められる。各乗算
器１７，１８に入力された各ディジタル楽音信号は、各
乗算器１７，１８で各係数Ｃ２，Ｃ３が乗算された後、
加算器１９で互いに加算され、出力端子２０からこのＡ
／Ｄ変換装置１００の出力ディジタル信号として出力さ
れる。
ル楽音信号は乗算器１７に入力され、またＡ／Ｄ変換器
１４から出力されたディジタル楽音信号は、乗算器１６
に入力されて係数Ｃ１＝１／ＡＧが乗算された後乗算器
１８に入力される。乗算器１７，１８では、エンベロー
プ検出器１５で求められたエンベロープに基づいて、後
述するようにして、入力された各ディジタル楽音信号に
乗算されるべき各係数Ｃ２，Ｃ３が求められる。各乗算
器１７，１８に入力された各ディジタル楽音信号は、各
乗算器１７，１８で各係数Ｃ２，Ｃ３が乗算された後、
加算器１９で互いに加算され、出力端子２０からこのＡ
／Ｄ変換装置１００の出力ディジタル信号として出力さ
れる。
【００１６】各係数Ｃ２，Ｃ３は以下のようにして定め
られる。エンベロープ検出器１５で求められたエンベロ
ープが、図２に示すしきい値ＴＨに飽和しているとき、
即ち図２に示す区間Ｂにおいては、 Ｃ２＝１．０， Ｃ３＝０．０ ……（１） とされ、Ａ／Ｄ変換器１２のみが有効となる。エンベロ
ープが飽和していないとき、即ち図２に示す区間Ａにお
いては、例えば図２に示すａ点に関しては、 Ｃ２＝ｄ２／（ｄ１＋ｄ２） ……（２） Ｃ３＝ｄ１／（ｄ１＋ｄ２） ……（３） のようにａ点における検出エンベロープ上の点ａ’によ
って各係数Ｃ２，Ｃ３が定められる。
られる。エンベロープ検出器１５で求められたエンベロ
ープが、図２に示すしきい値ＴＨに飽和しているとき、
即ち図２に示す区間Ｂにおいては、 Ｃ２＝１．０， Ｃ３＝０．０ ……（１） とされ、Ａ／Ｄ変換器１２のみが有効となる。エンベロ
ープが飽和していないとき、即ち図２に示す区間Ａにお
いては、例えば図２に示すａ点に関しては、 Ｃ２＝ｄ２／（ｄ１＋ｄ２） ……（２） Ｃ３＝ｄ１／（ｄ１＋ｄ２） ……（３） のようにａ点における検出エンベロープ上の点ａ’によ
って各係数Ｃ２，Ｃ３が定められる。
【００１７】これにより、入力信号が小さいほどＡ／Ｄ
変換器１４側の比重が増加する。Ａ／Ｄ変換器１４は、
信号レベルの小さい領域のみを１６ビットに量子化する
ものであるため、量子化に伴う雑音が低減化される。し
かもＡ／Ｄ変換器１２とＡ／Ｄ変換器１４から出力され
た各ディジタル信号が重み付け加算されるため、各ディ
ジタル信号を択一的に切り換える従来の方法と比べ切り
換えノイズがほとんど耳障りとはならず、したがってオ
フセットやドリフト等が多少許容され、低価格のＡ／Ｄ
変換器を使用し低コストのＡ／Ｄ変換装置１０を構成す
ることができる。
変換器１４側の比重が増加する。Ａ／Ｄ変換器１４は、
信号レベルの小さい領域のみを１６ビットに量子化する
ものであるため、量子化に伴う雑音が低減化される。し
かもＡ／Ｄ変換器１２とＡ／Ｄ変換器１４から出力され
た各ディジタル信号が重み付け加算されるため、各ディ
ジタル信号を択一的に切り換える従来の方法と比べ切り
換えノイズがほとんど耳障りとはならず、したがってオ
フセットやドリフト等が多少許容され、低価格のＡ／Ｄ
変換器を使用し低コストのＡ／Ｄ変換装置１０を構成す
ることができる。
【００１８】尚、上記実施例では、楽音信号のエンベロ
ープを求めているため、エンベロープがしきい値ＴＨを
越えている間（図２に示す区間Ｂ）では、瞬間的に楽音
信号が低レベルとなってもＡ／Ｄ変換器１２側の信号の
みが用いられる。これは、エンベロープが大きいとき
は、楽音信号が瞬間的に低レベルとなっても量子化ノイ
ズはほとんど聴取されないためである。ただしこの場合
も量子化ノイズを押さえたい場合はエンベロープ検出器
１５に代え、図２に破線で示すような、楽音信号を全て
正に折り返した形の絶対値を求める絶対値検出器を備
え、その絶対値の瞬時値の大小に基づいて、上記と同様
のことを行なってもよい。
ープを求めているため、エンベロープがしきい値ＴＨを
越えている間（図２に示す区間Ｂ）では、瞬間的に楽音
信号が低レベルとなってもＡ／Ｄ変換器１２側の信号の
みが用いられる。これは、エンベロープが大きいとき
は、楽音信号が瞬間的に低レベルとなっても量子化ノイ
ズはほとんど聴取されないためである。ただしこの場合
も量子化ノイズを押さえたい場合はエンベロープ検出器
１５に代え、図２に破線で示すような、楽音信号を全て
正に折り返した形の絶対値を求める絶対値検出器を備
え、その絶対値の瞬時値の大小に基づいて、上記と同様
のことを行なってもよい。
【００１９】その時の演算は、 Ｃ２＝ｄ２’／（ｄ１’＋ｄ２’） Ｃ３＝ｄ１’／（ｄ１’＋ｄ２’） となる。また、前述の演算ではＣ２が０になるのはエン
ベロープまたは波形の瞬時値の絶対値が０の時である
が、第２のしきい値ＳＴを設けて、エンベロープまたは
波形の瞬時値の絶対値がＳＴ以下の時、 Ｃ２＝０．０，Ｃ３＝１．０ となるようにしてもよい。
ベロープまたは波形の瞬時値の絶対値が０の時である
が、第２のしきい値ＳＴを設けて、エンベロープまたは
波形の瞬時値の絶対値がＳＴ以下の時、 Ｃ２＝０．０，Ｃ３＝１．０ となるようにしてもよい。
【００２０】その時の、エンベロープ検出値がしきい値
ＴＨとＳＴの間の場合の演算を示しておく。 Ｃ２＝ｄ２”／（ｄ１＋ｄ２”） Ｃ３＝ｄ１／（ｄ１＋ｄ２”） 瞬時値の場合はこの演算に準じた演算を行なえば良い。
ＴＨとＳＴの間の場合の演算を示しておく。 Ｃ２＝ｄ２”／（ｄ１＋ｄ２”） Ｃ３＝ｄ１／（ｄ１＋ｄ２”） 瞬時値の場合はこの演算に準じた演算を行なえば良い。
【００２１】図３は、本発明のＤ／Ａ変換装置の一実施
例の回路ブロック図である。このＤ／Ａ変換装置３０に
は、その入力端子３１からディジタルの楽音信号が入力
され、乗算器３２，乗算器３３，および絶対値検出器３
４に入力される。乗算器３３に入力されたディジタル楽
音信号には、係数Ｃ２＝Ｇが乗算される。この係数Ｃ２
＝Ｇは、図２に示すしきい値ＴＨでＤ／Ａ変換装置３７
が飽和するような値を有している。乗算器３３で係数Ｃ
２＝Ｇが乗算されたディジタル楽音信号は、乗算器３５
に入力される。
例の回路ブロック図である。このＤ／Ａ変換装置３０に
は、その入力端子３１からディジタルの楽音信号が入力
され、乗算器３２，乗算器３３，および絶対値検出器３
４に入力される。乗算器３３に入力されたディジタル楽
音信号には、係数Ｃ２＝Ｇが乗算される。この係数Ｃ２
＝Ｇは、図２に示すしきい値ＴＨでＤ／Ａ変換装置３７
が飽和するような値を有している。乗算器３３で係数Ｃ
２＝Ｇが乗算されたディジタル楽音信号は、乗算器３５
に入力される。
【００２２】絶対値検出器３４では、入力されたディジ
タル楽音信号が負の値を有する時に、その符号を反転す
ることにより、図２に破線で示すような絶対値が求めら
れ、その絶対値に基づいて、以下のようにして各乗算器
３２，３５における各係数Ｃ１，Ｃ３が求められる。即
ち、ここでは、図２に示すような２つのしきい値ＴＨ，
ＳＴ（ＴＨ＞ＳＴ）が設定され、各係数Ｃ１，Ｃ２は、
絶対値がしきい値ＴＨを越えるときは、 Ｃ１＝１．０， Ｃ３＝０．０ ……（４） 絶対値がしきい値ＳＴ以下のときは、 Ｃ１＝０．０， Ｃ３＝１．０ ……（５） 図２に示す点ｂのように２つのしきい値ＳＴ，ＴＨの中
間にあるときは、 Ｃ１＝ｄ４／（ｄ３＋ｄ４） ……（６） Ｃ２＝ｄ３／（ｄ３＋ｄ４） ……（７） のように求められる。
タル楽音信号が負の値を有する時に、その符号を反転す
ることにより、図２に破線で示すような絶対値が求めら
れ、その絶対値に基づいて、以下のようにして各乗算器
３２，３５における各係数Ｃ１，Ｃ３が求められる。即
ち、ここでは、図２に示すような２つのしきい値ＴＨ，
ＳＴ（ＴＨ＞ＳＴ）が設定され、各係数Ｃ１，Ｃ２は、
絶対値がしきい値ＴＨを越えるときは、 Ｃ１＝１．０， Ｃ３＝０．０ ……（４） 絶対値がしきい値ＳＴ以下のときは、 Ｃ１＝０．０， Ｃ３＝１．０ ……（５） 図２に示す点ｂのように２つのしきい値ＳＴ，ＴＨの中
間にあるときは、 Ｃ１＝ｄ４／（ｄ３＋ｄ４） ……（６） Ｃ２＝ｄ３／（ｄ３＋ｄ４） ……（７） のように求められる。
【００２３】なお、ＳＴ＝０とすることも可能であり、
この場合はしきい値ＳＴを設けないことになる。各乗算
器３２，３５で各係数Ｃ１，Ｃ３が乗算された各ディジ
タル楽音信号は、各Ｄ／Ａ変換器３６，３７に入力され
て各アナログ楽音信号に変換される。Ｄ／Ａ変換器３６
から出力されたアナログ楽音信号は直接に加算器３９に
入力され、Ｄ／Ａ変換器３７から出力されたアナログ楽
音信号はアッテネータ３８により１／Ｇに減衰された後
加算器３９に入力される。加算器３９では入力された２
つのアナログ楽音信号を互いに加算し、出力端子４０か
らこのＤ／Ａ変換装置３０の出力信号として出力する。
この場合はしきい値ＳＴを設けないことになる。各乗算
器３２，３５で各係数Ｃ１，Ｃ３が乗算された各ディジ
タル楽音信号は、各Ｄ／Ａ変換器３６，３７に入力され
て各アナログ楽音信号に変換される。Ｄ／Ａ変換器３６
から出力されたアナログ楽音信号は直接に加算器３９に
入力され、Ｄ／Ａ変換器３７から出力されたアナログ楽
音信号はアッテネータ３８により１／Ｇに減衰された後
加算器３９に入力される。加算器３９では入力された２
つのアナログ楽音信号を互いに加算し、出力端子４０か
らこのＤ／Ａ変換装置３０の出力信号として出力する。
【００２４】このＤ／Ａ変換装置３０においても、前述
したＡ／Ｄ変換装置１０（図１参照）の場合と同様に、
２つのＤ／Ａ変換器３６，３７を用い互いに倍率の異な
るディジタル楽音信号を入力してＤ／Ａ変換するように
したため、量子化ノイズを低減化することができる。ま
た、２つのＤ／Ａ変換器３６，３７の各出力信号を択一
的に用いるのではなく、重み付け加算するものであるた
め、切換えに伴う不連続が分散され、耳障りな雑音が防
止される。
したＡ／Ｄ変換装置１０（図１参照）の場合と同様に、
２つのＤ／Ａ変換器３６，３７を用い互いに倍率の異な
るディジタル楽音信号を入力してＤ／Ａ変換するように
したため、量子化ノイズを低減化することができる。ま
た、２つのＤ／Ａ変換器３６，３７の各出力信号を択一
的に用いるのではなく、重み付け加算するものであるた
め、切換えに伴う不連続が分散され、耳障りな雑音が防
止される。
【００２５】尚、図３に示すＤ／Ａ変換装置３０には絶
対値検出器３４が備えられているが、前述したＡ／Ｄ変
換装置１０の場合と同様に、この絶対値検出器３４に代
え、楽音信号のエンベロープを求めるエンベロープ検出
器を備え、そのエンベロープに基づいて上記と同様な重
み付け加算を行ってもよい。また、図３に示すＤ／Ａ変
換装置３０では、Ｄ／Ａ変換器３６，３７の前段側に重
み付けのための乗算器３２，３５が備えられているが、
これはディジタル側の方が信号処理を行いやすいために
そこに備えたものである。Ｄ／Ａ変換器３６，Ｄ／Ａ変
換器３７の影響が大きくなるのは楽音信号のレベルがそ
れぞれ大きいとき、小さいときであって、それぞれ係数
Ｃ１，係数Ｃ３が大きな値を有する場合であるため、図
３のように構成してもほとんど問題はない。ただし、乗
算器３２，３５に代えて、Ｄ／Ａ変換器３６，３７の出
力側に、アナログ信号用の増幅率の可変のアンプを備え
てもよいことはもちろんである。また、これと同様に、
図１に示すＡ／Ｄ変換装置１０における乗算器１７，１
８に代えて、Ａ／Ｄ変換器１２，１４の前段側に、アナ
ログ信号用の、増幅率可変のアンプを備えてもよい。
対値検出器３４が備えられているが、前述したＡ／Ｄ変
換装置１０の場合と同様に、この絶対値検出器３４に代
え、楽音信号のエンベロープを求めるエンベロープ検出
器を備え、そのエンベロープに基づいて上記と同様な重
み付け加算を行ってもよい。また、図３に示すＤ／Ａ変
換装置３０では、Ｄ／Ａ変換器３６，３７の前段側に重
み付けのための乗算器３２，３５が備えられているが、
これはディジタル側の方が信号処理を行いやすいために
そこに備えたものである。Ｄ／Ａ変換器３６，Ｄ／Ａ変
換器３７の影響が大きくなるのは楽音信号のレベルがそ
れぞれ大きいとき、小さいときであって、それぞれ係数
Ｃ１，係数Ｃ３が大きな値を有する場合であるため、図
３のように構成してもほとんど問題はない。ただし、乗
算器３２，３５に代えて、Ｄ／Ａ変換器３６，３７の出
力側に、アナログ信号用の増幅率の可変のアンプを備え
てもよいことはもちろんである。また、これと同様に、
図１に示すＡ／Ｄ変換装置１０における乗算器１７，１
８に代えて、Ａ／Ｄ変換器１２，１４の前段側に、アナ
ログ信号用の、増幅率可変のアンプを備えてもよい。
【００２６】
【発明の効果】以上説明したように、本発明のＡ／Ｄ変
換装置，Ｄ／Ａ変換装置は、互いに増幅率（倍率）の異
なる信号をＡ／Ｄ変換ないしＤ／Ａ変換し、一方その信
号のエンベロープないし絶対値を求めてそのエンベロー
プないし絶対値に基づいて重みを求め、Ａ／Ｄ変換ない
しＤ／Ａ変換後の信号を重み付け加算する構成を備えた
ものであるため、量子化雑音が低減され、かつ切換えに
伴う雑音も分散され、これを楽音の処理に行った場合耳
障りな雑音が低減されてクリアな音楽を楽しむことがで
きることとなる。また切換えに伴う雑音が分散され耳障
りな雑音が生じないため、Ａ／Ｄ変換器，Ｄ／Ａ変換器
のオフセットやドリフト等のばらつきが許容され、低コ
ストのＡ／Ｄ変換装置，Ｄ／Ａ変換装置を構成すること
ができる。
換装置，Ｄ／Ａ変換装置は、互いに増幅率（倍率）の異
なる信号をＡ／Ｄ変換ないしＤ／Ａ変換し、一方その信
号のエンベロープないし絶対値を求めてそのエンベロー
プないし絶対値に基づいて重みを求め、Ａ／Ｄ変換ない
しＤ／Ａ変換後の信号を重み付け加算する構成を備えた
ものであるため、量子化雑音が低減され、かつ切換えに
伴う雑音も分散され、これを楽音の処理に行った場合耳
障りな雑音が低減されてクリアな音楽を楽しむことがで
きることとなる。また切換えに伴う雑音が分散され耳障
りな雑音が生じないため、Ａ／Ｄ変換器，Ｄ／Ａ変換器
のオフセットやドリフト等のばらつきが許容され、低コ
ストのＡ／Ｄ変換装置，Ｄ／Ａ変換装置を構成すること
ができる。
【図１】本発明のＡ／Ｄ変換装置の一実施例の回路ブロ
ック図である。
ック図である。
【図２】図１に示すＡ／Ｄ変換装置に入力されるアナロ
グ楽音信号の模式図である。
グ楽音信号の模式図である。
【図３】本発明のＤ／Ａ変換装置の一実施例の回路ブロ
ック図である。
ック図である。
１ 楽音波形 ２ エンベロープ １０ Ａ／Ｄ変換装置 １１ 入力端子 １２，１４ Ａ／Ｄ変換装置 １３ アンプ １５ エンベロープ検出器 １６，１７，１８ 乗算器 １９ 加算器 ２０ 出力端子 ３０ Ｄ／Ａ変換装置 ３１ 入力端子 ３２，３３，３５ 乗算器 ３４ 絶対値検出器 ３６，３７ Ｄ／Ａ変換器 ３８ アッテネータ ３９ 加算器 ４０ 出力端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ１０Ｈ 7/00 ５１１Ｄ
Claims (4)
- 【請求項１】 複数のＡ／Ｄ変換器と、 入力されたアナログ信号を互いに異なる増幅率で増幅し
て前記複数のＡ／Ｄ変換器それぞれに分配する増幅器
と、 前記アナログ信号もしくは該アナログ信号をＡ／Ｄ変換
することにより得られたディジタル信号に基づいて、前
記複数のＡ／Ｄ変換器それぞれに入力される各入力信号
の各重み、もしくは前記複数のＡ／Ｄ変換器それぞれか
ら出力された各出力信号の各重みを求める重み演算器
と、 前記各入力信号もしくは前記各出力信号に前記各重みを
付与する重み付与器と、 前記各重みが付された前記各入力信号が前記Ａ／Ｄ変換
器に入力されることにより得られた各ディジタル信号、
もしくは前記各重みが付された前記各出力信号を互いに
加算する加算器とを備えたことを特徴とするＡ／Ｄ変換
装置。 - 【請求項２】 前記重み演算器が、前記アナログ信号の
絶対値もしくはエンベロープ値が小さくなるに応じて高
い増幅率で増幅された信号の重みが大きくなるような前
記各重みを求めるものであることを特徴とする請求項１
記載のＡ／Ｄ変換装置。 - 【請求項３】 複数のＤ／Ａ変換器と、 入力されたディジタル信号に互いに異なる係数を乗算し
て前記複数のＤ／Ａ変換器それぞれに分配する乗算器
と、 前記ディジタル信号もしくは該ディジタル信号をＤ／Ａ
変換して得られたアナログ信号に基づいて、前記複数の
Ｄ／Ａ変換器それぞれに入力される各入力信号の各重
み、もしくは前記複数のＤ／Ａ変換器それぞれから出力
された各出力信号の各重みを求める重み演算器と、 前記各入力信号もしくは前記各出力信号に前記各重みを
付与する重み付与器と、 前記各重みが付された前記各入力信号が前記Ｄ／Ａ変換
器に入力されることにより得られた各アナログ信号、も
しくは前記各重みが付された前記各出力信号を互いに加
算する加算器とを備えたことを特徴とするＤ／Ａ変換装
置。 - 【請求項４】 前記重み演算器が、前記ディジタル信号
の絶対値もしくはエンベロープ値が小さくなるに応じて
値の大きい係数が乗算された信号の重みが大きくなるよ
うに前記各重みを求めるものであることを特徴とする請
求項３記載のＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05155274A JP3110589B2 (ja) | 1993-06-25 | 1993-06-25 | Ａ／ｄ変換装置およびｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05155274A JP3110589B2 (ja) | 1993-06-25 | 1993-06-25 | Ａ／ｄ変換装置およびｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0715327A JPH0715327A (ja) | 1995-01-17 |
| JP3110589B2 true JP3110589B2 (ja) | 2000-11-20 |
Family
ID=15602322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05155274A Expired - Fee Related JP3110589B2 (ja) | 1993-06-25 | 1993-06-25 | Ａ／ｄ変換装置およびｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110589B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4908223B2 (ja) * | 2004-09-28 | 2012-04-04 | ローム株式会社 | 受信装置およびそれを用いた電子機器 |
| JP5470729B2 (ja) * | 2008-03-24 | 2014-04-16 | ソニー株式会社 | 信号処理装置、信号処理方法 |
-
1993
- 1993-06-25 JP JP05155274A patent/JP3110589B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715327A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040022400A1 (en) | Bass compressor | |
| JP2004214843A (ja) | デジタルアンプ及びそのゲイン調整方法 | |
| JPH08237800A (ja) | 低音増強回路 | |
| US7003126B2 (en) | Dynamic range analog to digital converter suitable for hearing aid applications | |
| JPH08293799A (ja) | ノイズ低減方法、ノイズ低減装置及び記録媒体 | |
| JPH06177688A (ja) | オーディオ信号処理装置 | |
| JP3110589B2 (ja) | Ａ／ｄ変換装置およびｄ／ａ変換装置 | |
| JP2002055681A (ja) | 非線形歪付加装置 | |
| JP2757740B2 (ja) | ディストーション回路 | |
| JPH04365210A (ja) | 車載音響再生装置 | |
| JP4531350B2 (ja) | 音声入力装置および音声認識処理システム | |
| JPH04150617A (ja) | Ｄ／ａ変換装置 | |
| US7151215B2 (en) | Waveform adjusting system for music file | |
| JP3043844B2 (ja) | Ｄ／ａ変換装置 | |
| JP2907847B2 (ja) | 音量制御回路 | |
| JP3683978B2 (ja) | 飽和信号処理装置 | |
| JP4137260B2 (ja) | 効果装置 | |
| JP2832780B2 (ja) | エコー付加回路を有するオーディオ装置 | |
| JP2611233B2 (ja) | 振幅圧縮伸長回路 | |
| JP3056815B2 (ja) | オ−ディオ信号のデジタル可変コンプレッサ− | |
| JP2001094479A (ja) | 反響消去装置 | |
| JPH07336150A (ja) | 増幅器 | |
| JP3439078B2 (ja) | ディジタルバスブースト回路 | |
| KR100539574B1 (ko) | 반향을 이용한 오디오 및 음성의 음색 변환 장치 및 방법 | |
| US20060159277A1 (en) | Distortion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |