JP3104750B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3104750B2 JP3104750B2 JP10169778A JP16977898A JP3104750B2 JP 3104750 B2 JP3104750 B2 JP 3104750B2 JP 10169778 A JP10169778 A JP 10169778A JP 16977898 A JP16977898 A JP 16977898A JP 3104750 B2 JP3104750 B2 JP 3104750B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- manufacturing
- wiring
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明が属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、層間絶縁膜としてフッ素含有酸化シ
リコン膜（ＳｉＯＦ）を用いて、ダマシン構造により配
線を形成する場合の半導体装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a fluorine-containing silicon oxide film (SiOF) is used as an interlayer insulating film to form a wiring with a damascene structure. About.
【０００２】[0002]
【従来の技術】ＵＬＳＩの高密度化に伴って、配線の伝
播遅延が問題となっている。この問題を解決する方法と
して、層間絶縁膜の低誘電率化、及び配線の低抵抗化が
ある。2. Description of the Related Art With the increase in the density of ULSIs, the propagation delay of wiring has become a problem. As a method for solving this problem, there is a method of reducing the dielectric constant of the interlayer insulating film and reducing the resistance of the wiring.
【０００３】層間絶縁膜の低誘電率化の１つとして、Ｓ
ｉＯＦ膜が有効である。One of the ways to lower the dielectric constant of an interlayer insulating film is to use S
An iOF film is effective.
【０００４】この点に関して、例えば、特開平８-２１
３３８６号公報には、以下の事項が開示されている。す
なわち、従来から多層配線における絶縁膜として用いら
れているＳｉＯ２は誘電率が４．１と高いため配線間の
寄生容量が大きく信号伝搬遅延の要因となる点と、プラ
ズマＣＶＤ法を用いてＳｉＯ２膜を成膜する際、その過
程でソース・ガス中にフッ素原子を含むガスを添加する
ことに依ってフッ素を含有するＳｉＯ ２（ＳｉＯＦ）膜
を形成できる点と、ＳｉＯＦ膜は誘電率が３．６であり
ＳｉＯ ２と比較して低いことから、半導体装置を高速動
作化するために有利である点、が開示されている。In this regard, for example, Japanese Patent Laid-Open No.
Japanese Patent No. 3386 discloses the following matters. You
That is, it has been conventionally used as an insulating film in multilayer wiring.
SiO2Has a high dielectric constant of 4.1,
The fact that the parasitic capacitance is large and causes signal propagation delay
SiO using Zuma CVD2When forming a film,
Gas containing fluorine atoms in the source gas
Fluorine-containing SiO 2(SiOF) film
And the dielectric constant of the SiOF film is 3.6.
SiO 2High speed operation
Advantages for cropping are disclosed.
【０００５】また、特開平９−２７５１０２号公報で
は、比誘電率の低い層間絶縁膜のうち無機系の代表例と
して、ＳｉＯＦ膜が挙げられ、ＳｉＯＦ膜の比誘電率
は、膜中のＦ濃度の増加に伴って減少し、これまでに
３．７〜３．２程度の値が達成されている点が開示され
ている。In Japanese Patent Application Laid-Open No. 9-275102, an SiOF film is cited as a typical example of an inorganic insulating film having a low relative dielectric constant. The relative dielectric constant of the SiOF film is determined by the F concentration in the film. It is disclosed that the value decreases with the increase of, and a value of about 3.7 to 3.2 has been achieved so far.
【０００６】一方、配線の低抵抗化としては、銅配線が
注目されている。銅は微細加工が非常に難しいため、銅
配線を用いた多層配線構造を形成する場合、一般にダマ
シン法を用いる。この方法は、層間絶縁膜を形成した後
に、そこに必要な配線と同じパターンの溝を形成し、そ
の溝に配線材料を埋め込むことで多層配線構造を形成す
る方法である。On the other hand, copper wiring has attracted attention as a method for lowering the resistance of wiring. Since copper is very difficult to finely process, a damascene method is generally used when forming a multilayer wiring structure using copper wiring. In this method, after forming an interlayer insulating film, a groove having the same pattern as a necessary wiring is formed therein, and a wiring material is buried in the groove to form a multilayer wiring structure.
【０００７】[0007]
【発明が解決しようとする課題】図１４に層間絶縁膜と
してＳｉＯＦ膜を、配線として銅を用いて、ダマシン構
造により多層配線構造を形成したときの、半導体装置の
断面模式図を示す。銅配線４０４の下地膜（バリア・メ
タル）としてＴｉ４０３を用いる。同図に示すように、
Ｔｉ４０３とＳｉＯＦ膜４０２の界面の密着性不良によ
り、はがれ４０５が発生することがある。Ｔｉ４０３と
フッ素は２００℃以下の低温で揮発性の弗化チタンを形
成する。従って、Ｔｉ４０３と直接フッ素が接する構造
は密着性を劣化させるため、好ましくない。FIG. 14 is a schematic cross-sectional view of a semiconductor device when a multilayer wiring structure is formed by a damascene structure using an SiOF film as an interlayer insulating film and copper as a wiring. Ti 403 is used as a base film (barrier metal) of the copper wiring 404. As shown in the figure,
Peeling 405 may occur due to poor adhesion at the interface between Ti 403 and SiOF film 402. Ti403 and fluorine form volatile titanium fluoride at a low temperature of 200 ° C. or less. Therefore, a structure in which Ti403 and fluorine are in direct contact with each other deteriorates adhesion, and thus is not preferable.
【０００８】上記の対策として、図１５に示すようにＳ
ｉＯＦ膜５０２表面にＳｉＯ２膜５０３を形成して、配
線５０４、５０５の金属との密着性を向上させる方法が
考えられる。しかしこの方法でも、配線形成用の溝がＳ
ｉＯＦ膜５０２に達すると、その表面で配線用の金属と
接するために、そこの密着性は劣化する。また、配線側
壁部分のＳｉＯ２膜５０３の占める割合が多くなるため
に、ＳｉＯＦ膜５０２の低誘電率化の効果が下がってし
まう。As a countermeasure for the above, as shown in FIG.
A method of forming the SiO 2 film 503 on the surface of the iOF film 502 to improve the adhesion of the wirings 504 and 505 to the metal can be considered. However, even in this method, the groove for forming the wiring is S
When it reaches the iOF film 502, the surface thereof comes into contact with the metal for wiring, so that the adhesion there is deteriorated. Further, since the ratio of the SiO 2 film 503 occupying the wiring side wall portion increases, the effect of lowering the dielectric constant of the SiOF film 502 decreases.
【０００９】その他の密着性不良の対策として、配線溝
形成後にＳｉＯＦ膜が表面に現れた部分を、ＳｉＯ２膜
で全面覆ってしまう方法が考えられる。しかし、この方
法では、たとえば図１６に示すように、配線とビアホー
ルを同時に形成する場合など、ビアホールの底部６０４
もＳｉＯ２膜６０３で覆われてしまうので、電気的接触
が得られなくなってしまうという欠点を有する。また、
図１５に示した対策と同様に、ＳｉＯ２膜６０３で占め
られる部分が多くなってしまうために、ＳｉＯＦ膜６０
２の低誘電率化の効果が下がる。[0009] As a countermeasure for other poor adhesion, SiOF film after forming a wiring trench is a portion appearing on the surface, a method of may cover the entire surface with SiO 2 film can be considered. However, according to this method, for example, as shown in FIG.
However, since it is covered with the SiO 2 film 603, there is a disadvantage that electrical contact cannot be obtained. Also,
Similar to the countermeasure shown in FIG. 15, since the portion occupied by the SiO 2 film 603 increases, the SiOF film 60
2, the effect of lowering the dielectric constant is reduced.
【００１０】上記のように、フッ素含有酸化シリコン膜
と配線用の薄膜が接すると、配線用の金属（たとえば、
配線材料の下地膜として一般に用いられているＴｉ）と
フッ素とが反応して密着性が劣化するという問題があ
る。As described above, when the fluorine-containing silicon oxide film comes into contact with the thin film for wiring, the metal for wiring (for example,
There is a problem that Ti) generally used as a base film of a wiring material and fluorine react with each other to deteriorate the adhesion.
【００１１】本発明は、上記の事情に鑑みてなされたも
ので、層間絶縁膜としてのフッ素含有シリコン酸化膜に
配線用溝を形成し、その溝にＴｉなどのバリア・メタル
を介して配線層を形成する半導体装置の製造方法におい
て、前記層間絶縁膜と、バリア・メタルまたは配線層と
の密着性が損なわれることのない、半導体装置の製造方
法を提供することを目的としている。The present invention has been made in view of the above circumstances, and has a wiring groove formed in a fluorine-containing silicon oxide film as an interlayer insulating film, and the wiring layer is formed in the groove through a barrier metal such as Ti. It is an object of the present invention to provide a method of manufacturing a semiconductor device in which the adhesion between the interlayer insulating film and a barrier metal or a wiring layer is not impaired.
【００１２】[0012]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上にＳｉＯＦ膜を形成するステップと、
前記ＳｉＯＦ膜に配線形成用の開口部を形成するステッ
プと、前記ＳｉＯＦ膜に形成された前記開口部の表面か
ら該ＳｉＯＦ膜に含まれるフッ素を除去するステップ
と、前記フッ素が除去された前記開口部の表面に酸素プ
ラズマ処理を行うステップと、前記開口部に配線用の金
属を設けるステップとを備えている。According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming an SiOF film on a substrate;
Forming an opening for forming a wiring in the SiOF film; removing fluorine contained in the SiOF film from the surface of the opening formed in the SiOF film; and forming the opening from which the fluorine has been removed. Performing an oxygen plasma treatment on the surface of the portion; and providing a metal for wiring in the opening.
【００１３】本発明の半導体装置の製造方法は、請求項
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップは、水素プラズマ処理により行う。In the method of manufacturing a semiconductor device according to the present invention, the step of removing fluorine is performed by a hydrogen plasma process.
【００１４】本発明の半導体装置の製造方法は、請求項
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップでは、前記フッ素原子を水素原子に置
換する。In the method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device according to claim 1, in the step of removing fluorine, the fluorine atoms are replaced with hydrogen atoms.
【００１５】本発明の半導体装置の製造方法は、請求項
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップでは、前記ＳｉＯＦ膜のうちの表面部
のみのフッ素を除去する一方、該表面部よりも内側の部
分のフッ素は除去せずにそのまま保持する。In the method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device according to claim 1, in the step of removing fluorine, only fluorine on a surface portion of the SiOF film is removed. Fluorine in the portion inside the surface is not removed and is kept as it is.
【００１６】本発明の半導体装置の製造方法は、請求項
１から４のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップでは、前記
開口部の表面部分を改質する。In the method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device according to any one of claims 1 to 4, in the step of performing the oxygen plasma treatment, a surface portion of the opening is modified. .
【００１７】本発明の半導体装置の製造方法は、請求項
１から５のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップでは、前記
開口部の表面部分をＳｉＯ２膜化する。In the method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device according to any one of claims 1 to 5, in the step of performing the oxygen plasma treatment, a surface portion of the opening is formed of a SiO 2 film. Become
【００１８】本発明の半導体装置の製造方法は、請求項
１から６のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップに代えて、
酸素雰囲気下で熱処理するステップを備えている。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 1 to 6, instead of the step of performing the oxygen plasma treatment,
A step of performing a heat treatment in an oxygen atmosphere.
【００１９】本発明の半導体装置の製造方法は、請求項
１から７のいずれかに記載の半導体装置の製造方法にお
いて、前記金属には、バリア・メタルが含まれる。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 1 to 7, the metal includes a barrier metal.
【００２０】本発明の半導体装置の製造方法は、請求項
１から８のいずれかに記載の半導体装置の製造方法にお
いて、前記金属は、Ｔｉである。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 1 to 8, the metal is Ti.
【００２１】本発明の半導体装置の製造方法は、請求項
１から８のいずれかに記載の半導体装置の製造方法にお
いて、前記金属は、ＴｉおよびＣｕである。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 1 to 8, the metal is Ti and Cu.
【００２２】本発明の半導体装置の製造方法は、請求項
１から１０のいずれかに記載の半導体装置の製造方法に
おいて、前記フッ素を除去するステップおよび、前記酸
素プラズマ処理を行うステップは、同一装置内で行われ
る。In the method of manufacturing a semiconductor device according to the present invention, the step of removing fluorine and the step of performing the oxygen plasma treatment are the same in the method of manufacturing a semiconductor device according to any one of claims 1 to 10. Done within.
【００２３】本発明の半導体装置の製造方法は、層間絶
縁膜を形成した後に該層間絶縁膜に配線用開口部を形成
し該配線用開口部に配線を形成するダマシン法により、
多層配線構造の半導体装置を製造する方法であって、前
記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、前記ＳｉＯＦ膜に前記配線用開口部を形成するステ
ップと、前記ＳｉＯＦ膜に形成された前記配線用開口部
の表面から該ＳｉＯＦ膜に含まれるフッ素を除去するス
テップと、前記フッ素が除去された前記配線用開口部の
表面に酸素プラズマ処理を行うステップと、前記配線用
開口部に前記配線用の金属を埋め込むステップとを備え
ている。In the method of manufacturing a semiconductor device according to the present invention, a wiring opening is formed in the interlayer insulating film after forming an interlayer insulating film, and a wiring is formed in the wiring opening by a damascene method.
A method of manufacturing a semiconductor device having a multilayer wiring structure, comprising: forming an SiOF film as the interlayer insulating film; forming the wiring opening in the SiOF film; and forming the wiring opening in the SiOF film. Removing fluorine contained in the SiOF film from the surface of the wiring opening; performing oxygen plasma treatment on the surface of the wiring opening from which the fluorine has been removed; Embedding a metal for wiring.
【００２４】本発明の半導体装置の製造方法は、請求項
１２記載の半導体装置の製造方法において、前記フッ素
を除去するステップは、水素プラズマ処理により行う。In the method of manufacturing a semiconductor device according to the present invention, the step of removing fluorine is performed by a hydrogen plasma treatment.
【００２５】本発明の半導体装置の製造方法は、請求項
１２または１３に記載の半導体装置の製造方法におい
て、前記酸素プラズマ処理を行うステップでは、前記開
口部の表面部分をＳｉＯ２膜化する。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to claim 12 or 13, in the step of performing the oxygen plasma treatment, a surface portion of the opening is formed into a SiO 2 film.
【００２６】本発明の半導体装置の製造方法は、請求項
１２から１４のいずれかに記載の半導体装置の製造方法
において、前記金属は、Ｔｉである。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 12 to 14, the metal is Ti.
【００２７】本発明の半導体装置の製造方法は、請求項
１２から１４のいずれかに記載の半導体装置の製造方法
において、前記金属は、ＴｉおよびＣｕである。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 12 to 14, the metal is Ti and Cu.
【００２８】本発明の半導体装置の製造方法は、層間絶
縁膜を形成した後に該層間絶縁膜に配線用開口部を形成
し該配線用開口部に配線を形成するダマシン法により、
多層配線構造の半導体装置を製造する方法であって、前
記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、前記配線用開口部として、前記ＳｉＯＦ膜を貫通し
前記基板上まで延びるビアホールを形成するステップ
と、前記ＳｉＯＦ膜に形成された前記ビアホールの開口
面から該ＳｉＯＦ膜に含まれるフッ素を除去するステッ
プと、前記フッ素が除去された前記開口面に酸素プラズ
マ処理を行うステップと、前記ビアホールに前記配線用
の金属を設けるステップとを備えている。The method of manufacturing a semiconductor device according to the present invention comprises a damascene method of forming a wiring opening in the interlayer insulating film after forming an interlayer insulating film and forming a wiring in the wiring opening.
A method of manufacturing a semiconductor device having a multi-layer wiring structure, comprising: forming an SiOF film as the interlayer insulating film; and forming a via hole extending through the SiOF film and as far as above the substrate as the wiring opening. Removing fluorine contained in the SiOF film from the opening surface of the via hole formed in the SiOF film; performing oxygen plasma treatment on the opening surface from which the fluorine has been removed; Providing the metal for the wiring.
【００２９】本発明の半導体装置の製造方法は、請求項
１７記載の半導体装置の製造方法において、前記フッ素
を除去するステップは、水素プラズマ処理により行う。In the method of manufacturing a semiconductor device according to the present invention, the step of removing fluorine is performed by a hydrogen plasma treatment.
【００３０】本発明の半導体装置の製造方法は、請求項
１７または１８に記載の半導体装置の製造方法におい
て、前記酸素プラズマ処理を行うステップでは、前記開
口部の表面部分をＳｉＯ２膜化する。In the method of manufacturing a semiconductor device according to the present invention, in the method of manufacturing a semiconductor device according to claim 17 or 18, in the step of performing the oxygen plasma treatment, a surface portion of the opening is formed into a SiO 2 film.
【００３１】本発明の半導体装置の製造方法は、請求項
１７から１９のいずれかに記載の半導体装置の製造方法
において、前記金属は、ＴｉおよびＣｕである。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device according to any one of claims 17 to 19, the metal is Ti and Cu.
【００３２】本発明の半導体装置の製造方法において、
フッ素含有酸化シリコン膜からフッ素を除去する手段と
して、水素プラズマ処理に代えて、光照射であってもよ
い。In the method for manufacturing a semiconductor device according to the present invention,
As a means for removing fluorine from the fluorine-containing silicon oxide film, light irradiation may be used instead of the hydrogen plasma treatment.
【００３３】本発明の半導体装置の製造方法は、層間絶
縁膜であるＳｉＯＦ膜に溝を形成した後、配線材料を形
成する前にＳｉＯＦ膜表面のフッ素を取り除き、ＳｉＯ
２膜化することが目的である。ＳｉＯ２膜化するために
は、水素プラズマおよび酸素プラズマを用いる。水素に
より、表面のフッ素を除去し、酸素によりその部分を終
端化させることでＳｉＯ２膜化する。水素プラズマ処理
と酸素プラズマ処理の順番は決まっている。According to the method of manufacturing a semiconductor device of the present invention, after forming a groove in an SiOF film as an interlayer insulating film, fluorine is removed from the surface of the SiOF film before forming a wiring material.
The purpose is to form two layers. In order to form a SiO 2 film, hydrogen plasma and oxygen plasma are used. Fluorine on the surface is removed with hydrogen, and the portion is terminated with oxygen to form a SiO 2 film. The order of the hydrogen plasma treatment and the oxygen plasma treatment is determined.
【００３４】[0034]
【発明の実施の形態】以下、添付図面を参照して、本発
明の半導体装置の製造方法の第１の実施形態を説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the accompanying drawings.
【００３５】図１に、本実施形態に係る半導体装置の断
面模式図を示す。層間絶縁膜としてＳｉＯＦ膜１０２
を、配線材料としてＣｕ１０５を用いてダマシン法によ
り形成された配線構造が示されている。Ｃｕ配線１０５
の下地膜（バリア・メタル）としてＴｉ１０４が成膜さ
れている。Ｔｉ１０４とＳｉＯＦ膜１０２の間には、Ｓ
ｉＯＦ膜を改質した層１０３が形成されている。FIG. 1 is a schematic sectional view of a semiconductor device according to the present embodiment. SiOF film 102 as interlayer insulating film
2 shows a wiring structure formed by a damascene method using Cu105 as a wiring material. Cu wiring 105
Ti104 is formed as a base film (barrier metal). Between the Ti 104 and the SiOF film 102, S
A layer 103 obtained by modifying the iOF film is formed.
【００３６】次に、図２から図７を参照して、本実施形
態の製造方法を説明する。Next, a manufacturing method of the present embodiment will be described with reference to FIGS.
【００３７】図２に示すように、Ｓｉ基板２０１上にＳ
ｉＯＦ膜２０２を１μｍの膜厚で形成する。この時のＳ
ｉＯＦ膜２０２は、バイアス印加高密度プラズマＣＶＤ
法により形成する。バイアス印加高密度プラズマＣＶＤ
法は、たとえば誘導結合プラズマにより高密度のプラズ
マを発生し、基板２０１にＲＦ（Ｒａｄｉｏ Ｆｒｅｑ
ｕｅｎｃｙ）パワーを印加することで、プラズマ中の荷
電粒子を基板２０１に引き込みながら成膜を行う。基板
２０１に高密度のプラズマが、高いエネルギーを持って
照射されるため、非常に緻密なＳｉＯＦ膜２０２を形成
することができる。As shown in FIG. 2, S
An iOF film 202 is formed with a thickness of 1 μm. S at this time
The iOF film 202 is formed by a bias-applied high-density plasma CVD.
It is formed by a method. High-density plasma CVD with bias application
In the method, high-density plasma is generated by, for example, inductively coupled plasma, and RF (Radio Freq)
(ency) By applying power, a film is formed while drawing charged particles in the plasma into the substrate 201. Since the substrate 201 is irradiated with high-density plasma with high energy, a very dense SiOF film 202 can be formed.
【００３８】本実施形態では、誘導結合プラズマを発生
させるプラズマ源に２ＭＨｚのＲＦを３ｋＷのパワー
で、基板２０１には１３．５６ＭＨｚのＲＦを１ｋＷの
パワーで印加した。成膜ガスにはＳｉＨ４、ＳｉＦ４、
Ｏ２ガスをそれぞれ、３０ｓｃｃｍ、３０ｓｃｃｍ、９
０ｓｃｃｍの流量で流す。基板温度は４００℃とする。In this embodiment, 2 MHz RF is applied to the plasma source for generating the inductively coupled plasma at a power of 3 kW, and 13.56 MHz RF is applied to the substrate 201 at a power of 1 kW. SiH 4 , SiF 4 ,
O 2 gas was supplied at 30 sccm, 30 sccm, 9
Flow at a flow rate of 0 sccm. The substrate temperature is 400 ° C.
【００３９】本実施形態では、ＳｉＯＦ膜２０２の成膜
方法としてバイアス印加高密度プラズマＣＶＤ法を用い
たが、他の成膜方法でも何ら問題はない。他の成膜方法
により形成したＳｉＯＦ膜２０２であっても、本発明は
有効である。In the present embodiment, a bias-applied high-density plasma CVD method is used as a method for forming the SiOF film 202, but there is no problem with other film forming methods. The present invention is effective even with the SiOF film 202 formed by another film forming method.
【００４０】次に図３に示すように、形成したい配線パ
ターンの溝２０３をＳｉＯＦ膜２０２に形成する。この
時の溝２０３の深さは６００ｎｍとする。溝２０３の形
成方法は図示していないが、フォトリソグラフィー法に
より所望のレジストパターンを形成した後に、ドライエ
ッチング法によりＳｉＯＦ膜２０２上に配線用の溝パタ
ーン２０３を形成する。Next, as shown in FIG. 3, a groove 203 of a wiring pattern to be formed is formed in the SiOF film 202. At this time, the depth of the groove 203 is 600 nm. Although a method of forming the groove 203 is not shown, after forming a desired resist pattern by photolithography, a groove pattern 203 for wiring is formed on the SiOF film 202 by dry etching.
【００４１】次いで、図４に示すように、配線用の溝２
０３が形成されたＳｉＯＦ膜２０２の表面に、水素プラ
ズマ処理を行う。水素プラズマ処理は、本実施形態では
ＳｉＯＦ膜２０２の成膜を行った装置内で行う。但し、
基板２０１に印加するパワーは５０Ｗと小さくする。水
素ガスは２０ｓｃｃｍとする。この水素処理を行うこと
で、ＳｉＯＦ膜２０２の表面に、フッ素が含まれない表
面層２０４が形成される。ここでは、高密度プラズマＣ
ＶＤ装置を用いて水素プラズマ処理を行ったが、その他
のプラズマ処理装置でも何ら問題はない。Next, as shown in FIG.
Hydrogen plasma treatment is performed on the surface of the SiOF film 202 on which 03 is formed. In the present embodiment, the hydrogen plasma treatment is performed in an apparatus in which the SiOF film 202 is formed. However,
The power applied to the substrate 201 is as small as 50 W. The hydrogen gas is set at 20 sccm. By performing this hydrogen treatment, a surface layer 204 containing no fluorine is formed on the surface of the SiOF film 202. Here, the high-density plasma C
Although hydrogen plasma processing was performed using a VD apparatus, there is no problem with other plasma processing apparatuses.
【００４２】上記のように、水素プラズマ処理を行った
後、引き続き、図５に示すように、酸素プラズマ処理を
行う。これにより、ＳｉＯＦ膜２０２の表面に、酸素プ
ラズマにさらされた表面層２０５が形成される。After performing the hydrogen plasma processing as described above, subsequently, as shown in FIG. 5, an oxygen plasma processing is performed. As a result, a surface layer 205 exposed to oxygen plasma is formed on the surface of the SiOF film 202.
【００４３】このときの酸素プラズマ処理は、ＳｉＯＦ
膜２０２の成膜、及び水素プラズマ処理と同一の装置を
用いて行う。酸素プラズマ処理は、水素プラズマ処理を
行った後にそのチャンバから出さずにその場で連続して
行う。この時に基板２０１に印加するＲＦパワーは、水
素プラズマ処理と同様に５０Ｗとする。酸素の流量は１
００ｓｃｃｍとする。この酸素プラズマ処理も、水素プ
ラズマ処理と同様に他のプラズマ処理装置を用いて行っ
ても問題はない。At this time, the oxygen plasma treatment is performed using SiOF
The film formation of the film 202 and the hydrogen plasma treatment are performed using the same apparatus. Oxygen plasma treatment is performed continuously in place without taking out of the chamber after performing hydrogen plasma treatment. At this time, the RF power applied to the substrate 201 is set to 50 W similarly to the hydrogen plasma processing. The oxygen flow rate is 1
00 sccm. There is no problem if this oxygen plasma treatment is performed using another plasma processing apparatus as in the case of the hydrogen plasma treatment.
【００４４】上記のように、ＳｉＯＦ膜２０２表面にプ
ラズマ処理を行った後、図６に示すように、スパッタ法
によりウェハ全面にＴｉ膜２０６を成膜する。Ｔｉ膜２
０６と接している部分のＳｉＯＦ膜２０２は、水素、酸
素プラズマにより改質（ＳｉＯ２膜化）されており、Ｔ
ｉとＦが直接接することがないので、密着性は良好であ
る。After the plasma treatment is performed on the surface of the SiOF film 202 as described above, a Ti film 206 is formed on the entire surface of the wafer by sputtering, as shown in FIG. Ti film 2
The portion of the SiOF film 202 that is in contact with No. 06 has been modified (formed into a SiO 2 film) by hydrogen and oxygen plasmas.
Since i and F do not directly contact each other, the adhesion is good.
【００４５】Ｔｉ膜２０６の成膜後に、ＣＶＤ法により
ウェハ全面にＣｕ膜２０７を形成して、ＣＭＰ（化学機
械研磨）法により平坦化して、溝の部分にのみＣｕ２０
７を残すことで、図７に示すような配線構造を得た。After the Ti film 206 is formed, a Cu film 207 is formed on the entire surface of the wafer by the CVD method, and is flattened by the CMP (chemical mechanical polishing) method.
By leaving 7, the wiring structure as shown in FIG. 7 was obtained.
【００４６】本実施形態によれば、以下の作用効果を奏
することができる。According to this embodiment, the following functions and effects can be obtained.
【００４７】ＳｉＯＦ膜２０２の表面に、水素プラズマ
処理、酸素プラズマ処理を行うことで、ＳｉＯＦ膜２０
２の表面２０５に、フッ素が含まれない緻密な表面層が
形成される。したがって、その表面２０５の上に、Ｔｉ
２０６などの金属層を形成しても、密着性が良好であ
り、はがれが発生しない。By subjecting the surface of the SiOF film 202 to a hydrogen plasma treatment and an oxygen plasma treatment,
On the surface 205 of No. 2, a dense surface layer containing no fluorine is formed. Therefore, on its surface 205, Ti
Even if a metal layer such as 206 is formed, the adhesion is good and no peeling occurs.
【００４８】すなわち、まずＳｉＯＦ膜２０２の表面を
水素プラズマにより処理をすることにより、水素がフッ
素と反応してＨＦとして揮発するため、ＳｉＯＦ膜２０
２の表面にはフッ素が含まれない表面層２０４が形成さ
れる。That is, first, by treating the surface of the SiOF film 202 with hydrogen plasma, hydrogen reacts with fluorine and volatilizes as HF.
On the surface of No. 2, a surface layer 204 containing no fluorine is formed.
【００４９】水素プラズマ処理をしたＳｉＯＦ膜２０２
の表面２０４は、フッ素が除去されたため、疎な状態に
なっている。この後に酸素プラズマ処理を行うことで、
疎になっている表面層２０４を、緻密化した層２０５に
変える（ＳｉＯ２膜化する）ことができる。SiOF film 202 which has been subjected to hydrogen plasma treatment
Surface 204 is in a sparse state because fluorine has been removed. By performing oxygen plasma treatment after this,
The sparse surface layer 204 can be changed to a dense layer 205 (made into a SiO 2 film).
【００５０】水素プラズマ処理と酸素プラズマ処理はＩ
ｎ−Ｓｉｔｕで行うことが望ましい。すなわち、水素プ
ラズマ処理と酸素プラズマ処理とを、大気中に出さずに
真空中で連続的に行う。水素プラズマ処理により疎にな
った表面層２０４は、大気中の水を容易に吸湿するの
で、水素プラズマ処理後に大気にさらすと、その水がＳ
ｉＯＦ膜２０２の内部のフッ素と反応して異常を起こす
おそれがあるからである。この場合の真空中での連続処
理は、同一のチャンバ内で行ってもよいし、それぞれの
処理を行うチャンバを真空でつないで大気中に出さない
状態で行っても、いずれでもよい。The hydrogen plasma treatment and the oxygen plasma treatment are performed according to I
It is desirable to carry out with n-Situ. That is, the hydrogen plasma treatment and the oxygen plasma treatment are continuously performed in a vacuum without being exposed to the atmosphere. The surface layer 204, which has been made sparse by the hydrogen plasma treatment, easily absorbs water in the atmosphere. Therefore, when exposed to the atmosphere after the hydrogen plasma treatment, the water becomes S
This is because there is a risk of causing an abnormality by reacting with fluorine inside the iOF film 202. In this case, the continuous processing in a vacuum may be performed in the same chamber, or may be performed in a state where the chambers for performing the respective processings are connected to each other by a vacuum and are not exposed to the atmosphere.
【００５１】プラズマ処理により改質されるＳｉＯＦ膜
２０２の表面層２０５の厚さは、処理条件によっても変
化するが、数ｎｍ程度である。従って、この表面層（Ｓ
ｉＯ ２）２０５がＳｉＯＦ膜２０２を用いたことによる
低誘電率化の効果を阻害することはない。SiOF film modified by plasma treatment
The thickness of the surface layer 205 of 202 varies depending on the processing conditions.
However, it is about several nm. Therefore, this surface layer (S
iO 2) 205 by using the SiOF film 202
It does not hinder the effect of lowering the dielectric constant.
【００５２】さらに、ＳｉＯＦ膜には、大気放置により
急速に吸湿を起こし、ＳｉＯＦ膜自体あるいはプロセス
の安定性を劣化させるという問題がある。これは、吸湿
により生じたフッ酸が、配線を腐食させるのみならず、
半導体製造装置を汚染・腐食させるからである。この点
に関して、本実施形態では、ＳｉＯＦ膜２０２の表面２
０５がＳｉＯ２膜化されているため、ＳｉＯＦ膜２０２
が直接、大気と接触することはなく、上記吸湿性の問題
を最小限に抑えることができる。Further, the SiOF film has a problem that moisture is rapidly absorbed when left in the air, thereby deteriorating the stability of the SiOF film itself or the process. This is because hydrofluoric acid generated by moisture absorption not only corrodes wiring,
This is because the semiconductor manufacturing equipment is contaminated and corroded. In this regard, in this embodiment, the surface 2 of the SiOF film 202 is used.
05 is a SiO 2 film, the SiOF film 202
However, it does not come into direct contact with the atmosphere, and the above problem of hygroscopicity can be minimized.
【００５３】次に、図８から図１３を参照して、本発明
の第２の実施形態について説明する。Next, a second embodiment of the present invention will be described with reference to FIGS.
【００５４】図８に示すように、Ｓｉ基板３０１上にＳ
ｉＯＦ膜３０２を１．４μｍ成膜する。成膜の方法につ
いては、第１の実施形態と同じとする。As shown in FIG. 8, S
An iOF film 302 is formed to a thickness of 1.4 μm. The method of film formation is the same as in the first embodiment.
【００５５】次に図９に示すように、ビアホール３０
３、及び配線形成用溝３０４を形成する。ビアホール部
３０３の高さは０．８μｍ、配線形成用溝３０４の部分
の高さは０．６μｍとする。ここではこれらの形成法は
示さないが、特に特殊な方法を用いる必要はない。Next, as shown in FIG.
3, and a wiring forming groove 304 is formed. The height of the via hole 303 is 0.8 μm, and the height of the wiring forming groove 304 is 0.6 μm. Here, these forming methods are not shown, but it is not necessary to use a special method.
【００５６】たとえば、ビアホール３０３の部分の層間
絶縁膜と配線形成部３０４の層間絶縁膜は、ＳｉＯＦ膜
３０２の単層である必要はない。単層であるＳｉＯＦ膜
３０２に代えて、それを２層としてその界面に、溝３０
４の形成時のエッチングストッパーとなる異種の層間膜
を形成してもよい。For example, the interlayer insulating film in the portion of the via hole 303 and the interlayer insulating film in the wiring forming portion 304 need not be a single layer of the SiOF film 302. Instead of the SiOF film 302 which is a single layer, it is formed as a two-layer,
A different kind of interlayer film which serves as an etching stopper at the time of forming 4 may be formed.
【００５７】次いで、配線用の溝３０４が形成されたＳ
ｉＯＦ膜３０２の表面に、図１０に示すように、水素プ
ラズマ処理を行う。水素プラズマ処理は、本実施形態で
はＳｉＯＦ膜３０２の成膜を行った装置内で行う。但
し、基板３０１に印加するパワーは５０Ｗと小さくす
る。水素ガスは２０ｓｃｃｍとする。この水素プラズマ
処理を行うことで、ＳｉＯＦ膜３０２の表面に、フッ素
が含まれない表面層３０５が形成される。ここでは高密
度プラズマＣＶＤ装置を用いて水素プラズマ処理を行っ
たが、その他のプラズマ処理装置でも何ら問題はない。Next, the S in which the wiring groove 304 is formed is formed.
Hydrogen plasma processing is performed on the surface of the iOF film 302 as shown in FIG. In this embodiment, the hydrogen plasma treatment is performed in an apparatus in which the SiOF film 302 is formed. However, the power applied to the substrate 301 is as small as 50 W. The hydrogen gas is set at 20 sccm. By performing this hydrogen plasma treatment, a surface layer 305 containing no fluorine is formed on the surface of the SiOF film 302. Here, the hydrogen plasma processing was performed using a high-density plasma CVD apparatus, but there is no problem with other plasma processing apparatuses.
【００５８】水素プラズマ処理を行った後に、引き続き
図１１に示すように、酸素プラズマ処理を行う。酸素プ
ラズマ処理は、ＳｉＯＦ膜３０２の成膜、及び水素プラ
ズマ処理と同一の装置を用いて行う。酸素プラズマ処理
は、水素プラズマ処理を行った後にそのチャンバから出
さずにその場で連続して行う。この時に基板３０１に印
加するＲＦパワーは、水素プラズマ処理と同様に５０Ｗ
とする。酸素の流量は１００ｓｃｃｍとする。この酸素
プラズマ処理も、水素プラズマ処理と同様に他のプラズ
マ処理装置を用いて行っても問題はない。After the hydrogen plasma processing, the oxygen plasma processing is performed as shown in FIG. The oxygen plasma treatment is performed using the same apparatus as that for forming the SiOF film 302 and the hydrogen plasma treatment. Oxygen plasma treatment is performed continuously in place without taking out of the chamber after performing hydrogen plasma treatment. At this time, the RF power applied to the substrate 301 is 50 W similarly to the hydrogen plasma processing.
And The flow rate of oxygen is 100 sccm. There is no problem if this oxygen plasma treatment is performed using another plasma processing apparatus as in the case of the hydrogen plasma treatment.
【００５９】次に、図１２に示すように、ＳｉＯＦ膜表
面３０２のプラズマ処理を行った後、スパッタ法により
ウェハ全面にＴｉ膜３０７を成膜する。Ｔｉ膜３０７と
接している部分（表面部分）のＳｉＯＦ膜３０２は、水
素プラズマ処理および酸素プラズマ処理により改質して
ＳｉＯ２膜化されており、ＴｉとＦが直接接することが
ないので、密着性が損なわれることはない。Next, as shown in FIG. 12, after performing plasma processing on the SiOF film surface 302, a Ti film 307 is formed on the entire surface of the wafer by sputtering. The SiOF film 302 in a portion (surface portion) in contact with the Ti film 307 is modified into a SiO 2 film by hydrogen plasma treatment and oxygen plasma treatment, and Ti and F do not come into direct contact with each other. Sex is not impaired.
【００６０】Ｔｉ膜３０７の成膜後に、ＣＶＤ法により
ウェハ全面にＣｕ膜３０８を形成して、ＣＭＰ法により
平坦化して、溝、及びビアホールの部分にのみＣｕ３０
８を残すことで、図１３に示すような配線構造を得た。After the formation of the Ti film 307, a Cu film 308 is formed on the entire surface of the wafer by the CVD method, flattened by the CMP method, and Cu 30 is formed only in the groove and the via hole.
By leaving No. 8, a wiring structure as shown in FIG. 13 was obtained.
【００６１】なお、第１、第２の実施の形態において、
水素プラズマ処理工程を行ったが、この水素プラズマ処
理工程は、次に述べる意味を有するものである。たとえ
ば、この水素プラズマ処理に代えて、水素含有雰囲気中
における前記基板の加熱処理を行った場合には、その作
用効果は、ＳｉＯＦ膜の内部を含む全面に現れる。これ
に対し、第１、第２の実施形態は、ＳｉＯＦ膜の最表面
をＳｉＯ２化することを目的としていることから、上記
水素雰囲気中での熱処理は不適である。また、水素雰囲
気中での熱処理により除去できるのは、膜中に過剰に含
まれているフッ素のみであり、膜中でＳｉに結合してい
るフッ素までは除去できないことからも、第１、第２の
実施形態には不適である。In the first and second embodiments,
The hydrogen plasma processing step was performed. The hydrogen plasma processing step has the following meaning. For example, when the substrate is subjected to a heat treatment in a hydrogen-containing atmosphere instead of the hydrogen plasma treatment, the effect appears on the entire surface including the inside of the SiOF film. On the other hand, the first and second embodiments aim at converting the outermost surface of the SiOF film into SiO 2, and thus the heat treatment in a hydrogen atmosphere is not suitable. Further, only the fluorine excessively contained in the film can be removed by the heat treatment in the hydrogen atmosphere, and it is not possible to remove even the fluorine bonded to Si in the film. Not suitable for the second embodiment.
【００６２】また、第１、第２の実施の形態において、
酸素プラズマ処理を行ったが、この工程に限らず、Ｓｉ
ＯＦ膜に水素プラズマ処理を施したものを終端化させる
ための工程であればよい。たとえば、酸素プラズマ処理
に代えて、酸素雰囲気中での熱処理工程であってもよ
い。理由は以下の通りである。すなわち、酸素雰囲気中
での熱処理の場合も、その作用効果は、前記水素雰囲気
中での熱処理と同様に、膜表面のみならず膜内部にまで
及ぶと考えられる。ところが、フッ素の除去を水素プラ
ズマ処理により行うことでＳｉＯＦ膜の表面のみのフッ
素が除去されるので、その後の酸素雰囲気中での熱処理
では、フッ素が抜けた表面のみに改質の効果が現れると
考えられる。したがって、前処理を水素プラズマで行う
ことにより、酸素雰囲気中での熱処理も有効である。In the first and second embodiments,
Oxygen plasma treatment was performed, but not limited to this step.
Any process may be used as long as it terminates the OF film that has been subjected to the hydrogen plasma treatment. For example, a heat treatment step in an oxygen atmosphere may be used instead of the oxygen plasma treatment. The reason is as follows. That is, in the case of the heat treatment in the oxygen atmosphere, the effect is considered to extend not only to the film surface but also to the inside of the film as in the heat treatment in the hydrogen atmosphere. However, since the fluorine is removed only by the surface of the SiOF film by performing the hydrogen removal by the hydrogen plasma treatment, the subsequent heat treatment in an oxygen atmosphere may exhibit the effect of modification only on the surface from which the fluorine has been removed. Conceivable. Therefore, heat treatment in an oxygen atmosphere is also effective by performing the pretreatment with hydrogen plasma.
【００６３】また、第１、第２の実施形態では、Ｃｕの
下地膜としてＴｉを用いたが、Ｔｉの代わりとして、他
のバリア・メタルを用いてもよい。例えば、Ｔａ、Ｔｉ
Ｗなどをバリア・メタル（下地膜）として用いた場合に
も、フッ素との密着性が良くないことから、第１、第２
の実施形態は有効である。In the first and second embodiments, Ti is used as the Cu base film. However, another barrier metal may be used instead of Ti. For example, Ta, Ti
Even when W or the like is used as a barrier metal (underlying film), the first and second layers are not used because of poor adhesion to fluorine.
The embodiment is effective.
【００６４】また、ダマシン法を用いた場合の配線用金
属としては、Ｃｕ以外であってもよい。例えば、Ａｌが
挙げられる。この場合のＡｌは、１％程度のＣｕを含ん
だ合金として用いるのが好適である。The metal for wiring when the damascene method is used may be other than Cu. An example is Al. In this case, Al is preferably used as an alloy containing about 1% of Cu.
【００６５】[0065]
【発明の効果】本発明の半導体装置の製造方法によれ
ば、基板上にＳｉＯＦ膜を形成するステップと、前記Ｓ
ｉＯＦ膜に配線形成用の開口部を形成するステップと、
前記ＳｉＯＦ膜に形成された前記開口部の表面から該Ｓ
ｉＯＦ膜に含まれるフッ素を除去するステップと、前記
フッ素が除去された前記開口部の表面に酸素プラズマ処
理を行うステップと、前記開口部に配線用の金属を設け
るステップとを備えているため、Ｔｉなどの下地膜（バ
リア・メタル）との密着性が劣化することはなく、ま
た、ＳｉＯ２膜の占める割合が過度に増えることも無い
ため、ＳｉＯＦ膜の低誘電率化の効果が低減することも
無い。According to the method of manufacturing a semiconductor device of the present invention, a step of forming a SiOF film on a substrate;
forming an opening for forming a wiring in the iOF film;
From the surface of the opening formed in the SiOF film, the S
a step of removing fluorine contained in the iOF film, a step of performing an oxygen plasma treatment on the surface of the opening from which the fluorine has been removed, and a step of providing a metal for wiring in the opening. The effect of lowering the dielectric constant of the SiOF film is reduced because the adhesion with the underlying film (barrier metal) such as Ti does not deteriorate and the ratio of the SiO 2 film does not excessively increase. Nothing.
【図１】図１は、本発明の半導体装置の製造方法の第１
の実施形態により形成された半導体装置を示す側断面図
である。FIG. 1 is a first view illustrating a method of manufacturing a semiconductor device according to the present invention;
FIG. 5 is a side sectional view showing a semiconductor device formed according to the embodiment.
【図２】図２は、第１の実施形態における一工程を示す
側断面図である。FIG. 2 is a side sectional view showing one process in the first embodiment.
【図３】図３は、第１の実施形態における他の工程を示
す側断面図である。FIG. 3 is a side sectional view showing another step in the first embodiment.
【図４】図４は、第１の実施形態におけるさらに他の工
程を示す側断面図である。FIG. 4 is a side sectional view showing still another step in the first embodiment.
【図５】図５は、第１の実施形態におけるさらに他の工
程を示す側断面図である。FIG. 5 is a side sectional view showing still another step in the first embodiment.
【図６】図６は、第１の実施形態におけるさらに他の工
程を示す側断面図である。FIG. 6 is a side sectional view showing still another step in the first embodiment.
【図７】図７は、第１の実施形態におけるさらに他の工
程を示す側断面図である。FIG. 7 is a side sectional view showing still another step in the first embodiment.
【図８】図８は、第２の実施形態における一の工程を示
す側断面図である。FIG. 8 is a side sectional view showing one step in the second embodiment.
【図９】図９は、第２の実施形態における他の工程を示
す側断面図である。FIG. 9 is a side sectional view showing another step in the second embodiment.
【図１０】図１０は、第２の実施形態におけるさらに他
の工程を示す側断面図である。FIG. 10 is a side sectional view showing still another step in the second embodiment.
【図１１】図１１は、第２の実施形態におけるさらに他
の工程を示す側断面図である。FIG. 11 is a side sectional view showing still another step in the second embodiment.
【図１２】図１２は、第２の実施形態におけるさらに他
の工程を示す側断面図である。FIG. 12 is a side sectional view showing still another step in the second embodiment.
【図１３】図１３は、第２の実施形態におけるさらに他
の工程を示す側断面図である。FIG. 13 is a side sectional view showing still another step in the second embodiment.
【図１４】図１４は、従来の半導体装置の欠点を示す側
断面図である。FIG. 14 is a side sectional view showing a defect of a conventional semiconductor device.
【図１５】図１５は、従来の半導体装置の他の欠点を示
す側断面図である。FIG. 15 is a side sectional view showing another defect of a conventional semiconductor device.
【図１６】図１６は、従来の半導体装置のさらに他の欠
点を示す側断面図である。FIG. 16 is a side sectional view showing still another disadvantage of the conventional semiconductor device.
１０１…Ｓｉ基板 １０２…ＳｉＯＦ膜 １０３…改質された層 １０４…Ｔｉ １０５…Ｃｕ配線 ２０１…Ｓｉ基板 ２０２…ＳｉＯＦ膜 ２０３…配線形成用溝 ２０４…水素プラズマにさらされた表面層 ２０５…酸素プラズマにさらされた表面層 ２０６…Ｔｉ ２０７…Ｃｕ配線 ３０１…Ｓｉ基板 ３０２…ＳｉＯＦ膜 ３０３…ビアホール ３０４…配線形成用溝 ３０５…水素プラズマにさらされた表面層 ３０６…酸素プラズマにさらされた表面層 ３０７…Ｔｉ ３０８…Ｃｕ配線 ４０１…Ｓｉ基板 ４０２…ＳｉＯＦ膜 ４０３…Ｔｉ ４０４…Ｃｕ配線 ４０５…はがれ ５０１…Ｓｉ基板 ５０２…ＳｉＯＦ膜 ５０３…ＳｉＯ２膜 ５０４…Ｔｉ膜 ５０５…Ｃｕ配線 ５０６…密着不良部 ６０１…Ｓｉ基板 ６０２…ＳｉＯＦ膜 ６０３…ＳｉＯ２膜 ６０４…ビアホール底部DESCRIPTION OF SYMBOLS 101 ... Si substrate 102 ... SiOF film 103 ... Modified layer 104 ... Ti 105 ... Cu wiring 201 ... Si substrate 202 ... SiOF film 203 ... Wiring forming groove 204 ... Surface layer exposed to hydrogen plasma 205 ... Oxygen plasma Surface layer 206 exposed to Ti 207 Cu wiring 301 Si substrate 302 SiOF film 303 Via hole 304 Wiring forming groove 305 Surface layer exposed to hydrogen plasma 306 Surface layer exposed to oxygen plasma 307 ... Ti 308 ... Cu wiring 401 ... Si substrate 402 ... SiOF film 403 ... Ti 404 ... Cu wiring 405 ... peeling 501 ... Si substrate 502 ... SiOF film 503 ... SiO 2 film 504 ... Ti film 505 ... Cu wiring 506 ... Adhesion failure part 601 ... Si substrate 602 ... SiOF film 603 ... SiO 2 604 ... bottom of the via hole
Claims (17)
と、 前記ＳｉＯＦ膜に配線形成用の開口部を形成するステッ
プと、水素プラズマ処理を行って 前記ＳｉＯＦ膜に形成された
前記開口部の表面から該ＳｉＯＦ膜に含まれるフッ素を
除去するステップと、 前記フッ素が除去された前記開口部の表面に酸素プラズ
マ処理を行うステップと、 前記開口部に配線用の金属を設けるステップとを備えた
半導体装置の製造方法。1. A step of forming an SiOF film on a substrate, a step of forming an opening for forming a wiring in the SiOF film, and a surface of the opening formed in the SiOF film by performing a hydrogen plasma treatment. A step of removing fluorine contained in the SiOF film from the above, performing an oxygen plasma treatment on the surface of the opening from which the fluorine has been removed, and providing a metal for wiring in the opening. Device manufacturing method.
と、 前記ＳｉＯＦ膜に配線形成用の開口部を形成するステッ
プと、フッ素原子を水素原子に置換して 前記ＳｉＯＦ膜に形成
された前記開口部の表面から該ＳｉＯＦ膜に含まれるフ
ッ素を除去するステップと、 前記フッ素が除去された前記開口部の表面に酸素プラズ
マ処理を行うステップと、 前記開口部に配線用の金属を設けるステップとを備えた
半導体装置の製造方法。A step of forming an SiOF film on a substrate; a step of forming an opening for forming a wiring in the SiOF film; and a step of forming an opening in the SiOF film by replacing fluorine atoms with hydrogen atoms. Removing fluorine contained in the SiOF film from the surface of the portion, performing oxygen plasma treatment on the surface of the opening from which the fluorine has been removed, and providing a metal for wiring in the opening. Of manufacturing a semiconductor device having the same.
おいて、 前記フッ素を除去するステップでは、前記ＳｉＯＦ膜の
うちの表面部のみのフッ素を除去する一方、該表面部よ
りも内側の部分のフッ素は除去せずにそのまま保持する
半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein, in the step of removing fluorine, while removing fluorine only in a surface portion of the SiOF film, removing the fluorine in a portion inside the surface portion. A method for manufacturing a semiconductor device in which fluorine is maintained without being removed.
体装置の製造方法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分を改質する半導体装置の製造方法。4. A method of manufacturing a semiconductor device according to any one of claims 1 to 3, in the step of performing the oxygen plasma treatment, a method of manufacturing a semiconductor device to modify the surface portion of the opening.
体装置の製造方法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分をＳｉＯ２膜化する半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to any one of claims 1 to 4, in the step of performing the oxygen plasma treatment, a method of manufacturing a semiconductor device of SiO 2 forming a film of the surface portion of the opening.
体装置の製造方法において、 前記酸素プラズマ処理を行うステップに代えて、酸素雰
囲気下で熱処理するステップを備えている半導体装置の
製造方法。6. The method of manufacturing a semiconductor device according to any one of claims 1 to 5, in place of performing the oxygen plasma treatment, a method of manufacturing a semiconductor device comprising the step of heat treatment in an oxygen atmosphere .
体装置の製造方法において、 前記金属には、バリア・メタルが含まれる半導体装置の
製造方法。7. A method of manufacturing a semiconductor device according to any one of claims 1 to 6, wherein the metal, a method of manufacturing a semiconductor device including the barrier metal.
体装置の製造方法において、 前記金属は、Ｔｉである半導体装置の製造方法。8. The method according to any one of claims 1 to 7, wherein the metal, a method of manufacturing a semiconductor device is Ti.
体装置の製造方法において、 前記金属は、ＴｉおよびＣｕである半導体装置の製造方
法。9. The method according to any one of claims 1 to 7, wherein the metal, a method of manufacturing a semiconductor device is Ti and Cu.
導体装置の製造方法において、 前記フッ素を除去するステップおよび、前記酸素プラズ
マ処理を行うステップは、同一装置内で行われる半導体
装置の製造方法。10. The method of manufacturing a semiconductor device according to any one of claims 1-9, step removing the fluorine and the step of performing the oxygen plasma treatment, the manufacture of semiconductor devices is performed in the same apparatus Method.
膜に配線用開口部を形成し該配線用開口部に配線を形成
するダマシン法により、多層配線構造の半導体装置を製
造する方法であって、 前記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、 前記ＳｉＯＦ膜に前記配線用開口部を形成するステップ
と、水素プラズマ処理を行って 前記ＳｉＯＦ膜に形成された
前記配線用開口部の表面から該ＳｉＯＦ膜に含まれるフ
ッ素を除去するステップと、 前記フッ素が除去された前記配線用開口部の表面に酸素
プラズマ処理を行うステップと、 前記配線用開口部に前記配線用の金属を埋め込むステッ
プとを備えた半導体装置の製造方法。11. A method of manufacturing a semiconductor device having a multilayer wiring structure by a damascene method in which a wiring opening is formed in the interlayer insulating film after forming an interlayer insulating film and a wiring is formed in the wiring opening. Forming an SiOF film as the interlayer insulating film; forming the wiring opening in the SiOF film; and performing hydrogen plasma treatment on the wiring opening formed in the SiOF film. Removing fluorine contained in the SiOF film from the surface; performing oxygen plasma treatment on the surface of the wiring opening from which the fluorine has been removed; embedding the wiring metal in the wiring opening And a method of manufacturing a semiconductor device comprising:
法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分をＳｉＯ２膜化する半導体装置の製造方法。12. The method of manufacturing a semiconductor device according to claim 11 , wherein in the step of performing the oxygen plasma treatment, a surface portion of the opening is formed into a SiO 2 film.
装置の製造方法において、 前記金属は、Ｔｉである半導体装置の製造方法。13. The method of manufacturing a semiconductor device according to claim 11 , wherein the metal is Ti.
装置の製造方法において、 前記金属は、ＴｉおよびＣｕである半導体装置の製造方
法。14. The method of manufacturing a semiconductor device according to claim 11 , wherein the metal is Ti and Cu.
膜に配線用開口部を形成し該配線用開口部に配線を形成
するダマシン法により、多層配線構造の半導体装置を製
造する方法であって、 前記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、 前記配線用開口部として、前記ＳｉＯＦ膜を貫通し前記
基板上まで延びるビアホールを形成するステップと、水素プラズマ処理を行って 前記ＳｉＯＦ膜に形成された
前記ビアホールの開口面から該ＳｉＯＦ膜に含まれるフ
ッ素を除去するステップと、 前記フッ素が除去された前記開口面に酸素プラズマ処理
を行うステップと、 前記ビアホールに前記配線用の金属を設けるステップと
を備えた半導体装置の製造方法。15. A method for manufacturing a semiconductor device having a multilayer wiring structure by a damascene method in which a wiring opening is formed in the interlayer insulating film after forming an interlayer insulating film, and wiring is formed in the wiring opening. Forming an SiOF film as the interlayer insulating film; forming a via hole extending through the SiOF film and extending to above the substrate as the wiring opening; and performing a hydrogen plasma process on the SiOF film. Removing fluorine contained in the SiOF film from an opening surface of the via hole formed in the substrate; performing an oxygen plasma treatment on the opening surface from which the fluorine has been removed; and placing the wiring metal in the via hole. Providing a semiconductor device.
法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分をＳｉＯ２膜化する半導体装置の製造方法。16. The method for manufacturing a semiconductor device according to claim 15 , wherein in the step of performing the oxygen plasma treatment, a surface portion of the opening is formed into a SiO 2 film.
装置の製造方法において、 前記金属は、ＴｉおよびＣｕである半導体装置の製造方
法。17. The method for manufacturing a semiconductor device according to claim 15 , wherein the metal is Ti and Cu.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169778A JP3104750B2 (en) | 1998-06-17 | 1998-06-17 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169778A JP3104750B2 (en) | 1998-06-17 | 1998-06-17 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012539A JP2000012539A (en) | 2000-01-14 |
| JP3104750B2 true JP3104750B2 (en) | 2000-10-30 |
Family
ID=15892698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10169778A Expired - Fee Related JP3104750B2 (en) | 1998-06-17 | 1998-06-17 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104750B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372291B1 (en) * | 1999-12-23 | 2002-04-16 | Applied Materials, Inc. | In situ deposition and integration of silicon nitride in a high density plasma reactor |
| EP1309736A1 (en) * | 2000-08-15 | 2003-05-14 | Honeywell International, Inc. | Sputtering target |
| US6833058B1 (en) | 2000-10-24 | 2004-12-21 | Honeywell International Inc. | Titanium-based and zirconium-based mixed materials and sputtering targets |
| JP4752108B2 (en) * | 2000-12-08 | 2011-08-17 | ソニー株式会社 | Semiconductor device and manufacturing method thereof |
| KR20030056155A (en) * | 2001-12-27 | 2003-07-04 | 아남반도체 주식회사 | Fabrication method of semiconductor device |
| KR100826787B1 (en) * | 2002-04-12 | 2008-04-30 | 동부일렉트로닉스 주식회사 | Fabrication method of semiconductor device |
| JP2005167081A (en) | 2003-12-04 | 2005-06-23 | Renesas Technology Corp | Semiconductor device and its manufacturing method |
-
1998
- 1998-06-17 JP JP10169778A patent/JP3104750B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012539A (en) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5804505A (en) | Method of producing semiconductor device having buried contact structure | |
| JP3365554B2 (en) | Method for manufacturing semiconductor device | |
| US6346490B1 (en) | Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps | |
| US7462565B2 (en) | Method of manufacturing semiconductor device | |
| KR100392888B1 (en) | Method of fabricating a semiconductor device | |
| JP2006041039A (en) | Manufacturing method of semiconductor device | |
| GB2307788A (en) | Method for forming field oxide in semiconductor device | |
| JP2009049052A (en) | Method of manufacturing semiconductor device | |
| JP2005072384A (en) | Method for manufacturing electronic device | |
| JP4256347B2 (en) | Manufacturing method of semiconductor device | |
| JPH11176814A (en) | Manufacture of semiconductor device | |
| US6037278A (en) | Method of manufacturing semiconductor devices having multi-level wiring structure | |
| CN101364565A (en) | Method for manufacturing semiconductor device | |
| JP2003273212A (en) | Laminate structure and its manufacturing method | |
| US20080020584A1 (en) | Method of manufacturing semiconductor device and plasma processing apparatus | |
| JP3104750B2 (en) | Method for manufacturing semiconductor device | |
| JP2007258586A (en) | Semiconductor device manufacturing method, plasma treatment apparatus, and memory medium | |
| JP2004200203A (en) | Semiconductor device and its manufacturing method | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| KR20030056204A (en) | cleaning method of metal line for semiconductor device | |
| JP3062163B2 (en) | Semiconductor device and method for forming film of semiconductor device | |
| EP1037271A2 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JPH11191556A (en) | Manufacture of semiconductor device and forming method of copper or copper alloy pattern | |
| US8492264B2 (en) | Method for forming interconnection levels of an integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000802 |
|
| LAPS | Cancellation because of no payment of annual fees |