JP3104750B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3104750B2 JP3104750B2 JP10169778A JP16977898A JP3104750B2 JP 3104750 B2 JP3104750 B2 JP 3104750B2 JP 10169778 A JP10169778 A JP 10169778A JP 16977898 A JP16977898 A JP 16977898A JP 3104750 B2 JP3104750 B2 JP 3104750B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- manufacturing
- wiring
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、層間絶縁膜としてフッ素含有酸化シ
リコン膜（ＳｉＯＦ）を用いて、ダマシン構造により配
線を形成する場合の半導体装置の製造方法に関する。
方法に関し、特に、層間絶縁膜としてフッ素含有酸化シ
リコン膜（ＳｉＯＦ）を用いて、ダマシン構造により配
線を形成する場合の半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＵＬＳＩの高密度化に伴って、配線の伝
播遅延が問題となっている。この問題を解決する方法と
して、層間絶縁膜の低誘電率化、及び配線の低抵抗化が
ある。
播遅延が問題となっている。この問題を解決する方法と
して、層間絶縁膜の低誘電率化、及び配線の低抵抗化が
ある。
【０００３】層間絶縁膜の低誘電率化の１つとして、Ｓ
ｉＯＦ膜が有効である。
ｉＯＦ膜が有効である。
【０００４】この点に関して、例えば、特開平８-２１
３３８６号公報には、以下の事項が開示されている。す
なわち、従来から多層配線における絶縁膜として用いら
れているＳｉＯ２は誘電率が４．１と高いため配線間の
寄生容量が大きく信号伝搬遅延の要因となる点と、プラ
ズマＣＶＤ法を用いてＳｉＯ２膜を成膜する際、その過
程でソース・ガス中にフッ素原子を含むガスを添加する
ことに依ってフッ素を含有するＳｉＯ ２（ＳｉＯＦ）膜
を形成できる点と、ＳｉＯＦ膜は誘電率が３．６であり
ＳｉＯ ２と比較して低いことから、半導体装置を高速動
作化するために有利である点、が開示されている。
３３８６号公報には、以下の事項が開示されている。す
なわち、従来から多層配線における絶縁膜として用いら
れているＳｉＯ２は誘電率が４．１と高いため配線間の
寄生容量が大きく信号伝搬遅延の要因となる点と、プラ
ズマＣＶＤ法を用いてＳｉＯ２膜を成膜する際、その過
程でソース・ガス中にフッ素原子を含むガスを添加する
ことに依ってフッ素を含有するＳｉＯ ２（ＳｉＯＦ）膜
を形成できる点と、ＳｉＯＦ膜は誘電率が３．６であり
ＳｉＯ ２と比較して低いことから、半導体装置を高速動
作化するために有利である点、が開示されている。
【０００５】また、特開平９−２７５１０２号公報で
は、比誘電率の低い層間絶縁膜のうち無機系の代表例と
して、ＳｉＯＦ膜が挙げられ、ＳｉＯＦ膜の比誘電率
は、膜中のＦ濃度の増加に伴って減少し、これまでに
３．７〜３．２程度の値が達成されている点が開示され
ている。
は、比誘電率の低い層間絶縁膜のうち無機系の代表例と
して、ＳｉＯＦ膜が挙げられ、ＳｉＯＦ膜の比誘電率
は、膜中のＦ濃度の増加に伴って減少し、これまでに
３．７〜３．２程度の値が達成されている点が開示され
ている。
【０００６】一方、配線の低抵抗化としては、銅配線が
注目されている。銅は微細加工が非常に難しいため、銅
配線を用いた多層配線構造を形成する場合、一般にダマ
シン法を用いる。この方法は、層間絶縁膜を形成した後
に、そこに必要な配線と同じパターンの溝を形成し、そ
の溝に配線材料を埋め込むことで多層配線構造を形成す
る方法である。
注目されている。銅は微細加工が非常に難しいため、銅
配線を用いた多層配線構造を形成する場合、一般にダマ
シン法を用いる。この方法は、層間絶縁膜を形成した後
に、そこに必要な配線と同じパターンの溝を形成し、そ
の溝に配線材料を埋め込むことで多層配線構造を形成す
る方法である。
【０００７】
【発明が解決しようとする課題】図１４に層間絶縁膜と
してＳｉＯＦ膜を、配線として銅を用いて、ダマシン構
造により多層配線構造を形成したときの、半導体装置の
断面模式図を示す。銅配線４０４の下地膜（バリア・メ
タル）としてＴｉ４０３を用いる。同図に示すように、
Ｔｉ４０３とＳｉＯＦ膜４０２の界面の密着性不良によ
り、はがれ４０５が発生することがある。Ｔｉ４０３と
フッ素は２００℃以下の低温で揮発性の弗化チタンを形
成する。従って、Ｔｉ４０３と直接フッ素が接する構造
は密着性を劣化させるため、好ましくない。
してＳｉＯＦ膜を、配線として銅を用いて、ダマシン構
造により多層配線構造を形成したときの、半導体装置の
断面模式図を示す。銅配線４０４の下地膜（バリア・メ
タル）としてＴｉ４０３を用いる。同図に示すように、
Ｔｉ４０３とＳｉＯＦ膜４０２の界面の密着性不良によ
り、はがれ４０５が発生することがある。Ｔｉ４０３と
フッ素は２００℃以下の低温で揮発性の弗化チタンを形
成する。従って、Ｔｉ４０３と直接フッ素が接する構造
は密着性を劣化させるため、好ましくない。
【０００８】上記の対策として、図１５に示すようにＳ
ｉＯＦ膜５０２表面にＳｉＯ２膜５０３を形成して、配
線５０４、５０５の金属との密着性を向上させる方法が
考えられる。しかしこの方法でも、配線形成用の溝がＳ
ｉＯＦ膜５０２に達すると、その表面で配線用の金属と
接するために、そこの密着性は劣化する。また、配線側
壁部分のＳｉＯ２膜５０３の占める割合が多くなるため
に、ＳｉＯＦ膜５０２の低誘電率化の効果が下がってし
まう。
ｉＯＦ膜５０２表面にＳｉＯ２膜５０３を形成して、配
線５０４、５０５の金属との密着性を向上させる方法が
考えられる。しかしこの方法でも、配線形成用の溝がＳ
ｉＯＦ膜５０２に達すると、その表面で配線用の金属と
接するために、そこの密着性は劣化する。また、配線側
壁部分のＳｉＯ２膜５０３の占める割合が多くなるため
に、ＳｉＯＦ膜５０２の低誘電率化の効果が下がってし
まう。
【０００９】その他の密着性不良の対策として、配線溝
形成後にＳｉＯＦ膜が表面に現れた部分を、ＳｉＯ２膜
で全面覆ってしまう方法が考えられる。しかし、この方
法では、たとえば図１６に示すように、配線とビアホー
ルを同時に形成する場合など、ビアホールの底部６０４
もＳｉＯ２膜６０３で覆われてしまうので、電気的接触
が得られなくなってしまうという欠点を有する。また、
図１５に示した対策と同様に、ＳｉＯ２膜６０３で占め
られる部分が多くなってしまうために、ＳｉＯＦ膜６０
２の低誘電率化の効果が下がる。
形成後にＳｉＯＦ膜が表面に現れた部分を、ＳｉＯ２膜
で全面覆ってしまう方法が考えられる。しかし、この方
法では、たとえば図１６に示すように、配線とビアホー
ルを同時に形成する場合など、ビアホールの底部６０４
もＳｉＯ２膜６０３で覆われてしまうので、電気的接触
が得られなくなってしまうという欠点を有する。また、
図１５に示した対策と同様に、ＳｉＯ２膜６０３で占め
られる部分が多くなってしまうために、ＳｉＯＦ膜６０
２の低誘電率化の効果が下がる。
【００１０】上記のように、フッ素含有酸化シリコン膜
と配線用の薄膜が接すると、配線用の金属（たとえば、
配線材料の下地膜として一般に用いられているＴｉ）と
フッ素とが反応して密着性が劣化するという問題があ
る。
と配線用の薄膜が接すると、配線用の金属（たとえば、
配線材料の下地膜として一般に用いられているＴｉ）と
フッ素とが反応して密着性が劣化するという問題があ
る。
【００１１】本発明は、上記の事情に鑑みてなされたも
ので、層間絶縁膜としてのフッ素含有シリコン酸化膜に
配線用溝を形成し、その溝にＴｉなどのバリア・メタル
を介して配線層を形成する半導体装置の製造方法におい
て、前記層間絶縁膜と、バリア・メタルまたは配線層と
の密着性が損なわれることのない、半導体装置の製造方
法を提供することを目的としている。
ので、層間絶縁膜としてのフッ素含有シリコン酸化膜に
配線用溝を形成し、その溝にＴｉなどのバリア・メタル
を介して配線層を形成する半導体装置の製造方法におい
て、前記層間絶縁膜と、バリア・メタルまたは配線層と
の密着性が損なわれることのない、半導体装置の製造方
法を提供することを目的としている。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上にＳｉＯＦ膜を形成するステップと、
前記ＳｉＯＦ膜に配線形成用の開口部を形成するステッ
プと、前記ＳｉＯＦ膜に形成された前記開口部の表面か
ら該ＳｉＯＦ膜に含まれるフッ素を除去するステップ
と、前記フッ素が除去された前記開口部の表面に酸素プ
ラズマ処理を行うステップと、前記開口部に配線用の金
属を設けるステップとを備えている。
造方法は、基板上にＳｉＯＦ膜を形成するステップと、
前記ＳｉＯＦ膜に配線形成用の開口部を形成するステッ
プと、前記ＳｉＯＦ膜に形成された前記開口部の表面か
ら該ＳｉＯＦ膜に含まれるフッ素を除去するステップ
と、前記フッ素が除去された前記開口部の表面に酸素プ
ラズマ処理を行うステップと、前記開口部に配線用の金
属を設けるステップとを備えている。
【００１３】本発明の半導体装置の製造方法は、請求項
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップは、水素プラズマ処理により行う。
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップは、水素プラズマ処理により行う。
【００１４】本発明の半導体装置の製造方法は、請求項
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップでは、前記フッ素原子を水素原子に置
換する。
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップでは、前記フッ素原子を水素原子に置
換する。
【００１５】本発明の半導体装置の製造方法は、請求項
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップでは、前記ＳｉＯＦ膜のうちの表面部
のみのフッ素を除去する一方、該表面部よりも内側の部
分のフッ素は除去せずにそのまま保持する。
１記載の半導体装置の製造方法において、前記フッ素を
除去するステップでは、前記ＳｉＯＦ膜のうちの表面部
のみのフッ素を除去する一方、該表面部よりも内側の部
分のフッ素は除去せずにそのまま保持する。
【００１６】本発明の半導体装置の製造方法は、請求項
１から４のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップでは、前記
開口部の表面部分を改質する。
１から４のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップでは、前記
開口部の表面部分を改質する。
【００１７】本発明の半導体装置の製造方法は、請求項
１から５のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップでは、前記
開口部の表面部分をＳｉＯ２膜化する。
１から５のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップでは、前記
開口部の表面部分をＳｉＯ２膜化する。
【００１８】本発明の半導体装置の製造方法は、請求項
１から６のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップに代えて、
酸素雰囲気下で熱処理するステップを備えている。
１から６のいずれかに記載の半導体装置の製造方法にお
いて、前記酸素プラズマ処理を行うステップに代えて、
酸素雰囲気下で熱処理するステップを備えている。
【００１９】本発明の半導体装置の製造方法は、請求項
１から７のいずれかに記載の半導体装置の製造方法にお
いて、前記金属には、バリア・メタルが含まれる。
１から７のいずれかに記載の半導体装置の製造方法にお
いて、前記金属には、バリア・メタルが含まれる。
【００２０】本発明の半導体装置の製造方法は、請求項
１から８のいずれかに記載の半導体装置の製造方法にお
いて、前記金属は、Ｔｉである。
１から８のいずれかに記載の半導体装置の製造方法にお
いて、前記金属は、Ｔｉである。
【００２１】本発明の半導体装置の製造方法は、請求項
１から８のいずれかに記載の半導体装置の製造方法にお
いて、前記金属は、ＴｉおよびＣｕである。
１から８のいずれかに記載の半導体装置の製造方法にお
いて、前記金属は、ＴｉおよびＣｕである。
【００２２】本発明の半導体装置の製造方法は、請求項
１から１０のいずれかに記載の半導体装置の製造方法に
おいて、前記フッ素を除去するステップおよび、前記酸
素プラズマ処理を行うステップは、同一装置内で行われ
る。
１から１０のいずれかに記載の半導体装置の製造方法に
おいて、前記フッ素を除去するステップおよび、前記酸
素プラズマ処理を行うステップは、同一装置内で行われ
る。
【００２３】本発明の半導体装置の製造方法は、層間絶
縁膜を形成した後に該層間絶縁膜に配線用開口部を形成
し該配線用開口部に配線を形成するダマシン法により、
多層配線構造の半導体装置を製造する方法であって、前
記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、前記ＳｉＯＦ膜に前記配線用開口部を形成するステ
ップと、前記ＳｉＯＦ膜に形成された前記配線用開口部
の表面から該ＳｉＯＦ膜に含まれるフッ素を除去するス
テップと、前記フッ素が除去された前記配線用開口部の
表面に酸素プラズマ処理を行うステップと、前記配線用
開口部に前記配線用の金属を埋め込むステップとを備え
ている。
縁膜を形成した後に該層間絶縁膜に配線用開口部を形成
し該配線用開口部に配線を形成するダマシン法により、
多層配線構造の半導体装置を製造する方法であって、前
記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、前記ＳｉＯＦ膜に前記配線用開口部を形成するステ
ップと、前記ＳｉＯＦ膜に形成された前記配線用開口部
の表面から該ＳｉＯＦ膜に含まれるフッ素を除去するス
テップと、前記フッ素が除去された前記配線用開口部の
表面に酸素プラズマ処理を行うステップと、前記配線用
開口部に前記配線用の金属を埋め込むステップとを備え
ている。
【００２４】本発明の半導体装置の製造方法は、請求項
１２記載の半導体装置の製造方法において、前記フッ素
を除去するステップは、水素プラズマ処理により行う。
１２記載の半導体装置の製造方法において、前記フッ素
を除去するステップは、水素プラズマ処理により行う。
【００２５】本発明の半導体装置の製造方法は、請求項
１２または１３に記載の半導体装置の製造方法におい
て、前記酸素プラズマ処理を行うステップでは、前記開
口部の表面部分をＳｉＯ２膜化する。
１２または１３に記載の半導体装置の製造方法におい
て、前記酸素プラズマ処理を行うステップでは、前記開
口部の表面部分をＳｉＯ２膜化する。
【００２６】本発明の半導体装置の製造方法は、請求項
１２から１４のいずれかに記載の半導体装置の製造方法
において、前記金属は、Ｔｉである。
１２から１４のいずれかに記載の半導体装置の製造方法
において、前記金属は、Ｔｉである。
【００２７】本発明の半導体装置の製造方法は、請求項
１２から１４のいずれかに記載の半導体装置の製造方法
において、前記金属は、ＴｉおよびＣｕである。
１２から１４のいずれかに記載の半導体装置の製造方法
において、前記金属は、ＴｉおよびＣｕである。
【００２８】本発明の半導体装置の製造方法は、層間絶
縁膜を形成した後に該層間絶縁膜に配線用開口部を形成
し該配線用開口部に配線を形成するダマシン法により、
多層配線構造の半導体装置を製造する方法であって、前
記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、前記配線用開口部として、前記ＳｉＯＦ膜を貫通し
前記基板上まで延びるビアホールを形成するステップ
と、前記ＳｉＯＦ膜に形成された前記ビアホールの開口
面から該ＳｉＯＦ膜に含まれるフッ素を除去するステッ
プと、前記フッ素が除去された前記開口面に酸素プラズ
マ処理を行うステップと、前記ビアホールに前記配線用
の金属を設けるステップとを備えている。
縁膜を形成した後に該層間絶縁膜に配線用開口部を形成
し該配線用開口部に配線を形成するダマシン法により、
多層配線構造の半導体装置を製造する方法であって、前
記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、前記配線用開口部として、前記ＳｉＯＦ膜を貫通し
前記基板上まで延びるビアホールを形成するステップ
と、前記ＳｉＯＦ膜に形成された前記ビアホールの開口
面から該ＳｉＯＦ膜に含まれるフッ素を除去するステッ
プと、前記フッ素が除去された前記開口面に酸素プラズ
マ処理を行うステップと、前記ビアホールに前記配線用
の金属を設けるステップとを備えている。
【００２９】本発明の半導体装置の製造方法は、請求項
１７記載の半導体装置の製造方法において、前記フッ素
を除去するステップは、水素プラズマ処理により行う。
１７記載の半導体装置の製造方法において、前記フッ素
を除去するステップは、水素プラズマ処理により行う。
【００３０】本発明の半導体装置の製造方法は、請求項
１７または１８に記載の半導体装置の製造方法におい
て、前記酸素プラズマ処理を行うステップでは、前記開
口部の表面部分をＳｉＯ２膜化する。
１７または１８に記載の半導体装置の製造方法におい
て、前記酸素プラズマ処理を行うステップでは、前記開
口部の表面部分をＳｉＯ２膜化する。
【００３１】本発明の半導体装置の製造方法は、請求項
１７から１９のいずれかに記載の半導体装置の製造方法
において、前記金属は、ＴｉおよびＣｕである。
１７から１９のいずれかに記載の半導体装置の製造方法
において、前記金属は、ＴｉおよびＣｕである。
【００３２】本発明の半導体装置の製造方法において、
フッ素含有酸化シリコン膜からフッ素を除去する手段と
して、水素プラズマ処理に代えて、光照射であってもよ
い。
フッ素含有酸化シリコン膜からフッ素を除去する手段と
して、水素プラズマ処理に代えて、光照射であってもよ
い。
【００３３】本発明の半導体装置の製造方法は、層間絶
縁膜であるＳｉＯＦ膜に溝を形成した後、配線材料を形
成する前にＳｉＯＦ膜表面のフッ素を取り除き、ＳｉＯ
２膜化することが目的である。ＳｉＯ２膜化するために
は、水素プラズマおよび酸素プラズマを用いる。水素に
より、表面のフッ素を除去し、酸素によりその部分を終
端化させることでＳｉＯ２膜化する。水素プラズマ処理
と酸素プラズマ処理の順番は決まっている。
縁膜であるＳｉＯＦ膜に溝を形成した後、配線材料を形
成する前にＳｉＯＦ膜表面のフッ素を取り除き、ＳｉＯ
２膜化することが目的である。ＳｉＯ２膜化するために
は、水素プラズマおよび酸素プラズマを用いる。水素に
より、表面のフッ素を除去し、酸素によりその部分を終
端化させることでＳｉＯ２膜化する。水素プラズマ処理
と酸素プラズマ処理の順番は決まっている。
【００３４】
【発明の実施の形態】以下、添付図面を参照して、本発
明の半導体装置の製造方法の第１の実施形態を説明す
る。
明の半導体装置の製造方法の第１の実施形態を説明す
る。
【００３５】図１に、本実施形態に係る半導体装置の断
面模式図を示す。層間絶縁膜としてＳｉＯＦ膜１０２
を、配線材料としてＣｕ１０５を用いてダマシン法によ
り形成された配線構造が示されている。Ｃｕ配線１０５
の下地膜（バリア・メタル）としてＴｉ１０４が成膜さ
れている。Ｔｉ１０４とＳｉＯＦ膜１０２の間には、Ｓ
ｉＯＦ膜を改質した層１０３が形成されている。
面模式図を示す。層間絶縁膜としてＳｉＯＦ膜１０２
を、配線材料としてＣｕ１０５を用いてダマシン法によ
り形成された配線構造が示されている。Ｃｕ配線１０５
の下地膜（バリア・メタル）としてＴｉ１０４が成膜さ
れている。Ｔｉ１０４とＳｉＯＦ膜１０２の間には、Ｓ
ｉＯＦ膜を改質した層１０３が形成されている。
【００３６】次に、図２から図７を参照して、本実施形
態の製造方法を説明する。
態の製造方法を説明する。
【００３７】図２に示すように、Ｓｉ基板２０１上にＳ
ｉＯＦ膜２０２を１μｍの膜厚で形成する。この時のＳ
ｉＯＦ膜２０２は、バイアス印加高密度プラズマＣＶＤ
法により形成する。バイアス印加高密度プラズマＣＶＤ
法は、たとえば誘導結合プラズマにより高密度のプラズ
マを発生し、基板２０１にＲＦ（Ｒａｄｉｏ Ｆｒｅｑ
ｕｅｎｃｙ）パワーを印加することで、プラズマ中の荷
電粒子を基板２０１に引き込みながら成膜を行う。基板
２０１に高密度のプラズマが、高いエネルギーを持って
照射されるため、非常に緻密なＳｉＯＦ膜２０２を形成
することができる。
ｉＯＦ膜２０２を１μｍの膜厚で形成する。この時のＳ
ｉＯＦ膜２０２は、バイアス印加高密度プラズマＣＶＤ
法により形成する。バイアス印加高密度プラズマＣＶＤ
法は、たとえば誘導結合プラズマにより高密度のプラズ
マを発生し、基板２０１にＲＦ（Ｒａｄｉｏ Ｆｒｅｑ
ｕｅｎｃｙ）パワーを印加することで、プラズマ中の荷
電粒子を基板２０１に引き込みながら成膜を行う。基板
２０１に高密度のプラズマが、高いエネルギーを持って
照射されるため、非常に緻密なＳｉＯＦ膜２０２を形成
することができる。
【００３８】本実施形態では、誘導結合プラズマを発生
させるプラズマ源に２ＭＨｚのＲＦを３ｋＷのパワー
で、基板２０１には１３．５６ＭＨｚのＲＦを１ｋＷの
パワーで印加した。成膜ガスにはＳｉＨ４、ＳｉＦ４、
Ｏ２ガスをそれぞれ、３０ｓｃｃｍ、３０ｓｃｃｍ、９
０ｓｃｃｍの流量で流す。基板温度は４００℃とする。
させるプラズマ源に２ＭＨｚのＲＦを３ｋＷのパワー
で、基板２０１には１３．５６ＭＨｚのＲＦを１ｋＷの
パワーで印加した。成膜ガスにはＳｉＨ４、ＳｉＦ４、
Ｏ２ガスをそれぞれ、３０ｓｃｃｍ、３０ｓｃｃｍ、９
０ｓｃｃｍの流量で流す。基板温度は４００℃とする。
【００３９】本実施形態では、ＳｉＯＦ膜２０２の成膜
方法としてバイアス印加高密度プラズマＣＶＤ法を用い
たが、他の成膜方法でも何ら問題はない。他の成膜方法
により形成したＳｉＯＦ膜２０２であっても、本発明は
有効である。
方法としてバイアス印加高密度プラズマＣＶＤ法を用い
たが、他の成膜方法でも何ら問題はない。他の成膜方法
により形成したＳｉＯＦ膜２０２であっても、本発明は
有効である。
【００４０】次に図３に示すように、形成したい配線パ
ターンの溝２０３をＳｉＯＦ膜２０２に形成する。この
時の溝２０３の深さは６００ｎｍとする。溝２０３の形
成方法は図示していないが、フォトリソグラフィー法に
より所望のレジストパターンを形成した後に、ドライエ
ッチング法によりＳｉＯＦ膜２０２上に配線用の溝パタ
ーン２０３を形成する。
ターンの溝２０３をＳｉＯＦ膜２０２に形成する。この
時の溝２０３の深さは６００ｎｍとする。溝２０３の形
成方法は図示していないが、フォトリソグラフィー法に
より所望のレジストパターンを形成した後に、ドライエ
ッチング法によりＳｉＯＦ膜２０２上に配線用の溝パタ
ーン２０３を形成する。
【００４１】次いで、図４に示すように、配線用の溝２
０３が形成されたＳｉＯＦ膜２０２の表面に、水素プラ
ズマ処理を行う。水素プラズマ処理は、本実施形態では
ＳｉＯＦ膜２０２の成膜を行った装置内で行う。但し、
基板２０１に印加するパワーは５０Ｗと小さくする。水
素ガスは２０ｓｃｃｍとする。この水素処理を行うこと
で、ＳｉＯＦ膜２０２の表面に、フッ素が含まれない表
面層２０４が形成される。ここでは、高密度プラズマＣ
ＶＤ装置を用いて水素プラズマ処理を行ったが、その他
のプラズマ処理装置でも何ら問題はない。
０３が形成されたＳｉＯＦ膜２０２の表面に、水素プラ
ズマ処理を行う。水素プラズマ処理は、本実施形態では
ＳｉＯＦ膜２０２の成膜を行った装置内で行う。但し、
基板２０１に印加するパワーは５０Ｗと小さくする。水
素ガスは２０ｓｃｃｍとする。この水素処理を行うこと
で、ＳｉＯＦ膜２０２の表面に、フッ素が含まれない表
面層２０４が形成される。ここでは、高密度プラズマＣ
ＶＤ装置を用いて水素プラズマ処理を行ったが、その他
のプラズマ処理装置でも何ら問題はない。
【００４２】上記のように、水素プラズマ処理を行った
後、引き続き、図５に示すように、酸素プラズマ処理を
行う。これにより、ＳｉＯＦ膜２０２の表面に、酸素プ
ラズマにさらされた表面層２０５が形成される。
後、引き続き、図５に示すように、酸素プラズマ処理を
行う。これにより、ＳｉＯＦ膜２０２の表面に、酸素プ
ラズマにさらされた表面層２０５が形成される。
【００４３】このときの酸素プラズマ処理は、ＳｉＯＦ
膜２０２の成膜、及び水素プラズマ処理と同一の装置を
用いて行う。酸素プラズマ処理は、水素プラズマ処理を
行った後にそのチャンバから出さずにその場で連続して
行う。この時に基板２０１に印加するＲＦパワーは、水
素プラズマ処理と同様に５０Ｗとする。酸素の流量は１
００ｓｃｃｍとする。この酸素プラズマ処理も、水素プ
ラズマ処理と同様に他のプラズマ処理装置を用いて行っ
ても問題はない。
膜２０２の成膜、及び水素プラズマ処理と同一の装置を
用いて行う。酸素プラズマ処理は、水素プラズマ処理を
行った後にそのチャンバから出さずにその場で連続して
行う。この時に基板２０１に印加するＲＦパワーは、水
素プラズマ処理と同様に５０Ｗとする。酸素の流量は１
００ｓｃｃｍとする。この酸素プラズマ処理も、水素プ
ラズマ処理と同様に他のプラズマ処理装置を用いて行っ
ても問題はない。
【００４４】上記のように、ＳｉＯＦ膜２０２表面にプ
ラズマ処理を行った後、図６に示すように、スパッタ法
によりウェハ全面にＴｉ膜２０６を成膜する。Ｔｉ膜２
０６と接している部分のＳｉＯＦ膜２０２は、水素、酸
素プラズマにより改質（ＳｉＯ２膜化）されており、Ｔ
ｉとＦが直接接することがないので、密着性は良好であ
る。
ラズマ処理を行った後、図６に示すように、スパッタ法
によりウェハ全面にＴｉ膜２０６を成膜する。Ｔｉ膜２
０６と接している部分のＳｉＯＦ膜２０２は、水素、酸
素プラズマにより改質（ＳｉＯ２膜化）されており、Ｔ
ｉとＦが直接接することがないので、密着性は良好であ
る。
【００４５】Ｔｉ膜２０６の成膜後に、ＣＶＤ法により
ウェハ全面にＣｕ膜２０７を形成して、ＣＭＰ（化学機
械研磨）法により平坦化して、溝の部分にのみＣｕ２０
７を残すことで、図７に示すような配線構造を得た。
ウェハ全面にＣｕ膜２０７を形成して、ＣＭＰ（化学機
械研磨）法により平坦化して、溝の部分にのみＣｕ２０
７を残すことで、図７に示すような配線構造を得た。
【００４６】本実施形態によれば、以下の作用効果を奏
することができる。
することができる。
【００４７】ＳｉＯＦ膜２０２の表面に、水素プラズマ
処理、酸素プラズマ処理を行うことで、ＳｉＯＦ膜２０
２の表面２０５に、フッ素が含まれない緻密な表面層が
形成される。したがって、その表面２０５の上に、Ｔｉ
２０６などの金属層を形成しても、密着性が良好であ
り、はがれが発生しない。
処理、酸素プラズマ処理を行うことで、ＳｉＯＦ膜２０
２の表面２０５に、フッ素が含まれない緻密な表面層が
形成される。したがって、その表面２０５の上に、Ｔｉ
２０６などの金属層を形成しても、密着性が良好であ
り、はがれが発生しない。
【００４８】すなわち、まずＳｉＯＦ膜２０２の表面を
水素プラズマにより処理をすることにより、水素がフッ
素と反応してＨＦとして揮発するため、ＳｉＯＦ膜２０
２の表面にはフッ素が含まれない表面層２０４が形成さ
れる。
水素プラズマにより処理をすることにより、水素がフッ
素と反応してＨＦとして揮発するため、ＳｉＯＦ膜２０
２の表面にはフッ素が含まれない表面層２０４が形成さ
れる。
【００４９】水素プラズマ処理をしたＳｉＯＦ膜２０２
の表面２０４は、フッ素が除去されたため、疎な状態に
なっている。この後に酸素プラズマ処理を行うことで、
疎になっている表面層２０４を、緻密化した層２０５に
変える（ＳｉＯ２膜化する）ことができる。
の表面２０４は、フッ素が除去されたため、疎な状態に
なっている。この後に酸素プラズマ処理を行うことで、
疎になっている表面層２０４を、緻密化した層２０５に
変える（ＳｉＯ２膜化する）ことができる。
【００５０】水素プラズマ処理と酸素プラズマ処理はＩ
ｎ−Ｓｉｔｕで行うことが望ましい。すなわち、水素プ
ラズマ処理と酸素プラズマ処理とを、大気中に出さずに
真空中で連続的に行う。水素プラズマ処理により疎にな
った表面層２０４は、大気中の水を容易に吸湿するの
で、水素プラズマ処理後に大気にさらすと、その水がＳ
ｉＯＦ膜２０２の内部のフッ素と反応して異常を起こす
おそれがあるからである。この場合の真空中での連続処
理は、同一のチャンバ内で行ってもよいし、それぞれの
処理を行うチャンバを真空でつないで大気中に出さない
状態で行っても、いずれでもよい。
ｎ−Ｓｉｔｕで行うことが望ましい。すなわち、水素プ
ラズマ処理と酸素プラズマ処理とを、大気中に出さずに
真空中で連続的に行う。水素プラズマ処理により疎にな
った表面層２０４は、大気中の水を容易に吸湿するの
で、水素プラズマ処理後に大気にさらすと、その水がＳ
ｉＯＦ膜２０２の内部のフッ素と反応して異常を起こす
おそれがあるからである。この場合の真空中での連続処
理は、同一のチャンバ内で行ってもよいし、それぞれの
処理を行うチャンバを真空でつないで大気中に出さない
状態で行っても、いずれでもよい。
【００５１】プラズマ処理により改質されるＳｉＯＦ膜
２０２の表面層２０５の厚さは、処理条件によっても変
化するが、数ｎｍ程度である。従って、この表面層（Ｓ
ｉＯ ２）２０５がＳｉＯＦ膜２０２を用いたことによる
低誘電率化の効果を阻害することはない。
２０２の表面層２０５の厚さは、処理条件によっても変
化するが、数ｎｍ程度である。従って、この表面層（Ｓ
ｉＯ ２）２０５がＳｉＯＦ膜２０２を用いたことによる
低誘電率化の効果を阻害することはない。
【００５２】さらに、ＳｉＯＦ膜には、大気放置により
急速に吸湿を起こし、ＳｉＯＦ膜自体あるいはプロセス
の安定性を劣化させるという問題がある。これは、吸湿
により生じたフッ酸が、配線を腐食させるのみならず、
半導体製造装置を汚染・腐食させるからである。この点
に関して、本実施形態では、ＳｉＯＦ膜２０２の表面２
０５がＳｉＯ２膜化されているため、ＳｉＯＦ膜２０２
が直接、大気と接触することはなく、上記吸湿性の問題
を最小限に抑えることができる。
急速に吸湿を起こし、ＳｉＯＦ膜自体あるいはプロセス
の安定性を劣化させるという問題がある。これは、吸湿
により生じたフッ酸が、配線を腐食させるのみならず、
半導体製造装置を汚染・腐食させるからである。この点
に関して、本実施形態では、ＳｉＯＦ膜２０２の表面２
０５がＳｉＯ２膜化されているため、ＳｉＯＦ膜２０２
が直接、大気と接触することはなく、上記吸湿性の問題
を最小限に抑えることができる。
【００５３】次に、図８から図１３を参照して、本発明
の第２の実施形態について説明する。
の第２の実施形態について説明する。
【００５４】図８に示すように、Ｓｉ基板３０１上にＳ
ｉＯＦ膜３０２を１．４μｍ成膜する。成膜の方法につ
いては、第１の実施形態と同じとする。
ｉＯＦ膜３０２を１．４μｍ成膜する。成膜の方法につ
いては、第１の実施形態と同じとする。
【００５５】次に図９に示すように、ビアホール３０
３、及び配線形成用溝３０４を形成する。ビアホール部
３０３の高さは０．８μｍ、配線形成用溝３０４の部分
の高さは０．６μｍとする。ここではこれらの形成法は
示さないが、特に特殊な方法を用いる必要はない。
３、及び配線形成用溝３０４を形成する。ビアホール部
３０３の高さは０．８μｍ、配線形成用溝３０４の部分
の高さは０．６μｍとする。ここではこれらの形成法は
示さないが、特に特殊な方法を用いる必要はない。
【００５６】たとえば、ビアホール３０３の部分の層間
絶縁膜と配線形成部３０４の層間絶縁膜は、ＳｉＯＦ膜
３０２の単層である必要はない。単層であるＳｉＯＦ膜
３０２に代えて、それを２層としてその界面に、溝３０
４の形成時のエッチングストッパーとなる異種の層間膜
を形成してもよい。
絶縁膜と配線形成部３０４の層間絶縁膜は、ＳｉＯＦ膜
３０２の単層である必要はない。単層であるＳｉＯＦ膜
３０２に代えて、それを２層としてその界面に、溝３０
４の形成時のエッチングストッパーとなる異種の層間膜
を形成してもよい。
【００５７】次いで、配線用の溝３０４が形成されたＳ
ｉＯＦ膜３０２の表面に、図１０に示すように、水素プ
ラズマ処理を行う。水素プラズマ処理は、本実施形態で
はＳｉＯＦ膜３０２の成膜を行った装置内で行う。但
し、基板３０１に印加するパワーは５０Ｗと小さくす
る。水素ガスは２０ｓｃｃｍとする。この水素プラズマ
処理を行うことで、ＳｉＯＦ膜３０２の表面に、フッ素
が含まれない表面層３０５が形成される。ここでは高密
度プラズマＣＶＤ装置を用いて水素プラズマ処理を行っ
たが、その他のプラズマ処理装置でも何ら問題はない。
ｉＯＦ膜３０２の表面に、図１０に示すように、水素プ
ラズマ処理を行う。水素プラズマ処理は、本実施形態で
はＳｉＯＦ膜３０２の成膜を行った装置内で行う。但
し、基板３０１に印加するパワーは５０Ｗと小さくす
る。水素ガスは２０ｓｃｃｍとする。この水素プラズマ
処理を行うことで、ＳｉＯＦ膜３０２の表面に、フッ素
が含まれない表面層３０５が形成される。ここでは高密
度プラズマＣＶＤ装置を用いて水素プラズマ処理を行っ
たが、その他のプラズマ処理装置でも何ら問題はない。
【００５８】水素プラズマ処理を行った後に、引き続き
図１１に示すように、酸素プラズマ処理を行う。酸素プ
ラズマ処理は、ＳｉＯＦ膜３０２の成膜、及び水素プラ
ズマ処理と同一の装置を用いて行う。酸素プラズマ処理
は、水素プラズマ処理を行った後にそのチャンバから出
さずにその場で連続して行う。この時に基板３０１に印
加するＲＦパワーは、水素プラズマ処理と同様に５０Ｗ
とする。酸素の流量は１００ｓｃｃｍとする。この酸素
プラズマ処理も、水素プラズマ処理と同様に他のプラズ
マ処理装置を用いて行っても問題はない。
図１１に示すように、酸素プラズマ処理を行う。酸素プ
ラズマ処理は、ＳｉＯＦ膜３０２の成膜、及び水素プラ
ズマ処理と同一の装置を用いて行う。酸素プラズマ処理
は、水素プラズマ処理を行った後にそのチャンバから出
さずにその場で連続して行う。この時に基板３０１に印
加するＲＦパワーは、水素プラズマ処理と同様に５０Ｗ
とする。酸素の流量は１００ｓｃｃｍとする。この酸素
プラズマ処理も、水素プラズマ処理と同様に他のプラズ
マ処理装置を用いて行っても問題はない。
【００５９】次に、図１２に示すように、ＳｉＯＦ膜表
面３０２のプラズマ処理を行った後、スパッタ法により
ウェハ全面にＴｉ膜３０７を成膜する。Ｔｉ膜３０７と
接している部分（表面部分）のＳｉＯＦ膜３０２は、水
素プラズマ処理および酸素プラズマ処理により改質して
ＳｉＯ２膜化されており、ＴｉとＦが直接接することが
ないので、密着性が損なわれることはない。
面３０２のプラズマ処理を行った後、スパッタ法により
ウェハ全面にＴｉ膜３０７を成膜する。Ｔｉ膜３０７と
接している部分（表面部分）のＳｉＯＦ膜３０２は、水
素プラズマ処理および酸素プラズマ処理により改質して
ＳｉＯ２膜化されており、ＴｉとＦが直接接することが
ないので、密着性が損なわれることはない。
【００６０】Ｔｉ膜３０７の成膜後に、ＣＶＤ法により
ウェハ全面にＣｕ膜３０８を形成して、ＣＭＰ法により
平坦化して、溝、及びビアホールの部分にのみＣｕ３０
８を残すことで、図１３に示すような配線構造を得た。
ウェハ全面にＣｕ膜３０８を形成して、ＣＭＰ法により
平坦化して、溝、及びビアホールの部分にのみＣｕ３０
８を残すことで、図１３に示すような配線構造を得た。
【００６１】なお、第１、第２の実施の形態において、
水素プラズマ処理工程を行ったが、この水素プラズマ処
理工程は、次に述べる意味を有するものである。たとえ
ば、この水素プラズマ処理に代えて、水素含有雰囲気中
における前記基板の加熱処理を行った場合には、その作
用効果は、ＳｉＯＦ膜の内部を含む全面に現れる。これ
に対し、第１、第２の実施形態は、ＳｉＯＦ膜の最表面
をＳｉＯ２化することを目的としていることから、上記
水素雰囲気中での熱処理は不適である。また、水素雰囲
気中での熱処理により除去できるのは、膜中に過剰に含
まれているフッ素のみであり、膜中でＳｉに結合してい
るフッ素までは除去できないことからも、第１、第２の
実施形態には不適である。
水素プラズマ処理工程を行ったが、この水素プラズマ処
理工程は、次に述べる意味を有するものである。たとえ
ば、この水素プラズマ処理に代えて、水素含有雰囲気中
における前記基板の加熱処理を行った場合には、その作
用効果は、ＳｉＯＦ膜の内部を含む全面に現れる。これ
に対し、第１、第２の実施形態は、ＳｉＯＦ膜の最表面
をＳｉＯ２化することを目的としていることから、上記
水素雰囲気中での熱処理は不適である。また、水素雰囲
気中での熱処理により除去できるのは、膜中に過剰に含
まれているフッ素のみであり、膜中でＳｉに結合してい
るフッ素までは除去できないことからも、第１、第２の
実施形態には不適である。
【００６２】また、第１、第２の実施の形態において、
酸素プラズマ処理を行ったが、この工程に限らず、Ｓｉ
ＯＦ膜に水素プラズマ処理を施したものを終端化させる
ための工程であればよい。たとえば、酸素プラズマ処理
に代えて、酸素雰囲気中での熱処理工程であってもよ
い。理由は以下の通りである。すなわち、酸素雰囲気中
での熱処理の場合も、その作用効果は、前記水素雰囲気
中での熱処理と同様に、膜表面のみならず膜内部にまで
及ぶと考えられる。ところが、フッ素の除去を水素プラ
ズマ処理により行うことでＳｉＯＦ膜の表面のみのフッ
素が除去されるので、その後の酸素雰囲気中での熱処理
では、フッ素が抜けた表面のみに改質の効果が現れると
考えられる。したがって、前処理を水素プラズマで行う
ことにより、酸素雰囲気中での熱処理も有効である。
酸素プラズマ処理を行ったが、この工程に限らず、Ｓｉ
ＯＦ膜に水素プラズマ処理を施したものを終端化させる
ための工程であればよい。たとえば、酸素プラズマ処理
に代えて、酸素雰囲気中での熱処理工程であってもよ
い。理由は以下の通りである。すなわち、酸素雰囲気中
での熱処理の場合も、その作用効果は、前記水素雰囲気
中での熱処理と同様に、膜表面のみならず膜内部にまで
及ぶと考えられる。ところが、フッ素の除去を水素プラ
ズマ処理により行うことでＳｉＯＦ膜の表面のみのフッ
素が除去されるので、その後の酸素雰囲気中での熱処理
では、フッ素が抜けた表面のみに改質の効果が現れると
考えられる。したがって、前処理を水素プラズマで行う
ことにより、酸素雰囲気中での熱処理も有効である。
【００６３】また、第１、第２の実施形態では、Ｃｕの
下地膜としてＴｉを用いたが、Ｔｉの代わりとして、他
のバリア・メタルを用いてもよい。例えば、Ｔａ、Ｔｉ
Ｗなどをバリア・メタル（下地膜）として用いた場合に
も、フッ素との密着性が良くないことから、第１、第２
の実施形態は有効である。
下地膜としてＴｉを用いたが、Ｔｉの代わりとして、他
のバリア・メタルを用いてもよい。例えば、Ｔａ、Ｔｉ
Ｗなどをバリア・メタル（下地膜）として用いた場合に
も、フッ素との密着性が良くないことから、第１、第２
の実施形態は有効である。
【００６４】また、ダマシン法を用いた場合の配線用金
属としては、Ｃｕ以外であってもよい。例えば、Ａｌが
挙げられる。この場合のＡｌは、１％程度のＣｕを含ん
だ合金として用いるのが好適である。
属としては、Ｃｕ以外であってもよい。例えば、Ａｌが
挙げられる。この場合のＡｌは、１％程度のＣｕを含ん
だ合金として用いるのが好適である。
【００６５】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、基板上にＳｉＯＦ膜を形成するステップと、前記Ｓ
ｉＯＦ膜に配線形成用の開口部を形成するステップと、
前記ＳｉＯＦ膜に形成された前記開口部の表面から該Ｓ
ｉＯＦ膜に含まれるフッ素を除去するステップと、前記
フッ素が除去された前記開口部の表面に酸素プラズマ処
理を行うステップと、前記開口部に配線用の金属を設け
るステップとを備えているため、Ｔｉなどの下地膜（バ
リア・メタル）との密着性が劣化することはなく、ま
た、ＳｉＯ２膜の占める割合が過度に増えることも無い
ため、ＳｉＯＦ膜の低誘電率化の効果が低減することも
無い。
ば、基板上にＳｉＯＦ膜を形成するステップと、前記Ｓ
ｉＯＦ膜に配線形成用の開口部を形成するステップと、
前記ＳｉＯＦ膜に形成された前記開口部の表面から該Ｓ
ｉＯＦ膜に含まれるフッ素を除去するステップと、前記
フッ素が除去された前記開口部の表面に酸素プラズマ処
理を行うステップと、前記開口部に配線用の金属を設け
るステップとを備えているため、Ｔｉなどの下地膜（バ
リア・メタル）との密着性が劣化することはなく、ま
た、ＳｉＯ２膜の占める割合が過度に増えることも無い
ため、ＳｉＯＦ膜の低誘電率化の効果が低減することも
無い。
【図１】図１は、本発明の半導体装置の製造方法の第１
の実施形態により形成された半導体装置を示す側断面図
である。
の実施形態により形成された半導体装置を示す側断面図
である。
【図２】図２は、第１の実施形態における一工程を示す
側断面図である。
側断面図である。
【図３】図３は、第１の実施形態における他の工程を示
す側断面図である。
す側断面図である。
【図４】図４は、第１の実施形態におけるさらに他の工
程を示す側断面図である。
程を示す側断面図である。
【図５】図５は、第１の実施形態におけるさらに他の工
程を示す側断面図である。
程を示す側断面図である。
【図６】図６は、第１の実施形態におけるさらに他の工
程を示す側断面図である。
程を示す側断面図である。
【図７】図７は、第１の実施形態におけるさらに他の工
程を示す側断面図である。
程を示す側断面図である。
【図８】図８は、第２の実施形態における一の工程を示
す側断面図である。
す側断面図である。
【図９】図９は、第２の実施形態における他の工程を示
す側断面図である。
す側断面図である。
【図１０】図１０は、第２の実施形態におけるさらに他
の工程を示す側断面図である。
の工程を示す側断面図である。
【図１１】図１１は、第２の実施形態におけるさらに他
の工程を示す側断面図である。
の工程を示す側断面図である。
【図１２】図１２は、第２の実施形態におけるさらに他
の工程を示す側断面図である。
の工程を示す側断面図である。
【図１３】図１３は、第２の実施形態におけるさらに他
の工程を示す側断面図である。
の工程を示す側断面図である。
【図１４】図１４は、従来の半導体装置の欠点を示す側
断面図である。
断面図である。
【図１５】図１５は、従来の半導体装置の他の欠点を示
す側断面図である。
す側断面図である。
【図１６】図１６は、従来の半導体装置のさらに他の欠
点を示す側断面図である。
点を示す側断面図である。
１０１…Ｓｉ基板 １０２…ＳｉＯＦ膜 １０３…改質された層 １０４…Ｔｉ １０５…Ｃｕ配線 ２０１…Ｓｉ基板 ２０２…ＳｉＯＦ膜 ２０３…配線形成用溝 ２０４…水素プラズマにさらされた表面層 ２０５…酸素プラズマにさらされた表面層 ２０６…Ｔｉ ２０７…Ｃｕ配線 ３０１…Ｓｉ基板 ３０２…ＳｉＯＦ膜 ３０３…ビアホール ３０４…配線形成用溝 ３０５…水素プラズマにさらされた表面層 ３０６…酸素プラズマにさらされた表面層 ３０７…Ｔｉ ３０８…Ｃｕ配線 ４０１…Ｓｉ基板 ４０２…ＳｉＯＦ膜 ４０３…Ｔｉ ４０４…Ｃｕ配線 ４０５…はがれ ５０１…Ｓｉ基板 ５０２…ＳｉＯＦ膜 ５０３…ＳｉＯ２膜 ５０４…Ｔｉ膜 ５０５…Ｃｕ配線 ５０６…密着不良部 ６０１…Ｓｉ基板 ６０２…ＳｉＯＦ膜 ６０３…ＳｉＯ２膜 ６０４…ビアホール底部
Claims (17)
- 【請求項１】 基板上にＳｉＯＦ膜を形成するステップ
と、 前記ＳｉＯＦ膜に配線形成用の開口部を形成するステッ
プと、水素プラズマ処理を行って 前記ＳｉＯＦ膜に形成された
前記開口部の表面から該ＳｉＯＦ膜に含まれるフッ素を
除去するステップと、 前記フッ素が除去された前記開口部の表面に酸素プラズ
マ処理を行うステップと、 前記開口部に配線用の金属を設けるステップとを備えた
半導体装置の製造方法。 - 【請求項２】 基板上にＳｉＯＦ膜を形成するステップ
と、 前記ＳｉＯＦ膜に配線形成用の開口部を形成するステッ
プと、フッ素原子を水素原子に置換して 前記ＳｉＯＦ膜に形成
された前記開口部の表面から該ＳｉＯＦ膜に含まれるフ
ッ素を除去するステップと、 前記フッ素が除去された前記開口部の表面に酸素プラズ
マ処理を行うステップと、 前記開口部に配線用の金属を設けるステップとを備えた
半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記フッ素を除去するステップでは、前記ＳｉＯＦ膜の
うちの表面部のみのフッ素を除去する一方、該表面部よ
りも内側の部分のフッ素は除去せずにそのまま保持する
半導体装置の製造方法。 - 【請求項４】 請求項１から３のいずれかに記載の半導
体装置の製造方法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分を改質する半導体装置の製造方法。 - 【請求項５】 請求項１から４のいずれかに記載の半導
体装置の製造方法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分をＳｉＯ２膜化する半導体装置の製造方法。 - 【請求項６】 請求項１から５のいずれかに記載の半導
体装置の製造方法において、 前記酸素プラズマ処理を行うステップに代えて、酸素雰
囲気下で熱処理するステップを備えている半導体装置の
製造方法。 - 【請求項７】 請求項１から６のいずれかに記載の半導
体装置の製造方法において、 前記金属には、バリア・メタルが含まれる半導体装置の
製造方法。 - 【請求項８】 請求項１から７のいずれかに記載の半導
体装置の製造方法において、 前記金属は、Ｔｉである半導体装置の製造方法。 - 【請求項９】 請求項１から７のいずれかに記載の半導
体装置の製造方法において、 前記金属は、ＴｉおよびＣｕである半導体装置の製造方
法。 - 【請求項１０】 請求項１から９のいずれかに記載の半
導体装置の製造方法において、 前記フッ素を除去するステップおよび、前記酸素プラズ
マ処理を行うステップは、同一装置内で行われる半導体
装置の製造方法。 - 【請求項１１】 層間絶縁膜を形成した後に該層間絶縁
膜に配線用開口部を形成し該配線用開口部に配線を形成
するダマシン法により、多層配線構造の半導体装置を製
造する方法であって、 前記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、 前記ＳｉＯＦ膜に前記配線用開口部を形成するステップ
と、水素プラズマ処理を行って 前記ＳｉＯＦ膜に形成された
前記配線用開口部の表面から該ＳｉＯＦ膜に含まれるフ
ッ素を除去するステップと、 前記フッ素が除去された前記配線用開口部の表面に酸素
プラズマ処理を行うステップと、 前記配線用開口部に前記配線用の金属を埋め込むステッ
プとを備えた半導体装置の製造方法。 - 【請求項１２】 請求項１１記載の半導体装置の製造方
法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分をＳｉＯ２膜化する半導体装置の製造方法。 - 【請求項１３】 請求項１１または１２に記載の半導体
装置の製造方法において、 前記金属は、Ｔｉである半導体装置の製造方法。 - 【請求項１４】 請求項１１または１２に記載の半導体
装置の製造方法において、 前記金属は、ＴｉおよびＣｕである半導体装置の製造方
法。 - 【請求項１５】 層間絶縁膜を形成した後に該層間絶縁
膜に配線用開口部を形成し該配線用開口部に配線を形成
するダマシン法により、多層配線構造の半導体装置を製
造する方法であって、 前記層間絶縁膜として、ＳｉＯＦ膜を形成するステップ
と、 前記配線用開口部として、前記ＳｉＯＦ膜を貫通し前記
基板上まで延びるビアホールを形成するステップと、水素プラズマ処理を行って 前記ＳｉＯＦ膜に形成された
前記ビアホールの開口面から該ＳｉＯＦ膜に含まれるフ
ッ素を除去するステップと、 前記フッ素が除去された前記開口面に酸素プラズマ処理
を行うステップと、 前記ビアホールに前記配線用の金属を設けるステップと
を備えた半導体装置の製造方法。 - 【請求項１６】 請求項１５記載の半導体装置の製造方
法において、 前記酸素プラズマ処理を行うステップでは、前記開口部
の表面部分をＳｉＯ２膜化する半導体装置の製造方法。 - 【請求項１７】 請求項１５または１６に記載の半導体
装置の製造方法において、 前記金属は、ＴｉおよびＣｕである半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169778A JP3104750B2 (ja) | 1998-06-17 | 1998-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169778A JP3104750B2 (ja) | 1998-06-17 | 1998-06-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012539A JP2000012539A (ja) | 2000-01-14 |
| JP3104750B2 true JP3104750B2 (ja) | 2000-10-30 |
Family
ID=15892698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10169778A Expired - Fee Related JP3104750B2 (ja) | 1998-06-17 | 1998-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104750B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6372291B1 (en) * | 1999-12-23 | 2002-04-16 | Applied Materials, Inc. | In situ deposition and integration of silicon nitride in a high density plasma reactor |
| WO2002014576A1 (en) * | 2000-08-15 | 2002-02-21 | Honeywell International Inc. | Sputtering target |
| US6833058B1 (en) | 2000-10-24 | 2004-12-21 | Honeywell International Inc. | Titanium-based and zirconium-based mixed materials and sputtering targets |
| JP4752108B2 (ja) * | 2000-12-08 | 2011-08-17 | ソニー株式会社 | 半導体装置およびその製造方法 |
| KR20030056155A (ko) * | 2001-12-27 | 2003-07-04 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| KR100826787B1 (ko) * | 2002-04-12 | 2008-04-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| JP2005167081A (ja) | 2003-12-04 | 2005-06-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-06-17 JP JP10169778A patent/JP3104750B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012539A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| US5804505A (en) | Method of producing semiconductor device having buried contact structure | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| US6346490B1 (en) | Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps | |
| US7462565B2 (en) | Method of manufacturing semiconductor device | |
| KR100392888B1 (ko) | 반도체장치의 제조방법 | |
| JP2006041039A (ja) | 半導体装置の製造方法 | |
| JP2009049052A (ja) | 半導体装置の製造方法 | |
| JP2005072384A (ja) | 電子デバイスの製造方法 | |
| JP4256347B2 (ja) | 半導体装置の製造方法 | |
| JPH11176814A (ja) | 半導体装置の製造方法 | |
| US6037278A (en) | Method of manufacturing semiconductor devices having multi-level wiring structure | |
| CN101364565A (zh) | 半导体器件的制造方法 | |
| JP2003273212A (ja) | 積層構造体およびその製造方法 | |
| US20080020584A1 (en) | Method of manufacturing semiconductor device and plasma processing apparatus | |
| JP3104750B2 (ja) | 半導体装置の製造方法 | |
| JP2007258586A (ja) | 半導体装置の製造方法及びプラズマ処理装置並びに記憶媒体 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| KR20030056204A (ko) | 반도체 소자용 금속 배선의 클리닝 방법 | |
| JP3062163B2 (ja) | 半導体装置及び半導体装置の膜の形成方法 | |
| EP1037271A2 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JPH11191556A (ja) | 半導体装置の製造方法および銅または銅合金パターンの形成方法 | |
| US8492264B2 (en) | Method for forming interconnection levels of an integrated circuit | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000802 |
|
| LAPS | Cancellation because of no payment of annual fees |