JP3104353B2 - 完全再構成フィルタ - Google Patents
完全再構成フィルタInfo
- Publication number
- JP3104353B2 JP3104353B2 JP34443091A JP34443091A JP3104353B2 JP 3104353 B2 JP3104353 B2 JP 3104353B2 JP 34443091 A JP34443091 A JP 34443091A JP 34443091 A JP34443091 A JP 34443091A JP 3104353 B2 JP3104353 B2 JP 3104353B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- low
- pass filter
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【0001】
【産業上の利用分野】本発明は、信号を帯域分割し符号
化または伝送する際に用いる完全再構成フィルタに関す
るものである。
化または伝送する際に用いる完全再構成フィルタに関す
るものである。
【0002】
【従来の技術】一般に、信号の周波数帯域を分割し符号
化や伝送を行う場合、復号や受信した後に合成された信
号はもとの信号と同一であることが望ましい。従来の完
全再構成フィルタとして、例えば、直交ミラーフィルタ
(QMF)を用いたものがある。図8は、この従来の完
全再構成フィルタの構成を示すブロック図である。以
下、その動作について図8を参照しながら説明する。
化や伝送を行う場合、復号や受信した後に合成された信
号はもとの信号と同一であることが望ましい。従来の完
全再構成フィルタとして、例えば、直交ミラーフィルタ
(QMF)を用いたものがある。図8は、この従来の完
全再構成フィルタの構成を示すブロック図である。以
下、その動作について図8を参照しながら説明する。
【0003】1は入力端子、2は第1の低域通過形フィ
ルタ(以下、LPFとする)、3は第1の高域通過形フ
ィルタ(以下、HPFとする)、4および5は間引き回
路、6および7は伝送路、8および9は補間回路、10
は第2のLPF、11は第2のHPF、12は加算器、
13は出力端子である。まず、入力端子1から入力され
た信号は、第1のLPF2と第1のHPF3で2つの帯
域に分割される。分割された信号は各々間引き回路4,
5により間引かれて、伝送路6,7を介し、補間回路
8,9による補間の後、それぞれ第2のLPF10と第
2のHPF11により折返し成分を除去される。第2の
LPF10と第2のHPF11の出力は加算器12で加
算され、出力端子13より出力される。ここで、加算器
12の出力が完全にもとの信号に再構成されるには、第
1のLPFの伝達関数をH1(z)、第1のHPFの伝
達関数をH2(z)、第2のLPFの伝達関数をG
1(z)、第2のHPFの伝達関数をG2(z)とする
と、
ルタ(以下、LPFとする)、3は第1の高域通過形フ
ィルタ(以下、HPFとする)、4および5は間引き回
路、6および7は伝送路、8および9は補間回路、10
は第2のLPF、11は第2のHPF、12は加算器、
13は出力端子である。まず、入力端子1から入力され
た信号は、第1のLPF2と第1のHPF3で2つの帯
域に分割される。分割された信号は各々間引き回路4,
5により間引かれて、伝送路6,7を介し、補間回路
8,9による補間の後、それぞれ第2のLPF10と第
2のHPF11により折返し成分を除去される。第2の
LPF10と第2のHPF11の出力は加算器12で加
算され、出力端子13より出力される。ここで、加算器
12の出力が完全にもとの信号に再構成されるには、第
1のLPFの伝達関数をH1(z)、第1のHPFの伝
達関数をH2(z)、第2のLPFの伝達関数をG
1(z)、第2のHPFの伝達関数をG2(z)とする
と、
【0004】
【数1】
【0005】となる条件が必要となる。この直交ミラー
フィルタを用いた完全再構成フィルタに関しては原島博
監修「画像情報圧縮」テレビジョン学会編、オーム社、
p192〜197に詳しい。
フィルタを用いた完全再構成フィルタに関しては原島博
監修「画像情報圧縮」テレビジョン学会編、オーム社、
p192〜197に詳しい。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
た従来の構成においては、4種類のフィルタを必要と
し、かつ、各々のフィルタはタップ数が多く、画像信号
の垂直周波数を帯域制限する場合には1水平走査時間遅
延させるラインメモリを大量に使用することになり、回
路規模を増大させるという問題点を有している。
た従来の構成においては、4種類のフィルタを必要と
し、かつ、各々のフィルタはタップ数が多く、画像信号
の垂直周波数を帯域制限する場合には1水平走査時間遅
延させるラインメモリを大量に使用することになり、回
路規模を増大させるという問題点を有している。
【0007】本発明は、上記従来の問題点を解決するも
ので、2種類のフィルタで、かつ、各々のフィルタは、
1個または2個のラインメモリにより構成でき、回路規
模を大幅に削減することが可能な完全再構成フィルタを
提供することを目的とする。
ので、2種類のフィルタで、かつ、各々のフィルタは、
1個または2個のラインメモリにより構成でき、回路規
模を大幅に削減することが可能な完全再構成フィルタを
提供することを目的とする。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明の完全再構成フィルタは、送信側あるいは符号
化側において、入力信号を帯域制限する第1の低域通過
形フィルタと、第1の低域通過形フィルタの出力を間引
く第1の間引き回路と、第1の間引き回路の出力を帯域
制限する第2の低域通過形フィルタと、入力信号を間引
く第2の間引き回路と、第2の間引き回路の出力より第
2の低域通過形フィルタの出力を減算する第1の減算器
との構成を有し、受信側あるいは復号化側において、第
1の間引き回路の出力を帯域制限する第3の低域通過形
フィルタと、第1の減算器の出力と第3の低域通過形フ
ィルタの出力とを加算する加算器と、第1の間引き回路
の出力より加算器の出力を減算する第2の減算器と、加
算器の出力と第2の減算器の出力とを入力として交互に
出力を選択するスイッチとの構成を有している。
に本発明の完全再構成フィルタは、送信側あるいは符号
化側において、入力信号を帯域制限する第1の低域通過
形フィルタと、第1の低域通過形フィルタの出力を間引
く第1の間引き回路と、第1の間引き回路の出力を帯域
制限する第2の低域通過形フィルタと、入力信号を間引
く第2の間引き回路と、第2の間引き回路の出力より第
2の低域通過形フィルタの出力を減算する第1の減算器
との構成を有し、受信側あるいは復号化側において、第
1の間引き回路の出力を帯域制限する第3の低域通過形
フィルタと、第1の減算器の出力と第3の低域通過形フ
ィルタの出力とを加算する加算器と、第1の間引き回路
の出力より加算器の出力を減算する第2の減算器と、加
算器の出力と第2の減算器の出力とを入力として交互に
出力を選択するスイッチとの構成を有している。
【0009】
【作用】本発明は上記した構成により、直交ミラーフィ
ルタの構成によらずとも、帯域を分割し、合成した信号
は分割前の信号と同一となる。
ルタの構成によらずとも、帯域を分割し、合成した信号
は分割前の信号と同一となる。
【0010】
【実施例】図1は本発明の第1の実施例における符号化
装置の構成を示すブロック図である。図1において、1
0は入力端子、11は入力信号を帯域制限する第1の低
域通過フィルタ(以下、LPFとする)、12は第1の
LPF11の出力を1/2に間引く第1の間引き回路、
13は第1の間引き回路12の出力を帯域制限する第2
のLPF、14は入力信号を遅延する遅延回路、15は
遅延回路14の出力を1/2に間引く第2の間引き回
路、16は第2の間引き回路15の出力より第2のLP
F13の出力を減算する減算器、17は第1の間引き回
路12の出力を伝送する伝送路、18は減算器16の出
力を伝送する伝送路、19は伝送路17の出力を帯域制
限する第3のLPF、20は伝送路18の出力と第3の
LPF19の出力とを加算する加算器、21は伝送路1
7の出力を2倍にする係数回路、22は係数回路21の
出力より加算器20の出力を減算する減算器、23は加
算器20と減算器22との出力を交互の出力するスイッ
チ、24は出力端子である。
装置の構成を示すブロック図である。図1において、1
0は入力端子、11は入力信号を帯域制限する第1の低
域通過フィルタ(以下、LPFとする)、12は第1の
LPF11の出力を1/2に間引く第1の間引き回路、
13は第1の間引き回路12の出力を帯域制限する第2
のLPF、14は入力信号を遅延する遅延回路、15は
遅延回路14の出力を1/2に間引く第2の間引き回
路、16は第2の間引き回路15の出力より第2のLP
F13の出力を減算する減算器、17は第1の間引き回
路12の出力を伝送する伝送路、18は減算器16の出
力を伝送する伝送路、19は伝送路17の出力を帯域制
限する第3のLPF、20は伝送路18の出力と第3の
LPF19の出力とを加算する加算器、21は伝送路1
7の出力を2倍にする係数回路、22は係数回路21の
出力より加算器20の出力を減算する減算器、23は加
算器20と減算器22との出力を交互の出力するスイッ
チ、24は出力端子である。
【0011】以上の構成において、その動作を図2の信
号概念図を用いて説明する。図2(A)において、入力
信号の各標本点における振幅を示す。第1のLPF11
の伝達関数H(z)=(1+zー1)/2により帯域制限
された後、第1の間引き回路12で1/2に間引かれ、
その出力は図2(B)に示すようになる。ただし、図2
における信号概念図においては、フィルタの遅延時間を
省略してある。
号概念図を用いて説明する。図2(A)において、入力
信号の各標本点における振幅を示す。第1のLPF11
の伝達関数H(z)=(1+zー1)/2により帯域制限
された後、第1の間引き回路12で1/2に間引かれ、
その出力は図2(B)に示すようになる。ただし、図2
における信号概念図においては、フィルタの遅延時間を
省略してある。
【0012】第1の間引き回路12の出力は第2のLP
F13において、伝達関数H(z)=(3+z-1)/4
により帯域制限され、その出力は図2(C)に示すよう
になる。第2のLPF13の出力は減算器16におい
て、信号Aを1/2に間引いた信号から信号Cを減算す
ることにより、図2(D)に示す信号となる。
F13において、伝達関数H(z)=(3+z-1)/4
により帯域制限され、その出力は図2(C)に示すよう
になる。第2のLPF13の出力は減算器16におい
て、信号Aを1/2に間引いた信号から信号Cを減算す
ることにより、図2(D)に示す信号となる。
【0013】信号Bと信号Dが伝送路17,18を介し
送られ、受信側あるいは復号側において、信号Bは、第
2のLPF13と同様の構成の第3のLPF19におい
て帯域制限される。その出力は、図2(C)と同様であ
る。信号Dと信号Cが加算器20により加算され、図2
(E)に示す信号Eとなる。信号Bは係数回路21にお
いて2倍にされ、その出力と信号Eは減算器22におい
て、2倍にされた信号Bより信号Eを減算し、図2
(F)に示す信号となり、スイッチ23に入力される。
スイッチ23において、信号Eと信号Fが交互に出力さ
れることで、入力信号Aと同一の信号が得られる。
送られ、受信側あるいは復号側において、信号Bは、第
2のLPF13と同様の構成の第3のLPF19におい
て帯域制限される。その出力は、図2(C)と同様であ
る。信号Dと信号Cが加算器20により加算され、図2
(E)に示す信号Eとなる。信号Bは係数回路21にお
いて2倍にされ、その出力と信号Eは減算器22におい
て、2倍にされた信号Bより信号Eを減算し、図2
(F)に示す信号となり、スイッチ23に入力される。
スイッチ23において、信号Eと信号Fが交互に出力さ
れることで、入力信号Aと同一の信号が得られる。
【0014】以上説明したように、本実施例によれば、
第1のLPF11と第2のLPF13の直交しない2種
類のフィルタにより、帯域分割した後、第2のLPF1
3と同一の構成の第3のLPF19と簡単な演算処理に
より分割前の信号に完全再構成することができる。
第1のLPF11と第2のLPF13の直交しない2種
類のフィルタにより、帯域分割した後、第2のLPF1
3と同一の構成の第3のLPF19と簡単な演算処理に
より分割前の信号に完全再構成することができる。
【0015】次に、本発明における第2の実施例の完全
再構成フィルタについて説明する。図3は本実施例にお
ける完全再構成フィルタの構成を示すブロック図であ
る。図3において、30は入力端子、31は第1のLP
F、32は第1の間引き回路、33は第2のLPF、3
4は遅延回路、35は第2の間引きフィルタ、36は減
算回路、37,38は伝送路、39は第3のLPF、4
0は加算器、41は演算回路、42はスイッチ、43は
出力端子である。
再構成フィルタについて説明する。図3は本実施例にお
ける完全再構成フィルタの構成を示すブロック図であ
る。図3において、30は入力端子、31は第1のLP
F、32は第1の間引き回路、33は第2のLPF、3
4は遅延回路、35は第2の間引きフィルタ、36は減
算回路、37,38は伝送路、39は第3のLPF、4
0は加算器、41は演算回路、42はスイッチ、43は
出力端子である。
【0016】本実施例は各LPFの伝達関数が第1の実
施例におけるLPFの伝達関数と異なり、それに伴い係
数回路21と減算器22とが演算回路41に置き変わっ
たものである。以上の構成において、その動作を図4の
信号概念図を用いて説明する。ただし、図4の信号概念
図においては、フィルタ等の遅延時間を省略してある。
施例におけるLPFの伝達関数と異なり、それに伴い係
数回路21と減算器22とが演算回路41に置き変わっ
たものである。以上の構成において、その動作を図4の
信号概念図を用いて説明する。ただし、図4の信号概念
図においては、フィルタ等の遅延時間を省略してある。
【0017】図4(A)において、入力信号Aにおける
各標本点における振幅値を示している。第1のLPF3
1の伝達関数H(z)=(1+2zー1+zー2)/4によ
り帯域制限された後、第1の間引き回路32で1/2で
間引かれ、その出力の信号Bは図4(B)に示すような
信号となる。第1の間引き回路32の出力の信号Bは第
2のLPF33において、伝達関数H(z)=(1+z
ー1)/2により帯域制限され、その出力の信号Cは図4
(C)に示すようになる。第2のLPF33の出力は、
減算器36において間引きされた信号Aより信号Cを減
算することにより、図4(D)に示す信号となる。
各標本点における振幅値を示している。第1のLPF3
1の伝達関数H(z)=(1+2zー1+zー2)/4によ
り帯域制限された後、第1の間引き回路32で1/2で
間引かれ、その出力の信号Bは図4(B)に示すような
信号となる。第1の間引き回路32の出力の信号Bは第
2のLPF33において、伝達関数H(z)=(1+z
ー1)/2により帯域制限され、その出力の信号Cは図4
(C)に示すようになる。第2のLPF33の出力は、
減算器36において間引きされた信号Aより信号Cを減
算することにより、図4(D)に示す信号となる。
【0018】信号Bと信号Dが伝送路37,38を介し
て送られ、受信側において、信号Bは第2のLPF33
と同一の構成の第3のLPF39において帯域制限さ
れ、信号Cとなる。信号Dと信号Cが加算器40に入力
され、図4(E)に示す信号Eとなる。信号Bと信号E
は演算回路41に入力される。演算回路41の構成を図
5に示す。端子50より信号Bが入力され、端子52よ
り信号Eが入力される。今、信号Bが(a+2b+c)
/4、信号Eがcとすると、係数回路51の出力はa+
2b+cとなる。また、遅延回路53の出力はaとな
り、加算器54の出力はa+cとなる。そして、減算器
55の出力は2bとなり、係数回路56において1/2
され、bとして出力される。よって、演算回路41の出
力は図4(F)に示すような信号Fとなる。信号Eと信
号Fはスイッチ42に入力され、交互に出力されること
で、入力信号Aと同一の信号として出力端子43より出
力される。
て送られ、受信側において、信号Bは第2のLPF33
と同一の構成の第3のLPF39において帯域制限さ
れ、信号Cとなる。信号Dと信号Cが加算器40に入力
され、図4(E)に示す信号Eとなる。信号Bと信号E
は演算回路41に入力される。演算回路41の構成を図
5に示す。端子50より信号Bが入力され、端子52よ
り信号Eが入力される。今、信号Bが(a+2b+c)
/4、信号Eがcとすると、係数回路51の出力はa+
2b+cとなる。また、遅延回路53の出力はaとな
り、加算器54の出力はa+cとなる。そして、減算器
55の出力は2bとなり、係数回路56において1/2
され、bとして出力される。よって、演算回路41の出
力は図4(F)に示すような信号Fとなる。信号Eと信
号Fはスイッチ42に入力され、交互に出力されること
で、入力信号Aと同一の信号として出力端子43より出
力される。
【0019】以上説明したように、本実施例によれば、
3タップの第1のLPF31と2タップの第2のLPF
33の直交しない2種類のフィルタにより、帯域分割し
た後、第2のLPF33と同一の構成の第3のLPF3
9と簡単な演算処理回路41により分割前の信号に完全
再構成することができる。
3タップの第1のLPF31と2タップの第2のLPF
33の直交しない2種類のフィルタにより、帯域分割し
た後、第2のLPF33と同一の構成の第3のLPF3
9と簡単な演算処理回路41により分割前の信号に完全
再構成することができる。
【0020】次に、本発明における第3の実施例の完全
再構成フィルタについて説明する。第3の実施例の構成
ブロック図は前述の第2の実施例の構成と同等であるの
で省略する。異なるのは、第1,第2および第3のLP
F31,33,39の伝達関数と、演算回路41の演算
処理方法である。
再構成フィルタについて説明する。第3の実施例の構成
ブロック図は前述の第2の実施例の構成と同等であるの
で省略する。異なるのは、第1,第2および第3のLP
F31,33,39の伝達関数と、演算回路41の演算
処理方法である。
【0021】以上の構成において、その動作を図6の信
号概念図を用いて説明する。ただし、図6の信号概念図
において、フィルタ等の遅延時間を省略してある。
号概念図を用いて説明する。ただし、図6の信号概念図
において、フィルタ等の遅延時間を省略してある。
【0022】図6(A)は、入力信号Aにおける各標本
点における信号の振幅値を示している。第1のLPF3
1の伝達関数H(z)=(1+4zー1+3zー2)/8に
より帯域制限された後、第1の間引き回路32で1/2
に間引かれ、その出力の信号Bは図6(B)に示す信号
となる。第1の間引き回路32の出力の信号Bは第2の
LPF33において、伝達関数H(z)=(5+3
zー1)/8により帯域制限され、その出力の信号Cは図
6(C)に示すようになる。第2のLPF33の出力
は、減算器36において第2の間引き回路35により間
引かれた信号Aより信号Cを減算することにより、図6
(D)に示すような信号Dとなる。
点における信号の振幅値を示している。第1のLPF3
1の伝達関数H(z)=(1+4zー1+3zー2)/8に
より帯域制限された後、第1の間引き回路32で1/2
に間引かれ、その出力の信号Bは図6(B)に示す信号
となる。第1の間引き回路32の出力の信号Bは第2の
LPF33において、伝達関数H(z)=(5+3
zー1)/8により帯域制限され、その出力の信号Cは図
6(C)に示すようになる。第2のLPF33の出力
は、減算器36において第2の間引き回路35により間
引かれた信号Aより信号Cを減算することにより、図6
(D)に示すような信号Dとなる。
【0023】信号Bと信号Dが伝送路37,38を介し
て伝送され、受信側において、信号Bは第2のLPF3
3と同一の構成の第3のLPF39により帯域制限さ
れ、信号Cとなる。信号Dと信号Cとが加算器40に入
力され、図6(E)に示す信号Eとなる。信号Bと信号
Eは演算回路41に入力される。演算回路41の構成を
図7に示す。端子60より信号Bが入力され、端子62
より信号Eが入力される。今、信号Bが(3a+4b+
c)/8、信号Eがcとすると、係数回路61の出力は
3a+4b+cとなる。また、遅延回路63の出力は
a、係数回路64の出力は3aとなり、加算器65の出
力は3a+cとなる。そして、減算器66の出力は4b
となり、係数回路67において1/4され、bとして端
子68より出力される。よって、演算回路41の出力は
図6(F)に示すような信号Fとなる。信号Eと信号F
はスイッチ42に入力され、交互に出力されることで、
入力信号Aと同一の信号として出力端子43より出力さ
れる。
て伝送され、受信側において、信号Bは第2のLPF3
3と同一の構成の第3のLPF39により帯域制限さ
れ、信号Cとなる。信号Dと信号Cとが加算器40に入
力され、図6(E)に示す信号Eとなる。信号Bと信号
Eは演算回路41に入力される。演算回路41の構成を
図7に示す。端子60より信号Bが入力され、端子62
より信号Eが入力される。今、信号Bが(3a+4b+
c)/8、信号Eがcとすると、係数回路61の出力は
3a+4b+cとなる。また、遅延回路63の出力は
a、係数回路64の出力は3aとなり、加算器65の出
力は3a+cとなる。そして、減算器66の出力は4b
となり、係数回路67において1/4され、bとして端
子68より出力される。よって、演算回路41の出力は
図6(F)に示すような信号Fとなる。信号Eと信号F
はスイッチ42に入力され、交互に出力されることで、
入力信号Aと同一の信号として出力端子43より出力さ
れる。
【0024】以上説明したように、本実施例によれば、
3タップの第1のLPF31と2タップの第2のLPF
33の直交しない2種類のフィルタにより、帯域分割し
た後、第2のLPF33と同一の構成の第3のLPF3
9と簡単な演算回路41により分割前の信号に完全再構
成することができる。
3タップの第1のLPF31と2タップの第2のLPF
33の直交しない2種類のフィルタにより、帯域分割し
た後、第2のLPF33と同一の構成の第3のLPF3
9と簡単な演算回路41により分割前の信号に完全再構
成することができる。
【0025】なお、第3の実施例において、入力信号を
広帯域の映像信号とし、映像信号の垂直周波数を分割お
よび合成する場合について述べる。入力の広帯域映像信
号の垂直周波数を1/2に分割し、分割された低周波数
成分を標準映像信号として利用する場合、分割された信
号はインターリーブ関係を持つことが望ましい。よっ
て、入力の映像信号のフィールド毎に第1のLPF31
の伝達関数をH(z)=(1+4zー1+3zー2)/8と
H(z)=(3+4zー1+zー2)/8とに切り換え、第
2のLPF33および第3のLPF39の伝達関数も同
様にH(z)=(5+3zー1)/8とH(z)=(3+
5zー1)/8とに切り換える。その結果、信号Bは入力
の広帯域映像信号を1/2に分割した信号で、かつ、イ
ンターリーブ関係を持つ信号となる。また、合成する場
合は、上述した実施例と同様の動作で分割前の信号に完
全再構成可能なことは説明するまでもない。
広帯域の映像信号とし、映像信号の垂直周波数を分割お
よび合成する場合について述べる。入力の広帯域映像信
号の垂直周波数を1/2に分割し、分割された低周波数
成分を標準映像信号として利用する場合、分割された信
号はインターリーブ関係を持つことが望ましい。よっ
て、入力の映像信号のフィールド毎に第1のLPF31
の伝達関数をH(z)=(1+4zー1+3zー2)/8と
H(z)=(3+4zー1+zー2)/8とに切り換え、第
2のLPF33および第3のLPF39の伝達関数も同
様にH(z)=(5+3zー1)/8とH(z)=(3+
5zー1)/8とに切り換える。その結果、信号Bは入力
の広帯域映像信号を1/2に分割した信号で、かつ、イ
ンターリーブ関係を持つ信号となる。また、合成する場
合は、上述した実施例と同様の動作で分割前の信号に完
全再構成可能なことは説明するまでもない。
【0026】また、第2の実施例において、第2のLP
F33と第3のLPF39の伝達関数をH(z)=(1
+zー1)/2としたが、H(z)=1として第2のLP
F33と第3のLPF39のを省略することも可能であ
る。また、合成する場合は、上述した実施例と同様の動
作で分割前の信号に完全再構成可能なことは説明するま
でもない。
F33と第3のLPF39の伝達関数をH(z)=(1
+zー1)/2としたが、H(z)=1として第2のLP
F33と第3のLPF39のを省略することも可能であ
る。また、合成する場合は、上述した実施例と同様の動
作で分割前の信号に完全再構成可能なことは説明するま
でもない。
【0027】
【発明の効果】以上のように本発明は、タップ数の少な
い非直交系のフィルタを用いて完全再構成フィルタを構
成することができ、帯域分割を用いる高能率符号化装置
等において、その実用的効果は非常に大きいものであ
る。
い非直交系のフィルタを用いて完全再構成フィルタを構
成することができ、帯域分割を用いる高能率符号化装置
等において、その実用的効果は非常に大きいものであ
る。
【図1】本発明の第1の実施例における完全再構成フィ
ルタの構成を示すブロック図
ルタの構成を示すブロック図
【図2】同第1の実施例における完全再構成フィルタの
動作を説明するための信号概念図
動作を説明するための信号概念図
【図3】本発明の第2の実施例における完全再構成フィ
ルタの構成を示すブロック図
ルタの構成を示すブロック図
【図4】同第2の実施例における完全再構成フィルタの
動作を説明するための信号概念図
動作を説明するための信号概念図
【図5】同第2の実施例における演算回路の構成を示す
ブロック図
ブロック図
【図6】本発明の第3の実施例における完全再構成フィ
ルタの動作を説明するための信号概念図
ルタの動作を説明するための信号概念図
【図7】同第3の実施例における演算回路の構成を示す
ブロック図
ブロック図
【図8】従来の完全再構成フィルタの構成を示すブロッ
ク図
ク図
11,31 第1の低域通過形フィルタ 12,15,32,35 間引き回路 13,33 第2の低域通過形フィルタ 16,21,36 減算器 17,18,37,38 伝送路 19,39 第3の低域通過形フィルタ 20,40 加算器 22,42 スイッチ
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03H 17/02 613 H04N 7/24 JICSTファイル(JOIS) 実用ファイル(PATOLIS) 特許ファイル(PATOLIS)
Claims (11)
- 【請求項1】 送信側あるいは符号化側において、入力
信号を帯域制限する第1の低域通過形フィルタと、 前記第1の低域通過形フィルタの出力を間引く第1の間
引き回路と、 前記第1の間引き回路の出力を帯域制限する第2の低域
通過形フィルタと、 前記入力信号を間引く第2の間引き回路と、 前記第2の間引き回路の出力より前記第2の低域通過形
フィルタの出力を減算する第1の減算器とを備え、 受信側あるいは復号化側において、前記第1の間引き回
路の出力を帯域制限する第3の低域通過形フィルタと、 前記第1の減算器の出力と前記第3の低域通過形フィル
タの出力とを加算する加算器と、 前記第1の間引き回路の出力より前記加算器の出力を減
算する第2の減算器と、 前記加算器の出力と前記第2の減算器の出力とを入力と
して交互に出力を選択するスイッチとを備えた完全再構
成フィルタ。 - 【請求項2】 第1の低域通過形フィルタは、連続する
2個の標本化信号を演算処理する非巡回形フィルタとす
る請求項1記載の完全再構成フィルタ。 - 【請求項3】 第1の低域通過形フィルタの伝達関数
を、 H(z)=(1+zー1)/2 とし、第2の低域通過形フィルタの伝達関数を、 H(z)=(3+zー1)/4 とする請求項1記載の完全再構成フィルタ。 - 【請求項4】 送信側あるいは符号化側において、入力
信号を帯域制限する第1の低域通過形フィルタと、 前記第1の低域通過形フィルタの出力を間引く第1の間
引き回路と、 前記第1の間引き回路の出力を帯域制限する第2の低域
通過形フィルタと、 前記入力信号を間引く第2の間引き回路と、 前記第2の間引き回路の出力より前記第2の低域通過形
フィルタの出力を減算する減算器とを備え、 受信側あるいは復号化側において、前記第1の間引き回
路の出力を帯域制限する第3の低域通過形フィルタと、 前記減算器の出力と前記第3の低域通過形フィルタの出
力とを加算する加算器と、 前記第1の間引き回路の出力と前記加算器の出力とを入
力として演算処理を行う演算回路と、 前記加算器の出力と前記演算回路の出力とを入力として
交互に出力を選択するスイッチとを備えた完全再構成フ
ィルタ。 - 【請求項5】 第2の低域通過形フィルタと第3の低域
通過形フィルタは同一の構成とする請求項1または4記
載の完全再構成フィルタ。 - 【請求項6】 第2および第3の低域通過形フィルタ
は、2個の標本化信号を演算処理する非巡回形フィルタ
とする請求項1または4記載の完全再構成フィルタ。 - 【請求項7】 第2の低域通過形フィルタは、第2の間
引き回路の出力の標本化信号と同じ標本化位置の信号を
出力することを特徴とする請求項1または4記載の完全
再構成フィルタ。 - 【請求項8】 第1の低域通過形フィルタは、連続する
3個の標本化信号を演算処理する非巡回形フィルタとす
る請求項4記載の完全再構成フィルタ。 - 【請求項9】 第1の低域通過形フィルタの伝達関数
を、 H(z)=(1+2zー1+zー2)/4 とし、第2の低域通過形フィルタの伝達関数を、 H(z)=(1+zー1)/2 とする請求項4記載の完全再構成フィルタ。 - 【請求項10】 第1の低域通過形フィルタの伝達関数
を、 H(z)=(1+4zー1+3zー2)/8 とし、第2の低域通過形フィルタの伝達関数を、 H(z)=(5+3zー1)/8 とする請求項4記載の完全再構成フィルタ。 - 【請求項11】 入力信号を映像信号とし、前記入力信
号のフィールド毎に第1の低域通過フィルタの伝達関数
を、 H(z)=(1+4zー1+3zー2)/8 と、 H(z)=(3+4zー1+zー2)/8 とに切り換え、第2の低域通過形フィルタの伝達関数も
同様に、 H(z)=(5+3zー1)/8 と、 H(z)=(3+5zー1)/8 とに切り換えることを特徴とする請求項4記載の完全再
構成フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34443091A JP3104353B2 (ja) | 1991-12-26 | 1991-12-26 | 完全再構成フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34443091A JP3104353B2 (ja) | 1991-12-26 | 1991-12-26 | 完全再構成フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05183384A JPH05183384A (ja) | 1993-07-23 |
JP3104353B2 true JP3104353B2 (ja) | 2000-10-30 |
Family
ID=18369204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34443091A Expired - Fee Related JP3104353B2 (ja) | 1991-12-26 | 1991-12-26 | 完全再構成フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3104353B2 (ja) |
-
1991
- 1991-12-26 JP JP34443091A patent/JP3104353B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05183384A (ja) | 1993-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5365277A (en) | Apparatus with reduction/magnification image size processing for producing low-pass filtered images | |
JP3104353B2 (ja) | 完全再構成フィルタ | |
JPH06326555A (ja) | サブバンド・フィルタ装置及びその応用 | |
JPS63180288A (ja) | 時間軸圧縮多重伝送用コ−デツク | |
JP2007235502A (ja) | オーディオ通信システム | |
JPS63245085A (ja) | サブサンプル内挿方法 | |
KR930011288B1 (ko) | 영상신호 대역 압축 전송을 위한 dc 성분 추출장치 | |
US5200812A (en) | Sampling frequency down-converting apparatus | |
JP2791022B2 (ja) | ビデオ信号処理装置 | |
JP2635877B2 (ja) | Hdtv用カラー信号処理方法およびその回路 | |
JPH02911B2 (ja) | ||
JPS6316472A (ja) | 再生装置 | |
JPS61288584A (ja) | 適応型サブサンプル用フイルタ装置 | |
JP2882712B2 (ja) | 画像処理装置における輪郭補正回路 | |
JP3081087B2 (ja) | ウェーブレット変換装置 | |
JP2945233B2 (ja) | サブバンド分割フィルタバンク及びサブバンド合成フィルタバンク | |
JPH06214552A (ja) | 画像縮小回路 | |
JPS62136975A (ja) | デイジタルフイルタリング装置 | |
JPH07222178A (ja) | テレビジョンカメラ装置 | |
JPH05300489A (ja) | 画像信号の符号化/復号化装置 | |
JPS6042672B2 (ja) | テレビ信号デイジタル伝送方式 | |
JPS6267992A (ja) | 記録再生装置 | |
JPH0823262A (ja) | サンプリング周波数変換装置 | |
JPH0746546A (ja) | 再生装置 | |
JPH06338760A (ja) | ウェーブレット変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |