JP3102455B2 - 情報処理システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、低消費電力で動作する
情報処理システムに関し、特にノートブック・コンピュ
ータのような携帯型の情報処理装置に関するものであ
る。

【０００２】

【従来の技術】最近の技術革新によって、小型・軽量の
ポータブル・コンピュータが主流となってきた。このよ
うなポータブル・コンピュータを室外で使用する場合、
通常はバッテリーで電力を供給している。しかし、ポー
タブル・コンピュータに搭載するバッテリーは小型なも
のに限られるため、１回の充電でパソコンが動作可能な
時間は短い。このため、多くのポータブル・コンピュー
タは、消費電力を減らすために種々の工夫を施してい
る。

【０００３】サスペンド／レジューム機能は、そのよう
な工夫の一つである。それによれば、一定時間Ｉ／Ｏデ
バイスのアクティビィティが検出されない等の状態が発
生すると、コンピュータはサスペンド・モードに入る。
サスペンド・モードの間、すべてのタスクは停止され、
後で再開するのに必要なデータがメイン・メモリにセー
ブされる。サスペンド・モードの間、メイン・メモリ及
びビデオ・メモリ（ＶＲＡＭ）への給電は行われるけれ
ども、ＣＰＵ等への給電は停止される。しかしながら、
ポータブル・コンピュータにおいてサスペンド／レジュ
ーム機能がサポートされているだけでは、サスペンド・
モードが長く継続したときに、バッテリーの電力が消費
され、その結果、メモリやＶＲＡＭの内容が失われると
いう問題点があった。

【０００４】そこで、コンパック社のＬＴＥ Ｌｉｔｅ
／２５のように、ハイバーネーション機能をサポートし
たポータブル・コンピュータが提案され、販売されるよ
うになった。(コンパック、ＬＴＥは、コンパック・コ
ンピュータ・コーポレーションの商標である。) ハイ
バーネーションがイネーブルされると、ロー・バッテリ
ー状態になったり、あるいはサスペンド・モードが一定
時間継続するなどの状態が発生したときに、システム
は、後でタスクを再開するのに必要なすべてのデータを
ハード・ディスクにセーブした後、ハイバーネーション
・モードに入る。ハイバーネーション・モードでは、メ
モリ及びＶＲＡＭを含むシステム全体のパワーがオフさ
れる。後でユーザがシステムのパワーをオンにすると、
ハード・ディスクにストアされていたデータはメモリや
ＶＲＡＭにリストアされ、中断していたタスクが自動的
に再開する。パワーオンに伴う一連の動作はウエィク・
アップとも呼ばれる。

【０００５】

【発明が解決しようとする課題】ハイバーネーションを
サポートするためには、予めハード・ディスク装置にメ
イン・メモリやＶＲＡＭの内容をセーブするためのスペ
ースを確保する必要がある。現在知られているシステム
のあるものは、ハード・ディスク上にハイバーネーショ
ン専用の領域が確保されており、ユーザがその設定を変
更することができない。しかしながら、そのようなシス
テムでは、セーブ可能な情報量が制限されるため、メイ
ン・メモリを増設することが不可能である。

【０００６】そこで、メイン・メモリなどの内容をセー
ブする宛先を、ＯＳファイル・システムによって管理さ
れるハイバーネーション・ファイルとするシステムが知
られている。これによって、メイン・メモリが増設さ
れ、したがって外部記憶装置上に確保するべきスペース
のサイズが増えた場合でも、スペースを確保し直すこと
が簡単にできる。

【０００７】そのようなシステムでは、メモリやＶＲＡ
Ｍとハード・ディスク装置との間でデータ転送を行うた
めに、ＯＳによって管理されるハイバーネーション・フ
ァイルのアロケーション・リストにアクセスすることが
必須となる。一般に、ハイバーネーション・ファイルの
サイズは巨大であるため、アロケーション・リストも長
大となる。ハイバーネーション／ウェーク・アップのた
めの一連の動作を高速に行うためには、ハイバーネーシ
ョン・ファイルのアロケーション情報を獲得するために
ハード・ディスク装置にアクセスする頻度を可能な限り
減らさなければならない。

【０００８】本発明は、以上に鑑みなされたものであ
り、ハイバーネーション及びウェーク・アップのための
一連の動作を高速で行うことを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の側面は、ＣＰＵ、揮発性のメイン・
メモリ及びビデオ・メモリ並びに不揮発性の外部記憶装
置を備え、所定の状態が発生したときに、上記メイン・
メモリ及びビデオ・メモリの内容を、上記外部記憶装置
に存在し、ＯＳファイル・システムによって管理されて
いるハイバーネーション・ファイルにセーブしてシステ
ム全体をパワーオフするするハイバーネーション機能を
サポートする情報処理システムであって、（ａ）ハイバ
ーネーション・モードに入るときに、上記外部記憶装置
上の、上記ＯＳファイル・システムが管理するファイル
・アロケーション情報をストアしている領域にアクセス
して、上記ハイバーネーション・ファイルのアロケーシ
ョン情報を獲得し、上記システム中のバッファに入力す
る手段と、（ｂ）上記バッファ中の上記アロケーション
情報をそれ自身を用いて上記ハイバーネーション・ファ
イルにセーブする手段と、（ｃ）上記バッファ中の上記
アロケーション情報を用いて、上記メイン・メモリ及び
上記ビデオ・メモリの内容を、上記ハイバーネーション
・ファイルにセーブする手段と、（ｄ）上記外部記憶装
置上の上記アロケーション情報がセーブされた場所のア
ドレス情報を、上記外部記憶装置上の所定の制御情報領
域にストアする手段を具備することを特徴とする。

【００１０】また、本発明の第２の側面は、ＣＰＵ、揮
発性のメイン・メモリ及びビデオ・メモリ並びに不揮発
性の外部記憶装置を備え、ハイバーネーション・モード
中にパワーがオンになったことに応答して、上記メイン
・メモリ及び上記ビデオ・メモリの内容を上記外部記憶
装置上のＯＳ管理下のハイバーネーション・ファイルか
らリストアし、中断されていたタスクを再開するウェー
ク・アップ機能をサポートする情報処理システムであっ
て、上記ハイバーネーション・ファイルは、当該ファイ
ルのアロケーション情報を含んでおり、上記ハイバーネ
ーション・ファイル中の上記アロケーション情報が存在
する場所のアドレス情報を含む制御情報が、上記外部記
憶装置上の所定の制御情報領域にストアされており、上
記情報処理システムは、（ａ）上記制御情報領域にアク
セスして上記アドレス情報を獲得し、上記アロケーショ
ン情報を上記システム中のバッファに入力する手段と、
（ｂ）上記バッファ中の上記アロケーション情報を用い
て、上記メイン・メモリ及び上記ビデオ・メモリの内容
を上記ハイバーネーション・ファイルからリストアする
手段と、（ｃ）上記制御情報を無効化する手段を具備す
ることを特徴とする。

【００１１】

【実施例】

Ａ．システム全体の構成 図１は、簡略化された形で、本発明を具体化したノート
・ブック型コンピュータ（以下では単にシステムと呼
ぶ）の主要なハードウェア構成要素を示している。１０
はメインＣＰＵであり、実施例ではメモリ・コントロー
ラが内蔵されているインテル社の８０４８６ＳＬを用い
ている。ＣＰＵ１０は、メモリ・バス１１を介してメイ
ン・メモリ１２及びＰＭメモリ１３と連絡している。メ
イン・メモリ１２には、ＢＩＯＳ、ドライバ、ＯＳ及び
アプリケーションがロードされる。一方、ＰＭメモリ１
３には、ハイバーネーションを含むパワー・マネジメン
トを行うＰＭコード（ＰＭＣ）及びその作業データがス
トアされる。ＰＭメモリはさらにＰＭＣがストアされる
領域と作業データがストアされる領域に分かれる。ＰＭ
Ｃは、ＰＯＲ（パワーオン／リセット）時にＲＯＭから
ロードされる。

【００１２】別個のチップをＰＭメモリとメイン・メモ
リに割り当てること、例えばＰＭメモリにはＳＲＡＭチ
ップを使い、メイン・メモリにはＤＲＡＭチップを使う
ことも可能であるが、実施例では、８０４８６ＳＬのア
ーキテクチャを用いて、１つのＤＲＡＭチップのそれぞ
れ特定の領域をメイン・メモリ１２とＰＭメモリ１３と
に割り当てている。

【００１３】ＰＭＣは、メイン・メモリ１２とＰＭメモ
リ１３の両方にアクセスすることができる。これに対
し、ＯＳやドライバはＰＭメモリ１３にアクセスできな
い。メインＣＰＵ１０がメイン・メモリ１２とＰＭメモ
リ１３のどちらとコミュニケートするかは、メモリ・コ
ントローラによって切り換えられる。

【００１４】ＣＰＵ１０は、アドレス／データ・バス１
４を介して、トラップ・ロジック１６、ＤＭＡＣ（ダイ
レクト・メモリ・アクセス・コントローラ）１８、ＰＩ
Ｃ（プログラム可能割込みコントローラ）２０、ＰＩＴ
（プログラム可能インターバル・タイマー）２２、シリ
アル・ポート２４、パラレル・ポート２６、ＲＴＣ（リ
アル・タイム・クロック）２８、ＣＭＯＳ３０、ＲＯＭ
３２と結合している。

【００１５】トラップ・ロジック１６の出力端子とＣＰ
Ｕ１０の特定のピンとはシステム割込み線５２によって
接続されている。トラップ・ロジック１６はバス１４を
常時モニタしており、その内蔵レジスタにセットされた
アドレスへのアクセスを検出したときに、システム割込
み線５２をアクティブにする。また、外部入力端子に入
力される信号５０がアクティブになったときにも、シス
テム割込み線５２をアクティブにする。

【００１６】実施例では、インテル社のＩ／Ｏチップ・
セット８２３６０ＳＬを用いている。これは、トラップ
・ロジック１６、ＤＭＡＣ１８、ＰＩＣ２０、ＰＩＴ２
２、シリアル・ポート２４、ＲＴＣ２８及びＣＭＯＳ３
０を集約したものである。８２３６０ＳＬでは、システ
ム割込みはＳＭＩ（システム・マネジメント・インタラ
プト）と呼ばれている。ＳＭＩが発生すると、メモリ・
コントローラはＣＰＵ１０とＰＭメモリ１３とのコニュ
ニケーションを可能にし、ＳＭＩハンドラであるところ
のＰＭＣの実行が開始される。ＳＭＩハンドラ（ＰＭ
Ｃ）は、ＳＭＩの原因を突き止め、原因に応じた処理ル
ーチンにジャンプする。

【００１７】シリアル・ポート２４は、シリアル・ポー
ト・バッファ３４を介して１以上のＩ／Ｏデバイスと接
続される。それらのＩ／Ｏデバイスについては、ポート
２４に割り付けるＩ／Ｏ空間のベース・アドレスを、任
意に（例えば３Ｆ８（Ｈ）または２Ｆ８（Ｈ））に設定
することができる。

【００１８】ＲＴＣ２８とＣＯＭＳ３０は１つのチップ
に搭載されている。そのチップには、システムのパワー
がオフのときでも、リザーブ・バッテリー３６からパワ
ーが供給される。リザーブ・バッテリー３６はコイン・
バッテリーであってよい。

【００１９】ＲＯＭ３２には、ＢＩＯＳコードの他に、
ＰＭＣがストアされている。システムのＰＯＲ時に走る
ＰＯＳＴ（パワーオン・セルフ・テスト）によって、Ｐ
ＭＣはＲＯＭ３２からＰＭメモリ１３にロードされる。

【００２０】ＣＰＵ１０は、ＫＭＣ（キーボード／マウ
ス・コントローラ）３８を介して、マウス４２及びキー
ボード４４からの信号を受信する。本実施例では、キー
ボード４４のマトリックスをモニタするプロセッサ（サ
ブＣＰＵ４０）が、パワーマネジメント機能の一部も担
当している。サブＣＰＵ４０は、キーボード４４のマト
リックス、リッド４６、メインバッテリー４８をモニタ
し、それらデバイスに関して所定の状態が発生したこ
と、例えばホット・キーが押されたり、リッドが閉じら
れたり、メイン・バッテリー４８がロー・バッテリー状
態になったことを検出すると、信号線５０をアクティブ
にする。サブＣＰＵ４０はバス４１を介してもバス１４
と結ばれており、バス４１を通じてメインＣＰＵ１０と
の間でパワー・マネジメント（ハイバーネーションを含
む）に関する命令及びデータをやりとりする。

【００２１】サブＣＰＵ４０は、デバイスごとにパワー
オフしたり、あるいはシステム全体をパワーオフするこ
とを指示するために、パワー・コントロール・レジスタ
５４に信号を出力するが、その詳細は後で図２を参照し
て説明する。

【００２２】ＣＰＵ１０は、バス１４を介してＶＧＡチ
ップ５６と結ばれている。ＶＧＡチップ５６はディスプ
レイ・コントローラであり、ＶＲＡＭ５８の内容にした
がって情報が表示されるように、ＬＣＤＣ（ＬＣＤコン
トローラ）６０を通じてＬＣＤパネル６２を制御する。
あるいは、ＣＲＴ６６とＤＡＣ（デジタル・アナログ・
コンバータ）６４を含むディスプレイ・ユニットをシス
テムにオプションとして装着することもできるが、その
場合でも、ＣＲＴ６６への情報の表示はＶＧＡチップ５
６が制御する。

【００２３】システムには、外部記憶装置として、ハー
ド・ディスク装置６８とＦＤＣ（フロッピー・ディスク
・コントローラ）７０／ＦＤＤ（フロッピー・ディスク
・ドライブ）７２とが搭載されている。ハード・ディス
ク装置６８は、ハード・ディスク・ドライブ及びそれに
搭載されたハード・ディスクを含む概念であり、以下で
はハード・ファイルとも呼ぶ。ハイバーネーション・モ
ードに入るときにデータをストアするファイル（ハイバ
ーネーション・ファイル）はハード・ファイルに作られ
る。本発明によれば、ハード・ファイルが取り外し可能
（リムーバブル）であっても、ハイバーネーション／ウ
ェーク・アップをサポートすることが可能である。

【００２４】以上のハードウェア要素の他に、実際には
多くのＩ／Ｆ（インターフェース）が存在する（例え
ば、ハード・ファイル６８とバス１４の間には、バス・
トランシーバが存在する）けれども、それらは当業者に
は周知の事項であるので、説明を簡潔にする目的から、
図示を省略している。

【００２５】次に、図２を参照して、パワー・オン／オ
フ機構を説明する。メイン・バッテリーの出力はＤＣ／
ＤＣコンバータ７４を経て、システム全体を一度にパワ
ーオフすることのできるＦＥＴスイッチ７６に入力され
る。ＦＥＴ７６の出力は、メイン・メモリとＶＲＡＭに
対しては直接供給される。他方、ＬＣＤバックライト用
パワー入力端子に対しては、ＦＥＴスイッチ８０を介し
て、シリアル・ポート２４に直結されている内蔵モデム
に対してはＦＥＴスイッチ８１を介して、メインＣＰＵ
１０及びその他の周辺装置に対してはＦＥＴスイッチ７
８を介して、それぞれＦＥＴ７６の出力が供給される。

【００２６】それらＦＥＴスイッチの各々は、パワー・
コントロール・レジスタ５４の対応するビット・セルと
電気的に接続されている。したがって、サブＣＰＵ４０
がレジスタ５４にセットする値によって、ＦＥＴ７６、
７８、８０、８１のオン／オフが制御される。ハイバー
ネーション・モードに入るときは、ＰＭＣの指示を受け
てサブＣＰＵ４０がＦＥＴ７６をオフにする値を対応す
るビットにセットし、メイン・メモリとＶＲＡＭを含む
システム全体のパワーをオフにする。サスペンド・モー
ドに入るときは、ＰＭＣの指示を受けて、サブＣＰＵ４
０が、ＦＥＴ７６をオンにし、ＦＥＴ７８、８０、８１
をオフにする値をレジスタ５４にセットし、メイン・メ
モリとＶＲＡＭを除くシステムのパワーをオフにする。

【００２７】パワー・コントロール・レジスタ５４のク
リア端子とシステムのパワースイッチ８２とは電気的に
接続されている。したがって、ユーザがシステムのパワ
ースイッチをオンにしたときに発生する信号によって、
レジスタ５４の値はリセットされ、すべてのＦＥＴスイ
ッチがオンになり、システム全体にパワーが供給され
る。

【００２８】Ｂ．ハイバーネーション・ファイルの構造 図３に示すように、実施例では、ハイバーネーションを
実現するために、制御情報のブロックＡ、ファイル・ア
ロケーション情報のブロックＢ、ＰＭメモリ中の作業デ
ータのブロックＣ、ＶＲＡＭの内容のブロックＤ、及び
メイン・メモリの内容のブロックＥのための場所を、ハ
ード・ディスク上に確保する。制御情報は、後で詳述す
るように、システム・コンフィギュレーション情報やブ
ロックＢ〜Ｄの各々のスタート・アドレスなど、パワー
オン直後に必要となる情報である。作業データは、ハイ
バーネーションに必要なその他のデータであり、例え
ば、ハードウェア・コンテキスト情報（後述する）や種
々の制御フラグである。制御フラグの１例は、ハイバー
ネーション・モードに入るとき及びそこから出るときに
ブザーを鳴らすかどうかを選択するための、ユーザによ
ってその値が変更可能なフラグである。

【００２９】ブロックＡ〜Ｅは、物理的に一続きの領域
であってもよい。しかしながら、少なくともブロックＡ
は、ディスク上の固定された場所に存在する必要があ
る。そこで、実施例では、ブロックＡのみを、ハード・
ディスクの最も内側に定義されるＣＥシリンダ（リザー
ブされた、ユーザがアクセスできないシリンダ）の先頭
に配置する。要は場所が固定されていればよいのであっ
て、制御情報をＣＥシリンダの途中のセクタからストア
することも可能である。

【００３０】セクションＣで詳しく述べるように、ブロ
ックＢ〜Ｅは、ＯＳのファイル・システムを用いて、ハ
ード・ディスクのユーザ・パーティションに、ユーザ・
ファイルと同じ次元で、１つのファイルとして、その場
所が確保される。そのファイルの名前はリザーブされて
おり、本実施例ではＰＭ＿ＨＩＢＥＲ．ＢＩＮである。
ブロックＢ〜Ｅはそれぞれ可変長であり、ハイバーネー
ション・ファイルに実際にデータがストアされた時点
で、ブロックＣ〜Ｅのスタート・アドレスが決まる。通
常、ブロックＢ〜Ｅを構成するセクタは物理的にハード
・ディスク上でとびとびに存在する。セクタの接続情報
は、ハード・ディスク上のファイル・アロケーション情
報領域（ＯＳがＤＯＳの場合はＦＡＴ）にリストの形で
記録される。セクションＤで詳しく述べるが、ＰＭＣ
は、ＰＭ＿ＨＩＢＥＲ．ＢＩＮを構成するセクタの接続
情報を独自のアロケーション情報に変換して、ブロック
Ｂにストアする。

【００３１】Ｃ．ハイバーネーション・ファイルの生成 図４乃至図６を参照して、本発明によるハイバーネーシ
ョン・ファイルの作成を説明する。

【００３２】本発明では、ＯＳファイル・システムを利
用して、ハード・ファイルなどのブロック・デバイスの
ユーザ・パーティションにハイバーネーション・ファイ
ルを設ける。そのために、ファイル作成ユーティリティ
（例えば実行可能プログラム（．ＥＸＥファイル）であ
る）を用意して、ハイバーネーション・ファイルを作成
する。しかしながら、ブロック・デバイスが複数存在す
るとき、必ずしもＰＭＣがそのすべてのデバイスに直接
（ＯＳ管理下のドライバ／ＢＩＯＳを経由しないで）ア
クセス可能とは限らない。なぜなら、ユーティリティか
らは論理的に同じドライブに見えても、Ｉ／Ｆ（ハード
ウェア）が適当でない等の理由で、ＰＭＣが直接アクセ
スできない場合があるからである。

【００３３】図４の例だと、ＯＳファイル・システム
は、リムーバブル・ディスク（光ディスク、ＳＳＦ（ソ
リッド・ステート・ファイル）、ＳＲＡＭカードな
ど）、ネットワーク・ドライブ（リモート・ファイ
ル）、ＲＡＭディスク、圧縮パーティション、ＳＣＳＩ
ドライブであるハード・ファイル１、及びＩＤＥドライ
ブであるハード・ファイル２のパーティション１、２、
３に対してアクセス可能であり、それらはユーティリテ
ィにとって同等の論理ドライブである。

【００３４】それらのドライブについて説明すると、ま
ず、ネットワーク・ドライブは、ネットワークを介して
接続された異なるシステムのドライブであり、ＰＭＣが
ハイバーネーション／ウェーク・アップのためのデータ
転送を行うためにアクセスすることが不可能である。Ｒ
ＡＭディスクは仮想的なドライブであり、ＰＭＣがアク
セスできるようなＩ／Ｆは用意されない。（そもそもＲ
ＡＭディスクは揮発性であるから、ハイバーネーション
・モードの間、データを保持することができない。）

【００３５】圧縮パーティションは、圧縮されたデータ
をストアするドライブであり、特別なアルゴリズムを持
った対応するドライバが、当該ドライブに書き込まれる
データを圧縮し、あるいは読み出されるデータを伸長す
るものである。ＰＭＣは、その圧縮／伸長アルゴリズム
を利用することができない。なぜなら、その圧縮パーテ
ィションに対応するドライバは、ＯＳ管理下でのみ動作
するからである。したがって、圧縮パーティションはハ
イバーネーション・ファイルの作成に不適当である。ま
た、ＰＭＣが直接アクセスできるハード・ファイル用Ｉ
／ＦとしてＩＤＥドライバしか用意されていなければ、
ＰＭＣはハード・ファイル１にアクセスできない。

【００３６】ハード・ファイル２に作られたパーティシ
ョン４は隠しパーティションである。また、パーティシ
ョン５は、ＯＳにサポートされていないフォーマットの
ドライブである。例えば、ＯＳがＤＯＳであるとき、Ｏ
Ｓ／２のＨＰＦＳフォーマットはサポートされない。
（ＯＳ／２は、インターナショナル・ビジネス・マシー
ンズ・コーポレーションの商標である。）これらパーテ
ィション４、５は、ＰＭＣにとってアクセス可能であっ
ても、ＯＳファイル・システムにとってはアクセス不可
能である。

【００３７】それらのドライブの中には、ユーティリテ
ィがＯＳファイル・システムに対して問い合わせること
によって、ハイバーネーション・ファイル作成に不適当
であることが判るものがある。図４の例では、ネットワ
ーク・ドライブがそうである。しかしながら、ユーティ
リティにとって、その他のドライブに対するＰＭＣのア
クセス可能性は不明である。

【００３８】ドライブに割り当てられるドライブ・レタ
ーでもってユーティリティがハイバーネーション・ファ
イル作成ドライブを特定することが考えられる。しかし
ながら、ドライブ・レターは、ドライブをサポートする
ドライバがインストールされる順序によって異なる。ま
た、ブート可能なドライブが複数ある場合には、割り当
てられるドライブ・レターは、ブートするドライブがど
れかによって異なってくる。したがって、ユーティリテ
ィがドライブ・レターを使って固定的にドライブを特定
することができない。一方、ＰＭＣもまた、ドライブと
ドライブ・レターの対応関係を知ることができない。

【００３９】本発明は、ＰＭＣがアクセスでき、ユーテ
ィリティがハイバーネーション・ファイルを作るのに適
したドライブを、次のようにして判別する。

【００４０】まず、図５を参照して、ＰＯＲ時に行われ
るシステムの動作を説明する。パワースイッチがオンさ
れたり、あるいはシステムがリセットされると、ＰＯＳ
Ｔプログラムが走る（ステップ５０２）。ＰＯＳＴがＰ
ＭＣをＰＭメモリにロードし終わると、一時的にＰＭＣ
が実行され、ＰＭＣがアクセス可能なドライブの各々
で、ハイバーネーション・ファイル（ＰＭ＿ＨＩＢＥ
Ｒ．ＢＩＮ）を探す（ステップ５０３）。探索が終了す
ると、再びＰＯＳＴが実行され、残りの処理を行った
後、ノーマル・ブートあるいはウェーク・アップのため
のブートの手順に入る（ステップ５０４、５０５）。

【００４１】次に、図６を参照して、ハイバーネーショ
ン・ファイル作成ユーティリティが実行するステップを
述べる。ユーザがコマンドをキー・インしたり、グラフ
ィカル・ユーザ・インターフェースを介して指示を与え
ることによって、ハイバーネーションがイネーブルされ
ると、ファイル作成ユーティリティの実行が開始される
（ステップ６０１）。ステップ６０２で、ユーティリテ
ィは、ＢＩＯＳをコールして、ハイバーネーション・フ
ァイルに必要とされるサイズ（メイン・メモリ、ＰＭメ
モリの作業データ領域、及びＶＲＡＭのサイズの合計）
を知る。

【００４２】ステップ６０３では、ＰＭＣに対し、上記
必要サイズ以上のサイズを持ったハイバーネーション・
ファイル（ＰＭ＿ＨＩＢＥＲ．ＢＩＮ）がステップ５０
３での探索により見つかったかを尋ねる。そのようなフ
ァイルが存在すれば、データをストアするのにそれを使
えばよいので、以後のステップを打ち切る。

【００４３】ＰＭＣの返答が否定的であった場合は、ネ
ットワーク・ドライブのように不適当であることがＯＳ
ファイル・システムに問い合わせることによりわかるド
ライブを除き、ユーティリティがアクセス可能なドライ
ブの各々について、以下のステップを実行する。

【００４４】まず、選んだドライブのサイズが、上記必
要サイズ以上か否かを判断する（ステップ６０６）。判
断結果が肯定的であるならば、ＯＳファイル・システム
を使って、そのドライブにリザーブされた名前を持つ小
さなファイルを一時的に作成し、一時ファイルが作られ
たことをＰＭＣに知らせる（ステップ６０７）。その一
時ファイルの名前はＰＭ＿ＨＩＢＥＲ．ＢＩＮであって
もよいし、その他の名前であってもよい。作るファイル
のサイズは０であってもよい。

【００４５】ユーティリティから知らせを受けたＰＭＣ
は直ちにその一時ファイルを読むことを試み、成功した
場合にはユーティリティにコンファメーションを送る。
ＰＭＣからコンファメーションを受け取った場合、その
ドライブはＰＭＣがアクセスでき、かつサイズ的にも十
分である。したがって、ユーティリティは、まずその一
時ファイルを削除し、しかる後、上記必要サイズと同じ
サイズを持ち、名前がＰＭ＿ＨＩＢＥＲ．ＢＩＮである
ハイバーネーション・ファイルを、ＯＳファイル・シス
テムを用いてそのドライブに作成する（ステップ６０
９）。

【００４６】ＰＭＣからコンファメーションが来なかっ
た場合には、一時ファイルを削除し（ステップ６１
１）、次に選択したドライブについてステップ６０６、
６０７、６０８を繰り返す。ドライブのサイズが不十分
である場合には、ステップ６０７、６０８、６１１をス
キップする。どのドライバについてもＰＭＣからコンフ
ァメーシを受け取ることができない場合には、ハイバー
ネーションが実行不可能であることを、ブザーを鳴らし
たり、あるいはメッセージを表示するなどの手段によ
り、ユーザに知らせ、一連の動作を終える（ステップ６
１４）。

【００４７】以上の例では、ハイバーネーション・ファ
イルを作成するのに適当なドライブが見つかると、直ち
にそのドライブにハイバーネーション・ファイルを作成
した。これの変形例として、すべての論理ドライブにつ
いてハイバーネーション・ファイル作成の適否をチェッ
クした後、ユーザに対して適当であるドライブを提示す
るようにしてもよい。その場合には、ユーザに対して、
提示されたドライブを選択するようにプロンプトし、ユ
ーザが選択したドライブにハイバーネーション・ファイ
ルを作成する。

【００４８】 Ｄ．ストア／リストア・シークエンスの概要 図７を参照しつつ、ハイバーネーション・モードに入る
とき及びそこから出るときのストア／リストア・シーク
エンスの概要を説明する。図示したステップ７０１から
７０８までの処理、及びステップ７１３から７１９まで
の処理は、ＰＭメモリのＰＭＣをメインＣＰＵが実行す
ることによって行われる。

【００４９】まず、ストア・シークエンスについて述べ
る。図１に示したように、サブＣＰＵ４０によって所定
の状態の発生（例えば、ホット・キーが押されたり、ロ
ー・バッテリー状態になったこと）が検出されると、ト
ラップ・ロジック１６からメインＣＰＵ１０に対してシ
ステム割込み信号が送られる。これをトリガーとして、
現在実行中のタスクは中断され、システムの動作の支配
権はＯＳまたはアプリケーションからＰＭＣ（トラップ
・ハンドラ）に移る。

【００５０】ＰＭＣは、システム割込みの原因を分析
し、信号線５０を通じて知らされる外部事象が原因であ
ると判断したときには、ハイバーネーション・モードに
入るべく、ストア動作実行ルーチンにジャンプする。

【００５１】まず、ＰＭＣは、Ｉ／Ｏデバイスのアクテ
ィビィティの有無をチェックする（ステップ７０１）。
アクティビィティが存在するとき（例えばＤＭＡが行わ
れているとき）には、所定時間（例えば１０ｍｓｅｃ）
経過後、再度アクティビィティをチェックすることを繰
り返し、Ｉ／Ｏアクティビィティが検出されなくなるま
で待つ。

【００５２】Ｉ／Ｏアクティビィティが検出されないと
き、ＰＭＣは、まずハードウェア・コンテキスト情報を
ＰＭメモリにセーブし、次にハードウェア・コンテキス
ト情報を含む作業データ全体をＰＭメモリからハード・
ディスク装置にセーブする（ステップ７０２）。ハード
ウェア・コンテキスト情報の代表例は、ＣＰＵ、割込み
コントローラ、ＤＭＡコントローラ、ビデオ・コントロ
ーラ等の各チップのレジスタの値や、タイマーのカウン
ト値である。

【００５３】ステップ７０３で、ＰＭＣは、ＶＲＡＭの
オリジナル・データをハード・ディスク装置に転送す
る。このとき、ＶＲＡＭのデータを圧縮してからハード
・ディスクにストアしてもよい。ステップ７０４では、
ハイバーネーションのためのセーブ動作中であることを
示すアイコンのイメージをＶＲＡＭに書き込んで、ディ
スプレイ装置に表示する。

【００５４】アイコンを表示している間に、ＰＭＣは、
メイン・メモリのオリジナル・データをハード・ディス
ク装置に転送する（ステップ７０５）。このとき、メイ
ン・メモリのデータを圧縮してからハード・ディスクに
ストアしてもよい。ステップ７０６では、システム・コ
ンフィギュレーション情報をＣＭＯＳからハード・ディ
スク装置にセーブする。システム・コンフィギュレーシ
ョン情報の代表例は、システム（ポータブル・コンピュ
ータ）本体に接続されているオプショナル・デバイスの
タイプ及び個数並びにメイン・メモリのサイズである。

【００５５】ステップ７０７で、ＰＭＣは、以上のシー
クエンスを経てきたことを示すハイバーネーション・シ
グニチャをセットする。ハイバーネーション・シグニチ
ャは、２バイトの情報であり、図の領域Ａにストアされ
る制御情報の１アイテムである。

【００５６】最後に、ＰＭＣはサブＣＰＵに対してコマ
ンドを送り、システムのパワーをオフにする（ステップ
７０８）。

【００５７】次に、リストア・シークエンスを説明す
る。システムのパワーがオンになると、メインＣＰＵ
は、ＲＯＭにストアされているＰＯＳＴ（パワー・オン
・セルフ・テスト）プログラムを実行する（ステップ７
１２）。ＰＯＳＴは次のことを行う。

【００５８】（ｉ）パワーオフの間にメモリが増設され
たり、あるいはＦＤＤの数が変更されたりして、システ
ム・コンフィギュレーションが変更されていた場合に
は、ＰＯＳＴがこのことを検出して、直接的に、あるい
はセット・アップ・プログラムを使って間接的に、ＣＭ
ＯＳのシステム・コンフィギュレーション情報を書き換
える。

【００５９】（ｉｉ）ＦＤＤに関連する動作として、Ｆ
ＤＤ／ＦＤＣが正常に動作するか、ハイバーネーション
・ウェーク・アップよりも優先してＦＤＤからブートす
る必要があるのか、ＦＤＤが取り外されて他のデバイス
やユニットが装着されていないか、などのチェックを行
う。

【００６０】（ｉｉｉ）ＰＭＣをＲＯＭからＰＭメモリ
に転送する。

【００６１】（ｉｖ）ハイバーネーション・シグニチャ
のチェックを行う。

【００６２】ＦＤＤからブートする必要がある場合、及
びステップ７０１〜７０８を経てパワーオフされたので
はない場合には、システム動作の支配権がＰＭＣに移る
ことなしに、ノーマル・ブートのための手順に入る。Ｆ
ＤＤ／ＦＤＣが正常に動作しないなど、ハードウェア・
エラーを検出したときには、システムがストップする。

【００６３】このように、本発明では、ハイバーネーシ
ョン・シークエンスを経たか否かという履歴情報をハー
ド・ディスク装置だけに残し、システムの他の要素には
残さない。ＰＯＲ時に、ＰＯＳＴは、ハード・ディスク
装置の履歴情報に基づいて、ハイバーネーション・ウェ
ーク・アップかノーマル・ブートかを判断する。したが
って、取り外し可能ハード・ディスク装置を持ち運び、
ストア動作が行われたマシンと同様の機能を備えた他の
マシンでタスクを再開することが可能になる。即ち、凍
結されたシステム環境を自由に移動させることができ
る。

【００６４】ハイバーネーション・シグニチャ、したが
ってハイバーネーション・コンテキストの存在が確認さ
れると、システムの支配権はＰＯＳＴからＰＭＣに移
る。まず、ＰＭＣは、ハード・ディスクとＣＭＯＳのシ
ステム・コンフィギュレーション情報を比較する（ステ
ップ７１３）。不一致が検出されたときには、アイコン
等によりエラー・メッセージを表示し、ユーザに対し
て、現在のハイバーネーション・シグニチャを無効にす
ること、あるいはパワーをオフにして変更前のシステム
・コンフィギュレーションを回復することの何れかを選
択するようにプロンプトする（ステップ７１４）。な
お、システム・コンフィギュレーションの回復をプロン
プトするときには、変更前のシステム・コンフィギュレ
ーションを提示して、ユーザをガイドしてもよい。

【００６５】ハード・ディスク装置が取り外し可能であ
るときには、ハード・ディスクにデータをセーブしたと
きの環境（第１の環境）とウェーク・アップのときの環
境（第２の環境）が異なる可能性が高い。例えば、第２
の環境の方がメイン・メモリのサイズが小さいことがあ
る。また、第１の環境ではＩ／Ｏデバイスのベース・ア
ドレスが特定の値であることを要求するアプリケーショ
ンが走っていたのに、第２の環境ではその値になってい
ないことがある。また、第１の環境ではフロッピー・デ
ィスクにアクセスするアプリケーションを実行していた
のに、第２の環境ではフロッピー・ディスク・ドライブ
が１台もないこともある。以上のような場合には、ウェ
ーク・アップ自体が不可能であったり、再開されたタス
クによってデータが破壊されるなどの不都合が生じる。
したがって、システム・コンフィギュレーションをチェ
ックする機能は重要である。

【００６６】ウェーク・アップできる環境にあることが
確認されたとき、ＰＭＣは、リストア（ウェーク・アッ
プ）中であることを示すアイコンのイメージをＶＲＡＭ
に書き込んで、ディスプレイ装置に表示する（ステップ
７１５）。ハイバーネーション・アイコンを表示してい
る間に、ＰＭＣは、メイン・メモリのオリジナル・デー
タをハード・ディスクからリストアする（ステップ７１
６）。その後、アイコンを消して、ＶＲＡＭのオリジナ
ル・データをハード・ディスクからリストアする（ステ
ップ７１７）。ステップ７１８では、ハードウェア・コ
ンテキスト情報を含む作業データをＰＭメモリにリスト
アし、ハードウェア・コンテキスト情報はそこからさら
にＩ／ＯデバイスやＣＰＵのレジスタなどの宛先へリス
トアする。最後に、ＰＭＣは、ＦＤＤチェンジ・ライン
・エミュレーションのためのセッティングを行う（ステ
ップ７１９）。以上のシークエンスの後、システムの支
配権はＯＳあるいはアプリケーションに移り、中断時点
からタスクの実行を再開する。

【００６７】Ｅ．ハイバーネーション・ファイルへのセ
ーブ／リストア動作の詳細 図８を参照して、ハイバーネーション・ファイル（ＰＭ
＿ＨＩＢＥＲ．ＢＩＮ）へのデータのセーブ動作（図７
のステップ７Ｏ２、７０３、７０５、７０６、７０７）
をより具体的に説明する。

【００６８】まず、ＰＭＣは、ハードウェア・コンテキ
スト情報をメモリのＰＭＣ領域にストアする（ステップ
８０１）。このように、最初にハードウェア・コンテキ
スト情報をセーブしておけば、後のセーブ動作をやりや
すくするためにハードウェア・コンテキストを変更する
ことが可能になる。

【００６９】ステップ８０２では、ハード・ディスクの
マスター・ブート・レコード（ＭＢＲ）にアクセスし、
ハード・ディスク装置のパーティション情報（各パーテ
ィションのスタート・アドレスとサイズ）を獲得する。
ＭＢＲは、ハード・ディスクの最も外側に定義されるシ
リンダであり、リザーブされた、ユーザがアクセスでき
ないシリンダである。

【００７０】ステップ８０３で、ＰＭＣは、サイズが所
定値を下回るパーティションを除いた各パーティション
のルート・ディレクトリのアドレスを獲得する。アドレ
ス算出方法は公知であるので、詳しくは述べないが、例
えばＯＳがＤＯＳであるときは、パーティションの先頭
近くにあるバイオス・パラメータ・ブロック（ＢＰＢ）
を参照して、そのパーティションのルート・ディレクト
リのアドレスを算出する。

【００７１】ステップ８０４では、アドレスを算出した
ディレクトリに順次アクセスし、リザーブされているフ
ァイルの名前（ＰＭ＿ＨＩＢＥＲ．ＢＩＮ）を探す。も
し何れのディレクトリにおいてもＰＭ＿ＨＩＢＥＲ．Ｂ
ＩＮが見つからなかったときには、ハイバーネーション
の実行を拒否し、そのことをブザーを鳴らしたりメッセ
ージを提示するなどの手段でユーザに知らせる。

【００７２】ＰＭ＿ＨＩＢＥＲ．ＢＩＮが見つかったと
きは、そのファイル・アロケーション・リストを追跡す
る（ステップ８０５）。図９は、ＯＳがＤＯＳであっ
て、ハード・ディスクのフォーマットが４セクタを１ク
ラスタとするときのファイル・アロケーション・リスト
を、ＰＭ＿ＨＩＢＥＲ．ＢＩＮがクラスタ１００から始
まりクラスタ１４９まで続くセクタ・ブロックと、クラ
スタ５００から始まりクラスタ５４９まで続くセクタ・
ブロックと、クラスタ３００から始まりクラスタ３９９
まで続くセクタ・ブロックとに分かれている場合を例に
とって示したものである。ルート・ディレクトリのＰＭ
＿ＨＩＢＥＲ．ＢＩＮのエントリには、最初のクラスタ
番号１００が記述されている。周知のように、クラスタ
に１対１に対応してＦＡＴ（ファイル・アロケーション
・テーブル）が設けられており、ＦＡＴには後続のクラ
スタ番号（したがってＦＡＴ番号）またはファイルの最
後を示す特別な番号が記述されている。ステップ８０５
で、ＰＭＣは、ハード・ディスクに１回以上アクセスし
て、２００個のＦＡＴのリストを追跡することになる。

【００７３】このようにして獲得したファイル・アロケ
ーション情報を、ステップ８０６では、ストア／リスト
アに適した独自のアロケーション情報に変換する。図１
０は、その変換後の情報のフォーマットを示す。図示し
た例は図９に対応しており、ＰＭＣは、一続きのセクタ
・ブロックごとにその先頭のセクタ・アドレス（ディス
ク上の物理的な先頭セクタ・アドレスからの相対アドレ
ス）と長さ（セクタ数）を記録した８バイトのデータを
生成する。変換後のアロケーション情報は一旦ＰＭメモ
リの作業データ領域にバッファされる。

【００７４】再び図８を参照するに、ステップ８０７
で、ＰＭＣは、ＰＭ＿ＢＩＢＥＲ．ＢＩＮのファイル・
サイズが、現在搭載されているＶＲＡＭ、メイン・メモ
リ及びＰＭメモリの作業データ領域のサイズの合計をサ
ポートできるか否かをチェックする。例えば、ハイバー
ネーション・ファイルを生成した後で、メイン・メモリ
を増設した場合には、すべてのデータをセーブすること
ができない。そこで、ファイル・サイズが十分でないと
きは、ハイバーネーションの実行を拒否し、そのことを
ブザーなどの手段を使ってユーザに知らせる。

【００７５】ファイルが十分に大きいときは、ステップ
８０６で生成されたアロケーション情報それ自身を使っ
て、アロケーション情報をＰＭメモリからハイバーネー
ション・ファイルにセーブする（ステップ８０８）。そ
の後、作業データ、ＶＲＡＭの内容、メイン・メモリの
内容を、それぞれハイバーネーション・ファイルにセー
ブする（ステップ８０９〜８１１）。それらデータをハ
ード・ディスクに転送する際にも、ＰＭメモリ中のファ
イル・アロケーション情報が参照される。

【００７６】最後に、制御情報を作成し、ハード・ディ
スクの制御情報領域（図３の領域Ａ）にセーブする（ス
テップ８１２、８１３）。制御情報のアイテムは、図３
に示したブロックＢ、Ｃ、Ｄそれぞれのスタート・アド
レス、ＣＭＯＳ中にある現在のシステム・コンフィギュ
レーション情報、及びハイバーネーション・シグニチャ
である。そのうち、システム・コンフィギュレーション
情報には、デバイスのベースＩ／Ｏアドレス、メイン・
メモリのサイズ、及びデバイス・コンフィギュレーショ
ン（デバイスのタイプと個数）が含まれる。このうち、
ベースＩ／Ｏアドレスは、例えばシリアル・ポートに接
続されているデバイスの各々について、そのベース・ア
ドレスが３Ｆ８（Ｈ）または２Ｆ８（Ｈ）のどちらであ
るかを示す。

【００７７】次に、図１１を参照して、ハイバーネーシ
ョン・ファイル（ＰＭ＿ＨＩＢＥＲ．ＢＩＮ）からのデ
ータのリストア動作（図７のステップ７１３、７１６、
７１７）をより具体的に述べる。

【００７８】ハイバーネーション・ファイルのハード・
ディスク上の位置を知るために、ＰＭＣは、まず、ＣＥ
シリンダの制御情報領域にアクセスし、そこにある制御
情報を読む（ステップ１１０１）。制御情報領域のアド
レスは固定されているので、直ちにアクセスすることが
できる。ステップ１１０２では、制御情報に含まれるシ
ステム・コンフィギュレーション情報を、ウェーク・ア
ップ・マシンのＣＭＯＳ中のシステム・コンフィギュレ
ーション情報と比較する。

【００７９】ステップ１１０３で、ＰＭＣは、制御情報
に含まれるスタート・アドレスを使って、ハード・ディ
スク上のファイル・アロケーション情報ブロックにアク
セスし、そこにあるファイル・アロケーション情報をＰ
Ｍメモリにリストアする。そのファイル・アロケーショ
ン情報を用いて、ＰＭＣは、まずメイン・メモリの内容
をリストアし、その後で、ＶＲＡＭの内容をリストアす
る（ステップ１１０４、１１０５）。これらのステップ
では、制御情報領域に含まれるメイン・メモリ・ブロッ
ク及びＶＲＡＭブロックのスタート・アドレスも用いら
れる。最後に、ハード・ディスク上の制御情報を無効に
して、リストア動作が完了する（ステップ１１０６）。
ハイバーネーション・シグニチャも無効になるので、そ
の後で再びハイバーネーション・モードに入ることのな
い限り、パワーオンすれば通常の手順でブートされるこ
とになる。

【００８０】なお、説明を省略したが、実際には、図８
のステップ８１０と８１１の間、及び図１１のステップ
１１０３と１１０４の間には、ハイバーネーション・ア
イコンを表示するステップがあり、図１１のステップ１
１０５と１１０６の間には、Ｈ／Ｗコンテキスト情報を
リストアするステップがあることに注意されたい。

【００８１】ハイバーネーション・ファイルを構成する
セクタのハード・ディスク上での位置情報は、他のユー
ザ・ファイルと同様に、ＯＳのファイル・システムによ
って、複雑なリストの形で管理される。そこで、本発明
は、ハイバーネーション・ファイルへのデータ転送を開
始する前に、それらセクタの位置情報を獲得するべく、
ＯＳまたはドライバの管理する複雑なリストにアクセス
し、それを独自のアロケーション情報に変換し、バッフ
ァ（ＰＭメモリ）に入力する。そして、ＶＲＡＭやメモ
リからハード・ディスク装置にデータを転送するとき
は、ファイルのセクタ位置を知るために専らその独自の
アロケーション情報を参照する。したがって、ハード・
ディスクへのデータ転送中は、ハード・ディスク上のＦ
ＡＴ領域などのファイル・アロケーション情報領域へア
クセスしなくてよく、セーブ動作を高速化することがで
きる。

【００８２】また、本発明では、セーブ動作を行うとき
に作成した独自のハイバーネーション・ファイルについ
てのアロケーション情報をハイバーネーション・ファイ
ルの一部に書き込み、かつそのスタート・アドレスをハ
ード・ディスク上の固定されたアドレスにあるブロック
に書き込んでいる。ハード・ディスク装置からＶＲＡＭ
やメモリにデータを転送するときには、ファイルを構成
するセクタの位置を知るためにそのファイル中にストア
されていたアロケーション情報を参照する。したがっ
て、ハード・ディスクからのデータ転送中は、ハード・
ディスク上のＦＡＴ領域などのファイル・スペース・ア
ロケーション情報領域へアクセスしなくてよい。このよ
うにして、ウェーク・アップ時において、ハイバーネー
ション・ファイルのアロケーション情報を獲得するため
のハード・ディスクへのアクセス頻度を最小限に留める
ことができ、リストア動作を高速化することができる。

【００８３】Ｆ．アイコン表示動作 図１２を参照して、アイコン表示に関係する動作（図７
のステップ７０３〜７０５及びステップ７１５〜７１
７）をより具体的に述べる。

【００８４】本発明では、メイン・メモリの内容とＶＲ
ＡＭの内容を分けて管理する。ハイバーネーション・モ
ードに入るとき、ＰＭＣは、先に、ＶＲＡＭの内容をハ
イバーネーション・ファイルにセーブする（ステップ１
２０１）。ＶＲＡＭのオリジナル・データを保存した
後、ＶＧＡチップ（ビデオ・コントローラ）をグラフィ
ックス・モードにセットし、アイコンのイメージをＶＲ
ＡＭに書き込んでシステム本体に接続されたディスプレ
イ装置に表示する（ステップ１２０３、１２０４）。メ
イン・メモリからハード・ディスクへのデータ転送の
間、そのアイコンは表示され続ける。

【００８５】ウェーク・アップするときは、ＶＧＡチッ
プをグラフィックス・モードにセットし、アイコンのイ
メージをＶＲＡＭに書き込んでディスプレイ装置に表示
する（ステップ１２０５、１２０６）。アイコンは、ハ
ード・ディスクからメイン・メモリへのデータ転送の
間、表示され続ける（ステップ１２０７）。ＶＲＡＭの
オリジナル・データのリストアはその後で行う（ステッ
プ１２０８）。

【００８６】ＶＲＡＭがアクセスされる期間（ステップ
１２０３、１２０８）は、アイコンは表示されない。し
かしながら、一般に、ＶＲＡＭにアクセスする期間は、
メイン・メモリにアクセスする期間（ステップ１２０
４、１２０８）に比べて十分に短い。ステップ１２０
３、１２０８でアイコンが表示されないのは一瞬であ
り、実際上の不都合ない。

【００８７】図１３は、ステップ１２０３で表示される
スクリーンの１例を示す。アイコン１０１はシステムを
表しており、アイコン１０２はハード・ディスク装置を
表している。また、アイコン１０３は、データ転送の向
きを表している。それらアイコンはアイコン・フレーム
１０４、１０５によって囲まれている。アイコン・フレ
ーム１０４の内側の領域１０６、及び１０５の内側の領
域１０７の色は、背景１０８と異なる色である。

【００８８】図１４は、図１２のステップ１２０８で表
示されるスクリーンの１例を示す。アイコン１０１、１
０２の位置が入れ替わっていることを除き、図１３と同
じデザインである。

【００８９】図１５を参照して、図１２のステップ１２
０３、１２０６に共通するアイコン描画ステップを具体
的に説明する。まず、ＰＭＣは、ＶＲＡＭ全体に背景色
のデータをセットして、スクリーンを背景色で埋める
（ステップ１５０１）。次に、アイコン・フレームの内
側の領域１０６、１０７を背景色とは異なる色で塗る
（ステップ１５０２）。図１３、１４に示すように、領
域１０６、１０７は単純な矩形なので、プログラム（Ｐ
ＭＣ）がスクリーン上でのそれらの位置を指示し、中を
塗り潰すことは簡単である。ステップ１５０３、１５０
４では、アイコン１０１、１０２、１０３のイメージ・
データをＰＭメモリから読み、それをＶＲＡＭにセット
する。アイコン・イメージはデータ量が少ないので、予
めＲＯＭにストアしておき、ＰＯＲ時にＰＭメモリに書
き込むようにしている。

【００９０】ハイバーネーション・アイコンは静止画で
あってよいが、ハード・ディスクとメイン・メモリの間
のデータ転送時に定期的にＶＲＡＭにアクセスし、その
内容を書き直すことにより、ハイバーネーション・アイ
コンの表示を時間とともに変化させてもよい。例えば、
矢印アイコン１０３を点滅させたり、セーブまたはリス
トアされたデータ量を示すイメージをシステム・アイコ
ン１０１に付け加えることが可能である。

【００９１】以上のように、本発明では、メイン・メモ
リ・データのブロックとＶＲＡＭデータのブロックを分
けて管理する。そして、ハイバーネーション・モードに
入るときにはまずＶＲＡＭのオリジナル・データをスト
アし、その後でメイン・メモリのオリジナル・データを
ストアする。また、ウェーク・アップのときは、まずメ
イン・メモリのオリジナル・データをリストアした後
で、ＶＲＡＭのオリジナル・データをリストアする。即
ち、セーブ動作時とリストア動作時とでＶＲＡＭとメイ
ン・メモリへのアクセス順序を変える。

【００９２】もし、メイン・メモリ・データとＶＲＡＭ
データのブロックを区別して管理しないならば、先にＶ
ＲＡＭの内容をセーブしてからメイン・メモリをセーブ
する場合、ウェーク・アップ時にＶＲＡＭの内容をメイ
ン・メモリの内容よりも先にリストアしなければならな
い。したがって、ハイバーネーション・モードに入ると
きにアイコンを表示できても、ウェーク・アップ時には
アイコンを表示することができない。逆に、先にメイン
・メモリの内容をセーブしてからＶＲＡＭの内容をセー
ブすると、今度はハイバーネーション・モードに入ると
きにアイコンを表示できない。

【００９３】したがって、ハイバーネーション・モード
に入るときとウェーク・アップのときの両方でＶＲＡＭ
のオリジナル・データを破壊することなしにアイコンを
表示するためには、本出願明細書で提唱するように、メ
イン・メモリ・データのブロックとＶＲＡＭデータのブ
ロックを分けて管理し、セーブ動作時とリストア動作時
とでＶＲＡＭとメイン・メモリへのアクセス順序を変え
ることが肝要である。

【００９４】 Ｇ．ＦＤＤチェンジ・ライン・エミュレーション 図１６乃至図２２を参照して、ＰＭＣがサポートするＦ
ＤＤチェンジ・ライン・エミュレーションを説明する。

【００９５】図１６は、図１の中から、ＦＤＤチェンジ
・ライン・エミュレーションに関係するハードウェア要
素を抽出して示したものである。図１に示されていなか
った要素は、ＦＤＤに挿入されているＦＤ（フロッピー
・ディスク）９４、ＦＤＤとＦＤＣの間のチェンジ・ラ
イン９２、ＦＤＣ内のチェンジ・ライン・ステータス・
レジスタ９０及びトラップ・ロジック内のモニタすべき
アドレスをストアするトラップ・レジスタ９６である。

【００９６】フロッピー・ディスクに関しては、通常、
過去にそのフロッピー・ディスクにアクセスしたか否か
によって、アクセス方法が異なってくる。既に過去にア
クセス（読み／書き）があった場合、そのときに読んだ
ファイル・アロケーション情報（ＯＳがＤＯＳの場合に
はＦＡＴ）がＯＳ管理下の所定のメモリ・アドレスにセ
ーブされる。したがって、アロケーション情報をあらた
めてフロッピー・ディスクから読む必要がない。このた
め、２回目以後のフロッピー・ディスクへのアクセスが
高速化される。

【００９７】一般に、メイン・メモリにあるフロッピー
・ディスクのアロケーション情報が有効であるか否か
は、次のような機構によって判別される。ＦＤＤとＦＤ
Ｃを結ぶチェンジ・ラインは、ＦＤＤへのフロッピー・
ディスクの着脱を監視する専用の信号線であり、システ
ムのパワーがオンされたときに自動的にアクティブにな
る。そして、ＰＯＳＴがＦＤＣを介してＦＤＤにアクセ
スし、そこにフロッピー・ディスクがあることを検出し
たときには自動的にインアクティブになり、フロッピー
・ディスクが検出されなかったときはアクティブのまま
である。また、フロッピー・ディスクが挿入されるとア
クティブになり、挿入されたフロッピー・ディスクへの
実際のアクセスがあると、自動的にインアクティブにな
る。フロッピー・ディスクがイジェクトされると再びア
クティブに戻る。実施例では、ハイ状態がアクティブに
対応し、ロー状態がインアクティブに対応する。

【００９８】チェンジ・ラインのステータスはフラグに
反映される。Ｉ／Ｏアドレス３Ｆ７（Ｈ）を割り振られ
たチェンジ・ライン・ステータス・レジスタ（図１６の
レジスタ９０）のビット７がそのフラグ（チェンジ・ラ
イン・ステータス・フラグ）であり、値が１のときアク
ティブであることを示し、値が０のときインアクティブ
であることを示す。

【００９９】ＦＤＣに直接アクセスするのは、ＢＩＯＳ
またはドライバ（例えば、ＯＳがＤＯＳのときはＢＩＯ
Ｓ、ＯＳがＯＳ／２のときはドライバ）である。ＢＩＯ
Ｓ／ドライバは、チェンジ・ライン・ステータス・レジ
スタの内容を読んで、そのビット７が１のとき、メイン
・メモリの中のフロッピー・ディスクのアロケーション
情報を無効化（フラッシュ）し、新たにフロッピー・デ
ィスクのファイル・アロケーション情報を読み出す。

【０１００】さて、ハイバーネーション・モードに入る
時点でフロッピー・ディスクがＦＤＤに挿入されてお
り、かつ既にそれへのアクセスも行われていた場合、そ
のフロッピー・ディスクのファイル・アロケーション情
報がハード・ディスクにセーブされ、それがそのままウ
ェーク・アップ時にメモリにリストアされる。

【０１０１】そこで、ハイバーネーション・モード中に
フロッピー・ディスクの交換が行われた場合を考える
と、ＰＯＳＴはＦＤＤにフロッピー・ディスクがあるこ
とを検出するので、ウェーク・アップ・シークエンスが
終了した時点では、チェンジ・ライン信号はインアクテ
ィブになっている。したがって、ＢＩＯＳ／ドライバ
は、リストアされた古いフロッピー・ディスクのファイ
ル・アロケーション情報を有効であると判断して、その
情報を用いて現在挿入されているフロッピー・ディスク
にアクセスし、誤ったデータを読んだり、そのフロッピ
ー・ディスクのデータを破壊するという問題があった。
同様の問題は、サスペンド後のレジュームのときにも起
こる可能性がある。

【０１０２】サスペンド中またはハイバーネーション中
の媒体の交換に伴う問題は、カード型の記憶媒体（ＳＳ
Ｆなど）にも存在する。しかしながら、そのような媒体
の場合には、充実したソフトウェアが用意されており、
それを使って問題の解決が図られている。即ち、カード
をシステムに装着したままサスペンドまたはハイバーネ
ーションの低消費電力モードに入り、そのモードから出
た場合でも、低消費電力モードに入るときにあたかもカ
ードが抜かれたかのようにシステムに対してフェイク
し、レジュームあるいはウェーク・アップするときに、
あたかもカードが差し込まれたかのようにシステムに対
してフェイクする。これを受けて、システムは、メイン
・メモリにあるカードのファイル・アロケーション情報
を無効化し、改めてアロケーション情報を獲得する。こ
のように、カードへの給電を止める低消費電力モードに
入るときとそこから出るときのそれぞれで、システムに
対してソフトウェアによるフェイク操作を行っている。

【０１０３】しかしながら、フロッピー・ディスクの場
合には、チェンジ・ライン信号のステータスがハードウ
ェア的に所定のタイミングで変化し、そのステータスを
ＣＰＵが読みに行くという方式が定着している。そのよ
うな慣用されている方式との調和を図りつつ、低消費電
力モード中に行われたフロッピー・ディスクの交換に起
因する上記問題を解決するためには、カード型の記憶媒
体の場合とは異なる手段を講じなければならない。

【０１０４】そこで、本発明では、ウェーク・アップま
たはレジュームのシークエンス終了後に、ＢＩＯＳ／ド
ライバが最初にチェンジ・ライン・ステータス・フラグ
をチェックするタイミングを捉えて、そのステータスを
フェイクする。そして、フロッピー・ディスクが実際に
は装着されたままでも、抜かれたかのようにシステムに
見せかけて、フロッピー・ディスクのファイル・アロケ
ーション情報をフラッシュさせる。具体的には次の２つ
の方法がある。

【０１０５】（１）チェンジ・ライン・ステータス・レ
ジスタへのアクセスをトラップして、チェンジ・ライン
・ステータス・フラグの値を一時的にフェイクする。

【０１０６】（２）チェンジ・ライン信号をハードウェ
ア的に操作することの可能なボードを用意する。

【０１０７】以下、ハイバーネーション・モードから出
るウェーク・アップの場合について、上記方法の各々を
説明する。ただ、本発明はサスペンド・モードから出る
レジュームの場合にも適用可能であることに留意された
い。

【０１０８】（１） 最近のポータブル・コンピュータ
には、Ｉ／Ｏアクセスをトラップする機構が備わってい
る。それは、図１に示した例のように、インテル社の８
０４８６ＳＬ（ＣＰＵ）と８２３６０ＳＬ（トラップ・
ロジック）の組み合わせにより実現される。８２３６０
ＳＬ中のレジスタ（図１６のレジスタ９６）にＩ／０ア
ドレスを設定しておくと、８０４８６ＳＬからそのＩ／
Ｏアドレスにアクセスする命令が出されたときに、８２
３６０ＳＬは、８０４８６ＳＬに対してシステム割込み
（ＳＭＩ）を発する。システム割込みに応答してハンド
ラ（ＰＭＣ）がイネーブルになり、割込みの原因を分析
し、所定のＩ／Ｏアドレスへのアクセスが原因であると
判断すると、トラップ・ルーチンにジャンプする。

【０１０９】従来、トラップ機構は、典型的には、パワ
ーオフしているデバイスに対してアクセスする命令が出
されたときに、実際にアクセスを行う前にそのデバイス
をパワーオンするために用いられていた。チェンジ・ラ
イン・ステータスをフェイクする第１の方法は、このト
ラップ機構を活用する。

【０１１０】図１７を参照して、フェイク動作に関係す
るステップの流れを説明する。既に詳しく述べたよう
に、パワーオン直後に走るＰＯＳＴにより、ハイバーネ
ーション・シグニチャが確認されると、ウェーク・アッ
プ・シークエンスに入る（ステップ１７１、１７２）。
チェンジ・ラインのステータスは、パワーオンの時点で
はアクティブであるけれども、ＰＯＳＴによりフロッピ
ー・ディスクがＦＤＤに装着されたままであることが検
出された時点で、インアクティブになる。

【０１１１】ステップ１７３で、ＰＭＣは、チェンジ・
ライン・エミュレーションのためのセッティングを行
う。具体的には、トラップ・ロジック１６のレジスタ９
６（図１６参照）に、３Ｆ７（Ｈ）の値をセットする。
このステップの後、システムの支配権はＯＳ／アプリケ
ーションに戻る。

【０１１２】ＯＳ／アプリケーション実行再開後の最初
のフロッピー・ディスクへのアクセスのときに、チェン
ジ・ライン・ステータスのフェイクが行われる（ステッ
プ１７４）。図１８及び図１９を参照して、ステップ１
７４をより詳しく説明する。

【０１１３】図１９は、ＢＩＯＳ／ドライバのコードの
一部を示す。命令ＭＯＶ ＤＸ，３Ｆ７（Ｈ）が実行さ
れると、ＣＰＵのＤＸレジスタに３Ｆ７（Ｈ）がロード
される。次に、命令ＩＮ ＡＬ，ＤＸが実行されると、
Ｉ／Ｏアドレス３Ｆ７（Ｈ）がアクセスされ、チェンジ
・ライン・ステータス・レジスタの内容がＣＰＵのＡＬ
レジスタにストアされる。このとき、システム割込みが
発生し、トラップ・ハンドラ（ＰＭＣ）が実行される。
ハンドラは、システム割込みの原因を分析し、Ｉ／Ｏア
ドレス３Ｆ７（Ｈ）へのアクセスのトラップを処理する
ルーチンにジャンプする。そのルーチンは、ＡＬレジス
タのビット７の値を１にセットして、ＢＩＯＳ／ドライ
バに返す。したがって、続く命令ＴＥＳＴ ＡＬ，８０
Ｈによって、レジスタ３Ｆ７（Ｈ）のビット７の値は１
であるとの情報がＢＩＯＳ／ドライバに伝えられる。こ
れに応答して、ＯＳ／ドライバは、メモリにあるフロッ
ピー・ディスクのファイル・アロケーション情報をフラ
ッシュする。そして、フロッピー・ディスク上の所望の
ファイルにアクセスするために、改めてフロッピー・デ
ィスクのアロケーション情報を読み出す。

【０１１４】なお、ＢＩＯＳ／ドライバに戻る直前に、
ＰＭＣは、トラップ・レジスタにセットされた値をクリ
アする（図１７のステップ１７５）。したがって、２回
目以降のフロッピー・ディスクへのアクセスのときに
は、チェンジ・ライン・ステータスはフェイクされな
い。

【０１１５】（２） 第２の方法は、図２０に示される
ように、ボードにハードウェア要素を追加することによ
り実現される。追加される要素は、レジスタ１１２を内
蔵するＩ／Ｏポート１１０、Ｉ／Ｏアドレス・デコーダ
１１４、ＯＲゲート１１６、信号線１１８及び１２０で
ある。レジスタ１１２には、特定のＩ／Ｏアドレス（１
５００（Ｈ）とする）が割り振られている。レジスタ１
１２の特定のビット（ビット０）の値を示す信号は、信
号線１１８を介して、ＯＲゲート１１６の一方の入力端
子に入力される。ＯＲゲート１１６の他方の入力端子に
は、ＦＤＤ９２からのチェンジ・ライン信号が入力され
る。ＯＲゲート１１６の出力端子は、チェンジ・ライン
・ステータス・レジスタ９０のビット７と結ばれてお
り、ＯＲゲート１１６の出力がレジスタ９０のビット７
の値となる。Ｉ／Ｏアドレス・デコーダ１１４は、アド
レス・バス１４をモニタし、アドレス信号３Ｆ７（Ｈ）
をデコードし、Ｉ／Ｏポート１１０に対してパルス信号
を出力する。デコーダ１１０の出力端子は、レジスタ１
１２のクリア端子と結ばれている。

【０１１６】図２１を参照して、第２の方法のステップ
の流れを述べる。ステップ２１１、２１２は図１７のス
テップ１７１、１７２と同じなので、説明を省略する。
ステップ２１３では、ＦＤＤチェンジ・ライン・エミュ
レーションをセットするために、ＰＭＣが、Ｉ／Ｏアド
レス１５００（Ｈ）を指示して、レジスタ１１２のビッ
ト０の値を１にセットする。その結果、図２２に示すよ
うに、チェンジ・ライン・ステータスはＰＯＳＴによる
ＦＤＣへのアクセスのためにインアクティブになったま
まであるけれども、信号線１１８がアクティブになるの
で、信号線１２０のステータスはアクティブとなる。し
たがって、チェンジ・ライン・ステータス・レジスタ９
０のビット７には１がセットされる。

【０１１７】ステップ２１３の後、システムの支配権は
ＯＳ／アプリケーションに戻る。ＯＳ／アプリケーショ
ンが実行されている間も、レジスタ９０のビット７は値
が１のままであり、チェンジ・ライン・ステータスをフ
ェイクした状態が続く。

【０１１８】ＯＳ／アプリケーションの再開後のフロッ
ピー・ディスクへの最初のアクセスのときに、ＢＩＯＳ
／ドライバがＩ／Ｏアドレス３Ｆ７（Ｈ）を読むと、そ
のビット７の値は１である。したがって、ＯＳ／ドライ
バは、フロッピー・ディスクのファイル・アロケーショ
ン情報をフラッシュする。

【０１１９】アドレス３Ｆ７（Ｈ）へのアクセス・サイ
クルの間に、デコーダ１１４からレジスタ１１２をクリ
アするパルスが出力される。したがって、ＯＲゲート１
１６の入力はどちらもインアクティブとなり、チェンジ
・ライン・レジスタ９０のビット７のステータスはイン
アクティブとなる。このように、ＦＤＤチェンジ・ライ
ン・エミュレーション・リセット（ステップ２１４）
は、第１の方法と異なり、ハードウェアによって実行さ
れる。

【０１２０】システムによっては、トラップ機構を持た
ないものもあり、また、トラップ機構があってもその能
力が制限されているものもある。そのような場合には、
第２の方法が有効である。

【０１２１】

【発明の効果】本発明によれば、ハイバーネーション及
びウェーク・アップのための一連の動作を高速で行うこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明を用いた情報処理システムの１例の、ハ
ードウェア構成要素を示す図である。

【図２】該例のハードウェア構成要素を示す図である。

【図３】ハイバーネーション・ファイルの構造を示す図
である。

【図４】ＯＳファイル・システムまたはＰＭコードによ
ってアクセス可能なドライブ例示する図である。

【図５】ＰＯＳＴの実行するステップを示すフローチャ
ートである。

【図６】ファイル作成ユーティリティの動作手順を示す
フローチャートである。

【図７】ハイバーネーション／ウェーク・アップのシー
クエンスを概括的に示すフローチャートである。

【図８】ハイバーネーション・ファイルへのセーブ動作
の手順を示すフローチャートである。

【図９】ハード・ディスク上のファイル・アロケーショ
ン・リストを例示する図である。

【図１０】変換後のファイル・アロケーション情報を示
す図である。

【図１１】ハイバーネーション・ファイルからのリスト
ア動作の手順を示すフローチャートである。

【図１２】ハイバーネーション・アイコンの表示に関係
する動作の手順を示すフローチャートである。

【図１３】ハイバーネーション・アイコンを含むスクリ
ーンを例示する図である。

【図１４】ハイバーネーション・アイコンを含むスクリ
ーンを例示する図である。

【図１５】ハイバーネーション・アイコンの表示動作を
詳細に示すフローチャートである。

【図１６】ＦＤＤチェンジ・ライン・エミュレーション
に関係するハードウェア要素を示す図である。

【図１７】ＦＤＤチェンジ・ライン・エミュレーション
の第１の方法に含まれるステップを示すフローチャート
である。

【図１８】該第１の方法におけるＩ／Ｏアクセスのトラ
ップを説明する図である。

【図１９】ＢＩＯＳ／ドライバのコードとトラップの関
係を示す図である。

【図２０】ＦＤＤチェンジ・ライン・エミュレーション
の第２の方法を実現するためのハードウェア要素を示す
図である。

【図２１】該第２の方法に含まれるステップを示すフロ
ーチャートである。

【図２２】該第２の方法に関係する信号の波形図であ
る。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 下遠野 享 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 昭64−26252（ＪＰ，Ａ) 特開 平３−225537（ＪＰ，Ａ) 特開 平４−362717（ＪＰ，Ａ) 特開 平５−27860（ＪＰ，Ａ) 若山聡雄外２名著「ＰＣ−9800シリー ズフロッピーディスクパーフェクトブッ ク」（昭62−12−７）秀和システムトレ ーディング（株）発行，ｐ．98−106, ｐ115−117 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 12/00 531 G06F 1/00 340 G06F 9/06 410

Claims (19)

(57)【特許請求の範囲】
1. 【請求項１】ＣＰＵ、揮発性のメイン・メモリ及び不揮
   発性の外部記憶装置を備え、所定の状態が発生したとき
   にタスクを中断し、上記メイン・メモリの内容を、上記
   外部記憶装置上でＯＳファイル・システムによって管理
   されているハイバーネーション・ファイルにセーブして
   上記メモリへの給電を停止するハイバーネーション機能
   をサポートする情報処理システムであって、 （ａ）ハイバーネーション・モードに入るときに、上記
   外部記憶装置上の、上記ＯＳファイル・システムが管理
   するファイル・アロケーション情報をストアしている領
   域にアクセスして、上記ハイバーネーション・ファイル
   のアロケーション情報を獲得し、上記システム中のバッ
   ファに入力する手段と、 （ｂ）上記バッファ中の上記アロケーション情報を用い
   て、上記アロケーション情報自身を上記ハイバーネーシ
   ョン・ファイルにセーブする手段と、 （ｃ）上記バッファ中の上記アロケーション情報を用い
   て、上記メイン・メモリの内容を、上記ハイバーネーシ
   ョン・ファイルにセーブする手段と、 （ｄ）上記外部記憶装置上の上記アロケーション情報が
   セーブされた場所のアドレス情報を、上記外部記憶装置
   上の上記ＯＳファイル・システムの管理外に置かれた固
   定されたアドレスにストアする手段を具備する、情報処
   理システム。
2. 【請求項２】上記手段（ａ）は、上記ＯＳファイル・シ
   ステムが管理するハイバーネーション・ファイルのアロ
   ケーション情報を、上記外部記憶装置上での当該ファイ
   ルを構成する一続きのセクタ・ブロックごとにそのスタ
   ート・アドレスと長さを示す情報に変換し、変換後の情
   報を上記バッファに入力することを特徴とする、請求項
   １記載の情報処理システム。
3. 【請求項３】ＣＰＵ、揮発性のメイン・メモリ及びビデ
   オ・メモリ並びに不揮発性の外部記憶装置を備え、所定
   の状態が発生したときに、上記メイン・メモリ及び上記
   ビデオ・メモリの内容を、上記外部記憶装置上でＯＳフ
   ァイル・システムによって管理されているハイバーネー
   ション・ファイルにセーブしてシステム全体をパワーオ
   フするハイバーネーション機能をサポートする情報処理
   システムであって、 （ａ）ハイバーネーション・モードに入るときに、上記
   外部記憶装置上の、上記ＯＳファイル・システムが管理
   するファイル・アロケーション情報をストアしている領
   域にアクセスして、上記ハイバーネーション・ファイル
   のアロケーション情報を獲得し、上記システム中のバッ
   ファに入力する手段と、 （ｂ）上記バッファ中の上記アロケーション情報を用い
   て、上記アロケーション情報自身を上記ハイバーネーシ
   ョン・ファイルにセーブする手段と、 （ｃ）上記バッファ中の上記アロケーション情報を用い
   て、上記メイン・メモリ及び上記ビデオ・メモリの内容
   を、上記ハイバーネーション・ファイルにセーブする手
   段と、 （ｄ）上記外部記憶装置上の上記アロケーション情報が
   セーブされた場所のアドレス情報を、上記外部記憶装置
   上のアドレスが固定された上記ＯＳファイル・システム
   の管理外の制御情報領域にストアする手段を具備する、
   情報処理システム。
4. 【請求項４】上記手段（ａ）は、上記ＯＳファイル・シ
   ステムが管理するハイバーネーション・ファイルのアロ
   ケーション情報を、上記外部記憶装置上での当該ファイ
   ルを構成する一続きのセクタ・ブロックごとにそのスタ
   ート・アドレスと長さを示す情報に変換し、変換後の情
   報を上記バッファに入力することを特徴とする、請求項
   ３記載の情報処理システム。
5. 【請求項５】上記ハイバーネーション・ファイル中で、
   上記メイン・メモリの内容と上記ビデオ・メモリの内容
   は区別して管理されており、上記制御情報領域には、上
   記外部記憶装置上での上記メイン・メモリの内容がセー
   ブされた場所と上記ビデオ・メモリの内容がセーブされ
   た場所を示すアドレス情報がストアされることを特徴と
   する、請求項３記載の情報処理システム。
6. 【請求項６】ハードウェア・コンテキスト情報を含む作
   業データを上記ハイバーネーション・ファイルにセーブ
   する手段を具備し、 上記制御情報領域には、上記外部記憶装置上での上記作
   業データがセーブされた場所を示すアドレス情報がスト
   アされることを特徴とする、請求項３記載の情報処理シ
   ステム。
7. 【請求項７】システム・コンフィギュレーション情報を
   ストアするＣＭＯＳ手段と、 上記システム・コンフィギュレーション情報を上記ＣＭ
   ＯＳ手段から上記制御情報領域にストアする手段とを具
   備することを特徴とする、請求項３記載の情報処理シス
   テム。
8. 【請求項８】ハイバーネーション・モードに入るための
   一連のセーブ動作を経てパワーオフされたことを示すハ
   イバーネーション・シグニチャを上記制御情報領域にス
   トアする手段を具備することを特徴とする、請求項３記
   載の情報処理システム。
9. 【請求項９】システムのパワーオンまたはリセット時
   に、上記ハイバーネーション・シグニチャの有無に基づ
   いて、ノーマル・ブートまたは上記外部記憶装置からの
   リストアを伴うブートの何れかを選択する手段を具備す
   ることを特徴とする、請求項８記載の情報処理システ
   ム。
10. 【請求項１０】上記ハイバーネーション・ファイルのサ
    イズをチェックして、サイズが不十分である場合には、
    ハイバーネーションの実行を拒否する手段を具備するこ
    とを特徴とする、請求項３記載の情報処理システム。
11. 【請求項１１】ＣＰＵ、揮発性のメイン・メモリ及び不
    揮発性の外部記憶装置を備え、ハイバーネーション・モ
    ード中にパワーがオンになったことに応答して、上記メ
    イン・メモリの内容を上記外部記憶装置上のＯＳ管理下
    のハイバーネーション・ファイルからリストアし、中断
    されていたタスクを再開するウェーク・アップ機能をサ
    ポートする情報処理システムであって、 上記ハイバーネーション・ファイルは、当該ファイルの
    アロケーション情報を含んでおり、 上記ハイバーネーション・ファイル中の上記アロケーシ
    ョン情報が存在する場所のアドレス情報を含む制御情報
    が、上記外部記憶装置上の上記ＯＳファイル・システム
    の管理外のアドレスが固定された制御情報領域にストア
    されており、 上記情報処理システムは、 （ａ）上記ＯＳファイル・システムの管理外の固定され
    たアドレス上の上記制御情報領域にアクセスして上記ア
    ドレス情報を獲得し、上記ハイバーネーション・フアイ
    ルにセーブされている上記アロケーション情報を上記シ
    ステム中のバッファに入力する手段と、 （ｂ）上記バッファ中の上記アロケーション情報を用い
    て、上記メイン・メモリの内容を上記ハイバーネーショ
    ン・ファイルからリストアする手段を具備することを特
    徴とする、情報処理システム。
12. 【請求項１２】上記ハイバーネーション・ファイル中の
    当該ファイルのアロケーション情報は、上記外部記憶装
    置上での当該ファイルを構成する一続きのセクタ・ブロ
    ックごとにそのスタート・アドレスと長さを示す情報で
    あることを特徴とする、請求項１１記載の情報処理シス
    テム。
13. 【請求項１３】ウェーク・アップのための一連の処理の
    最後に、上記制御情報を無効化する手段を具備すること
    を特徴とする請求項１１記載の情報処理システム。
14. 【請求項１４】ＣＰＵ、揮発性のメイン・メモリ及びビ
    デオ・メモリ並びに不揮発性の外部記憶装置を備え、ハ
    イバーネーション・モード中にパワーがオンになったこ
    とに応答して、上記メイン・メモリ及び上記ビデオ・メ
    モリの内容を上記外部記憶装置上のＯＳ管理下のハイバ
    ーネーション・ファイルからリストアし、中断されてい
    たタスクを再開するウェーク・アップ機能をサポートす
    る情報処理システムであって、 上記ハイバーネーション・ファイルは、当該ファイルの
    アロケーション情報を含んでおり、 上記ハイバーネーション・ファイル中の上記アロケーシ
    ョン情報が存在する場所のアドレス情報を含む制御情報
    が、上記外部記憶装置上の上記ＯＳファイル・システム
    の管理外のアドレスが固定された制御情報領域にストア
    されており、 上記情報処理システムは、 （ａ）上記ＯＳファイル・システムの管理外の固定され
    たアドレス上の上記制御情報領域にアクセスして上記ア
    ドレス情報を獲得し、上記ハイバーネーション・フアイ
    ルにセーブされている上記アロケーション情報を上記シ
    ステム中のバッファに入力する手段と、 （ｂ）上記バッファ中の上記アロケーション情報を用い
    て、上記メイン・メモリ及び上記ビデオ・メモリの内容
    を上記ハイバーネーション・ファイルからリストアする
    手段を具備することを特徴とする、情報処理システム。
15. 【請求項１５】上記ハイバーネーション・ファイル中の
    当該ファイルのアロケーション情報は、上記外部記憶装
    置上での当該ファイルを構成する一続きのセクタ・ブロ
    ックごとにそのスタート・アドレスと長さを示す情報で
    あることを特徴とする、請求項１４記載の情報処理シス
    テム。
16. 【請求項１６】上記ハイバーネーション・ファイル中
    で、上記メイン・メモリの内容と上記ビデオ・メモリの
    内容は区別して管理されており、上記制御情報領域に
    は、上記メイン・メモリの内容がセーブされている場所
    と上記ビデオ・メモリの内容がセーブされている場所を
    示すアドレス情報がストアされており、 上記手段（ｂ）は、上記メイン・メモリの内容について
    のアドレス情報及び上記ビデオ・メモリの内容について
    のアドレス情報を用いることを特徴とする、請求項１４
    記載の情報処理システム。
17. 【請求項１７】上記ハイバーネーション・ファイル中
    に、ハードウェア・コンテキスト情報を含む作業データ
    がセーブされ、上記制御情報領域には、上記作業データ
    がセーブされている場所を示すアドレス情報がストアさ
    れており、 上記システムは、上記アロケーション情報及び上記作業
    データについてのアドレス情報を用いて、上記作業デー
    タを上記ハイバーネーション・ファイルからリストアす
    る手段を具備することを特徴とする、請求項１４記載の
    情報処理システム。
18. 【請求項１８】上記制御情報領域には、ハイバーネーシ
    ョン実行時のシステム・コンフィギュレーション情報が
    ストアされており、 上記システムは、現在のシステム・コンフィギュレーシ
    ョンとハイバーネーション実行時のシステム・コンフィ
    ギュレーションを比較し、不一致のときはウェーク・ア
    ップ・シークエンスをストップすることを特徴とする、
    請求項１４記載の情報処理システム。
19. 【請求項１９】ウェーク・アップのための一連の処理の
    最後に、上記制御情報を無効化する手段を具備すること
    を特徴とする請求項１４記載の情報処理システム。