JPH1039962A - コンピュータ・システム - Google Patents
コンピュータ・システムInfo
- Publication number
- JPH1039962A JPH1039962A JP9105957A JP10595797A JPH1039962A JP H1039962 A JPH1039962 A JP H1039962A JP 9105957 A JP9105957 A JP 9105957A JP 10595797 A JP10595797 A JP 10595797A JP H1039962 A JPH1039962 A JP H1039962A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- state
- computer system
- management circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Power Sources (AREA)
Abstract
路連絡状態になっている電力管理回路(PMC)とを含
む、パーソナル・コンピュータ・システムを開示する。 【解決手段】 電源は、CPUおよびPMCと回路連絡
状態になっており、(1)外部電源または(2)内部電
源からコンピュータ・システムにシステム電力を供給
し、PMCに補助電力を選択的に供給するための回路を
含む。システムが通常動作状態になっていて、外部電源
が電源への所定のレベルの電力供給を停止した(たとえ
ば、電圧低下または停電)ときに、電源は、PMCに制
御信号を生成し、その内部電源に切り替わるように動作
する。電力管理回路は、通常動作状態になっている間
に、電源が制御信号を活動化したことに応答して、PM
Cによりコンピュータ・システムをサスペンド状態に変
化させ、システム全体の状態が不揮発性記憶装置に確実
に保管されることを特徴とする。
Description
ナル・コンピュータ・システムに関し、より具体的には
コンピュータ・システムが通常動作状態または待機状態
になっている間に交流電力障害が発生したときにコンピ
ュータ・システムの状態を不揮発性記憶装置に保管する
(サスペンド)ように動作する電力管理回路と電源とを
有するパーソナル・コンピュータ・システムに関する。
当技術分野では周知のものである。一般にパーソナル・
コンピュータ・システム、特にIBMのパーソナル・コ
ンピュータは、現代社会の多くの部分にコンピュータの
能力をもたらすために広く普及している。通常、パーソ
ナル・コンピュータは、単一の中央演算処理装置(CP
U)とすべてのRAMおよびBIOS ROMを含む関
連の揮発性および不揮発性メモリとを有するシステム・
ユニットと、システム・モニタと、キーボードと、1つ
または複数のフレキシブル・ディスケット・ドライブ
と、固定ディスク記憶ドライブ(「ハード・ドライブ」
ともいう)と、いわゆる「マウス」というポインティン
グ・デバイスと、任意のプリンタとから構成される、デ
スクトップ、床置き式、または携帯用マイクロコンピュ
ータとして定義することができる。このようなシステム
の顕著な特徴の1つは、これらの構成要素をひとまとめ
に電気接続するためにマザーボードまたはシステム・プ
レーナを使用することである。このようなシステムは、
主に単一ユーザに独立した計算能力を提供するために設
計されており、個人または小規模事業所による購入のた
めに低価格になっている。このようなパーソナル・コン
ピュータ・システムの例は、IBMのパーソナル・コン
ピュータATやIBMのAptivaである。
ムは、ワード処理、表計算によるデータの操作、データ
ベースにおけるデータの収集と関連付け、グラフィック
の表示、システム設計ソフトウェアを使用する電気また
は機械システムの設計など、多様な活動を実行するため
のソフトウェアを動作させるために使用する。
通常動作状態、待機状態、サスペンド状態、オフ状態と
いう4通りの電力管理状態を有するコンピュータ・シス
テムが開示されている。オフ状態と、通常動作状態と、
サスペンド状態との間で変化するように、1つのスイッ
チが使用されている。
作状態は、典型的なデスクトップ・コンピュータの通常
動作状態とほぼ同一である。ユーザは、複数のアプリケ
ーションを使用し、基本的にそのコンピュータを他のコ
ンピュータと同じように扱うことができる。相違点の1
つは、ユーザにとって透過で背景で(BIOSおよびオ
ペレーティング・システムで)動作する電力管理ドライ
バが存在することである。オペレーティング・システム
(OS)内の電力管理ドライバの部分は、インテル社と
マイクロソフト社が作成したアドバンスト・パワー・マ
ネージメント(APM)という拡張プログラミング・イ
ンタフェースであり、現在、インテル社の80X86系
列のプロセッサ上で動作するように作成されたほとんど
のオペレーティング・システムに含まれている。BIO
S内の電力管理ドライバの部分(APM BIOS)
は、APM OSドライバとやりとりする。APM O
SドライバとAPM BIOSルーチンは相俟って、残
りの3通りの状態との間のコンピュータの遷移を制御す
る。
電力が通常動作状態より少ないが、本来実行すると思わ
れるようにアプリケーションを実行状態にしておく。一
般に、待機状態では、各種装置をそれぞれの低電力モー
ドにすることにより、電力が節約される。たとえば、待
機状態では、ハード・ドライブ内の固定ディスクの回転
を止め、ビデオ信号の生成を止めることにより、電力が
節約される。
ペンド状態では、コンピュータ・システムが消費する電
力は極めて少量になる。サスペンドしたコンピュータ
は、コンセントからの電力をほとんど消費しない。消費
する電力は、(システムが交流電力を受け入れないとき
に)コンピュータ・システム内部のバッテリからのスイ
ッチを監視する回路を維持するための少量の電力、また
は(システムが交流電力を受け入れるときに)電源によ
って補助電力線で生成される少量の電力だけである。
フ」にする前にコンピュータ・システムの状態を固定デ
ィスク記憶装置(ハード・ドライブ)に保管することに
よって行われる。サスペンド状態に入るため、コンピュ
ータ・システムは実行コードを中断し、コンピュータの
制御権を電力管理ドライバに移転する。電力管理ドライ
バは、コンピュータ・システムの状態を確認し、コンピ
ュータ・システムの状態を固定ディスク記憶装置に書き
込む。CPUレジスタ、CPUキャッシュ、システム・
メモリ、システム・キャッシュ、ビデオ・レジスタ、ビ
デオ・メモリ、その他のデバイスのレジスタの状態は、
すべて固定ディスクに書き込まれる。システム全体の状
態は、コード・アプリケーションが中断による悪影響を
受けずに復元できるように保管される。次にコンピュー
タは、システムがサスペンドされたことを示すデータを
不揮発性CMOSメモリに書き込む。最後に、コンピュ
ータは、電力生成を停止するように電源に指示する。コ
ンピュータ全体の状態は固定ディスク記憶装置に確実に
保管され、システム電源は「オフ」になり、コンピュー
タは、スイッチを監視する回路に電力供給するために電
源から少量の調整電力を受け入れるだけになる。
ある。この状態では、電源がコンピュータ・システムに
調整電力を供給するのを止めるが、コンピュータ・シス
テムの状態は固定ディスクに保管されていない。オフ状
態は、典型的なデスクトップ・コンピュータが通常通り
にオフになるのとほぼ同一である。
って処理され、通常、単一のスイッチと、1つのフラグ
と、非活動待機タイマおよび非活動サスペンド・タイマ
という2つのタイマの閉鎖事象に基づいている。システ
ムには、単一の電源ボタンが付いている。このボタンを
使用すると、コンピュータ・システムをオンにし、シス
テムの状態をサスペンドし、システムの状態を復元し、
システムをオフにすることができる。
るものであり、ほとんど予想することができない。パー
ソナル・コンピュータ・システム内のデータを不揮発性
記憶媒体にバックアップしていない場合、このような電
力障害が発生すると、そのデータは喪失される。電力障
害または故障が1秒未満の場合、パーソナル・コンピュ
ータがデータを喪失することもある。解決策の1つは無
停電電源装置(UPS)である。UPSを使用すると、
コンセントからの電力が妨害されるかまたは途切れたと
きにパーソナル・コンピュータ、サーバ、またはメイン
フレームへの電力を維持することができ、ユーザへの割
込みなしにコンピュータ・システムがその通常動作状態
を維持することができる。しかし、UPSがコンピュー
タ・システムに電力供給できる時間には制限がある。し
たがって、UPSが電力を供給できる時間(すなわち、
UPSの貯蔵電荷が尽きたとき)より長く電力障害が続
く場合、コンピュータ・システムは電力が途切れ、現
在、使用、表示などが行われているデータとアプリケー
ションが損害を受ける。しかも、無停電電源装置は非常
に高価であり、通常、法人ユーザが使用している。さら
に、UPSが電力供給できる時間が長ければ長いほど、
UPSの価格が高くなる。したがって、ほとんどの小規
模事業所や家庭内ユーザは、UPSを購入することがで
きないので、電力障害または故障時にデータを喪失する
可能性がより高くなる。
(たとえば、サスペンド/レジューム)機構を有するパ
ーソナル・コンピュータ・システムに統合可能で、交流
電力障害が発生した場合にデータを保持するための確実
で安価なシステムを提供することが望ましい。
ータによってコードが正常に実行される通常動作状態と
サスペンド状態という少なくとも2通りの電力管理状態
で動作可能なパーソナル・コンピュータ・システムに関
する。このシステムは、コードを実行可能なCPUと、
CPUと回路連絡状態になっており、電源遮断切迫(P
DI)制御信号に応答して通常動作状態とサスペンド状
態との間でコンピュータ・システムの状態を選択的に変
更するための電力管理回路とを含む。電源は、電力管理
回路と回路連絡状態になっており、電力管理回路に応答
して外部電源からコンピュータ・システムに選択的にシ
ステム電力を供給するための回路を含み、電力管理回路
に補助電力を供給するための回路を有することをさらに
特徴とする。この電源は、内部電源からコンピュータ・
システムにシステム電力を供給し、電力管理回路に補助
電力を供給するための回路をさらに含む。
待機状態)になっていて、外部電源が電源への所定のレ
ベルの電力供給を停止した(たとえば、電圧低下または
停電)ときに、電力管理回路にPDI制御信号を生成す
るように動作する。さらに、PDI信号の活動化と同時
に、電源が内部(バックアップ)電源からコンピュータ
・システムにシステム電力を供給し、電力管理回路に補
助電力を供給するように、電源はそのバックアップ内部
電力に切り替わる。電力管理回路は、通常動作状態(ま
たは待機状態)の間に、電源がPDI制御信号を活動化
したことに応答して、電力管理回路によりコンピュータ
・システムがサスペンド状態に変化し、システム全体の
状態が不揮発性記憶装置に確実に保管されることをさら
に特徴とする。
どのくらいの長さ持続するかにかかわらず、コンピュー
タ・システムがサスペンド・ルーチンを実行できるよう
にするために十分なバックアップ電力のみを備える必要
がある。したがって、このような電源のコストは、交流
電力障害の持続期間中、電力を供給できる電源のコスト
より、かなり低くなる。さらに、後者の電源を有するコ
ンピュータ・システムには、電源の貯蔵電荷を使い尽く
すとデータが喪失されるという欠点があるが、本発明の
システムでは、バックアップ電力を使い尽くす前に不揮
発性記憶装置に保管されるので、データは一切喪失され
ない。
して以下に詳述し、添付図面には本発明の好ましい実施
例を示すが、以下の説明の開始に当たり、当業者であれ
ば、本発明の好ましい結果を達成しながら、ここに記載
する本発明を変更することができることに留意された
い。したがって、以下の説明は、当業者に向けられた広
範囲の教示用開示であって、本発明を制限するものでは
ないと理解すべきである。また、本出願は、コンピュー
タ・システム設計のあらゆる面に精通した人向けに作成
されたものである。
本発明を実施するマイクロコンピュータ・システムが図
示され、全体が10で示されている(図1)。前述のよ
うに、コンピュータ10は、関連ディスプレイ・モニタ
11と、キーボード12と、マウス13と、プリンタま
たはプロッタ14とを有することができる。コンピュー
タ10は、シャシ19と共同で密閉されたシールド容積
を規定し、ディジタル・データを処理し格納するために
電力供給されたデータ処理構成要素とデータ記憶構成要
素とを受け入れるように、装飾用外部メンバ16と内部
シールド・メンバ18とによって形成されたカバー15
を有する(図2)。これらの構成要素の少なくとも一部
は、シャシ19上に搭載され、上記の要素ならびにフロ
ッピー・ディスク・ドライブ、様々な形式の直接アクセ
ス記憶装置、アクセサリ・アダプタ・カードまたはボー
ドなどのその他の関連要素を含む、コンピュータ10の
各種構成要素を電気的に相互接続するための手段を提供
する、多層プレーナ20またはマザーボード上に搭載さ
れている。以下により詳しく指摘するように、プレーナ
20には、マイクロコンピュータの各種動作構成要素と
の間の入出力信号の受渡しのための装備が設けられてい
る。
21(ここではスイッチ21ともいう)と、電源/フィ
ードバックLED23とを有する。典型的なシステムの
通常の電源スイッチとは異なり、このスイッチ21は、
後述するように、電源17との間の交流電力線を切り替
えるものではない。シャシ19は、22に示すベース
と、24に示す前面パネルと、25に示す後部パネルと
を有する(図2)。前面パネル24は、磁気または光デ
ィスク用のディスク・ドライブ、テープ・バックアップ
・ドライブなどのデータ記憶装置を受け入れるための少
なくとも1つのオープン・ベイ(ならびに、図示の形式
の4つのベイ)を規定する。図示の形式には、1対の上
部ベイ26、28と、1対の下部ベイ29、30が設け
られている。上部ベイの一方26は第1のサイズの周辺
ドライブ(3.5インチ・ドライブと呼ばれるものな
ど)を受け入れるようになっており、もう一方28は2
通りのサイズ(3.5インチと5.25インチなど)の
うちの指定の1つのドライブを受け入れるようになって
おり、下部ベイは1つのサイズ(3.5インチ)のみの
装置を受け入れるようになっている。図1の27には、
1つのフロッピー・ディスク・ドライブを示すが、これ
は、そこに挿入されたディスケットを受け入れ、一般に
知られているようにデータの受取り、格納、送達を行う
ためにディスケットを使用することができる、取外し可
能媒体直接アクセス記憶装置である。31には1つのハ
ード・ディスク・ドライブを示すが、これは、一般に知
られているようにデータの格納および送達を行うことが
できる固定媒体直接アクセス記憶装置である。
ーソナル・コンピュータ・システム10の一般的な動作
を要約すると、検討に値すると思われる。図3および図
4を参照すると、同図には、パーソナル・コンピュータ
・システムのプレーナ20上に搭載された構成要素と、
プレーナから入出力スロットおよびその他のハードウェ
アへの接続とを含む、本発明によるシステム10などの
コンピュータ・システムの各種構成要素を示す、パーソ
ナル・コンピュータ・システムのブロック図が示されて
いる。プレーナには、マイクロプロセッサから構成され
るシステム・プロセッサ40(ここではCPU40とも
いう)が接続され、このマイクロプロセッサは高速CP
Uローカル・バス42によってメモリ制御ユニット46
に接続され、メモリ制御ユニットは揮発性ランダム・ア
クセス・メモリ(RAM)53にさらに接続されてい
る。メモリ制御ユニット46は、メモリ制御装置48
と、アドレス・マルチプレクサ50と、データ・バッフ
ァ52とから構成されている。メモリ制御ユニット46
は、4つのRAMモジュール54によって表されるラン
ダム・アクセス・メモリ53にさらに接続されている。
メモリ制御装置48は、マイクロプロセッサ40との間
でアドレスをRAM53の特定の領域にマッピングする
ための論理回路を含む。この論理回路は、前にBIOS
が占有していたRAMを再利用するために使用するもの
である。メモリ制御装置48はROM選択信号(ROM
SEL)をさらに生成するが、この信号はROM88を
使用可能にしたり使用禁止にするために使用する。
図に関連して以下に本発明を説明するが、以下の説明の
開始に当たり、本発明による装置および方法はプレーナ
・ボードの他のハードウェア構成でも使用可能であるこ
とを企図したものであることに留意されたい。たとえ
ば、システム・プロセッサ40は、インテル社のペンテ
ィアム・プロセッサ、Cyrix社の586-P75プロセッサ、Ad
vanced Micro Devices社の80486プロセッサ、また
はシステム管理割込み(SMI)を有する他のマイクロ
プロセッサにすることができる。ここで使用する「S
L」拡張マイクロプロセッサという表現は、一般にこの
ようなマイクロプロセッサを意図するものである。
・バス42(図示していないが、データ、アドレス、制
御の各構成要素を含む)は、マイクロプロセッサ40
と、数値計算補助プロセッサ44(CPU40の内部に
ない場合)、ビデオ制御装置56と、システム・キャッ
シュ・メモリ60と、キャッシュ制御装置62との接続
を行うものである。ビデオ制御装置56には、モニタ
(またはビデオ表示端末)11とビデオ・メモリ58が
関連付けられている。また、CPUローカル・バス42
上でバッファ64も結合されている。バッファ64自体
は、低速(CPUローカル・バス42と比較した場合)
システム・バス66に接続されているが、このバスもア
ドレス、データ、制御の各構成要素を含んでいる。シス
テム・バス66は、バッファ64ともう1つのバッファ
68との間に延びている。システム・バス66は、バス
制御タイミング・ユニット70とDMAユニット71に
さらに接続されている。DMAユニット71は、中央ア
ービタ82とDMA制御装置72から構成されている。
追加のバッファ74は、システム・バス66と、Indust
ry Standard Architecture(ISA)バス76のような
任意選択機構バスとの間のインタフェースとなる。バス
76には、ISAアダプタ・カード(図示せず)を受け
入れるために複数の入出力スロット78が接続されてい
る。ISAアダプタ・カードは、差込み式に入出力スロ
ット78に接続され、追加の入出力装置またはメモリを
システム10に提供することができる。
A制御装置72および中央アービタ82を、入出力スロ
ット78、ディスケット・アダプタ84、Integrated D
riveElectronics(IDE)固定ディスク制御装置86
に結合するものである。
本的な4メガバイトRAMモジュール53とともに示さ
れているが、任意選択のより高密度のメモリ・モジュー
ル54の追加によって、図3および図4に示すように追
加のメモリを相互接続できることに留意されたい。例示
のみのために、基本的な4メガバイト・メモリ・モジュ
ールに関連して本発明を説明する。
90との間には、ラッチ・バッファ68が結合されてい
る。プレーナ入出力バス90は、アドレス、データ、制
御の各構成要素をそれぞれ含んでいる。ディスケット・
アダプタ84、IDEディスク・アダプタ86、割込み
制御装置92、RS−232アダプタ94、不揮発性C
MOS RAM96(ここではNVRAM96ともい
う)、CMOSリアルタイム・クロック(RTC)9
8、並列アダプタ100、複数のタイマ102、読取り
専用メモリ(ROM)88、8042 104、電力管
理回路106など、様々な入出力アダプタとその他の構
成要素がプレーナ入出力バス90に沿って結合されてい
る。104に示す8042は、キーボード12およびマ
ウス13とのインタフェースを取る、スレーブ・プロセ
ッサである。電力管理回路106は、電源17、スイッ
チ21、電源/フィードバックLED23、内部モデム
900または外部モデム902と回路連絡状態になって
いる。外部モデムは、通常、変換器904に接続され、
当業者には既知の通り、この変換器は典型的なコンセン
トに接続されている。モデム900、902は、典型的
な電話用ジャックに接続される。電力管理回路106に
ついては、図10〜図12に示し、図10〜図12に付
随する本文で詳しく説明する。
ッサ40の入出力装置とオペレーティング・システムと
の間のインタフェースを取るために使用するBIOSを
含んでいる。ROM88に格納されたBIOSは、BI
OSの実行時間を短縮するためにRAM53にコピーす
ることができる。さらにROM88は、メモリ制御装置
48にも(ROMSEL信号を介して)応答する。メモ
リ制御装置48によってROM88が使用可能になる
と、BIOSはROMから実行される。メモリ制御装置
48によってROM88が使用禁止になると、ROMは
マイクロプロセッサ40からのアドレス照会に応答しな
い(すなわち、BIOSはRAMから実行される)。
使用し、NVRAM96はシステム構成データを格納す
るために使用する。すなわち、NVRAM96は、シス
テムの現在の構成を記述する値を含むことになる。たと
えば、NVRAM96は、固定ディスクまたはディスケ
ットの容量、ディスプレイのタイプ、メモリの量、時
間、日付などを記述する情報を含んでいる。さらに、S
ET構成など、特殊な構成プログラムが実行されると、
必ずこのようなデータがNVRAMに格納される。SE
T構成プログラムの目的は、システムの構成を特徴づけ
る値をNVRAMに格納することである。
タを含んでいる。不必要な図面の混乱を防ぐため、特定
の装置のレジスタがその装置を参照することになる。た
とえば、CPUレジスタはCPU40のレジスタを指
し、ビデオ制御装置レジスタはビデオ制御装置56のレ
ジスタを指す。
のコンピュータ・システムの状態図が示されている。本
発明のコンピュータ・システム10には、通常動作状態
150、待機状態152、サスペンド状態154、オフ
状態156の4通りの状態がある。図7に示す状態間の
遷移は、説明のためのものであって、限定のためのもの
ではない。そのため、代わりに追加の事象を使用して、
状態遷移を引き起こすこともできる。
型的なデスクトップ・コンピュータの通常動作状態とほ
ぼ同一である。ユーザは、複数のアプリケーションを使
用し、基本的にそのコンピュータを他のコンピュータと
同じように扱うことができる。相違点の1つは、ユーザ
にとって透過で背景で(BIOSおよびオペレーティン
グ・システムで)動作する、オペレーティング・システ
ム内の電力管理ドライバ(「APM OSドライバ」)
とAPM BIOSルーチンとが存在することである。
オペレーティング・システム(OS)内の電力管理ドラ
イバの部分は、インテル社とマイクロソフト社が作成し
たアドバンスト・パワー・マネージメント(APM)と
いう拡張プログラミング・インタフェースであり、現
在、インテル社の80X386またはそれ以上の系列の
プロセッサ上で動作するように作成されたほとんどのオ
ペレーティング・システムに含まれている。BIOS内
の電力管理ドライバの部分(APM BIOS)は、A
PM OSドライバとやりとりする。
ンについては、後述するが、サスペンド・ルーチンとブ
ートアップ・ルーチンとを含む。レジューム・ルーチ
ン、スーパバイザ・ルーチン、CPU状態保管ルーチ
ン、CPU状態復元ルーチン、APM BIOS経路指
定ルーチンなど、その他のAPM BIOSルーチンに
ついては、参照により本明細書に組み込まれる上記の関
連出願に詳述されている。OS内の電力管理ドライバと
APM BIOSルーチンは、4通りの状態の間のコン
ピュータの遷移を制御する。「APM」という用語に対
する言及は一般にAPM OSドライバを指すが、文脈
によっては他のものを示す場合もある。
用する電力が通常動作状態150より少ないが、本来実
行すると思われるようにアプリケーションを実行状態に
しておく。一般に、待機状態152では、各種装置をそ
れぞれの低電力モードにするコードにより、電力が節約
される。待機状態152では、以下に詳述するように、
固定ディスク記憶装置31内の固定ディスク(図示せ
ず)の回転を止め、ビデオ信号の生成を止め、CPU4
0を低電力モードにすることにより、電力を節約するこ
とができる。しかし、これは限定を意図するものではな
く、CPUクロックを減速または停止するか、または他
の周辺装置(モデム、LANカード)が低電力状態に入
れるようにするなど、他の方法を使用して電力消費を低
下することもできる。
ことができる。第1に、通常動作状態150では、固定
ディスク記憶装置31内の固定ディスクはたとえば毎分
3600、4500、または5400回転(RPM)で
終始回転している。待機状態152では、低電力モード
に入る(固定ディスク記憶装置31内の固定ディスクが
回転を止める)ように固定ディスク記憶装置31に指示
するためのコマンドがIDEディスク制御装置86に送
られ、それにより、固定ディスク記憶装置31内部のモ
ータ(図示せず)が通常、固定ディスクを回転中に消費
する電力が節約される。
ュータ・システムのビデオ制御装置56が、ビデオ表示
端末11上に表示される画像に対応するビデオ信号(当
技術分野で周知のように、HSYNC、VSYNC、
R、G、Bなど)を終始生成する。待機状態152で
は、ビデオ制御装置56がビデオ信号の生成を止め、そ
れにより、ビデオ制御装置56によって通常消費される
電力が節約され、HSYNC、VSYNC、R、G、B
はいずれも約0.00VDCに励起される。VESA
(Video Electronics Standards Association)準拠の
モニタは、HSYNCおよびVSYNCが約0.00V
DCになると自動的にオフになるので、このようなモニ
タを使用すると、さらに電力を節約することができる。
セーバ」を備えているものがあり、それにより、ビデオ
表示端末の前面の蛍光体の焼付きを防止するために画面
11が暗くなることに留意されたい。このようなシステ
ムの多くでは、ビデオ制御装置56が引き続きビデオ信
号を生成しており、暗い画面または動的表示に対応する
ビデオ信号を生成するだけである。したがって、スクリ
ーンセーバを実行しているコンピュータ・システムは、
依然としてビデオ信号を生成するのに必要な電力を消費
している。
40が終始、コマンドを実行し、それにより、電力を消
費している。待機状態152では、APM CPUアイ
ドル呼出しに応答してBIOSがHALT命令を出す。
HALT命令を実行すると、次のハードウェア割込みが
発生するまで、CPUの電力消費が大幅に低減される。
本当にアイドル状態のときは、CPUは90%以上の時
間の間、停止状態を維持することができる。
る。サスペンド状態154では、コンピュータ・システ
ムが消費する電力は極めて少量になる。サスペンドした
コンピュータが消費する電力は100ミリワット未満で
ある。消費する電力は、電源オン事象を監視するために
(システムが交流電力を受け入れるときに)電源によっ
て補助電力線で生成される少量の電力だけである。
フ」にする前にコンピュータ・システムの状態を固定デ
ィスク記憶装置(ハード・ドライブ)31に保管するこ
とによって行われる。サスペンド状態154に入るた
め、CPU40はアプリケーションを中断し、CPUの
プログラム実行制御権を電力管理ドライバ内のBIOS
に移転する。BIOSは、コンピュータ・システム10
の状態を確認し、コンピュータ・システム全体の状態を
固定ディスク記憶装置31に書き込む。CPU40のレ
ジスタ、CPUキャッシュ41、システムRAM53、
システム・キャッシュ60、ビデオ制御装置56のレジ
スタ、ビデオ・メモリ56、それ以外の揮発性レジスタ
の状態は、すべて固定ディスク・ドライブ31に書き込
まれる。システム10全体の状態は、使用可能度が大幅
に不利にならずに復元できるように保管される。すなわ
ち、ユーザは、通常行われるようにシステムがオペレー
ティング・システムをロードし、グラフィカル・ユーザ
・インタフェースとアプリケーション・プログラムとを
ロードするのを待つ必要がない。
ドされたことを示すデータを不揮発性CMOSメモリ9
6に書き込む。最後に、CPU40は、±5VDCと±
12VDCの各線によりシステムに調整電力を供給する
のを停止するように電源17に指示するようマイクロコ
ントローラ(U2)に命令する。コンピュータ・システ
ム10は電力消費量が低下し、コンピュータ全体の状態
は固定ディスク記憶装置31に確実に保管される。次に
システム電源は「オフ」になり、コンピュータは、スイ
ッチを監視する回路に電力供給するために(電源がコン
セントから交流電力を受け入れているときに)電源(A
UX5)から少量の調整電力を受け入れるだけになる。
以下に詳述するように、電源遮断切迫(PDI)サスペ
ンドの実行後、システム電源と補助電源がオフになる。
56である。オフ状態156は、典型的なコンピュータ
・システムが通常通りに(オン/オフ・スイッチを押
す)オフになるのとほぼ同一である。この状態では、電
源17の1次/調整ユニット172がコンピュータ・シ
ステム10に調整電力を供給するのを止める(図8に付
随する本文で詳述するように、AUX5による少量の調
整電力は除く)が、コンピュータ・システム10の状態
は固定ディスク31に保管されていない。サスペンド状
態154とオフ状態156は、電源17が調整電力を発
生しないという点で似ている。両者の相違点は、オフ状
態156では、サスペンド状態154のようにコンピュ
ータ・システム10の状態がハード・ドライブ31に保
管されないことである。しかも、オフ状態156を出る
と、コンピュータ10は、オンになったときと同様に
「ブート」する。すなわち、実行コードは、ユーザが始
動するか、AUTOEXEC.BATファイルなどの手段により自動
的に始動する必要がある。しかし、サスペンド状態15
4を出ると、コンピュータ10は割込みが発生したとき
のように実行を再開する。
す事象の概要も示している。このような事象について
は、図8〜図13に付随する本文で詳述するが、大まか
な説明は役に立つと思われる。電源ボタン21、3つの
タイマ(非活動待機タイマ、非活動サスペンド・タイ
マ、起動時間タイマ)、サスペンド可能フラグ(図10
〜図13と付随の本文を参照)、電源遮断切迫(PD
I)制御信号は、いずれもコンピュータがどの状態に入
るかを左右するものである。一般に、最初の2つのタイ
マは、ハードウェアか、またはプログラムとしてCPU
上で実行されるCPUコード・タイマのいずれかにする
ことができる。両方のタイマがともに、BIOSデータ
・セグメントから実行されるCPUコード・タイマであ
ることが好ましい。これらのタイマについては、上記の
出願で詳しく説明されている。
のCPU操作可能読取り可能ラッチであり、これについ
ては図19〜図25に付随する本文で詳述する。要する
に、このビットをあるモードにすると、スイッチ21を
押すことによってシステム10がオフ状態156にな
り、このビットを別のモードにすると、スイッチ21を
押すことによってシステム10がサスペンド状態154
になる。158に示すように、システム10が通常動作
状態150であるときに、サスペンド可能フラグがCL
EARされている間に電源ボタン21を押すと、システ
ム10はオフ状態156に入る。160に示すように、
システム10がオフ状態156であるときに、電源ボタ
ン21を押すと、システム10は通常動作状態150に
入る。さらに、以下に詳述するようないくつかの「外部
事象」により、システムをオフ状態156から通常動作
状態150に遷移させることができる。
態150である場合、1つの事象によってコンピュータ
を待機状態152にすることができる。すなわち、16
2に示すように、非活動待機タイマが時間切れになる
と、コンピュータ・システム10は待機状態152に変
化する。代わりに、システムは、ダイアログ・ボック
ス、スイッチ、その他の入力装置など、ユーザがただち
にシステムを強制的に待機状態にするための手段を提供
することもできる。164に示すように、待機状態15
2の間に、ユーザが電源ボタン21を押すことを含む前
述の種類のシステムまたはユーザ活動により、コンピュ
ータ10は待機状態152を出て、もう一度通常動作状
態150に入ることができる。
状態152から通常動作状態150に変化して、ユーザ
の混乱を防止する。アイドル状態の場合でも、CPU4
0はスイッチが押されたかどうかをただちにテストす
る。ハードウェア割込みによりCPU40は毎秒約20
回、アイドル状態から出る。その後、次のAPM獲得事
象中にマイクロコントローラU2に問い合わせ、スイッ
チ21が押されたかどうかを判定する。
態150である場合、3通りの事象によってそれをサス
ペンド状態154にすることができる。第1に、166
に示すように、非活動サスペンド・タイマが時間切れに
なると、コンピュータ・システム10はサスペンド状態
154に変化する。第2に、166にも示すように、ユ
ーザは、NVRAM96に書き込まれたサスペンド可能
フラグがSETされている間に電源ボタン21を押すこ
とにより、コンピュータ10をただちにサスペンド状態
154にすることができる。さらに代わりとして、AP
Mドライバは、サスペンド・ルーチンを呼び出すように
APM BIOSドライバに指示する「電源状態設定:
サスペンド」コマンドによりサスペンド要求を出すこと
ができる。第3に、交流電力障害が発生し、サスペンド
可能フラグが設定されている場合、システム10はサス
ペンド状態154に入る(以下に詳述する)。
っている場合、いくつかの事象によりシステムを通常動
作状態150にすることができる。ユーザは、168に
示すように、電源ボタン21を押すことにより、システ
ム10を通常動作状態150に変化することができる。
168に示し、以下に詳述するように、交流電力障害の
結果、システム10がサスペンド状態に入った場合(P
DIサスペンド)、システム10は、コンセントから所
定のレベルの交流電力が戻ってくると通常動作状態15
0に変化することができる。
168に示すようにサスペンド状態154から通常動作
状態150に、または160に示すようにオフ状態15
6から通常動作状態150に、システム10を変更する
ことができる。たとえば、図10〜図12の回路のマイ
クロコントローラU2内の電話呼出し音検出回路は、接
続した電話回線の呼出し音が鳴ったときに、システム1
0がオフ状態156またはサスペンド状態154を出て
通常動作状態150に入るように構成されている。この
ような機構は、テレファックス・データやディジタル・
データを受信するシステムに有用である。システムは、
電話の呼出し音に応答して通常動作状態に入り、着信フ
ァクシミリ伝送へのアクセス、ファイルのアップロード
またはダウンロード、システムへの遠隔アクセスを可能
にすることなどの事前設定機能を実行し、非活動サスペ
ンド・タイマの時間切れに応答してもう一度サスペンド
・モードに入り、システムが通常動作状態になっている
間だけ電力を消費する。
ラームタイプの事象によりシステム10がサスペンド状
態154またはオフ状態156を出て通常動作状態15
0に入るようにする、起動時間アラーム・カウンタを実
現する。このようなシステムは、電話の使用率の低さを
利用するために所与の時刻にテレファックスまたはディ
ジタル・データを送信し、テープ・バックアップ・シス
テムを備えたシステム・ハード・ドライブ31をバック
アップするなどのシステム・メンテナンス機能を実行す
る際に有用である。後者の場合、スケジューラによって
テープ・バックアップ・プログラムが実行される時刻よ
り一定期間前にマシンをオンにするように、起動時間ア
ラームが設定される。代わりに、APM BIOSスケ
ジューラを使用して、テープ・バックアップ・プログラ
ムを実行させることもできる。
0が待機状態152になっていて、(1)非活動サスペ
ンド・タイマが時間切れになるかまたは(2)交流電力
障害が発生し、しかもサスペンド可能フラグが設定され
ている場合、コンピュータ10はサスペンド状態154
に変化する。システム10は、サスペンド状態154か
ら待機状態152に戻ることはできないが、遷移168
に付随する本文に記載したように通常動作状態150へ
の遷移のみ可能である。
を変更できないことは明らかである。4通りの状態の1
つからの遷移のたびに、必要なシステム変更を行うため
に所与の期間が必要になる。本発明に関連する各遷移の
詳細については、図8〜図25に付随する本文で説明す
る。
いて述べる前に、4通りの状態を達成するのに必要なハ
ードウェアについて先に説明すると有用であると思われ
る。本発明の電源の一実施例のブロックは図8に示す。
電源17には、制御ユニット174と1次/調整ユニッ
ト172という2つのユニットがある。また、電源17
は、交流電力障害後の所定の時間の間、電源17への電
力を維持可能な1次調整ユニット172内に内部エネル
ギー(バックアップ電力貯蔵)も含んでいる(以下に詳
述する)。電源17には、典型的なコンセントから11
5VACまたは220VACを受け入れる交流線入力
と、電源17の調整活動を制御するON#という、いく
つかの入力がある。また、電源17には、任意の交流線
出力と、±5VDCと、±12VDCと、AUX5と、
GNDと、POWERGOODと、電源遮断切迫(PD
I)という、いくつかの出力がある。交流線出力は、通
常、ビデオ表示端末11の電力入力(図示せず)に渡さ
れる115VACである。制御ユニット174は、ON
#入力を受け入れ、POWERGOOD出力を生成す
る。1次/調整ユニット172は、線入力からの115
VACを±5VDCと±12VDCに選択的に調整す
る。1次/調整ユニット172が電力を±5VDC線と
±12VDC線に調整するかどうかは、制御ユニット1
74がインタフェースを取るON#の値によって決ま
る。制御ユニット174は、たとえば、適切なオプトア
イソレータを使用してON#信号を生成する回路の分離
を行うことが好ましい。
±12VDC、GND、POWERGOODの各出力
は、当技術分野では周知のものである。電源17が「オ
フ」のとき、すなわち、線入力からの調整電圧を供給し
ない場合、POWERGOOD信号は論理0になる。電
源17が「オン」のとき、電源17は115VACまた
は220VAC線入力から±5VDCおよび±12VD
Cの調整電圧を発生する。このような4通りの調整電圧
とそれに関連するGNDは、当技術分野で一般に知られ
ているように「システム電源」になる。調整電圧が受け
入れられる許容範囲内のレベルを達成すると、POWE
RGOOD信号が論理1に変化する。+5ボルト線また
は+12ボルト線が許容範囲を外れると、POWERG
OOD信号は論理0になり、それにより、この状態を示
す。
DCを供給する。公称115VACを供給する典型的な
コンセントに電源17を差し込むと、電源が「オン」か
「オフ」かにかかわらず、1次/調整ユニット172は
AUX5で調整済みの+5VDCを供給する。したがっ
て、コンセントから交流電力を受け入れている間、電源
17は必ずAUX5で公称+5VDCを供給している。
AUX5出力が+5出力とは異なる点は、電源17が
「オン」になっている間のみ、1次/調整ユニット17
2が+5出力により調整済みの+5VDCを発生するこ
とである。さらにAUX5出力が+5出力と異なる点
は、1次/調整ユニット172が+5出力により+5V
DCで数アンペアの電流を供給するのに対し、AUX5
出力により+5VDCで1アンペア未満の電流を供給す
ることである。
調整セクションとの接続および切断のために高アンペア
双投スイッチを使用する。電源17では、高アンペア双
投スイッチを使用していない。むしろ、スイッチ21に
よりON#信号を生成する回路を制御している。スイッ
チ21は、瞬時単極単投スイッチであることが好ましい
が、当業者であれば、単極双投スイッチなど、他のタイ
プのスイッチを利用するために図10〜図12の回路を
採用するはずである。交流線入力は、必ずコンセントか
ら1次/調整ユニット172に接続される。ON#が論
理1(約AUX5、通常は+5VDC)である場合、1
次/調整ユニット172は、±5出力または±12出力
により115VAC線入力を±5VDCまたは±12V
DCに調整しない。1次/調整ユニット172は、AU
X5出力で低アンペアの公称+5VDCを供給するだけ
である。これに対して、ON#が論理0(約GND)で
ある場合、1次/調整ユニット172は、4つの±5出
力および±12出力により115VAC線入力を±5V
DCおよび±12VDCにそれぞれ調整する。したがっ
て、ON#が1である場合、電源17は「オフ」にな
り、ON#が0である場合、電源17は「オン」にな
る。
待機状態152になっていて、コンセントで交流電力障
害が発生した場合、交流線入力が電力障害を検出し、制
御ユニット174がPDI信号を活動化し(すなわち、
PDIが第1の論理状態(たとえば、論理0)から第2
の論理状態(たとえば、論理1)に変化する)、電源1
7のバックアップ電力を使い尽くすと、システム10に
一切電力が供給されないことを示す。交流電力障害は、
電圧低下(電力は依然として印加されるが、110Vで
はなく50Vなど、電圧が低くなる)になるかまたは停
電/電力休止(コンセントから一切電力が供給されな
い)になるはずである。交流電力障害が発生すると、電
源17はその内部バックアップ・エネルギー貯蔵に切り
替わるが、このエネルギー貯蔵は交流電力障害中に±5
VDC、±12VDC、AUX5の各線上で電力を維持
し、システム10が「サスペンド」ルーチンを実行して
いる間、システム10を実行状態のままにし、それによ
り、電源17がシステム10への電力を発生しなくなる
前にハード・ドライブにデータが保管される(以下に詳
述する)。システム10がサスペンドされた後、±5V
DC、±12VDC、AUX5を含む、システムへのす
べての電力が停止される。電源17は、交流電力障害が
持続する期間の長さにかかわらず、システム10が「サ
スペンド」ルーチンを実行できるようにするために十分
なバックアップ電力を備えるだけでよい。
ム10の電源の代替実施例が示されている。(ただし、
以下に記載する相違点を除き、この出願全体にわたる電
源17の説明は電源32にも同じように適用できること
に留意されたい。)電源32は、主電源34と無停電電
源装置(UPS)36とを含む。電源34は、電源17
と同じであるが、そこからPDI信号は生成されず、バ
ックアップ貯蔵エネルギーを含んでいない。むしろ、コ
ンセントで交流電力障害が発生すると、UPS36を使
用して、バックアップ電力を供給し、PDI信号を生成
する。UPS36には、交流線入力2とON#という2
つの入力がある。交流線入力2は典型的なコンセントか
ら115VACまたは220VACのいずれかを受け入
れる。UPS36には、PDIと交流線出力2という2
つの出力がある。UPS36の交流線出力2は、電源3
4の交流線入力に結合され、電源34の交流線入力に1
15VACまたは220VACを供給する。さらに、コ
ンセントで交流電力障害が発生した場合、UPS36の
バックアップ電力貯蔵を使い尽くすかまたはコンセント
で許容範囲内の所定のレベル(たとえば、115±15
Vまたは220±15V)の交流電力が復旧するかのい
ずれかが先に発生するまで、UPS36はその内部エネ
ルギー源から初期交流電力障害によって中断されない電
源34の交流線入力に115VACまたは220VAC
を供給し続ける。ただし、受け入れられる許容範囲のレ
ベルは、システムおよびアプリケーションの要件によっ
て様々になる可能性があることに留意されたい。
待機状態152になっているときに、コンセントで交流
電力障害(電圧低下または停電)が発生すると、交流線
入力2は電力障害を検出し、UPS36はPDI信号を
活動化して、UPS36のバックアップ電力を使い尽く
すとシステム10に電力が供給されなくなることを示
す。交流電力障害中に電源34が±5VDC線、±12
VDC線、AUX5線上で電力を維持し、システム10
が「サスペンド」ルーチン(後述する)を実行している
間、システム10を実行状態に維持することができるよ
うに、UPS36は十分なバックアップ・エネルギー貯
蔵を含んでいる。サスペンド・ルーチンの完了後、UP
S36がシステム10への電力を発生しなくなる前にす
べてのデータがハード・ドライブに保管される(以下に
詳述する)。システム10がサスペンドされた後、±5
VDC、±12VDC、AUX5を含む、システムへの
すべての電力が停止される。UPS36は、交流電力障
害が持続する期間の長さにかかわらず、システム10が
「サスペンド」ルーチンを実行できるようにするために
十分なバックアップ電力を備えるだけでよい。
は、本発明のコンピュータ・システム10の電子回路の
概略図が示されている。図10〜図12の回路は、スイ
ッチ21と、電源/フィードバックLED23と、電源
17と、ビデオ表示端末11と、CPU40上で実行中
のコードとのインタフェースを担当する。
第1の事前プログラミング済みPAL16LV8であ
り、U2は事前プログラミング済み87C750マイク
ロコントローラであり、U3は当技術分野で周知の74
LS05であり、U4は第2の事前プログラミング済み
PAL16L8(図示せず)であり、さらに図10〜図
12に示すように回路連絡状態になっている様々な個別
構成要素を含む。一般に、PAL U1およびU4(図
示せず)は図3および図4のプレーナ入出力バス90と
マイクロコントローラU2とのインタフェースを取り、
このマイクロコントローラは図10〜図12の残りの回
路へのインタフェースとなり、その回路がスイッチ2
1、電源17、ビデオ表示端末11、プログラム可能ク
ロック合成器(図示せず)へのインタフェースとなる。
と、16MHzのクリスタルY1と、16個の抵抗器R
1〜R16と、9個のコンデンサC1〜C9と、好まし
い実施例で論理スイッチとして動作するのに適した標準
の低電流NMOS FETである3個のN型MOSFE
T Q1〜Q3と、6個の1N4148小信号ダイオー
ドCR1〜CR6とをさらに含み、いずれも図10〜図
12に示すように構成され接続されている。抵抗器R1
〜R16は、1/4ワットの抵抗器であり、図10〜図
12に示す値±5%のものである。コンデンサC1は、
10μF(±10%)の電解コンデンサである。コンデ
ンサC2およびC3は、22pF(±10%)のタンタ
ル・コンデンサである。コンデンサC4〜C8は、0.
1μF(±10%)のセラミック・コンデンサである。
最後に、コンデンサC9は、1000pF(±10%)
のセラミック・コンデンサである。
C3は、当技術分野で既知の通り、操作のタイミングを
制御するためにマイクロコントローラU2が使用する信
号を生成する。ダイオードCR1およびCR3と抵抗器
R13はVBAT信号からAUX5信号を分離すると同
時に、電源17がAUX5信号を生成する間にバッテリ
171が消耗しないようにAUX5信号がVBAT信号
を補足できるようにする。AUX5信号は、ダイオード
CR1およびCR3により低下し、VBATに接続され
た各種装置に適正な電圧を供給する。代わりに、VBA
T線がAUX5線から分離される。
レス線SA(1)〜SA(15)とAEN(アドレス使
用可能)線に接続されている。SA(1)〜SA(1
5)とAENは、図3および図4に示すプレーナ入出力
バス90の一部である。第2のPAL U4は、アドレ
ス線SA(1)〜SA(15)上で所定のアドレスが提
示され、AEN(アドレス使用可能)線が活動状態であ
るときに、アクティブ・ロー信号DCD#を提示して、
単にアドレス・デコーダになるようにプログラミングさ
れる。この特定の実施例の第2のPAL U4は、0E
CHおよび0EDHというアドレスで2つの連続8ビッ
ト入出力ポートをデコードするように事前プログラミン
グされている。代わりに、当業者には既知の通り、メモ
リ制御装置の汎用入出力ポートなど、他の電子装置によ
ってDCD#信号を生成することもできる。
とマイクロコントローラU2との間でコマンドおよびデ
ータを転送できるようにするためのCPUとマイクロコ
ントローラU2との間の読取り/書込みインタフェー
ス、(ii)マウス割込みINT12とキーボード割込み
INT1との論理ORを取ること、(iii)CPU40
からのコマンドに応答してマイクロコントローラU2を
リセットするためのリセット出力という、いくつかの機
能を提供するようにプログラミングされている。
ポート(ここでは「電力管理ポート」ともいう)を利用
する。第1のPAL U1には、プレーナ入出力バス9
0からの入力が8つあり、SD(4)、SD(0)、S
A(0)、IOW#、IOR#、RST_DRV、IR
Q1、IRQ12である。第1のPAL U1は、ピン
7(16)で入力されたアクティブ・ハイ信号RST_
DRVによって既知の初期状態にリセットされるが、こ
の信号は、当業者には周知の通り、通常、メモリ制御装
置46によって生成される。
ST751はピン9にある。リセット副回路920は、
RST751信号の生成を担当し、4つの抵抗器R4、
R14、R15、R16と、2つのコンデンサC1およ
びC8と、2つのMOSFET Q2およびQ3とを含
み、これらは、図10〜図12に示すように第1のPA
L U1およびマイクロコントローラU2と回路連絡状
態になっている。RESET線が論理1になっていると
きにRST751線が論理1に引き上げられ、それによ
り、マイクロコントローラU2がリセットされるよう
に、リセット副回路920は、第1のPAL U1から
のリセット出力信号RESETをマイクロコントローラ
U2のリセット入力信号RST751にインタフェース
するものである。
ポート0EDHのビット0に論理1を書き込んだことに
応答して、マイクロコントローラU2をリセットする。
制御ポート0EDHのビット0に論理1を書き込むと、
第1のPAL U1はRESET線を論理1に引き上
げ、それがRST751線を論理1に引き上げ、それに
より、マイクロコントローラU2をリセットする。CP
U40は、制御ポート0EDHのビット0に論理0を書
き込むことによって、リセット要求をクリアする。
するようにAUX5信号の電圧が所与の量だけ上昇する
と、リセット副回路は必ずRST751線を論理1に引
き上げ、それにより、マイクロコントローラU2をリセ
ットする。87C750のメーカであるフィリップス社
では、リセット問題を防止するために単純なRC回路の
使用を提案しているが、単純なRC回路は明瞭なリセッ
トをもたらさないことがすでに判明している。図10〜
図12の特定の構成では、R4、R14、C1によって
決まる一定時間より長い期間にAUX5の電圧が限界量
だけ上昇すると、R15およびC8によって決まる期
間、RST751線が論理1に引き上げられる(それに
より、マイクロコントローラU2をリセットする)。こ
れは、典型的な電圧低下または停電後にコンセントの交
流電力が復旧したときなどに発生するものと思われる。
図10〜図12に示す実施例では、しきい値は約1.5
VDCである。
クロコントローラU2をリセットしないときはほとんど
電力を消費せず、マイクロコントローラU2のリセット
保護の増強という恩恵をもたらす。
L U1を介してCPU40へのインタフェースが取ら
れ、複数の入力と、出力と、内部で制御可能な機能とを
有する。
から入力され、プッシュボタン21の現行状態を反映す
る。プッシュボタン21は通常、開いている。プッシュ
ボタン21が開いていると、SWITCH線は抵抗器R
1により論理0(アース)に引き下げられる。プッシュ
ボタン21を押すと、それにより、閉鎖事象が発生し、
SWITCH線は抵抗器R12により論理1(AUX
5)に引き上げられる。コンデンサC6はスイッチ閉鎖
事象のバウンス解除を行うように動作し、スイッチ21
の閉鎖事象のそれ以上のバウンス解除は、当業者には既
知の通り、SWITCHを所定の回数、たとえば50
回、読み取り、SWITCH線がどの読取りでも同じで
あることを確認することにより、マイクロコントローラ
U2内で行われる。
ロコントローラU2によって直接制御可能である。図1
0〜図12に示すように、ON信号はピン5(P3.
0)から出力され、電源のON#信号を制御するために
抵抗器R6を介してSWITCH信号とORされる。O
N信号が論理1であると、MOSFET Q1は伝導
し、それにより、ON#線(JP2のピン2)を論理0
(GND)に引き下げ、それにより、電源17は±5V
DCと±12VDCの各線によりシステムへの調整電力
の供給を開始する。これに対して、ON線が論理0であ
ると、MOSFETQ1は伝導しないので、ON#線
(JP2のピン2)は抵抗器R7によって論理1(AU
X5)に引き上げられ、それにより、電源17は±5V
DCと±12VDCの各線による調整電力の供給を止め
る。
に応答し、CPU40によって書込み可能なマイクロコ
ントローラU2内の書込み可能レジスタ・ビットにより
CPU40に応答して、マイクロコントローラU2によ
って制御される。マイクロコントローラU2はAUX5
から電力を供給されるので、マイクロコントローラU2
は必ず電力を供給され(前述のようにPDIサスペンド
の完了後は除く)、コードを実行し、システムを制御す
る。電源17が±5VDCと±12VDCの各線により
システムに調整電力を供給しておらず、(i)スイッチ
21が押されるか、(ii)外部事象の1つが発生する
か、または(iii)内部アラームが時間切れになると、
マイクロコントローラU2はON信号をアサートし、そ
れにより、電源17は±5VDCと±12VDCの各線
によりシステムに調整電力を供給する。マイクロコント
ローラは、スイッチ21の解除後もON信号のアサート
を続行する。
・システムとして、プッシュボタン21によるユーザの
直接制御下でオンにすることもできる。電源ボタン21
を押してもそれに応答してシステムが増力しないことに
よって証明されるように、このオプションは、通常、マ
イクロコントローラU2が予想通りの機能を停止した場
合のみ、使用される。図10〜図12に示すように、ス
イッチ21は、ダイオードCR2、MOSFET Q
1、抵抗器R7、コネクタJP2を介して、電源17の
ON#線も制御する。通常、プッシュボタン21は開い
ており、SWITCH線はR1により論理0に引き下げ
られ、MOSFET Q1は伝導しないので、抵抗器R
7によってON#線(JP2のピン2)が論理1(AU
X5)に引き上げられ、電源17は±5VDCと±12
VDCの各線による調整電力の供給を行わない。
と、SWITCH線は論理1に引き上げられ、MOSF
ET Q1は伝導し、それにより、ON#線(JP2の
ピン2)が論理0(GND)に引き下げられ、それによ
り、電源17は±5VDCと±12VDCの各線による
調整電力の供給を開始する。ボタン21をさらに保持し
た状態で、システムに電力供給すると、BIOSにより
CPU40はマイクロコントローラU2がまだ機能して
いるかどうかをテストする。機能していない場合、CP
U40はマイクロコントローラU2をリセットし、マイ
クロコントローラU2はリセット後、スイッチ21が押
されていることを検出する。そのため、ボタン21をさ
らに保持した状態で、マイクロコントローラはON信号
をアサートするので、ユーザは、マイクロコントローラ
がその時点で電源17を制御していることを把握して、
最終的にスイッチ21を解除することができる。このバ
ックアップ・オプションを使用するために、ユーザは、
およそ数秒間、すなわち約5秒間の期間、ボタン21を
POSTに押し込む必要がある。
ッチ21が押されるか、(ii)システムをオフにするよ
うにCPU40がマイクロコントローラに命令すると、
それに応答してシステムをオフにするだけである。マイ
クロコントローラU2にとって、これらの事象は同じで
ある。というのは、スイッチ21の閉鎖事象またはCP
U40のいずれかによってスイッチの押下げを行えるよ
うにマイクロコントローラが構成されており、ハードウ
ェア・ボタンの押下げ/解除がソフトウェア・ボタンの
押下げ/解除とほぼ同じように扱われるからである。マ
イクロコントローラU2は、マイクロコントローラU2
内のAPM接続フラグがクリアされた場合のみ、CPU
によるコマンドなしにシステムをオフにする。この場
合、システムに電力が供給され、APM接続フラグがC
LEARされると、スイッチ21の閉鎖事象に応答し
て、マイクロコントローラU2がON信号をクリアし、
それにより、電源17は±5VDCと±12VDCの各
線によるシステムへの調整電力の供給を止める。ON信
号は、スイッチ21の解除後もクリアされたままにな
る。
態がハード・ディスク・ドライブ31に正常に保管され
た(サスペンド)後に出される、CPUによるコマンド
に応答した場合もシステム10をオフにする。マイクロ
コントローラU2は、このようなコマンドに応答して、
ON信号をクリアし、それにより、電源17は±5VD
Cと±12VDCの各線によるシステムへの調整電力の
供給を止める。
5もオフになる。より具体的には、電源17内のバック
アップ電力が電力を供給する場合、ONがクリアされる
と(PDIサスペンドの完了後)、電源17内の回路が
AUX5をオフにする。UPS36がバックアップ電力
を供給する場合は、PDIが活動状態で、ONがクリア
されると、UPS36はその交流線出力2を低下させ、
それにより、電源34からのAUX5をオフにする。
事象が発生したときにもシステムを検出し、システムを
左右することができる。EXT_RING信号は、ピン
7(P0.1)から入力され、マイクロコントローラU
2が電力供給された外部モデム902からの呼出し音を
検出できるようにするものである。当業者には既知の通
り、典型的な外部モデムは、チップを越えて呼出し音信
号が検出されると周知のRS−232Cフォーマットで
論理1に切り替わる呼出し音信号を出力し、電話回線を
鳴らす。この信号は、ダイオードCR6によりマイクロ
コントローラU2にインタフェースされ、抵抗器R9お
よびR10によって分割され、最終的にEXT_RIN
G線によりマイクロコントローラU2に入力される。こ
のトグル信号は、マイクロコントローラU2によって2
5ミリ秒ごとにサンプリングされて分析されるが、マイ
クロコントローラは、2つの連続サンプルについてこの
入力が論理1である場合に必ず呼出し音が存在すると見
なす。この条件を満足すると、それに応答してマイクロ
コントローラU2はON信号をアサートし、それによ
り、電源17は±5VDCと±12VDCの各線による
システムへの調整電力の供給を開始する。着信電話呼出
しを検出するためにEXT_RING信号を使用する場
合、外部で電力供給されたモデム902が存在しなけれ
ばならない。
サ、音声起動センサ、光センサ、赤外線光センサ、「ク
ラッパ(clapper)」タイプ・センサなど、RS−23
2仕様に適合する(またはそれがEXT_RING信号
をアサートするほど十分近い)2進信号を供給する別の
装置をEXT_RING線にインタフェースし、これを
使用してシステムを起動することもできる。
この実施例には、オプトアイソレータ(図示せず)OP
TO1ベースの呼出し音検出回路を有する内部モデム9
00から電話呼出し音信号を検出するための備えが設け
られている。多くの適当なオプトアイソレータがヒュー
レット・パッカード社などによって製造され、多くの販
売元から広く市販されている。内部モデム900は、シ
ステム・プレーナ20の回路内に設計するか、または拡
張スロット78の1つに配置することができる。後者の
場合、モデム900は、オプトアイソレータOPTO1
からの信号を図10〜図12の電力管理回路の回路に電
気的に接続できるようにBergまたは同様のコネクタ
を備えるように修正する必要がある。EXT_WAKE
UP#信号は、マイクロコントローラU2のピン4(P
0.2)から入力され、内部モデム900から呼出し音
検出オプトアイソレータOPTO1からの信号を入力す
るために使用する。この信号は、抵抗器R8およびR
5、ダイオードCR6、コンデンサC9を介してインタ
フェースされ、最終的にEXT_WAKEUP#線を介
してマイクロコントローラU2に入力される。
ル信号は、マイクロコントローラU2によって検出され
て分析されるが、マイクロコントローラは、EXT_W
AKEUP上の信号の3つの連続信号周期が15.1H
z〜69.1Hzの周波数を有する場合に必ず呼出し音
が存在すると見なす。EXT_RINGに沿って呼出し
音信号を出力するために電力供給が必要なEXT_RI
NG信号回路とは異なり、内部モデム900は、通常は
R5によってAUX5に引き上げられるEXT_WAK
EUP#線に沿ってオプトアイソレータOPTO1が適
当な信号を出力するように電力供給を受ける必要がな
い。
I)がある。マイクロコントローラU2は、CPUのS
MIによってCPU40への割込みを行うことができ
る。システム管理割込み信号SMI_OUT#は、マイ
クロコントローラU2のピン3(P3.2)から出力さ
れ、オペレーティング・システムが割込みの妥当性検査
を行うかまたはその他の方法で割込みを許可するのを待
たずにマイクロコントローラU2がただちにCPU40
への割込みを行えるようにするものである。SMI_O
UT#は、CPUのSMI#ピンまたはメモリ制御チッ
プ46上で検出される外部電力管理割込み(EPMI
#)ピンに直接接続することができる。制御チップ46
のEPMI#ピン上の信号は、通常、CPU40のSM
I#ピンに接続されている制御チップ46の別のピンを
介してその状態を渡す。好ましい実施例のSMI_OU
T#はCPU40に直接結合されている。
ントローラU2内に位置し、CPU40によって書き込
むことができる、書込み可能レジスタ・ビットによって
制御される。さらに、マイクロコントローラU2はSM
I_OUT#信号をアサートし、それにより、(i)A
CTIVITY#線上で検出された活動に応答して、
(ii)マイクロコントローラU2により電源17がシス
テムへの調整電力の供給を停止する前に、(iii)PD
I線上で検出されたPDIに応答して、または(iv)
スイッチの押下げに応答して、CPU40への割込みを
行うことができる。このような事象の一部または全部
は、CPUからマイクロコントローラU2へのコマンド
によって可能にしたり禁止することができる。
のマイクロコードはCPU40の状態をメモリへのまた
はメモリからの特殊CPU状態保管域に保管する。その
後、CPU40はSMI割込みハンドラを実行するが、
これは以下の諸機能を実行するものである。CPUの状
態を復元するため、SMI割込みハンドラはRSM(レ
ジューム)命令を出し、それにより、CPU40はそれ
自体の状態を特殊保管域から復元する。
2がCPUのSMIを介してCPU40への割込みを行
う前に、CPU40はCMOS NVRAM96内の変
数に値を書き込み、SMIの理由を示す。CMOS N
VRAM96内のこの値はデフォルトの場合に00Hに
なり、マイクロコントローラU2により電源17が調整
電力の供給を停止する前に発生するようにマイクロコン
トローラU2が非同期でCPU40への割込みを行って
いることをCPU40に示す。各SMI後にCPU40
は、CMOS NVRAM内のその変数を00Hに設定
する。この値に応答して、CPU40は、まもなくマイ
クロコントローラU2によってシステムへの電力が低下
することを想定して、所与のタスクを実行する。CPU
40は、マイクロコントローラU2内の電力低下延長タ
イマを定期的に再始動することにより、マイクロコント
ローラU2がシステムへの電力を低下させるまでの期間
を延長することができる。要約すると、CPU40がS
MIの原因ではないときにSMIが発生すると、CMO
S NVRAM96内の値は必ず00Hになる。その場
合、SMIハンドラは、どの事象によってSMIが発生
したかに基づいて、取るべき適切なアクションを決定す
る。
間中、CPU40は、多数のタスクを実行することがで
きる。たとえば、CPUは、最後の電源オン以来コンピ
ュータ・システムが動作している期間など、後でハード
・ドライブ31に書き込むべき所与の情報をCMOS
NVRAM96に書き込む。さらに、ユーザは起動アラ
ームを左右するパラメータのうちの1つまたは複数を変
更している可能性があるので、CPUは、最新の起動時
間値を再計算して、マイクロコントローラU2に書き込
む。
値としては、CPU40が254でサスペンド・ルーチ
ンまでジャンプすることを示す01H、CPU40が4
54でレジューム・ルーチンまでジャンプすることを示
す02H、CPU40がセグメントE000Hデータ構
造で特殊CPU状態保管域をセットアップすることを示
す0FFHなどがある。
11のブランキングに関する制御権が与えられる。DI
SP_BLANK信号は、マイクロコントローラU2の
ピン1(P3.4)から出力され、ディスプレイ11の
ブランキングを直接制御する。2つのインバータU3D
およびU3Eは、DISP_BLANK信号とESYN
C#線およびBLANK#線とのインタフェースを取
る。DISP_BLANK信号が論理0(GND)にな
っている場合、U3DおよびU3Eの出力は分離され、
ビデオ制御装置56がビデオ信号を生成できるようにな
る。DISP_BLANKが論理1(Vcc)である
と、BLANK#とESYNC#は論理0(GND)に
なっており、ビデオ制御装置56はビデオ信号の生成を
止める。DISP_BLANK線の状態は、マイクロコ
ントローラU2内に位置し、CPU40によって書き込
むことができる、書込み可能レジスタ・ビットによって
制御される。システムが待機状態152に入ると、CP
U40は、ディスプレイをブランキングするようにマイ
クロコントローラU2に指示する。さらに、DISP_
BLANK線は、スイッチ21の閉鎖事象に応答して順
次SETされ、次にCLEARされる。同様に、任意の
活動割込み時の活動、この場合はINT1とINT12
により、マイクロコントローラはDISP_BLANK
線をCLEARし、それにより、ビデオ制御装置56が
ビデオ信号を生成できるようにする。
ーラU2のピン2(P3.3)から出力され、クロック
合成器(図示せず)を制御するために使用する。CLK
_SLOW#線の状態は、マイクロコントローラU2内
に位置し、CPU40によって書き込むことができる、
書込み可能レジスタ・ビットによって制御される。さら
に、CLK_SLOW#線は、ACTIVITY#線に
おける活動に応答してマイクロコントローラU2によっ
てクリアすることができる。ただし、当業者であれば、
本発明では様々なクロック合成器を使用できることが分
かるはずである。このようなクロック合成器の1つはC
H9055Aであるが、これはChrontel社によって製造
され、多くの販売元から広く市販されている。
源/フィードバックLED23の点灯を直接制御する。
LED_CNTRL信号は、ピン22(P3.6)から
出力され、マイクロコントローラU2による電源/フィ
ードバックLED23の直接制御を可能にする。抵抗器
R2およびR3とダイオードCR4およびCR5によ
り、LED_CNTRL線が論理0になっていることに
応答して、AUX5電力線またはVCC電力線によって
電源/フィードバックLED23を励起することができ
る。LED_CNTRL線が論理1になると、電源/フ
ィードバックLED23は点灯しない。LED_CNT
RL線の状態は、スイッチ21の閉鎖事象に応答して、
起動アラームに応答して、呼出し音検出入力での1回ま
たは複数回の呼出し音に応答して、あるいはシステム1
0が待機モードになったことに応答して、マイクロコン
トローラU2によって制御される。
LEDになるようにLED23を制御することができ
る。このため、LED23はスイッチ21の閉鎖事象後
に点灯するが、この事象によりシステムはオフ状態15
6またはサスペンド状態154から通常動作状態150
に変化する。同様に、マイクロコントローラU2は、ス
イッチ21の解除事象後にLED23を消灯するが、こ
の事象によりシステムは通常動作状態150からサスペ
ンド状態154またはオフ状態156に変化する。
ーラU2によって毎秒などの特定の速度で選択的に明滅
させ、システムが待機状態152になっていることを示
すことができる。さらに、LED23は、マイクロコン
トローラU2によって0.5秒ごとなどの他の速度で選
択的に明滅させ、システムが呼出し音またはアラームに
よって起動され、システムがオフ状態またはサスペンド
状態になっていることを示すことができる。代わりに、
サスペンド状態の間に、LED23は、マイクロコント
ローラU2によって明滅群で選択的に明滅させ、呼出し
音、アラームなどの外部事象によってシステムの電力が
上昇し、非活動サスペンド・タイマの時間切れによって
電力が元のレベルに低下した回数を示すことができる。
この場合、BIOSには、OSおよびアプリケーション
・プログラムによりマイクロコントローラU2がLED
23を明滅させる回数を変更できるようにする1つまた
は複数の機能が設けられている。
ローラU2のピン4(P3.1)から入力され、マイク
ロコントローラU2とCPU40がこの信号を使用でき
るようにする。具体的には、マイクロコントローラはP
WR_GOOD信号を使用し、電源17が故障している
かどうかを判定して障害条件をクリアするためのフィー
ドバックベースの障害検出訂正回路を実現する。一定の
期間(たとえば、3秒間)ON信号がアサートされ、P
WR_GOOD信号が論理0になっている場合、電源1
7が適正レベルの調整電圧を供給していないことを示
し、マイクロコントローラU2は、電源17が過電流条
件などにより故障しているものと想定する。そのため、
できる限り障害条件をクリアするために、マイクロコン
トローラU2は、一定の期間(たとえば、5秒間)ON
信号のアサートを止めて、障害をクリアできるようにす
る。その後、マイクロコントローラU2は、ON信号を
再アサートし、PWR_GOOD信号が論理1になり、
電源17がシステムに調整電力を供給していることを示
すまで待つ。このフィードバックベースの障害検出訂正
を行わないと、電源17は故障したままになり、マイク
ロコントローラU2は、電源17が調整電力の発生を開
始するように試みながら、ON信号をアサートし続ける
はずである。唯一の解決策は、障害をクリアするために
電源から交流電力を除去することであると思われる。
らのPDI制御信号がケーブルまたはその他のワイヤを
介してマイクロコントローラU2のピン21(P3.
7)に結合される。(ただし、一般にこのピンは未使用
の汎用入出力ピンであり、多くのスーパ入出力チップ上
で見られる任意の汎用入出力ピンを使用できることに留
意されたい。)BIOSはピンP3.7をポーリングす
ることができ、PDIが活動状態のときは、交流電力障
害を検出することができる。あるいは、マイクロコント
ローラU2は、交流電力障害を検出するために活動状態
のPDIを感知するとSMIを生成するようにプログラ
ミングすることができる。BIOSが活動状態のPDI
を検出した後、またはマイクロコントローラU2がPD
Iを感知したときにSMIを生成した後、BIOSはサ
スペンド・ルーチン(図19〜図25に関連して後述す
る)を実行することができる。この機構は、BIOSの
セットアップによりユーザが使用可能/使用禁止にする
ことができる。
イクロコントローラU2の1つのピンに結合する必要が
なく、その信号をシステム10が感知できなければなら
ないことに留意されたい。システムBIOS(前述の通
り)またはオペレーティング・システム(OS)はこの
ピン上のデータを監視することができるので、その信号
が活動状態になっている場合、ディスクへのサスペンド
が開始されるはずである。ただし、交流電力障害以前の
任意の時点でユーザまたはBIOSがサスペンド可能フ
ラグを設定しなければならないことに留意されたい。
ユーザまたはBIOSがサスペンド可能フラグを設定し
なければならないことに留意されたい。
トローラU2のピン19(INT1)から入力され、キ
ーボード12およびマウス13での活動に応答するため
にマイクロコントローラU2が使用する。IRQ1はキ
ーボード・ハードウェア割込み信号であって、第1のP
AL U1のピン8(17)から入力され、キーボード
12上のキーを押すとIRQ1信号が発振する。IRQ
12はマウス・ハードウェア割込み信号であって、第1
のPAL U1のピン11(19)から入力され、マウ
ス13を動かすかまたはマウス13上のボタンを押す
と、IRQ12信号が発振する。第1のPAL U1で
IRQ1信号とIRQ12信号の論理ORが取られ、A
CTIVITY#信号として出力される。ACTIVI
TY#信号を使用すると、マイクロコントローラU2
は、キーボード12またはマウス13の活動をまったく
見逃さなくなる。当業者であれば、その他の活動(DM
Aアクセス、その他のIRQなど)発生源をIRQ1お
よびIRQ12に容易に追加することができる。図10
〜図12に示すような「グリーン」チップセット(すな
わち、低電力状態に入り、活動を監視することができる
チップセット)は様々な発生源(DMA、IRQ、入出
力アクセス)からの活動を監視することができ、当業者
であれば、その感知を容易に本発明に統合することがで
きる。
により、マイクロコントローラはただちにビデオ表示を
復元する。割込みIRQ1とIRQ12をこのように使
用すると、待機状態152から通常動作状態154に戻
ったときにビデオ表示の復元という形式でユーザに対し
て即時フィードバックが行われる。このような割込みを
使用しないと、ユーザは、APMがユーザ活動の有無を
検査してから数秒経つまでフィードバックを受け取らな
い可能性がある。
のやりとりは、第1のPAL U1のピン18(入出力
6)から入力され、第1のPAL U1のピン13(入
出力3)から出力されてマイクロコントローラU2のピ
ン13(P1.0)から入力されるRWD0線を介して
マイクロコントローラU2に入力されるSD(0)と、
マイクロコントローラU2のピン14(p1.1)から
入力されるSD(1)と、マイクロコントローラU2の
ピン15(p1.2)から入力されるSD(2)と、マ
イクロコントローラU2のピン18(p1.3)から入
力されるSD(3)と、第1のPAL U1のピン6
(15)から入力されるSD(4)と、マイクロコント
ローラU2のピン18(INT0)から入力されるIO
_STROBE#と、マイクロコントローラU2のピン
20(P1.7)から出力されるPROC_RDYとを
使用して行われる。第1のPAL U1およびマイクロ
コントローラU2は、(i)RWD0を介したSD
(0)、SD(1)、SD(2)、SD(3)に沿って
CPU40からマイクロコントローラU2へ行う4ビッ
トの並列書込みであって、一方のアドレスは本質的にマ
イクロコントローラU2をリセットするための1ビット
の書込みであり、もう一方のアドレスはデータ・ビット
SD(4)がHIGHである場合のみ有効でマイクロコ
ントローラU2に書き込まれるニブルであるような並列
書込みと、(ii)RWD0を介したSD(0)に沿って
CPU40が行うマイクロコントローラU2からの直列
(1ビット)読取りであって、一方のアドレスは状況ビ
ットに対応し、もう一方のアドレスはマイクロコントロ
ーラU2からのデータ・ビットに対応するような直列書
込みとを行うように構成され、プログラミングされてい
る。
維持されているスイッチ状態マシンを示している。同図
に示すように、スイッチ21の閉鎖事象や、システム1
0のリセット、CPU40による書込みなど、その他の
事象に応答して、状態が変化する。電源17によってA
UX5が供給されない場合、マイクロコントローラU2
は電力供給を受けていないので、174でのスイッチ状
態は意味がないものである。交流電力を印加すると、A
UX5がマイクロコントローラU2をリセットし、マイ
クロコントローラU2は状態176に入る。図10〜図
12に付随する本文に記載したように、スイッチ21の
押下げ、いずれかの発生源からの電話呼出し音、アラー
ム時間タイマの時間切れ、CPU40からのコマンドに
より、マイクロコントローラU2は、システム電力の供
給を開始するように電源17に指示する。
マイクロコントローラU2が監視する4通りの状態があ
る。すなわち、(i)オン/押下げ状態176(ユーザ
がボタンを保持し、マシンをオンにしようとしている)
と、(ii)オン/解除状態178(ユーザがボタンを解
除し、マシンをオンにしようとしている)と、(iii)
オフ/押下げ状態180(ユーザがボタンを保持し、マ
シンをオフにしようとしている)と、(iv)オフ/解除
状態182(ユーザがボタンを解除し、マシンをオフに
しようとしている)である。次に、180でマイクロコ
ントローラU2は、スイッチがオフ/解除状態になって
いて、ユーザがボタンを解除し、マシンをオフにしよう
としていることを示しているかどうかをテストする。
れる(または外部起動事象が発生する)と、マイクロコ
ントローラU2はオン/押下げスイッチ状態176に入
る。スイッチ21を解除すると、マイクロコントローラ
U2はオン/解除スイッチ状態178に入る。同様に、
マイクロコントローラU2がリセットされると、スイッ
チは解除されているので、マイクロコントローラU2は
オン/押下げ状態176に入り、次に素早く状態178
に入る。もう一度スイッチ21を押すと(またはBIO
Sのソフト・スイッチ押下げにより)、マイクロコント
ローラU2はオフ/押下げスイッチ状態180に入る。
もう一度スイッチ21を解除すると、マイクロコントロ
ーラU2はオフ/解除スイッチ状態182に入る。その
後のスイッチ21の閉鎖により、マイクロコントローラ
U2は、図13に示すように4通りの状態間を循環す
る。
態150になっている場合、マイクロコントローラU2
はオン/解除スイッチ状態178になっている。アプリ
ケーション・プログラムは、その状態になっている間に
実行される。システム10は、その状態で待機状態15
2に入ったり、そこから出たりすることができる。ま
た、この状態は、ユーザ生成のサスペンド打切り要求に
対応する。オフ/解除スイッチ状態182は、ユーザに
よるサスペンド要求に対応するスイッチ状態である。す
なわち、オフ状態156のシステムから開始し、スイッ
チ21を1回押して解除すると、コンピュータ・システ
ムは通常動作状態150になる。スイッチ21をもう一
度押して解除すると、サスペンド要求が生成されるが、
これはスーパバイザ・ルーチンによって読み取られる。
システム10がサスペンド状態154になる前にもう一
度スイッチ21を押して解除すると、サスペンド打切り
要求が生成されるが、これはサスペンド・ルーチンによ
って読み取られる。
機能ルーチン、最終要求APM拒否ルーチン、レジュー
ム・ルーチン、CPU状態保管ルーチン、CPU状態復
元ルーチン、8959状態保管ルーチン、ファイル割振
り動的保管ルーチン、待機終了ルーチン、待機実行ルー
チン、電力管理プロセッサ・ルーチンの詳細について
は、前述の関連出願を参照されたい。
ードウェア面について説明してきたが、コード面につい
ては引き続き説明する。
は、本発明によるブートアップ・ルーチンの詳細が示さ
れている。ブートアップ・ルーチンは380から始ま
り、そこでCPU40は、リセット・ベクトルが指し示
すコードまでジャンプし、そのコードを実行する。これ
は、CPUの電力が上昇するたびに行われ、リセット・
ハードウェア信号でCPUがリセットされるかまたはリ
セット・ベクトルが指し示すコードまでジャンプするこ
とによりRESET命令が実行されてCPUがリセット
されると必ず行われる。このようなリセット手順は当技
術分野では周知のものである。
ストし、メモリ制御装置46を初期設定することであ
る。CPUはPOSTルーチンによってテストされる。
CPUテストの一部は、CPU40がSMIを有する
「SL」強化部分であるかどうかを判定することであ
る。そうである場合、このことを示すフラグがSETさ
れる。前述のように、好ましい実施例のCPUは、SM
Iを有する「SL」強化部分である。メモリ制御装置4
6は、POSTルーチンによって初期設定される。
で、マイクロコントローラU2が機能しているかどうか
をテストする。このテストにより、マイクロコントロー
ラU2が機能していないと判定された場合、前述のよう
に、CPU40は988で、マイクロコントローラU2
をリセットするように第1のPAL U1に命令する。
次にCPU40は990で、マイクロコントローラU2
が機能しているかどうかをもう一度検査する。U2が機
能していないとCPUがもう一度判定した場合、CPU
40は992で、マイクロコントローラU2はそれがリ
セットできないような状態になっていると想定して、本
明細書に記載する電力管理機構を使用禁止にする。
が機能している場合、CPU40はブート・プロセスを
続行し、994でマイクロコントローラU2内の起動時
間アラーム値をリフレッシュする。RTC98の時間基
準はマイクロコントローラU2の時間基準よりかなり正
確である。したがって、より正確でそのために高価な時
間基準をマイクロコントローラU2に追加せずにこの制
限を克服するために、BIOSは、正確度の低い時間基
準を正確度の高い時間基準に同期させ、システムがブー
トするたびにRTC98から得たより正確な値でマイク
ロコントローラU2内の起動時間アラーム値を更新す
る。これを行うため、CPU40は、CMOSメモリ9
6から絶対アラーム日時を読み取り、起動時間アラーム
値を計算し、それをマイクロコントローラU2に書き込
む。
しておらず、電力管理機構が使用禁止になった場合、ブ
ート・ルーチンは996で、電源17への電力の印加に
よりシステムがブートされたかどうかを判定する。電源
17では、その1次/調整ユニット172に必ず交流電
力が印加されていて、±5と±12の各線における電力
の調整がON#入力によって制御されることが好まし
い。このため、電源17は、電力管理回路106に電力
供給するのに必要なAUX5を終始供給することがで
き、交流電力そのものを切り替えさせずに電力管理回路
106によって制御することができる。
よっては、切替え式電力ストリップ(図示せず)を使用
して自分のコンピュータ・システムに電力供給し、単一
スイッチでシステム全体への交流電力をオフ/オンにす
ることを望むものもいる。これにより、電力管理回路1
06に関する問題が提起される。というのは、マイクロ
コントローラU2とその他の装置は、AUX5電力線に
よって終始電力供給されるように構成されているからで
ある。したがって、システムは、交流電力の印加によっ
て電力供給されたことを判定し、それに応じて動作する
方法を備えていなければならない。
X5線の電源がオフになる(前述の通り)。したがっ
て、システムは、PDIサスペンド後の交流電力の印加
後にマイクロコントローラが起動されたかどうかをさら
に判定できなければならない。これは、交流電力が復旧
し、その結果、AUX5が復旧したときに、後述のよう
にリセットが行われるように、PDIサスペンド中にB
IOSがDEFAULT_ONを設定する(後述する)
ことによって行われる。
オンにするような事象についてマイクロコントローラU
2に問い合わせる。マイクロコントローラは、(1)そ
れがリセットされたので、電源17が±5と±12の各
線で調整電力の供給を開始したか、(2)起動時間アラ
ームが時間切れになったか、(3)RS−232呼出し
音入力またはオプトアイソレータOPTO1からの呼出
し音入力のいずれかで呼出し音が発生したか、(4)ス
イッチ21が押されたという、4通りの応答のうちの1
つを返すことができる。システムの電源がオンになった
理由は、スケジューラなどのアプリケーション・プログ
ラムによってマイクロコントローラU2から直接読み取
ることができるが、そのプログラムはシステムの電力が
上昇した特定の理由に応答して所与のプログラムを実行
するはずである。あるいは、システムの電力が上昇した
理由は1回または複数回のBIOS呼出しにより入手す
ることができる。
コントローラU2をリセットするのはリセット副回路9
20のみであり、この回路はAUX5線が印加されるか
またはそれが異常電流を発生すると必ずマイクロコント
ローラをリセットする。したがって、マイクロコントロ
ーラU2がリセットされるか、または997でテストさ
れるようにマイクロコントローラが無効な起動コードを
返した場合、CPU40は998で、電源が±5と±1
2の各線で電力の調整を続行すべきかどうかを判定しな
ければならない。このため、DEFAULT_ONとい
うCMOS NVRAM内のフラグを使用する。このフ
ラグがSETされている場合、電源17は、マイクロコ
ントローラU2のリセット後も調整電力の供給を続行し
なければならない。これに対して、DEFAULT_O
NがSETされていない場合、電源17は、マイクロコ
ントローラU2のリセット後に調整電力の供給を止めな
ければならないので、CPU40は1000で、電源1
7が±5と±12の各線での調整電力の供給を止めるよ
うにマイクロコントローラU2に命令する。その後、電
圧が約0まで低下するのに数秒かかるので、多数のコマ
ンドを実行する時間がCPU40に与えられる。したが
って、CPU40は1002でエンドレス・ループ
(「スピン」)を実行する。というのは、CPU40
は、1005でCPU40が機能を停止するまで、電源
17が発生したシステム電源電圧が低下するのを待つか
らである。前述の通り、マイクロコントローラU2は、
AUX5線によって終始電力供給を受け、そのプログラ
ミング済みルーチンを実行し続けることが好ましい。
有効な起動コードを返した場合、または998でマイク
ロコントローラU2がリセットされたがシステムは電力
供給された状態を維持する場合、1004でCPU40
は、電源をオフにしなければならないとマイクロコント
ローラU2が判断した場合に電源17が±5と±12の
各線での調整電力の供給を止める前にSMIを生成して
CPU40に戻すようにマイクロコントローラU2に命
令する。また、1004でCPUは、交流電力が途切れ
た場合に交流電力が再印加された後でシステム自体がオ
ンに戻るように、CMOS NVRAMにDEFAUL
T_ONビットをSETする。
のように、1006で第1のプラグ・アンド・プレイ資
源割振りパスを実行する。
され、ROM88からRAM53のシャドウ・メモリ部
分にBIOSがコピーされる。実行されるコードの流れ
は、サスペンド・フラグがCMOS NVRAM96に
SETされているかどうかによって決まる。サスペンド
・フラグがSETされている場合、コンピュータ・シス
テム10はサスペンド状態150になっているので、コ
ンピュータ・システム10がサスペンドされたときの状
態にコンピュータ・システム10を復元する必要があ
る。セグメントE000HとF000HのシステムRA
M53には、簡略テストが行われる。コンピュータがレ
ジュームするのに要する時間を短縮するため、メモリ
は、適正サイズになっているかどうかが検査され、0に
なるだけである(各位置に000Hが書き込まれる)。
OS NVRAM96でCLEARされている場合、セ
グメントE000HとF000HのシステムRAM53
には、(1)スティッキービット・テストと、(2)2
ビット・メモリ・テストと、(3)交差アドレス線テス
トとを含む、標準の徹底的なメモリ・テストが行われ
る。これらのテストは、当技術分野では周知のものであ
る。
ト後、ROM BIOS88の内容をシステムRAM5
3にコピーすることと、RAMからBIOSを実行する
ようにメモリ制御装置を構成することとを含む、BIO
Sをシャドウ化することができる。BIOSのシャドウ
化は、システムの速度を上げるために行われる。すなわ
ち、BIOSは低速のROM88(典型的なアクセス時
間は250ナノ秒)ではなく高速のシステムRAM53
(典型的なアクセス時間は80ナノ秒)から実行されて
いるので、システム・パフォーマンスが強化される。B
IOSのシャドウ化は、下位メモリ内のアドレスにBI
OSコピーをロードすることと、ROM88からシステ
ムRAM53のセグメントE000HとF000HにB
IOSをコピーすることと、シャドウRAMを使用可能
にすることを含む。
トされて初期設定され、ビデオ・メモリ58がテストさ
れる。このようなテストと初期設定は、当技術分野では
周知のものである。
のように、1008で第2のプラグ・アンド・プレイ資
源割振りパスを実行する。
ペンド・フラグがCMOS NVRAM96にSETさ
れているかどうかによって決まる。サスペンド・フラグ
がSETされている場合、タスク383のように、残り
のシステムRAM53がサイズの検査を受け、0になる
だけである。しかし、サスペンド・フラグがCMOSN
VRAM96でCLEARされている場合、タスク38
3に付随する本文に記載した3ステップの徹底的なメモ
リ・テストを使ってタスク398で残りのシステムRA
M53がテストされる。
UART、8042、その他の装置を含む補助装置がテ
ストされ、初期設定される。タスク408では、固定デ
ィスク制御装置が初期設定される。
ペンド・フラグがNVRAM96にSETされているか
どうかによって決まる。サスペンド・フラグがSETさ
れ、電力を最後に除去したときにシステムの状態が正常
に保管されたことを示す場合、ブートアップ・ルーチン
は、ハード・ドライブ制御装置86とハード・ドライブ
31のテストをスキップする。これに対して、サスペン
ド・フラグがCMOSNVRAM96でCLEARされ
ていて、電力を最後に除去したときにシステムの状態が
保管されたなかったことを示す場合、ブートアップ・ル
ーチンは、当技術分野で周知のように、タスク410で
固定ディスク制御装置86とハード・ドライブ31の完
全なテストを実行する。
装置84がテストされ、初期設定される。
ベクトルは既知の位置を指し示すので、すべての割込み
ルーチンは予想通りに機能するようになる。したがっ
て、ブートアップ・ルーチンは414で、BIOSデー
タ域およびベクトル・テーブルのスナップショットをと
り、これによりBIOSデータ域およびベクトル・テー
ブルのコピーがセグメントE000H内のデータ構造に
書き込まれる。BIOSデータ域およびベクトル・テー
ブルのこのコピーは、すべての割込みが予想通り機能す
る場合にコンピュータ・システム10を既知の状態にす
るために、タスク274でサスペンド・ルーチンが使用
するものである。
に、BIOS拡張機能の「スキャン・イン」と初期設定
が行われる。BIOS拡張機能は、ネットワーク・アダ
プタなど、周辺アダプタによってシステムに追加された
BIOSコードのブロックである。通常、BIOS拡張
機能はISAバス76上のセグメントC000Hおよび
D000Hに位置し、BIOS拡張機能を識別するため
の関連「シグナチャ」を備えている。BIOS拡張機能
が検出されると、その長さが検査され、チェックサムが
計算され検査される。シグナチャ、長さ、チェックサム
のすべてが有効なBIOS拡張機能が存在することを示
している場合、プログラム制御はシグナチャより3バイ
ト後ろに位置する命令に渡り、BIOS拡張機能は周辺
アダプタの初期設定など、必要なタスクを実行すること
ができる。拡張機能が実行を終了すると、制御はブート
アップ・ルーチンに戻り、そのルーチンは追加のBIO
S拡張機能があるかどうか探索する。追加のBIOS拡
張機能は、上記のBIOS拡張機能のように処理され
る。追加のBIOS拡張機能がまったく検出されない場
合、ブートアップ・ルーチンはタスク417に移行す
る。
ペンド・ファイル用に特に割り振られた区分だと思われ
るハード・ドライブ31上の区分を探索する。PS/1
識別子「FE」が付いている区分または区分テーブルの
識別子「84」が付いている冬眠区分(hibernation pa
rtition)が検出され、その区分がこの特定のシステム
用のサスペンド・ファイルを収容できるだけの十分な大
きさである場合、その区分はサスペンド・ファイルに使
用される。そのため、サスペンド・ファイル・シグナチ
ャはその区域の1バイト目に書き込まれ、その区域の開
始ヘッド、セクタ、シリンダはCMOS NVRAM9
6に書き込まれる。
ペンド・フラグがCMOS NVRAM96にSETさ
れているかどうかに応じて分岐する。サスペンド・フラ
グがクリアされている場合、ブートアップ・ルーチンは
420でPBOOTルーチンに制御権を渡す。PBOO
Tは当技術分野では周知のものであり、フロッピー・デ
ィスクまたはハード・ドライブ31のいずれかからのオ
ペレーティング・システム(OS)とコマンド・インタ
ープリタのロードを担当する。タスク417でサスペン
ド・ファイル用の区分が検出されなかった場合、OS
は、区分が検出されたかどうかを検査するOS固有のド
ライバを実行し、検出されなかった場合にはファイル割
振りテーブル(FAT)内の連続セクタのファイル(必
要に応じて1つの区域の断片化を解消する)を割り振
り、サスペンド・ファイルの1バイト目にシグナチャを
書き込み、CMOS NVRAM96にサスペンド・フ
ァイルの開始ヘッド、セクタ、シリンダを書き込む。
かにかかわらず、このファイルは、サスペンドおよびレ
ジューム中にディスクへの高速書込みとディスクからの
高速読取りを可能にするように連続セクタになっていな
ければならない。
れた命令に基づいて、システムを構成する。最後にOS
は、AUTOEXEC.BATファイルを実行するが、これは最終的
に実行制御権をオペレーティング・システムに返す。サ
スペンド・フラグがCMOSNVRAM96でクリアさ
れていて、電力が最後に除去されたときにシステムの状
態が保管されなかったことを示している場合、RESUME.E
XEは無視される。このファイルについては、タスク42
1に付随する本文で詳述する。
ンド・フラグがCMOS NVRAM96に設定されて
いて、電力が最後に除去されたときにシステムの状態が
保管されたことを示している場合、実行されるコードの
流れは、419でアダプタ再初期設定フラグがCMOS
NVRAM96にSETされているかどうかに応じて
分岐する。アダプタ再初期設定フラグが設定されている
場合、ブートアップ・ルーチンは421で制御権をPB
OOTルーチンに渡す。通常のPBOOTルーチンのよ
うに、本発明のPBOOTもOSをロードし、これがCO
NFIG.SYSおよびAUTOEXEC.BATの各ファイルで検出された
コマンドに応じてシステムを構成し、これらのファイル
は当技術分野で周知の通り、特にドライバをロードし、
システムを構成する。
ドは、システム内のアダプタ・カードを初期設定するこ
とができる。本出願では、3通りのタイプのアダプタ・
カードが存在すると仮定している。すなわち、タイプI
のアダプタは初期設定が不要であり、タイプIIのアダプ
タは初期設定が必要であるが、CONFIG.SYSまたはAUTOEX
EC.BATファイルに応じてロードされるドライバまたはB
IOS拡張機能によって既知の作業状態になり、タイプ
IIIのアダプタはシステム上で実行されるコードによっ
て変更される。タイプIとタイプIIのアダプタを含むシ
ステムは、サスペンドし復元することができるが、多く
のネットワーキング・アダプタを含むタイプIIIのアダ
プタを含むシステムは、システム電力の除去などの所与
の条件が発生した後でアダプタを再初期設定するような
関連のAPM認識デバイス・ドライバをそのカードが備
えていない限り、復元することができない。システム
は、APM認識デバイス・ドライバを備えているタイプ
IIIカードをサスペンドすることができる。
ルに追加され、OSからレジューム・ルーチンへのプロ
グラム制御の移転を担当する。タスク420でOSはRE
SUME.EXEの存在を無視するが、タスク421のOSはRE
SUME.EXEを実行し、このファイルは、CONFIG.SYSとAUTO
EXEC.BATからOSによってロードされたデバイス・ドラ
イバによるタイプIIのアダプタの初期設定が終了すると
レジューム・ルーチンに制御権を渡す。
タ再初期設定フラグがCMOS96でクリアされている
場合、OSはRESUME.EXEを介してレジューム・ルーチン
に実行制御権を渡す。レジューム・ルーチンはハード・
ドライブ上のサスペンド・ファイルからシステム状態を
復元する。
の図には、本発明によるサスペンド・ルーチンが示され
ている。このサスペンド・ルーチンは基本的に、システ
ム10が通常動作状態150(または待機状態152)
を出て、サスペンド状態154に入るようにするもので
あり、いくつかの命令後(システムがサスペンドできる
状態になっていない場合)、または数分、数時間、数
日、数週間、または数年後(システムがサスペンドされ
レジュームされた場合)にスーパバイザ・ルーチンに制
御権を返すことができる。サスペンド・ルーチンは、サ
スペンドせずに復帰するか、完全なサスペンドおよびレ
ジュームの後で復帰するかにかかわらず、必ず「通常レ
ジューム」APM戻りコードをSETする。
ンは250から始まる。このサスペンド・ルーチンは、
スーパバイザ・ルーチンがAPMに「サスペンド要求」
APM戻りコードを返したことに応答してAPMによっ
て呼び出される。さらに、システムがチェックポイント
を実行すると、サスペンド・ルーチンが呼び出され、部
分的に実行される。第1に、サスペンド・ルーチンの流
れは、970でCPU40がSMIを有するS部分であ
るかどうかによって決まる。前述の通り、好ましい実施
例のCPUは「SL」強化部分である。CPU40はS
MIを有する「SL」強化部分であるので、CPU40
によりマイクロコントローラU2は972でSMIを生
成してCPU40に戻す。SMIのに応答して、974
で当業者には既知の通り、CPU40内のマイクロコー
ドがCPU40レジスタの状態をセグメントE000H
データ構造に保管し、その時点でCPU40は実モード
になっている。
部分ではなかった場合、252でCPU状態保管ルーチ
ンが呼び出されるはずである。CPU状態保管ルーチン
については、上記の出願に詳述されている。ここでは、
サスペンド・ルーチンが最初に呼び出されたときにCP
U40がどのモードになっていても、サスペンド・ルー
チンの残りの部分は実モードのCPU40で実行される
と述べるだけで十分である。
はCPUがSMIに応答してそれ自体の状態を保管した
後、サスペンド・ルーチンは254で、スイッチ21が
押されたかどうかを確認する。スイッチ21の閉鎖は、
図10〜図13に付随する本文に記載した通りにテスト
される。スイッチが押されていない場合、進行中のサス
ペンドはソフトウェアサスペンドであり、ソフトウェア
・サスペンド・フラグがCMOS NVRAM96にS
ETされている。これにより、スイッチの閉鎖によって
開始されたハードウェア・サスペンドとソフトウェア・
サスペンドが混同されなくなる。どのソフトウェア・サ
スペンドも、マイクロコントローラU2に1つのビット
を設定することにより、ハードウェア・サスペンドに変
換される。ソフトウェア・サスペンドからハードウェア
・サスペンドへの変換後、次にスイッチを閉鎖すると、
サスペンドが打ち切られる。
ントE000Hでスタックをセットアップすることであ
る。
ルーチンは264で、DMA制御装置72と、ディスケ
ット・アダプタ84と、IDEディスク制御装置86と
を検査し、DMA転送、フロッピー・ドライブ転送、ハ
ードファイル転送がそれぞれ、現在進行中かどうかを確
認する。進行中である場合、サスペンドを行うことはで
きない。というのは、このような3通りのタイプの転送
に固有の特性が、十分なサスペンドの実行の妨げとなる
からである。したがって、このような3通りのタイプの
転送のいずれかが進行中である場合、DMAおよびディ
スケット制御装置の活動の有無がもう一度テストされ
る、次のAPM獲得事象まで、サスペンドが延期され
る。
きるように、252、260、262で行われるテスト
を逆にする必要がある。第1に、265に示すように、
BIOSを読取り/書込みから読取り専用に変更する。
これは、いまだにシャドウ化したデータを含んでいるセ
グメントE000Hを閉鎖することによって行われる。
タスク262で作成されたスタックは、ポッピングさ
れ、復元される。最後に、266でCPU状態がCPU
状態復元ルーチンによって復元されてから、267でA
PMに制御権が戻される。次の獲得事象中の約1秒の
間、APMによってサスペンド・ルーチンがもう一度ポ
ーリングされる。その時までに、サスペンド・プロセス
を妨げていた転送(複数も可)はおそらく完了し、サス
ペンドを続行できるようになる。
ッピー・ドライブ転送、ハードファイル転送がいずれも
現在進行中ではない場合、サスペンドを実行することが
できる。サスペンド・ルーチンは268に継続する。フ
ェールセーフ・タイマは、引き続きカウント・ダウンし
ており、スイッチ21がオフ/解除状態になっている間
にそのタイマが時間切れになるとシステムを自動的にオ
フにすることを思い出していただきたい。したがって、
第1のタスクは、268に示すように、図10〜図12
に付随する本文に記載したファールセーフ・タイマをリ
セットすることである。
04の状態が保管される。8042補助プロセッサ10
4のレジスタは、当技術分野では周知のものである。こ
のレジスタはCPU40によって直接読取り可能であ
り、それぞれの値はE000Hのデータ構造に直接書き
込まれる。
2の状態が保管される。サスペンド・ルーチンは825
9状態保管ルーチンを呼び出すが、このルーチンについ
ては上記の関連出願に詳述されている。ここでは、レジ
スタの一部が書込み専用であっても、8259状態保管
ルーチンが2つの8259割込み制御装置92の未知の
レジスタの内容を確認すると述べるだけで十分である。
レジスタ値は、E000Hのデータ構造に直接書き込ま
れる。
後、サスペンド・ルーチンによって実行される様々な割
込み駆動タスクが適切に機能できるように、割込み制御
装置92の構成を既知の状態に変更しなければならな
い。したがって、274でBIOSデータ域およびベク
トル・テーブルがスワップされる。サスペンド・ルーチ
ンは、セグメント0000H内の現状のBIOSデータ
域およびベクトル・テーブルの内容をセグメントE00
0H内の位置にコピーする。次に、既知の状態のBIO
Sデータ域およびベクトル・テーブルの内容がセグメン
トE000H内のデータ構造からセグメント0000H
内の位置にコピーされる。既知の状態のBIOSデータ
域およびベクトル・テーブルは、図14〜図18に示
し、前述したブートアップ・ルーチンのタスク414で
セグメントE000Hにコピーされる。最後に、現状の
BIOSデータ域およびベクトル・テーブルがセグメン
ト0000HからセグメントE000H内のデータ構造
にコピーされる。274でルーチンが終了すると、割込
み13H(ディスク読取り/書込み)と割込み10H
(ビデオ・アクセス)などのすべての割込みは予想通り
に機能するようになる。
スク制御装置86の状態が保管される。タイマとIDE
ディスク制御装置のレジスタは、当技術分野では周知の
ものである。いずれのレジスタもCPU40によって直
接読取り可能であり、それぞれの値はE000Hのデー
タ構造に直接書き込まれる。
のサスペンド・ファイルに書き込むべきシステム・メモ
リを準備することである。システム・メモリは、システ
ムRAM53(メイン・メモリと任意の拡張メモリの両
方を含む)とビデオ・メモリ58とを含む。この時点
で、RAM53の一部分が外部キャッシュ60に入って
いる場合もある。CPUキャッシュは、CPU状態保管
ルーチン中にフラッシュされている。次に外部キャッシ
ュは、286でフラッシュされ、ハード・ドライブ31
への書込みを促進するために使用可能になる。
E制御装置86を未知の状態にしている可能性がある。
そのため、次のステップは、292でIDE制御装置8
6を既知の状態に初期設定することである。これは、I
DE制御装置86内のレジスタに値を直接書き込むこと
によって行われる。
取ってE000Hデータ構造に保管するための割込み駆
動並列スレッドが始動する。このルーチンは、特定のモ
デムに関連するCOMMポートに対応する割込みを収集
し、モデムがそのレジスタの内容を順次伝送して戻すよ
うにモデムにコマンドを送信し、モデムからのレジスタ
内容の伝送を受信し、レジスタ値をE000Hデータ構
造に保管する。このルーチンは、第1のコマンドをモデ
ムに送信し、モデムのすべてのレジスタが保管されるま
で、モデムの応答を受信し、各COMMポート割込みに
応答して次のコマンドをモデムに送信するという割込み
駆動方式で応答する。並列スレッドとして実行されない
場合、このルーチンは、システムをサスペンドするのに
要する時間に数秒間(特定のモデムと現行のボー・レー
トに応じて、モデム当たり3〜5秒間)追加することに
なるはずである。それは割込み駆動並列スレッドなの
で、システム状態がハード・ドライブ31に書き込まれ
る前に実行を完了する場合は、ほとんどまたはまったく
サスペンドに時間を追加しない。
チンの始動後、294でハード・ドライブ31内の固定
ディスク上でサスペンド・ファイルを突き止める必要が
ある。サスペンド・ファイルのヘッド、セクタ、シリン
ダはCMOSメモリ96に格納される。サスペンド・フ
ァイルを突き止めると、ファイル・サイズとシグナチャ
が読み取られる。シグナチャは、サスペンド・ファイル
の存在を示す、任意の長さのASCIIコードであるこ
とが好ましい。ハード・ファイル・システム上で任意に
検出される確率が極めて低い2進ストリングを使用する
など、それ以外のシグナチャの代替実施態様も可能であ
る。
とシグナチャを読み取った後、次のステップは、296
でシグナチャとファイル・サイズが正しいことを確認す
ることである。シグナチャが間違っていて、別のプログ
ラムがサスペンド・ファイルを変更した可能性があるこ
とを示す場合、またはファイル・サイズが正しくなく
て、サスペンド・ファイル・サイズが変更されたことを
示す場合、サスペンド・ルーチンは298で致命的サス
ペンド・エラー・ルーチンを呼び出す。致命的サスペン
ド・エラー・ルーチンを終了するためにユーザがスイッ
チ17を押した場合、プログラム制御はタスク299か
らタスク506にジャンプする。
ペンド・ファイルが十分な大きさである場合、サスペン
ド・ルーチンは、コンピュータ・システムの状態をメモ
リに書き込む作業を続行することができる。
ド・ドライブ31に書き込む前に、CPU40は297
で、フェールセーフ・タイマを再始動(リセット)する
ようにマイクロコントローラU2に命令し、スイッチ2
1がもう一度押されたかどうかを判定するためにマイク
ロコントローラU2に問い合わせる。スイッチ21がも
う一度押されていない場合、サスペンドは続行しなけれ
ばならない。これに対して、スイッチ21がもう一度押
された場合は、サスペンドが打ち切られる。フェールセ
ーフ・タイマは再始動され、スイッチ21はサスペンド
・ルーチン内のいくつかの点で閉鎖の有無がテストされ
る。タスク297は例示にすぎないので、当技術分野に
精通した回路設計者は、フェールセーフ・タイマの再始
動の回数とその間の許容時間を決定することができるは
ずである。サスペンド・ルーチンは、時間切れになる前
にフェールセーフ・タイマを再始動し、マイクロコント
ローラU2が電源17を「オフ」にするようにしなけれ
ばならない。同様に、時折、スイッチ21を検査しなけ
ればならない。スイッチ21がもう一度押され、ユーザ
がサスペンドの打切りを希望していることを示す場合、
コードはレジューム・ルーチン内の適切な点までジャン
プして、「サスペンド解除」し、部分サスペンドから回
復しなければならない。
ペンドが打ち切られる。Ctrl-Alt-Deleteを押す(Contr
olキーと、Altキーと、Deleteキーを同時に押す)方法
は、IBMのBIOSとインテル社の80X86系CP
Uに基づく典型的なコンピュータ・システムをリセット
するための周知の方法である。コンピュータ・システム
10は、当技術分野で周知の通り、BIOSの割込み1
ハンドラによってCtrl-Alt-Delを処理する。また、コン
ピュータ・システム10は350でわずかに変更した割
込み1ハンドラを有し、そのハンドラは352でCMO
Sメモリ96内のサスペンド・フラグをクリアし、35
4でリセット時にブートアップ・ルーチンまでジャンプ
する。
は、サスペンド・ルーチンの実行中にCtrl-Alt-Delを押
すと、システム10がオフ状態156に入る。このよう
な事態になるのは、スイッチ21の閉鎖後にCtrl-Alt-D
elを押すとブートアップ・ルーチンが呼び出され、ブー
トアップ・ルーチンが、フェールセーフ・タイマが時間
切れになったがスイッチがいまだにオフ/解除状態にな
っているという状態にマイクロコントローラU2を初期
設定するからである。したがって、サスペンド・ルーチ
ンの最中にCtrl-Alt-Delを押すと、コンピュータ・シス
テム10がオフ状態156に入る。
はハード・ドライブ31上でサスペンド・ファイルがも
う一度突き止められ、シグナチャ・フレーズがサスペン
ド・ファイルの1バイト目に書き込まれる。次に302
で、セグメントE000H内の64キロバイトのデータ
全体がサスペンド・ファイルに書き込まれる。このE0
00Hの64Kコピーは、実際はプレース・ホルダにす
ぎず、サスペンド・ルーチンの終了時にこれと同じ位置
に再書込みされる。
が保管される。ビデオ制御装置56のレジスタは、当技
術分野では周知のものである。いずれのレジスタもCP
U40によって直接読取り可能であり、それぞれの値は
E000H内のデータ構造に直接書き込まれる。
ァイルに書き込まれる。これは、システム・メモリから
データを読み取り、それを圧縮してセグメントE000
Hに書き込み、最後にセグメントE000Hからの圧縮
データをサスペンド・ファイルに書き込むという、ツイ
ンバッファ・システムによって行われる。2つのルーチ
ンが時間多重構成で動作する。すなわち、一方はデータ
を圧縮してセグメントE000Hに書き込み、もう一方
はサスペンド・ファイルに書き込む。前者は前景で動作
し、後者は背景で動作する割込み駆動ルーチンである。
CPU40は1つだけなので、所与の時点で1つのルー
チンしか実行できないことは明らかであるが、後者のル
ーチンは割込み駆動なので、サスペンド・ファイルへの
データ転送の速度を最適化するために必要に応じて前者
のルーチンの実行に割り込むことができる。2つのバッ
ファのそれぞれは長さが8キロバイトであり、ハード・
ドライブ31への転送時間を最適化するものと思われ
る。
填するのに十分なデータの読取り、圧縮、セグメントE
000Hへの書込みにより、304から始まる。データ
はラン・レングス符号化方式を使用して圧縮されるが、
適当な圧縮方法であればどれを使用してもよい。この時
点で、全体が307に示されているバッファからの書込
みルーチンが306で始動する。バッファからの書込み
ルーチン307は、背景で動作する割込み駆動ルーチン
であり、タスク308〜310で構成される。全体が3
11に示されている圧縮ルーチンは、タスク312〜3
18を含み、前景ルーチンである。第1に、バッファか
らの書込みルーチン307は、308でタスク304で
充填したばかりのバッファをサスペンド・ファイルに書
き込む。バッファからの書込みルーチン307がそのバ
ッファの内容をサスペンド・ファイルに書き込んでいる
間に、圧縮ルーチン311は、312でシステム・メモ
リからの次のバイトの読取りと、その圧縮と、2つの8
Kバッファのうちのもう一方への圧縮データの書込みを
続行する。圧縮ルーチン311が圧縮データでバッファ
を充填すると、次のステップは、314でシステム・メ
モリ全体がまだ圧縮されているかどうかを判定すること
である。
ド・ドライブ31にデータを書き込むことができない。
その結果、圧縮ルーチン311は必ず、バッファからの
書込みルーチン307がハード・ドライブ31へのバッ
ファの書込みを終了する前に、ハード・ドライブ31に
書き込まれていない8Kバッファの充填を終了すること
になる。したがって、圧縮ルーチン311は、バッファ
からの書込みルーチン307がハード・ドライブ31へ
のバッファの書込みを終了するまで待たなければならな
い。圧縮ルーチン311がすべてのシステム・メモリの
圧縮と書込みを終了していない場合、圧縮ルーチン31
1は、316でバッファからの書込みルーチン307を
待つ。圧縮ルーチン311とバッファからの書込みルー
チン307は1組のフラグを介してやりとりする。バッ
ファからの書込みルーチン307がサスペンド・ファイ
ルへの現行バッファの書込みを終了すると、ルーチン3
07は次にバッファ・フラグを切り替えて、サスペンド
・ファイルに書き込んだばかりのバッファへの圧縮デー
タの充填を開始できることを圧縮ルーチン311に示
す。次に、タスク297に付随する本文で説明したよう
に、309でフェールセーフ・タイマC2がリセットさ
れ、スイッチ21の閉鎖事象の有無が検査される。
は、310で、サスペンド・ファイルに書き込んだばか
りのバッファが書き込むべき最後のバッファであるかど
うかを判断する。最後のバッファではない場合、バッフ
ァからの書込みルーチンは、圧縮ルーチン311によっ
て充填したばかりのバッファをサスペンド・ファイルに
書き込む。その間に、圧縮ルーチン311は、バッファ
・フラグを検査することにより、バッファが追加の圧縮
システム・メモリ用に準備されていることを判定してい
る。すなわち、圧縮ルーチンは316で、バッファから
の書込みルーチンが現行バッファを終了するまで待ち、
その時点で圧縮ループが312で続行される。ただし、
ビデオ・メモリ58は、線形フレーム・バッファがサポ
ートされている場合は圧縮されるが、VESAページ・
アクセスの場合は圧縮されないことに留意されたい。V
ESAページ・アクセス・ビデオ・メモリは、むしろ、
VESA呼出しを使用してビデオ制御装置56から読み
取られ、上記に詳述したツインバッファ・システムを使
用して圧縮なしで書き込まれる。
・メモリの圧縮を終了すると、318でバッファからの
書込みルーチン307がサスペンド・ファイルへの最後
のバッファの書込みを終了するまで待つ。バッファから
の書込みルーチン307は、終了すると310から31
8に分岐し、存在しなくなる。この時点では、背景ルー
チンは一切実行されておらず、メイン・プログラムは3
20に続行する。
(DMA制御装置72と中央アービタ82)、8207
7ディスケット制御装置84、RS−232UART9
4の状態が保管される。これらの装置は、当技術分野で
周知のレジスタを備えている。ディスケット制御装置8
4とUART94内のすべてのレジスタはCPU40に
よって直接読取り可能であり、それぞれの値はE000
H内のデータ構造に直接書き込まれる。DMAユニット
は、すべて読取り可能なレジスタを備えているわけでは
ない。むしろ、通常は各DMA転送前に書込み専用レジ
スタがセットアップされる。このため、DMA転送が進
行中の場合、サスペンド・ルーチンはサスペンドを停止
する。
スク976に付随する本文に記載した割込み駆動モデム
状態ルーチンが終了しているかどうかをテストする。終
了していない場合は、そのルーチンが終了するまで待
つ。
状態150に入った後にサスペンド・ファイルに対して
行った操作はすべて検出できることが望ましいと思われ
る。たとえば、誰かが変更したサスペンド・ファイルを
生成したり、そのサスペンド・ファイルをハード・ドラ
イブ31に移動したり、コンピュータ・システム10を
保管した状態以外の状態に復元しようと試みることもあ
り得ることである。このため、セグメントE000Hの
データ構造には擬似ランダム値が置かれている。328
に示すように、割込み駆動モデム状態保管ルーチンの終
了後、高速タイマ102の1つから16ビットのタイム
スタンプが読み取られる。このタイプスタンプは、その
後、セグメントE000Hのデータ構造に書き込まれ
る。
H内の各16ビット・ワードをまとめて加算することに
より、E000Hセグメント全体用の16ビットのチェ
ックサムが計算される。このチェックサムは、330で
セグメントE000Hのデータ・セグメントに書き込ま
れ、332でNVRAM96に書き込まれる。その後、
334ですべての作業変数がCPU40からセグメント
E000Hのデータ構造に書き込まれ、336でサスペ
ンド・ファイルのシグナチャ・フレーズ以降(シグナチ
ャのすぐ後)のサスペンド・ファイルにセグメントE0
00H全体が再書込みされる。次に、338でサスペン
ド・フラグがNVRAM96にSETされ、コンピュー
タ・システム10の状態がサスペンド・ファイルに保管
されたことをシステム10に通知する。
ェックポイントが取られているかどうかを判定する。取
られている場合、システムは電力低下していないはずで
あり、むしろ、実行したばかりの部分サスペンドから回
復するのに必要な範囲でシステムをレジュームしなけれ
ばならない。したがって、チェックポイントが取られて
いる場合、サスペンド・ルーチンは982で、レジュー
ム・ルーチンのタスク484までジャンプし、次にレジ
ューム・ルーチンが部分レジュームを実行する。
サスペンド・ルーチンは981で、活動PDI信号のた
めにそのルーチンに入ったかどうかを検査する。活動P
DI信号のためにサスペンド・ルーチンに入った場合、
サスペンド・ルーチンは983で、PDIがまだ活動状
態になっているかどうかを検査する。PDIが活動状態
ではない場合、サスペンド・ルーチンはタスク982ま
でジャンプし、そこでサスペンドが打ち切られ、システ
ムはその通常動作状態にレジュームする。これは、電力
障害のためにサスペンド・ルーチンに入った場合(PD
Iサスペンド)などに行われるはずであり、タスク98
1に達する前に交流電力が回復し、その結果、PDI信
号が非活動化されるはずである。したがって、このよう
な状況では、サスペンドが打ち切られ、システムはその
通常動作状態に戻る。
がまだ活動状態である場合、電力が復旧したときにシス
テム10がブートアップし、サスペンド状態から通常動
作状態に変化する(レジュームする)ように、985で
DEFAULT_ONビットが設定される。
なく、チェックポイントが取られていない場合(タスク
980と981を参照)、またはサスペンドがPDIサ
スペンドであって、985でDEFAULT_ONビッ
トが設定されている場合、CPU40は340で、ON
#信号を論理0に引き下げるようにマイクロコントロー
ラU2に命令し、それにより、電源17の1次/調整ユ
ニット172に±5と±12の各線での調整電圧の供給
を停止させることにより、電源を「オフ」にする。電圧
がほぼ0まで低下するには数秒間かかるので、数多くの
コマンドを実行するための時間がCPU40に与えられ
る。したがって、CPU40は、電源17が発生したシ
ステム電源電圧がCPU40が機能を停止するまで低下
するのを待つので、342でエンドレス・ループ(「ス
ピン」)を実行する。交流電力障害のためにサスペンド
・ルーチンに入った場合、AUX5は、前述のように電
源17(または34)によって電源がオフになる。
合(電圧低下または停電)、あるいはシステムが通常動
作状態150または待機状態152になっている間にシ
ステム10にもはや電力を供給することができないと電
源17またはUPS36が感知した場合、電源17(ま
たはUPS36)からPDI信号が活動化される。
実施例では、電源17(またはUPS36)からマイク
ロコントローラU2のピンP3.7にPDI信号が供給
され、PDIが活動化されたことをこのピンを監視して
いるAPM BIOSが検出すると、BIOSはオペレ
ーティング・システムにサスペンド要求を出す。オペレ
ーティング・システムは250で、その要求を確認し、
図19〜図25のサスペンド・ルーチンに入る。
U2は、ピンP3.7上のPDIが活動化されたときに
CPU40に対してSMI(SMI_OUT#)を生成
するようにプログラミングすることができる。その後、
CPU40は、図26に示すSMI割込みハンドラ・ル
ーチンを実行する。SMIルーチンは、SMIが出され
たときに500から始まる。次にCPU40は502
で、PDIが活動状態であるかどうかを判定する。PD
Iが活動状態ではない場合、SMIルーチンは通常、5
04で続行する。PDIが活動状態である場合、判断ブ
ロック502からタスク506にYES分岐が取られ、
そのタスク506で図19〜図25のサスペンド・ルー
チンが実行される。
ータ喪失も起こらずにシステム10全体の状態がハード
・ディスクに保管される。サスペンドの実行後、マイク
ロコントローラU2により、電源17の1次/調整ユニ
ット172はONをLOWに変更することによって±5
VDCと±12VDCの各線での調整電圧の供給を停止
する。さらに、ONがローであり(ON#がハイにな
る)、電源17のバックアップ電源から電力が供給され
ている場合、電源17内の回路により、AUX5が除去
される。UPS36が使用されている場合、ONがロー
になり(ON#がハイになる)、UPS36が電力を供
給していると、UPS36内の回路によりUPS36の
交流線出力2が低下し、それにより、電源34へのすべ
ての電力が低下する。さらに、AUX5も除去される。
したがって、PDIサスペンドの実行後、電源17また
は34は、±5V、±12V、AUX5のいずれの線で
も電力を供給しなくなる。前述のように、(電源17ま
たはUPS36に蓄積された電力が使い尽くされる前後
のいずれで交流電力が復旧したかにかかわらず)交流電
力の復旧時にシステム10でマイクロコントローラU2
のリセットが行われ、システム10をサスペンド状態か
ら通常動作状態にレジュームすることを保証するため
に、AUX5の電源はオフになる。
はOSがPDI信号の存在に応答するのに必要な時間
(約5秒)に加え、格納すべきメモリの1メガバイト当
たり約1/2秒を要する場合がある。一例として、64
メガバイト(MB)のシステムRAMと2MBのビデオ
RAMを備えたシステムでは、システム10に対して電
力が生成されるより少なくとも((64MB*0.5秒
/MB)+(2MB*0.5秒/MB)+5秒)=38
秒前にPDI信号を生成(活動化)しなければならない
はずである。すなわち、電源17またはUPS36は、
このようなシステムのために少なくとも38秒分のバッ
クアップ電力貯蔵を備えていなければならない。当然の
ことながら、本発明の当業者であれば、電力障害後、十
分な期間の間、電源17またはUPS36がシステム1
0に電力を供給できるようにシステム10を設計する必
要があり、その期間の長さは格納すべきメモリの量によ
って決まることが分かるであろう。
活動化されたPDI信号のためにシステムがサスペンド
・ルーチンに入っている間にコンセントからの交流電力
が復旧した場合、図19〜図25に関連して前述したよ
うに、タスク983および982でPDI信号が除去
(非活動化)され、システム10はその通常動作状態に
戻る(レジュームする)。
ペンド状態になった後、電源17またはUPS36内の
バックアップ貯蔵電力が使い尽くされる前後のいずれか
で所定のレベルの交流電力がコンセントに復旧した場合
(すなわち、もはや電力障害が存在せず、電源17の交
流線入力またはUPS36の交流線入力2上で交流電力
が供給される場合)(ただし、いずれの場合も±5VD
C、±12VDCの各線とAUX5は電力供給されてい
ないことに留意されたい)、電源17はAUX5の電力
を上昇させ、マイクロコントローラU2はリセットされ
る。マイクロコントローラU2は、リセットされた後、
ONをハイ(ON#をロー)に設定し、電源17または
34はその出力で±5VDCと±12VDCを供給する
(すなわち、システム電源がオンになる)。次にシステ
ムは図14〜図18のブートアップ・ルーチンに入る。
前述のように、(1)マイクロコントローラU2がリセ
ットされ、(2)PDIサスペンド・ルーチン中にDE
FAULT_ONビットが設定されているはずであり、
(3)サスペンド・ルーチン中にサスペンド可能フラグ
が設定されているはずなので、ブートアップ・ルーチン
においてタスク380からタスク996へ、タスク99
8へ、タスク1004へ、さらにシステムがその通常動
作状態にレジュームするタスク422へと、実行が進行
する。したがって、PDIサスペンド後に交流電力が復
旧すると、システムは自動的にサスペンド状態からその
通常動作状態にレジュームするはずである。
ば、電源17またはUPS36は、交流電力障害が持続
する長さにかかわらず、システム10がサスペンド・ル
ーチンを実行できるようにするのに十分なバックアップ
電力を備えているだけでよい。バックアップ電力のコス
トは電源がこのようなバックアップ電力を供給できる時
間の長さに比例するので、本発明の電源17または32
(後者はUPS36を含む)のコストは、交流電力障害
の期間中ずっと電力を供給できる電源またはUPSのコ
ストよりかなり低い。さらに、後者の電源またはUPS
を有するコンピュータ・システムには、電源またはUP
Sの貯蔵電荷を使い尽くすとデータが失われるという欠
点があるが、本発明のシステムでは、バックアップ電力
を使い尽くす前にハード・ディスクに保管されるのでデ
ータが失われることはない。
し、実施例についてはかなり詳しく説明してきたが、特
許請求の範囲を制限したり、このような詳細に限定する
ことは本発明の意図ではない。当業者であれば、その他
の利点および変更態様を容易に思いつくであろう。たと
えば、1つまたは複数の割込みのハードウェア監視な
ど、電力管理回路106が実行するタスクの多くは、シ
ステム・チップセット内に組み込むことができる。した
がって、より広範囲の態様における本発明は、図示し記
述した特定の詳細、代表的な装置や方法、実例に限定さ
れない。したがって、本出願人の一般的な発明概念の精
神または範囲を逸脱せずに、このような詳細から離脱す
ることができる。
の事項を開示する。
すなわち、コンピュータ・システムによってコードが正
常に実行される通常動作状態とサスペンド状態とで動作
可能なコンピュータ・システムにおいて、このシステム
が、(a)前記コードを実行可能なCPUと、(b)前
記CPUと回路連絡状態になっており、制御信号に応答
して前記通常動作状態と前記サスペンド状態との間で前
記コンピュータ・システムの状態を選択的に変更するた
めの電力管理回路と、(c)前記CPUおよび前記電力
管理回路と回路連絡状態になっており、前記電力管理回
路に応答して外部電源から前記コンピュータ・システム
に選択的にシステム電力を供給するための回路を含み、
第1の電源状態と第2の電源状態と第3の電源状態とを
有することを特徴とし、前記電力管理回路に補助電力を
供給するための回路を有することをさらに特徴とする電
源であって、前記電源は、内部電源から前記コンピュー
タ・システムにシステム電力を供給し、前記電力管理回
路に補助電力を供給するための回路をさらに含み、前記
電源は、前記システムが前記通常動作状態になってい
て、前記外部電源が前記電源への所定のレベルの電力供
給を停止したときに、前記電力管理回路に前記制御信号
を生成するように動作する電源とを含み、前記第1の電
源状態は、前記電源が前記外部電源から前記コンピュー
タ・システムにシステム電力を供給し、前記外部電源か
ら前記電力管理回路に補助電力を供給することを特徴と
し、前記第2の電源状態は、前記電源が前記外部電源か
ら前記コンピュータ・システムにシステム電力を供給せ
ず、前記電源が前記外部電源から前記電力管理回路に補
助電力を供給することを特徴とし、前記第3の電源状態
は、前記電源が前記内部電源から前記コンピュータ・シ
ステムにシステム電力を供給し、前記電力管理回路に補
助電力を供給することを特徴とし、前記通常動作状態
は、前記電源が前記第1の電源状態になっていることを
特徴とし、前記サスペンド状態は、電源が前記第1の電
源状態に変化した後にCPU上でのコードの実行がレジ
ュームできるように、CPU上で実行されるコードが可
逆的に中断されることを特徴とし、前記電源管理回路
は、前記通常動作状態の間に、前記電源が前記制御信号
を活動化したことに応答して、前記電力管理回路により
前記コンピュータ・システムが前記サスペンド状態に変
化することを特徴とする、コンピュータ・システム。 (2)前記電源が前記制御信号を活動化したことに応答
して、前記電力管理回路が、通常動作状態からサスペン
ド状態にシステムを変更するためにBIOSコードによ
って実行されるサスペンド・ルーチンを開始することを
特徴とする、上記(1)に記載のコンピュータ・システ
ム。 (3)前記通常動作状態から前記サスペンド状態への前
記変更の間、前記電源が第3の電源状態になっており、
前記変更後、前記電源内の電力管理回路により前記電源
が第4の電源状態に遷移し、前記第4の電源状態は、前
記電源が前記内部電源または前記外部電源から前記コン
ピュータ・システムにシステム電力を供給せず、前記電
源が前記内部電源または前記外部電源から前記電力管理
回路に補助電力を供給しないことを特徴とする、上記
(1)に記載のコンピュータ・システム。 (4)前記電源に前記所定のレベルの電力を供給する前
記外部電源の復旧に応答して、前記電源が、前記第4の
電源状態から前記第2の電源状態に遷移するように動作
し、前記電力管理回路は、電源が第4の電源状態から第
2の電源状態に遷移したことに応答して、前記電源を第
2の電源状態から第1の電源状態に遷移させることをさ
らに特徴とする、上記(3)に記載のコンピュータ・シ
ステム。 (5)前記電源が第1の電源状態に遷移した後、前記C
PUが、前記システムを前記サスペンド状態から通常動
作状態にレジュームするコードを実行するように動作す
ることを特徴とする、上記(4)に記載のコンピュータ
・システム。 (6)前記電源は、前記外部電源が前記所定のレベルの
電力を供給しないことに応答して、前記電源を前記第1
の電源状態から前記第3の電源状態に遷移させることを
さらに特徴とする、上記(1)に記載のコンピュータ・
システム。 (7)前記電源は、外部電源から前記コンピュータ・シ
ステムにシステム電力を供給し、前記外部電源から前記
電力管理回路に前記補助電力を選択的に供給するための
回路を含む主電源を含み、前記内部電源が、前記主電源
に結合され、前記制御信号を生成するように動作する無
停電電源装置であることを特徴とする、上記(1)に記
載のコンピュータ・システム。 (8)前記電力管理回路が電力管理プロセッサを含むこ
とを特徴とする、上記(1)に記載のコンピュータ・シ
ステム。 (9)前記CPUおよび前記電力管理回路と回路連絡状
態になっており、高電力使用状態と低電力使用状態から
選択した1つの状態で動作可能な周辺装置であって、前
記周辺装置が前記電力管理回路に応答して前記高電力使
用状態と前記低電力使用状態との間を変化する周辺装置
をさらに含み、前記コンピュータ・システムが第3の電
力管理状態である待機状態でさらに動作可能であって、
前記待機状態は、前記電源が前記第1の電源状態になっ
ていて、前記周辺装置が前記低電力使用状態になってい
ることを特徴とし、前記電源は、前記システムが前記待
機状態になっていて、前記外部電源が前記電源への前記
所定のレベルの電力供給を停止したときに、前記電力管
理回路に前記制御信号を生成するようにさらに動作し、
前記電力管理回路は、前記待機状態の間に、前記電源が
前記制御信号を活動化したことに応答して、前記電力管
理回路により前記コンピュータ・システムが前記サスペ
ンド状態に変化することを特徴とする、上記(1)に記
載のコンピュータ・システム。 (10)前記外部電源が交流コンセントであり、前記コ
ンセントにおける交流電圧低下または停電により前記外
部電源が前記電源への前記所定のレベルの電力供給を停
止することを特徴とする、上記(1)に記載のコンピュ
ータ・システム。 (11)前記電源が前記制御信号を活動化したことに応
答して、前記電力管理回路が、CPUに対してSMIを
生成し、CPUがサスペンド・ルーチンに制御権を移転
できるようにすることにより、CPU上でのコードの実
行を中断するように動作することを特徴とする、上記
(1)に記載のコンピュータ・システム。 (12)少なくとも2通りの電力管理状態、すなわち、
前記コンピュータ・システムによってコードが正常に実
行される通常動作状態と、前記コンピュータ・システム
によるコードの実行が中断されるサスペンド状態とで動
作可能なコンピュータ・システムにおいて、このシステ
ムが、(a)前記コードを実行可能なCPUと、(b)
前記CPUと回路連絡状態になっており、制御信号に応
答して前記通常動作状態と前記サスペンド状態との間で
前記コンピュータ・システムの状態を選択的に変更する
ための電力管理回路と、(c)前記CPUおよび前記電
力管理回路と回路連絡状態になっており、前記電力管理
回路に応答して外部電源から前記コンピュータ・システ
ムに選択的にシステム電力を供給するための回路を含
み、前記電力管理回路に補助電力を供給するための回路
を有することを特徴とする電源であって、前記電源は、
内部電源から前記コンピュータ・システムにシステム電
力を供給し、前記電力管理回路に補助電力を供給するた
めの回路をさらに含み、前記電源は、前記システムが前
記通常動作状態になっていて、前記外部電源が前記電源
への所定のレベルの電力供給を停止したときに、前記電
力管理回路に制御信号を生成するように動作する電源
と、(d)前記CPUと回路連絡状態になっている不揮
発性記憶装置と、(e)前記CPUと回路連絡状態にな
っており、メモリ・データを格納するための揮発性メモ
リと、(f)前記CPUと回路連絡状態になっており、
レジスタ・データを格納するための揮発性レジスタとを
含み、前記電源管理回路は、前記通常動作状態の間に、
前記電源が前記制御信号を活動化したことに応答して、
前記電力管理回路により前記コンピュータ・システムが
前記サスペンド状態に変化することを特徴とし、前記通
常動作状態から前記サスペンド状態への前記変化が、前
記揮発性メモリから前記不揮発性記憶装置へのメモリ・
データの転送と、揮発性レジスタから前記不揮発性記憶
装置へのレジスタ・データの転送とを含むことを特徴と
する、コンピュータ・システム。 (13)前記電源が、第1の電源状態と第2の電源状態
と第3の電源状態とを有することをさらに特徴とし、前
記第1の電源状態は、前記電源が前記外部電源から前記
コンピュータ・システムにシステム電力を供給し、前記
外部電源から前記電力管理回路に補助電力を供給するこ
とを特徴とし、前記第2の電源状態は、前記電源が前記
外部電源から前記コンピュータ・システムにシステム電
力を供給せず、前記電源が前記外部電源から前記電力管
理回路に補助電力を供給することを特徴とし、前記第3
の電源状態は、前記電源が前記内部電源から前記コンピ
ュータ・システムにシステム電力を供給し、前記電力管
理回路に補助電力を供給することを特徴とする、上記
(12)に記載のコンピュータ・システム。 (14)前記通常動作状態は、前記電源が前記第1の電
源状態になっていることを特徴とし、前記サスペンド状
態は、電源が前記第1の電源状態に変化した後にCPU
上でのコードの実行がレジュームできるように、CPU
上で実行されるコードが可逆的に中断されることを特徴
とする、上記(13)に記載のコンピュータ・システ
ム。 (15)前記通常動作状態は、前記電源が前記第1の電
源状態になっていることを特徴とし、前記サスペンド状
態は、レジスタ・データとメモリ・データが不揮発性記
憶装置上に格納されることを特徴とする、上記(13)
に記載のコンピュータ・システム。 (16)前記通常動作状態から前記サスペンド状態への
前記変更の間、前記電源が第3の電源状態になってお
り、前記変更後、前記電源内の電力管理回路により前記
電源が第4の電源状態に遷移し、前記第4の電源状態
は、前記電源が前記内部電源または前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記内部電源または前記外部電源から前記電
力管理回路に補助電力を供給しないことを特徴とする、
上記(13)に記載のコンピュータ・システム。 (17)前記電源に前記所定のレベルの電力を供給する
前記外部電源の復旧に応答して、前記電源が、前記第4
の電源状態から前記第2の電源状態に遷移するように動
作し、前記電力管理回路は、電源が第4の電源状態から
第2の電源状態に遷移したことに応答して、前記電源を
第2の電源状態から第1の電源状態に遷移させることを
さらに特徴とする、上記(16)に記載のコンピュータ
・システム。 (18)前記電源が第1の電源状態に遷移した後、前記
CPUが、前記システムを前記サスペンド状態から通常
動作状態にレジュームするコードを実行するように動作
することを特徴とする、上記(17)に記載のコンピュ
ータ・システム。 (19)前記CPUおよび前記電力管理回路と回路連絡
状態になっており、高電力使用状態と低電力使用状態か
ら選択した1つの状態で動作可能な周辺装置であって、
前記周辺装置が前記電力管理回路に応答して前記高電力
使用状態と前記低電力使用状態との間を変化する周辺装
置をさらに含み、前記コンピュータ・システムが第3の
電力管理状態である待機状態でさらに動作可能であっ
て、前記待機状態は、前記電源が前記第1の電源状態に
なっていて、前記周辺装置が前記低電力使用状態になっ
ていることを特徴とし、前記電源は、前記システムが前
記待機状態になっていて、前記外部電源が前記電源への
前記所定のレベルの電力供給を停止したときに、前記電
力管理回路に前記制御信号を生成するようにさらに動作
し、前記電力管理回路は、前記待機状態の間に、前記電
源が前記制御信号を活動化したことに応答して、前記電
力管理回路により前記コンピュータ・システムが前記サ
スペンド状態に変化することを特徴とする、上記(1
2)に記載のコンピュータ・システム。 (20)前記電源は、前記外部電源が前記所定のレベル
の電力を供給しないことに応答して、前記電源を前記第
1の電源状態から前記第3の電源状態に遷移させること
をさらに特徴とする、上記(12)に記載のコンピュー
タ・システム。 (21)前記電源は、外部電源から前記コンピュータ・
システムにシステム電力を供給し、前記外部電源から前
記電力管理回路に前記補助電力を選択的に供給するため
の回路を含む主電源を含み、前記内部電源が、前記主電
源に結合され、前記制御信号を生成するように動作する
無停電電源装置であることを特徴とする、上記(12)
に記載のコンピュータ・システム。 (22)前記不揮発性記憶装置が固定ディスク記憶装置
を含むことを特徴とする、上記(12)に記載のコンピ
ュータ・システム。 (23)前記電力管理回路が電力管理プロセッサを含む
ことを特徴とする、上記(12)に記載のコンピュータ
・システム。 (24)前記外部電源が交流コンセントであり、前記コ
ンセントにおける交流電圧低下または停電により前記外
部電源が前記電源への前記所定のレベルの電力供給を停
止することを特徴とする、上記(12)に記載のコンピ
ュータ・システム。 (25)前記電源が前記制御信号を活動化したことに応
答して、前記電力管理回路が、CPUに対してSMIを
生成し、CPUがサスペンド・ルーチンに制御権を移転
できるようにすることにより、CPU上でのコードの実
行を中断するように動作することを特徴とする、上記
(12)に記載のコンピュータ・システム。 (26)前記電源が前記制御信号を活動化したことに応
答して、前記電力管理回路が、通常動作状態からサスペ
ンド状態にシステムを変更するためにBIOSコードに
よって実行されるサスペンド・ルーチンを開始すること
を特徴とする、上記(12)に記載のコンピュータ・シ
ステム。 (27)少なくとも2通りの電力管理状態、すなわち、
通常動作状態とサスペンド状態とで動作可能なコンピュ
ータ・システムにおいて、このシステムが、(a)コー
ドを実行可能なCPUと、(b)前記CPUと回路連絡
状態になっており、サスペンド事象に応答して前記通常
動作状態と前記サスペンド状態との間で前記コンピュー
タ・システムの状態を選択的に変更するための電力管理
回路と、(c)前記CPUおよび前記電力管理回路と回
路連絡状態になっており、前記電力管理回路に応答して
外部電源から前記コンピュータ・システムに選択的にシ
ステム電力を供給するための回路を含み、第1の電源状
態と第2の電源状態と第3の電源状態とを有することを
特徴とし、前記電力管理回路に補助電力を供給するため
の回路を有することをさらに特徴とする電源であって、
前記電源は、内部電源から前記コンピュータ・システム
にシステム電力を供給し、前記電力管理回路に補助電力
を供給するための回路をさらに含み、前記電源は、前記
システムが前記通常動作状態になっていて、前記外部電
源が前記電源への所定のレベルの電力供給を停止したと
きに、制御信号を生成するように動作する電源とを含
み、前記第1の電源状態は、前記電源が前記外部電源か
ら前記コンピュータ・システムにシステム電力を供給
し、前記外部電源から前記電力管理回路に補助電力を供
給することを特徴とし、前記第2の電源状態は、前記電
源が前記外部電源から前記コンピュータ・システムにシ
ステム電力を供給せず、前記電源が前記外部電源から前
記電力管理回路に補助電力を供給することを特徴とし、
前記第3の電源状態は、前記電源が前記内部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記電力管理回路に補助電力を供給することを特徴とし、
前記通常動作状態は、前記電源が前記第1の電源状態に
なっていることを特徴とし、前記サスペンド状態は、電
源が前記第1の電源状態に変化した後にCPU上でのコ
ードの実行がレジュームできるように、CPU上で実行
されるコードが可逆的に中断されることを特徴とし、前
記電源が前記制御信号を活動化したことに応答して、前
記コードが、前記コンピュータ・システムを前記通常動
作状態から前記サスペンド状態に変化させるサスペンド
・ルーチンを実行することを特徴とする、コンピュータ
・システム。 (28)前記コードが、電力管理状態の遷移を実現し、
前記制御信号の状態を監視することを特徴とするBIO
Sコードであって、前記電源が前記制御信号を活動化し
たことに応答して、前記BIOSコードが、CPU上の
他のコードの実行を中断し、前記サスペンド・ルーチン
を実行できることを特徴とする、上記(27)に記載の
コンピュータ・システム。 (29)前記コードが、電力管理状態の遷移を制御する
ことを特徴とするオペレーティング・システム・コード
であって、前記電源が前記制御信号を活動化したことに
応答して、前記オペレーティング・システム・コード
が、CPU上の他のコードの実行を中断し、前記サスペ
ンド・ルーチンを呼び出せることを特徴とする、上記
(27)に記載のコンピュータ・システム。 (30)前記通常動作状態から前記サスペンド状態への
前記変更の間、前記電源が第3の電源状態になってお
り、前記変更後、前記電源内の電力管理回路により前記
電源が第4の電源状態に遷移し、前記第4の電源状態
は、前記電源が前記内部電源または前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記内部電源または前記外部電源から前記電
力管理回路に補助電力を供給しないことを特徴とする、
上記(27)に記載のコンピュータ・システム。 (31)前記電源に前記所定のレベルの電力を供給する
前記外部電源の復旧に応答して、前記電源が、前記第4
の電源状態から前記第2の電源状態に遷移するように動
作し、前記電力管理回路は、電源が第4の電源状態から
第2の電源状態に遷移したことに応答して、前記電源を
第2の電源状態から第1の電源状態に遷移させることを
さらに特徴とする、上記(30)に記載のコンピュータ
・システム。 (32)前記電源が第1の電源状態に遷移した後、前記
CPUが、前記システムを前記サスペンド状態から通常
動作状態にレジュームするコードを実行するように動作
することを特徴とする、上記(31)に記載のコンピュ
ータ・システム。 (33)前記電源は、前記外部電源が前記所定のレベル
の電力を供給しないことに応答して、前記電源を前記第
1の電源状態から前記第3の電源状態に遷移させること
をさらに特徴とする、上記(27)に記載のコンピュー
タ・システム。 (34)前記電源は、外部電源から前記コンピュータ・
システムにシステム電力を供給し、前記外部電源から前
記電力管理回路に前記補助電力を選択的に供給するため
の回路を含む主電源を含み、前記内部電源が、前記主電
源に結合され、前記制御信号を生成するように動作する
無停電電源装置であることを特徴とする、上記(27)
に記載のコンピュータ・システム。 (35)前記電力管理回路が電力管理プロセッサを含む
ことを特徴とする、上記(27)に記載のコンピュータ
・システム。 (36)前記CPUおよび前記電力管理回路と回路連絡
状態になっており、高電力使用状態と低電力使用状態か
ら選択した1つの状態で動作可能な周辺装置であって、
前記周辺装置が前記電力管理回路に応答して前記高電力
使用状態と前記低電力使用状態との間を変化する周辺装
置をさらに含み、前記コンピュータ・システムが第3の
電力管理状態である待機状態でさらに動作可能であっ
て、前記待機状態は、前記電源が前記第1の電源状態に
なっていて、前記周辺装置が前記低電力使用状態になっ
ていることを特徴とし、前記電源は、前記システムが前
記待機状態になっていて、前記外部電源が前記電源への
前記所定のレベルの電力供給を停止したときに、前記制
御信号を生成するようにさらに動作し、前記コードは、
前記待機状態の間に、前記電源が前記制御信号を活動化
したことに応答して、前記コードが、前記コンピュータ
・システムを前記サスペンド状態に変化させる前記サス
ペンド・ルーチンを実行することを特徴とする、上記
(27)に記載のコンピュータ・システム。
斜視図である。
装置、プレーナ・ボードを含む図1のパーソナル・コン
ピュータの所与の要素の分解斜視図であり、これらの要
素間の所与の関係を示す図である。
所与の構成要素のブロック図である。
所与の構成要素のブロック図である。
所与の構成要素のブロック図である。
所与の構成要素のブロック図である。
システム状態を示す、本発明のコンピュータ・システム
の状態図である。
ク図である。
明の電力管理回路の電気概略図である。
明の電力管理回路の電気概略図である。
明の電力管理回路の電気概略図である。
るスイッチ状態の1つを示す状態図である。
す流れ図である。
す流れ図である。
す流れ図である。
す流れ図である。
す流れ図である。
流れ図である。
流れ図である。
流れ図である。
流れ図である。
流れ図である。
流れ図である。
である。
斜視図である。
装置、プレーナ・ボードを含む図1のパーソナル・コン
ピュータの所与の要素の分解斜視図であり、これらの要
素間の所与の関係を示す図である。
所与の構成要素のブロック図である。
所与の構成要素のブロック図である。
所与の構成要素のブロック図である。
所与の構成要素のブロック図である。
システム状態を示す、本発明のコンピュータ・システム
の状態図である。
ク図である。
明の電力管理回路の電気概略図である。
明の電力管理回路の電気概略図である。
明の電力管理回路の電気概略図である。
るスイッチ状態の1つを示す状態図である。
す流れ図である。
す流れ図である。
す流れ図である。
す流れ図である。
す流れ図である。
流れ図である。
流れ図である。
流れ図である。
流れ図である。
流れ図である。
流れ図である。
流れ図である。
である。
Claims (36)
- 【請求項1】少なくとも2通りの電力管理状態、すなわ
ち、コンピュータ・システムによってコードが正常に実
行される通常動作状態とサスペンド状態とで動作可能な
コンピュータ・システムにおいて、このシステムが、 (a)前記コードを実行可能なCPUと、 (b)前記CPUと回路連絡状態になっており、制御信
号に応答して前記通常動作状態と前記サスペンド状態と
の間で前記コンピュータ・システムの状態を選択的に変
更するための電力管理回路と、 (c)前記CPUおよび前記電力管理回路と回路連絡状
態になっており、前記電力管理回路に応答して外部電源
から前記コンピュータ・システムに選択的にシステム電
力を供給するための回路を含み、第1の電源状態と第2
の電源状態と第3の電源状態とを有することを特徴と
し、前記電力管理回路に補助電力を供給するための回路
を有することをさらに特徴とする電源であって、前記電
源は、内部電源から前記コンピュータ・システムにシス
テム電力を供給し、前記電力管理回路に補助電力を供給
するための回路をさらに含み、前記電源は、前記システ
ムが前記通常動作状態になっていて、前記外部電源が前
記電源への所定のレベルの電力供給を停止したときに、
前記電力管理回路に前記制御信号を生成するように動作
する電源とを含み、 前記第1の電源状態は、前記電源が前記外部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記外部電源から前記電力管理回路に補助電力を供給する
ことを特徴とし、 前記第2の電源状態は、前記電源が前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記外部電源から前記電力管理回路に補助電
力を供給することを特徴とし、 前記第3の電源状態は、前記電源が前記内部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記電力管理回路に補助電力を供給することを特徴とし、 前記通常動作状態は、前記電源が前記第1の電源状態に
なっていることを特徴とし、 前記サスペンド状態は、電源が前記第1の電源状態に変
化した後にCPU上でのコードの実行がレジュームでき
るように、CPU上で実行されるコードが可逆的に中断
されることを特徴とし、 前記電源管理回路は、前記通常動作状態の間に、前記電
源が前記制御信号を活動化したことに応答して、前記電
力管理回路により前記コンピュータ・システムが前記サ
スペンド状態に変化することを特徴とする、コンピュー
タ・システム。 - 【請求項2】前記電源が前記制御信号を活動化したこと
に応答して、前記電力管理回路が、通常動作状態からサ
スペンド状態にシステムを変更するためにBIOSコー
ドによって実行されるサスペンド・ルーチンを開始する
ことを特徴とする、請求項1に記載のコンピュータ・シ
ステム。 - 【請求項3】前記通常動作状態から前記サスペンド状態
への前記変更の間、前記電源が第3の電源状態になって
おり、前記変更後、前記電源内の電力管理回路により前
記電源が第4の電源状態に遷移し、前記第4の電源状態
は、前記電源が前記内部電源または前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記内部電源または前記外部電源から前記電
力管理回路に補助電力を供給しないことを特徴とする、
請求項1に記載のコンピュータ・システム。 - 【請求項4】前記電源に前記所定のレベルの電力を供給
する前記外部電源の復旧に応答して、前記電源が、前記
第4の電源状態から前記第2の電源状態に遷移するよう
に動作し、 前記電力管理回路は、電源が第4の電源状態から第2の
電源状態に遷移したことに応答して、前記電源を第2の
電源状態から第1の電源状態に遷移させることをさらに
特徴とする、請求項3に記載のコンピュータ・システ
ム。 - 【請求項5】前記電源が第1の電源状態に遷移した後、
前記CPUが、前記システムを前記サスペンド状態から
通常動作状態にレジュームするコードを実行するように
動作することを特徴とする、請求項4に記載のコンピュ
ータ・システム。 - 【請求項6】前記電源は、前記外部電源が前記所定のレ
ベルの電力を供給しないことに応答して、前記電源を前
記第1の電源状態から前記第3の電源状態に遷移させる
ことをさらに特徴とする、請求項1に記載のコンピュー
タ・システム。 - 【請求項7】前記電源は、外部電源から前記コンピュー
タ・システムにシステム電力を供給し、前記外部電源か
ら前記電力管理回路に前記補助電力を選択的に供給する
ための回路を含む主電源を含み、前記内部電源が、前記
主電源に結合され、前記制御信号を生成するように動作
する無停電電源装置であることを特徴とする、請求項1
に記載のコンピュータ・システム。 - 【請求項8】前記電力管理回路が電力管理プロセッサを
含むことを特徴とする、請求項1に記載のコンピュータ
・システム。 - 【請求項9】前記CPUおよび前記電力管理回路と回路
連絡状態になっており、高電力使用状態と低電力使用状
態から選択した1つの状態で動作可能な周辺装置であっ
て、前記周辺装置が前記電力管理回路に応答して前記高
電力使用状態と前記低電力使用状態との間を変化する周
辺装置をさらに含み、 前記コンピュータ・システムが第3の電力管理状態であ
る待機状態でさらに動作可能であって、前記待機状態
は、前記電源が前記第1の電源状態になっていて、前記
周辺装置が前記低電力使用状態になっていることを特徴
とし、 前記電源は、前記システムが前記待機状態になってい
て、前記外部電源が前記電源への前記所定のレベルの電
力供給を停止したときに、前記電力管理回路に前記制御
信号を生成するようにさらに動作し、 前記電力管理回路は、前記待機状態の間に、前記電源が
前記制御信号を活動化したことに応答して、前記電力管
理回路により前記コンピュータ・システムが前記サスペ
ンド状態に変化することを特徴とする、請求項1に記載
のコンピュータ・システム。 - 【請求項10】前記外部電源が交流コンセントであり、
前記コンセントにおける交流電圧低下または停電により
前記外部電源が前記電源への前記所定のレベルの電力供
給を停止することを特徴とする、請求項1に記載のコン
ピュータ・システム。 - 【請求項11】前記電源が前記制御信号を活動化したこ
とに応答して、前記電力管理回路が、CPUに対してS
MIを生成し、CPUがサスペンド・ルーチンに制御権
を移転できるようにすることにより、CPU上でのコー
ドの実行を中断するように動作することを特徴とする、
請求項1に記載のコンピュータ・システム。 - 【請求項12】少なくとも2通りの電力管理状態、すな
わち、前記コンピュータ・システムによってコードが正
常に実行される通常動作状態と、前記コンピュータ・シ
ステムによるコードの実行が中断されるサスペンド状態
とで動作可能なコンピュータ・システムにおいて、この
システムが、 (a)前記コードを実行可能なCPUと、 (b)前記CPUと回路連絡状態になっており、制御信
号に応答して前記通常動作状態と前記サスペンド状態と
の間で前記コンピュータ・システムの状態を選択的に変
更するための電力管理回路と、 (c)前記CPUおよび前記電力管理回路と回路連絡状
態になっており、前記電力管理回路に応答して外部電源
から前記コンピュータ・システムに選択的にシステム電
力を供給するための回路を含み、前記電力管理回路に補
助電力を供給するための回路を有することを特徴とする
電源であって、前記電源は、内部電源から前記コンピュ
ータ・システムにシステム電力を供給し、前記電力管理
回路に補助電力を供給するための回路をさらに含み、前
記電源は、前記システムが前記通常動作状態になってい
て、前記外部電源が前記電源への所定のレベルの電力供
給を停止したときに、前記電力管理回路に制御信号を生
成するように動作する電源と、 (d)前記CPUと回路連絡状態になっている不揮発性
記憶装置と、 (e)前記CPUと回路連絡状態になっており、メモリ
・データを格納するための揮発性メモリと、 (f)前記CPUと回路連絡状態になっており、レジス
タ・データを格納するための揮発性レジスタとを含み、 前記電源管理回路は、前記通常動作状態の間に、前記電
源が前記制御信号を活動化したことに応答して、前記電
力管理回路により前記コンピュータ・システムが前記サ
スペンド状態に変化することを特徴とし、 前記通常動作状態から前記サスペンド状態への前記変化
が、前記揮発性メモリから前記不揮発性記憶装置へのメ
モリ・データの転送と、揮発性レジスタから前記不揮発
性記憶装置へのレジスタ・データの転送とを含むことを
特徴とする、コンピュータ・システム。 - 【請求項13】前記電源が、第1の電源状態と第2の電
源状態と第3の電源状態とを有することをさらに特徴と
し、 前記第1の電源状態は、前記電源が前記外部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記外部電源から前記電力管理回路に補助電力を供給する
ことを特徴とし、 前記第2の電源状態は、前記電源が前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記外部電源から前記電力管理回路に補助電
力を供給することを特徴とし、 前記第3の電源状態は、前記電源が前記内部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記電力管理回路に補助電力を供給することを特徴とす
る、請求項12に記載のコンピュータ・システム。 - 【請求項14】前記通常動作状態は、前記電源が前記第
1の電源状態になっていることを特徴とし、 前記サスペンド状態は、電源が前記第1の電源状態に変
化した後にCPU上でのコードの実行がレジュームでき
るように、CPU上で実行されるコードが可逆的に中断
されることを特徴とする、請求項13に記載のコンピュ
ータ・システム。 - 【請求項15】前記通常動作状態は、前記電源が前記第
1の電源状態になっていることを特徴とし、 前記サスペンド状態は、レジスタ・データとメモリ・デ
ータが不揮発性記憶装置上に格納されることを特徴とす
る、請求項13に記載のコンピュータ・システム。 - 【請求項16】前記通常動作状態から前記サスペンド状
態への前記変更の間、前記電源が第3の電源状態になっ
ており、前記変更後、前記電源内の電力管理回路により
前記電源が第4の電源状態に遷移し、前記第4の電源状
態は、前記電源が前記内部電源または前記外部電源から
前記コンピュータ・システムにシステム電力を供給せ
ず、前記電源が前記内部電源または前記外部電源から前
記電力管理回路に補助電力を供給しないことを特徴とす
る、請求項13に記載のコンピュータ・システム。 - 【請求項17】前記電源に前記所定のレベルの電力を供
給する前記外部電源の復旧に応答して、前記電源が、前
記第4の電源状態から前記第2の電源状態に遷移するよ
うに動作し、 前記電力管理回路は、電源が第4の電源状態から第2の
電源状態に遷移したことに応答して、前記電源を第2の
電源状態から第1の電源状態に遷移させることをさらに
特徴とする、請求項16に記載のコンピュータ・システ
ム。 - 【請求項18】前記電源が第1の電源状態に遷移した
後、前記CPUが、前記システムを前記サスペンド状態
から通常動作状態にレジュームするコードを実行するよ
うに動作することを特徴とする、請求項17に記載のコ
ンピュータ・システム。 - 【請求項19】前記CPUおよび前記電力管理回路と回
路連絡状態になっており、高電力使用状態と低電力使用
状態から選択した1つの状態で動作可能な周辺装置であ
って、前記周辺装置が前記電力管理回路に応答して前記
高電力使用状態と前記低電力使用状態との間を変化する
周辺装置をさらに含み、 前記コンピュータ・システムが第3の電力管理状態であ
る待機状態でさらに動作可能であって、前記待機状態
は、前記電源が前記第1の電源状態になっていて、前記
周辺装置が前記低電力使用状態になっていることを特徴
とし、 前記電源は、前記システムが前記待機状態になってい
て、前記外部電源が前記電源への前記所定のレベルの電
力供給を停止したときに、前記電力管理回路に前記制御
信号を生成するようにさらに動作し、 前記電力管理回路は、前記待機状態の間に、前記電源が
前記制御信号を活動化したことに応答して、前記電力管
理回路により前記コンピュータ・システムが前記サスペ
ンド状態に変化することを特徴とする、請求項12に記
載のコンピュータ・システム。 - 【請求項20】前記電源は、前記外部電源が前記所定の
レベルの電力を供給しないことに応答して、前記電源を
前記第1の電源状態から前記第3の電源状態に遷移させ
ることをさらに特徴とする、請求項12に記載のコンピ
ュータ・システム。 - 【請求項21】前記電源は、外部電源から前記コンピュ
ータ・システムにシステム電力を供給し、前記外部電源
から前記電力管理回路に前記補助電力を選択的に供給す
るための回路を含む主電源を含み、前記内部電源が、前
記主電源に結合され、前記制御信号を生成するように動
作する無停電電源装置であることを特徴とする、請求項
12に記載のコンピュータ・システム。 - 【請求項22】前記不揮発性記憶装置が固定ディスク記
憶装置を含むことを特徴とする、請求項12に記載のコ
ンピュータ・システム。 - 【請求項23】前記電力管理回路が電力管理プロセッサ
を含むことを特徴とする、請求項12に記載のコンピュ
ータ・システム。 - 【請求項24】前記外部電源が交流コンセントであり、
前記コンセントにおける交流電圧低下または停電により
前記外部電源が前記電源への前記所定のレベルの電力供
給を停止することを特徴とする、請求項12に記載のコ
ンピュータ・システム。 - 【請求項25】前記電源が前記制御信号を活動化したこ
とに応答して、前記電力管理回路が、CPUに対してS
MIを生成し、CPUがサスペンド・ルーチンに制御権
を移転できるようにすることにより、CPU上でのコー
ドの実行を中断するように動作することを特徴とする、
請求項12に記載のコンピュータ・システム。 - 【請求項26】前記電源が前記制御信号を活動化したこ
とに応答して、前記電力管理回路が、通常動作状態から
サスペンド状態にシステムを変更するためにBIOSコ
ードによって実行されるサスペンド・ルーチンを開始す
ることを特徴とする、請求項12に記載のコンピュータ
・システム。 - 【請求項27】少なくとも2通りの電力管理状態、すな
わち、通常動作状態とサスペンド状態とで動作可能なコ
ンピュータ・システムにおいて、このシステムが、 (a)コードを実行可能なCPUと、 (b)前記CPUと回路連絡状態になっており、サスペ
ンド事象に応答して前記通常動作状態と前記サスペンド
状態との間で前記コンピュータ・システムの状態を選択
的に変更するための電力管理回路と、 (c)前記CPUおよび前記電力管理回路と回路連絡状
態になっており、前記電力管理回路に応答して外部電源
から前記コンピュータ・システムに選択的にシステム電
力を供給するための回路を含み、第1の電源状態と第2
の電源状態と第3の電源状態とを有することを特徴と
し、前記電力管理回路に補助電力を供給するための回路
を有することをさらに特徴とする電源であって、前記電
源は、内部電源から前記コンピュータ・システムにシス
テム電力を供給し、前記電力管理回路に補助電力を供給
するための回路をさらに含み、前記電源は、前記システ
ムが前記通常動作状態になっていて、前記外部電源が前
記電源への所定のレベルの電力供給を停止したときに、
制御信号を生成するように動作する電源とを含み、 前記第1の電源状態は、前記電源が前記外部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記外部電源から前記電力管理回路に補助電力を供給する
ことを特徴とし、 前記第2の電源状態は、前記電源が前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記外部電源から前記電力管理回路に補助電
力を供給することを特徴とし、 前記第3の電源状態は、前記電源が前記内部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記電力管理回路に補助電力を供給することを特徴とし、 前記通常動作状態は、前記電源が前記第1の電源状態に
なっていることを特徴とし、 前記サスペンド状態は、電源が前記第1の電源状態に変
化した後にCPU上でのコードの実行がレジュームでき
るように、CPU上で実行されるコードが可逆的に中断
されることを特徴とし、 前記電源が前記制御信号を活動化したことに応答して、
前記コードが、前記コンピュータ・システムを前記通常
動作状態から前記サスペンド状態に変化させるサスペン
ド・ルーチンを実行することを特徴とする、コンピュー
タ・システム。 - 【請求項28】前記コードが、電力管理状態の遷移を実
現し、前記制御信号の状態を監視することを特徴とする
BIOSコードであって、前記電源が前記制御信号を活
動化したことに応答して、前記BIOSコードが、CP
U上の他のコードの実行を中断し、前記サスペンド・ル
ーチンを実行できることを特徴とする、請求項27に記
載のコンピュータ・システム。 - 【請求項29】前記コードが、電力管理状態の遷移を制
御することを特徴とするオペレーティング・システム・
コードであって、前記電源が前記制御信号を活動化した
ことに応答して、前記オペレーティング・システム・コ
ードが、CPU上の他のコードの実行を中断し、前記サ
スペンド・ルーチンを呼び出せることを特徴とする、請
求項27に記載のコンピュータ・システム。 - 【請求項30】前記通常動作状態から前記サスペンド状
態への前記変更の間、前記電源が第3の電源状態になっ
ており、前記変更後、前記電源内の電力管理回路により
前記電源が第4の電源状態に遷移し、前記第4の電源状
態は、前記電源が前記内部電源または前記外部電源から
前記コンピュータ・システムにシステム電力を供給せ
ず、前記電源が前記内部電源または前記外部電源から前
記電力管理回路に補助電力を供給しないことを特徴とす
る、請求項27に記載のコンピュータ・システム。 - 【請求項31】前記電源に前記所定のレベルの電力を供
給する前記外部電源の復旧に応答して、前記電源が、前
記第4の電源状態から前記第2の電源状態に遷移するよ
うに動作し、 前記電力管理回路は、電源が第4の電源状態から第2の
電源状態に遷移したことに応答して、前記電源を第2の
電源状態から第1の電源状態に遷移させることをさらに
特徴とする、請求項30に記載のコンピュータ・システ
ム。 - 【請求項32】前記電源が第1の電源状態に遷移した
後、前記CPUが、前記システムを前記サスペンド状態
から通常動作状態にレジュームするコードを実行するよ
うに動作することを特徴とする、請求項31に記載のコ
ンピュータ・システム。 - 【請求項33】前記電源は、前記外部電源が前記所定の
レベルの電力を供給しないことに応答して、前記電源を
前記第1の電源状態から前記第3の電源状態に遷移させ
ることをさらに特徴とする、請求項27に記載のコンピ
ュータ・システム。 - 【請求項34】前記電源は、外部電源から前記コンピュ
ータ・システムにシステム電力を供給し、前記外部電源
から前記電力管理回路に前記補助電力を選択的に供給す
るための回路を含む主電源を含み、前記内部電源が、前
記主電源に結合され、前記制御信号を生成するように動
作する無停電電源装置であることを特徴とする、請求項
27に記載のコンピュータ・システム。 - 【請求項35】前記電力管理回路が電力管理プロセッサ
を含むことを特徴とする、請求項27に記載のコンピュ
ータ・システム。 - 【請求項36】前記CPUおよび前記電力管理回路と回
路連絡状態になっており、高電力使用状態と低電力使用
状態から選択した1つの状態で動作可能な周辺装置であ
って、前記周辺装置が前記電力管理回路に応答して前記
高電力使用状態と前記低電力使用状態との間を変化する
周辺装置をさらに含み、 前記コンピュータ・システムが第3の電力管理状態であ
る待機状態でさらに動作可能であって、前記待機状態
は、前記電源が前記第1の電源状態になっていて、前記
周辺装置が前記低電力使用状態になっていることを特徴
とし、 前記電源は、前記システムが前記待機状態になってい
て、前記外部電源が前記電源への前記所定のレベルの電
力供給を停止したときに、前記制御信号を生成するよう
にさらに動作し、 前記コードは、前記待機状態の間に、前記電源が前記制
御信号を活動化したことに応答して、前記コードが、前
記コンピュータ・システムを前記サスペンド状態に変化
させる前記サスペンド・ルーチンを実行することを特徴
とする、請求項27に記載のコンピュータ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/639638 | 1996-04-29 | ||
US08/639,638 US5765001A (en) | 1996-04-29 | 1996-04-29 | Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1039962A true JPH1039962A (ja) | 1998-02-13 |
JP3463186B2 JP3463186B2 (ja) | 2003-11-05 |
Family
ID=24564946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10595797A Expired - Lifetime JP3463186B2 (ja) | 1996-04-29 | 1997-04-23 | コンピュータ・システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US5765001A (ja) |
EP (2) | EP0805386B1 (ja) |
JP (1) | JP3463186B2 (ja) |
KR (1) | KR100288664B1 (ja) |
DE (1) | DE69738880D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6938175B2 (en) | 2000-11-18 | 2005-08-30 | Samsung Electronics Co., Ltd. | Computer system and method of controlling standby mode thereof |
US7295197B2 (en) | 1999-03-24 | 2007-11-13 | Canon Kabushiki Kaisha | Flat-panel display apparatus and its control method |
JP4605965B2 (ja) * | 1999-09-20 | 2011-01-05 | パナソニック株式会社 | 管理装置 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3477689B2 (ja) * | 1995-12-07 | 2003-12-10 | 株式会社日立製作所 | 磁気ディスク制御装置 |
JP3852716B2 (ja) * | 1996-12-03 | 2006-12-06 | 富士通株式会社 | 無停電電源装置 |
US6105142A (en) * | 1997-02-11 | 2000-08-15 | Vlsi Technology, Inc. | Intelligent power management interface for computer system hardware |
KR100265704B1 (ko) | 1997-10-17 | 2000-09-15 | 윤종용 | 케이블 매니저 시스템 및 그것을 구비하는 컴퓨터 |
US6269450B1 (en) * | 1998-03-20 | 2001-07-31 | Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho | Computer monitoring device |
US6476800B2 (en) * | 1998-03-23 | 2002-11-05 | International Business Machines Corporation | Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power |
TW374870B (en) * | 1998-08-26 | 1999-11-21 | Asustek Comp Inc | UPS method of suspending, resuming and turning on computers |
JP2000132259A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 電子機器及び電子機器の制御回路並びに電子機器の制御方法 |
DE19857436A1 (de) * | 1998-12-12 | 2000-06-21 | Kuka Roboter Gmbh | Verfahren zum Behandeln des Spannungsabfalls in der Steuerung eines Roboters und zum Wiederanfahren eines Roboters nach Spannungsabfall |
US6374145B1 (en) * | 1998-12-14 | 2002-04-16 | Mark Lignoul | Proximity sensor for screen saver and password delay |
US6389556B1 (en) * | 1999-01-21 | 2002-05-14 | Advanced Micro Devices, Inc. | Mechanism to prevent data loss in case of a power failure while a PC is in suspend to RAM state |
US6535996B1 (en) * | 1999-10-07 | 2003-03-18 | International Business Machines Corporation | Method and apparatus for protecting user data during power failures in a data processing system |
US6438429B1 (en) * | 1999-12-03 | 2002-08-20 | 3Com Corporation | Sensing auxiliary power in various peripheral component interconnect environments |
US6601181B1 (en) | 1999-12-14 | 2003-07-29 | Gateway, Inc. | Uninterruptible power supply apparatus and method |
US7411631B1 (en) * | 2000-05-31 | 2008-08-12 | Intel Corporation | Power management for processor-based appliances |
US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
US7107480B1 (en) * | 2000-12-22 | 2006-09-12 | Simpletech, Inc. | System and method for preventing data corruption in solid-state memory devices after a power failure |
AU2002250356A1 (en) * | 2001-03-14 | 2002-09-24 | Mercury Computer Systems, Inc. | Wireless communications methods and systems for long-code and other spread spectrum waveform processing |
US6408396B1 (en) * | 2001-05-04 | 2002-06-18 | Intel Corporation | Method and apparatus for supporting wake-on voice and wake-on MIC technology |
KR100424484B1 (ko) * | 2001-07-05 | 2004-03-24 | 엘지전자 주식회사 | 중앙 처리 장치용 전원 공급기 |
US6677777B2 (en) | 2001-07-23 | 2004-01-13 | Tilo Dongowski | Short circuit generator for testing power supplies |
DE10148159A1 (de) * | 2001-09-28 | 2003-04-24 | Siemens Ag | Verfahren zur zeitweiligen Unterbrechung eines Rechnersystems |
US7114086B2 (en) * | 2002-01-04 | 2006-09-26 | Ati Technologies, Inc. | System for reduced power consumption by monitoring instruction buffer and method thereof |
US6901298B1 (en) * | 2002-09-30 | 2005-05-31 | Rockwell Automation Technologies, Inc. | Saving and restoring controller state and context in an open operating system |
US7131011B2 (en) | 2002-10-30 | 2006-10-31 | Microsoft Corporation | System and method for preserving state data of a personal computer in a standby state in the event of an AC power failure |
DE10257444A1 (de) * | 2002-12-09 | 2004-07-15 | Fujitsu Siemens Computers Gmbh | Verfahren zur Sicherung von Daten |
JP2004272562A (ja) * | 2003-03-07 | 2004-09-30 | Orion Denki Kk | 電気機器 |
TWI226541B (en) * | 2003-04-09 | 2005-01-11 | Asustek Comp Inc | Method preventing user's data stored in PDA from losing and device thereof |
TW591372B (en) * | 2003-05-15 | 2004-06-11 | High Tech Comp Corp | Power control method of portable electronic device, portable electronic device and electronic system |
US20040250147A1 (en) * | 2003-06-03 | 2004-12-09 | Christopher Chang | Uninterrupted system operation |
US20050044437A1 (en) * | 2003-08-19 | 2005-02-24 | Dunstan Robert A. | Power conservation in the absence of AC power |
US8250406B2 (en) * | 2003-08-19 | 2012-08-21 | Intel Corporation | Operational state preservation in the absence of AC power |
CN1327344C (zh) | 2003-08-19 | 2007-07-18 | 英特尔公司 | 无交流电源时保存和恢复工作状态的基本输入/输出*** |
DE102004032237A1 (de) * | 2004-07-02 | 2006-01-26 | Infineon Technologies Ag | Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus |
US20060143485A1 (en) * | 2004-12-28 | 2006-06-29 | Alon Naveh | Techniques to manage power for a mobile device |
US7664970B2 (en) | 2005-12-30 | 2010-02-16 | Intel Corporation | Method and apparatus for a zero voltage processor sleep state |
ITSV20040035A1 (it) * | 2004-09-29 | 2004-12-29 | Alstom Ferroviaria Spa | Circuito di controllo dell'alimentazione di circuiti elettronici in particolare di circuiti elettronici di elaborazione ed in special modo di circuiti di elaborazione aventi una struttura del tipo con architettura due su due |
US7418604B2 (en) * | 2004-12-22 | 2008-08-26 | Hewlett-Packard Development Company, L.P. | System and method for powering on after verifying proper operation of a charge pump and voltage regulator |
KR100736748B1 (ko) * | 2005-09-14 | 2007-07-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
US7536570B2 (en) | 2006-10-02 | 2009-05-19 | Silicon Laboratories Inc. | Microcontroller unit (MCU) with suspend mode |
SG143095A1 (en) * | 2006-11-30 | 2008-06-27 | Silicon Lab Inc | Microcontroller unit (mcu) with suspend mode |
US7495875B2 (en) * | 2007-06-05 | 2009-02-24 | Fsp Technology Inc. | Power abnormal protection circuit |
KR20090044872A (ko) * | 2007-11-01 | 2009-05-07 | 엘지전자 주식회사 | 휴대용 컴퓨터 및 휴대용 컴퓨터의 절전모드 제어방법 |
US8823518B2 (en) | 2008-12-08 | 2014-09-02 | Motorola Solutions, Inc. | Method of sensor cluster processing for a communication device |
WO2011011015A1 (en) | 2009-07-24 | 2011-01-27 | Hewlett-Packard Development Company, L.P. | Power supply having low quiescent consumption |
KR101310968B1 (ko) * | 2009-12-18 | 2013-09-23 | 한국전자통신연구원 | 대기 전력 제어 장치 및 제어 방법 |
US8959376B2 (en) | 2010-06-23 | 2015-02-17 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Sharing power between two or more power sharing servers |
GB2554940B (en) | 2016-10-14 | 2020-03-04 | Imagination Tech Ltd | Out-of-bounds recovery circuit |
US11640252B2 (en) * | 2021-03-18 | 2023-05-02 | Western Digital Technologies, Inc. | Idle-power mitigation circuit |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4600990A (en) * | 1983-05-16 | 1986-07-15 | Data General Corporation | Apparatus for suspending a reserve operation in a disk drive |
JPS61141056A (ja) * | 1984-12-14 | 1986-06-28 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 揮発性メモリの間欠エラ−検出方法 |
US5210685A (en) * | 1985-03-08 | 1993-05-11 | Westinghouse Electric Corp. | Uninterruptible power supply system and load transfer static switch for such a system |
US4763333A (en) * | 1986-08-08 | 1988-08-09 | Universal Vectors Corporation | Work-saving system for preventing loss in a computer due to power interruption |
US5216357A (en) * | 1987-04-10 | 1993-06-01 | Schlumberger Industries, Inc. | Real time solid state register having battery backup |
US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
US5317752A (en) * | 1989-12-22 | 1994-05-31 | Tandem Computers Incorporated | Fault-tolerant computer system with auto-restart after power-fall |
US5327553A (en) * | 1989-12-22 | 1994-07-05 | Tandem Computers Incorporated | Fault-tolerant computer system with /CONFIG filesystem |
US5070251A (en) * | 1990-05-25 | 1991-12-03 | General Signal Corporation | Computer controlled standby power supply system |
US5551033A (en) * | 1991-05-17 | 1996-08-27 | Zenith Data Systems Corporation | Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program |
JPH06236284A (ja) * | 1991-10-21 | 1994-08-23 | Intel Corp | コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム |
US5423045A (en) * | 1992-04-15 | 1995-06-06 | International Business Machines Corporation | System for distributed power management in portable computers |
US5341503A (en) * | 1992-04-16 | 1994-08-23 | International Business Machines Corporation | Battery operated computer having improved battery gauge and system for measuring battery charge |
JP2880863B2 (ja) * | 1992-10-29 | 1999-04-12 | 株式会社東芝 | サスペンド制御方法およびシステム |
US5396637A (en) * | 1993-03-02 | 1995-03-07 | Hewlett-Packard Company | Data processing system with power-fail protected memory module |
US5485623A (en) * | 1993-03-10 | 1996-01-16 | Hitachi, Ltd. | Information processor having high speed and safety resume system |
KR100188087B1 (ko) * | 1993-04-21 | 1999-06-01 | 김광호 | 휴대용 정보처리기기의 전원공급 제어장치 및 그의 구동방법 |
US5513359A (en) | 1993-07-23 | 1996-04-30 | International Business Machines Corporation | Desktop computer having a single-switch suspend/resume function |
DE4340069A1 (de) * | 1993-11-24 | 1995-06-01 | Siemens Ag | Verfahren zum Sichern von Daten auf dem Plattenspeicher eines Rechners |
US5603038A (en) * | 1994-09-07 | 1997-02-11 | International Business Machines Corporation | Automatic restoration of user options after power loss |
US5530879A (en) | 1994-09-07 | 1996-06-25 | International Business Machines Corporation | Computer system having power management processor for switching power supply from one state to another responsive to a closure of a switch, a detected ring or an expiration of a timer |
US5560023A (en) | 1994-09-07 | 1996-09-24 | International Business Machines Corporation | Automatic backup system for advanced power management |
US5630142A (en) * | 1994-09-07 | 1997-05-13 | International Business Machines Corporation | Multifunction power switch and feedback led for suspend systems |
US5511204A (en) | 1994-09-07 | 1996-04-23 | International Business Machines Corporation | Performing system tasks at power-off using system management interrupt |
US5748972A (en) | 1996-04-29 | 1998-05-05 | International Business Machines Corporation | Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level |
-
1996
- 1996-04-29 US US08/639,638 patent/US5765001A/en not_active Expired - Lifetime
-
1997
- 1997-03-05 KR KR1019970007157A patent/KR100288664B1/ko not_active IP Right Cessation
- 1997-04-10 EP EP97302457A patent/EP0805386B1/en not_active Expired - Lifetime
- 1997-04-10 DE DE69738880T patent/DE69738880D1/de not_active Expired - Lifetime
- 1997-04-10 EP EP08104877.9A patent/EP1988443B1/en not_active Expired - Lifetime
- 1997-04-23 JP JP10595797A patent/JP3463186B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7295197B2 (en) | 1999-03-24 | 2007-11-13 | Canon Kabushiki Kaisha | Flat-panel display apparatus and its control method |
JP4605965B2 (ja) * | 1999-09-20 | 2011-01-05 | パナソニック株式会社 | 管理装置 |
US6938175B2 (en) | 2000-11-18 | 2005-08-30 | Samsung Electronics Co., Ltd. | Computer system and method of controlling standby mode thereof |
Also Published As
Publication number | Publication date |
---|---|
DE69738880D1 (de) | 2008-09-18 |
KR970071210A (ko) | 1997-11-07 |
EP1988443A3 (en) | 2012-01-04 |
KR100288664B1 (ko) | 2001-05-02 |
EP1988443A2 (en) | 2008-11-05 |
US5765001A (en) | 1998-06-09 |
EP0805386B1 (en) | 2008-08-06 |
EP1988443B1 (en) | 2014-10-15 |
EP0805386A1 (en) | 1997-11-05 |
JP3463186B2 (ja) | 2003-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3463186B2 (ja) | コンピュータ・システム | |
JP4028605B2 (ja) | Sormセッションを有するコンピュータ・システム及び方法 | |
JP3193596B2 (ja) | 電源切断後のユーザ・オプションの自動リストア | |
US5758174A (en) | Computer system having a plurality of stored system capability states from which to resume | |
JP3197796B2 (ja) | サスペンド・システム用多機能パワー・スイッチとフィードバックled | |
JP2798356B2 (ja) | デスクトップ・コンピュータ・システム、コンピュータ・システムの状態を保存する方法およびコンピュータ・システムの状態を復元する方法 | |
JP3494510B2 (ja) | サスペンド・システム用パワー・マネジメント・プロセッサ | |
JP3341970B2 (ja) | コンピュータ・システム | |
JP3452426B2 (ja) | システム管理割込みを使用したパワーオフ時のシステム・タスクの実行 | |
JP3224715B2 (ja) | コンピュータ・システムをウェイクさせる低電力リング検出 | |
KR0128275B1 (ko) | 컴퓨터 시스템과그의 전력사용 관리방법, 인터럽트 제어기의 베이스 어드레스 상태 확인방법과 씨피유 상태보존 및 복원방법 | |
JP2726004B2 (ja) | 保護モードでコードを実行するcpuの状態を保存する方法、cpuの状態を不揮発性記憶装置から復元する方法、ページ・ディレクトリ・ベース・レジスタのレジスタ値を推定する方法およびページ・ディレクトリ・ベース・レジスタの推定レジスタ値を検証する方法 | |
US6081752A (en) | Computer system having power supply primary sense to facilitate performance of tasks at power off | |
JP2761460B2 (ja) | コンピュータ・システム | |
CA2156540C (en) | Automatic backup system for advanced power management (apm) | |
US5748972A (en) | Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level | |
JPH0887366A (ja) | データの損失を防ぐスタンバイ・チェックポイント | |
EP0749063A2 (en) | Method and apparatus for suspend/resume operation in a computer | |
KR100207884B1 (ko) | 컴퓨터 시스템, 코드 실행 제어 방법, 및 컴퓨터 시스템 전력 관리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |