JPH1039962A - コンピュータ・システム - Google Patents

コンピュータ・システム

Info

Publication number
JPH1039962A
JPH1039962A JP9105957A JP10595797A JPH1039962A JP H1039962 A JPH1039962 A JP H1039962A JP 9105957 A JP9105957 A JP 9105957A JP 10595797 A JP10595797 A JP 10595797A JP H1039962 A JPH1039962 A JP H1039962A
Authority
JP
Japan
Prior art keywords
power supply
power
state
computer system
management circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9105957A
Other languages
English (en)
Other versions
JP3463186B2 (ja
Inventor
William Clarke Michael
マイケル・ウィリアム・クラーク
James Alfred Heaney
ジェームズ・アルフレッド・ヒーニー
Duane Edward Norris
デュエーン・エドワード・ノリス
Harrison Benson Paul Iv
ポール・ハリソン・ベンソン・ザフォース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH1039962A publication Critical patent/JPH1039962A/ja
Application granted granted Critical
Publication of JP3463186B2 publication Critical patent/JP3463186B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 中央演算処理装置（ＣＰＵ）と、ＣＰＵと回
路連絡状態になっている電力管理回路（ＰＭＣ）とを含
む、パーソナル・コンピュータ・システムを開示する。 【解決手段】 電源は、ＣＰＵおよびＰＭＣと回路連絡
状態になっており、（１）外部電源または（２）内部電
源からコンピュータ・システムにシステム電力を供給
し、ＰＭＣに補助電力を選択的に供給するための回路を
含む。システムが通常動作状態になっていて、外部電源
が電源への所定のレベルの電力供給を停止した（たとえ
ば、電圧低下または停電）ときに、電源は、ＰＭＣに制
御信号を生成し、その内部電源に切り替わるように動作
する。電力管理回路は、通常動作状態になっている間
に、電源が制御信号を活動化したことに応答して、ＰＭ
Ｃによりコンピュータ・システムをサスペンド状態に変
化させ、システム全体の状態が不揮発性記憶装置に確実
に保管されることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的にはパーソ
ナル・コンピュータ・システムに関し、より具体的には
コンピュータ・システムが通常動作状態または待機状態
になっている間に交流電力障害が発生したときにコンピ
ュータ・システムの状態を不揮発性記憶装置に保管する
（サスペンド）ように動作する電力管理回路と電源とを
有するパーソナル・コンピュータ・システムに関する。
【０００２】
【従来の技術】パーソナル・コンピュータ・システムは
当技術分野では周知のものである。一般にパーソナル・
コンピュータ・システム、特にＩＢＭのパーソナル・コ
ンピュータは、現代社会の多くの部分にコンピュータの
能力をもたらすために広く普及している。通常、パーソ
ナル・コンピュータは、単一の中央演算処理装置（ＣＰ
Ｕ）とすべてのＲＡＭおよびＢＩＯＳ ＲＯＭを含む関
連の揮発性および不揮発性メモリとを有するシステム・
ユニットと、システム・モニタと、キーボードと、１つ
または複数のフレキシブル・ディスケット・ドライブ
と、固定ディスク記憶ドライブ（「ハード・ドライブ」
ともいう）と、いわゆる「マウス」というポインティン
グ・デバイスと、任意のプリンタとから構成される、デ
スクトップ、床置き式、または携帯用マイクロコンピュ
ータとして定義することができる。このようなシステム
の顕著な特徴の１つは、これらの構成要素をひとまとめ
に電気接続するためにマザーボードまたはシステム・プ
レーナを使用することである。このようなシステムは、
主に単一ユーザに独立した計算能力を提供するために設
計されており、個人または小規模事業所による購入のた
めに低価格になっている。このようなパーソナル・コン
ピュータ・システムの例は、ＩＢＭのパーソナル・コン
ピュータＡＴやＩＢＭのAptivaである。
【０００３】通常、パーソナル・コンピュータ・システ
ムは、ワード処理、表計算によるデータの操作、データ
ベースにおけるデータの収集と関連付け、グラフィック
の表示、システム設計ソフトウェアを使用する電気また
は機械システムの設計など、多様な活動を実行するため
のソフトウェアを動作させるために使用する。
【０００４】最初の４つの関連アプリケーションでは、
通常動作状態、待機状態、サスペンド状態、オフ状態と
いう４通りの電力管理状態を有するコンピュータ・シス
テムが開示されている。オフ状態と、通常動作状態と、
サスペンド状態との間で変化するように、１つのスイッ
チが使用されている。
【０００５】本発明のコンピュータ・システムの通常動
作状態は、典型的なデスクトップ・コンピュータの通常
動作状態とほぼ同一である。ユーザは、複数のアプリケ
ーションを使用し、基本的にそのコンピュータを他のコ
ンピュータと同じように扱うことができる。相違点の１
つは、ユーザにとって透過で背景で（ＢＩＯＳおよびオ
ペレーティング・システムで）動作する電力管理ドライ
バが存在することである。オペレーティング・システム
（ＯＳ）内の電力管理ドライバの部分は、インテル社と
マイクロソフト社が作成したアドバンスト・パワー・マ
ネージメント（ＡＰＭ）という拡張プログラミング・イ
ンタフェースであり、現在、インテル社の８０Ｘ８６系
列のプロセッサ上で動作するように作成されたほとんど
のオペレーティング・システムに含まれている。ＢＩＯ
Ｓ内の電力管理ドライバの部分（ＡＰＭ ＢＩＯＳ）
は、ＡＰＭ ＯＳドライバとやりとりする。ＡＰＭ Ｏ
ＳドライバとＡＰＭ ＢＩＯＳルーチンは相俟って、残
りの３通りの状態との間のコンピュータの遷移を制御す
る。
【０００６】第２の状態である待機状態では、使用する
電力が通常動作状態より少ないが、本来実行すると思わ
れるようにアプリケーションを実行状態にしておく。一
般に、待機状態では、各種装置をそれぞれの低電力モー
ドにすることにより、電力が節約される。たとえば、待
機状態では、ハード・ドライブ内の固定ディスクの回転
を止め、ビデオ信号の生成を止めることにより、電力が
節約される。
【０００７】第３の状態はサスペンド状態である。サス
ペンド状態では、コンピュータ・システムが消費する電
力は極めて少量になる。サスペンドしたコンピュータ
は、コンセントからの電力をほとんど消費しない。消費
する電力は、（システムが交流電力を受け入れないとき
に）コンピュータ・システム内部のバッテリからのスイ
ッチを監視する回路を維持するための少量の電力、また
は（システムが交流電力を受け入れるときに）電源によ
って補助電力線で生成される少量の電力だけである。
【０００８】このような少量の電力使用は、電源を「オ
フ」にする前にコンピュータ・システムの状態を固定デ
ィスク記憶装置（ハード・ドライブ）に保管することに
よって行われる。サスペンド状態に入るため、コンピュ
ータ・システムは実行コードを中断し、コンピュータの
制御権を電力管理ドライバに移転する。電力管理ドライ
バは、コンピュータ・システムの状態を確認し、コンピ
ュータ・システムの状態を固定ディスク記憶装置に書き
込む。ＣＰＵレジスタ、ＣＰＵキャッシュ、システム・
メモリ、システム・キャッシュ、ビデオ・レジスタ、ビ
デオ・メモリ、その他のデバイスのレジスタの状態は、
すべて固定ディスクに書き込まれる。システム全体の状
態は、コード・アプリケーションが中断による悪影響を
受けずに復元できるように保管される。次にコンピュー
タは、システムがサスペンドされたことを示すデータを
不揮発性ＣＭＯＳメモリに書き込む。最後に、コンピュ
ータは、電力生成を停止するように電源に指示する。コ
ンピュータ全体の状態は固定ディスク記憶装置に確実に
保管され、システム電源は「オフ」になり、コンピュー
タは、スイッチを監視する回路に電力供給するために電
源から少量の調整電力を受け入れるだけになる。
【０００９】第４の状態かつ最終的な状態はオフ状態で
ある。この状態では、電源がコンピュータ・システムに
調整電力を供給するのを止めるが、コンピュータ・シス
テムの状態は固定ディスクに保管されていない。オフ状
態は、典型的なデスクトップ・コンピュータが通常通り
にオフになるのとほぼ同一である。
【００１０】状態間の切替えは、電力管理ドライバによ
って処理され、通常、単一のスイッチと、１つのフラグ
と、非活動待機タイマおよび非活動サスペンド・タイマ
という２つのタイマの閉鎖事象に基づいている。システ
ムには、単一の電源ボタンが付いている。このボタンを
使用すると、コンピュータ・システムをオンにし、シス
テムの状態をサスペンドし、システムの状態を復元し、
システムをオフにすることができる。
【００１１】電力障害または故障は、いつでも起こりう
るものであり、ほとんど予想することができない。パー
ソナル・コンピュータ・システム内のデータを不揮発性
記憶媒体にバックアップしていない場合、このような電
力障害が発生すると、そのデータは喪失される。電力障
害または故障が１秒未満の場合、パーソナル・コンピュ
ータがデータを喪失することもある。解決策の１つは無
停電電源装置（ＵＰＳ）である。ＵＰＳを使用すると、
コンセントからの電力が妨害されるかまたは途切れたと
きにパーソナル・コンピュータ、サーバ、またはメイン
フレームへの電力を維持することができ、ユーザへの割
込みなしにコンピュータ・システムがその通常動作状態
を維持することができる。しかし、ＵＰＳがコンピュー
タ・システムに電力供給できる時間には制限がある。し
たがって、ＵＰＳが電力を供給できる時間（すなわち、
ＵＰＳの貯蔵電荷が尽きたとき）より長く電力障害が続
く場合、コンピュータ・システムは電力が途切れ、現
在、使用、表示などが行われているデータとアプリケー
ションが損害を受ける。しかも、無停電電源装置は非常
に高価であり、通常、法人ユーザが使用している。さら
に、ＵＰＳが電力供給できる時間が長ければ長いほど、
ＵＰＳの価格が高くなる。したがって、ほとんどの小規
模事業所や家庭内ユーザは、ＵＰＳを購入することがで
きないので、電力障害または故障時にデータを喪失する
可能性がより高くなる。
【００１２】
【発明が解決しようとする課題】したがって、電力管理
（たとえば、サスペンド／レジューム）機構を有するパ
ーソナル・コンピュータ・システムに統合可能で、交流
電力障害が発生した場合にデータを保持するための確実
で安価なシステムを提供することが望ましい。
【００１３】
【課題を解決するための手段】本発明は、前記コンピュ
ータによってコードが正常に実行される通常動作状態と
サスペンド状態という少なくとも２通りの電力管理状態
で動作可能なパーソナル・コンピュータ・システムに関
する。このシステムは、コードを実行可能なＣＰＵと、
ＣＰＵと回路連絡状態になっており、電源遮断切迫（Ｐ
ＤＩ）制御信号に応答して通常動作状態とサスペンド状
態との間でコンピュータ・システムの状態を選択的に変
更するための電力管理回路とを含む。電源は、電力管理
回路と回路連絡状態になっており、電力管理回路に応答
して外部電源からコンピュータ・システムに選択的にシ
ステム電力を供給するための回路を含み、電力管理回路
に補助電力を供給するための回路を有することをさらに
特徴とする。この電源は、内部電源からコンピュータ・
システムにシステム電力を供給し、電力管理回路に補助
電力を供給するための回路をさらに含む。
【００１４】電源は、システムが通常動作状態（または
待機状態）になっていて、外部電源が電源への所定のレ
ベルの電力供給を停止した（たとえば、電圧低下または
停電）ときに、電力管理回路にＰＤＩ制御信号を生成す
るように動作する。さらに、ＰＤＩ信号の活動化と同時
に、電源が内部（バックアップ）電源からコンピュータ
・システムにシステム電力を供給し、電力管理回路に補
助電力を供給するように、電源はそのバックアップ内部
電力に切り替わる。電力管理回路は、通常動作状態（ま
たは待機状態）の間に、電源がＰＤＩ制御信号を活動化
したことに応答して、電力管理回路によりコンピュータ
・システムがサスペンド状態に変化し、システム全体の
状態が不揮発性記憶装置に確実に保管されることをさら
に特徴とする。
【００１５】本発明で使用する電源は、交流電力障害が
どのくらいの長さ持続するかにかかわらず、コンピュー
タ・システムがサスペンド・ルーチンを実行できるよう
にするために十分なバックアップ電力のみを備える必要
がある。したがって、このような電源のコストは、交流
電力障害の持続期間中、電力を供給できる電源のコスト
より、かなり低くなる。さらに、後者の電源を有するコ
ンピュータ・システムには、電源の貯蔵電荷を使い尽く
すとデータが喪失されるという欠点があるが、本発明の
システムでは、バックアップ電力を使い尽くす前に不揮
発性記憶装置に保管されるので、データは一切喪失され
ない。
【００１６】
【発明の実施の形態】本発明については添付図面に関連
して以下に詳述し、添付図面には本発明の好ましい実施
例を示すが、以下の説明の開始に当たり、当業者であれ
ば、本発明の好ましい結果を達成しながら、ここに記載
する本発明を変更することができることに留意された
い。したがって、以下の説明は、当業者に向けられた広
範囲の教示用開示であって、本発明を制限するものでは
ないと理解すべきである。また、本出願は、コンピュー
タ・システム設計のあらゆる面に精通した人向けに作成
されたものである。
【００１７】次により具体的に添付図面を参照すると、
本発明を実施するマイクロコンピュータ・システムが図
示され、全体が１０で示されている（図１）。前述のよ
うに、コンピュータ１０は、関連ディスプレイ・モニタ
１１と、キーボード１２と、マウス１３と、プリンタま
たはプロッタ１４とを有することができる。コンピュー
タ１０は、シャシ１９と共同で密閉されたシールド容積
を規定し、ディジタル・データを処理し格納するために
電力供給されたデータ処理構成要素とデータ記憶構成要
素とを受け入れるように、装飾用外部メンバ１６と内部
シールド・メンバ１８とによって形成されたカバー１５
を有する（図２）。これらの構成要素の少なくとも一部
は、シャシ１９上に搭載され、上記の要素ならびにフロ
ッピー・ディスク・ドライブ、様々な形式の直接アクセ
ス記憶装置、アクセサリ・アダプタ・カードまたはボー
ドなどのその他の関連要素を含む、コンピュータ１０の
各種構成要素を電気的に相互接続するための手段を提供
する、多層プレーナ２０またはマザーボード上に搭載さ
れている。以下により詳しく指摘するように、プレーナ
２０には、マイクロコンピュータの各種動作構成要素と
の間の入出力信号の受渡しのための装備が設けられてい
る。
【００１８】システム１０は、電源１７と、電源ボタン
２１（ここではスイッチ２１ともいう）と、電源／フィ
ードバックＬＥＤ２３とを有する。典型的なシステムの
通常の電源スイッチとは異なり、このスイッチ２１は、
後述するように、電源１７との間の交流電力線を切り替
えるものではない。シャシ１９は、２２に示すベース
と、２４に示す前面パネルと、２５に示す後部パネルと
を有する（図２）。前面パネル２４は、磁気または光デ
ィスク用のディスク・ドライブ、テープ・バックアップ
・ドライブなどのデータ記憶装置を受け入れるための少
なくとも１つのオープン・ベイ（ならびに、図示の形式
の４つのベイ）を規定する。図示の形式には、１対の上
部ベイ２６、２８と、１対の下部ベイ２９、３０が設け
られている。上部ベイの一方２６は第１のサイズの周辺
ドライブ（３．５インチ・ドライブと呼ばれるものな
ど）を受け入れるようになっており、もう一方２８は２
通りのサイズ（３．５インチと５．２５インチなど）の
うちの指定の１つのドライブを受け入れるようになって
おり、下部ベイは１つのサイズ（３．５インチ）のみの
装置を受け入れるようになっている。図１の２７には、
１つのフロッピー・ディスク・ドライブを示すが、これ
は、そこに挿入されたディスケットを受け入れ、一般に
知られているようにデータの受取り、格納、送達を行う
ためにディスケットを使用することができる、取外し可
能媒体直接アクセス記憶装置である。３１には１つのハ
ード・ディスク・ドライブを示すが、これは、一般に知
られているようにデータの格納および送達を行うことが
できる固定媒体直接アクセス記憶装置である。
【００１９】上記の構造を本発明に関連付ける前に、パ
ーソナル・コンピュータ・システム１０の一般的な動作
を要約すると、検討に値すると思われる。図３および図
４を参照すると、同図には、パーソナル・コンピュータ
・システムのプレーナ２０上に搭載された構成要素と、
プレーナから入出力スロットおよびその他のハードウェ
アへの接続とを含む、本発明によるシステム１０などの
コンピュータ・システムの各種構成要素を示す、パーソ
ナル・コンピュータ・システムのブロック図が示されて
いる。プレーナには、マイクロプロセッサから構成され
るシステム・プロセッサ４０（ここではＣＰＵ４０とも
いう）が接続され、このマイクロプロセッサは高速ＣＰ
Ｕローカル・バス４２によってメモリ制御ユニット４６
に接続され、メモリ制御ユニットは揮発性ランダム・ア
クセス・メモリ（ＲＡＭ）５３にさらに接続されてい
る。メモリ制御ユニット４６は、メモリ制御装置４８
と、アドレス・マルチプレクサ５０と、データ・バッフ
ァ５２とから構成されている。メモリ制御ユニット４６
は、４つのＲＡＭモジュール５４によって表されるラン
ダム・アクセス・メモリ５３にさらに接続されている。
メモリ制御装置４８は、マイクロプロセッサ４０との間
でアドレスをＲＡＭ５３の特定の領域にマッピングする
ための論理回路を含む。この論理回路は、前にＢＩＯＳ
が占有していたＲＡＭを再利用するために使用するもの
である。メモリ制御装置４８はＲＯＭ選択信号（ＲＯＭ
ＳＥＬ）をさらに生成するが、この信号はＲＯＭ８８を
使用可能にしたり使用禁止にするために使用する。
【００２０】特に図３および図４のシステム・ブロック
図に関連して以下に本発明を説明するが、以下の説明の
開始に当たり、本発明による装置および方法はプレーナ
・ボードの他のハードウェア構成でも使用可能であるこ
とを企図したものであることに留意されたい。たとえ
ば、システム・プロセッサ４０は、インテル社のペンテ
ィアム・プロセッサ、Cyrix社の586-P75プロセッサ、Ad
vanced Micro Devices社の８０４８６プロセッサ、また
はシステム管理割込み（ＳＭＩ）を有する他のマイクロ
プロセッサにすることができる。ここで使用する「Ｓ
Ｌ」拡張マイクロプロセッサという表現は、一般にこの
ようなマイクロプロセッサを意図するものである。
【００２１】図３および図４に戻ると、ＣＰＵローカル
・バス４２（図示していないが、データ、アドレス、制
御の各構成要素を含む）は、マイクロプロセッサ４０
と、数値計算補助プロセッサ４４（ＣＰＵ４０の内部に
ない場合）、ビデオ制御装置５６と、システム・キャッ
シュ・メモリ６０と、キャッシュ制御装置６２との接続
を行うものである。ビデオ制御装置５６には、モニタ
（またはビデオ表示端末）１１とビデオ・メモリ５８が
関連付けられている。また、ＣＰＵローカル・バス４２
上でバッファ６４も結合されている。バッファ６４自体
は、低速（ＣＰＵローカル・バス４２と比較した場合）
システム・バス６６に接続されているが、このバスもア
ドレス、データ、制御の各構成要素を含んでいる。シス
テム・バス６６は、バッファ６４ともう１つのバッファ
６８との間に延びている。システム・バス６６は、バス
制御タイミング・ユニット７０とＤＭＡユニット７１に
さらに接続されている。ＤＭＡユニット７１は、中央ア
ービタ８２とＤＭＡ制御装置７２から構成されている。
追加のバッファ７４は、システム・バス６６と、Indust
ry Standard Architecture（ＩＳＡ）バス７６のような
任意選択機構バスとの間のインタフェースとなる。バス
７６には、ＩＳＡアダプタ・カード（図示せず）を受け
入れるために複数の入出力スロット７８が接続されてい
る。ＩＳＡアダプタ・カードは、差込み式に入出力スロ
ット７８に接続され、追加の入出力装置またはメモリを
システム１０に提供することができる。
【００２２】アービトレーション制御バス８０は、ＤＭ
Ａ制御装置７２および中央アービタ８２を、入出力スロ
ット７８、ディスケット・アダプタ８４、Integrated D
riveElectronics（ＩＤＥ）固定ディスク制御装置８６
に結合するものである。
【００２３】マイクロコンピュータ・システム１０は基
本的な４メガバイトＲＡＭモジュール５３とともに示さ
れているが、任意選択のより高密度のメモリ・モジュー
ル５４の追加によって、図３および図４に示すように追
加のメモリを相互接続できることに留意されたい。例示
のみのために、基本的な４メガバイト・メモリ・モジュ
ールに関連して本発明を説明する。
【００２４】システム・バス６６とプレーナ入出力バス
９０との間には、ラッチ・バッファ６８が結合されてい
る。プレーナ入出力バス９０は、アドレス、データ、制
御の各構成要素をそれぞれ含んでいる。ディスケット・
アダプタ８４、ＩＤＥディスク・アダプタ８６、割込み
制御装置９２、ＲＳ−２３２アダプタ９４、不揮発性Ｃ
ＭＯＳ ＲＡＭ９６（ここではＮＶＲＡＭ９６ともい
う）、ＣＭＯＳリアルタイム・クロック（ＲＴＣ）９
８、並列アダプタ１００、複数のタイマ１０２、読取り
専用メモリ（ＲＯＭ）８８、８０４２ １０４、電力管
理回路１０６など、様々な入出力アダプタとその他の構
成要素がプレーナ入出力バス９０に沿って結合されてい
る。１０４に示す８０４２は、キーボード１２およびマ
ウス１３とのインタフェースを取る、スレーブ・プロセ
ッサである。電力管理回路１０６は、電源１７、スイッ
チ２１、電源／フィードバックＬＥＤ２３、内部モデム
９００または外部モデム９０２と回路連絡状態になって
いる。外部モデムは、通常、変換器９０４に接続され、
当業者には既知の通り、この変換器は典型的なコンセン
トに接続されている。モデム９００、９０２は、典型的
な電話用ジャックに接続される。電力管理回路１０６に
ついては、図１０〜図１２に示し、図１０〜図１２に付
随する本文で詳しく説明する。
【００２５】読取り専用メモリ８８は、マイクロプロセ
ッサ４０の入出力装置とオペレーティング・システムと
の間のインタフェースを取るために使用するＢＩＯＳを
含んでいる。ＲＯＭ８８に格納されたＢＩＯＳは、ＢＩ
ＯＳの実行時間を短縮するためにＲＡＭ５３にコピーす
ることができる。さらにＲＯＭ８８は、メモリ制御装置
４８にも（ＲＯＭＳＥＬ信号を介して）応答する。メモ
リ制御装置４８によってＲＯＭ８８が使用可能になる
と、ＢＩＯＳはＲＯＭから実行される。メモリ制御装置
４８によってＲＯＭ８８が使用禁止になると、ＲＯＭは
マイクロプロセッサ４０からのアドレス照会に応答しな
い（すなわち、ＢＩＯＳはＲＡＭから実行される）。
【００２６】リアルタイム・クロック９８は時刻計算に
使用し、ＮＶＲＡＭ９６はシステム構成データを格納す
るために使用する。すなわち、ＮＶＲＡＭ９６は、シス
テムの現在の構成を記述する値を含むことになる。たと
えば、ＮＶＲＡＭ９６は、固定ディスクまたはディスケ
ットの容量、ディスプレイのタイプ、メモリの量、時
間、日付などを記述する情報を含んでいる。さらに、Ｓ
ＥＴ構成など、特殊な構成プログラムが実行されると、
必ずこのようなデータがＮＶＲＡＭに格納される。ＳＥ
Ｔ構成プログラムの目的は、システムの構成を特徴づけ
る値をＮＶＲＡＭに格納することである。
【００２７】上記の装置のほぼすべては、揮発性レジス
タを含んでいる。不必要な図面の混乱を防ぐため、特定
の装置のレジスタがその装置を参照することになる。た
とえば、ＣＰＵレジスタはＣＰＵ４０のレジスタを指
し、ビデオ制御装置レジスタはビデオ制御装置５６のレ
ジスタを指す。
【００２８】次に図７を参照すると、同図には、本発明
のコンピュータ・システムの状態図が示されている。本
発明のコンピュータ・システム１０には、通常動作状態
１５０、待機状態１５２、サスペンド状態１５４、オフ
状態１５６の４通りの状態がある。図７に示す状態間の
遷移は、説明のためのものであって、限定のためのもの
ではない。そのため、代わりに追加の事象を使用して、
状態遷移を引き起こすこともできる。
【００２９】システム１０の通常動作状態１５０は、典
型的なデスクトップ・コンピュータの通常動作状態とほ
ぼ同一である。ユーザは、複数のアプリケーションを使
用し、基本的にそのコンピュータを他のコンピュータと
同じように扱うことができる。相違点の１つは、ユーザ
にとって透過で背景で（ＢＩＯＳおよびオペレーティン
グ・システムで）動作する、オペレーティング・システ
ム内の電力管理ドライバ（「ＡＰＭ ＯＳドライバ」）
とＡＰＭ ＢＩＯＳルーチンとが存在することである。
オペレーティング・システム（ＯＳ）内の電力管理ドラ
イバの部分は、インテル社とマイクロソフト社が作成し
たアドバンスト・パワー・マネージメント（ＡＰＭ）と
いう拡張プログラミング・インタフェースであり、現
在、インテル社の８０Ｘ３８６またはそれ以上の系列の
プロセッサ上で動作するように作成されたほとんどのオ
ペレーティング・システムに含まれている。ＢＩＯＳ内
の電力管理ドライバの部分（ＡＰＭ ＢＩＯＳ）は、Ａ
ＰＭ ＯＳドライバとやりとりする。
【００３０】本発明に関連するＡＰＭ ＢＩＯＳルーチ
ンについては、後述するが、サスペンド・ルーチンとブ
ートアップ・ルーチンとを含む。レジューム・ルーチ
ン、スーパバイザ・ルーチン、ＣＰＵ状態保管ルーチ
ン、ＣＰＵ状態復元ルーチン、ＡＰＭ ＢＩＯＳ経路指
定ルーチンなど、その他のＡＰＭ ＢＩＯＳルーチンに
ついては、参照により本明細書に組み込まれる上記の関
連出願に詳述されている。ＯＳ内の電力管理ドライバと
ＡＰＭ ＢＩＯＳルーチンは、４通りの状態の間のコン
ピュータの遷移を制御する。「ＡＰＭ」という用語に対
する言及は一般にＡＰＭ ＯＳドライバを指すが、文脈
によっては他のものを示す場合もある。
【００３１】第２の状態である待機状態１５２では、使
用する電力が通常動作状態１５０より少ないが、本来実
行すると思われるようにアプリケーションを実行状態に
しておく。一般に、待機状態１５２では、各種装置をそ
れぞれの低電力モードにするコードにより、電力が節約
される。待機状態１５２では、以下に詳述するように、
固定ディスク記憶装置３１内の固定ディスク（図示せ
ず）の回転を止め、ビデオ信号の生成を止め、ＣＰＵ４
０を低電力モードにすることにより、電力を節約するこ
とができる。しかし、これは限定を意図するものではな
く、ＣＰＵクロックを減速または停止するか、または他
の周辺装置（モデム、ＬＡＮカード）が低電力状態に入
れるようにするなど、他の方法を使用して電力消費を低
下することもできる。
【００３２】たとえば、３通りの方法で電力を節約する
ことができる。第１に、通常動作状態１５０では、固定
ディスク記憶装置３１内の固定ディスクはたとえば毎分
３６００、４５００、または５４００回転（ＲＰＭ）で
終始回転している。待機状態１５２では、低電力モード
に入る（固定ディスク記憶装置３１内の固定ディスクが
回転を止める）ように固定ディスク記憶装置３１に指示
するためのコマンドがＩＤＥディスク制御装置８６に送
られ、それにより、固定ディスク記憶装置３１内部のモ
ータ（図示せず）が通常、固定ディスクを回転中に消費
する電力が節約される。
【００３３】第２に、通常動作状態１５０では、コンピ
ュータ・システムのビデオ制御装置５６が、ビデオ表示
端末１１上に表示される画像に対応するビデオ信号（当
技術分野で周知のように、ＨＳＹＮＣ、ＶＳＹＮＣ、
Ｒ、Ｇ、Ｂなど）を終始生成する。待機状態１５２で
は、ビデオ制御装置５６がビデオ信号の生成を止め、そ
れにより、ビデオ制御装置５６によって通常消費される
電力が節約され、ＨＳＹＮＣ、ＶＳＹＮＣ、Ｒ、Ｇ、Ｂ
はいずれも約０．００ＶＤＣに励起される。ＶＥＳＡ
（Video Electronics Standards Association）準拠の
モニタは、ＨＳＹＮＣおよびＶＳＹＮＣが約０．００Ｖ
ＤＣになると自動的にオフになるので、このようなモニ
タを使用すると、さらに電力を節約することができる。
【００３４】ただし、システムによっては「スクリーン
セーバ」を備えているものがあり、それにより、ビデオ
表示端末の前面の蛍光体の焼付きを防止するために画面
１１が暗くなることに留意されたい。このようなシステ
ムの多くでは、ビデオ制御装置５６が引き続きビデオ信
号を生成しており、暗い画面または動的表示に対応する
ビデオ信号を生成するだけである。したがって、スクリ
ーンセーバを実行しているコンピュータ・システムは、
依然としてビデオ信号を生成するのに必要な電力を消費
している。
【００３５】第３に、通常動作状態１５０では、ＣＰＵ
４０が終始、コマンドを実行し、それにより、電力を消
費している。待機状態１５２では、ＡＰＭ ＣＰＵアイ
ドル呼出しに応答してＢＩＯＳがＨＡＬＴ命令を出す。
ＨＡＬＴ命令を実行すると、次のハードウェア割込みが
発生するまで、ＣＰＵの電力消費が大幅に低減される。
本当にアイドル状態のときは、ＣＰＵは９０％以上の時
間の間、停止状態を維持することができる。
【００３６】第３の状態はサスペンド状態１５４であ
る。サスペンド状態１５４では、コンピュータ・システ
ムが消費する電力は極めて少量になる。サスペンドした
コンピュータが消費する電力は１００ミリワット未満で
ある。消費する電力は、電源オン事象を監視するために
（システムが交流電力を受け入れるときに）電源によっ
て補助電力線で生成される少量の電力だけである。
【００３７】このような少量の電力使用は、電源を「オ
フ」にする前にコンピュータ・システムの状態を固定デ
ィスク記憶装置（ハード・ドライブ）３１に保管するこ
とによって行われる。サスペンド状態１５４に入るた
め、ＣＰＵ４０はアプリケーションを中断し、ＣＰＵの
プログラム実行制御権を電力管理ドライバ内のＢＩＯＳ
に移転する。ＢＩＯＳは、コンピュータ・システム１０
の状態を確認し、コンピュータ・システム全体の状態を
固定ディスク記憶装置３１に書き込む。ＣＰＵ４０のレ
ジスタ、ＣＰＵキャッシュ４１、システムＲＡＭ５３、
システム・キャッシュ６０、ビデオ制御装置５６のレジ
スタ、ビデオ・メモリ５６、それ以外の揮発性レジスタ
の状態は、すべて固定ディスク・ドライブ３１に書き込
まれる。システム１０全体の状態は、使用可能度が大幅
に不利にならずに復元できるように保管される。すなわ
ち、ユーザは、通常行われるようにシステムがオペレー
ティング・システムをロードし、グラフィカル・ユーザ
・インタフェースとアプリケーション・プログラムとを
ロードするのを待つ必要がない。
【００３８】次にコンピュータは、システムがサスペン
ドされたことを示すデータを不揮発性ＣＭＯＳメモリ９
６に書き込む。最後に、ＣＰＵ４０は、±５ＶＤＣと±
１２ＶＤＣの各線によりシステムに調整電力を供給する
のを停止するように電源１７に指示するようマイクロコ
ントローラ（Ｕ２）に命令する。コンピュータ・システ
ム１０は電力消費量が低下し、コンピュータ全体の状態
は固定ディスク記憶装置３１に確実に保管される。次に
システム電源は「オフ」になり、コンピュータは、スイ
ッチを監視する回路に電力供給するために（電源がコン
セントから交流電力を受け入れているときに）電源（Ａ
ＵＸ５）から少量の調整電力を受け入れるだけになる。
以下に詳述するように、電源遮断切迫（ＰＤＩ）サスペ
ンドの実行後、システム電源と補助電源がオフになる。
【００３９】第４の状態かつ最終的な状態はオフ状態１
５６である。オフ状態１５６は、典型的なコンピュータ
・システムが通常通りに（オン／オフ・スイッチを押
す）オフになるのとほぼ同一である。この状態では、電
源１７の１次／調整ユニット１７２がコンピュータ・シ
ステム１０に調整電力を供給するのを止める（図８に付
随する本文で詳述するように、ＡＵＸ５による少量の調
整電力は除く）が、コンピュータ・システム１０の状態
は固定ディスク３１に保管されていない。サスペンド状
態１５４とオフ状態１５６は、電源１７が調整電力を発
生しないという点で似ている。両者の相違点は、オフ状
態１５６では、サスペンド状態１５４のようにコンピュ
ータ・システム１０の状態がハード・ドライブ３１に保
管されないことである。しかも、オフ状態１５６を出る
と、コンピュータ１０は、オンになったときと同様に
「ブート」する。すなわち、実行コードは、ユーザが始
動するか、AUTOEXEC.BATファイルなどの手段により自動
的に始動する必要がある。しかし、サスペンド状態１５
４を出ると、コンピュータ１０は割込みが発生したとき
のように実行を再開する。
【００４０】図７は、４通りの状態間の遷移を引き起こ
す事象の概要も示している。このような事象について
は、図８〜図１３に付随する本文で詳述するが、大まか
な説明は役に立つと思われる。電源ボタン２１、３つの
タイマ（非活動待機タイマ、非活動サスペンド・タイ
マ、起動時間タイマ）、サスペンド可能フラグ（図１０
〜図１３と付随の本文を参照）、電源遮断切迫（ＰＤ
Ｉ）制御信号は、いずれもコンピュータがどの状態に入
るかを左右するものである。一般に、最初の２つのタイ
マは、ハードウェアか、またはプログラムとしてＣＰＵ
上で実行されるＣＰＵコード・タイマのいずれかにする
ことができる。両方のタイマがともに、ＢＩＯＳデータ
・セグメントから実行されるＣＰＵコード・タイマであ
ることが好ましい。これらのタイマについては、上記の
出願で詳しく説明されている。
【００４１】サスペンド可能フラグはＮＶＲＡＭ９６内
のＣＰＵ操作可能読取り可能ラッチであり、これについ
ては図１９〜図２５に付随する本文で詳述する。要する
に、このビットをあるモードにすると、スイッチ２１を
押すことによってシステム１０がオフ状態１５６にな
り、このビットを別のモードにすると、スイッチ２１を
押すことによってシステム１０がサスペンド状態１５４
になる。１５８に示すように、システム１０が通常動作
状態１５０であるときに、サスペンド可能フラグがＣＬ
ＥＡＲされている間に電源ボタン２１を押すと、システ
ム１０はオフ状態１５６に入る。１６０に示すように、
システム１０がオフ状態１５６であるときに、電源ボタ
ン２１を押すと、システム１０は通常動作状態１５０に
入る。さらに、以下に詳述するようないくつかの「外部
事象」により、システムをオフ状態１５６から通常動作
状態１５０に遷移させることができる。
【００４２】コンピュータ・システム１０が通常動作状
態１５０である場合、１つの事象によってコンピュータ
を待機状態１５２にすることができる。すなわち、１６
２に示すように、非活動待機タイマが時間切れになる
と、コンピュータ・システム１０は待機状態１５２に変
化する。代わりに、システムは、ダイアログ・ボック
ス、スイッチ、その他の入力装置など、ユーザがただち
にシステムを強制的に待機状態にするための手段を提供
することもできる。１６４に示すように、待機状態１５
２の間に、ユーザが電源ボタン２１を押すことを含む前
述の種類のシステムまたはユーザ活動により、コンピュ
ータ１０は待機状態１５２を出て、もう一度通常動作状
態１５０に入ることができる。
【００４３】電源ボタン２１を押すと、システムは待機
状態１５２から通常動作状態１５０に変化して、ユーザ
の混乱を防止する。アイドル状態の場合でも、ＣＰＵ４
０はスイッチが押されたかどうかをただちにテストす
る。ハードウェア割込みによりＣＰＵ４０は毎秒約２０
回、アイドル状態から出る。その後、次のＡＰＭ獲得事
象中にマイクロコントローラＵ２に問い合わせ、スイッ
チ２１が押されたかどうかを判定する。
【００４４】コンピュータ・システム１０が通常動作状
態１５０である場合、３通りの事象によってそれをサス
ペンド状態１５４にすることができる。第１に、１６６
に示すように、非活動サスペンド・タイマが時間切れに
なると、コンピュータ・システム１０はサスペンド状態
１５４に変化する。第２に、１６６にも示すように、ユ
ーザは、ＮＶＲＡＭ９６に書き込まれたサスペンド可能
フラグがＳＥＴされている間に電源ボタン２１を押すこ
とにより、コンピュータ１０をただちにサスペンド状態
１５４にすることができる。さらに代わりとして、ＡＰ
Ｍドライバは、サスペンド・ルーチンを呼び出すように
ＡＰＭ ＢＩＯＳドライバに指示する「電源状態設定：
サスペンド」コマンドによりサスペンド要求を出すこと
ができる。第３に、交流電力障害が発生し、サスペンド
可能フラグが設定されている場合、システム１０はサス
ペンド状態１５４に入る（以下に詳述する）。
【００４５】システム１０がサスペンド状態１５４にな
っている場合、いくつかの事象によりシステムを通常動
作状態１５０にすることができる。ユーザは、１６８に
示すように、電源ボタン２１を押すことにより、システ
ム１０を通常動作状態１５０に変化することができる。
１６８に示し、以下に詳述するように、交流電力障害の
結果、システム１０がサスペンド状態に入った場合（Ｐ
ＤＩサスペンド）、システム１０は、コンセントから所
定のレベルの交流電力が戻ってくると通常動作状態１５
０に変化することができる。
【００４６】さらに、いくつかの外部事象を使用して、
１６８に示すようにサスペンド状態１５４から通常動作
状態１５０に、または１６０に示すようにオフ状態１５
６から通常動作状態１５０に、システム１０を変更する
ことができる。たとえば、図１０〜図１２の回路のマイ
クロコントローラＵ２内の電話呼出し音検出回路は、接
続した電話回線の呼出し音が鳴ったときに、システム１
０がオフ状態１５６またはサスペンド状態１５４を出て
通常動作状態１５０に入るように構成されている。この
ような機構は、テレファックス・データやディジタル・
データを受信するシステムに有用である。システムは、
電話の呼出し音に応答して通常動作状態に入り、着信フ
ァクシミリ伝送へのアクセス、ファイルのアップロード
またはダウンロード、システムへの遠隔アクセスを可能
にすることなどの事前設定機能を実行し、非活動サスペ
ンド・タイマの時間切れに応答してもう一度サスペンド
・モードに入り、システムが通常動作状態になっている
間だけ電力を消費する。
【００４７】同様に、マイクロコントローラＵ２は、ア
ラームタイプの事象によりシステム１０がサスペンド状
態１５４またはオフ状態１５６を出て通常動作状態１５
０に入るようにする、起動時間アラーム・カウンタを実
現する。このようなシステムは、電話の使用率の低さを
利用するために所与の時刻にテレファックスまたはディ
ジタル・データを送信し、テープ・バックアップ・シス
テムを備えたシステム・ハード・ドライブ３１をバック
アップするなどのシステム・メンテナンス機能を実行す
る際に有用である。後者の場合、スケジューラによって
テープ・バックアップ・プログラムが実行される時刻よ
り一定期間前にマシンをオンにするように、起動時間ア
ラームが設定される。代わりに、ＡＰＭ ＢＩＯＳスケ
ジューラを使用して、テープ・バックアップ・プログラ
ムを実行させることもできる。
【００４８】最後に、１７０に示すように、システム１
０が待機状態１５２になっていて、（１）非活動サスペ
ンド・タイマが時間切れになるかまたは（２）交流電力
障害が発生し、しかもサスペンド可能フラグが設定され
ている場合、コンピュータ１０はサスペンド状態１５４
に変化する。システム１０は、サスペンド状態１５４か
ら待機状態１５２に戻ることはできないが、遷移１６８
に付随する本文に記載したように通常動作状態１５０へ
の遷移のみ可能である。
【００４９】コンピュータ・システム１０が瞬時に状態
を変更できないことは明らかである。４通りの状態の１
つからの遷移のたびに、必要なシステム変更を行うため
に所与の期間が必要になる。本発明に関連する各遷移の
詳細については、図８〜図２５に付随する本文で説明す
る。
【００５０】ＣＰＵ４０上で実行するコードの詳細につ
いて述べる前に、４通りの状態を達成するのに必要なハ
ードウェアについて先に説明すると有用であると思われ
る。本発明の電源の一実施例のブロックは図８に示す。
電源１７には、制御ユニット１７４と１次／調整ユニッ
ト１７２という２つのユニットがある。また、電源１７
は、交流電力障害後の所定の時間の間、電源１７への電
力を維持可能な１次調整ユニット１７２内に内部エネル
ギー（バックアップ電力貯蔵）も含んでいる（以下に詳
述する）。電源１７には、典型的なコンセントから１１
５ＶＡＣまたは２２０ＶＡＣを受け入れる交流線入力
と、電源１７の調整活動を制御するＯＮ＃という、いく
つかの入力がある。また、電源１７には、任意の交流線
出力と、±５ＶＤＣと、±１２ＶＤＣと、ＡＵＸ５と、
ＧＮＤと、ＰＯＷＥＲＧＯＯＤと、電源遮断切迫（ＰＤ
Ｉ）という、いくつかの出力がある。交流線出力は、通
常、ビデオ表示端末１１の電力入力（図示せず）に渡さ
れる１１５ＶＡＣである。制御ユニット１７４は、ＯＮ
＃入力を受け入れ、ＰＯＷＥＲＧＯＯＤ出力を生成す
る。１次／調整ユニット１７２は、線入力からの１１５
ＶＡＣを±５ＶＤＣと±１２ＶＤＣに選択的に調整す
る。１次／調整ユニット１７２が電力を±５ＶＤＣ線と
±１２ＶＤＣ線に調整するかどうかは、制御ユニット１
７４がインタフェースを取るＯＮ＃の値によって決ま
る。制御ユニット１７４は、たとえば、適切なオプトア
イソレータを使用してＯＮ＃信号を生成する回路の分離
を行うことが好ましい。
【００５１】交流線入力と、交流線出力、±５ＶＤＣ、
±１２ＶＤＣ、ＧＮＤ、ＰＯＷＥＲＧＯＯＤの各出力
は、当技術分野では周知のものである。電源１７が「オ
フ」のとき、すなわち、線入力からの調整電圧を供給し
ない場合、ＰＯＷＥＲＧＯＯＤ信号は論理０になる。電
源１７が「オン」のとき、電源１７は１１５ＶＡＣまた
は２２０ＶＡＣ線入力から±５ＶＤＣおよび±１２ＶＤ
Ｃの調整電圧を発生する。このような４通りの調整電圧
とそれに関連するＧＮＤは、当技術分野で一般に知られ
ているように「システム電源」になる。調整電圧が受け
入れられる許容範囲内のレベルを達成すると、ＰＯＷＥ
ＲＧＯＯＤ信号が論理１に変化する。＋５ボルト線また
は＋１２ボルト線が許容範囲を外れると、ＰＯＷＥＲＧ
ＯＯＤ信号は論理０になり、それにより、この状態を示
す。
【００５２】ＡＵＸ５出力は、プレーナに補助の＋５Ｖ
ＤＣを供給する。公称１１５ＶＡＣを供給する典型的な
コンセントに電源１７を差し込むと、電源が「オン」か
「オフ」かにかかわらず、１次／調整ユニット１７２は
ＡＵＸ５で調整済みの＋５ＶＤＣを供給する。したがっ
て、コンセントから交流電力を受け入れている間、電源
１７は必ずＡＵＸ５で公称＋５ＶＤＣを供給している。
ＡＵＸ５出力が＋５出力とは異なる点は、電源１７が
「オン」になっている間のみ、１次／調整ユニット１７
２が＋５出力により調整済みの＋５ＶＤＣを発生するこ
とである。さらにＡＵＸ５出力が＋５出力と異なる点
は、１次／調整ユニット１７２が＋５出力により＋５Ｖ
ＤＣで数アンペアの電流を供給するのに対し、ＡＵＸ５
出力により＋５ＶＤＣで１アンペア未満の電流を供給す
ることである。
【００５３】典型的な従来の電源では、線入力と電源の
調整セクションとの接続および切断のために高アンペア
双投スイッチを使用する。電源１７では、高アンペア双
投スイッチを使用していない。むしろ、スイッチ２１に
よりＯＮ＃信号を生成する回路を制御している。スイッ
チ２１は、瞬時単極単投スイッチであることが好ましい
が、当業者であれば、単極双投スイッチなど、他のタイ
プのスイッチを利用するために図１０〜図１２の回路を
採用するはずである。交流線入力は、必ずコンセントか
ら１次／調整ユニット１７２に接続される。ＯＮ＃が論
理１（約ＡＵＸ５、通常は＋５ＶＤＣ）である場合、１
次／調整ユニット１７２は、±５出力または±１２出力
により１１５ＶＡＣ線入力を±５ＶＤＣまたは±１２Ｖ
ＤＣに調整しない。１次／調整ユニット１７２は、ＡＵ
Ｘ５出力で低アンペアの公称＋５ＶＤＣを供給するだけ
である。これに対して、ＯＮ＃が論理０（約ＧＮＤ）で
ある場合、１次／調整ユニット１７２は、４つの±５出
力および±１２出力により１１５ＶＡＣ線入力を±５Ｖ
ＤＣおよび±１２ＶＤＣにそれぞれ調整する。したがっ
て、ＯＮ＃が１である場合、電源１７は「オフ」にな
り、ＯＮ＃が０である場合、電源１７は「オン」にな
る。
【００５４】システム１０が通常動作状態１５０または
待機状態１５２になっていて、コンセントで交流電力障
害が発生した場合、交流線入力が電力障害を検出し、制
御ユニット１７４がＰＤＩ信号を活動化し（すなわち、
ＰＤＩが第１の論理状態（たとえば、論理０）から第２
の論理状態（たとえば、論理１）に変化する）、電源１
７のバックアップ電力を使い尽くすと、システム１０に
一切電力が供給されないことを示す。交流電力障害は、
電圧低下（電力は依然として印加されるが、１１０Ｖで
はなく５０Ｖなど、電圧が低くなる）になるかまたは停
電／電力休止（コンセントから一切電力が供給されな
い）になるはずである。交流電力障害が発生すると、電
源１７はその内部バックアップ・エネルギー貯蔵に切り
替わるが、このエネルギー貯蔵は交流電力障害中に±５
ＶＤＣ、±１２ＶＤＣ、ＡＵＸ５の各線上で電力を維持
し、システム１０が「サスペンド」ルーチンを実行して
いる間、システム１０を実行状態のままにし、それによ
り、電源１７がシステム１０への電力を発生しなくなる
前にハード・ドライブにデータが保管される（以下に詳
述する）。システム１０がサスペンドされた後、±５Ｖ
ＤＣ、±１２ＶＤＣ、ＡＵＸ５を含む、システムへのす
べての電力が停止される。電源１７は、交流電力障害が
持続する期間の長さにかかわらず、システム１０が「サ
スペンド」ルーチンを実行できるようにするために十分
なバックアップ電力を備えるだけでよい。
【００５５】次に図９を参照すると、同図には、システ
ム１０の電源の代替実施例が示されている。（ただし、
以下に記載する相違点を除き、この出願全体にわたる電
源１７の説明は電源３２にも同じように適用できること
に留意されたい。）電源３２は、主電源３４と無停電電
源装置（ＵＰＳ）３６とを含む。電源３４は、電源１７
と同じであるが、そこからＰＤＩ信号は生成されず、バ
ックアップ貯蔵エネルギーを含んでいない。むしろ、コ
ンセントで交流電力障害が発生すると、ＵＰＳ３６を使
用して、バックアップ電力を供給し、ＰＤＩ信号を生成
する。ＵＰＳ３６には、交流線入力２とＯＮ＃という２
つの入力がある。交流線入力２は典型的なコンセントか
ら１１５ＶＡＣまたは２２０ＶＡＣのいずれかを受け入
れる。ＵＰＳ３６には、ＰＤＩと交流線出力２という２
つの出力がある。ＵＰＳ３６の交流線出力２は、電源３
４の交流線入力に結合され、電源３４の交流線入力に１
１５ＶＡＣまたは２２０ＶＡＣを供給する。さらに、コ
ンセントで交流電力障害が発生した場合、ＵＰＳ３６の
バックアップ電力貯蔵を使い尽くすかまたはコンセント
で許容範囲内の所定のレベル（たとえば、１１５±１５
Ｖまたは２２０±１５Ｖ）の交流電力が復旧するかのい
ずれかが先に発生するまで、ＵＰＳ３６はその内部エネ
ルギー源から初期交流電力障害によって中断されない電
源３４の交流線入力に１１５ＶＡＣまたは２２０ＶＡＣ
を供給し続ける。ただし、受け入れられる許容範囲のレ
ベルは、システムおよびアプリケーションの要件によっ
て様々になる可能性があることに留意されたい。
【００５６】システム１０が通常動作状態１５０または
待機状態１５２になっているときに、コンセントで交流
電力障害（電圧低下または停電）が発生すると、交流線
入力２は電力障害を検出し、ＵＰＳ３６はＰＤＩ信号を
活動化して、ＵＰＳ３６のバックアップ電力を使い尽く
すとシステム１０に電力が供給されなくなることを示
す。交流電力障害中に電源３４が±５ＶＤＣ線、±１２
ＶＤＣ線、ＡＵＸ５線上で電力を維持し、システム１０
が「サスペンド」ルーチン（後述する）を実行している
間、システム１０を実行状態に維持することができるよ
うに、ＵＰＳ３６は十分なバックアップ・エネルギー貯
蔵を含んでいる。サスペンド・ルーチンの完了後、ＵＰ
Ｓ３６がシステム１０への電力を発生しなくなる前にす
べてのデータがハード・ドライブに保管される（以下に
詳述する）。システム１０がサスペンドされた後、±５
ＶＤＣ、±１２ＶＤＣ、ＡＵＸ５を含む、システムへの
すべての電力が停止される。ＵＰＳ３６は、交流電力障
害が持続する期間の長さにかかわらず、システム１０が
「サスペンド」ルーチンを実行できるようにするために
十分なバックアップ電力を備えるだけでよい。
【００５７】次に図１０〜図１２を参照すると、同図に
は、本発明のコンピュータ・システム１０の電子回路の
概略図が示されている。図１０〜図１２の回路は、スイ
ッチ２１と、電源／フィードバックＬＥＤ２３と、電源
１７と、ビデオ表示端末１１と、ＣＰＵ４０上で実行中
のコードとのインタフェースを担当する。
【００５８】この回路は４つの集積回路を含み、Ｕ１は
第１の事前プログラミング済みＰＡＬ１６ＬＶ８であ
り、Ｕ２は事前プログラミング済み８７Ｃ７５０マイク
ロコントローラであり、Ｕ３は当技術分野で周知の７４
ＬＳ０５であり、Ｕ４は第２の事前プログラミング済み
ＰＡＬ１６Ｌ８（図示せず）であり、さらに図１０〜図
１２に示すように回路連絡状態になっている様々な個別
構成要素を含む。一般に、ＰＡＬ Ｕ１およびＵ４（図
示せず）は図３および図４のプレーナ入出力バス９０と
マイクロコントローラＵ２とのインタフェースを取り、
このマイクロコントローラは図１０〜図１２の残りの回
路へのインタフェースとなり、その回路がスイッチ２
１、電源１７、ビデオ表示端末１１、プログラム可能ク
ロック合成器（図示せず）へのインタフェースとなる。
【００５９】図１０〜図１２の回路は、スイッチ２１
と、１６ＭＨｚのクリスタルＹ１と、１６個の抵抗器Ｒ
１〜Ｒ１６と、９個のコンデンサＣ１〜Ｃ９と、好まし
い実施例で論理スイッチとして動作するのに適した標準
の低電流ＮＭＯＳ ＦＥＴである３個のＮ型ＭＯＳＦＥ
Ｔ Ｑ１〜Ｑ３と、６個の１Ｎ４１４８小信号ダイオー
ドＣＲ１〜ＣＲ６とをさらに含み、いずれも図１０〜図
１２に示すように構成され接続されている。抵抗器Ｒ１
〜Ｒ１６は、１／４ワットの抵抗器であり、図１０〜図
１２に示す値±５％のものである。コンデンサＣ１は、
１０μＦ（±１０％）の電解コンデンサである。コンデ
ンサＣ２およびＣ３は、２２ｐＦ（±１０％）のタンタ
ル・コンデンサである。コンデンサＣ４〜Ｃ８は、０．
１μＦ（±１０％）のセラミック・コンデンサである。
最後に、コンデンサＣ９は、１０００ｐＦ（±１０％）
のセラミック・コンデンサである。
【００６０】クリスタルＹ１と、コンデンサＣ２および
Ｃ３は、当技術分野で既知の通り、操作のタイミングを
制御するためにマイクロコントローラＵ２が使用する信
号を生成する。ダイオードＣＲ１およびＣＲ３と抵抗器
Ｒ１３はＶＢＡＴ信号からＡＵＸ５信号を分離すると同
時に、電源１７がＡＵＸ５信号を生成する間にバッテリ
１７１が消耗しないようにＡＵＸ５信号がＶＢＡＴ信号
を補足できるようにする。ＡＵＸ５信号は、ダイオード
ＣＲ１およびＣＲ３により低下し、ＶＢＡＴに接続され
た各種装置に適正な電圧を供給する。代わりに、ＶＢＡ
Ｔ線がＡＵＸ５線から分離される。
【００６１】第２のＰＡＬ Ｕ４（図示せず）は、アド
レス線ＳＡ（１）〜ＳＡ（１５）とＡＥＮ（アドレス使
用可能）線に接続されている。ＳＡ（１）〜ＳＡ（１
５）とＡＥＮは、図３および図４に示すプレーナ入出力
バス９０の一部である。第２のＰＡＬ Ｕ４は、アドレ
ス線ＳＡ（１）〜ＳＡ（１５）上で所定のアドレスが提
示され、ＡＥＮ（アドレス使用可能）線が活動状態であ
るときに、アクティブ・ロー信号ＤＣＤ＃を提示して、
単にアドレス・デコーダになるようにプログラミングさ
れる。この特定の実施例の第２のＰＡＬ Ｕ４は、０Ｅ
ＣＨおよび０ＥＤＨというアドレスで２つの連続８ビッ
ト入出力ポートをデコードするように事前プログラミン
グされている。代わりに、当業者には既知の通り、メモ
リ制御装置の汎用入出力ポートなど、他の電子装置によ
ってＤＣＤ＃信号を生成することもできる。
【００６２】第１のＰＡＬ Ｕ１は、（ｉ）ＣＰＵ４０
とマイクロコントローラＵ２との間でコマンドおよびデ
ータを転送できるようにするためのＣＰＵとマイクロコ
ントローラＵ２との間の読取り／書込みインタフェー
ス、（ii）マウス割込みＩＮＴ１２とキーボード割込み
ＩＮＴ１との論理ＯＲを取ること、（iii）ＣＰＵ４０
からのコマンドに応答してマイクロコントローラＵ２を
リセットするためのリセット出力という、いくつかの機
能を提供するようにプログラミングされている。
【００６３】第１のＰＡＬ Ｕ１は、２つの連続入出力
ポート（ここでは「電力管理ポート」ともいう）を利用
する。第１のＰＡＬ Ｕ１には、プレーナ入出力バス９
０からの入力が８つあり、ＳＤ（４）、ＳＤ（０）、Ｓ
Ａ（０）、ＩＯＷ＃、ＩＯＲ＃、ＲＳＴ＿ＤＲＶ、ＩＲ
Ｑ１、ＩＲＱ１２である。第１のＰＡＬ Ｕ１は、ピン
７（１６）で入力されたアクティブ・ハイ信号ＲＳＴ＿
ＤＲＶによって既知の初期状態にリセットされるが、こ
の信号は、当業者には周知の通り、通常、メモリ制御装
置４６によって生成される。
【００６４】マイクロコントローラＵ２のリセット線Ｒ
ＳＴ７５１はピン９にある。リセット副回路９２０は、
ＲＳＴ７５１信号の生成を担当し、４つの抵抗器Ｒ４、
Ｒ１４、Ｒ１５、Ｒ１６と、２つのコンデンサＣ１およ
びＣ８と、２つのＭＯＳＦＥＴ Ｑ２およびＱ３とを含
み、これらは、図１０〜図１２に示すように第１のＰＡ
Ｌ Ｕ１およびマイクロコントローラＵ２と回路連絡状
態になっている。ＲＥＳＥＴ線が論理１になっていると
きにＲＳＴ７５１線が論理１に引き上げられ、それによ
り、マイクロコントローラＵ２がリセットされるよう
に、リセット副回路９２０は、第１のＰＡＬ Ｕ１から
のリセット出力信号ＲＥＳＥＴをマイクロコントローラ
Ｕ２のリセット入力信号ＲＳＴ７５１にインタフェース
するものである。
【００６５】第１のＰＡＬ Ｕ１は、ＣＰＵ４０が制御
ポート０ＥＤＨのビット０に論理１を書き込んだことに
応答して、マイクロコントローラＵ２をリセットする。
制御ポート０ＥＤＨのビット０に論理１を書き込むと、
第１のＰＡＬ Ｕ１はＲＥＳＥＴ線を論理１に引き上
げ、それがＲＳＴ７５１線を論理１に引き上げ、それに
より、マイクロコントローラＵ２をリセットする。ＣＰ
Ｕ４０は、制御ポート０ＥＤＨのビット０に論理０を書
き込むことによって、リセット要求をクリアする。
【００６６】さらに、ＡＵＸ５の電圧の再印加後に発生
するようにＡＵＸ５信号の電圧が所与の量だけ上昇する
と、リセット副回路は必ずＲＳＴ７５１線を論理１に引
き上げ、それにより、マイクロコントローラＵ２をリセ
ットする。８７Ｃ７５０のメーカであるフィリップス社
では、リセット問題を防止するために単純なＲＣ回路の
使用を提案しているが、単純なＲＣ回路は明瞭なリセッ
トをもたらさないことがすでに判明している。図１０〜
図１２の特定の構成では、Ｒ４、Ｒ１４、Ｃ１によって
決まる一定時間より長い期間にＡＵＸ５の電圧が限界量
だけ上昇すると、Ｒ１５およびＣ８によって決まる期
間、ＲＳＴ７５１線が論理１に引き上げられる（それに
より、マイクロコントローラＵ２をリセットする）。こ
れは、典型的な電圧低下または停電後にコンセントの交
流電力が復旧したときなどに発生するものと思われる。
図１０〜図１２に示す実施例では、しきい値は約１．５
ＶＤＣである。
【００６７】このリセット回路は、非常に安価で、マイ
クロコントローラＵ２をリセットしないときはほとんど
電力を消費せず、マイクロコントローラＵ２のリセット
保護の増強という恩恵をもたらす。
【００６８】マイクロコントローラＵ２は、第１のＰＡ
Ｌ Ｕ１を介してＣＰＵ４０へのインタフェースが取ら
れ、複数の入力と、出力と、内部で制御可能な機能とを
有する。
【００６９】ＳＷＩＴＣＨ信号は、ピン８（Ｐ０．０）
から入力され、プッシュボタン２１の現行状態を反映す
る。プッシュボタン２１は通常、開いている。プッシュ
ボタン２１が開いていると、ＳＷＩＴＣＨ線は抵抗器Ｒ
１により論理０（アース）に引き下げられる。プッシュ
ボタン２１を押すと、それにより、閉鎖事象が発生し、
ＳＷＩＴＣＨ線は抵抗器Ｒ１２により論理１（ＡＵＸ
５）に引き上げられる。コンデンサＣ６はスイッチ閉鎖
事象のバウンス解除を行うように動作し、スイッチ２１
の閉鎖事象のそれ以上のバウンス解除は、当業者には既
知の通り、ＳＷＩＴＣＨを所定の回数、たとえば５０
回、読み取り、ＳＷＩＴＣＨ線がどの読取りでも同じで
あることを確認することにより、マイクロコントローラ
Ｕ２内で行われる。
【００７０】電源１７（または３２）の調整は、マイク
ロコントローラＵ２によって直接制御可能である。図１
０〜図１２に示すように、ＯＮ信号はピン５（Ｐ３．
０）から出力され、電源のＯＮ＃信号を制御するために
抵抗器Ｒ６を介してＳＷＩＴＣＨ信号とＯＲされる。Ｏ
Ｎ信号が論理１であると、ＭＯＳＦＥＴ Ｑ１は伝導
し、それにより、ＯＮ＃線（ＪＰ２のピン２）を論理０
（ＧＮＤ）に引き下げ、それにより、電源１７は±５Ｖ
ＤＣと±１２ＶＤＣの各線によりシステムへの調整電力
の供給を開始する。これに対して、ＯＮ線が論理０であ
ると、ＭＯＳＦＥＴＱ１は伝導しないので、ＯＮ＃線
（ＪＰ２のピン２）は抵抗器Ｒ７によって論理１（ＡＵ
Ｘ５）に引き上げられ、それにより、電源１７は±５Ｖ
ＤＣと±１２ＶＤＣの各線による調整電力の供給を止め
る。
【００７１】ＯＮ線の状態は、スイッチ２１の閉鎖事象
に応答し、ＣＰＵ４０によって書込み可能なマイクロコ
ントローラＵ２内の書込み可能レジスタ・ビットにより
ＣＰＵ４０に応答して、マイクロコントローラＵ２によ
って制御される。マイクロコントローラＵ２はＡＵＸ５
から電力を供給されるので、マイクロコントローラＵ２
は必ず電力を供給され（前述のようにＰＤＩサスペンド
の完了後は除く）、コードを実行し、システムを制御す
る。電源１７が±５ＶＤＣと±１２ＶＤＣの各線により
システムに調整電力を供給しておらず、（ｉ）スイッチ
２１が押されるか、（ii）外部事象の１つが発生する
か、または（iii）内部アラームが時間切れになると、
マイクロコントローラＵ２はＯＮ信号をアサートし、そ
れにより、電源１７は±５ＶＤＣと±１２ＶＤＣの各線
によりシステムに調整電力を供給する。マイクロコント
ローラは、スイッチ２１の解除後もＯＮ信号のアサート
を続行する。
【００７２】電源１７（または３２）は、バックアップ
・システムとして、プッシュボタン２１によるユーザの
直接制御下でオンにすることもできる。電源ボタン２１
を押してもそれに応答してシステムが増力しないことに
よって証明されるように、このオプションは、通常、マ
イクロコントローラＵ２が予想通りの機能を停止した場
合のみ、使用される。図１０〜図１２に示すように、ス
イッチ２１は、ダイオードＣＲ２、ＭＯＳＦＥＴ Ｑ
１、抵抗器Ｒ７、コネクタＪＰ２を介して、電源１７の
ＯＮ＃線も制御する。通常、プッシュボタン２１は開い
ており、ＳＷＩＴＣＨ線はＲ１により論理０に引き下げ
られ、ＭＯＳＦＥＴ Ｑ１は伝導しないので、抵抗器Ｒ
７によってＯＮ＃線（ＪＰ２のピン２）が論理１（ＡＵ
Ｘ５）に引き上げられ、電源１７は±５ＶＤＣと±１２
ＶＤＣの各線による調整電力の供給を行わない。
【００７３】ユーザがスイッチ２１を押して保持する
と、ＳＷＩＴＣＨ線は論理１に引き上げられ、ＭＯＳＦ
ＥＴ Ｑ１は伝導し、それにより、ＯＮ＃線（ＪＰ２の
ピン２）が論理０（ＧＮＤ）に引き下げられ、それによ
り、電源１７は±５ＶＤＣと±１２ＶＤＣの各線による
調整電力の供給を開始する。ボタン２１をさらに保持し
た状態で、システムに電力供給すると、ＢＩＯＳにより
ＣＰＵ４０はマイクロコントローラＵ２がまだ機能して
いるかどうかをテストする。機能していない場合、ＣＰ
Ｕ４０はマイクロコントローラＵ２をリセットし、マイ
クロコントローラＵ２はリセット後、スイッチ２１が押
されていることを検出する。そのため、ボタン２１をさ
らに保持した状態で、マイクロコントローラはＯＮ信号
をアサートするので、ユーザは、マイクロコントローラ
がその時点で電源１７を制御していることを把握して、
最終的にスイッチ２１を解除することができる。このバ
ックアップ・オプションを使用するために、ユーザは、
およそ数秒間、すなわち約５秒間の期間、ボタン２１を
ＰＯＳＴに押し込む必要がある。
【００７４】マイクロコントローラＵ２は、（ｉ）スイ
ッチ２１が押されるか、（ii）システムをオフにするよ
うにＣＰＵ４０がマイクロコントローラに命令すると、
それに応答してシステムをオフにするだけである。マイ
クロコントローラＵ２にとって、これらの事象は同じで
ある。というのは、スイッチ２１の閉鎖事象またはＣＰ
Ｕ４０のいずれかによってスイッチの押下げを行えるよ
うにマイクロコントローラが構成されており、ハードウ
ェア・ボタンの押下げ／解除がソフトウェア・ボタンの
押下げ／解除とほぼ同じように扱われるからである。マ
イクロコントローラＵ２は、マイクロコントローラＵ２
内のＡＰＭ接続フラグがクリアされた場合のみ、ＣＰＵ
によるコマンドなしにシステムをオフにする。この場
合、システムに電力が供給され、ＡＰＭ接続フラグがＣ
ＬＥＡＲされると、スイッチ２１の閉鎖事象に応答し
て、マイクロコントローラＵ２がＯＮ信号をクリアし、
それにより、電源１７は±５ＶＤＣと±１２ＶＤＣの各
線によるシステムへの調整電力の供給を止める。ＯＮ信
号は、スイッチ２１の解除後もクリアされたままにな
る。
【００７５】マイクロコントローラＵ２は、システム状
態がハード・ディスク・ドライブ３１に正常に保管され
た（サスペンド）後に出される、ＣＰＵによるコマンド
に応答した場合もシステム１０をオフにする。マイクロ
コントローラＵ２は、このようなコマンドに応答して、
ＯＮ信号をクリアし、それにより、電源１７は±５ＶＤ
Ｃと±１２ＶＤＣの各線によるシステムへの調整電力の
供給を止める。
【００７６】さらに、ＰＤＩサスペンドの場合はＡＵＸ
５もオフになる。より具体的には、電源１７内のバック
アップ電力が電力を供給する場合、ＯＮがクリアされる
と（ＰＤＩサスペンドの完了後）、電源１７内の回路が
ＡＵＸ５をオフにする。ＵＰＳ３６がバックアップ電力
を供給する場合は、ＰＤＩが活動状態で、ＯＮがクリア
されると、ＵＰＳ３６はその交流線出力２を低下させ、
それにより、電源３４からのＡＵＸ５をオフにする。
【００７７】マイクロコントローラＵ２は、所与の外部
事象が発生したときにもシステムを検出し、システムを
左右することができる。ＥＸＴ＿ＲＩＮＧ信号は、ピン
７（Ｐ０．１）から入力され、マイクロコントローラＵ
２が電力供給された外部モデム９０２からの呼出し音を
検出できるようにするものである。当業者には既知の通
り、典型的な外部モデムは、チップを越えて呼出し音信
号が検出されると周知のＲＳ−２３２Ｃフォーマットで
論理１に切り替わる呼出し音信号を出力し、電話回線を
鳴らす。この信号は、ダイオードＣＲ６によりマイクロ
コントローラＵ２にインタフェースされ、抵抗器Ｒ９お
よびＲ１０によって分割され、最終的にＥＸＴ＿ＲＩＮ
Ｇ線によりマイクロコントローラＵ２に入力される。こ
のトグル信号は、マイクロコントローラＵ２によって２
５ミリ秒ごとにサンプリングされて分析されるが、マイ
クロコントローラは、２つの連続サンプルについてこの
入力が論理１である場合に必ず呼出し音が存在すると見
なす。この条件を満足すると、それに応答してマイクロ
コントローラＵ２はＯＮ信号をアサートし、それによ
り、電源１７は±５ＶＤＣと±１２ＶＤＣの各線による
システムへの調整電力の供給を開始する。着信電話呼出
しを検出するためにＥＸＴ＿ＲＩＮＧ信号を使用する場
合、外部で電力供給されたモデム９０２が存在しなけれ
ばならない。
【００７８】代わりに、運動センサ、盗難警報器セン
サ、音声起動センサ、光センサ、赤外線光センサ、「ク
ラッパ（clapper）」タイプ・センサなど、ＲＳ−２３
２仕様に適合する（またはそれがＥＸＴ＿ＲＩＮＧ信号
をアサートするほど十分近い）２進信号を供給する別の
装置をＥＸＴ＿ＲＩＮＧ線にインタフェースし、これを
使用してシステムを起動することもできる。
【００７９】図４および図１０〜図１２に示すように、
この実施例には、オプトアイソレータ（図示せず）ＯＰ
ＴＯ１ベースの呼出し音検出回路を有する内部モデム９
００から電話呼出し音信号を検出するための備えが設け
られている。多くの適当なオプトアイソレータがヒュー
レット・パッカード社などによって製造され、多くの販
売元から広く市販されている。内部モデム９００は、シ
ステム・プレーナ２０の回路内に設計するか、または拡
張スロット７８の１つに配置することができる。後者の
場合、モデム９００は、オプトアイソレータＯＰＴＯ１
からの信号を図１０〜図１２の電力管理回路の回路に電
気的に接続できるようにＢｅｒｇまたは同様のコネクタ
を備えるように修正する必要がある。ＥＸＴ＿ＷＡＫＥ
ＵＰ＃信号は、マイクロコントローラＵ２のピン４（Ｐ
０．２）から入力され、内部モデム９００から呼出し音
検出オプトアイソレータＯＰＴＯ１からの信号を入力す
るために使用する。この信号は、抵抗器Ｒ８およびＲ
５、ダイオードＣＲ６、コンデンサＣ９を介してインタ
フェースされ、最終的にＥＸＴ＿ＷＡＫＥＵＰ＃線を介
してマイクロコントローラＵ２に入力される。
【００８０】オプトアイソレータＯＰＴＯ１からのトグ
ル信号は、マイクロコントローラＵ２によって検出され
て分析されるが、マイクロコントローラは、ＥＸＴ＿Ｗ
ＡＫＥＵＰ上の信号の３つの連続信号周期が１５．１Ｈ
ｚ〜６９．１Ｈｚの周波数を有する場合に必ず呼出し音
が存在すると見なす。ＥＸＴ＿ＲＩＮＧに沿って呼出し
音信号を出力するために電力供給が必要なＥＸＴ＿ＲＩ
ＮＧ信号回路とは異なり、内部モデム９００は、通常は
Ｒ５によってＡＵＸ５に引き上げられるＥＸＴ＿ＷＡＫ
ＥＵＰ＃線に沿ってオプトアイソレータＯＰＴＯ１が適
当な信号を出力するように電力供給を受ける必要がな
い。
【００８１】ＣＰＵ４０にはシステム管理割込み（ＳＭ
Ｉ）がある。マイクロコントローラＵ２は、ＣＰＵのＳ
ＭＩによってＣＰＵ４０への割込みを行うことができ
る。システム管理割込み信号ＳＭＩ＿ＯＵＴ＃は、マイ
クロコントローラＵ２のピン３（Ｐ３．２）から出力さ
れ、オペレーティング・システムが割込みの妥当性検査
を行うかまたはその他の方法で割込みを許可するのを待
たずにマイクロコントローラＵ２がただちにＣＰＵ４０
への割込みを行えるようにするものである。ＳＭＩ＿Ｏ
ＵＴ＃は、ＣＰＵのＳＭＩ＃ピンまたはメモリ制御チッ
プ４６上で検出される外部電力管理割込み（ＥＰＭＩ
＃）ピンに直接接続することができる。制御チップ４６
のＥＰＭＩ＃ピン上の信号は、通常、ＣＰＵ４０のＳＭ
Ｉ＃ピンに接続されている制御チップ４６の別のピンを
介してその状態を渡す。好ましい実施例のＳＭＩ＿ＯＵ
Ｔ＃はＣＰＵ４０に直接結合されている。
【００８２】ＳＭＩ＿ＯＵＴ＃線の状態は、マイクロコ
ントローラＵ２内に位置し、ＣＰＵ４０によって書き込
むことができる、書込み可能レジスタ・ビットによって
制御される。さらに、マイクロコントローラＵ２はＳＭ
Ｉ＿ＯＵＴ＃信号をアサートし、それにより、（ｉ）Ａ
ＣＴＩＶＩＴＹ＃線上で検出された活動に応答して、
（ii）マイクロコントローラＵ２により電源１７がシス
テムへの調整電力の供給を停止する前に、（iii）ＰＤ
Ｉ線上で検出されたＰＤＩに応答して、または（ｉｖ）
スイッチの押下げに応答して、ＣＰＵ４０への割込みを
行うことができる。このような事象の一部または全部
は、ＣＰＵからマイクロコントローラＵ２へのコマンド
によって可能にしたり禁止することができる。
【００８３】ＳＭＩルーチンに入る前に、ＣＰＵ４０内
のマイクロコードはＣＰＵ４０の状態をメモリへのまた
はメモリからの特殊ＣＰＵ状態保管域に保管する。その
後、ＣＰＵ４０はＳＭＩ割込みハンドラを実行するが、
これは以下の諸機能を実行するものである。ＣＰＵの状
態を復元するため、ＳＭＩ割込みハンドラはＲＳＭ（レ
ジューム）命令を出し、それにより、ＣＰＵ４０はそれ
自体の状態を特殊保管域から復元する。
【００８４】ＣＰＵ４０によりマイクロコントローラＵ
２がＣＰＵのＳＭＩを介してＣＰＵ４０への割込みを行
う前に、ＣＰＵ４０はＣＭＯＳ ＮＶＲＡＭ９６内の変
数に値を書き込み、ＳＭＩの理由を示す。ＣＭＯＳ Ｎ
ＶＲＡＭ９６内のこの値はデフォルトの場合に００Ｈに
なり、マイクロコントローラＵ２により電源１７が調整
電力の供給を停止する前に発生するようにマイクロコン
トローラＵ２が非同期でＣＰＵ４０への割込みを行って
いることをＣＰＵ４０に示す。各ＳＭＩ後にＣＰＵ４０
は、ＣＭＯＳ ＮＶＲＡＭ内のその変数を００Ｈに設定
する。この値に応答して、ＣＰＵ４０は、まもなくマイ
クロコントローラＵ２によってシステムへの電力が低下
することを想定して、所与のタスクを実行する。ＣＰＵ
４０は、マイクロコントローラＵ２内の電力低下延長タ
イマを定期的に再始動することにより、マイクロコント
ローラＵ２がシステムへの電力を低下させるまでの期間
を延長することができる。要約すると、ＣＰＵ４０がＳ
ＭＩの原因ではないときにＳＭＩが発生すると、ＣＭＯ
Ｓ ＮＶＲＡＭ９６内の値は必ず００Ｈになる。その場
合、ＳＭＩハンドラは、どの事象によってＳＭＩが発生
したかに基づいて、取るべき適切なアクションを決定す
る。
【００８５】システム１０が電力低下するまでのこの期
間中、ＣＰＵ４０は、多数のタスクを実行することがで
きる。たとえば、ＣＰＵは、最後の電源オン以来コンピ
ュータ・システムが動作している期間など、後でハード
・ドライブ３１に書き込むべき所与の情報をＣＭＯＳ
ＮＶＲＡＭ９６に書き込む。さらに、ユーザは起動アラ
ームを左右するパラメータのうちの１つまたは複数を変
更している可能性があるので、ＣＰＵは、最新の起動時
間値を再計算して、マイクロコントローラＵ２に書き込
む。
【００８６】ＣＰＵ４０によって書き込まれるその他の
値としては、ＣＰＵ４０が２５４でサスペンド・ルーチ
ンまでジャンプすることを示す０１Ｈ、ＣＰＵ４０が４
５４でレジューム・ルーチンまでジャンプすることを示
す０２Ｈ、ＣＰＵ４０がセグメントＥ０００Ｈデータ構
造で特殊ＣＰＵ状態保管域をセットアップすることを示
す０ＦＦＨなどがある。
【００８７】マイクロコントローラには、ディスプレイ
１１のブランキングに関する制御権が与えられる。ＤＩ
ＳＰ＿ＢＬＡＮＫ信号は、マイクロコントローラＵ２の
ピン１（Ｐ３．４）から出力され、ディスプレイ１１の
ブランキングを直接制御する。２つのインバータＵ３Ｄ
およびＵ３Ｅは、ＤＩＳＰ＿ＢＬＡＮＫ信号とＥＳＹＮ
Ｃ＃線およびＢＬＡＮＫ＃線とのインタフェースを取
る。ＤＩＳＰ＿ＢＬＡＮＫ信号が論理０（ＧＮＤ）にな
っている場合、Ｕ３ＤおよびＵ３Ｅの出力は分離され、
ビデオ制御装置５６がビデオ信号を生成できるようにな
る。ＤＩＳＰ＿ＢＬＡＮＫが論理１（Ｖｃｃ）である
と、ＢＬＡＮＫ＃とＥＳＹＮＣ＃は論理０（ＧＮＤ）に
なっており、ビデオ制御装置５６はビデオ信号の生成を
止める。ＤＩＳＰ＿ＢＬＡＮＫ線の状態は、マイクロコ
ントローラＵ２内に位置し、ＣＰＵ４０によって書き込
むことができる、書込み可能レジスタ・ビットによって
制御される。システムが待機状態１５２に入ると、ＣＰ
Ｕ４０は、ディスプレイをブランキングするようにマイ
クロコントローラＵ２に指示する。さらに、ＤＩＳＰ＿
ＢＬＡＮＫ線は、スイッチ２１の閉鎖事象に応答して順
次ＳＥＴされ、次にＣＬＥＡＲされる。同様に、任意の
活動割込み時の活動、この場合はＩＮＴ１とＩＮＴ１２
により、マイクロコントローラはＤＩＳＰ＿ＢＬＡＮＫ
線をＣＬＥＡＲし、それにより、ビデオ制御装置５６が
ビデオ信号を生成できるようにする。
【００８８】ＣＬＫ＿ＳＬＯＷ＃は、マイクロコントロ
ーラＵ２のピン２（Ｐ３．３）から出力され、クロック
合成器（図示せず）を制御するために使用する。ＣＬＫ
＿ＳＬＯＷ＃線の状態は、マイクロコントローラＵ２内
に位置し、ＣＰＵ４０によって書き込むことができる、
書込み可能レジスタ・ビットによって制御される。さら
に、ＣＬＫ＿ＳＬＯＷ＃線は、ＡＣＴＩＶＩＴＹ＃線に
おける活動に応答してマイクロコントローラＵ２によっ
てクリアすることができる。ただし、当業者であれば、
本発明では様々なクロック合成器を使用できることが分
かるはずである。このようなクロック合成器の１つはＣ
Ｈ９０５５Ａであるが、これはChrontel社によって製造
され、多くの販売元から広く市販されている。
【００８９】さらに、マイクロコントローラＵ２は、電
源／フィードバックＬＥＤ２３の点灯を直接制御する。
ＬＥＤ＿ＣＮＴＲＬ信号は、ピン２２（Ｐ３．６）から
出力され、マイクロコントローラＵ２による電源／フィ
ードバックＬＥＤ２３の直接制御を可能にする。抵抗器
Ｒ２およびＲ３とダイオードＣＲ４およびＣＲ５によ
り、ＬＥＤ＿ＣＮＴＲＬ線が論理０になっていることに
応答して、ＡＵＸ５電力線またはＶＣＣ電力線によって
電源／フィードバックＬＥＤ２３を励起することができ
る。ＬＥＤ＿ＣＮＴＲＬ線が論理１になると、電源／フ
ィードバックＬＥＤ２３は点灯しない。ＬＥＤ＿ＣＮＴ
ＲＬ線の状態は、スイッチ２１の閉鎖事象に応答して、
起動アラームに応答して、呼出し音検出入力での１回ま
たは複数回の呼出し音に応答して、あるいはシステム１
０が待機モードになったことに応答して、マイクロコン
トローラＵ２によって制御される。
【００９０】マイクロコントローラＵ２は、単純な電源
ＬＥＤになるようにＬＥＤ２３を制御することができ
る。このため、ＬＥＤ２３はスイッチ２１の閉鎖事象後
に点灯するが、この事象によりシステムはオフ状態１５
６またはサスペンド状態１５４から通常動作状態１５０
に変化する。同様に、マイクロコントローラＵ２は、ス
イッチ２１の解除事象後にＬＥＤ２３を消灯するが、こ
の事象によりシステムは通常動作状態１５０からサスペ
ンド状態１５４またはオフ状態１５６に変化する。
【００９１】さらに、ＬＥＤ２３は、マイクロコントロ
ーラＵ２によって毎秒などの特定の速度で選択的に明滅
させ、システムが待機状態１５２になっていることを示
すことができる。さらに、ＬＥＤ２３は、マイクロコン
トローラＵ２によって０．５秒ごとなどの他の速度で選
択的に明滅させ、システムが呼出し音またはアラームに
よって起動され、システムがオフ状態またはサスペンド
状態になっていることを示すことができる。代わりに、
サスペンド状態の間に、ＬＥＤ２３は、マイクロコント
ローラＵ２によって明滅群で選択的に明滅させ、呼出し
音、アラームなどの外部事象によってシステムの電力が
上昇し、非活動サスペンド・タイマの時間切れによって
電力が元のレベルに低下した回数を示すことができる。
この場合、ＢＩＯＳには、ＯＳおよびアプリケーション
・プログラムによりマイクロコントローラＵ２がＬＥＤ
２３を明滅させる回数を変更できるようにする１つまた
は複数の機能が設けられている。
【００９２】ＰＷＲ＿ＧＯＯＤ信号は、マイクロコント
ローラＵ２のピン４（Ｐ３．１）から入力され、マイク
ロコントローラＵ２とＣＰＵ４０がこの信号を使用でき
るようにする。具体的には、マイクロコントローラはＰ
ＷＲ＿ＧＯＯＤ信号を使用し、電源１７が故障している
かどうかを判定して障害条件をクリアするためのフィー
ドバックベースの障害検出訂正回路を実現する。一定の
期間（たとえば、３秒間）ＯＮ信号がアサートされ、Ｐ
ＷＲ＿ＧＯＯＤ信号が論理０になっている場合、電源１
７が適正レベルの調整電圧を供給していないことを示
し、マイクロコントローラＵ２は、電源１７が過電流条
件などにより故障しているものと想定する。そのため、
できる限り障害条件をクリアするために、マイクロコン
トローラＵ２は、一定の期間（たとえば、５秒間）ＯＮ
信号のアサートを止めて、障害をクリアできるようにす
る。その後、マイクロコントローラＵ２は、ＯＮ信号を
再アサートし、ＰＷＲ＿ＧＯＯＤ信号が論理１になり、
電源１７がシステムに調整電力を供給していることを示
すまで待つ。このフィードバックベースの障害検出訂正
を行わないと、電源１７は故障したままになり、マイク
ロコントローラＵ２は、電源１７が調整電力の発生を開
始するように試みながら、ＯＮ信号をアサートし続ける
はずである。唯一の解決策は、障害をクリアするために
電源から交流電力を除去することであると思われる。
【００９３】本発明では、電源１７またはＵＰＳ３６か
らのＰＤＩ制御信号がケーブルまたはその他のワイヤを
介してマイクロコントローラＵ２のピン２１（Ｐ３．
７）に結合される。（ただし、一般にこのピンは未使用
の汎用入出力ピンであり、多くのスーパ入出力チップ上
で見られる任意の汎用入出力ピンを使用できることに留
意されたい。）ＢＩＯＳはピンＰ３．７をポーリングす
ることができ、ＰＤＩが活動状態のときは、交流電力障
害を検出することができる。あるいは、マイクロコント
ローラＵ２は、交流電力障害を検出するために活動状態
のＰＤＩを感知するとＳＭＩを生成するようにプログラ
ミングすることができる。ＢＩＯＳが活動状態のＰＤＩ
を検出した後、またはマイクロコントローラＵ２がＰＤ
Ｉを感知したときにＳＭＩを生成した後、ＢＩＯＳはサ
スペンド・ルーチン（図１９〜図２５に関連して後述す
る）を実行することができる。この機構は、ＢＩＯＳの
セットアップによりユーザが使用可能／使用禁止にする
ことができる。
【００９４】この実施例では、ＰＤＩ信号は必ずしもマ
イクロコントローラＵ２の１つのピンに結合する必要が
なく、その信号をシステム１０が感知できなければなら
ないことに留意されたい。システムＢＩＯＳ（前述の通
り）またはオペレーティング・システム（ＯＳ）はこの
ピン上のデータを監視することができるので、その信号
が活動状態になっている場合、ディスクへのサスペンド
が開始されるはずである。ただし、交流電力障害以前の
任意の時点でユーザまたはＢＩＯＳがサスペンド可能フ
ラグを設定しなければならないことに留意されたい。
【００９５】ただし、交流電力障害以前の任意の時点で
ユーザまたはＢＩＯＳがサスペンド可能フラグを設定し
なければならないことに留意されたい。
【００９６】ＡＣＴＩＶＩＴＹ＃信号は、マイクロコン
トローラＵ２のピン１９（ＩＮＴ１）から入力され、キ
ーボード１２およびマウス１３での活動に応答するため
にマイクロコントローラＵ２が使用する。ＩＲＱ１はキ
ーボード・ハードウェア割込み信号であって、第１のＰ
ＡＬ Ｕ１のピン８（１７）から入力され、キーボード
１２上のキーを押すとＩＲＱ１信号が発振する。ＩＲＱ
１２はマウス・ハードウェア割込み信号であって、第１
のＰＡＬ Ｕ１のピン１１（１９）から入力され、マウ
ス１３を動かすかまたはマウス１３上のボタンを押す
と、ＩＲＱ１２信号が発振する。第１のＰＡＬ Ｕ１で
ＩＲＱ１信号とＩＲＱ１２信号の論理ＯＲが取られ、Ａ
ＣＴＩＶＩＴＹ＃信号として出力される。ＡＣＴＩＶＩ
ＴＹ＃信号を使用すると、マイクロコントローラＵ２
は、キーボード１２またはマウス１３の活動をまったく
見逃さなくなる。当業者であれば、その他の活動（ＤＭ
Ａアクセス、その他のＩＲＱなど）発生源をＩＲＱ１お
よびＩＲＱ１２に容易に追加することができる。図１０
〜図１２に示すような「グリーン」チップセット（すな
わち、低電力状態に入り、活動を監視することができる
チップセット）は様々な発生源（ＤＭＡ、ＩＲＱ、入出
力アクセス）からの活動を監視することができ、当業者
であれば、その感知を容易に本発明に統合することがで
きる。
【００９７】待機状態の間にいずれかの割込みでの活動
により、マイクロコントローラはただちにビデオ表示を
復元する。割込みＩＲＱ１とＩＲＱ１２をこのように使
用すると、待機状態１５２から通常動作状態１５４に戻
ったときにビデオ表示の復元という形式でユーザに対し
て即時フィードバックが行われる。このような割込みを
使用しないと、ユーザは、ＡＰＭがユーザ活動の有無を
検査してから数秒経つまでフィードバックを受け取らな
い可能性がある。
【００９８】ＣＰＵ４０とマイクロコントローラＵ２と
のやりとりは、第１のＰＡＬ Ｕ１のピン１８（入出力
６）から入力され、第１のＰＡＬ Ｕ１のピン１３（入
出力３）から出力されてマイクロコントローラＵ２のピ
ン１３（Ｐ１．０）から入力されるＲＷＤ０線を介して
マイクロコントローラＵ２に入力されるＳＤ（０）と、
マイクロコントローラＵ２のピン１４（ｐ１．１）から
入力されるＳＤ（１）と、マイクロコントローラＵ２の
ピン１５（ｐ１．２）から入力されるＳＤ（２）と、マ
イクロコントローラＵ２のピン１８（ｐ１．３）から入
力されるＳＤ（３）と、第１のＰＡＬ Ｕ１のピン６
（１５）から入力されるＳＤ（４）と、マイクロコント
ローラＵ２のピン１８（ＩＮＴ０）から入力されるＩＯ
＿ＳＴＲＯＢＥ＃と、マイクロコントローラＵ２のピン
２０（Ｐ１．７）から出力されるＰＲＯＣ＿ＲＤＹとを
使用して行われる。第１のＰＡＬ Ｕ１およびマイクロ
コントローラＵ２は、（ｉ）ＲＷＤ０を介したＳＤ
（０）、ＳＤ（１）、ＳＤ（２）、ＳＤ（３）に沿って
ＣＰＵ４０からマイクロコントローラＵ２へ行う４ビッ
トの並列書込みであって、一方のアドレスは本質的にマ
イクロコントローラＵ２をリセットするための１ビット
の書込みであり、もう一方のアドレスはデータ・ビット
ＳＤ（４）がＨＩＧＨである場合のみ有効でマイクロコ
ントローラＵ２に書き込まれるニブルであるような並列
書込みと、（ii）ＲＷＤ０を介したＳＤ（０）に沿って
ＣＰＵ４０が行うマイクロコントローラＵ２からの直列
（１ビット）読取りであって、一方のアドレスは状況ビ
ットに対応し、もう一方のアドレスはマイクロコントロ
ーラＵ２からのデータ・ビットに対応するような直列書
込みとを行うように構成され、プログラミングされてい
る。
【００９９】図１３は、マイクロコントローラＵ２内に
維持されているスイッチ状態マシンを示している。同図
に示すように、スイッチ２１の閉鎖事象や、システム１
０のリセット、ＣＰＵ４０による書込みなど、その他の
事象に応答して、状態が変化する。電源１７によってＡ
ＵＸ５が供給されない場合、マイクロコントローラＵ２
は電力供給を受けていないので、１７４でのスイッチ状
態は意味がないものである。交流電力を印加すると、Ａ
ＵＸ５がマイクロコントローラＵ２をリセットし、マイ
クロコントローラＵ２は状態１７６に入る。図１０〜図
１２に付随する本文に記載したように、スイッチ２１の
押下げ、いずれかの発生源からの電話呼出し音、アラー
ム時間タイマの時間切れ、ＣＰＵ４０からのコマンドに
より、マイクロコントローラＵ２は、システム電力の供
給を開始するように電源１７に指示する。
【０１００】図１３に示すように、スイッチ２１には、
マイクロコントローラＵ２が監視する４通りの状態があ
る。すなわち、（ｉ）オン／押下げ状態１７６（ユーザ
がボタンを保持し、マシンをオンにしようとしている）
と、（ii）オン／解除状態１７８（ユーザがボタンを解
除し、マシンをオンにしようとしている）と、（iii）
オフ／押下げ状態１８０（ユーザがボタンを保持し、マ
シンをオフにしようとしている）と、（iv）オフ／解除
状態１８２（ユーザがボタンを解除し、マシンをオフに
しようとしている）である。次に、１８０でマイクロコ
ントローラＵ２は、スイッチがオフ／解除状態になって
いて、ユーザがボタンを解除し、マシンをオフにしよう
としていることを示しているかどうかをテストする。
【０１０１】状態１８２であって、スイッチ２１が押さ
れる（または外部起動事象が発生する）と、マイクロコ
ントローラＵ２はオン／押下げスイッチ状態１７６に入
る。スイッチ２１を解除すると、マイクロコントローラ
Ｕ２はオン／解除スイッチ状態１７８に入る。同様に、
マイクロコントローラＵ２がリセットされると、スイッ
チは解除されているので、マイクロコントローラＵ２は
オン／押下げ状態１７６に入り、次に素早く状態１７８
に入る。もう一度スイッチ２１を押すと（またはＢＩＯ
Ｓのソフト・スイッチ押下げにより）、マイクロコント
ローラＵ２はオフ／押下げスイッチ状態１８０に入る。
もう一度スイッチ２１を解除すると、マイクロコントロ
ーラＵ２はオフ／解除スイッチ状態１８２に入る。その
後のスイッチ２１の閉鎖により、マイクロコントローラ
Ｕ２は、図１３に示すように４通りの状態間を循環す
る。
【０１０２】コンピュータ・システム１０が通常動作状
態１５０になっている場合、マイクロコントローラＵ２
はオン／解除スイッチ状態１７８になっている。アプリ
ケーション・プログラムは、その状態になっている間に
実行される。システム１０は、その状態で待機状態１５
２に入ったり、そこから出たりすることができる。ま
た、この状態は、ユーザ生成のサスペンド打切り要求に
対応する。オフ／解除スイッチ状態１８２は、ユーザに
よるサスペンド要求に対応するスイッチ状態である。す
なわち、オフ状態１５６のシステムから開始し、スイッ
チ２１を１回押して解除すると、コンピュータ・システ
ムは通常動作状態１５０になる。スイッチ２１をもう一
度押して解除すると、サスペンド要求が生成されるが、
これはスーパバイザ・ルーチンによって読み取られる。
システム１０がサスペンド状態１５４になる前にもう一
度スイッチ２１を押して解除すると、サスペンド打切り
要求が生成されるが、これはサスペンド・ルーチンによ
って読み取られる。
【０１０３】スーパバイザ・ルーチン、最終要求ＡＰＭ
機能ルーチン、最終要求ＡＰＭ拒否ルーチン、レジュー
ム・ルーチン、ＣＰＵ状態保管ルーチン、ＣＰＵ状態復
元ルーチン、８９５９状態保管ルーチン、ファイル割振
り動的保管ルーチン、待機終了ルーチン、待機実行ルー
チン、電力管理プロセッサ・ルーチンの詳細について
は、前述の関連出願を参照されたい。
【０１０４】本発明のコンピュータ・システム１０のハ
ードウェア面について説明してきたが、コード面につい
ては引き続き説明する。
【０１０５】次に図１４〜図１８を参照すると、同図に
は、本発明によるブートアップ・ルーチンの詳細が示さ
れている。ブートアップ・ルーチンは３８０から始ま
り、そこでＣＰＵ４０は、リセット・ベクトルが指し示
すコードまでジャンプし、そのコードを実行する。これ
は、ＣＰＵの電力が上昇するたびに行われ、リセット・
ハードウェア信号でＣＰＵがリセットされるかまたはリ
セット・ベクトルが指し示すコードまでジャンプするこ
とによりＲＥＳＥＴ命令が実行されてＣＰＵがリセット
されると必ず行われる。このようなリセット手順は当技
術分野では周知のものである。
【０１０６】第１のタスクは、３８２でＣＰＵ４０をテ
ストし、メモリ制御装置４６を初期設定することであ
る。ＣＰＵはＰＯＳＴルーチンによってテストされる。
ＣＰＵテストの一部は、ＣＰＵ４０がＳＭＩを有する
「ＳＬ」強化部分であるかどうかを判定することであ
る。そうである場合、このことを示すフラグがＳＥＴさ
れる。前述のように、好ましい実施例のＣＰＵは、ＳＭ
Ｉを有する「ＳＬ」強化部分である。メモリ制御装置４
６は、ＰＯＳＴルーチンによって初期設定される。
【０１０７】次に、ブートアップ・ルーチンは９８６
で、マイクロコントローラＵ２が機能しているかどうか
をテストする。このテストにより、マイクロコントロー
ラＵ２が機能していないと判定された場合、前述のよう
に、ＣＰＵ４０は９８８で、マイクロコントローラＵ２
をリセットするように第１のＰＡＬ Ｕ１に命令する。
次にＣＰＵ４０は９９０で、マイクロコントローラＵ２
が機能しているかどうかをもう一度検査する。Ｕ２が機
能していないとＣＰＵがもう一度判定した場合、ＣＰＵ
４０は９９２で、マイクロコントローラＵ２はそれがリ
セットできないような状態になっていると想定して、本
明細書に記載する電力管理機構を使用禁止にする。
【０１０８】これに対して、マイクロコントローラＵ２
が機能している場合、ＣＰＵ４０はブート・プロセスを
続行し、９９４でマイクロコントローラＵ２内の起動時
間アラーム値をリフレッシュする。ＲＴＣ９８の時間基
準はマイクロコントローラＵ２の時間基準よりかなり正
確である。したがって、より正確でそのために高価な時
間基準をマイクロコントローラＵ２に追加せずにこの制
限を克服するために、ＢＩＯＳは、正確度の低い時間基
準を正確度の高い時間基準に同期させ、システムがブー
トするたびにＲＴＣ９８から得たより正確な値でマイク
ロコントローラＵ２内の起動時間アラーム値を更新す
る。これを行うため、ＣＰＵ４０は、ＣＭＯＳメモリ９
６から絶対アラーム日時を読み取り、起動時間アラーム
値を計算し、それをマイクロコントローラＵ２に書き込
む。
【０１０９】その後、マイクロコントローラＵ２が機能
しておらず、電力管理機構が使用禁止になった場合、ブ
ート・ルーチンは９９６で、電源１７への電力の印加に
よりシステムがブートされたかどうかを判定する。電源
１７では、その１次／調整ユニット１７２に必ず交流電
力が印加されていて、±５と±１２の各線における電力
の調整がＯＮ＃入力によって制御されることが好まし
い。このため、電源１７は、電力管理回路１０６に電力
供給するのに必要なＡＵＸ５を終始供給することがで
き、交流電力そのものを切り替えさせずに電力管理回路
１０６によって制御することができる。
【０１１０】しかし、当業者には既知の通り、ユーザに
よっては、切替え式電力ストリップ（図示せず）を使用
して自分のコンピュータ・システムに電力供給し、単一
スイッチでシステム全体への交流電力をオフ／オンにす
ることを望むものもいる。これにより、電力管理回路１
０６に関する問題が提起される。というのは、マイクロ
コントローラＵ２とその他の装置は、ＡＵＸ５電力線に
よって終始電力供給されるように構成されているからで
ある。したがって、システムは、交流電力の印加によっ
て電力供給されたことを判定し、それに応じて動作する
方法を備えていなければならない。
【０１１１】さらに、ＰＤＩサスペンドの完了後、ＡＵ
Ｘ５線の電源がオフになる（前述の通り）。したがっ
て、システムは、ＰＤＩサスペンド後の交流電力の印加
後にマイクロコントローラが起動されたかどうかをさら
に判定できなければならない。これは、交流電力が復旧
し、その結果、ＡＵＸ５が復旧したときに、後述のよう
にリセットが行われるように、ＰＤＩサスペンド中にＢ
ＩＯＳがＤＥＦＡＵＬＴ＿ＯＮを設定する（後述する）
ことによって行われる。
【０１１２】そのため、９９６でＣＰＵは、電源１７を
オンにするような事象についてマイクロコントローラＵ
２に問い合わせる。マイクロコントローラは、（１）そ
れがリセットされたので、電源１７が±５と±１２の各
線で調整電力の供給を開始したか、（２）起動時間アラ
ームが時間切れになったか、（３）ＲＳ−２３２呼出し
音入力またはオプトアイソレータＯＰＴＯ１からの呼出
し音入力のいずれかで呼出し音が発生したか、（４）ス
イッチ２１が押されたという、４通りの応答のうちの１
つを返すことができる。システムの電源がオンになった
理由は、スケジューラなどのアプリケーション・プログ
ラムによってマイクロコントローラＵ２から直接読み取
ることができるが、そのプログラムはシステムの電力が
上昇した特定の理由に応答して所与のプログラムを実行
するはずである。あるいは、システムの電力が上昇した
理由は１回または複数回のＢＩＯＳ呼出しにより入手す
ることができる。
【０１１３】ＣＰＵ４０によるリセット以外にマイクロ
コントローラＵ２をリセットするのはリセット副回路９
２０のみであり、この回路はＡＵＸ５線が印加されるか
またはそれが異常電流を発生すると必ずマイクロコント
ローラをリセットする。したがって、マイクロコントロ
ーラＵ２がリセットされるか、または９９７でテストさ
れるようにマイクロコントローラが無効な起動コードを
返した場合、ＣＰＵ４０は９９８で、電源が±５と±１
２の各線で電力の調整を続行すべきかどうかを判定しな
ければならない。このため、ＤＥＦＡＵＬＴ＿ＯＮとい
うＣＭＯＳ ＮＶＲＡＭ内のフラグを使用する。このフ
ラグがＳＥＴされている場合、電源１７は、マイクロコ
ントローラＵ２のリセット後も調整電力の供給を続行し
なければならない。これに対して、ＤＥＦＡＵＬＴ＿Ｏ
ＮがＳＥＴされていない場合、電源１７は、マイクロコ
ントローラＵ２のリセット後に調整電力の供給を止めな
ければならないので、ＣＰＵ４０は１０００で、電源１
７が±５と±１２の各線での調整電力の供給を止めるよ
うにマイクロコントローラＵ２に命令する。その後、電
圧が約０まで低下するのに数秒かかるので、多数のコマ
ンドを実行する時間がＣＰＵ４０に与えられる。したが
って、ＣＰＵ４０は１００２でエンドレス・ループ
（「スピン」）を実行する。というのは、ＣＰＵ４０
は、１００５でＣＰＵ４０が機能を停止するまで、電源
１７が発生したシステム電源電圧が低下するのを待つか
らである。前述の通り、マイクロコントローラＵ２は、
ＡＵＸ５線によって終始電力供給を受け、そのプログラ
ミング済みルーチンを実行し続けることが好ましい。
【０１１４】その後、９９７でマイクロコントローラが
有効な起動コードを返した場合、または９９８でマイク
ロコントローラＵ２がリセットされたがシステムは電力
供給された状態を維持する場合、１００４でＣＰＵ４０
は、電源をオフにしなければならないとマイクロコント
ローラＵ２が判断した場合に電源１７が±５と±１２の
各線での調整電力の供給を止める前にＳＭＩを生成して
ＣＰＵ４０に戻すようにマイクロコントローラＵ２に命
令する。また、１００４でＣＰＵは、交流電力が途切れ
た場合に交流電力が再印加された後でシステム自体がオ
ンに戻るように、ＣＭＯＳ ＮＶＲＡＭにＤＥＦＡＵＬ
Ｔ＿ＯＮビットをＳＥＴする。
【０１１５】次にブート・ルーチンは、当業者には既知
のように、１００６で第１のプラグ・アンド・プレイ資
源割振りパスを実行する。
【０１１６】次に３８３で、シャドウ・メモリがテスト
され、ＲＯＭ８８からＲＡＭ５３のシャドウ・メモリ部
分にＢＩＯＳがコピーされる。実行されるコードの流れ
は、サスペンド・フラグがＣＭＯＳ ＮＶＲＡＭ９６に
ＳＥＴされているかどうかによって決まる。サスペンド
・フラグがＳＥＴされている場合、コンピュータ・シス
テム１０はサスペンド状態１５０になっているので、コ
ンピュータ・システム１０がサスペンドされたときの状
態にコンピュータ・システム１０を復元する必要があ
る。セグメントＥ０００ＨとＦ０００ＨのシステムＲＡ
Ｍ５３には、簡略テストが行われる。コンピュータがレ
ジュームするのに要する時間を短縮するため、メモリ
は、適正サイズになっているかどうかが検査され、０に
なるだけである（各位置に０００Ｈが書き込まれる）。
【０１１７】これに対して、サスペンド・フラグがＣＭ
ＯＳ ＮＶＲＡＭ９６でＣＬＥＡＲされている場合、セ
グメントＥ０００ＨとＦ０００ＨのシステムＲＡＭ５３
には、（１）スティッキービット・テストと、（２）２
ビット・メモリ・テストと、（３）交差アドレス線テス
トとを含む、標準の徹底的なメモリ・テストが行われ
る。これらのテストは、当技術分野では周知のものであ
る。
【０１１８】セグメントＥ０００ＨとＦ０００Ｈのテス
ト後、ＲＯＭ ＢＩＯＳ８８の内容をシステムＲＡＭ５
３にコピーすることと、ＲＡＭからＢＩＯＳを実行する
ようにメモリ制御装置を構成することとを含む、ＢＩＯ
Ｓをシャドウ化することができる。ＢＩＯＳのシャドウ
化は、システムの速度を上げるために行われる。すなわ
ち、ＢＩＯＳは低速のＲＯＭ８８（典型的なアクセス時
間は２５０ナノ秒）ではなく高速のシステムＲＡＭ５３
（典型的なアクセス時間は８０ナノ秒）から実行されて
いるので、システム・パフォーマンスが強化される。Ｂ
ＩＯＳのシャドウ化は、下位メモリ内のアドレスにＢＩ
ＯＳコピーをロードすることと、ＲＯＭ８８からシステ
ムＲＡＭ５３のセグメントＥ０００ＨとＦ０００ＨにＢ
ＩＯＳをコピーすることと、シャドウＲＡＭを使用可能
にすることを含む。
【０１１９】次に３８４で、ビデオ制御装置５６がテス
トされて初期設定され、ビデオ・メモリ５８がテストさ
れる。このようなテストと初期設定は、当技術分野では
周知のものである。
【０１２０】次にブート・ルーチンは、当業者には既知
のように、１００８で第２のプラグ・アンド・プレイ資
源割振りパスを実行する。
【０１２１】実行されるコードの流れは、３８６でサス
ペンド・フラグがＣＭＯＳ ＮＶＲＡＭ９６にＳＥＴさ
れているかどうかによって決まる。サスペンド・フラグ
がＳＥＴされている場合、タスク３８３のように、残り
のシステムＲＡＭ５３がサイズの検査を受け、０になる
だけである。しかし、サスペンド・フラグがＣＭＯＳＮ
ＶＲＡＭ９６でＣＬＥＡＲされている場合、タスク３８
３に付随する本文に記載した３ステップの徹底的なメモ
リ・テストを使ってタスク３９８で残りのシステムＲＡ
Ｍ５３がテストされる。
【０１２２】メモリのテスト後、４００で、８２５９、
ＵＡＲＴ、８０４２、その他の装置を含む補助装置がテ
ストされ、初期設定される。タスク４０８では、固定デ
ィスク制御装置が初期設定される。
【０１２３】実行されるコードの流れは、４０９でサス
ペンド・フラグがＮＶＲＡＭ９６にＳＥＴされているか
どうかによって決まる。サスペンド・フラグがＳＥＴさ
れ、電力を最後に除去したときにシステムの状態が正常
に保管されたことを示す場合、ブートアップ・ルーチン
は、ハード・ドライブ制御装置８６とハード・ドライブ
３１のテストをスキップする。これに対して、サスペン
ド・フラグがＣＭＯＳＮＶＲＡＭ９６でＣＬＥＡＲされ
ていて、電力を最後に除去したときにシステムの状態が
保管されたなかったことを示す場合、ブートアップ・ル
ーチンは、当技術分野で周知のように、タスク４１０で
固定ディスク制御装置８６とハード・ドライブ３１の完
全なテストを実行する。
【０１２４】次に４１２で、フロッピー・ドライブ制御
装置８４がテストされ、初期設定される。
【０１２５】この時点ですべての装置が初期設定され、
ベクトルは既知の位置を指し示すので、すべての割込み
ルーチンは予想通りに機能するようになる。したがっ
て、ブートアップ・ルーチンは４１４で、ＢＩＯＳデー
タ域およびベクトル・テーブルのスナップショットをと
り、これによりＢＩＯＳデータ域およびベクトル・テー
ブルのコピーがセグメントＥ０００Ｈ内のデータ構造に
書き込まれる。ＢＩＯＳデータ域およびベクトル・テー
ブルのこのコピーは、すべての割込みが予想通り機能す
る場合にコンピュータ・システム１０を既知の状態にす
るために、タスク２７４でサスペンド・ルーチンが使用
するものである。
【０１２６】次に４１６で、当技術分野で周知のよう
に、ＢＩＯＳ拡張機能の「スキャン・イン」と初期設定
が行われる。ＢＩＯＳ拡張機能は、ネットワーク・アダ
プタなど、周辺アダプタによってシステムに追加された
ＢＩＯＳコードのブロックである。通常、ＢＩＯＳ拡張
機能はＩＳＡバス７６上のセグメントＣ０００Ｈおよび
Ｄ０００Ｈに位置し、ＢＩＯＳ拡張機能を識別するため
の関連「シグナチャ」を備えている。ＢＩＯＳ拡張機能
が検出されると、その長さが検査され、チェックサムが
計算され検査される。シグナチャ、長さ、チェックサム
のすべてが有効なＢＩＯＳ拡張機能が存在することを示
している場合、プログラム制御はシグナチャより３バイ
ト後ろに位置する命令に渡り、ＢＩＯＳ拡張機能は周辺
アダプタの初期設定など、必要なタスクを実行すること
ができる。拡張機能が実行を終了すると、制御はブート
アップ・ルーチンに戻り、そのルーチンは追加のＢＩＯ
Ｓ拡張機能があるかどうか探索する。追加のＢＩＯＳ拡
張機能は、上記のＢＩＯＳ拡張機能のように処理され
る。追加のＢＩＯＳ拡張機能がまったく検出されない場
合、ブートアップ・ルーチンはタスク４１７に移行す
る。
【０１２７】４１７でブートアップ・ルーチンは、サス
ペンド・ファイル用に特に割り振られた区分だと思われ
るハード・ドライブ３１上の区分を探索する。ＰＳ／１
識別子「ＦＥ」が付いている区分または区分テーブルの
識別子「８４」が付いている冬眠区分（hibernation pa
rtition）が検出され、その区分がこの特定のシステム
用のサスペンド・ファイルを収容できるだけの十分な大
きさである場合、その区分はサスペンド・ファイルに使
用される。そのため、サスペンド・ファイル・シグナチ
ャはその区域の１バイト目に書き込まれ、その区域の開
始ヘッド、セクタ、シリンダはＣＭＯＳ ＮＶＲＡＭ９
６に書き込まれる。
【０１２８】実行されるコードの流れは、４１８でサス
ペンド・フラグがＣＭＯＳ ＮＶＲＡＭ９６にＳＥＴさ
れているかどうかに応じて分岐する。サスペンド・フラ
グがクリアされている場合、ブートアップ・ルーチンは
４２０でＰＢＯＯＴルーチンに制御権を渡す。ＰＢＯＯ
Ｔは当技術分野では周知のものであり、フロッピー・デ
ィスクまたはハード・ドライブ３１のいずれかからのオ
ペレーティング・システム（ＯＳ）とコマンド・インタ
ープリタのロードを担当する。タスク４１７でサスペン
ド・ファイル用の区分が検出されなかった場合、ＯＳ
は、区分が検出されたかどうかを検査するＯＳ固有のド
ライバを実行し、検出されなかった場合にはファイル割
振りテーブル（ＦＡＴ）内の連続セクタのファイル（必
要に応じて１つの区域の断片化を解消する）を割り振
り、サスペンド・ファイルの１バイト目にシグナチャを
書き込み、ＣＭＯＳ ＮＶＲＡＭ９６にサスペンド・フ
ァイルの開始ヘッド、セクタ、シリンダを書き込む。
【０１２９】サスペンド・ファイルがいつ割り振られた
かにかかわらず、このファイルは、サスペンドおよびレ
ジューム中にディスクへの高速書込みとディスクからの
高速読取りを可能にするように連続セクタになっていな
ければならない。
【０１３０】次にＯＳは、CONFIG.SYSファイルで検出さ
れた命令に基づいて、システムを構成する。最後にＯＳ
は、AUTOEXEC.BATファイルを実行するが、これは最終的
に実行制御権をオペレーティング・システムに返す。サ
スペンド・フラグがＣＭＯＳＮＶＲＡＭ９６でクリアさ
れていて、電力が最後に除去されたときにシステムの状
態が保管されなかったことを示している場合、RESUME.E
XEは無視される。このファイルについては、タスク４２
１に付随する本文で詳述する。
【０１３１】タスク４１８に戻って参照すると、サスペ
ンド・フラグがＣＭＯＳ ＮＶＲＡＭ９６に設定されて
いて、電力が最後に除去されたときにシステムの状態が
保管されたことを示している場合、実行されるコードの
流れは、４１９でアダプタ再初期設定フラグがＣＭＯＳ
ＮＶＲＡＭ９６にＳＥＴされているかどうかに応じて
分岐する。アダプタ再初期設定フラグが設定されている
場合、ブートアップ・ルーチンは４２１で制御権をＰＢ
ＯＯＴルーチンに渡す。通常のＰＢＯＯＴルーチンのよ
うに、本発明のＰＢＯＯＴもＯＳをロードし、これがCO
NFIG.SYSおよびAUTOEXEC.BATの各ファイルで検出された
コマンドに応じてシステムを構成し、これらのファイル
は当技術分野で周知の通り、特にドライバをロードし、
システムを構成する。
【０１３２】CONFIG.SYSおよびAUTOEXEC.BAT内のコマン
ドは、システム内のアダプタ・カードを初期設定するこ
とができる。本出願では、３通りのタイプのアダプタ・
カードが存在すると仮定している。すなわち、タイプＩ
のアダプタは初期設定が不要であり、タイプIIのアダプ
タは初期設定が必要であるが、CONFIG.SYSまたはAUTOEX
EC.BATファイルに応じてロードされるドライバまたはＢ
ＩＯＳ拡張機能によって既知の作業状態になり、タイプ
IIIのアダプタはシステム上で実行されるコードによっ
て変更される。タイプＩとタイプIIのアダプタを含むシ
ステムは、サスペンドし復元することができるが、多く
のネットワーキング・アダプタを含むタイプIIIのアダ
プタを含むシステムは、システム電力の除去などの所与
の条件が発生した後でアダプタを再初期設定するような
関連のＡＰＭ認識デバイス・ドライバをそのカードが備
えていない限り、復元することができない。システム
は、ＡＰＭ認識デバイス・ドライバを備えているタイプ
IIIカードをサスペンドすることができる。
【０１３３】RESUME.EXEファイルはAUTOEXEC.BATファイ
ルに追加され、ＯＳからレジューム・ルーチンへのプロ
グラム制御の移転を担当する。タスク４２０でＯＳはRE
SUME.EXEの存在を無視するが、タスク４２１のＯＳはRE
SUME.EXEを実行し、このファイルは、CONFIG.SYSとAUTO
EXEC.BATからＯＳによってロードされたデバイス・ドラ
イバによるタイプIIのアダプタの初期設定が終了すると
レジューム・ルーチンに制御権を渡す。
【０１３４】タスク４１９に戻って参照すると、アダプ
タ再初期設定フラグがＣＭＯＳ９６でクリアされている
場合、ＯＳはRESUME.EXEを介してレジューム・ルーチン
に実行制御権を渡す。レジューム・ルーチンはハード・
ドライブ上のサスペンド・ファイルからシステム状態を
復元する。
【０１３５】次に図１９〜図２５に移行すると、これら
の図には、本発明によるサスペンド・ルーチンが示され
ている。このサスペンド・ルーチンは基本的に、システ
ム１０が通常動作状態１５０（または待機状態１５２）
を出て、サスペンド状態１５４に入るようにするもので
あり、いくつかの命令後（システムがサスペンドできる
状態になっていない場合）、または数分、数時間、数
日、数週間、または数年後（システムがサスペンドされ
レジュームされた場合）にスーパバイザ・ルーチンに制
御権を返すことができる。サスペンド・ルーチンは、サ
スペンドせずに復帰するか、完全なサスペンドおよびレ
ジュームの後で復帰するかにかかわらず、必ず「通常レ
ジューム」ＡＰＭ戻りコードをＳＥＴする。
【０１３６】図１９〜図２５に示すサスペンド・ルーチ
ンは２５０から始まる。このサスペンド・ルーチンは、
スーパバイザ・ルーチンがＡＰＭに「サスペンド要求」
ＡＰＭ戻りコードを返したことに応答してＡＰＭによっ
て呼び出される。さらに、システムがチェックポイント
を実行すると、サスペンド・ルーチンが呼び出され、部
分的に実行される。第１に、サスペンド・ルーチンの流
れは、９７０でＣＰＵ４０がＳＭＩを有するＳ部分であ
るかどうかによって決まる。前述の通り、好ましい実施
例のＣＰＵは「ＳＬ」強化部分である。ＣＰＵ４０はＳ
ＭＩを有する「ＳＬ」強化部分であるので、ＣＰＵ４０
によりマイクロコントローラＵ２は９７２でＳＭＩを生
成してＣＰＵ４０に戻す。ＳＭＩのに応答して、９７４
で当業者には既知の通り、ＣＰＵ４０内のマイクロコー
ドがＣＰＵ４０レジスタの状態をセグメントＥ０００Ｈ
データ構造に保管し、その時点でＣＰＵ４０は実モード
になっている。
【０１３７】ＣＰＵ４０がＳＭＩを備えた「ＳＬ」強化
部分ではなかった場合、２５２でＣＰＵ状態保管ルーチ
ンが呼び出されるはずである。ＣＰＵ状態保管ルーチン
については、上記の出願に詳述されている。ここでは、
サスペンド・ルーチンが最初に呼び出されたときにＣＰ
Ｕ４０がどのモードになっていても、サスペンド・ルー
チンの残りの部分は実モードのＣＰＵ４０で実行される
と述べるだけで十分である。
【０１３８】ＣＰＵ状態保管ルーチンが復帰した後また
はＣＰＵがＳＭＩに応答してそれ自体の状態を保管した
後、サスペンド・ルーチンは２５４で、スイッチ２１が
押されたかどうかを確認する。スイッチ２１の閉鎖は、
図１０〜図１３に付随する本文に記載した通りにテスト
される。スイッチが押されていない場合、進行中のサス
ペンドはソフトウェアサスペンドであり、ソフトウェア
・サスペンド・フラグがＣＭＯＳ ＮＶＲＡＭ９６にＳ
ＥＴされている。これにより、スイッチの閉鎖によって
開始されたハードウェア・サスペンドとソフトウェア・
サスペンドが混同されなくなる。どのソフトウェア・サ
スペンドも、マイクロコントローラＵ２に１つのビット
を設定することにより、ハードウェア・サスペンドに変
換される。ソフトウェア・サスペンドからハードウェア
・サスペンドへの変換後、次にスイッチを閉鎖すると、
サスペンドが打ち切られる。
【０１３９】次のタスクは、２６２に示すようにセグメ
ントＥ０００Ｈでスタックをセットアップすることであ
る。
【０１４０】スタックのセットアップ後、サスペンド・
ルーチンは２６４で、ＤＭＡ制御装置７２と、ディスケ
ット・アダプタ８４と、ＩＤＥディスク制御装置８６と
を検査し、ＤＭＡ転送、フロッピー・ドライブ転送、ハ
ードファイル転送がそれぞれ、現在進行中かどうかを確
認する。進行中である場合、サスペンドを行うことはで
きない。というのは、このような３通りのタイプの転送
に固有の特性が、十分なサスペンドの実行の妨げとなる
からである。したがって、このような３通りのタイプの
転送のいずれかが進行中である場合、ＤＭＡおよびディ
スケット制御装置の活動の有無がもう一度テストされ
る、次のＡＰＭ獲得事象まで、サスペンドが延期され
る。
【０１４１】そのため、ＡＰＭに制御権を戻すことがで
きるように、２５２、２６０、２６２で行われるテスト
を逆にする必要がある。第１に、２６５に示すように、
ＢＩＯＳを読取り／書込みから読取り専用に変更する。
これは、いまだにシャドウ化したデータを含んでいるセ
グメントＥ０００Ｈを閉鎖することによって行われる。
タスク２６２で作成されたスタックは、ポッピングさ
れ、復元される。最後に、２６６でＣＰＵ状態がＣＰＵ
状態復元ルーチンによって復元されてから、２６７でＡ
ＰＭに制御権が戻される。次の獲得事象中の約１秒の
間、ＡＰＭによってサスペンド・ルーチンがもう一度ポ
ーリングされる。その時までに、サスペンド・プロセス
を妨げていた転送（複数も可）はおそらく完了し、サス
ペンドを続行できるようになる。
【０１４２】タスク２６４に戻ると、ＤＭＡ転送、フロ
ッピー・ドライブ転送、ハードファイル転送がいずれも
現在進行中ではない場合、サスペンドを実行することが
できる。サスペンド・ルーチンは２６８に継続する。フ
ェールセーフ・タイマは、引き続きカウント・ダウンし
ており、スイッチ２１がオフ／解除状態になっている間
にそのタイマが時間切れになるとシステムを自動的にオ
フにすることを思い出していただきたい。したがって、
第１のタスクは、２６８に示すように、図１０〜図１２
に付随する本文に記載したファールセーフ・タイマをリ
セットすることである。
【０１４３】次に２７０で、８０４２補助プロセッサ１
０４の状態が保管される。８０４２補助プロセッサ１０
４のレジスタは、当技術分野では周知のものである。こ
のレジスタはＣＰＵ４０によって直接読取り可能であ
り、それぞれの値はＥ０００Ｈのデータ構造に直接書き
込まれる。
【０１４４】次に２７２で、８２５９割込み制御装置９
２の状態が保管される。サスペンド・ルーチンは８２５
９状態保管ルーチンを呼び出すが、このルーチンについ
ては上記の関連出願に詳述されている。ここでは、レジ
スタの一部が書込み専用であっても、８２５９状態保管
ルーチンが２つの８２５９割込み制御装置９２の未知の
レジスタの内容を確認すると述べるだけで十分である。
レジスタ値は、Ｅ０００Ｈのデータ構造に直接書き込ま
れる。
【０１４５】割込み制御装置９２の状態が保管された
後、サスペンド・ルーチンによって実行される様々な割
込み駆動タスクが適切に機能できるように、割込み制御
装置９２の構成を既知の状態に変更しなければならな
い。したがって、２７４でＢＩＯＳデータ域およびベク
トル・テーブルがスワップされる。サスペンド・ルーチ
ンは、セグメント００００Ｈ内の現状のＢＩＯＳデータ
域およびベクトル・テーブルの内容をセグメントＥ００
０Ｈ内の位置にコピーする。次に、既知の状態のＢＩＯ
Ｓデータ域およびベクトル・テーブルの内容がセグメン
トＥ０００Ｈ内のデータ構造からセグメント００００Ｈ
内の位置にコピーされる。既知の状態のＢＩＯＳデータ
域およびベクトル・テーブルは、図１４〜図１８に示
し、前述したブートアップ・ルーチンのタスク４１４で
セグメントＥ０００Ｈにコピーされる。最後に、現状の
ＢＩＯＳデータ域およびベクトル・テーブルがセグメン
ト００００ＨからセグメントＥ０００Ｈ内のデータ構造
にコピーされる。２７４でルーチンが終了すると、割込
み１３Ｈ（ディスク読取り／書込み）と割込み１０Ｈ
（ビデオ・アクセス）などのすべての割込みは予想通り
に機能するようになる。
【０１４６】次に２７６で、タイマ１０２とＩＤＥディ
スク制御装置８６の状態が保管される。タイマとＩＤＥ
ディスク制御装置のレジスタは、当技術分野では周知の
ものである。いずれのレジスタもＣＰＵ４０によって直
接読取り可能であり、それぞれの値はＥ０００Ｈのデー
タ構造に直接書き込まれる。
【０１４７】次のステップは、ハード・ドライブ３１上
のサスペンド・ファイルに書き込むべきシステム・メモ
リを準備することである。システム・メモリは、システ
ムＲＡＭ５３（メイン・メモリと任意の拡張メモリの両
方を含む）とビデオ・メモリ５８とを含む。この時点
で、ＲＡＭ５３の一部分が外部キャッシュ６０に入って
いる場合もある。ＣＰＵキャッシュは、ＣＰＵ状態保管
ルーチン中にフラッシュされている。次に外部キャッシ
ュは、２８６でフラッシュされ、ハード・ドライブ３１
への書込みを促進するために使用可能になる。
【０１４８】システム１０上で実行中のコードは、ＩＤ
Ｅ制御装置８６を未知の状態にしている可能性がある。
そのため、次のステップは、２９２でＩＤＥ制御装置８
６を既知の状態に初期設定することである。これは、Ｉ
ＤＥ制御装置８６内のレジスタに値を直接書き込むこと
によって行われる。
【０１４９】次に９７６で、任意のモデムの状態を読み
取ってＥ０００Ｈデータ構造に保管するための割込み駆
動並列スレッドが始動する。このルーチンは、特定のモ
デムに関連するＣＯＭＭポートに対応する割込みを収集
し、モデムがそのレジスタの内容を順次伝送して戻すよ
うにモデムにコマンドを送信し、モデムからのレジスタ
内容の伝送を受信し、レジスタ値をＥ０００Ｈデータ構
造に保管する。このルーチンは、第１のコマンドをモデ
ムに送信し、モデムのすべてのレジスタが保管されるま
で、モデムの応答を受信し、各ＣＯＭＭポート割込みに
応答して次のコマンドをモデムに送信するという割込み
駆動方式で応答する。並列スレッドとして実行されない
場合、このルーチンは、システムをサスペンドするのに
要する時間に数秒間（特定のモデムと現行のボー・レー
トに応じて、モデム当たり３〜５秒間）追加することに
なるはずである。それは割込み駆動並列スレッドなの
で、システム状態がハード・ドライブ３１に書き込まれ
る前に実行を完了する場合は、ほとんどまたはまったく
サスペンドに時間を追加しない。
【０１５０】割込み駆動並列スレッド・モデム保管ルー
チンの始動後、２９４でハード・ドライブ３１内の固定
ディスク上でサスペンド・ファイルを突き止める必要が
ある。サスペンド・ファイルのヘッド、セクタ、シリン
ダはＣＭＯＳメモリ９６に格納される。サスペンド・フ
ァイルを突き止めると、ファイル・サイズとシグナチャ
が読み取られる。シグナチャは、サスペンド・ファイル
の存在を示す、任意の長さのＡＳＣＩＩコードであるこ
とが好ましい。ハード・ファイル・システム上で任意に
検出される確率が極めて低い２進ストリングを使用する
など、それ以外のシグナチャの代替実施態様も可能であ
る。
【０１５１】サスペンド・ファイルのファイル・サイズ
とシグナチャを読み取った後、次のステップは、２９６
でシグナチャとファイル・サイズが正しいことを確認す
ることである。シグナチャが間違っていて、別のプログ
ラムがサスペンド・ファイルを変更した可能性があるこ
とを示す場合、またはファイル・サイズが正しくなく
て、サスペンド・ファイル・サイズが変更されたことを
示す場合、サスペンド・ルーチンは２９８で致命的サス
ペンド・エラー・ルーチンを呼び出す。致命的サスペン
ド・エラー・ルーチンを終了するためにユーザがスイッ
チ１７を押した場合、プログラム制御はタスク２９９か
らタスク５０６にジャンプする。
【０１５２】これに対して、シグナチャが正しく、サス
ペンド・ファイルが十分な大きさである場合、サスペン
ド・ルーチンは、コンピュータ・システムの状態をメモ
リに書き込む作業を続行することができる。
【０１５３】コンピュータ・システム１０の状態をハー
ド・ドライブ３１に書き込む前に、ＣＰＵ４０は２９７
で、フェールセーフ・タイマを再始動（リセット）する
ようにマイクロコントローラＵ２に命令し、スイッチ２
１がもう一度押されたかどうかを判定するためにマイク
ロコントローラＵ２に問い合わせる。スイッチ２１がも
う一度押されていない場合、サスペンドは続行しなけれ
ばならない。これに対して、スイッチ２１がもう一度押
された場合は、サスペンドが打ち切られる。フェールセ
ーフ・タイマは再始動され、スイッチ２１はサスペンド
・ルーチン内のいくつかの点で閉鎖の有無がテストされ
る。タスク２９７は例示にすぎないので、当技術分野に
精通した回路設計者は、フェールセーフ・タイマの再始
動の回数とその間の許容時間を決定することができるは
ずである。サスペンド・ルーチンは、時間切れになる前
にフェールセーフ・タイマを再始動し、マイクロコント
ローラＵ２が電源１７を「オフ」にするようにしなけれ
ばならない。同様に、時折、スイッチ２１を検査しなけ
ればならない。スイッチ２１がもう一度押され、ユーザ
がサスペンドの打切りを希望していることを示す場合、
コードはレジューム・ルーチン内の適切な点までジャン
プして、「サスペンド解除」し、部分サスペンドから回
復しなければならない。
【０１５４】同様に、３５０でCtrl-Alt-Delによりサス
ペンドが打ち切られる。Ctrl-Alt-Deleteを押す（Contr
olキーと、Altキーと、Deleteキーを同時に押す）方法
は、ＩＢＭのＢＩＯＳとインテル社の８０Ｘ８６系ＣＰ
Ｕに基づく典型的なコンピュータ・システムをリセット
するための周知の方法である。コンピュータ・システム
１０は、当技術分野で周知の通り、ＢＩＯＳの割込み１
ハンドラによってCtrl-Alt-Delを処理する。また、コン
ピュータ・システム１０は３５０でわずかに変更した割
込み１ハンドラを有し、そのハンドラは３５２でＣＭＯ
Ｓメモリ９６内のサスペンド・フラグをクリアし、３５
４でリセット時にブートアップ・ルーチンまでジャンプ
する。
【０１５５】本発明のコンピュータ・システム１０で
は、サスペンド・ルーチンの実行中にCtrl-Alt-Delを押
すと、システム１０がオフ状態１５６に入る。このよう
な事態になるのは、スイッチ２１の閉鎖後にCtrl-Alt-D
elを押すとブートアップ・ルーチンが呼び出され、ブー
トアップ・ルーチンが、フェールセーフ・タイマが時間
切れになったがスイッチがいまだにオフ／解除状態にな
っているという状態にマイクロコントローラＵ２を初期
設定するからである。したがって、サスペンド・ルーチ
ンの最中にCtrl-Alt-Delを押すと、コンピュータ・シス
テム１０がオフ状態１５６に入る。
【０１５６】次にタスク３００を参照すると、３００で
はハード・ドライブ３１上でサスペンド・ファイルがも
う一度突き止められ、シグナチャ・フレーズがサスペン
ド・ファイルの１バイト目に書き込まれる。次に３０２
で、セグメントＥ０００Ｈ内の６４キロバイトのデータ
全体がサスペンド・ファイルに書き込まれる。このＥ０
００Ｈの６４Ｋコピーは、実際はプレース・ホルダにす
ぎず、サスペンド・ルーチンの終了時にこれと同じ位置
に再書込みされる。
【０１５７】次に３０３で、ビデオ制御装置５６の状態
が保管される。ビデオ制御装置５６のレジスタは、当技
術分野では周知のものである。いずれのレジスタもＣＰ
Ｕ４０によって直接読取り可能であり、それぞれの値は
Ｅ０００Ｈ内のデータ構造に直接書き込まれる。
【０１５８】次に、システム・メモリがサスペンド・フ
ァイルに書き込まれる。これは、システム・メモリから
データを読み取り、それを圧縮してセグメントＥ０００
Ｈに書き込み、最後にセグメントＥ０００Ｈからの圧縮
データをサスペンド・ファイルに書き込むという、ツイ
ンバッファ・システムによって行われる。２つのルーチ
ンが時間多重構成で動作する。すなわち、一方はデータ
を圧縮してセグメントＥ０００Ｈに書き込み、もう一方
はサスペンド・ファイルに書き込む。前者は前景で動作
し、後者は背景で動作する割込み駆動ルーチンである。
ＣＰＵ４０は１つだけなので、所与の時点で１つのルー
チンしか実行できないことは明らかであるが、後者のル
ーチンは割込み駆動なので、サスペンド・ファイルへの
データ転送の速度を最適化するために必要に応じて前者
のルーチンの実行に割り込むことができる。２つのバッ
ファのそれぞれは長さが８キロバイトであり、ハード・
ドライブ３１への転送時間を最適化するものと思われ
る。
【０１５９】このプロセスは、第１の８Ｋバッファを充
填するのに十分なデータの読取り、圧縮、セグメントＥ
０００Ｈへの書込みにより、３０４から始まる。データ
はラン・レングス符号化方式を使用して圧縮されるが、
適当な圧縮方法であればどれを使用してもよい。この時
点で、全体が３０７に示されているバッファからの書込
みルーチンが３０６で始動する。バッファからの書込み
ルーチン３０７は、背景で動作する割込み駆動ルーチン
であり、タスク３０８〜３１０で構成される。全体が３
１１に示されている圧縮ルーチンは、タスク３１２〜３
１８を含み、前景ルーチンである。第１に、バッファか
らの書込みルーチン３０７は、３０８でタスク３０４で
充填したばかりのバッファをサスペンド・ファイルに書
き込む。バッファからの書込みルーチン３０７がそのバ
ッファの内容をサスペンド・ファイルに書き込んでいる
間に、圧縮ルーチン３１１は、３１２でシステム・メモ
リからの次のバイトの読取りと、その圧縮と、２つの８
Ｋバッファのうちのもう一方への圧縮データの書込みを
続行する。圧縮ルーチン３１１が圧縮データでバッファ
を充填すると、次のステップは、３１４でシステム・メ
モリ全体がまだ圧縮されているかどうかを判定すること
である。
【０１６０】ＩＤＥ制御装置８６は、あまり高速でハー
ド・ドライブ３１にデータを書き込むことができない。
その結果、圧縮ルーチン３１１は必ず、バッファからの
書込みルーチン３０７がハード・ドライブ３１へのバッ
ファの書込みを終了する前に、ハード・ドライブ３１に
書き込まれていない８Ｋバッファの充填を終了すること
になる。したがって、圧縮ルーチン３１１は、バッファ
からの書込みルーチン３０７がハード・ドライブ３１へ
のバッファの書込みを終了するまで待たなければならな
い。圧縮ルーチン３１１がすべてのシステム・メモリの
圧縮と書込みを終了していない場合、圧縮ルーチン３１
１は、３１６でバッファからの書込みルーチン３０７を
待つ。圧縮ルーチン３１１とバッファからの書込みルー
チン３０７は１組のフラグを介してやりとりする。バッ
ファからの書込みルーチン３０７がサスペンド・ファイ
ルへの現行バッファの書込みを終了すると、ルーチン３
０７は次にバッファ・フラグを切り替えて、サスペンド
・ファイルに書き込んだばかりのバッファへの圧縮デー
タの充填を開始できることを圧縮ルーチン３１１に示
す。次に、タスク２９７に付随する本文で説明したよう
に、３０９でフェールセーフ・タイマＣ２がリセットさ
れ、スイッチ２１の閉鎖事象の有無が検査される。
【０１６１】次にバッファへの書込みルーチン３０７
は、３１０で、サスペンド・ファイルに書き込んだばか
りのバッファが書き込むべき最後のバッファであるかど
うかを判断する。最後のバッファではない場合、バッフ
ァからの書込みルーチンは、圧縮ルーチン３１１によっ
て充填したばかりのバッファをサスペンド・ファイルに
書き込む。その間に、圧縮ルーチン３１１は、バッファ
・フラグを検査することにより、バッファが追加の圧縮
システム・メモリ用に準備されていることを判定してい
る。すなわち、圧縮ルーチンは３１６で、バッファから
の書込みルーチンが現行バッファを終了するまで待ち、
その時点で圧縮ループが３１２で続行される。ただし、
ビデオ・メモリ５８は、線形フレーム・バッファがサポ
ートされている場合は圧縮されるが、ＶＥＳＡページ・
アクセスの場合は圧縮されないことに留意されたい。Ｖ
ＥＳＡページ・アクセス・ビデオ・メモリは、むしろ、
ＶＥＳＡ呼出しを使用してビデオ制御装置５６から読み
取られ、上記に詳述したツインバッファ・システムを使
用して圧縮なしで書き込まれる。
【０１６２】圧縮ルーチン３１１は、すべてのシステム
・メモリの圧縮を終了すると、３１８でバッファからの
書込みルーチン３０７がサスペンド・ファイルへの最後
のバッファの書込みを終了するまで待つ。バッファから
の書込みルーチン３０７は、終了すると３１０から３１
８に分岐し、存在しなくなる。この時点では、背景ルー
チンは一切実行されておらず、メイン・プログラムは３
２０に続行する。
【０１６３】次にタスク３２０で、ＤＭＡユニット７１
（ＤＭＡ制御装置７２と中央アービタ８２）、８２０７
７ディスケット制御装置８４、ＲＳ−２３２ＵＡＲＴ９
４の状態が保管される。これらの装置は、当技術分野で
周知のレジスタを備えている。ディスケット制御装置８
４とＵＡＲＴ９４内のすべてのレジスタはＣＰＵ４０に
よって直接読取り可能であり、それぞれの値はＥ０００
Ｈ内のデータ構造に直接書き込まれる。ＤＭＡユニット
は、すべて読取り可能なレジスタを備えているわけでは
ない。むしろ、通常は各ＤＭＡ転送前に書込み専用レジ
スタがセットアップされる。このため、ＤＭＡ転送が進
行中の場合、サスペンド・ルーチンはサスペンドを停止
する。
【０１６４】次に９７８でサスペンド・ルーチンは、タ
スク９７６に付随する本文に記載した割込み駆動モデム
状態ルーチンが終了しているかどうかをテストする。終
了していない場合は、そのルーチンが終了するまで待
つ。
【０１６５】コンピュータ・システム１０がサスペンド
状態１５０に入った後にサスペンド・ファイルに対して
行った操作はすべて検出できることが望ましいと思われ
る。たとえば、誰かが変更したサスペンド・ファイルを
生成したり、そのサスペンド・ファイルをハード・ドラ
イブ３１に移動したり、コンピュータ・システム１０を
保管した状態以外の状態に復元しようと試みることもあ
り得ることである。このため、セグメントＥ０００Ｈの
データ構造には擬似ランダム値が置かれている。３２８
に示すように、割込み駆動モデム状態保管ルーチンの終
了後、高速タイマ１０２の１つから１６ビットのタイム
スタンプが読み取られる。このタイプスタンプは、その
後、セグメントＥ０００Ｈのデータ構造に書き込まれ
る。
【０１６６】次に、繰上りビットを考慮せずにＥ０００
Ｈ内の各１６ビット・ワードをまとめて加算することに
より、Ｅ０００Ｈセグメント全体用の１６ビットのチェ
ックサムが計算される。このチェックサムは、３３０で
セグメントＥ０００Ｈのデータ・セグメントに書き込ま
れ、３３２でＮＶＲＡＭ９６に書き込まれる。その後、
３３４ですべての作業変数がＣＰＵ４０からセグメント
Ｅ０００Ｈのデータ構造に書き込まれ、３３６でサスペ
ンド・ファイルのシグナチャ・フレーズ以降（シグナチ
ャのすぐ後）のサスペンド・ファイルにセグメントＥ０
００Ｈ全体が再書込みされる。次に、３３８でサスペン
ド・フラグがＮＶＲＡＭ９６にＳＥＴされ、コンピュー
タ・システム１０の状態がサスペンド・ファイルに保管
されたことをシステム１０に通知する。
【０１６７】次にサスペンド・ルーチンは、９８０でチ
ェックポイントが取られているかどうかを判定する。取
られている場合、システムは電力低下していないはずで
あり、むしろ、実行したばかりの部分サスペンドから回
復するのに必要な範囲でシステムをレジュームしなけれ
ばならない。したがって、チェックポイントが取られて
いる場合、サスペンド・ルーチンは９８２で、レジュー
ム・ルーチンのタスク４８４までジャンプし、次にレジ
ューム・ルーチンが部分レジュームを実行する。
【０１６８】チェックポイントが取られていない場合、
サスペンド・ルーチンは９８１で、活動ＰＤＩ信号のた
めにそのルーチンに入ったかどうかを検査する。活動Ｐ
ＤＩ信号のためにサスペンド・ルーチンに入った場合、
サスペンド・ルーチンは９８３で、ＰＤＩがまだ活動状
態になっているかどうかを検査する。ＰＤＩが活動状態
ではない場合、サスペンド・ルーチンはタスク９８２ま
でジャンプし、そこでサスペンドが打ち切られ、システ
ムはその通常動作状態にレジュームする。これは、電力
障害のためにサスペンド・ルーチンに入った場合（ＰＤ
Ｉサスペンド）などに行われるはずであり、タスク９８
１に達する前に交流電力が回復し、その結果、ＰＤＩ信
号が非活動化されるはずである。したがって、このよう
な状況では、サスペンドが打ち切られ、システムはその
通常動作状態に戻る。
【０１６９】タスク９８３に戻って参照すると、ＰＤＩ
がまだ活動状態である場合、電力が復旧したときにシス
テム１０がブートアップし、サスペンド状態から通常動
作状態に変化する（レジュームする）ように、９８５で
ＤＥＦＡＵＬＴ＿ＯＮビットが設定される。
【０１７０】サスペンドが交流電力障害によるものでは
なく、チェックポイントが取られていない場合（タスク
９８０と９８１を参照）、またはサスペンドがＰＤＩサ
スペンドであって、９８５でＤＥＦＡＵＬＴ＿ＯＮビッ
トが設定されている場合、ＣＰＵ４０は３４０で、ＯＮ
＃信号を論理０に引き下げるようにマイクロコントロー
ラＵ２に命令し、それにより、電源１７の１次／調整ユ
ニット１７２に±５と±１２の各線での調整電圧の供給
を停止させることにより、電源を「オフ」にする。電圧
がほぼ０まで低下するには数秒間かかるので、数多くの
コマンドを実行するための時間がＣＰＵ４０に与えられ
る。したがって、ＣＰＵ４０は、電源１７が発生したシ
ステム電源電圧がＣＰＵ４０が機能を停止するまで低下
するのを待つので、３４２でエンドレス・ループ（「ス
ピン」）を実行する。交流電力障害のためにサスペンド
・ルーチンに入った場合、ＡＵＸ５は、前述のように電
源１７（または３４）によって電源がオフになる。
【０１７１】前述のように、交流電力障害が発生した場
合（電圧低下または停電）、あるいはシステムが通常動
作状態１５０または待機状態１５２になっている間にシ
ステム１０にもはや電力を供給することができないと電
源１７またはＵＰＳ３６が感知した場合、電源１７（ま
たはＵＰＳ３６）からＰＤＩ信号が活動化される。
【０１７２】図１０〜図１２を参照すると、本発明の一
実施例では、電源１７（またはＵＰＳ３６）からマイク
ロコントローラＵ２のピンＰ３．７にＰＤＩ信号が供給
され、ＰＤＩが活動化されたことをこのピンを監視して
いるＡＰＭ ＢＩＯＳが検出すると、ＢＩＯＳはオペレ
ーティング・システムにサスペンド要求を出す。オペレ
ーティング・システムは２５０で、その要求を確認し、
図１９〜図２５のサスペンド・ルーチンに入る。
【０１７３】代替実施例として、マイクロコントローラ
Ｕ２は、ピンＰ３．７上のＰＤＩが活動化されたときに
ＣＰＵ４０に対してＳＭＩ（ＳＭＩ＿ＯＵＴ＃）を生成
するようにプログラミングすることができる。その後、
ＣＰＵ４０は、図２６に示すＳＭＩ割込みハンドラ・ル
ーチンを実行する。ＳＭＩルーチンは、ＳＭＩが出され
たときに５００から始まる。次にＣＰＵ４０は５０２
で、ＰＤＩが活動状態であるかどうかを判定する。ＰＤ
Ｉが活動状態ではない場合、ＳＭＩルーチンは通常、５
０４で続行する。ＰＤＩが活動状態である場合、判断ブ
ロック５０２からタスク５０６にＹＥＳ分岐が取られ、
そのタスク５０６で図１９〜図２５のサスペンド・ルー
チンが実行される。
【０１７４】２通りの実施例のいずれでも、いかなるデ
ータ喪失も起こらずにシステム１０全体の状態がハード
・ディスクに保管される。サスペンドの実行後、マイク
ロコントローラＵ２により、電源１７の１次／調整ユニ
ット１７２はＯＮをＬＯＷに変更することによって±５
ＶＤＣと±１２ＶＤＣの各線での調整電圧の供給を停止
する。さらに、ＯＮがローであり（ＯＮ＃がハイにな
る）、電源１７のバックアップ電源から電力が供給され
ている場合、電源１７内の回路により、ＡＵＸ５が除去
される。ＵＰＳ３６が使用されている場合、ＯＮがロー
になり（ＯＮ＃がハイになる）、ＵＰＳ３６が電力を供
給していると、ＵＰＳ３６内の回路によりＵＰＳ３６の
交流線出力２が低下し、それにより、電源３４へのすべ
ての電力が低下する。さらに、ＡＵＸ５も除去される。
したがって、ＰＤＩサスペンドの実行後、電源１７また
は３４は、±５Ｖ、±１２Ｖ、ＡＵＸ５のいずれの線で
も電力を供給しなくなる。前述のように、（電源１７ま
たはＵＰＳ３６に蓄積された電力が使い尽くされる前後
のいずれで交流電力が復旧したかにかかわらず）交流電
力の復旧時にシステム１０でマイクロコントローラＵ２
のリセットが行われ、システム１０をサスペンド状態か
ら通常動作状態にレジュームすることを保証するため
に、ＡＵＸ５の電源はオフになる。
【０１７５】ディスクへのサスペンドは、ＢＩＯＳまた
はＯＳがＰＤＩ信号の存在に応答するのに必要な時間
（約５秒）に加え、格納すべきメモリの１メガバイト当
たり約１／２秒を要する場合がある。一例として、６４
メガバイト（ＭＢ）のシステムＲＡＭと２ＭＢのビデオ
ＲＡＭを備えたシステムでは、システム１０に対して電
力が生成されるより少なくとも（（６４ＭＢ＊０．５秒
／ＭＢ）＋（２ＭＢ＊０．５秒／ＭＢ）＋５秒）＝３８
秒前にＰＤＩ信号を生成（活動化）しなければならない
はずである。すなわち、電源１７またはＵＰＳ３６は、
このようなシステムのために少なくとも３８秒分のバッ
クアップ電力貯蔵を備えていなければならない。当然の
ことながら、本発明の当業者であれば、電力障害後、十
分な期間の間、電源１７またはＵＰＳ３６がシステム１
０に電力を供給できるようにシステム１０を設計する必
要があり、その期間の長さは格納すべきメモリの量によ
って決まることが分かるであろう。
【０１７６】交流電力障害（電圧低下または停電）後、
活動化されたＰＤＩ信号のためにシステムがサスペンド
・ルーチンに入っている間にコンセントからの交流電力
が復旧した場合、図１９〜図２５に関連して前述したよ
うに、タスク９８３および９８２でＰＤＩ信号が除去
（非活動化）され、システム１０はその通常動作状態に
戻る（レジュームする）。
【０１７７】システム１０が交流電力障害のためにサス
ペンド状態になった後、電源１７またはＵＰＳ３６内の
バックアップ貯蔵電力が使い尽くされる前後のいずれか
で所定のレベルの交流電力がコンセントに復旧した場合
（すなわち、もはや電力障害が存在せず、電源１７の交
流線入力またはＵＰＳ３６の交流線入力２上で交流電力
が供給される場合）（ただし、いずれの場合も±５ＶＤ
Ｃ、±１２ＶＤＣの各線とＡＵＸ５は電力供給されてい
ないことに留意されたい）、電源１７はＡＵＸ５の電力
を上昇させ、マイクロコントローラＵ２はリセットされ
る。マイクロコントローラＵ２は、リセットされた後、
ＯＮをハイ（ＯＮ＃をロー）に設定し、電源１７または
３４はその出力で±５ＶＤＣと±１２ＶＤＣを供給する
（すなわち、システム電源がオンになる）。次にシステ
ムは図１４〜図１８のブートアップ・ルーチンに入る。
前述のように、（１）マイクロコントローラＵ２がリセ
ットされ、（２）ＰＤＩサスペンド・ルーチン中にＤＥ
ＦＡＵＬＴ＿ＯＮビットが設定されているはずであり、
（３）サスペンド・ルーチン中にサスペンド可能フラグ
が設定されているはずなので、ブートアップ・ルーチン
においてタスク３８０からタスク９９６へ、タスク９９
８へ、タスク１００４へ、さらにシステムがその通常動
作状態にレジュームするタスク４２２へと、実行が進行
する。したがって、ＰＤＩサスペンド後に交流電力が復
旧すると、システムは自動的にサスペンド状態からその
通常動作状態にレジュームするはずである。
【０１７８】本発明はいくつかの利点を含む。たとえ
ば、電源１７またはＵＰＳ３６は、交流電力障害が持続
する長さにかかわらず、システム１０がサスペンド・ル
ーチンを実行できるようにするのに十分なバックアップ
電力を備えているだけでよい。バックアップ電力のコス
トは電源がこのようなバックアップ電力を供給できる時
間の長さに比例するので、本発明の電源１７または３２
（後者はＵＰＳ３６を含む）のコストは、交流電力障害
の期間中ずっと電力を供給できる電源またはＵＰＳのコ
ストよりかなり低い。さらに、後者の電源またはＵＰＳ
を有するコンピュータ・システムには、電源またはＵＰ
Ｓの貯蔵電荷を使い尽くすとデータが失われるという欠
点があるが、本発明のシステムでは、バックアップ電力
を使い尽くす前にハード・ディスクに保管されるのでデ
ータが失われることはない。
【０１７９】その実施例の説明によって本発明を例証
し、実施例についてはかなり詳しく説明してきたが、特
許請求の範囲を制限したり、このような詳細に限定する
ことは本発明の意図ではない。当業者であれば、その他
の利点および変更態様を容易に思いつくであろう。たと
えば、１つまたは複数の割込みのハードウェア監視な
ど、電力管理回路１０６が実行するタスクの多くは、シ
ステム・チップセット内に組み込むことができる。した
がって、より広範囲の態様における本発明は、図示し記
述した特定の詳細、代表的な装置や方法、実例に限定さ
れない。したがって、本出願人の一般的な発明概念の精
神または範囲を逸脱せずに、このような詳細から離脱す
ることができる。
【０１８０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【０１８１】（１）少なくとも２通りの電力管理状態、
すなわち、コンピュータ・システムによってコードが正
常に実行される通常動作状態とサスペンド状態とで動作
可能なコンピュータ・システムにおいて、このシステム
が、（ａ）前記コードを実行可能なＣＰＵと、（ｂ）前
記ＣＰＵと回路連絡状態になっており、制御信号に応答
して前記通常動作状態と前記サスペンド状態との間で前
記コンピュータ・システムの状態を選択的に変更するた
めの電力管理回路と、（ｃ）前記ＣＰＵおよび前記電力
管理回路と回路連絡状態になっており、前記電力管理回
路に応答して外部電源から前記コンピュータ・システム
に選択的にシステム電力を供給するための回路を含み、
第１の電源状態と第２の電源状態と第３の電源状態とを
有することを特徴とし、前記電力管理回路に補助電力を
供給するための回路を有することをさらに特徴とする電
源であって、前記電源は、内部電源から前記コンピュー
タ・システムにシステム電力を供給し、前記電力管理回
路に補助電力を供給するための回路をさらに含み、前記
電源は、前記システムが前記通常動作状態になってい
て、前記外部電源が前記電源への所定のレベルの電力供
給を停止したときに、前記電力管理回路に前記制御信号
を生成するように動作する電源とを含み、前記第１の電
源状態は、前記電源が前記外部電源から前記コンピュー
タ・システムにシステム電力を供給し、前記外部電源か
ら前記電力管理回路に補助電力を供給することを特徴と
し、前記第２の電源状態は、前記電源が前記外部電源か
ら前記コンピュータ・システムにシステム電力を供給せ
ず、前記電源が前記外部電源から前記電力管理回路に補
助電力を供給することを特徴とし、前記第３の電源状態
は、前記電源が前記内部電源から前記コンピュータ・シ
ステムにシステム電力を供給し、前記電力管理回路に補
助電力を供給することを特徴とし、前記通常動作状態
は、前記電源が前記第１の電源状態になっていることを
特徴とし、前記サスペンド状態は、電源が前記第１の電
源状態に変化した後にＣＰＵ上でのコードの実行がレジ
ュームできるように、ＣＰＵ上で実行されるコードが可
逆的に中断されることを特徴とし、前記電源管理回路
は、前記通常動作状態の間に、前記電源が前記制御信号
を活動化したことに応答して、前記電力管理回路により
前記コンピュータ・システムが前記サスペンド状態に変
化することを特徴とする、コンピュータ・システム。 （２）前記電源が前記制御信号を活動化したことに応答
して、前記電力管理回路が、通常動作状態からサスペン
ド状態にシステムを変更するためにＢＩＯＳコードによ
って実行されるサスペンド・ルーチンを開始することを
特徴とする、上記（１）に記載のコンピュータ・システ
ム。 （３）前記通常動作状態から前記サスペンド状態への前
記変更の間、前記電源が第３の電源状態になっており、
前記変更後、前記電源内の電力管理回路により前記電源
が第４の電源状態に遷移し、前記第４の電源状態は、前
記電源が前記内部電源または前記外部電源から前記コン
ピュータ・システムにシステム電力を供給せず、前記電
源が前記内部電源または前記外部電源から前記電力管理
回路に補助電力を供給しないことを特徴とする、上記
（１）に記載のコンピュータ・システム。 （４）前記電源に前記所定のレベルの電力を供給する前
記外部電源の復旧に応答して、前記電源が、前記第４の
電源状態から前記第２の電源状態に遷移するように動作
し、前記電力管理回路は、電源が第４の電源状態から第
２の電源状態に遷移したことに応答して、前記電源を第
２の電源状態から第１の電源状態に遷移させることをさ
らに特徴とする、上記（３）に記載のコンピュータ・シ
ステム。 （５）前記電源が第１の電源状態に遷移した後、前記Ｃ
ＰＵが、前記システムを前記サスペンド状態から通常動
作状態にレジュームするコードを実行するように動作す
ることを特徴とする、上記（４）に記載のコンピュータ
・システム。 （６）前記電源は、前記外部電源が前記所定のレベルの
電力を供給しないことに応答して、前記電源を前記第１
の電源状態から前記第３の電源状態に遷移させることを
さらに特徴とする、上記（１）に記載のコンピュータ・
システム。 （７）前記電源は、外部電源から前記コンピュータ・シ
ステムにシステム電力を供給し、前記外部電源から前記
電力管理回路に前記補助電力を選択的に供給するための
回路を含む主電源を含み、前記内部電源が、前記主電源
に結合され、前記制御信号を生成するように動作する無
停電電源装置であることを特徴とする、上記（１）に記
載のコンピュータ・システム。 （８）前記電力管理回路が電力管理プロセッサを含むこ
とを特徴とする、上記（１）に記載のコンピュータ・シ
ステム。 （９）前記ＣＰＵおよび前記電力管理回路と回路連絡状
態になっており、高電力使用状態と低電力使用状態から
選択した１つの状態で動作可能な周辺装置であって、前
記周辺装置が前記電力管理回路に応答して前記高電力使
用状態と前記低電力使用状態との間を変化する周辺装置
をさらに含み、前記コンピュータ・システムが第３の電
力管理状態である待機状態でさらに動作可能であって、
前記待機状態は、前記電源が前記第１の電源状態になっ
ていて、前記周辺装置が前記低電力使用状態になってい
ることを特徴とし、前記電源は、前記システムが前記待
機状態になっていて、前記外部電源が前記電源への前記
所定のレベルの電力供給を停止したときに、前記電力管
理回路に前記制御信号を生成するようにさらに動作し、
前記電力管理回路は、前記待機状態の間に、前記電源が
前記制御信号を活動化したことに応答して、前記電力管
理回路により前記コンピュータ・システムが前記サスペ
ンド状態に変化することを特徴とする、上記（１）に記
載のコンピュータ・システム。 （１０）前記外部電源が交流コンセントであり、前記コ
ンセントにおける交流電圧低下または停電により前記外
部電源が前記電源への前記所定のレベルの電力供給を停
止することを特徴とする、上記（１）に記載のコンピュ
ータ・システム。 （１１）前記電源が前記制御信号を活動化したことに応
答して、前記電力管理回路が、ＣＰＵに対してＳＭＩを
生成し、ＣＰＵがサスペンド・ルーチンに制御権を移転
できるようにすることにより、ＣＰＵ上でのコードの実
行を中断するように動作することを特徴とする、上記
（１）に記載のコンピュータ・システム。 （１２）少なくとも２通りの電力管理状態、すなわち、
前記コンピュータ・システムによってコードが正常に実
行される通常動作状態と、前記コンピュータ・システム
によるコードの実行が中断されるサスペンド状態とで動
作可能なコンピュータ・システムにおいて、このシステ
ムが、（ａ）前記コードを実行可能なＣＰＵと、（ｂ）
前記ＣＰＵと回路連絡状態になっており、制御信号に応
答して前記通常動作状態と前記サスペンド状態との間で
前記コンピュータ・システムの状態を選択的に変更する
ための電力管理回路と、（ｃ）前記ＣＰＵおよび前記電
力管理回路と回路連絡状態になっており、前記電力管理
回路に応答して外部電源から前記コンピュータ・システ
ムに選択的にシステム電力を供給するための回路を含
み、前記電力管理回路に補助電力を供給するための回路
を有することを特徴とする電源であって、前記電源は、
内部電源から前記コンピュータ・システムにシステム電
力を供給し、前記電力管理回路に補助電力を供給するた
めの回路をさらに含み、前記電源は、前記システムが前
記通常動作状態になっていて、前記外部電源が前記電源
への所定のレベルの電力供給を停止したときに、前記電
力管理回路に制御信号を生成するように動作する電源
と、（ｄ）前記ＣＰＵと回路連絡状態になっている不揮
発性記憶装置と、（ｅ）前記ＣＰＵと回路連絡状態にな
っており、メモリ・データを格納するための揮発性メモ
リと、（ｆ）前記ＣＰＵと回路連絡状態になっており、
レジスタ・データを格納するための揮発性レジスタとを
含み、前記電源管理回路は、前記通常動作状態の間に、
前記電源が前記制御信号を活動化したことに応答して、
前記電力管理回路により前記コンピュータ・システムが
前記サスペンド状態に変化することを特徴とし、前記通
常動作状態から前記サスペンド状態への前記変化が、前
記揮発性メモリから前記不揮発性記憶装置へのメモリ・
データの転送と、揮発性レジスタから前記不揮発性記憶
装置へのレジスタ・データの転送とを含むことを特徴と
する、コンピュータ・システム。 （１３）前記電源が、第１の電源状態と第２の電源状態
と第３の電源状態とを有することをさらに特徴とし、前
記第１の電源状態は、前記電源が前記外部電源から前記
コンピュータ・システムにシステム電力を供給し、前記
外部電源から前記電力管理回路に補助電力を供給するこ
とを特徴とし、前記第２の電源状態は、前記電源が前記
外部電源から前記コンピュータ・システムにシステム電
力を供給せず、前記電源が前記外部電源から前記電力管
理回路に補助電力を供給することを特徴とし、前記第３
の電源状態は、前記電源が前記内部電源から前記コンピ
ュータ・システムにシステム電力を供給し、前記電力管
理回路に補助電力を供給することを特徴とする、上記
（１２）に記載のコンピュータ・システム。 （１４）前記通常動作状態は、前記電源が前記第１の電
源状態になっていることを特徴とし、前記サスペンド状
態は、電源が前記第１の電源状態に変化した後にＣＰＵ
上でのコードの実行がレジュームできるように、ＣＰＵ
上で実行されるコードが可逆的に中断されることを特徴
とする、上記（１３）に記載のコンピュータ・システ
ム。 （１５）前記通常動作状態は、前記電源が前記第１の電
源状態になっていることを特徴とし、前記サスペンド状
態は、レジスタ・データとメモリ・データが不揮発性記
憶装置上に格納されることを特徴とする、上記（１３）
に記載のコンピュータ・システム。 （１６）前記通常動作状態から前記サスペンド状態への
前記変更の間、前記電源が第３の電源状態になってお
り、前記変更後、前記電源内の電力管理回路により前記
電源が第４の電源状態に遷移し、前記第４の電源状態
は、前記電源が前記内部電源または前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記内部電源または前記外部電源から前記電
力管理回路に補助電力を供給しないことを特徴とする、
上記（１３）に記載のコンピュータ・システム。 （１７）前記電源に前記所定のレベルの電力を供給する
前記外部電源の復旧に応答して、前記電源が、前記第４
の電源状態から前記第２の電源状態に遷移するように動
作し、前記電力管理回路は、電源が第４の電源状態から
第２の電源状態に遷移したことに応答して、前記電源を
第２の電源状態から第１の電源状態に遷移させることを
さらに特徴とする、上記（１６）に記載のコンピュータ
・システム。 （１８）前記電源が第１の電源状態に遷移した後、前記
ＣＰＵが、前記システムを前記サスペンド状態から通常
動作状態にレジュームするコードを実行するように動作
することを特徴とする、上記（１７）に記載のコンピュ
ータ・システム。 （１９）前記ＣＰＵおよび前記電力管理回路と回路連絡
状態になっており、高電力使用状態と低電力使用状態か
ら選択した１つの状態で動作可能な周辺装置であって、
前記周辺装置が前記電力管理回路に応答して前記高電力
使用状態と前記低電力使用状態との間を変化する周辺装
置をさらに含み、前記コンピュータ・システムが第３の
電力管理状態である待機状態でさらに動作可能であっ
て、前記待機状態は、前記電源が前記第１の電源状態に
なっていて、前記周辺装置が前記低電力使用状態になっ
ていることを特徴とし、前記電源は、前記システムが前
記待機状態になっていて、前記外部電源が前記電源への
前記所定のレベルの電力供給を停止したときに、前記電
力管理回路に前記制御信号を生成するようにさらに動作
し、前記電力管理回路は、前記待機状態の間に、前記電
源が前記制御信号を活動化したことに応答して、前記電
力管理回路により前記コンピュータ・システムが前記サ
スペンド状態に変化することを特徴とする、上記（１
２）に記載のコンピュータ・システム。 （２０）前記電源は、前記外部電源が前記所定のレベル
の電力を供給しないことに応答して、前記電源を前記第
１の電源状態から前記第３の電源状態に遷移させること
をさらに特徴とする、上記（１２）に記載のコンピュー
タ・システム。 （２１）前記電源は、外部電源から前記コンピュータ・
システムにシステム電力を供給し、前記外部電源から前
記電力管理回路に前記補助電力を選択的に供給するため
の回路を含む主電源を含み、前記内部電源が、前記主電
源に結合され、前記制御信号を生成するように動作する
無停電電源装置であることを特徴とする、上記（１２）
に記載のコンピュータ・システム。 （２２）前記不揮発性記憶装置が固定ディスク記憶装置
を含むことを特徴とする、上記（１２）に記載のコンピ
ュータ・システム。 （２３）前記電力管理回路が電力管理プロセッサを含む
ことを特徴とする、上記（１２）に記載のコンピュータ
・システム。 （２４）前記外部電源が交流コンセントであり、前記コ
ンセントにおける交流電圧低下または停電により前記外
部電源が前記電源への前記所定のレベルの電力供給を停
止することを特徴とする、上記（１２）に記載のコンピ
ュータ・システム。 （２５）前記電源が前記制御信号を活動化したことに応
答して、前記電力管理回路が、ＣＰＵに対してＳＭＩを
生成し、ＣＰＵがサスペンド・ルーチンに制御権を移転
できるようにすることにより、ＣＰＵ上でのコードの実
行を中断するように動作することを特徴とする、上記
（１２）に記載のコンピュータ・システム。 （２６）前記電源が前記制御信号を活動化したことに応
答して、前記電力管理回路が、通常動作状態からサスペ
ンド状態にシステムを変更するためにＢＩＯＳコードに
よって実行されるサスペンド・ルーチンを開始すること
を特徴とする、上記（１２）に記載のコンピュータ・シ
ステム。 （２７）少なくとも２通りの電力管理状態、すなわち、
通常動作状態とサスペンド状態とで動作可能なコンピュ
ータ・システムにおいて、このシステムが、（ａ）コー
ドを実行可能なＣＰＵと、（ｂ）前記ＣＰＵと回路連絡
状態になっており、サスペンド事象に応答して前記通常
動作状態と前記サスペンド状態との間で前記コンピュー
タ・システムの状態を選択的に変更するための電力管理
回路と、（ｃ）前記ＣＰＵおよび前記電力管理回路と回
路連絡状態になっており、前記電力管理回路に応答して
外部電源から前記コンピュータ・システムに選択的にシ
ステム電力を供給するための回路を含み、第１の電源状
態と第２の電源状態と第３の電源状態とを有することを
特徴とし、前記電力管理回路に補助電力を供給するため
の回路を有することをさらに特徴とする電源であって、
前記電源は、内部電源から前記コンピュータ・システム
にシステム電力を供給し、前記電力管理回路に補助電力
を供給するための回路をさらに含み、前記電源は、前記
システムが前記通常動作状態になっていて、前記外部電
源が前記電源への所定のレベルの電力供給を停止したと
きに、制御信号を生成するように動作する電源とを含
み、前記第１の電源状態は、前記電源が前記外部電源か
ら前記コンピュータ・システムにシステム電力を供給
し、前記外部電源から前記電力管理回路に補助電力を供
給することを特徴とし、前記第２の電源状態は、前記電
源が前記外部電源から前記コンピュータ・システムにシ
ステム電力を供給せず、前記電源が前記外部電源から前
記電力管理回路に補助電力を供給することを特徴とし、
前記第３の電源状態は、前記電源が前記内部電源から前
記コンピュータ・システムにシステム電力を供給し、前
記電力管理回路に補助電力を供給することを特徴とし、
前記通常動作状態は、前記電源が前記第１の電源状態に
なっていることを特徴とし、前記サスペンド状態は、電
源が前記第１の電源状態に変化した後にＣＰＵ上でのコ
ードの実行がレジュームできるように、ＣＰＵ上で実行
されるコードが可逆的に中断されることを特徴とし、前
記電源が前記制御信号を活動化したことに応答して、前
記コードが、前記コンピュータ・システムを前記通常動
作状態から前記サスペンド状態に変化させるサスペンド
・ルーチンを実行することを特徴とする、コンピュータ
・システム。 （２８）前記コードが、電力管理状態の遷移を実現し、
前記制御信号の状態を監視することを特徴とするＢＩＯ
Ｓコードであって、前記電源が前記制御信号を活動化し
たことに応答して、前記ＢＩＯＳコードが、ＣＰＵ上の
他のコードの実行を中断し、前記サスペンド・ルーチン
を実行できることを特徴とする、上記（２７）に記載の
コンピュータ・システム。 （２９）前記コードが、電力管理状態の遷移を制御する
ことを特徴とするオペレーティング・システム・コード
であって、前記電源が前記制御信号を活動化したことに
応答して、前記オペレーティング・システム・コード
が、ＣＰＵ上の他のコードの実行を中断し、前記サスペ
ンド・ルーチンを呼び出せることを特徴とする、上記
（２７）に記載のコンピュータ・システム。 （３０）前記通常動作状態から前記サスペンド状態への
前記変更の間、前記電源が第３の電源状態になってお
り、前記変更後、前記電源内の電力管理回路により前記
電源が第４の電源状態に遷移し、前記第４の電源状態
は、前記電源が前記内部電源または前記外部電源から前
記コンピュータ・システムにシステム電力を供給せず、
前記電源が前記内部電源または前記外部電源から前記電
力管理回路に補助電力を供給しないことを特徴とする、
上記（２７）に記載のコンピュータ・システム。 （３１）前記電源に前記所定のレベルの電力を供給する
前記外部電源の復旧に応答して、前記電源が、前記第４
の電源状態から前記第２の電源状態に遷移するように動
作し、前記電力管理回路は、電源が第４の電源状態から
第２の電源状態に遷移したことに応答して、前記電源を
第２の電源状態から第１の電源状態に遷移させることを
さらに特徴とする、上記（３０）に記載のコンピュータ
・システム。 （３２）前記電源が第１の電源状態に遷移した後、前記
ＣＰＵが、前記システムを前記サスペンド状態から通常
動作状態にレジュームするコードを実行するように動作
することを特徴とする、上記（３１）に記載のコンピュ
ータ・システム。 （３３）前記電源は、前記外部電源が前記所定のレベル
の電力を供給しないことに応答して、前記電源を前記第
１の電源状態から前記第３の電源状態に遷移させること
をさらに特徴とする、上記（２７）に記載のコンピュー
タ・システム。 （３４）前記電源は、外部電源から前記コンピュータ・
システムにシステム電力を供給し、前記外部電源から前
記電力管理回路に前記補助電力を選択的に供給するため
の回路を含む主電源を含み、前記内部電源が、前記主電
源に結合され、前記制御信号を生成するように動作する
無停電電源装置であることを特徴とする、上記（２７）
に記載のコンピュータ・システム。 （３５）前記電力管理回路が電力管理プロセッサを含む
ことを特徴とする、上記（２７）に記載のコンピュータ
・システム。 （３６）前記ＣＰＵおよび前記電力管理回路と回路連絡
状態になっており、高電力使用状態と低電力使用状態か
ら選択した１つの状態で動作可能な周辺装置であって、
前記周辺装置が前記電力管理回路に応答して前記高電力
使用状態と前記低電力使用状態との間を変化する周辺装
置をさらに含み、前記コンピュータ・システムが第３の
電力管理状態である待機状態でさらに動作可能であっ
て、前記待機状態は、前記電源が前記第１の電源状態に
なっていて、前記周辺装置が前記低電力使用状態になっ
ていることを特徴とし、前記電源は、前記システムが前
記待機状態になっていて、前記外部電源が前記電源への
前記所定のレベルの電力供給を停止したときに、前記制
御信号を生成するようにさらに動作し、前記コードは、
前記待機状態の間に、前記電源が前記制御信号を活動化
したことに応答して、前記コードが、前記コンピュータ
・システムを前記サスペンド状態に変化させる前記サス
ペンド・ルーチンを実行することを特徴とする、上記
（２７）に記載のコンピュータ・システム。
【図面の簡単な説明】
【図１】本発明を実施するパーソナル・コンピュータの
斜視図である。
【図２】シャシ、カバー、電気機械式直接アクセス記憶
装置、プレーナ・ボードを含む図１のパーソナル・コン
ピュータの所与の要素の分解斜視図であり、これらの要
素間の所与の関係を示す図である。
【図３】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図４】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図５】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図６】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図７】通常、待機、サスペンド、オフという４通りの
システム状態を示す、本発明のコンピュータ・システム
の状態図である。
【図８】電源の関連部分を示すブロック図である。
【図９】本発明による別の電源の関連部分を示すブロッ
ク図である。
【図１０】他の図への各種インタフェースを示す、本発
明の電力管理回路の電気概略図である。
【図１１】他の図への各種インタフェースを示す、本発
明の電力管理回路の電気概略図である。
【図１２】他の図への各種インタフェースを示す、本発
明の電力管理回路の電気概略図である。
【図１３】本発明の電力管理プロセッサにより維持され
るスイッチ状態の１つを示す状態図である。
【図１４】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１５】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１６】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１７】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１８】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１９】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２０】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２１】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２２】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２３】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２４】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２５】本発明のＳＭＩルーチンの詳細を示す流れ図
である。
【符号の説明】
１０ マイクロコンピュータ・システム １１ ディスプレイ・モニタ １２ キーボード １３ マウス １４ プリンタまたはプロッタ ２１ 電源ボタン ２３ 電源／フィードバックＬＥＤ ２７ フロッピー・ディスク・ドライブ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年７月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明を実施するパーソナル・コンピュータの
斜視図である。
【図２】シャシ、カバー、電気機械式直接アクセス記憶
装置、プレーナ・ボードを含む図１のパーソナル・コン
ピュータの所与の要素の分解斜視図であり、これらの要
素間の所与の関係を示す図である。
【図３】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図４】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図５】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図６】図１および図２のパーソナル・コンピュータの
所与の構成要素のブロック図である。
【図７】通常、待機、サスペンド、オフという４通りの
システム状態を示す、本発明のコンピュータ・システム
の状態図である。
【図８】電源の関連部分を示すブロック図である。
【図９】本発明による別の電源の関連部分を示すブロッ
ク図である。
【図１０】他の図への各種インタフェースを示す、本発
明の電力管理回路の電気概略図である。
【図１１】他の図への各種インタフェースを示す、本発
明の電力管理回路の電気概略図である。
【図１２】他の図への各種インタフェースを示す、本発
明の電力管理回路の電気概略図である。
【図１３】本発明の電力管理プロセッサにより維持され
るスイッチ状態の１つを示す状態図である。
【図１４】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１５】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１６】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１７】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１８】本発明のブートアップ・ルーチンの詳細を示
す流れ図である。
【図１９】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２０】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２１】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２２】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２３】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２４】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２５】本発明のサスペンド・ルーチンの詳細を示す
流れ図である。
【図２６】本発明のＳＭＩルーチンの詳細を示す流れ図
である。
【符号の説明】 １０ マイクロコンピュータ・システム １１ ディスプレイ・モニタ １２ キーボード １３ マウス １４ プリンタまたはプロッタ ２１ 電源ボタン ２３ 電源／フィードバックＬＥＤ ２７ フロッピー・ディスク・ドライブ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・アルフレッド・ヒーニー アメリカ合衆国27713 ノースカロライナ 州ダーラム プラシド・コート ７ (72)発明者 デュエーン・エドワード・ノリス アメリカ合衆国27613 ノースカロライナ 州レイリー リバー・オーク・ターン 3125−23 (72)発明者 ポール・ハリソン・ベンソン・ザフォース アメリカ合衆国27613 ノースカロライナ 州レイリー コーブルストーン・コート 3300

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】少なくとも２通りの電力管理状態、すなわ
    ち、コンピュータ・システムによってコードが正常に実
    行される通常動作状態とサスペンド状態とで動作可能な
    コンピュータ・システムにおいて、このシステムが、 （ａ）前記コードを実行可能なＣＰＵと、 （ｂ）前記ＣＰＵと回路連絡状態になっており、制御信
    号に応答して前記通常動作状態と前記サスペンド状態と
    の間で前記コンピュータ・システムの状態を選択的に変
    更するための電力管理回路と、 （ｃ）前記ＣＰＵおよび前記電力管理回路と回路連絡状
    態になっており、前記電力管理回路に応答して外部電源
    から前記コンピュータ・システムに選択的にシステム電
    力を供給するための回路を含み、第１の電源状態と第２
    の電源状態と第３の電源状態とを有することを特徴と
    し、前記電力管理回路に補助電力を供給するための回路
    を有することをさらに特徴とする電源であって、前記電
    源は、内部電源から前記コンピュータ・システムにシス
    テム電力を供給し、前記電力管理回路に補助電力を供給
    するための回路をさらに含み、前記電源は、前記システ
    ムが前記通常動作状態になっていて、前記外部電源が前
    記電源への所定のレベルの電力供給を停止したときに、
    前記電力管理回路に前記制御信号を生成するように動作
    する電源とを含み、 前記第１の電源状態は、前記電源が前記外部電源から前
    記コンピュータ・システムにシステム電力を供給し、前
    記外部電源から前記電力管理回路に補助電力を供給する
    ことを特徴とし、 前記第２の電源状態は、前記電源が前記外部電源から前
    記コンピュータ・システムにシステム電力を供給せず、
    前記電源が前記外部電源から前記電力管理回路に補助電
    力を供給することを特徴とし、 前記第３の電源状態は、前記電源が前記内部電源から前
    記コンピュータ・システムにシステム電力を供給し、前
    記電力管理回路に補助電力を供給することを特徴とし、 前記通常動作状態は、前記電源が前記第１の電源状態に
    なっていることを特徴とし、 前記サスペンド状態は、電源が前記第１の電源状態に変
    化した後にＣＰＵ上でのコードの実行がレジュームでき
    るように、ＣＰＵ上で実行されるコードが可逆的に中断
    されることを特徴とし、 前記電源管理回路は、前記通常動作状態の間に、前記電
    源が前記制御信号を活動化したことに応答して、前記電
    力管理回路により前記コンピュータ・システムが前記サ
    スペンド状態に変化することを特徴とする、コンピュー
    タ・システム。
  2. 【請求項２】前記電源が前記制御信号を活動化したこと
    に応答して、前記電力管理回路が、通常動作状態からサ
    スペンド状態にシステムを変更するためにＢＩＯＳコー
    ドによって実行されるサスペンド・ルーチンを開始する
    ことを特徴とする、請求項１に記載のコンピュータ・シ
    ステム。
  3. 【請求項３】前記通常動作状態から前記サスペンド状態
    への前記変更の間、前記電源が第３の電源状態になって
    おり、前記変更後、前記電源内の電力管理回路により前
    記電源が第４の電源状態に遷移し、前記第４の電源状態
    は、前記電源が前記内部電源または前記外部電源から前
    記コンピュータ・システムにシステム電力を供給せず、
    前記電源が前記内部電源または前記外部電源から前記電
    力管理回路に補助電力を供給しないことを特徴とする、
    請求項１に記載のコンピュータ・システム。
  4. 【請求項４】前記電源に前記所定のレベルの電力を供給
    する前記外部電源の復旧に応答して、前記電源が、前記
    第４の電源状態から前記第２の電源状態に遷移するよう
    に動作し、 前記電力管理回路は、電源が第４の電源状態から第２の
    電源状態に遷移したことに応答して、前記電源を第２の
    電源状態から第１の電源状態に遷移させることをさらに
    特徴とする、請求項３に記載のコンピュータ・システ
    ム。
  5. 【請求項５】前記電源が第１の電源状態に遷移した後、
    前記ＣＰＵが、前記システムを前記サスペンド状態から
    通常動作状態にレジュームするコードを実行するように
    動作することを特徴とする、請求項４に記載のコンピュ
    ータ・システム。
  6. 【請求項６】前記電源は、前記外部電源が前記所定のレ
    ベルの電力を供給しないことに応答して、前記電源を前
    記第１の電源状態から前記第３の電源状態に遷移させる
    ことをさらに特徴とする、請求項１に記載のコンピュー
    タ・システム。
  7. 【請求項７】前記電源は、外部電源から前記コンピュー
    タ・システムにシステム電力を供給し、前記外部電源か
    ら前記電力管理回路に前記補助電力を選択的に供給する
    ための回路を含む主電源を含み、前記内部電源が、前記
    主電源に結合され、前記制御信号を生成するように動作
    する無停電電源装置であることを特徴とする、請求項１
    に記載のコンピュータ・システム。
  8. 【請求項８】前記電力管理回路が電力管理プロセッサを
    含むことを特徴とする、請求項１に記載のコンピュータ
    ・システム。
  9. 【請求項９】前記ＣＰＵおよび前記電力管理回路と回路
    連絡状態になっており、高電力使用状態と低電力使用状
    態から選択した１つの状態で動作可能な周辺装置であっ
    て、前記周辺装置が前記電力管理回路に応答して前記高
    電力使用状態と前記低電力使用状態との間を変化する周
    辺装置をさらに含み、 前記コンピュータ・システムが第３の電力管理状態であ
    る待機状態でさらに動作可能であって、前記待機状態
    は、前記電源が前記第１の電源状態になっていて、前記
    周辺装置が前記低電力使用状態になっていることを特徴
    とし、 前記電源は、前記システムが前記待機状態になってい
    て、前記外部電源が前記電源への前記所定のレベルの電
    力供給を停止したときに、前記電力管理回路に前記制御
    信号を生成するようにさらに動作し、 前記電力管理回路は、前記待機状態の間に、前記電源が
    前記制御信号を活動化したことに応答して、前記電力管
    理回路により前記コンピュータ・システムが前記サスペ
    ンド状態に変化することを特徴とする、請求項１に記載
    のコンピュータ・システム。
  10. 【請求項１０】前記外部電源が交流コンセントであり、
    前記コンセントにおける交流電圧低下または停電により
    前記外部電源が前記電源への前記所定のレベルの電力供
    給を停止することを特徴とする、請求項１に記載のコン
    ピュータ・システム。
  11. 【請求項１１】前記電源が前記制御信号を活動化したこ
    とに応答して、前記電力管理回路が、ＣＰＵに対してＳ
    ＭＩを生成し、ＣＰＵがサスペンド・ルーチンに制御権
    を移転できるようにすることにより、ＣＰＵ上でのコー
    ドの実行を中断するように動作することを特徴とする、
    請求項１に記載のコンピュータ・システム。
  12. 【請求項１２】少なくとも２通りの電力管理状態、すな
    わち、前記コンピュータ・システムによってコードが正
    常に実行される通常動作状態と、前記コンピュータ・シ
    ステムによるコードの実行が中断されるサスペンド状態
    とで動作可能なコンピュータ・システムにおいて、この
    システムが、 （ａ）前記コードを実行可能なＣＰＵと、 （ｂ）前記ＣＰＵと回路連絡状態になっており、制御信
    号に応答して前記通常動作状態と前記サスペンド状態と
    の間で前記コンピュータ・システムの状態を選択的に変
    更するための電力管理回路と、 （ｃ）前記ＣＰＵおよび前記電力管理回路と回路連絡状
    態になっており、前記電力管理回路に応答して外部電源
    から前記コンピュータ・システムに選択的にシステム電
    力を供給するための回路を含み、前記電力管理回路に補
    助電力を供給するための回路を有することを特徴とする
    電源であって、前記電源は、内部電源から前記コンピュ
    ータ・システムにシステム電力を供給し、前記電力管理
    回路に補助電力を供給するための回路をさらに含み、前
    記電源は、前記システムが前記通常動作状態になってい
    て、前記外部電源が前記電源への所定のレベルの電力供
    給を停止したときに、前記電力管理回路に制御信号を生
    成するように動作する電源と、 （ｄ）前記ＣＰＵと回路連絡状態になっている不揮発性
    記憶装置と、 （ｅ）前記ＣＰＵと回路連絡状態になっており、メモリ
    ・データを格納するための揮発性メモリと、 （ｆ）前記ＣＰＵと回路連絡状態になっており、レジス
    タ・データを格納するための揮発性レジスタとを含み、 前記電源管理回路は、前記通常動作状態の間に、前記電
    源が前記制御信号を活動化したことに応答して、前記電
    力管理回路により前記コンピュータ・システムが前記サ
    スペンド状態に変化することを特徴とし、 前記通常動作状態から前記サスペンド状態への前記変化
    が、前記揮発性メモリから前記不揮発性記憶装置へのメ
    モリ・データの転送と、揮発性レジスタから前記不揮発
    性記憶装置へのレジスタ・データの転送とを含むことを
    特徴とする、コンピュータ・システム。
  13. 【請求項１３】前記電源が、第１の電源状態と第２の電
    源状態と第３の電源状態とを有することをさらに特徴と
    し、 前記第１の電源状態は、前記電源が前記外部電源から前
    記コンピュータ・システムにシステム電力を供給し、前
    記外部電源から前記電力管理回路に補助電力を供給する
    ことを特徴とし、 前記第２の電源状態は、前記電源が前記外部電源から前
    記コンピュータ・システムにシステム電力を供給せず、
    前記電源が前記外部電源から前記電力管理回路に補助電
    力を供給することを特徴とし、 前記第３の電源状態は、前記電源が前記内部電源から前
    記コンピュータ・システムにシステム電力を供給し、前
    記電力管理回路に補助電力を供給することを特徴とす
    る、請求項１２に記載のコンピュータ・システム。
  14. 【請求項１４】前記通常動作状態は、前記電源が前記第
    １の電源状態になっていることを特徴とし、 前記サスペンド状態は、電源が前記第１の電源状態に変
    化した後にＣＰＵ上でのコードの実行がレジュームでき
    るように、ＣＰＵ上で実行されるコードが可逆的に中断
    されることを特徴とする、請求項１３に記載のコンピュ
    ータ・システム。
  15. 【請求項１５】前記通常動作状態は、前記電源が前記第
    １の電源状態になっていることを特徴とし、 前記サスペンド状態は、レジスタ・データとメモリ・デ
    ータが不揮発性記憶装置上に格納されることを特徴とす
    る、請求項１３に記載のコンピュータ・システム。
  16. 【請求項１６】前記通常動作状態から前記サスペンド状
    態への前記変更の間、前記電源が第３の電源状態になっ
    ており、前記変更後、前記電源内の電力管理回路により
    前記電源が第４の電源状態に遷移し、前記第４の電源状
    態は、前記電源が前記内部電源または前記外部電源から
    前記コンピュータ・システムにシステム電力を供給せ
    ず、前記電源が前記内部電源または前記外部電源から前
    記電力管理回路に補助電力を供給しないことを特徴とす
    る、請求項１３に記載のコンピュータ・システム。
  17. 【請求項１７】前記電源に前記所定のレベルの電力を供
    給する前記外部電源の復旧に応答して、前記電源が、前
    記第４の電源状態から前記第２の電源状態に遷移するよ
    うに動作し、 前記電力管理回路は、電源が第４の電源状態から第２の
    電源状態に遷移したことに応答して、前記電源を第２の
    電源状態から第１の電源状態に遷移させることをさらに
    特徴とする、請求項１６に記載のコンピュータ・システ
    ム。
  18. 【請求項１８】前記電源が第１の電源状態に遷移した
    後、前記ＣＰＵが、前記システムを前記サスペンド状態
    から通常動作状態にレジュームするコードを実行するよ
    うに動作することを特徴とする、請求項１７に記載のコ
    ンピュータ・システム。
  19. 【請求項１９】前記ＣＰＵおよび前記電力管理回路と回
    路連絡状態になっており、高電力使用状態と低電力使用
    状態から選択した１つの状態で動作可能な周辺装置であ
    って、前記周辺装置が前記電力管理回路に応答して前記
    高電力使用状態と前記低電力使用状態との間を変化する
    周辺装置をさらに含み、 前記コンピュータ・システムが第３の電力管理状態であ
    る待機状態でさらに動作可能であって、前記待機状態
    は、前記電源が前記第１の電源状態になっていて、前記
    周辺装置が前記低電力使用状態になっていることを特徴
    とし、 前記電源は、前記システムが前記待機状態になってい
    て、前記外部電源が前記電源への前記所定のレベルの電
    力供給を停止したときに、前記電力管理回路に前記制御
    信号を生成するようにさらに動作し、 前記電力管理回路は、前記待機状態の間に、前記電源が
    前記制御信号を活動化したことに応答して、前記電力管
    理回路により前記コンピュータ・システムが前記サスペ
    ンド状態に変化することを特徴とする、請求項１２に記
    載のコンピュータ・システム。
  20. 【請求項２０】前記電源は、前記外部電源が前記所定の
    レベルの電力を供給しないことに応答して、前記電源を
    前記第１の電源状態から前記第３の電源状態に遷移させ
    ることをさらに特徴とする、請求項１２に記載のコンピ
    ュータ・システム。
  21. 【請求項２１】前記電源は、外部電源から前記コンピュ
    ータ・システムにシステム電力を供給し、前記外部電源
    から前記電力管理回路に前記補助電力を選択的に供給す
    るための回路を含む主電源を含み、前記内部電源が、前
    記主電源に結合され、前記制御信号を生成するように動
    作する無停電電源装置であることを特徴とする、請求項
    １２に記載のコンピュータ・システム。
  22. 【請求項２２】前記不揮発性記憶装置が固定ディスク記
    憶装置を含むことを特徴とする、請求項１２に記載のコ
    ンピュータ・システム。
  23. 【請求項２３】前記電力管理回路が電力管理プロセッサ
    を含むことを特徴とする、請求項１２に記載のコンピュ
    ータ・システム。
  24. 【請求項２４】前記外部電源が交流コンセントであり、
    前記コンセントにおける交流電圧低下または停電により
    前記外部電源が前記電源への前記所定のレベルの電力供
    給を停止することを特徴とする、請求項１２に記載のコ
    ンピュータ・システム。
  25. 【請求項２５】前記電源が前記制御信号を活動化したこ
    とに応答して、前記電力管理回路が、ＣＰＵに対してＳ
    ＭＩを生成し、ＣＰＵがサスペンド・ルーチンに制御権
    を移転できるようにすることにより、ＣＰＵ上でのコー
    ドの実行を中断するように動作することを特徴とする、
    請求項１２に記載のコンピュータ・システム。
  26. 【請求項２６】前記電源が前記制御信号を活動化したこ
    とに応答して、前記電力管理回路が、通常動作状態から
    サスペンド状態にシステムを変更するためにＢＩＯＳコ
    ードによって実行されるサスペンド・ルーチンを開始す
    ることを特徴とする、請求項１２に記載のコンピュータ
    ・システム。
  27. 【請求項２７】少なくとも２通りの電力管理状態、すな
    わち、通常動作状態とサスペンド状態とで動作可能なコ
    ンピュータ・システムにおいて、このシステムが、 （ａ）コードを実行可能なＣＰＵと、 （ｂ）前記ＣＰＵと回路連絡状態になっており、サスペ
    ンド事象に応答して前記通常動作状態と前記サスペンド
    状態との間で前記コンピュータ・システムの状態を選択
    的に変更するための電力管理回路と、 （ｃ）前記ＣＰＵおよび前記電力管理回路と回路連絡状
    態になっており、前記電力管理回路に応答して外部電源
    から前記コンピュータ・システムに選択的にシステム電
    力を供給するための回路を含み、第１の電源状態と第２
    の電源状態と第３の電源状態とを有することを特徴と
    し、前記電力管理回路に補助電力を供給するための回路
    を有することをさらに特徴とする電源であって、前記電
    源は、内部電源から前記コンピュータ・システムにシス
    テム電力を供給し、前記電力管理回路に補助電力を供給
    するための回路をさらに含み、前記電源は、前記システ
    ムが前記通常動作状態になっていて、前記外部電源が前
    記電源への所定のレベルの電力供給を停止したときに、
    制御信号を生成するように動作する電源とを含み、 前記第１の電源状態は、前記電源が前記外部電源から前
    記コンピュータ・システムにシステム電力を供給し、前
    記外部電源から前記電力管理回路に補助電力を供給する
    ことを特徴とし、 前記第２の電源状態は、前記電源が前記外部電源から前
    記コンピュータ・システムにシステム電力を供給せず、
    前記電源が前記外部電源から前記電力管理回路に補助電
    力を供給することを特徴とし、 前記第３の電源状態は、前記電源が前記内部電源から前
    記コンピュータ・システムにシステム電力を供給し、前
    記電力管理回路に補助電力を供給することを特徴とし、 前記通常動作状態は、前記電源が前記第１の電源状態に
    なっていることを特徴とし、 前記サスペンド状態は、電源が前記第１の電源状態に変
    化した後にＣＰＵ上でのコードの実行がレジュームでき
    るように、ＣＰＵ上で実行されるコードが可逆的に中断
    されることを特徴とし、 前記電源が前記制御信号を活動化したことに応答して、
    前記コードが、前記コンピュータ・システムを前記通常
    動作状態から前記サスペンド状態に変化させるサスペン
    ド・ルーチンを実行することを特徴とする、コンピュー
    タ・システム。
  28. 【請求項２８】前記コードが、電力管理状態の遷移を実
    現し、前記制御信号の状態を監視することを特徴とする
    ＢＩＯＳコードであって、前記電源が前記制御信号を活
    動化したことに応答して、前記ＢＩＯＳコードが、ＣＰ
    Ｕ上の他のコードの実行を中断し、前記サスペンド・ル
    ーチンを実行できることを特徴とする、請求項２７に記
    載のコンピュータ・システム。
  29. 【請求項２９】前記コードが、電力管理状態の遷移を制
    御することを特徴とするオペレーティング・システム・
    コードであって、前記電源が前記制御信号を活動化した
    ことに応答して、前記オペレーティング・システム・コ
    ードが、ＣＰＵ上の他のコードの実行を中断し、前記サ
    スペンド・ルーチンを呼び出せることを特徴とする、請
    求項２７に記載のコンピュータ・システム。
  30. 【請求項３０】前記通常動作状態から前記サスペンド状
    態への前記変更の間、前記電源が第３の電源状態になっ
    ており、前記変更後、前記電源内の電力管理回路により
    前記電源が第４の電源状態に遷移し、前記第４の電源状
    態は、前記電源が前記内部電源または前記外部電源から
    前記コンピュータ・システムにシステム電力を供給せ
    ず、前記電源が前記内部電源または前記外部電源から前
    記電力管理回路に補助電力を供給しないことを特徴とす
    る、請求項２７に記載のコンピュータ・システム。
  31. 【請求項３１】前記電源に前記所定のレベルの電力を供
    給する前記外部電源の復旧に応答して、前記電源が、前
    記第４の電源状態から前記第２の電源状態に遷移するよ
    うに動作し、 前記電力管理回路は、電源が第４の電源状態から第２の
    電源状態に遷移したことに応答して、前記電源を第２の
    電源状態から第１の電源状態に遷移させることをさらに
    特徴とする、請求項３０に記載のコンピュータ・システ
    ム。
  32. 【請求項３２】前記電源が第１の電源状態に遷移した
    後、前記ＣＰＵが、前記システムを前記サスペンド状態
    から通常動作状態にレジュームするコードを実行するよ
    うに動作することを特徴とする、請求項３１に記載のコ
    ンピュータ・システム。
  33. 【請求項３３】前記電源は、前記外部電源が前記所定の
    レベルの電力を供給しないことに応答して、前記電源を
    前記第１の電源状態から前記第３の電源状態に遷移させ
    ることをさらに特徴とする、請求項２７に記載のコンピ
    ュータ・システム。
  34. 【請求項３４】前記電源は、外部電源から前記コンピュ
    ータ・システムにシステム電力を供給し、前記外部電源
    から前記電力管理回路に前記補助電力を選択的に供給す
    るための回路を含む主電源を含み、前記内部電源が、前
    記主電源に結合され、前記制御信号を生成するように動
    作する無停電電源装置であることを特徴とする、請求項
    ２７に記載のコンピュータ・システム。
  35. 【請求項３５】前記電力管理回路が電力管理プロセッサ
    を含むことを特徴とする、請求項２７に記載のコンピュ
    ータ・システム。
  36. 【請求項３６】前記ＣＰＵおよび前記電力管理回路と回
    路連絡状態になっており、高電力使用状態と低電力使用
    状態から選択した１つの状態で動作可能な周辺装置であ
    って、前記周辺装置が前記電力管理回路に応答して前記
    高電力使用状態と前記低電力使用状態との間を変化する
    周辺装置をさらに含み、 前記コンピュータ・システムが第３の電力管理状態であ
    る待機状態でさらに動作可能であって、前記待機状態
    は、前記電源が前記第１の電源状態になっていて、前記
    周辺装置が前記低電力使用状態になっていることを特徴
    とし、 前記電源は、前記システムが前記待機状態になってい
    て、前記外部電源が前記電源への前記所定のレベルの電
    力供給を停止したときに、前記制御信号を生成するよう
    にさらに動作し、 前記コードは、前記待機状態の間に、前記電源が前記制
    御信号を活動化したことに応答して、前記コードが、前
    記コンピュータ・システムを前記サスペンド状態に変化
    させる前記サスペンド・ルーチンを実行することを特徴
    とする、請求項２７に記載のコンピュータ・システム。
JP10595797A 1996-04-29 1997-04-23 コンピュータ・システム Expired - Lifetime JP3463186B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/639638 1996-04-29
US08/639,638 US5765001A (en) 1996-04-29 1996-04-29 Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level

Publications (2)

Publication Number Publication Date
JPH1039962A true JPH1039962A (ja) 1998-02-13
JP3463186B2 JP3463186B2 (ja) 2003-11-05

Family

ID=24564946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10595797A Expired - Lifetime JP3463186B2 (ja) 1996-04-29 1997-04-23 コンピュータ・システム

Country Status (5)

Country Link
US (1) US5765001A (ja)
EP (2) EP0805386B1 (ja)
JP (1) JP3463186B2 (ja)
KR (1) KR100288664B1 (ja)
DE (1) DE69738880D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6938175B2 (en) 2000-11-18 2005-08-30 Samsung Electronics Co., Ltd. Computer system and method of controlling standby mode thereof
US7295197B2 (en) 1999-03-24 2007-11-13 Canon Kabushiki Kaisha Flat-panel display apparatus and its control method
JP4605965B2 (ja) * 1999-09-20 2011-01-05 パナソニック株式会社 管理装置

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3477689B2 (ja) * 1995-12-07 2003-12-10 株式会社日立製作所 磁気ディスク制御装置
JP3852716B2 (ja) * 1996-12-03 2006-12-06 富士通株式会社 無停電電源装置
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
KR100265704B1 (ko) 1997-10-17 2000-09-15 윤종용 케이블 매니저 시스템 및 그것을 구비하는 컴퓨터
US6269450B1 (en) * 1998-03-20 2001-07-31 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Computer monitoring device
US6476800B2 (en) * 1998-03-23 2002-11-05 International Business Machines Corporation Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power
TW374870B (en) * 1998-08-26 1999-11-21 Asustek Comp Inc UPS method of suspending, resuming and turning on computers
JP2000132259A (ja) * 1998-10-27 2000-05-12 Fujitsu Ltd 電子機器及び電子機器の制御回路並びに電子機器の制御方法
DE19857436A1 (de) * 1998-12-12 2000-06-21 Kuka Roboter Gmbh Verfahren zum Behandeln des Spannungsabfalls in der Steuerung eines Roboters und zum Wiederanfahren eines Roboters nach Spannungsabfall
US6374145B1 (en) * 1998-12-14 2002-04-16 Mark Lignoul Proximity sensor for screen saver and password delay
US6389556B1 (en) * 1999-01-21 2002-05-14 Advanced Micro Devices, Inc. Mechanism to prevent data loss in case of a power failure while a PC is in suspend to RAM state
US6535996B1 (en) * 1999-10-07 2003-03-18 International Business Machines Corporation Method and apparatus for protecting user data during power failures in a data processing system
US6438429B1 (en) * 1999-12-03 2002-08-20 3Com Corporation Sensing auxiliary power in various peripheral component interconnect environments
US6601181B1 (en) 1999-12-14 2003-07-29 Gateway, Inc. Uninterruptible power supply apparatus and method
US7411631B1 (en) * 2000-05-31 2008-08-12 Intel Corporation Power management for processor-based appliances
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7107480B1 (en) * 2000-12-22 2006-09-12 Simpletech, Inc. System and method for preventing data corruption in solid-state memory devices after a power failure
AU2002250356A1 (en) * 2001-03-14 2002-09-24 Mercury Computer Systems, Inc. Wireless communications methods and systems for long-code and other spread spectrum waveform processing
US6408396B1 (en) * 2001-05-04 2002-06-18 Intel Corporation Method and apparatus for supporting wake-on voice and wake-on MIC technology
KR100424484B1 (ko) * 2001-07-05 2004-03-24 엘지전자 주식회사 중앙 처리 장치용 전원 공급기
US6677777B2 (en) 2001-07-23 2004-01-13 Tilo Dongowski Short circuit generator for testing power supplies
DE10148159A1 (de) * 2001-09-28 2003-04-24 Siemens Ag Verfahren zur zeitweiligen Unterbrechung eines Rechnersystems
US7114086B2 (en) * 2002-01-04 2006-09-26 Ati Technologies, Inc. System for reduced power consumption by monitoring instruction buffer and method thereof
US6901298B1 (en) * 2002-09-30 2005-05-31 Rockwell Automation Technologies, Inc. Saving and restoring controller state and context in an open operating system
US7131011B2 (en) 2002-10-30 2006-10-31 Microsoft Corporation System and method for preserving state data of a personal computer in a standby state in the event of an AC power failure
DE10257444A1 (de) * 2002-12-09 2004-07-15 Fujitsu Siemens Computers Gmbh Verfahren zur Sicherung von Daten
JP2004272562A (ja) * 2003-03-07 2004-09-30 Orion Denki Kk 電気機器
TWI226541B (en) * 2003-04-09 2005-01-11 Asustek Comp Inc Method preventing user's data stored in PDA from losing and device thereof
TW591372B (en) * 2003-05-15 2004-06-11 High Tech Comp Corp Power control method of portable electronic device, portable electronic device and electronic system
US20040250147A1 (en) * 2003-06-03 2004-12-09 Christopher Chang Uninterrupted system operation
US20050044437A1 (en) * 2003-08-19 2005-02-24 Dunstan Robert A. Power conservation in the absence of AC power
US8250406B2 (en) * 2003-08-19 2012-08-21 Intel Corporation Operational state preservation in the absence of AC power
CN1327344C (zh) 2003-08-19 2007-07-18 英特尔公司 无交流电源时保存和恢复工作状态的基本输入/输出***
DE102004032237A1 (de) * 2004-07-02 2006-01-26 Infineon Technologies Ag Konfiguration von Bauelementen bei einem Übergang von einem Niedrigleistungs-Betriebsmodus in einen Normalleistungs-Betriebsmodus
US20060143485A1 (en) * 2004-12-28 2006-06-29 Alon Naveh Techniques to manage power for a mobile device
US7664970B2 (en) 2005-12-30 2010-02-16 Intel Corporation Method and apparatus for a zero voltage processor sleep state
ITSV20040035A1 (it) * 2004-09-29 2004-12-29 Alstom Ferroviaria Spa Circuito di controllo dell'alimentazione di circuiti elettronici in particolare di circuiti elettronici di elaborazione ed in special modo di circuiti di elaborazione aventi una struttura del tipo con architettura due su due
US7418604B2 (en) * 2004-12-22 2008-08-26 Hewlett-Packard Development Company, L.P. System and method for powering on after verifying proper operation of a charge pump and voltage regulator
KR100736748B1 (ko) * 2005-09-14 2007-07-09 삼성전자주식회사 컴퓨터 및 그 제어방법
US7536570B2 (en) 2006-10-02 2009-05-19 Silicon Laboratories Inc. Microcontroller unit (MCU) with suspend mode
SG143095A1 (en) * 2006-11-30 2008-06-27 Silicon Lab Inc Microcontroller unit (mcu) with suspend mode
US7495875B2 (en) * 2007-06-05 2009-02-24 Fsp Technology Inc. Power abnormal protection circuit
KR20090044872A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 휴대용 컴퓨터 및 휴대용 컴퓨터의 절전모드 제어방법
US8823518B2 (en) 2008-12-08 2014-09-02 Motorola Solutions, Inc. Method of sensor cluster processing for a communication device
WO2011011015A1 (en) 2009-07-24 2011-01-27 Hewlett-Packard Development Company, L.P. Power supply having low quiescent consumption
KR101310968B1 (ko) * 2009-12-18 2013-09-23 한국전자통신연구원 대기 전력 제어 장치 및 제어 방법
US8959376B2 (en) 2010-06-23 2015-02-17 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Sharing power between two or more power sharing servers
GB2554940B (en) 2016-10-14 2020-03-04 Imagination Tech Ltd Out-of-bounds recovery circuit
US11640252B2 (en) * 2021-03-18 2023-05-02 Western Digital Technologies, Inc. Idle-power mitigation circuit

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600990A (en) * 1983-05-16 1986-07-15 Data General Corporation Apparatus for suspending a reserve operation in a disk drive
JPS61141056A (ja) * 1984-12-14 1986-06-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 揮発性メモリの間欠エラ−検出方法
US5210685A (en) * 1985-03-08 1993-05-11 Westinghouse Electric Corp. Uninterruptible power supply system and load transfer static switch for such a system
US4763333A (en) * 1986-08-08 1988-08-09 Universal Vectors Corporation Work-saving system for preventing loss in a computer due to power interruption
US5216357A (en) * 1987-04-10 1993-06-01 Schlumberger Industries, Inc. Real time solid state register having battery backup
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5317752A (en) * 1989-12-22 1994-05-31 Tandem Computers Incorporated Fault-tolerant computer system with auto-restart after power-fall
US5327553A (en) * 1989-12-22 1994-07-05 Tandem Computers Incorporated Fault-tolerant computer system with /CONFIG filesystem
US5070251A (en) * 1990-05-25 1991-12-03 General Signal Corporation Computer controlled standby power supply system
US5551033A (en) * 1991-05-17 1996-08-27 Zenith Data Systems Corporation Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program
JPH06236284A (ja) * 1991-10-21 1994-08-23 Intel Corp コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム
US5423045A (en) * 1992-04-15 1995-06-06 International Business Machines Corporation System for distributed power management in portable computers
US5341503A (en) * 1992-04-16 1994-08-23 International Business Machines Corporation Battery operated computer having improved battery gauge and system for measuring battery charge
JP2880863B2 (ja) * 1992-10-29 1999-04-12 株式会社東芝 サスペンド制御方法およびシステム
US5396637A (en) * 1993-03-02 1995-03-07 Hewlett-Packard Company Data processing system with power-fail protected memory module
US5485623A (en) * 1993-03-10 1996-01-16 Hitachi, Ltd. Information processor having high speed and safety resume system
KR100188087B1 (ko) * 1993-04-21 1999-06-01 김광호 휴대용 정보처리기기의 전원공급 제어장치 및 그의 구동방법
US5513359A (en) 1993-07-23 1996-04-30 International Business Machines Corporation Desktop computer having a single-switch suspend/resume function
DE4340069A1 (de) * 1993-11-24 1995-06-01 Siemens Ag Verfahren zum Sichern von Daten auf dem Plattenspeicher eines Rechners
US5603038A (en) * 1994-09-07 1997-02-11 International Business Machines Corporation Automatic restoration of user options after power loss
US5530879A (en) 1994-09-07 1996-06-25 International Business Machines Corporation Computer system having power management processor for switching power supply from one state to another responsive to a closure of a switch, a detected ring or an expiration of a timer
US5560023A (en) 1994-09-07 1996-09-24 International Business Machines Corporation Automatic backup system for advanced power management
US5630142A (en) * 1994-09-07 1997-05-13 International Business Machines Corporation Multifunction power switch and feedback led for suspend systems
US5511204A (en) 1994-09-07 1996-04-23 International Business Machines Corporation Performing system tasks at power-off using system management interrupt
US5748972A (en) 1996-04-29 1998-05-05 International Business Machines Corporation Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295197B2 (en) 1999-03-24 2007-11-13 Canon Kabushiki Kaisha Flat-panel display apparatus and its control method
JP4605965B2 (ja) * 1999-09-20 2011-01-05 パナソニック株式会社 管理装置
US6938175B2 (en) 2000-11-18 2005-08-30 Samsung Electronics Co., Ltd. Computer system and method of controlling standby mode thereof

Also Published As

Publication number Publication date
DE69738880D1 (de) 2008-09-18
KR970071210A (ko) 1997-11-07
EP1988443A3 (en) 2012-01-04
KR100288664B1 (ko) 2001-05-02
EP1988443A2 (en) 2008-11-05
US5765001A (en) 1998-06-09
EP0805386B1 (en) 2008-08-06
EP1988443B1 (en) 2014-10-15
EP0805386A1 (en) 1997-11-05
JP3463186B2 (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
JP3463186B2 (ja) コンピュータ・システム
JP4028605B2 (ja) Ｓｏｒｍセッションを有するコンピュータ・システム及び方法
JP3193596B2 (ja) 電源切断後のユーザ・オプションの自動リストア
US5758174A (en) Computer system having a plurality of stored system capability states from which to resume
JP3197796B2 (ja) サスペンド・システム用多機能パワー・スイッチとフィードバックｌｅｄ
JP2798356B2 (ja) デスクトップ・コンピュータ・システム、コンピュータ・システムの状態を保存する方法およびコンピュータ・システムの状態を復元する方法
JP3494510B2 (ja) サスペンド・システム用パワー・マネジメント・プロセッサ
JP3341970B2 (ja) コンピュータ・システム
JP3452426B2 (ja) システム管理割込みを使用したパワーオフ時のシステム・タスクの実行
JP3224715B2 (ja) コンピュータ・システムをウェイクさせる低電力リング検出
KR0128275B1 (ko) 컴퓨터 시스템과그의 전력사용 관리방법, 인터럽트 제어기의 베이스 어드레스 상태 확인방법과 씨피유 상태보존 및 복원방법
JP2726004B2 (ja) 保護モードでコードを実行するｃｐｕの状態を保存する方法、ｃｐｕの状態を不揮発性記憶装置から復元する方法、ページ・ディレクトリ・ベース・レジスタのレジスタ値を推定する方法およびページ・ディレクトリ・ベース・レジスタの推定レジスタ値を検証する方法
US6081752A (en) Computer system having power supply primary sense to facilitate performance of tasks at power off
JP2761460B2 (ja) コンピュータ・システム
CA2156540C (en) Automatic backup system for advanced power management (apm)
US5748972A (en) Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level
JPH0887366A (ja) データの損失を防ぐスタンバイ・チェックポイント
EP0749063A2 (en) Method and apparatus for suspend/resume operation in a computer
KR100207884B1 (ko) 컴퓨터 시스템, 코드 실행 제어 방법, 및 컴퓨터 시스템 전력 관리 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term