JP3101296B2 - 半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体記憶装置に係り、特に強誘電体コンデ
ンサを用いた半導体記憶装置に関する。

（従来の技術） 近年電気的に書込・消去が可能な不揮発性メモリに関
する技術が進歩し、様々なメモリ素子が開発されてい
る。その一つに強誘電体メモリがある。

強誘電体メモリは強誘電体を誘電体として用いた強誘
電体コンデンサの分極の向きにより、情報を記憶するも
のであり、たとえば、特開昭63−201998号など詳細が開
示されている。簡単に基本動作を説明する。強誘電体は
分極−電圧特性が第１図に示すようにヒステリシスを有
するものである。したがって一旦分極すると印加電圧を
除去しても分極が残留する（残留分極）。この分極方向
と逆方向で、一定値以上の電界（抗電界）が強誘電体に
印加されるように電圧を印加すると強誘電体の分極方向
は反転する。この強誘電体に分極方向と同方向の電圧を
印加したときは通常の誘電体と同様に容量に相当する電
荷が流入するだけであるが、分極方向と逆方向を印加す
ると強誘電体の分極反転を生じ、同方向の場合に比べ格
段に多い電荷が流入する。したがってこの電荷流入量の
大小をたとえば電圧降下量などで検出すれば強誘電体の
分極方向を判断することができる。すなわち、分極方向
の一方の方向を“1"他方を“0"に対応させることにより
情報を記憶し、読み出すことができる。この情報は前述
の如く強誘電体の印加電圧がなくなっても残留分極とし
て残るため不揮発性のメモリであることがわかる。この
様な強誘電体メモリは書き込み／読み出し共に数10nsec
以下と高速であり、今後の開発が期待されるメモリ素子
である。

（発明が解決しようとする課題） この強誘電体の分極方向で情報を記憶する場合、たと
えば“1"の状態の分極方向が読み出し時に印加する電圧
の方向だとすると、“1"情報を記憶していた場合は分極
反転は生じないが、“0"情報が記憶されていた場合は分
極の反転を伴なうことになる。したがって読み出し動作
後は記憶していた情報にかかわらず、強誘電体の分極方
向は同一方向に向いてしまうため、“0"情報を記憶して
いた場合は元の分極方向に戻してやる必要がある。逆の
状態でも同様である。この様に前述のメモリは基本的に
破壊読み出しであるため、分極反転頻度が多大である。

強誘電体の分極特性は分極反転の回数増加に伴い劣化
することが知られている（ウェア・アウト現象）。一般
には10¹²回以上の分極反転後にその劣化が顕著となると
いわれている。したがって素子として使用する場合の寿
命を決定する一つの大きな要因となり、できる限り分極
反転の回数は減らす必要がある。

一方従来の半導体メモリに前述の如くの強誘電体メモ
リを別途付属させることにより、メモリの不揮発化が必
要な時に、強誘電体メモリに情報を蓄えるという技術が
特開昭64−66899号に開示されている。この技術によれ
ば、最低限の頻度の分極反転で済むため、強誘電体のウ
ェア・アウト現象を気にせず、高寿命化が図れる。しか
しながらこれは従来のバックアップ用のメモリを備えた
場合と何等異なるところはなく、また同一素子中に組み
込むとなると極めてメモリセルが巨大となり、回路も複
雑となるため、高集積化には不適である。

以上の如く強誘電体メモリは期待されるメモリ素子で
あるが、ウェア・アウト現象から、寿命が限られるとい
う問題を有する。そこで本発明は強誘電体メモリの不揮
発性記憶という特徴を最大限に生かしつつ、簡単な構成
で、寿命の長い半導体記憶装置を提供することを目的と
する。

［発明の構成］ （課題を解決するための手段及び作用） 本発明は、誘電体コンデンサの分極反転を伴わない蓄
積電荷量により記憶状態を判断する揮発性動作と、この
強誘電体コンデンサの分極方向により記憶状態を判断す
る不揮発性動作との２つの動作状態を選択することがで
きる半導体記憶装置である。すなわち通常動作において
は強誘電体コンデンサを単なるコンデンサとして使用
し、動作モードを切り替えることにより、強誘電体コン
デンサを分極反転を伴う状態で使用することを特徴とす
るものである。この切替えは適宜入力される外部信号に
より行なっても良いし、電源投入／切断により信号を得
てこれを基に自動的に切替えても良い。

この様な本発明によれば、動作モードが分極反転を伴
う不揮発性メモリ動作の場合だけ強誘電体コンデンサは
分極反転が生じ、通常の揮発性動作状態では分極反転を
伴わないため、強誘電体の分極反転頻度を極端に減少せ
しめることができる。従って強誘電体のウェア・アウト
減少が生じるまでの期間を従来の強誘電体メモリに比べ
格段に長くすることができ、装置寿命の向上の効果を得
ることができる。また前述の特開昭64−66899号に開示
されているように不揮発動作用と揮発動作用として別個
のメモリとして設けるわけではなく、強誘電体コンデン
サは共通であり、素子構造が複雑になることもないし、
メモリセルが巨大化することもない。従って高集積化に
好適である。

本発明の基本動作原理を第１図を基に説明する。

第１図は強誘電体コンデンサの印加電圧と分極のヒス
テリシスを示す特性曲線図である。駆動電圧をVdとし、
それに対応する最大分極をPm、残留分極をPrとする。た
だしVdは分極反転に必要な電界（抗電界）より大きい電
界を印加できる電圧とする。従って同図中４点、P1,P2,
P3,P4は夫々（電圧，分極）座標で表わすと、 P1＝（Vd,Pm）,P2＝（0,Pr）， P3＝（−Vd,−Pm）,P4＝（0,−Pr） となる。

本発明ではP1及びP2の状態を夫々“1"“0"に対応させ
る記憶方式（ａ）と、P2及びP4の状態を夫々“1"“0"に
対応させる記憶方式（ｂ）とを選択することになる。

（ａ）記憶方式（揮発性モード） P1は強誘電体コンデンサが正方向に分極され、かつ、
両端短絡時に流れ得る電荷（Pm−Pr）が蓄積されている
状態である。P2は正方向に分極されてはいるが両端短絡
時に流れ得る電荷がない状態である。従って強誘電体コ
ンデンサの状態をP1,P2の２値とし、その状態の強誘電
体コンデンサに電圧Vdを印加すれば、P1状態では強誘電
体コンデンサに新たな電荷流入はないが、P2状態では
（Pm−Pr）の電荷が流入することになる。従ってこの電
荷量を検出することで、強誘電体コンデンサの状態を検
出することができる。

なおこの記憶方式では電源が切断されると、リーク電
流等でP1状態の強誘電体コンデンサの電荷保存ができな
いので、揮発性動作となる。

（ｂ）記憶方式（不揮発性モード） P2は強誘電体コンデンサが正方向に分極され、かつ、
両端短絡時に流れ得る電荷がない状態である。またP4は
強誘電体コンデンサが負方向に分極され、かつ、両端短
絡時に流れ得る電荷がない状態である。ここで強誘電体
コンデンサの状態をP2,P4の２値とし、その状態の強誘
電体コンデンサに電圧Vdを印加すれば、P2状態の強誘電
体コンデンサには（Pm−Pr）の電荷が流入することにな
る。またP4状態の強誘電体コンデンサにはPm−（−Pr）
＝（Pm＋Pr）の電荷が流入することになる。従ってこの
電荷量の差（２・Pr）を検出することで、強誘電体コン
デンサの状態を検出することができる。

なおこの記憶方式では電源が切断されても強誘電体コ
ンデンサの記憶状態は残留分極として保存されるので、
不揮発性動作となる。

以上の如くの２つの動作モードを選択使用するわけで
あるが、検出精度を高めるためには前述の電荷量の差
（Pm−Pr）及び２・Prが大きい方が望ましい。そのため
には、ヒステリシス特性を表わす角型比（Pr/Pm）が0.2
〜0.7程度の範囲の強誘電体材料を選択することが好ま
しい。0.7より大きいと（Pm−Pr）があまり大きくなら
ず、0.2より小さいと２・Prを十分に大きくできない。
強誘電体コンデンサを構成する強誘電体の組成系は特に
限定しないが、例えばPb（Zr,Ti）O₃系の強誘電体材
料、（Pb,La）（Zr,Ti）O₃系の強誘電体材料を用い、組
成、成膜方法、印加電圧Vd等を適宜設定することで前述
の角型比（Pr/Pm）は調整できる。

次に本発明の基本動作を第２図を用いて説明する。

基本構成は強誘電体コンデンサ（１−１）とその一方
の電極に接続されたスイッチング素子（１−２）と、参
照コンデンサ（２−１）とスイッチング素子（２−２）
である。スイッチング素子（１−２）は強誘電体コンデ
ンサ（１−１）をビット線（BL）に接続する。また強誘
電体コンデンサ（１−１）の他方の電極は電圧供給手段
（３）に接続される。参照コンデンサ（２−１）の一方
の電極はビット線（BL′）に接続され、他方の電極は参
照コンデンサ用電圧供給手段（４）に接続される。ビッ
ト線対はセンスアンプ（５）に接続されている。

基本的に本発明では、揮発性動作時には強誘電体コン
デンサ（１−１）を分極状態を変えず、単純に電荷蓄積
を行なうコンデンサとして使用し、不揮発性動作時には
強誘電体コンデンサ（１−１）の分極状態を変えること
で記憶を行なう。従ってその状態を判別できればどの様
な手法を採っても良い分けであるが、通常のDRAMで用い
られているような、ビット線対の電圧降下をセンスアン
プで確定する手法が簡単である。

まず揮発性動作時であるが、ビット線対をVccレベル
にして接続したときに強誘電体コンデンサ（１−１）に
流入する電荷量をQ1とする。このとき参照コンデンサ
（２−１）に流入する電荷量をQ2とする。強誘電体コン
デンサ（１−１）に電荷が蓄積された状態を“1"、蓄積
がない状態を“0"とすれば、“0"状態では強誘電体コン
デンサ（１−２）の容量（Cm）に応じて多量のQ1が流入
する。一方“1"状態ではすでに電荷が蓄積されているた
め新たに流入する電荷はほとんどない。また参照コンデ
ンサ（２−１）に流入する電荷量はプリチャージ状態で
決まる。センスアンプはQ1及びQ2に伴う電位降下を比較
して、ビット線対の夫々を高レベル（例えばVcc）、低
レベル（例えばVss）に確定する。この参照コンデンサ
（２−１）に流入するQ2を、“0"状態でのQ1（＞０）と
０の間に設定すれば、“1"状態のときはビット線（BL）
を高レベルに、“0"状態ではビット線（BL′）を高レベ
ルに確定することができる。この場合Q2が０とQ1の両方
の状態から離れていることが判断が確実であるため、Q2
はQ1と０との中間値となるように制御することが望まし
い。

なお実際にはビット線との接続の際はビット線容量相
当分とのバランスで決まる電荷が流入する。

Q2は、参照コンデンサ（２−１）の容量及び印加する
電圧により設定できる。例えば参照コンデンサ（２−
１）の容量（Cm′）を、Cm′＝1/2・Cmとし、プリチャ
ージ状態では参照コンデンサ用電圧供給手段（４）の電
位をVssレベルとし、他端にも図示しないスイッチング
素子を介してVssレベルを供給して参照コンデンサ（２
−１）に蓄積される電荷量を０とする。センスアンプで
判断するときは参照コンデンサ用電圧供給手段（４）の
電位はVssレベルのままで、他端をビット線レベル、す
なわちVccレベルとすればよい。一方強誘電体コンデン
サ（１−１）には電圧供給手段（３）によりVssレベル
の電位が供給されている。さてここでVccレベルのビッ
ト線対を接続すると、“1"状態では強誘電体コンデンサ
（１−１）にはVccの電圧が印加されるが、すでに電荷
が蓄積されているため、強誘電体コンデンサ（１−１）
に流入する電荷Q1はほぼ０であるが、参照コンデンサ
（２−１）に流入する電荷Q2は容量Cm′（＝1/2・Cm）
及び印加電圧（Vcc）に相当する電荷となる。従って、Q
2＞Q1であり、センスアンプ（５）を活性状態とするこ
とで、ビット線（BL）を高レベルに確定し、ビット線
（BL′）を低レベルに確定する。また“0"状態ではQ1は
容量Cm及び印加電圧Vccに相当する電荷となるが、Q2は
“1"と同様に容量Cm′（＝1/2・Cm）及び印加電圧Vccに
相当する電荷量となる。従ってQ1＞Q2であり、ビット線
（BL′）を高レベルにビット線（BL）を低レベルに確定
する。

また不揮発性動作時にビット線対をVccレベルにして
接続したときに強誘電体コンデンサ（１−１）に流入す
る電荷量をQ3とする。このとき参照コンデンサ（２−
１）に流入する電荷量をQ4とする。強誘電体コンデンサ
（１−１）の分極の向きがビット線（BL）の方向のとき
を“0"、逆方向を“1"とすれば、“0"状態では分極反転
に伴なう多量の電荷（Q3）が強誘電体コンデンサ（１−
１）に流入する。一方“1"状態では分極反転がないの
で、容量（Cm）に応じた電荷（Q1）が流入するに過ぎな
い。従って参照コンデンサ（２−１）に流入する電荷量
Q4を、Q1とQ3の間に設定すれば、“1"状態のときはQ1＜
Q4であるのでビット線（BL）を高レベルに、“0"状態の
ときはQ4＜Q3であるのでビット線（BL′）を高レベルに
確定することができる。この場合Q4がQ3とQ1の両方の状
態から離れていることが判断が確実であるため、Q4はQ1
とQ3との中間値となるように制御することが望ましい。

例えば参照コンデンサ（２−１）の容量（Cm′）を、
Cm′＝２・Cmとし、プリチャージ状態では参照コンデン
サ用電圧供給手段（４）の電位をVssレベルとし、他端
にも図示しないスイッチング素子を介しVssレベルを供
給して参照コンデンサ（２−１）に蓄積される電荷量を
０とする。一方強誘電体コンデンサ（１−１）には電圧
供給手段（３）によりVssレベルの電位が供給されてい
る。さてここでVccレベルのビット線対を接続すると、
“1"状態では強誘電体コンデンサ（１−１）には分極方
向と同極性の電圧が印加されることになるため分極反転
は生じず、容量Cm相当程度の電荷量Q1しか流入しない
が、参照コンデンサ（２−１）には容量Cm′（＝２・C
m）及び印加電圧（Vcc）に相当する電荷Q4が流入する。
従って、Q4＞Q1であり、ビット線（BL）を高レベルにビ
ット線（BL′）を低レベルに確定する。また“0"状態で
は、強誘電体コンデンサ（１−１）には分極反転を生じ
る電圧が印加されることになるため、Q3は分極反転に必
要な電荷量相当の多大な電荷（例えば３・Cm相当程度）
となるが、Q4は“1"と同様でQ4＞Q2であるから、ビット
線（BL′）を高レベルにビット線（BL）を低レベルに確
定する。

なお書き込みはビット線対を強制的に“0"又は“1"状
態にしてスイッチング素子（１−２）（２−１）をONす
ることにより行なうことができる。

この様に参照コンデンサを動作モードに応じて選択す
れな良い。第２図では１個の参照コンデンサしか図示し
ていないが、複数の参照コンデンサを用意し、これを切
替え、更に印加する電位を参照コンデンサ用電圧供給手
段で制御すれば良い。より具体的には 強誘電体コンデンサと； この強誘電体コンデンサの一方の電極に接続されたス
イッチング素子と； 前記強誘電体コンデンサの他方の電極に接続された、
前記強誘電体コンデンサに印加する電圧を制御し、記憶
情報によらず前記強誘電体コンデンサの分極方向の変化
しない電圧を印加する第１の電圧印加手段及び前記強誘
電体コンデンサの分極方向が変化し得る電圧を印加する
第２の電圧印加手段の一方を選択する電圧供給手段と； 前記第１の電圧印加手段が選択されたとき、前記強誘
電体コンデンサに流入する電荷量より少ない電荷が流入
するよう容量が設定された第１の参照コンデンサと； 前記第２の電圧印加手段が選択されたとき、前記強誘
電体コンデンサに分極反転が生じるときに流れる電荷量
よりは少なく、分極反転が生じないときに流れる電荷量
よりは多い電流が流入するように容量が設定された第２
の参照コンデンサと； 前記第１及び第２の参照コンデンサと前記強誘電体コ
ンデンサとに接続されるセンスアンプと； 前記電圧供給手段が前記第１の電圧印加手段を選択す
るときは前記第１の参照コンデンサを選択し、前記第２
の電圧印加手段を選択するときは前記第２の参照コンデ
ンサを選択して前記センスアンプに接続する参照コンデ
ンサ選択手段と を具備し、 強誘電体コンデンサ及び参照コンデンサはビット線対
を介してセンスアンプに接続され、強誘電体コンデンサ
及び参照コンデンサにビット線から電圧を印加した際に
流入する電荷によって生じる電圧降下の度合いをセンス
アンプにより増幅し、強誘電体コンデンサの記憶状態を
ビット線対の電位の高低で読み出すように構成すれば良
い。

なお参照コンデンサに流入する電荷量は蓄積される電
荷量が０の状態を基準としても良いし、ある程度充電し
ておき、上積みして流入する電荷量を基準としても良
い。

以上では参照コンデンサを複数個とし、参照コンデン
サに印加する電圧を固定したが、１個の参照コンデン
サ，すなわちCm′を固定して参照コンデンサに印加する
電圧を変えても良い。例えば強誘電体コンデンサ（１−
１）と同一のVccの印加電圧とすると、Q3（分極反転
時）＞Q4＞Q3（分極非反転時）、Q1（“0"）＞Q2＞Q1
（“1"）を満たすように参照コンデンサ（２−１）に印
加する電圧を制御すれば良い。例えば分極反転時に強誘
電体コンデンサに流入する電荷量相当の容量をCm″＝３
・Cm′程度とすると、参照コンデンサ容量（Cm′）を、
Cm′＝２・Cmとし、不揮発性動作時には基準蓄積電荷量
を０とし、揮発性動作時には3/4・Vccでの充電電荷量を
基準とし、流入電荷量を比較対象とすれば良い。読み出
しは前述の例と同様である。具体的構成としては、例え
ば、 強誘電体コンデンサと； この強誘電体コンデンサの一方の電極に接続されたス
イッチング素子と； 前記強誘電体コンデンサの他方の電極に接続された、
前記強誘電体コンデンサに印加する電圧を制御し、記憶
情報によらず前記強誘電体コンデンサの分極方向の変化
しない電圧を印加する第１の電圧印加手段及び前記強誘
電体コンデンサの分極方向が変化し得る電圧を印加する
第２の電圧印加手段の一方を選択する電圧供給手段と； 参照コンデンサと； 前記強誘電体コンデンサと前記参照コンデンサとに接
続されるセンスアンプと； 前記第１の電圧印加手段が選択されたときには前記強
誘電体コンデンサに流入する電荷量より少ない電荷が前
記参照コンデンサに流入し、前記第２の電圧印加手段が
選択されたときには前記強誘電体コンデンサに分極反転
が生じるときに流れる電荷量よりは少なく、分極反転が
生じないときに流れる電荷量よりは多い電荷が前記参照
コンデンサに流入するように、前記参照コンデンサに充
電する電荷量を制御する参照コンデンサ選択手段と を具備し、 強誘電体コンデンサ及び参照コンデンサはビット線対
を介してセンスアンプに接続され、強誘電体コンデンサ
及び参照コンデンサに駆動電圧を印加した際に流入する
電荷によって生じる電圧降下の度合いをセンスアンプに
より増幅し、強誘電体コンデンサの記憶状態をビット線
対の電位の高低で読み出すように設定すれば良い。

以上参照コンデンサを揮発性動作用，不揮発性動作用
と２種類（駆動電圧を変化する場合を含めて）備えた場
合について説明したが、参照コンデンサを電荷量または
分極方向が相補的に変化するように構成された強誘電体
コンデンサから構成し、両者の比較から“0",“1"状態
を検出するようにしてもよい。すなわち、揮発性動作時
には、一方の強誘電体コンデンサに電荷が蓄積されると
きは他方の電荷の蓄積がない状態となるようにして夫々
をセンスアンプに接続すれば、電荷の蓄積がない状態の
強誘電体コンデンサ側のビット線の方が電位降下が大き
く、電荷蓄積状態の強誘電体コンデンサ側のビット線の
方が高レベルに確定する。また不揮発性動作時には強誘
電体コンデンサの分極方向を相補的に変化させれば前述
と同様にビット線対の電位固定ができる。すなわちビッ
ト線側に分極が向いている強誘電体コンデンサ側のビッ
ト線の電位降下の方が小さいため強誘電体コンデンサ側
のビット線の方が低レベルに確定する。

以上説明したような本発明によれば、通常は強誘電体
コンデンサを分極反転を生じない状態で使用することに
より、書き込み／読み出しのサイクルタイムを短くで
き、またウェア・アウト現象を抑制できる。また同一の
強誘電体コンデンサを用いながら不揮発性動作に切替え
ることができるため、実質的に情報の不揮発化が実現で
きる。すなわち通電時は特に不揮発化をする必要がな
く、電源切断時にのみ不揮発化が必要であり、従来の如
くそれぞれ別個のメモリを設けるのに比べ、本発明は高
集積化を疎外するような構造の複雑化を生じることな
く、通常は揮発性動作で、特殊時に不揮発動作に変更で
きるため、非常に有効である。

（実施例） 以下に本発明の実施例を説明する。

実施例１ 第３図は本発明の一実施例を示す回路図である。

１メモリセル（31）はスイッチング素子（311）に強
誘電体コンデンサ（312）からなる。スイッチング素子
（311）はワード線駆動部（32）に接続され、ワード線
（WL31）により選択的に駆動される。強誘電体コンデン
サ（312）の一方の電極はスイッチング素子（311）を介
してビット線（BLa）に接続され、他方の電極はプレー
ト線（PL31）を介してプレート線制御手段（33）（電圧
供給手段）に接続されている。このプレート線（PL31）
は、プレート線切替え駆動部（333）からのプレート線
切換え線（DC31）により駆動されるスイッチング素子
（331）を介してVssレベルに、プレート線切換え線（DC
32）により駆動されるスイッチング素子（332）を介し
てプレート線駆動部（334）に接続される。

また参照部（34）は基本的には、揮発性動作用の参照
コンデンサ（341）とスイッチング素子（343）（344）
からなる揮発性動作用セル（347）と、不揮発性動作用
の参照コンデンサ（342）とスイッチング素子（345）
（346）とからなる不揮発性動作用セル（348）とからな
る。参照コンデンサ（341）の一方の電極は駆動用のス
イッチング素子（343）を介してビット線（BLa′）に接
続される。このスイッチング素子（343）はダミーワー
ド線駆動部（39）（参照コンデンサ選択手段）に接続さ
れたダミーワード線（DWL31）により選択的に駆動され
る。また他方の電極はVssレベルに接続されている。参
照コンデンサ（341）の両電極はプリチャージ用のスイ
ッチング素子（344）を介して接続されている。プリチ
ャージ用のスイッチング素子（344）はプリチャージ駆
動部（35）により制御される。不揮発性動作用の参照コ
ンデンサ（342）の一方の電極はVssレベルに接続され、
他方の電極はスイッチング素子（345）を介しビット線
（BLa′）に接続される。スイッチング素子（345）はダ
ミーワード線駆動部（39）に接続されたダミーワード線
（DWL32）により選択的に駆動される。この不揮発性動
作用の参照コンデンサ（342）の両電極はプリチャージ
用のスイッチング素子（346）を介して電極と接続され
ている。なおプリチャージ用のスイッチング素子（34
6）はプリチャージ駆動部（35）により制御される。ビ
ット線対（BLa）（BLa′）の一端はセンスアンプ（36）
に接続され、他端はカラム手段選択（37）のスイッチン
グ素子（371）（372）を介してデータ入出力線（I/O）
（I/O′）に接続され、さらにデータ入出力部（38）に
接続される。カラム選択手段（37）は前記スイッチング
素子（371）（372）と、これを駆動するカラム選択線駆
動部（373）からなる。ビット線対（BLa）（BLa′）
は、プリチャージ駆動部（35）により駆動されるスイッ
チング素子（SW31）（SW32）を介してそれぞれVccレベ
ルに接続される。またプリチャージ時のビット線（BL
a）（BLa′）の電位バランスをとるために、ビット線対
はプリチャージ駆動部（35）により駆動されるスイッチ
ング素子（SW33）を介して接続される。

以上の構成を基本とし、１個のセンサアンプには１個
の参照部と多数のメモリセルが接続され、１個のカラム
（ａ）を構成する。なお、強誘電体コンデンサと参照コ
ンデンサの選択はDRAMと同様のフォールデッドと同動作
である。多数のカラムが半導体記憶装置の中には存在
し、カラム選択手段で各々で選択される。選択されたカ
ラムのメモリセルはワード線駆動部により選択される。
また参照コンデンサは揮発性動作、不揮発性動作に応じ
て選択される。これは基本回路構成であり、実質的に同
様の動作をする範囲内で追加・変更しても構わない。

次にタイミングチャート（第４図）を参照して本実施
例の動作を説明する。なおゲート線駆動は7.5V,ビット
線は5Vとする。

なお揮発性動作時の参照コンデンサ（341）は揮発性
動作時の強誘電体コンデンサ（312）の容量，すなわち
分極反転を伴わないときの容量（Cm）より小さい容量で
略1/2・Cmの容量を有するように設定されている。不揮
発性動作時に使用する参照コンデンサ（342）は、分極
反転時に強誘電体コンデンサ（312）に流入する電荷量
より少ない電荷を蓄積し、Cmより大きい容量で略２・Cm
の容量に設定される。

（１）揮発性動作モード 本モードでは強誘電体コンデンサ（312）に電荷が蓄
積されている状態を“1"とし、電荷の蓄積がない状態を
“0"とする。強誘電体コンデンサ（312）の電荷蓄積は
分極反転を伴わないように一方向の電圧印加で行なわれ
る。

（ａ）書き込み動作 待機状態ではプリチャージ線（PC）は高レベル状態で
あり、ビット線対（BLa）（BLa′）はVccレベルに保た
れている。また参照用コンデンサ（341）は短絡されて
いることになる。プレート線（PL31）は、プレート線切
換え駆動部（333）が、プレート線切換え線（DC31）を
高レベルとする信号を出し、この信号でスイッチング素
子（331）がONとなりVssレベルに接続されるように設定
される。

外部よりチップイネーブル信号（CE）が入力されるこ
とにより活性状態となり、プリチャージ線（PC）が低レ
ベル状態となることで、ビット線対（BLa）（BLa′）は
Vccレベルでフローティング状態となる。メモリセルの
アドレス信号の内容と動作モードの指定により、例えば
ワード線（WL31）およびダミーワード線（DWL31）が高
レベルとなり、スイッチング素子（311）（343）がON状
態となり、強誘電体コンデンサ（312）および参照コン
デンサ（341）がそれぞれビット線（BLa）（BLa′）に
接続される。強誘電体コンデンサ（312）及び参照コン
デンサ（341）の電荷蓄積状態に応じてビット線の電位
低下が生じる。引き続いてセンスアンプ（36）を活性化
することでビット線（BLa）（BLa′）の電位を高低レベ
ルに相補的に確定する。

例えば“1"状態のときは強誘電体コンデンサ（312）
には電荷が蓄積されているので、ビット線（BLa）の電
位低下は少ない。これに対し参照コンデンサ（341）に
は電荷の蓄積がないため、参照コンデンサ（341）の容
量とビット線容量で決まる所定量の電位低下が生じる。
従って強誘電体コンデンサ（312）側のビット線（BLa）
の電位の方が参照コンデンサ（341）側のビット線（BL
a′）より高くなり、ビット線（BLa）を高レベル、ビッ
ト線（BLa′）を低レベルに確定する。

一方“0"状態のときは強誘電体コンデンサ（312）に
は電荷が蓄積されていないので、容量に応じて電荷の流
入が生じ、ビット線（BLa）の電位が低下する。参照コ
ンデンサ（341）の容量は強誘電体コンデンサ（312）の
容量より小さいため、電荷流入によるビット線（BL
a′）の電位低下は強誘電体コンデンサ（312）の場合に
比べ少ない。従って強誘電体コンデンサ（312）側のビ
ット線（BLa）の電位のほうが参照コンデンサ（341）側
のビット線（BLa′）より低くなり、ビット線（BLa′）
を高レベルに、ビット線（BLa）を低レベルに確定す
る。

その後カラム選択線駆動部（373）によりカラム選択
線（CSLa）が高レベルに駆動されて、スイッチング素子
（371）（372）がON状態となり、データ入出力線（I/
O）（I/O′）に接続される。ここでデータ入出力線（I/
O）（I/O′）の設定状態にビット線（BLa）（BLa′）が
強制的に書替えられる。従ってデータ入出力線（I/O）
が高レベルであれば強誘電体コンデンサ（312）に電荷
が蓄積されることになり、データ入出力線（I/O）が低
レベルであれば電荷の蓄積はなく、それぞれ“1"“0"状
態が記憶されることになる。

プリチャージ状態への復帰はチップイネーブル信号
（CE）が高レベルに復帰することで起動され、ワード線
（WL31），ダミーワード線（DWL31），カラム選択線（C
SLa）を低レベルに設定するようにそれぞれの駆動部が
信号を出し、スイッチング素子（311）（343）（371）
（372）がOFF状態となり、その後プリチャージ線（PC）
が高レベルに設定するようにプリチャージ駆動部（35）
が信号を出して一連の書込み動作を終了する。

なお異なるカラムで連続して動作を行なう場合は特に
プリチャージ状態への復帰動作を行なうことなく、動作
を続ければ良い。

また以上の説明では一旦ビット線対の電位が確定して
から書込みを行なったが、確定を待つことなくデータ入
出力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作
と同様である。その後カラム選択線駆動部（373）より
高レベルの信号をカラム選択線（CSLa）に出し、スイッ
チング素子（371）（372）をON状態とし、センスアンプ
（36）により確定した情報をデータ入出力線（I/O）（I
/O′）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様
である。

（２）不揮発性動作モード 本モードでは強誘電体コンデンサ（312）の分極方向
で記憶を行なう。プレート線（PL31）の方向に分極が向
いているときを“1"とし、ビット線（BLa′）に向いて
いるときを“0"とする。

（ａ）書き込み動作 待機状態ではビット線対（BLa）（BLa′）はVccレベ
ルに保たれていることは揮発性動作時と同様である。プ
レート線（PL31）は、プレート線切替え駆動部（333）
が、プレート線切換え線（DC32）を高レベルとする信号
を出し、スイッチング素子（332）がONとなりプレート
線駆動部（334）に接続されるように設定される。当初
はプレート線（PL31）に低レベル（Vss）の信号を供給
している。

外部よりチップイネーブル信号（CE）が入力されるこ
とにより活性状態となり、プリチャージ線（PC）が低レ
ベル状態となることで、ビット線対（BLa）（BLa′）は
Vccレベルでフローティング状態となる。メモリセルの
アドレス信号の内容と動作モードの指定により、例え
ば、ワード線（WL31）及びダミーワード線（DWL32）が
高レベルとなりスイッチング素子（311）（345）がON状
態となり、強誘電体コンデンサ（312）及び参照コンデ
ンサ（342）が、それぞれビット線（BLa）（BLa′）に
接続される。これに伴いビット線の電位低下が生じる。
引き続いてセンスアンプ（36）を活性化することでビッ
ト線（BLa）（BLa′）の電位を高低レベルに相補的に確
定する。

例えば“1"状態のときは強誘電体コンデンサ（312）
はプレート線（PL31）方向に分極されている。すなわち
ビット線（BLa）が高電位状態に分極されている。従っ
てVccレベルのフローティング状態のビット線（BLa）が
接続されても分極極性と同極性であるため、単にコンデ
ンサとしての容量（Cm）分の電荷流入があるだけであ
る。これに対し参照コンデンサ（342）には容量（2Cm）
分の電荷が流入するため、参照コンデンサ（342）側の
ビット線（BLa′）の方の電位低下が大きく、センスア
ンプ（36）により、ビット線（BLa）を高レベル、ビッ
ト線（BLa′）を低レベルに確定する。

一方“0"状態のときは強誘電体コンデンサ（312）は
ビット線（BLa）方向に分極されている。従ってVccレベ
ルのフローティング状態のビット線（BLa）が接続され
ると分極極性が逆極性の電界が強誘電体コンデンサ（3
1）に印加されることになり、分極反転が生じる。その
ため多量の電荷が流入し、強誘電体コンデンサ（312）
側のビット線（BLa）の方の電位低下が大きく、センス
アンプ（36）により、ビット線（BLa′）を高レベル、
ビット線（BLa）を低レベルに確定する。

その後カラム選択線駆動部（373）によりカラム選択
線（CSLa）が高レベルに駆動されて、スイッチング素子
（371）（372）がON状態となり、データ入出力線（I/
O）（I/O′）に接続される。ここでデータ入出力線（I/
O）（I/O′）の設定状態にビット線（BLa）（BLa′）が
強制的に書替えられる。前述の如くプレート線（BL31）
は当初低レベルに設定されているため、データ入出力線
（I/O）が高レベルのときに強誘電体コンデンサ（312）
は“1"状態の分極方向となる。

データ入出力線（I/O）が低レベルのときは強誘電体
コンデンサ（312）の両端が低レベルとなるため、分極
反転は生じない。このときプレート線駆動部（334）か
らVccレベルの電位を供給することにより、強誘電体コ
ンデンサ（312）の状態は“1"状態の分極方向であるた
め、分極と逆極性の電圧が印加されることになり、分極
反転が生じ、“0"状態の分極方向となる。

プリチャージ状態への復帰はチップイネーブル信号
（CE）が高レベルに復帰することで起動され、ワード線
（WL31），ダミーワード線（DWL32），カラム選択線（C
SLa）を低レベルに設定するようにそれぞれの駆動部が
信号を出し、スイッチング素子（311）（343）（371）
（372）がOFF状態となり、その後プリチャージ線（PC）
を高レベルに設定するようにプリチャージ駆動部（35）
が信号を出し一連の書込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャー
ジ状態への復帰動作を行なうことなく、動作を続ければ
良い。

また以上の説明では一旦ビット線対の電位が確定して
から書込みを行なったが、確定を待つことなくデータ入
出力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作
と同様である。その後カラム選択線駆動部（373）より
高レベルの信号をカラム選択線（CSLa）に出し、スイッ
チング素子（371）（372）をON状態とし、センスアンプ
（36）により確定した情報をデータ入出力線（I/O）（I
/O′）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様
である。

次に動作モードの切替えについて説明する。

（３）揮発性動作→不揮発性動作 前述の（１）揮発性動作モードの（ｂ）読出し動作を
行ない、ビット線対（BLa）（BLa′）の電位レベルを確
定する。“1"状態であれば強誘電体コンデンサ（312）
側のビット線（BLa）が高電位に、“0"状態であれば参
照コンデンサ（341）側のビット線（BLa′）が高電位に
確定する。

ついでプレート線切換え駆動部（333）からのプレー
ト切換え線（DC31）を低レベルに、プレート切換え線
（DC32）を高レベルにする信号を出しスイッチング素子
（331）をOFFとし、スイッチング素子（332）をONとす
ることでプレート線（PL31）をプレート線駆動部（34
4）に接続し、不揮発性動作モードに切替わる。このと
きビット線（BLa）の確定電位で不揮発性の記憶ができ
る。すなわち不揮発性動作ではプレート線（PL31）は当
初低レベルに設定されているため、“1"のときはビット
線（BLa）が高レベルであり、“1"状態の分極方向とな
る。引き続きプレート線駆動部からVccレベルの電位が
供給されても、強誘電体コンデンサ（312）の両端の電
位が等しくなるにすぎず分極状態は反転せず“1"状態を
保つ。逆に“0"のときはビット線（BLa）が低レベル
で、強誘電体コンデンサ（312）の両端が低レベルとな
るため、分極反転は生じない。このときプレート線駆動
部（334）からVccレベルの電位を供給することにより、
強誘電体コンデンサ（312）は分極と逆極性の電圧が印
加されることになり、分極反転が生じ、“0"状態の分極
方向となる。

（３）不揮発性動作→揮発性動作 前述の（２）不揮発性動作モードの（ｂ）読出し動作
を行ないビット線対（BLa）（BLa′）の電位レベルを確
定する。“1"状態であれば強誘電体コンデンサ（312）
側のビット線（BLa）が高電位に、“0"状態であれば参
照コンデンサ（341）側のビット線（BLa′）が高電位に
確定する。

ついでプレート線切換え駆動部（333）からのプレー
ト切換え線（DC32）を低レベルに、プレート切換え線
（DC31）を高レベルにする信号を出しスイッチング素子
（332）をOFFとし、スイッチング素子（331）をONとす
ることでプレート線（PL31）をVssレベルに接続する。
これで揮発性動作モードに切替わる。従って前述の
（２）揮発性動作モードにおける（ａ）書込み動作と同
様にして書込みを行なうことができる。すなわちビット
線（BLa）が高レベルであれば強誘電体コンデンサ（31
2）に電荷の蓄積がおこり、低レベルであれば電荷の蓄
積はおこらない。従って不揮発性動作時の情報が揮発性
の記憶として書込まれる。

このように動作モードの切替えは、切替え前の情報を
切替え後のモードでの情報として書替えることにより行
なうことができる。

上記説明ではプレート線駆動部（334）が高低２値レ
ベルの電位を供給することとしたが、高レベルのみの供
給とし、その代わりにプレート線切替え駆動部（333）
により、高レベルの電位を供給するときだけスイッチン
グ素子（332）をON状態とし、それ以外はスイッチング
素子（331）をON状態としてVccレベルの電位を供給する
ようにプレート線切換え線（DC31）（DC32）の電位状態
を制御するように構成しても良い。

以上の説明は１メモリセルに関してのみであったが、
実際の素子では、ワード線駆動部（32）の制御でカラム
（ａ）中の多数のメモリを順次選択駆動し、またカラム
選択手段（37）の制御で多数のカラムを順次選択駆動
し、動作することになる。

実施例２ 第５図は本発明の他の実施例を示す回路図である。

１メモリセル（51）の構成は実施例１と同様である。
スイッチング素子（511）は、ワード線（WL51）に接続
され、ワード線駆動部（52）により駆動される。強誘電
体コンデンサ（512）の一方の電極はスイッチング素子
（511）を介してビット線（BLa）に接続され、他方の電
極はプレート線（PL51）を介してプレート線制御手段
（53）（電圧供給手段）に接続されている。プレート線
（PL51）は、プレート線切換え駆動部（533）からのプ
レート線切換え線（DC51）により駆動されるスイッチン
グ素子（531）を介してVssレベルに接続され、プレート
線切換え線（DC52）により駆動されるスイッチング素子
（532）を介してプレート線駆動部（534）に接続され
る。

本実施例では参照部の参照用コンデンサが１個である
ことが実施例１と異なる点である。

参照部（54）は参照コンデンサ（541）とスイッチン
グ素子（542）（543）からなる。この参照コンデンサ
（541）の一方の電極は駆動用のスイッチング素子（54
2）を介してビット線（BLa′）に接続される。スイッチ
ング素子（542）はダミーワード線駆動部（59）に接続
されたダミーワード線（DWL51）により選択的に駆動さ
れる。参照コンデンサ（541）の他方の電極はVssレベル
に接続されている。また参照コンデンサ（541）のスイ
ッチング素子（542）の側の電極は、プリチャージ用の
スイッチング素子（543）を介してプリチャージ電位供
給線（DPC51）に接続されている。プリチャージ用のス
イッチング素子（543）はプリチャージ駆動部（55）に
より信号が供給されるプリチャージ線（PC）により駆動
される。またプリチャージ電位供給線（DPC51）はスイ
ッチング素子（PC51）（PC52）を介してVd1,Vd2の電位
が供給されるように構成されている。電位の切換えは、
電位切換え駆動部（PCS51）に接続される電位切換え線
（DC53）（DC54）の信号で行なわれる。これが参照コン
デンサ電荷制御手段を構成する。

ビット線対（BLa）（BLa′）の一端はセンスアンプ
（56）に接続され、他端はカラム選択手段（57）のスイ
ッチング素子（571）（572）を介してデータ入出力線
（I/O）（I/O′）に接続され、さらにデータ入出力部
（58）に接続される。カラム選択手段（57）は前記スイ
ッチング素子（571）（572）とこれを駆動するカラム選
択線駆動部（573）からなる。またビット線対（BLa）
（BLa′）は、プリチャージ駆動部（55）により駆動さ
れるスイッチング素子（SW51）（SW52）を介してそれぞ
れVccレベルに接続される。またビット線対はプリチャ
ージ駆動部（55）により駆動されるスイッチング素子
（SW53）を介して接続されている。

以上の構成を基本とし、１個のセンスアンプには１個
の参照部と多数のメモリセルが接続され、１個のカラム
（ａ）を構成する。

なお本実施例ではプリチャージ時のチャージ電圧を切
替えることで参照コンデンサにあらかじめ蓄えられる電
荷量を制御して、ビット線に接続する時に流入する電荷
量をコントロールし、実施例１の様に複数の参照コンデ
ンサを備えた場合と同様の動作を行なう。本実施例では
強誘電体コンデンサの（512）の分極非反転時の容量（C
m）と分極反転時に流入する電荷量に相当する容量（C
m′）と、参照コンデンサ（541）の（Cf）が、略以下の
関係を満たすように設定した。

Cm′＝３・Cm,Cf＝２・Cm なお強誘電体コンデンサ（512）には基準電位Vssに対
しVccレベルの電圧が印加されるものとし、参照コンデ
ンサ（541）のプリチャージ電位（Vd1）を、揮発性動作
時には3/4・Vccとし、不揮発性動作時（Vd2）にはVss
（0V）とした。この様に設定すると、揮発性動作時も不
揮発性動作時も、強誘電体コンデンサ（512）に“0"
“1"の記憶状態に応じて流入する電荷量の中間値の電荷
量が参照コンデンサ（541）に流れることになる。従っ
て、センスアンプでの判断が偏ることなく、両者を正確
に判定できる。

次にタイミングチャート（第６図）を参照して本実施
例の動作を説明する。

（１）揮発性動作モード 本モードでは強誘電体コンデンサ（512）に電荷が蓄
積されている状態を“1"とし、電荷の蓄積がない状態を
“0"とする。強誘電体コンデンサ（512）の電荷蓄積は
分極反転を伴わない一方向の電界印加で行なわれる。

（ａ）書き込み動作 待機状態ではプリチャージ線（PC）は高レベル状態で
あり、ビット線対（BLa）（BLa′）はVccレベルに保た
れている。また参照用コンデンサ（541）は基準電位（V
ss）に対し、Vd1（＝3/4・Vcc）の電位が印加されてい
る。プレート線（PL51）は、プレート線切換え駆動部
（533）が、プレート線切換え線（DC51）を高レベルと
する信号を出し、この信号でスイッチング素子（531）
がONとなりVssレベルに接続されるように設定される。

外部よりチップイネーブル信号（CE）が入力されるこ
とにより活性状態となり、プリチャージ線（PC）が低レ
ベル状態となることで、ビット線対（BLa）（BLa′）は
Vccレベルでフローティング状態となる。メモリセルの
アドレス信号の内容と動作モードの指定により、例えば
ワード線（WL51）およびダミーワード線（DWL51）が高
レベルとなり、スイッチング素子（511）（542）がON状
態となり、強誘電体コンデンサ（312）および参照コン
デンサ（541）がそれぞれビット線（BLa）（BLa′）に
接続される。強誘電体コンデンサ（512）及び参照コン
デンサ（541）の電荷蓄積状態に応じてビット線の電位
低下が生じる。引き続いてセンスアンプ（36）を活性化
することでビット線（BLa）（BLa′）の電位を高低レベ
ルに相補的に確定する。

例えば“1"状態のときは強誘電体コンデンサ（512）
には電荷が蓄積されているので、ビット線（BLa）の電
位低下は少ない。これに対し、参照コンデンサ（341）
には、3/4・Vccの印加電圧で電荷が蓄積されているだけ
であり、Vccレベルが印加されることにより、残り1/4・
Vcc分に相当する印加電圧に対応した電荷が、強誘電体
コンデンサ（512）より多く参照コンデンサ（541）に流
入することになる。従って強誘電体コンデンサ（512）
側のビット線（BLa）の電位の方が参照コンデンサ（54
1）側のビット線（BLa′）より高くなるため、ビット線
（BLa）を高レベル、ビット線（BLa′）を低レベルに確
定する。

一方“0"状態のときは強誘電体コンデンサ（512）に
は電荷が蓄積されていないので、Vccレベルの電圧印加
に応じて電荷の流入が生じ、ビット線（BLa）の電位が
低下する。参照コンデンサ（541）には前述の如く1/4・
Vcc分に相当する電荷が流入することになる。従って、
強誘電体コンデンサ（512）側のビット線（BLa）の電位
の方が参照コンデンサ（541）側のビット線（BLa′）よ
り低くなるため、ビット線（BLa′）を高レベルに、ビ
ット線（BLa）を低レベルに確定する。

その後カラム選択線駆動部（573）によりカラム選択
線（CSLa）が高レベルに駆動されて、スイッチング素子
（571）（572）がON状態となり、データ入出力線（I/
O）（I/O′）に接続される。ここでデータ入出力線（I/
O） プリチャージ状態への復帰はチップイネーブル信号
（CE）が高レベルに復帰することで起動され、ワード線
（WL51），ダミーワード線（DWL51），カラム選択線（C
SLa）を低レベルに設定するようにそれぞれの駆動部が
信号を出し、スイッチング素子（511）（542）（571）
（572）がOFF状態となり、その後、プリチャージ線（P
C）を高レベルに設定するようにプリチャージ駆動部（5
5）が信号を出し一連の書込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャー
ジ状態への復帰動作を行なうことなく、動作を続ければ
良い。

また以上の説明では一旦ビット線対の電（I/O′）の
設定状態にビット線（BLa）（BLa′）が強制的に書替え
られる。従ってデータ入出力線（I/O）が高レベルであ
れば強誘電体コンデンサ（512）に電荷が蓄積されるこ
とになり、データ入出力線（I/O）が低レベルであれば
電荷の蓄積はなく、それぞれ“1"“0"状態が記憶される
ことになる。

位が確定してから書込みを行なったが、確定を待つこ
となくデータ入出力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作
と同様である。その後カラム選択線駆動部（573）より
高レベルの信号をカラム選択線（CSLa）に出し、スイッ
チング素子（571）（572）をON状態とし、センスアンプ
（56）により確定した情報をデータ入出力線（I/O）（I
/O′）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様
である。

（２）不揮発性動作モード 本モードでは強誘電体コンデンサ（512）の分極方向
で記憶を行なう。プレート線（PL51）の方向に分極が向
いているときを“1"とし、ビット線（BLa′）に向いて
いるときを“0"とする。

（ａ）書き込み動作 待機状態ではビット線対（BLa）（BLa′）はVccレベ
ルに保たれていることは揮発性動作時と同様である。ま
た参照用コンデンサ（541）は基準電位（Vss）に対し、
Vd2（＝Vss）の電位が印加され、結果的に短絡されてい
る。プレート線（PL51）は、プレート線切換え起動部
（533）が、プレート線切換え線（DC51）を低レベルと
し、（DC54）を高レベルとする信号を出し、この信号で
スイッチング素子（532）がONとなりプレート線駆動部
（534）に接続されるように設定される。

外部よりチップイネーブル信号（CE）が入力されるこ
とにより活性状態となり、プリチャージ線（PC）が低レ
ベル状態となることで、ビット線対（BLa）（BLa′）は
Vccレベルでフローティング状態となる。メモリセルの
アドレス信号の内容と動作モードの指定により、例え
ば、ワード線（WL51）及びダミーワード線（DWL51）が
高レベルとなりスイッチング素子（511）（542）がON状
態となり、強誘電体コンデンサ（512）及び参照コンデ
ンサ（541）が、それぞれビット線（BLa）（BLa′）に
接続される。これに伴いビット線の電位低下が生じる。
引き続いてセンスアンプ（56）を活性化することでビッ
ト線（BLa）（BLa′）の電位を高低レベルに相補的に確
定する。

例えば“1"状態のときは強誘電体コンデンサ（512）
はプレート線（PL51）方向に分極されている。すなわち
ビット線（BLa）が高電位状態に分極されている。従っ
てVccレベルのフローティング状態のビット線（BLa）が
接続されても分極極性と同極性であるため、単にコンデ
ンサとしての容量（Cm）分の電荷流入があるだけであ
る。これに対し参照コンデンサ（541）には容量（2Cm）
分の電荷が流入するため、参照コンデンサ（541）側の
ビット線（BLa′）の方の電位低下が大きく、センスア
ンプ（56）により、ビット線（BLa）を高レベル、ビッ
ト線（BLa′）を低レベルに確定する。

一方“0"状態のときは強誘電体コンデンサ（512）は
ビット線（BLa）方向に分極されている。従ってVccレベ
ルのフローティング状態のビット線（BLa）が接続され
ると分極極性が逆極性の電界が強誘電体コンデンサ（51
2）に印加されることになり、分極反転が生じる。その
ため多量の電荷が流入する。これに対し参照コンデンサ
（541）には“1"状態と同様の電荷流入が生じる。従っ
て強誘電体コンデンサ（512）側のビット線（BLa）の方
の電位低下が大きく、センスアンプ（56）により、ビッ
ト線（BLa′）を高レベル、ビット線（BLa）を低レベル
に確定する。

その後カラム選択線駆動部（573）によりカラム選択
線（CSLa）が高レベルに駆動されて、スイッチング素子
（571）（572）がON状態となり、データ入出力線（I/
O）（I/O′）に接続される。ここでデータ入出力線（I/
O）（I/O′）の設定状態にビット線（BLa）（BLa′）が
強制的に書替えられる。前述の如くプレート線（BL51）
は当初低レベルに設定されているため、データ入出力線
（I/O）が高レベルのときに強誘電体コンデンサ（512）
は、“1"状態の分極方向となる。データ入出力線（I/
O）が低レベルのときは強誘電体コンデンサ（512）の両
端が低レベルとなるため、分極反転は生じない。このと
きプレート線駆動部（534）からVccレベルの電位を供給
することにより、強誘電体コンデンサ（512）の状態は
“1"の分極方向であるので逆極性の電圧が印加されるこ
とになり、分極反転が生じ、“0"状態の分極方向とな
る。

プリチャージ状態への復帰はチップイネーブル信号
（CE）が高レベルに復帰することで起動され、ワード線
（WL51），ダミーワード線（DWL52），カラム選択線（C
SLa）を低レベルに設定するようにそれぞれの駆動部が
信号を出し、スイッチング素子（511）（542）（571）
（572）がOFF状態となり、その後プリチャージ線（PC）
を高レベルに設定するようにプリチャージ駆動部（55）
が信号を出し一連の書込み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャー
ジ状態への復帰動作を行なうことなく、動作を続ければ
良い。

また以上の説明では一旦ビット線対の電位が確定して
から書込みを行なったが、確定を待つことなくデータ入
出力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作
と同様である。その後カラム選択線駆動部（573）より
高レベルの信号をカラム選択線（CSLa）に出し、スイッ
チング素子（571）（572）をON状態とし、センスアンプ
（56）により確定した情報をデータ入出力線（I/O）（I
/O′）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様
である。

次に動作モードの切替えについて説明する。

（３）揮発性動作→不揮発性動作 前述の（１）揮発性動作モードの（ｂ）読出し動作を
行ない、ビット線対（BLa）（BLa′）の電位レベルを確
定する。“1"状態であれば強誘電体コンデンサ（512）
側のビット線（BLa）が高電位に、“0"状態であれば参
照コンデンサ（541）側のビット線（BLa′）が高電位に
確定する。

ついでプレート線切換え駆動部（533）からのプレー
ト切換え線（DC51）を低レベルに、プレート切換え線
（DC52）を高レベルにする信号を出しスイッチング素子
（531）をOFFとし、スイッチング素子（532）をONとす
ることでプレート線（PL51）をプレート線駆動部（53
4）に接続する。これで不揮発性動作モードに切替わ
る。ビット線（BLa）の確定 （４）不揮発性動作→揮発性動作 前述の（２）不揮発性動作モードの（ｂ）読出し動作
を行ないビット線対（BLa）（BLa′）電位により不揮発
性モードの記憶ができる。すなわち不揮発性動作モード
ではプレート線（PL51）は当初低レベルに設定されてい
るため、“1"のときは“1"状態の分極方向となる。引き
続きプレート線駆動部からVccレベルの電位が供給され
ても、強誘電体コンデンサ（312）の両端の電位が等し
くなるにすぎず、分極状態は変化せず、“1"状態を保
つ。逆に“0"のときはビット線（BLa）が低レベルであ
り、強誘電体コンデンサ（512）の両端が低レベルとな
るため、分極反転は生じない。このときプレート線駆動
部（534）からVccレベルの電位を供給されることにで強
誘電体コンデンサ（512）は分極と逆極性の電圧が印加
されることになり、分極反転が生じ、“0"状態の分極方
向となる。

の電位レベルを確定する。“1"状態であれば強誘電体コ
ンデンサ（512）側のビット線（BLa）が高電位に、“0"
状態であれば参照コンデンサ（541）側のビット線（BL
a′）が高電位に確定する。

ついでプレート線切換え駆動部（533）からのプレー
ト切換え線（DC52）を低レベルに、プレート切換え線
（DC51）を高レベルにする信号を出しスイッチング素子
（532）をOFFとし、スイッチング素子（531）をONとす
ることでプレート線（PL51）をVssレベルに接続する。
これで揮発性動作モードに切替わる。従って前述の
（２）揮発性動作モードにおける（ａ）書込み動作と同
様にして書込みを行なうことができる。すなわちビット
線（BLa）が高レベルであれば強誘電体コンデンサ（51
2）に電荷の蓄積がおこり、低レベルであれば電荷の蓄
積はおこらない。従って不揮発性動作時の情報が揮発性
の記憶として書込まれる。

このように動作モードの切替えは、切替え前の情報を
切替え後のモードでの情報として書替えることにより行
なうことができる。

上記説明ではプレート線駆動部（534）が高低２値レ
ベルの電位を供給することとしたが、高レベルのみの供
給とし、その代わりにプレート線切替え駆動部（533）
により、高レベルの電位を供給するときだけスイッチン
グ素子（532）をON状態とし、それ以外はスイッチング
素子（531）をON状態としてVssレベルの電位を供給する
ようにプレート線切換え線（DC51）（DC52）の電位状態
を制御するように構成しても良い。

以上の説明は１メモリセルに関してのみであったが、
実際の素子では、ワード線駆動部（52）の制御でカラム
（ａ）中の多数のメモリを順次選択駆動し、またカラム
選択手段（57）の制御で多数のカラムを順次選択駆動
し、動作することになる。

実施例３ 第７図は本発明の一実施例を示す回路図である。

本実施例では実施例1,2とは異なり、参照部に設け
ず、その代わりにメモリセルのコンデンサを同一特性の
強誘電体コンデンサ２個で構成し、揮発性動作時は電荷
蓄積の有無を、不揮発性動作時は分極方向を相補的に変
化せしめる方式を採用する。

１メモリセル（71）は、基本的には強誘電体コンデン
サ（712）（714）及びそれぞれに接続されるスイッチン
グ素子（711）（713）からなる。強誘電体コンデンサ
（712）の一方の電極が、スイッチング素子（711）を介
してビット線（BLa）に接続され、この強誘電体コンデ
ンサ（712）と同一特性に設定された強誘電体コンデン
サ（714）が、スイッチング素子（713）を介してビット
線（BLa′）に接続されている。またスイッチング素子
（711）（713）は、ワード線（WL71）に接続され、ワー
ド線駆動部（72）により駆動される。強誘電体コンデン
サ（712）（714）の他方の電極はプレート線（PL71）を
介してプレート線制御手段（73）に接続されている。こ
のプレート線（PL71）は、プレート線切換え駆動部（73
3）から信号を供給するプレート線切換え線（DC71）に
より駆動されるスイッチング素子（731）を介してVssレ
ベルに、プレート線切換え線（DC72）により駆動される
スイッチング素子（732）を介してプレート線駆動部（7
34）に接続される。

ビット線対（BLa）（BLa′）の一端はセンスアンプ
（76）に接続され、他端はカラム選択手段（77）のスイ
ッチング素子（771）（772）を介してデータ入出力線
（I/O）（I/O′）に接続され、さらにデータ入出力部
（78）に接続される。カラム選択手段（77）は前記スイ
ッチング素子（771）（772）とこれを駆動するカラム選
択線駆動部（773）からなる。またビット線対（BLa）
（BLa′）は、プリチャージ駆動部（75）からの信号を
供給するプリチャージ線（PC）により駆動されるスイッ
チング素子（SW71）（SW72）に介してそれぞれVccレベ
ルに接続される。またビット線対は、プリチャージ線
（PC）により駆動されるスイッチング素子（SW73）を介
して接続されている。

以上の構成を基本とし、１個のセンスアンプに多数の
メモリセルが接続されて１個のカラム（ａ）を構成す
る。

次にタイミングチャート（第８図）を参照して本実施
例の動作を説明する。

（１）揮発性動作モード 本モードでは強誘電体コンデンサ（712）に電荷が蓄
積されている状態を“1"とし、電荷の蓄積がない状態を
“0"とする。強誘電体コンデンサ（712）の電荷蓄積は
分極反転を伴わない一方向の電界印加で行なわれる。ま
た対をなす強誘電体コンデンサ（714）は相補的に電荷
蓄積状態が変化するように設定されている。

（ａ）書き込み動作 待機状態ではプリチャージ線（PC）は高レベル状態で
あり、ビット線対（BLa）（BLa′）はVccレベルに保た
れている。プレート線（PL71）は、プレート線切換え駆
動部（733）が、プレート線切換え線（DC71）を高レベ
ルとする信号を出し、この信号でスイッチング素子（73
1）がONとなりVssレベルに接続されるように設定され
る。

外部よりチップイネーブル信号（CE）が入力されるこ
とにより活性状態となり、プリチャージ線（PC）が低レ
ベル状態となることで、ビット線対（BLa）（BLa′）は
Vccレベルでフローティング状態となる。メモリセルの
アドレス信号の内容と動作モードの指定により、例えば
ワード線（WL71）が高レベルとなり、スイッチング素子
（711）（713）がON状態となり、強誘電体コンデンサ
（712）及び強誘電体コンデンサ（714）がそれぞれビッ
ト線（BLa）（BLa′）に接続される。強誘電体コンデン
サ（712）（714）の電荷蓄積状態に応じてビット線の電
位低下が生じる。引き続いてセンスアンプ（76）を活性
化することでビット線（BLa）（BLa′）の電位を高低レ
ベルに相補的に確定する。

例えば“1"状態のときは強誘電体コンデンサ（712）
には電荷が蓄積されているので、ビット線（BLa）の電
位低下は少ない。これに対し強誘電体コンデンサ（71
4）は強誘電体コンデンサ（712）と電荷蓄積状態に関し
ては相補的に動作されているため電荷の蓄積がなく、強
誘電体コンデンサ（714）側のビット線（BLa′）の電位
の方が強誘電体コンデンサ（712）側のビット線（BLa）
より低くなり、ビット線（BLa）を高レベル、ビット線
（BLa′）を低レベルに確定する。

一方“0"状態のときは強誘電体コンデンサ（712）に
は電荷が蓄積されておらず、逆に強誘電体コンデンサ
（714）には電荷が蓄積されている。従って、電荷流入
によるビット線（BLa′）の電位低下の方が、ビット線
（BLa）の電位低下より少ない。よって、ビット線（BL
a′）を高レベルに、ビット線（BLa）を低レベルに確定
する。

その後カラム選択線駆動部（773）によりカラム選択
線（CSLa）が高レベルに駆動されて、スイッチング素子
（771）（772）がON状態となり、データ入出力線（I/
O）（I/O′）に接続される。ここでデータ入出力線（I/
O）（I/O′）の設定状態にビット線（BLa）（BLa′）が
強制的に書替えられる。従ってデータ入出力線（I/O）
が高レベルであれば強誘電体コンデンサ（712）に電荷
が蓄積されることになり、データ入出力線（I/O）が低
レベルであれば電荷の蓄積はなく、それぞれ“1"“0"状
態が記憶されることになる。

プリチャージ状態への復帰はチップイネーブル信号
（CE）が高レベルに復帰することで起動され、ワード線
（WL71），カラム選択線（CSLa）を低レベルに設定する
ようにそれぞれの駆動部が信号を出し、スイッチング素
子（711）（713）（771）（772）がOFFとなり、その後
プリチャージ線（PC）が高レベルに設定するようにプリ
チャージ駆動部（75）が信号を出し一連の書込み動作を
終了する。

なお連続して次の動作を行なう場合は特にプリチャー
ジ状態への復帰動作を行なうことなく、動作を続ければ
良い。

また以上の説明では一旦ビット線対の電位が確定して
から書込みを行なったが、確定を待つことなくデータ入
出力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作
と同様である。その後カラム選択線駆動部（773）より
高レベルの信号をカラム選択線（CSLa）に出し、スイッ
チング素子（771）（772）をON状態とし、センスアンプ
（76）により確定した情報をデータ入出力線（I/O）（I
/O′）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様
である。

（２）不揮発性動作モード 本モードでは強誘電体コンデンサ（712）の分極方向
で記憶を行なう。プレート線（PL31）の方向に分極が向
いているときを“1"とし、ビット線（BLa′）に向いて
いるときを“0"とする。

（ａ）書き込み動作 待機状態ではビット線対（BLa）（BLa′）はVccレベ
ルに保たれていることは揮発性動作時と同様である。プ
レート線（PL71）は、プレート線切替え駆動部（733）
が、プレート線切換え線（DC72）を高レベルとする信号
を出し、スイッチング素子（732）がONとなりプレート
線駆動部（734）に接続されるように設定される。当初
はプレート線（PL31）に低レベル（Vss）の信号を供給
している。

外部よりチップイネーブル信号（CE）が入力されるこ
とにより活性状態となり、プリチャージ線（PC）が低レ
ベル状態となることで、ビット線対（BLa）（BLa′）は
Vccレベルでフローティング状態となる。メモリセルの
アドレス信号の内容と動作モードの指定により、例え
ば、ワード線（WL71）が高レベルとなりスイッチング素
子（711）（713）がON状態となり、強誘電体コンデンサ
（712）（714）が、それぞれビット線（BLa）（BLa′）
に接続される。これに伴いビット線の電位低下が生じ
る。引き続いてセンスアンプ（36）を活性化することで
ビット線（BLa）（BLa′）の電位を高低レベルに相補的
に確定する。

例えば“1"状態のときは強誘電体コンデンサ（712）
はプレート線（PL71）方向に分極されている。すなわち
ビット線（BLa）が高電位状態に分極されている。従っ
てVccレベルのフローティング状態のビット線（BLa）が
接続されても分極極性と同極性であるため、単にコンデ
ンサとしての容量（Cm）分の電荷流入があるだけであ
る。これに対し強誘電体コンデンサ（714）は強誘電体
コンデンサ（712）とは逆極性に分極されているため、V
ccレベルのビット線容量（BLa′）に接続されることで
分極反転が生じ、それに伴い多量の電荷が流入する。従
って、強誘電体コンデンサ（714）側のビット線（BL
a′）の方の電位低下が大きく、センスアンプ（76）に
より、ビット線（BLa）を高レベル、ビット線（BLa′）
を低レベルに確定する。

一方“0"状態のときは強誘電体コンデンサ（712）は
ビット線（BLa）方向に分極されている。従ってVccレベ
ルのフローティング状態のビット線（BLa）が接続され
ると分極極性が逆極性の電界が強誘電体コンデンサ（71
2）に印加されることになり、分極反転が生じる。その
ため多量の電荷が流入し、強誘電体コンデンサ（712）
側のビット線（BLa）の方の電位低下が大きく、センス
アンプ（76）により、ビット線（BLa′）を高レベル、
ビット線（BLa）を低レベルに確定する。

その後カラム選択線駆動部（773）によりカラム選択
線（CSLa）が高レベルに駆動されて、スイッチング素子
（771）（772）がON状態となり、データ入出力線（I/
O）（I/O′）に接続される。ここでデータ入出力線（I/
O）（I/O′）の設定状態にビット線（BLa）（BLa′）が
強制的に書替えられる。前述の如くプレート線（BL71）
は当初低レベルに設定されているため、データ入出力線
（I/O）が高レベルのときに強誘電体コンデンサ（712）
は“1"状態の分極方向となる。データ入出力線（I/O）
が低レベルのときは強誘電体コンデンサ（712）の両端
が低レベルとなるため、分極反転は生じない。このとき
プレート線駆動部（734）からVccレベルの電位を供給す
ることにより、強誘電体コンデンサ（712）の記憶状態
は“1"状態の分極方向であるため逆極性の電圧が印加さ
れることになり、分極反転が生じ、“0"状態の分極方向
となる。

プリチャージ状態への復帰はチップイネーブル信号
（CE）が高レベルに復帰することで起動され、ワード線
（WL731），カラム選択線（CSLa）を低レベルに設定す
るようにそれぞれの駆動部が信号を出し、スイッチング
素子（711）（713）（771）（772）がOFF状態となり、
その後プリチャージ線（PC）を高レベルに設定するよう
にプリチャージ駆動部（75）が信号を出し、一連の書込
み動作を終了する。

なお連続して次の動作を行なう場合は特にプリチャー
ジ状態への復帰動作を行なうことなく、動作を続ければ
良い。

また以上の説明では一旦ビット線対の電位が確定して
から書込みを行なったが、確定を待つことなくデータ入
出力線からの書込みを行なっても良い。

（ｂ）読出し動作 ビット線対の電位確定までの動作は（ａ）書込み動作
と同様である。その後カラム選択線駆動部（773）より
高レベルの信号をカラム選択線（CSLa）に出し、スイッ
チング素子（771）（772）をON状態とし、センスアンプ
（76）により確定した情報をデータ入出力線（I/O）（I
/O′）に出力する。

プリチャージ状態への復帰は（ａ）書込み動作と同様
である。

次に動作モードの切替えについて説明する。

（３）揮発性動作→不揮発性動作 前述の（１）揮発性動作モードの（ｂ）読出し動作を
行ない、ビット線対（BLa）（BLa′）の電位レベルを確
定する。“1"状態であれば強誘電体コンデンサ（712）
側のビット線（BLa）が高電位に、“0"状態であれば参
照コンデンサ（741）側のビット線（BLa′）が高電位に
確定する。

ついでプレート線切換え駆動部（733）からのプレー
ト切換え線（DC71）を低レベルに、プレート切換え線
（DC72）を高レベルにする信号を出しスイッチング素子
（731）をOFFとし、スイッチング素子（732）をONとす
ることでプレート線（PL71）をプレート線駆動部（73
4）に接続する。これで不揮発性動作モードに切替わ
る。このときビット線の確定電位により不揮発性の記憶
ができる。

すなわち不揮発性動作モードではプレート線（PL71）
は当初低レベルに設定されているため、“1"のときはビ
ット線（BLa）が高レベルであり、“1"状態の分極方向
となる。引き続きプレート線駆動部からVccレベルの電
位が供給されても、強誘電体コンデンサの両端の電位が
等しくなるにすぎず分極状態は変化せず、“1"状態を保
つ。逆に“0"のときはビット線（BLa）が低レベルであ
り、強誘電体コンデンサ（712）の両端が低レベルとな
るため、分極反転は生じない。このときプレート線駆動
部（734）からVccレベルの電位を供給することにより、
強誘電体コンデンサ（712）は分極と逆極性の電圧が印
加されることになり、分極反転が生じ、“0"状態の分極
方向となる。

（４）不揮発性動作→揮発性動作 前述の（２）不揮発性動作モードの（ｂ）読出し動作
を行ないビット線対（BLa）（BLa′）の電位レベルを確
定する。“1"状態であれば強誘電体コンデンサ（712）
側のビット線（BLa）が高電位に、“0"状態であれば強
誘電体コンデンサ（714）側のビット線（BLa′）が高電
位に確定する。

ついでプレート線切換え駆動部（733）からのプレー
ト切換え線（DC72）を低レベルに、プレート切換え線
（DC71）を高レベルにする信号を出しスイッチング素子
（732）をOFFとし、スイッチング素子（731）をONとす
ることでプレート線（PL71）をVssレベルに接続する。
これで揮発性動作モードに切替わる。従って前述の
（２）揮発性動作モードにおける（ａ）書込み動作と同
様にして書込みを行なうことができる。すなわちビット
線（BLa）が高レベルであれば強誘電体コンデンサ（71
2）に電荷の蓄積がおこり、低レベルであれば電荷の蓄
積はおこらない。従って不揮発性動作時の情報が揮発性
の記憶として書込まれる。

このように動作モードの切替えは、切替え前の情報を
切替え後のモードでの情報として書替えることにより行
なうことができる。

上記説明ではプレート線駆動部（734）が高低２値レ
ベルの電位を供給することとしたが、高レベルのみの供
給とし、その代わりにプレート線切替え駆動部（733）
により、高レベルの電位を供給するときだけスイッチン
グ素子（732）をON状態とし、それ以外はスイッチング
素子（731）をON状態としてVssレベルの電位を供給する
ようにプレート線切換え線（DC71）（DC72）の電位状態
を制御するように構成しても良い。

以上の説明は１メモリセルに関してのみであったが、
実際の素子では、ワード線駆動部（72）の制御でカラム
（ａ）中の多数のメモリを順次選択駆動し、またカラム
選択手段（77）の制御で多数のカラムを順次選択駆動
し、動作することになる。

以上の実施例で動作モードの切替えは適宜外部信号を
入力することで行なうことができる。またあらかじめCP
Uに切替信号を供給するように設定することもできる。
例えば不揮発性動作から揮発性動作への切替えは、電源
投入時にまず不揮発性動作からの立ち上げを行ない、そ
の後揮発性動作に変わるように設定すれば良い。また揮
発性動作から不揮発性動作への切替えが必要なのは電源
を落とすときまたは意図せず電源が落ちたとときであ
り、このとき動作モードが切替わるように設定すれば良
い。

以下に切替信号を発生するための電源検出回路の一例
を第９図として示す。

電源線（901）から供給される電圧は降圧用変成器（9
02）により降圧され、整流回路（903）により全波整流
され、抵抗（904）を介してダイオード（905）により定
電圧に波高整形され、抵抗（906）を介してコンデンサ
（907）を充電する。コンデンサ（907）はインバータ
（908）に接続され、コンデンサ（907）の端子電圧に応
じてインバータ（908）から信号が出力される。またイ
ンバータ（908）の出力信号応はさらにインバータ（90
9）に接続され、インバータ（908）と逆論理の信号を出
力する。インバータ電源端子（910）はインバータ（90
8）（909）に接続され、この電圧はコンデンサ（911）
によりバックアップされる。

ここで電源線（901）の電圧が降下するとコンデンサ
（907）に蓄積された電荷は抵抗（912）を通して放電
し、結果的にコンデンサ（907）の端子電圧が低下す
る。従って、インバータ（908）からは電源切断信号が
正論理（Ｉ）として出力される。またインバータ（90
9）からは電源切断信号が負論理（Ｉ）として出力され
る。これらの出力信号は電源投入時の検出信号としても
使用できる。

また電源切断時の電源バックアップのためのバックア
ップ回路の一例を第10図に示す。

直流電圧入力部（101）は整流素子（102）を介して半
導体記憶装置へつながる電圧供給端子（103）に接続さ
れる。バックアップ用電源（104）、例えば電池もしく
はコンデンサなどの整流素子（105）とこれに並列に接
続される抵抗（106）を介して直流電圧入力部（101）に
接続される。直流電圧供給部（101）より電圧供給が停
止した場合には、ただちにバックアップ用電源（104）
より電圧供給端子（103）に電圧が供給されることにな
る。

本発明の半導体記憶装置においては例えば第９図、第
10図に示す回路を用い、電源投入時には第９図に示すよ
うな回路からの電源投入を示す信号を受け、不揮発性動
作で情報を読み出し、揮発性動作に移行する。また電源
切断時には電源切断を示す信号によりただちに揮発性動
作から不揮発性動作に移行し、バックアップ電源の下に
揮発性情報を不揮発性情報に書き込み、情報を不揮発状
態で保存する。従って通常は揮発性動作、電源切断時は
揮発性動作とし、DRAM的なメモリにもかかわらず、実質
的に不揮発性メモリとして使用することができる。

寿命の向上を確認するために以下の実験を行なった。
測定装置は第11図に示すように、強誘電体コンデンサ
（111）、電流検出用の抵抗（112）、パルスジェネレー
タ（113）、インピーダンス整合用の抵抗（114）からな
る。強誘電体コンデンサをPb（Zr,Ti）O₃系の材料から
構成し、第12図に示すパルスパターンで分極反転を生じ
せしめた場合と、第13図に示すパルスパターンで分極反
転を生じせしめない場合（周期T,パルス幅Ｗは第12図と
同一）についてPrの変化を、電圧パルスを10⁵回印加し
たときPr（10⁵）を基準として、Pr/Pr（10⁵）でしめし
たのが第14図である。残留分極（Pr）は、分極反転電荷
量（Qr）と分極非反転電荷量（Qn）から、Pr＝（Qr−Q
n）/2の関係から求めた。第14図から明らかなように分
極反転を伴わない場合（Ａ）は10¹³回のパルス印加後も
Prの低下はほとんどないが、分極反転を伴う場合（Ｂ）
は10¹²回のパルス印加でPrの低下が顕著であることが分
かる。

本発明の揮発性動作は第14図（Ａ）に相当し、不揮発
性動作は第14図（Ｂ）に相当する。従って通常は（Ａ）
の動作とし、必要なときだけ不揮発性動作とすること
で、実質的には不揮発性の記憶装置で大幅に寿命を向上
することができる。

［発明の効果］ 以上説明したように本発明によれば強誘電体コンデン
サを使用した半導体記憶装置の短寿命という問題点を解
消し、強誘電体コンデンサの不揮発記憶という利点を生
かしつつ長寿命でかつ書き込み／読み出しの速度も早
く、さらには高集積化も可能な半導体記憶装置を得るこ
とができる。よって工業上寄与するところ非常に大きい
ものである。

【図面の簡単な説明】

第１図は強誘電体コンデンサの特性曲線図、第２図は本
発明の基本動作を説明する回路図、第３図，第５図，第
７図，第９図及び第10図は本発明実施例を説明するため
の回路図、第４図，第６図及び第８図は本発明実施例を
説明するためのタイミングチャート図、第11図は回路
図、第12図及び第13図はパルス図、第14図は特性曲線
図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 豊田 啓 神奈川県川崎市幸区柳町70番地 株式会 社東芝柳町工場内 (72)発明者 原田 光雄 神奈川県川崎市幸区柳町70番地 株式会 社東芝柳町工場内 (72)発明者 作井 康司 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 飯塚 尚和 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 平３−5996（ＪＰ，Ａ) 特開 平３−16097（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11C 11/22

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】強誘電体コンデンサと； この強誘電体コンデンサの一方の電極に接続されたスイ
   ッチング素子と； 前記強誘電体コンデンサの他方の電極に接続された、前
   記強誘電体コンデンサに印加する電圧を制御し、記憶情
   報によらず前記強誘電体コンデンサの分極方向の変化し
   ない電圧を印加する第１の電圧印加手段及び前記強誘電
   体コンデンサの分極方向が変化し得る電圧を印加する第
   ２の電圧印加手段の一方を選択する電圧供給手段と； 前記第１の電圧印加手段が選択されたとき、前記強誘電
   体コンデンサに流入する電荷量より少ない電荷が流入す
   るよう容量が設定された第１の参照コンデンサと； 前記第２の電圧印加手段が選択されたとき、前記強誘電
   体コンデンサに分極反転が生じるときに流入れる電荷量
   よりは少なく、分極反転が生じないときに流れる電荷量
   よりは多い電流が流入するよう容量が設定された第２の
   参照コンデンサと； 前記第１及び第２の参照コンデンサと前記強誘電コンデ
   ンサとに接続されるセンスアンプと； 前記電圧供給手段が前記第１の電圧印加手段を選択する
   ときは前記第１の参照コンデンサを選択し、前記第２の
   電圧印加手段を選択するときは前記第２の参照コンデン
   サを選択して前記センスアンプに接続する参照コンデン
   サ選択手段とを具備したことを特徴とする半導体記憶装
   置。
2. 【請求項２】強誘電体コンデンサと； この強誘電体コンデンサの一方の電極に接続されたスイ
   ッチング素子と； 前記強誘電体コンデンサの他方の電極に接続された、前
   記強誘電体コンデンサに印加する電圧を制御し、記憶情
   報によらず前記強誘電体コンデンサの分極方向の変化し
   ない電圧を印加する第１の電圧印加手段及び前記強誘電
   体コンデンサの分極方向が変化し得る電圧を印加する第
   ２の電圧印加手段の一方を選択する電圧供給手段と； 参照コンデンサと； 前記強誘電体コンデンサと前記参照コンデンサとに接続
   されるセンスアンプと； 前記第１の電圧印加手段が選択されたときは前記強誘電
   体コンデンサに流入する電荷量より少ない電荷が前記参
   照コンデンサに流入し、前記第２の電圧印加手段が選択
   されたときには前記強誘電体コンデンサに分極反転が生
   じるときに流れる電荷量よりは少なく、分極反転が生じ
   ないときに流れる電荷量よりは多い電荷が前記参照コン
   デンサに流入するように、前記参照コンデンサに充電す
   る電荷量を制御する参照コンデンサ選択手段とを具備し
   たことを特徴とする半導体記憶装置。
3. 【請求項３】前記強誘電体コンデンサ及び参照コンデン
   サはビット線対を介して前記センスアンプに接続され、
   前記強誘電体コンデンサ及び参照コンデンサに流入する
   電荷によって生じる電圧降下の度合いを前記センスアン
   プにより増幅し、前記強誘電体コンデンサの記憶状態を
   前記ビット線対の電位の高低で読み出すことを特徴とす
   る請求項１又は２に記載の半導体記憶装置。