JP3089792B2 - 画像データの隠面判別方式 - Google Patents
画像データの隠面判別方式Info
- Publication number
- JP3089792B2 JP3089792B2 JP04047243A JP4724392A JP3089792B2 JP 3089792 B2 JP3089792 B2 JP 3089792B2 JP 04047243 A JP04047243 A JP 04047243A JP 4724392 A JP4724392 A JP 4724392A JP 3089792 B2 JP3089792 B2 JP 3089792B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image
- input
- coordinate
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
- G06T15/405—Hidden part removal using Z-buffer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Geometry (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば映像信号に特殊
効果処理を施して出力するディジタル・マルチ・エフェ
クタ等の特殊効果装置に適用して好適な画像データの隠
面判別方式及び画像変換装置に関する。
効果処理を施して出力するディジタル・マルチ・エフェ
クタ等の特殊効果装置に適用して好適な画像データの隠
面判別方式及び画像変換装置に関する。
【０００２】
【従来の技術】従来、例えばＤＭＥ（ディジタル・マル
チ・エフェクタ）等と称される特殊効果装置が使用され
ている。この特殊効果装置は入力された映像信号に種々
の信号処理を施すことにより、例えば２次元の映像を球
や円柱等の３次元の図形に張り付けることができるよう
になされている。
チ・エフェクタ）等と称される特殊効果装置が使用され
ている。この特殊効果装置は入力された映像信号に種々
の信号処理を施すことにより、例えば２次元の映像を球
や円柱等の３次元の図形に張り付けることができるよう
になされている。
【０００３】このＤＭＥの構成は、オペレータが操作す
るためのコントロールパネル、キーボード及びマウス
と、これらの操作により種々の制御信号を出力するコン
トローラと、この種々の制御信号に応じて入力された映
像信号に種々の信号処理を施すプロセッサと、このプロ
セッサによって作り出された特殊効果画像を表示するモ
ニタ等から構成される。
るためのコントロールパネル、キーボード及びマウス
と、これらの操作により種々の制御信号を出力するコン
トローラと、この種々の制御信号に応じて入力された映
像信号に種々の信号処理を施すプロセッサと、このプロ
セッサによって作り出された特殊効果画像を表示するモ
ニタ等から構成される。
【０００４】このプロセッサは、例えば２次元（ｘ、
ｙ）で表される入力画像をブロック毎の形状の演算処理
によって球等に張り付け、更に、３次元空間（ｘ、ｙ、
ｚ）上において種々の行列演算を行い、移動や回転等を
行うようになされている。
ｙ）で表される入力画像をブロック毎の形状の演算処理
によって球等に張り付け、更に、３次元空間（ｘ、ｙ、
ｚ）上において種々の行列演算を行い、移動や回転等を
行うようになされている。
【０００５】このプロセッサによる形状の演算処理にお
いては、入力画像の各ブロックのｘ及びｙ軸の計算以外
にｚ軸の計算が行われている。ｚ軸は各ブロック毎に代
表点として１つの軸が決められるようになされている。
そしてこのプロセッサは、この３次元形状のデータを例
えば透視変換処理等により２次元化し、出力画面上に投
影する。このとき、３次元形状の法線ベクトルが出力画
面を向いているか否かによっていわゆる隠面処理を行
う。
いては、入力画像の各ブロックのｘ及びｙ軸の計算以外
にｚ軸の計算が行われている。ｚ軸は各ブロック毎に代
表点として１つの軸が決められるようになされている。
そしてこのプロセッサは、この３次元形状のデータを例
えば透視変換処理等により２次元化し、出力画面上に投
影する。このとき、３次元形状の法線ベクトルが出力画
面を向いているか否かによっていわゆる隠面処理を行
う。
【０００６】図９にこの隠面についての説明図を示し、
以下この隠面について説明する。モニタの管面（画面）
に投影される映像は、例えば円柱形状の３次元画像ｐ２
０の境界線ｐ１２の紙面において前方部分（見える部分
ｐ１１）であり、この円柱ｐ２０の見える部分ｐ１１
は、境界線ｐ１２から表面までの距離がｘ及びｘ’で示
すように、左右後方から前方に向かうにつれて徐々に大
きくなり、視点ｐ９に近づく。また、境界線ｐ１２より
後方部分（隠面部分ｐ１３）は、視点ｐ９に対して境界
線Ｐ１２より徐々に遠ざかり、従ってこの隠面部分ｐ１
３の映像データは画面に映出されない。通常、１つの３
次元画像に１枚の映像を割り当て、いわゆる張り付け処
理を行う場合には、画面上には見える部分ｐ１１だけが
映出されるべきであって、隠面部分ｐ１３は見えるべき
でない。従って、通常は隠面部分に割り当てるべき映像
データがあっても、実際には隠面処理により、映像とし
て表示されない。
以下この隠面について説明する。モニタの管面（画面）
に投影される映像は、例えば円柱形状の３次元画像ｐ２
０の境界線ｐ１２の紙面において前方部分（見える部分
ｐ１１）であり、この円柱ｐ２０の見える部分ｐ１１
は、境界線ｐ１２から表面までの距離がｘ及びｘ’で示
すように、左右後方から前方に向かうにつれて徐々に大
きくなり、視点ｐ９に近づく。また、境界線ｐ１２より
後方部分（隠面部分ｐ１３）は、視点ｐ９に対して境界
線Ｐ１２より徐々に遠ざかり、従ってこの隠面部分ｐ１
３の映像データは画面に映出されない。通常、１つの３
次元画像に１枚の映像を割り当て、いわゆる張り付け処
理を行う場合には、画面上には見える部分ｐ１１だけが
映出されるべきであって、隠面部分ｐ１３は見えるべき
でない。従って、通常は隠面部分に割り当てるべき映像
データがあっても、実際には隠面処理により、映像とし
て表示されない。
【０００７】かくして、モニタの管面には、３次元の図
形に画像が張り付けられたように見える画像が映出さ
れ、更に、その画像が張り付けられた如き立体に動きが
つけられることとなる。
形に画像が張り付けられたように見える画像が映出さ
れ、更に、その画像が張り付けられた如き立体に動きが
つけられることとなる。
【０００８】動きがつけられて、例えば図９に示した円
柱ｐ２０を回転させた場合には、当然隠面部分ｐ１３と
された部分の映像データが徐々に画面に投影され、見え
る部分ｐ１１とされた部分の映像データが徐々に画面か
ら消去されていく。
柱ｐ２０を回転させた場合には、当然隠面部分ｐ１３と
された部分の映像データが徐々に画面に投影され、見え
る部分ｐ１１とされた部分の映像データが徐々に画面か
ら消去されていく。
【０００９】
【発明が解決しようとする課題】ところで、上述のよう
に、画像データのブロックに対して１つのｚ軸を代表点
として与えるようにした場合には、ブロックは複数の画
素から構成されているの
に、画像データのブロックに対して１つのｚ軸を代表点
として与えるようにした場合には、ブロックは複数の画
素から構成されているの
【００１０】例えば円柱Ｐ２０をつぶした物体を考える
と、ｘ−ｙ軸投影図及びｚ−ｙ軸投影図は図１０及び図
１１のようになる。物体上に入力画像をマッピングする
際、隠面ブロックＨ１、Ｈ２と前面ブロックＦ１、Ｆ２
に注目してみる。
と、ｘ−ｙ軸投影図及びｚ−ｙ軸投影図は図１０及び図
１１のようになる。物体上に入力画像をマッピングする
際、隠面ブロックＨ１、Ｈ２と前面ブロックＦ１、Ｆ２
に注目してみる。
【００１１】ｘ軸を中心に物体上部を視点側（ｚ軸のマ
イナス側）に傾けた場合、ブロックＨ１、Ｈ２、Ｆ１、
Ｆ２をｘ−ｙ軸投影図及びｚ−ｙ軸投影図に示すと図１
３及び図１４のようになる。また、ブロックＨ１、Ｈ
２、Ｆ１、Ｈ２のみを拡大してみると図１２のようにな
る。
イナス側）に傾けた場合、ブロックＨ１、Ｈ２、Ｆ１、
Ｆ２をｘ−ｙ軸投影図及びｚ−ｙ軸投影図に示すと図１
３及び図１４のようになる。また、ブロックＨ１、Ｈ
２、Ｆ１、Ｈ２のみを拡大してみると図１２のようにな
る。
【００１２】今、ブロックＦ２の領域をマッピングする
ことを考えてみると、ｚ座標の比較は、ブロックＦ２の
領域ａにおいては、ブロックＦ２とブロックＨ２同士を
比較し、領域ｂにおいては、ブロックＦ２とブロックＨ
１を比較することとなる。
ことを考えてみると、ｚ座標の比較は、ブロックＦ２の
領域ａにおいては、ブロックＦ２とブロックＨ２同士を
比較し、領域ｂにおいては、ブロックＦ２とブロックＨ
１を比較することとなる。
【００１３】ブロックの代表点のｚ座標をブロックの中
心とし、ｚ（ブロック名）で表現すると、ブロックＨ
１、Ｈ２、Ｆ２の位置関係をｚ−ｙ軸投影図で示した場
合、図１５のようになる。ここで物体の傾き角度を適当
にとると、この図１５のように、（Ｈ２）ｚ＞（Ｆ２）
ｚ＞（Ｈ１）ｚ＞（Ｆ１）ｚの関係となることかある。
ここでより大きいことが隠面であることを示す。領域で
は（Ｈ２）ｚ＞（Ｆ２）ｚから、隠面が出力に現れない
ので隠面処理が正しく行われたことが解る。しかしなが
ら、領域ｂでは、（Ｆ２）ｚ＞（Ｈ１）ｚから隠面が出
力画面に現れることになる。
心とし、ｚ（ブロック名）で表現すると、ブロックＨ
１、Ｈ２、Ｆ２の位置関係をｚ−ｙ軸投影図で示した場
合、図１５のようになる。ここで物体の傾き角度を適当
にとると、この図１５のように、（Ｈ２）ｚ＞（Ｆ２）
ｚ＞（Ｈ１）ｚ＞（Ｆ１）ｚの関係となることかある。
ここでより大きいことが隠面であることを示す。領域で
は（Ｈ２）ｚ＞（Ｆ２）ｚから、隠面が出力に現れない
ので隠面処理が正しく行われたことが解る。しかしなが
ら、領域ｂでは、（Ｆ２）ｚ＞（Ｈ１）ｚから隠面が出
力画面に現れることになる。
【００１４】この原因は、複数の画素の集合体である１
つのブロック内のｚ座標を１つで代表しているからで、
もし、ブロック内の各画素１に対してｚ座標を持つよう
にすれば、必ず図１６に示すような正しい関係となるは
ずである。しかしながら、全画素のｚ座標を求めること
は、膨大な計算時間を必要とするため、上述のような方
法を取らざるをえなかった。
つのブロック内のｚ座標を１つで代表しているからで、
もし、ブロック内の各画素１に対してｚ座標を持つよう
にすれば、必ず図１６に示すような正しい関係となるは
ずである。しかしながら、全画素のｚ座標を求めること
は、膨大な計算時間を必要とするため、上述のような方
法を取らざるをえなかった。
【００１５】従って、本来隠面となるはずの画素データ
がモニタの管面に映出され、本来モニタの管面に映出さ
れるはずの画素データが隠面とされ、モニタの管面に映
出されないという事故を引き起こし、これによって著し
い画質劣化を引き起こす不都合があり、また、このた
め、画像の張り付けられた立体図形に対してねじる等複
雑な動きを与えることができないという不都合があっ
た。
がモニタの管面に映出され、本来モニタの管面に映出さ
れるはずの画素データが隠面とされ、モニタの管面に映
出されないという事故を引き起こし、これによって著し
い画質劣化を引き起こす不都合があり、また、このた
め、画像の張り付けられた立体図形に対してねじる等複
雑な動きを与えることができないという不都合があっ
た。
【００１６】一方、コンピュータグラフィックにおいて
は、上述のように複数の画素から構成されるブロック毎
の処理を行わずに、画素毎のｘ、ｙ、ｚ軸を計算によっ
て得るようにしているので、上述のような隠面の判断の
誤りはない。
は、上述のように複数の画素から構成されるブロック毎
の処理を行わずに、画素毎のｘ、ｙ、ｚ軸を計算によっ
て得るようにしているので、上述のような隠面の判断の
誤りはない。
【００１７】しかしながら、このように画素毎にｘ、ｙ
及びｚ軸の計算を行うようにすると、入力画像の計算処
理において、全ての画素に対してこの計算を行うことと
なるので、１枚分の入力画像にかかる処理時間が１００
秒以上もかかってしまい、入力画像をリアルタイムで処
理できないという不都合が生じる。
及びｚ軸の計算を行うようにすると、入力画像の計算処
理において、全ての画素に対してこの計算を行うことと
なるので、１枚分の入力画像にかかる処理時間が１００
秒以上もかかってしまい、入力画像をリアルタイムで処
理できないという不都合が生じる。
【００１８】本発明はかかる点に鑑みてなされたもの
で、隠面の判断を正確にして画質の劣化を防止すると共
に種々の複雑な特殊効果処理を高速に行うことのできる
画像データの隠面判別方式及び画像変換装置を提案しよ
うとするものである。
で、隠面の判断を正確にして画質の劣化を防止すると共
に種々の複雑な特殊効果処理を高速に行うことのできる
画像データの隠面判別方式及び画像変換装置を提案しよ
うとするものである。
【００１９】
【課題を解決するための手段】画像データの隠面判別方
式は例えば図１〜図８に示す如く、入力画像の所定単位
の画素で構成されたブロックの入力座標を変換画像の四
辺形の変換先座標に変換し、入力画像のブロックを変換
先座標にマッピングする際に、入力座標上のブロックの
ｘ及びｙ方向のｚ軸（但し、変換画像の投影面に対して
垂直な軸）増分を求め、入力座標上のブロックに外接す
る入力座標系四角形の座標データ及び対角線の中心座標
データを求め、入力座標系四角形の座標データと、入力
座標上のブロックのｘ及びｙ方向のｚ軸増分と、四角形
の対角線の中心座標データに基いて変換画像の四辺形の
変換座標上における外接四角形のｚ座標データを求め、
変換画像の四辺形の変換座標上における外接四角形のｘ
及びｙ方向の差分データ及び変換画像の四辺形の変換座
標上において外接する四角形のｚ座標データに基いて、
変換画像の四辺形のｘ及びｙ方向のｚ軸増分を求め、変
換画像の四辺形のｘ及びｙ方向のｚ軸増分及び変換画像
の四辺形に外接する四角形のｚ座標データに基いて変換
画像の四辺形の変換座標上の全てのｚ座標データを求
め、変換画像の四辺形の変換座標上の全てのｚ座標デー
タに基いて入力画像データのブロックを構成する各画素
が画面に投影されるべき画素か隠面部分となる画素かを
判断するようにしたものである。
式は例えば図１〜図８に示す如く、入力画像の所定単位
の画素で構成されたブロックの入力座標を変換画像の四
辺形の変換先座標に変換し、入力画像のブロックを変換
先座標にマッピングする際に、入力座標上のブロックの
ｘ及びｙ方向のｚ軸（但し、変換画像の投影面に対して
垂直な軸）増分を求め、入力座標上のブロックに外接す
る入力座標系四角形の座標データ及び対角線の中心座標
データを求め、入力座標系四角形の座標データと、入力
座標上のブロックのｘ及びｙ方向のｚ軸増分と、四角形
の対角線の中心座標データに基いて変換画像の四辺形の
変換座標上における外接四角形のｚ座標データを求め、
変換画像の四辺形の変換座標上における外接四角形のｘ
及びｙ方向の差分データ及び変換画像の四辺形の変換座
標上において外接する四角形のｚ座標データに基いて、
変換画像の四辺形のｘ及びｙ方向のｚ軸増分を求め、変
換画像の四辺形のｘ及びｙ方向のｚ軸増分及び変換画像
の四辺形に外接する四角形のｚ座標データに基いて変換
画像の四辺形の変換座標上の全てのｚ座標データを求
め、変換画像の四辺形の変換座標上の全てのｚ座標デー
タに基いて入力画像データのブロックを構成する各画素
が画面に投影されるべき画素か隠面部分となる画素かを
判断するようにしたものである。
【００２０】
【００２１】
【作用】上述せる本発明によれば、入力画像の所定単位
の画素で構成されたブロックの入力座標を変換画像の四
辺形の変換先座標に変換し、入力画像のブロックを変換
先座標にマッピングする際に、入力座標上のブロックの
ｘ及びｙ方向のｚ軸（但し、変換画像の投影面に対して
垂直な軸）増分を求め、入力座標上のブロックに外接す
る入力座標系四角形の座標データ及び対角線の中心座標
データを求め、入力座標系四角形の座標データと、入力
座標上のブロックのｘ及びｙ方向のｚ軸増分と、四角形
の対角線の中心座標データに基いて変換画像の四辺形の
変換座標上における外接四角形のｚ座標データを求め、
変換画像の四辺形の変換座標上における外接四角形のｘ
及びｙ方向の差分データ及び変換画像の四辺形の変換座
標上において外接する四角形のｚ座標データに基いて、
変換画像の四辺形のｘ及びｙ方向のｚ軸増分を求め、変
換画像の四辺形のｘ及びｙ方向のｚ軸増分及び変換画像
の四辺形に外接する四角形のｚ座標データに基いて変換
画像の四辺形の変換座標上の全てのｚ座標データを求
め、変換画像の四辺形の変換座標上の全てのｚ座標デー
タに基いて入力画像データのブロックを構成する各画素
が画面に投影されるべき画素か隠面部分となる画素かを
判断するようにしたので、隠面の判断を正確にして画質
の劣化を防止すると共に種々の複雑な特殊効果処理を高
速に行うことができる。
の画素で構成されたブロックの入力座標を変換画像の四
辺形の変換先座標に変換し、入力画像のブロックを変換
先座標にマッピングする際に、入力座標上のブロックの
ｘ及びｙ方向のｚ軸（但し、変換画像の投影面に対して
垂直な軸）増分を求め、入力座標上のブロックに外接す
る入力座標系四角形の座標データ及び対角線の中心座標
データを求め、入力座標系四角形の座標データと、入力
座標上のブロックのｘ及びｙ方向のｚ軸増分と、四角形
の対角線の中心座標データに基いて変換画像の四辺形の
変換座標上における外接四角形のｚ座標データを求め、
変換画像の四辺形の変換座標上における外接四角形のｘ
及びｙ方向の差分データ及び変換画像の四辺形の変換座
標上において外接する四角形のｚ座標データに基いて、
変換画像の四辺形のｘ及びｙ方向のｚ軸増分を求め、変
換画像の四辺形のｘ及びｙ方向のｚ軸増分及び変換画像
の四辺形に外接する四角形のｚ座標データに基いて変換
画像の四辺形の変換座標上の全てのｚ座標データを求
め、変換画像の四辺形の変換座標上の全てのｚ座標デー
タに基いて入力画像データのブロックを構成する各画素
が画面に投影されるべき画素か隠面部分となる画素かを
判断するようにしたので、隠面の判断を正確にして画質
の劣化を防止すると共に種々の複雑な特殊効果処理を高
速に行うことができる。
【００２２】
【００２３】
【実施例】以下に、図１を参照して本発明特殊効果装置
の一実施例について詳細に説明するも、先ず、図８を参
照して本例特殊効果装置が適用されるＤＭＥ（ディジタ
ル・マルチ・エフェクタ）について説明する。
の一実施例について詳細に説明するも、先ず、図８を参
照して本例特殊効果装置が適用されるＤＭＥ（ディジタ
ル・マルチ・エフェクタ）について説明する。
【００２４】この図８において、４はキーボード、５は
マウス、６はコントロールパネルである。これらは何れ
も入力装置であり、キーボード４は数値やパラメータ等
の入力の他に各ファイルの登録や呼出に使用され、マウ
ス５は例えばモニタ７の管面上に映出されたメニューや
パラメータの選択や決定、例えば回転体の断面の入力等
に使用される。また、コントロールパネル６は図形のｘ
及びｙ方向の回転制御用としてのトラックボール６ａ、
図形のｚ軸の回転制御用のｚリング６ｂ及び他の各種ス
イッチから構成される。
マウス、６はコントロールパネルである。これらは何れ
も入力装置であり、キーボード４は数値やパラメータ等
の入力の他に各ファイルの登録や呼出に使用され、マウ
ス５は例えばモニタ７の管面上に映出されたメニューや
パラメータの選択や決定、例えば回転体の断面の入力等
に使用される。また、コントロールパネル６は図形のｘ
及びｙ方向の回転制御用としてのトラックボール６ａ、
図形のｚ軸の回転制御用のｚリング６ｂ及び他の各種ス
イッチから構成される。
【００２５】３はコントローラで、例えばキーボード
４、マウス５やコントロールパネル６の操作に応じた制
御信号をモニタ７やプロセッサ２に供給する。このプロ
セッサ２は、入力端子１を介して供給される入力映像デ
ータに対してコントローラ３よりの制御信号に応じて各
種の信号処理を行う。このプロセッサ２よりの信号処理
された映像データはモニタ８及び９に夫々供給され、こ
れらの管面に特殊効果処理が施された画像として映出さ
れる。また、特殊効果処理が施された映像データは出力
端子１０を介して外部の機器に供給される。
４、マウス５やコントロールパネル６の操作に応じた制
御信号をモニタ７やプロセッサ２に供給する。このプロ
セッサ２は、入力端子１を介して供給される入力映像デ
ータに対してコントローラ３よりの制御信号に応じて各
種の信号処理を行う。このプロセッサ２よりの信号処理
された映像データはモニタ８及び９に夫々供給され、こ
れらの管面に特殊効果処理が施された画像として映出さ
れる。また、特殊効果処理が施された映像データは出力
端子１０を介して外部の機器に供給される。
【００２６】オペレーションの一例としては、先ず、回
転体の入力モードときに、マウス５を操作してモニタ７
の管面に映出されたグラフィック画面上において回転体
の断面を作成する。グラフィック画面上において作成さ
れた回転体は入力映像データでマッピングされた後、モ
ニタ８及び９に供給され、これらの管面上に画像として
映出される。
転体の入力モードときに、マウス５を操作してモニタ７
の管面に映出されたグラフィック画面上において回転体
の断面を作成する。グラフィック画面上において作成さ
れた回転体は入力映像データでマッピングされた後、モ
ニタ８及び９に供給され、これらの管面上に画像として
映出される。
【００２７】このとき、コントロールパネル６のトラッ
クボール６ａやｚリング６ｂを操作すると、その操作に
応じてモニタ８及び９の管面上に映出された回転体は３
次元上で回転する。
クボール６ａやｚリング６ｂを操作すると、その操作に
応じてモニタ８及び９の管面上に映出された回転体は３
次元上で回転する。
【００２８】さて、本例においては、プロセッサ２の特
殊効果処理により、このような３次元上で回転等の動き
を行う図形に映像信号を張り付けるようにしている。こ
のプロセッサ２のこの処理を次のように行う。
殊効果処理により、このような３次元上で回転等の動き
を行う図形に映像信号を張り付けるようにしている。こ
のプロセッサ２のこの処理を次のように行う。
【００２９】一般に目標となる画像、即ち、入力された
画像を処理した後に得られる画像における全画素の座標
計算は膨大となり、コンパクトな回路で実時間処理を行
うことは略不可能である。本例においては、隠面処理方
法に関するもので、ブロック書き込み方式を用い、入力
映像データを一旦メモリに蓄え、そのメモリより入力映
像データを読み出すときに、その読み出しアドレス
（ｘ、ｙ）の計算処理過程と同様に処理を２段階に分割
し、比較的少ない分割ブロックでｚ座標補間に必要なパ
ラメータを求め、その後に単純な加算処理で目標となる
入力映像データ上のｚ座標を画素毎に補間し、全画素の
ｚ座標を求めるようにする。
画像を処理した後に得られる画像における全画素の座標
計算は膨大となり、コンパクトな回路で実時間処理を行
うことは略不可能である。本例においては、隠面処理方
法に関するもので、ブロック書き込み方式を用い、入力
映像データを一旦メモリに蓄え、そのメモリより入力映
像データを読み出すときに、その読み出しアドレス
（ｘ、ｙ）の計算処理過程と同様に処理を２段階に分割
し、比較的少ない分割ブロックでｚ座標補間に必要なパ
ラメータを求め、その後に単純な加算処理で目標となる
入力映像データ上のｚ座標を画素毎に補間し、全画素の
ｚ座標を求めるようにする。
【００３０】図５は目標となる画像上における１個の分
割ブロックを示している。この図５におけるｐ0 はブロ
ックの代表点である。代表点は上述したプロセッサ２に
おける前処理で既に求められている。また、隣接するブ
ロックから点ｐ1 、ｐ2 及びｐ3 も同様に既に求められ
ている。
割ブロックを示している。この図５におけるｐ0 はブロ
ックの代表点である。代表点は上述したプロセッサ２に
おける前処理で既に求められている。また、隣接するブ
ロックから点ｐ1 、ｐ2 及びｐ3 も同様に既に求められ
ている。
【００３１】図６は入力画像（入力映像データ）におけ
る１つのブロックを示している。図５に示した目標とな
る画像のブロック及びこの図６に示す入力画像のブロッ
クは互いに線形座標変換の関係にあり、このことは、１
つの分割されたブロックが平面として近似され、これは
目標となる画像の座標系におけるｘ方向及びｙ方向のｚ
座標がの増分が求まれば、ブロック内部の点は補間でき
ることを示している。
る１つのブロックを示している。図５に示した目標とな
る画像のブロック及びこの図６に示す入力画像のブロッ
クは互いに線形座標変換の関係にあり、このことは、１
つの分割されたブロックが平面として近似され、これは
目標となる画像の座標系におけるｘ方向及びｙ方向のｚ
座標がの増分が求まれば、ブロック内部の点は補間でき
ることを示している。
【００３２】本例においては、例えばこの図６に正方形
Ｑ0 、Ｑ1 、Ｑ2 及びＱ3 で示す入力画像のブロックを
縦及び横夫々８画素で構成する。このような入力画像の
ブロックが図５に示すような点ｐ0 、ｐ1 、ｐ2 及びｐ
3 で示す四辺形に変換されたとすると、入力画像の読み
出しアドレスの計算は、点ｐ0 、ｐ1 、ｐ2 及びｐ3で
示す四辺形の最少外接長方形（点ｐi 、ｐx 、ｐy 及び
ｐm で示す）の内部画素に関して点ｐi を起点に処理が
行われていることとなる。
Ｑ0 、Ｑ1 、Ｑ2 及びＱ3 で示す入力画像のブロックを
縦及び横夫々８画素で構成する。このような入力画像の
ブロックが図５に示すような点ｐ0 、ｐ1 、ｐ2 及びｐ
3 で示す四辺形に変換されたとすると、入力画像の読み
出しアドレスの計算は、点ｐ0 、ｐ1 、ｐ2 及びｐ3で
示す四辺形の最少外接長方形（点ｐi 、ｐx 、ｐy 及び
ｐm で示す）の内部画素に関して点ｐi を起点に処理が
行われていることとなる。
【００３３】このようなことを前提として、以下にｚ座
標を求める方法について説明する。図６において、点Ｑ
i 及びＱx 間並びに点Ｑi 及びＱy 間の長さ、ｚ軸デー
タｚ 0 、ｚ1 、ｚ2 及びｚ3 は既に求められているの
で、入力座標系で見たｘ方向及びｙ方向の単位長さ当り
のｚ増分を求めることができる。
標を求める方法について説明する。図６において、点Ｑ
i 及びＱx 間並びに点Ｑi 及びＱy 間の長さ、ｚ軸デー
タｚ 0 、ｚ1 、ｚ2 及びｚ3 は既に求められているの
で、入力座標系で見たｘ方向及びｙ方向の単位長さ当り
のｚ増分を求めることができる。
【００３４】次に図５に示すブロックの最少外接長方形
の点ｐi 、ｐx 及びｐy の座標は既に求められているの
で、読み出しアドレスの計算に使用する数１により図６
に示す入力画像のブロックの最少外接長方形の点Ｑi 、
Ｑx 及びＱy のｘ及びｙ座標を求めることができる。
の点ｐi 、ｐx 及びｐy の座標は既に求められているの
で、読み出しアドレスの計算に使用する数１により図６
に示す入力画像のブロックの最少外接長方形の点Ｑi 、
Ｑx 及びＱy のｘ及びｙ座標を求めることができる。
【００３５】
【数１】
【００３６】また、図５及び図６の両座標系が線形空間
にあるので、図５に示すブロックの対角中心ｐc のｚ座
標を簡単に求めることができる。即ち、このブロックの
対角中心ｐc は、図６に示すブロック（点Ｑ0 、Ｑ1 、
Ｑ2 及びＱ3 で示す）、即ち、正方形の中心に位置する
ことになる。入力座標系における点Ｑi 、Ｑx 及びＱ y
の座標と上述した増分ｄｘ及びｄｙ、基準ｚ座標Ｚ
（ｃ）が求められたので、点ｐi 、ｐx 及びｐy のｚ座
標を次に示す数２の関係式により求めることができる。
にあるので、図５に示すブロックの対角中心ｐc のｚ座
標を簡単に求めることができる。即ち、このブロックの
対角中心ｐc は、図６に示すブロック（点Ｑ0 、Ｑ1 、
Ｑ2 及びＱ3 で示す）、即ち、正方形の中心に位置する
ことになる。入力座標系における点Ｑi 、Ｑx 及びＱ y
の座標と上述した増分ｄｘ及びｄｙ、基準ｚ座標Ｚ
（ｃ）が求められたので、点ｐi 、ｐx 及びｐy のｚ座
標を次に示す数２の関係式により求めることができる。
【００３７】
【数２】
【００３８】図５に示す点ｐi 及びｐx 間のｘ方向の差
分ＳＱＸ１は、ｘ方向データ（ｘ0、ｘ1 、ｘ2 、
ｘ3 ）の最大値から最少値を減じたものである。同様に
点ｐi 及びｐy 間のｙ方向の差分ＳＱＹ１はｙ方向デー
タ（ｙ0 、ｙ1 、ｙ2 、ｙ3 ）の最大値から最少値を減
じたものである。これらＳＱＸ１及びＳＱＹ１はブロッ
クデータとして既に求められている。
分ＳＱＸ１は、ｘ方向データ（ｘ0、ｘ1 、ｘ2 、
ｘ3 ）の最大値から最少値を減じたものである。同様に
点ｐi 及びｐy 間のｙ方向の差分ＳＱＹ１はｙ方向デー
タ（ｙ0 、ｙ1 、ｙ2 、ｙ3 ）の最大値から最少値を減
じたものである。これらＳＱＸ１及びＳＱＹ１はブロッ
クデータとして既に求められている。
【００３９】そして、ｚi 、ｚx 及びＳＱＸ１から目標
となる画像の座標系におけるｘ方向のｚの増分を求める
ことができる。また、ｚi 、ｚy 及びＳＱＹ１から目標
となる画像の座標系におけるｙ方向のｚの増分を求める
ことができる。
となる画像の座標系におけるｘ方向のｚの増分を求める
ことができる。また、ｚi 、ｚy 及びＳＱＹ１から目標
となる画像の座標系におけるｙ方向のｚの増分を求める
ことができる。
【００４０】目標となる画像の座標系におけるブロック
計算起点のｚ座標ｚ00はｚi であるので既に求められて
いる。ｚ00、ｚzx及びｚzyが求められれば図５に示す長
方形（点ｐi 、ｐx 、ｐy 、ｐm で示す）の内部の任意
の点ｐt のｚ座標ｚt は、次に示す数３の関係式により
求めることができる。
計算起点のｚ座標ｚ00はｚi であるので既に求められて
いる。ｚ00、ｚzx及びｚzyが求められれば図５に示す長
方形（点ｐi 、ｐx 、ｐy 、ｐm で示す）の内部の任意
の点ｐt のｚ座標ｚt は、次に示す数３の関係式により
求めることができる。
【００４１】
【数３】
【００４２】この数３において、乗算が現れているが、
ｘt 及びｙt は目標となる画像上における画素の座標を
示すものであるので、実際には０、１、２、・・・・ｎ
の如く整数を用いることとなる。従って、数３に示す式
においてｚzx及びｚzyの加算の繰り返しで結果を得るこ
とができる。また、入力画像の座標系から目標画像の座
標系への変換でブロック内を平面近似することを考えれ
ば、ｚt は不動小数点でなくとも、例えば小数点以下４
ビットの固定小数点としても実用上充分な精度とでき
る。
ｘt 及びｙt は目標となる画像上における画素の座標を
示すものであるので、実際には０、１、２、・・・・ｎ
の如く整数を用いることとなる。従って、数３に示す式
においてｚzx及びｚzyの加算の繰り返しで結果を得るこ
とができる。また、入力画像の座標系から目標画像の座
標系への変換でブロック内を平面近似することを考えれ
ば、ｚt は不動小数点でなくとも、例えば小数点以下４
ビットの固定小数点としても実用上充分な精度とでき
る。
【００４３】実際の計算は図５に示すブロック（点
ｐ0 、ｐ1 、ｐ2 、ｐ3 ）の４角形の対角線ｐ0 、ｐ2
により分割される２つの三角形（点ｐ0 、ｐ3 、ｐ2 ）
及び（点ｐ0 、ｐ1 、ｐ2 ）毎に夫々処理を行ってい
る。この処理については図４のフローチャートや後述す
る計算式により説明する。
ｐ0 、ｐ1 、ｐ2 、ｐ3 ）の４角形の対角線ｐ0 、ｐ2
により分割される２つの三角形（点ｐ0 、ｐ3 、ｐ2 ）
及び（点ｐ0 、ｐ1 、ｐ2 ）毎に夫々処理を行ってい
る。この処理については図４のフローチャートや後述す
る計算式により説明する。
【００４４】図７に示すように、２つの三角形（点
ｐ0 、ｐ2 、ｐ3 及び点ｐ0 、ｐ1 、ｐ 2 ）が折り重な
るような場合、２つの三角形の夫々の頂点ｐ3 及びｐ1
のｚ座標の大小関係を示すフラグを求めていれば、２つ
の三角形が重なっている部分で何れの三角形のｚ座標を
選択すれば良いか判定することができる。厳密にいえば
２つの三角形のｚ座標を比較する方が良いが、補間ｚ座
標を求めること自体近似であるので実用上何等問題はな
い。
ｐ0 、ｐ2 、ｐ3 及び点ｐ0 、ｐ1 、ｐ 2 ）が折り重な
るような場合、２つの三角形の夫々の頂点ｐ3 及びｐ1
のｚ座標の大小関係を示すフラグを求めていれば、２つ
の三角形が重なっている部分で何れの三角形のｚ座標を
選択すれば良いか判定することができる。厳密にいえば
２つの三角形のｚ座標を比較する方が良いが、補間ｚ座
標を求めること自体近似であるので実用上何等問題はな
い。
【００４５】次に、上述のような処理を行う部分を図１
を参照して説明する。
を参照して説明する。
【００４６】この図１において、入力端子１１を介して
上述したブロック（図５参照）の３次元座標の代表点ｐ
0 、ｐ1 、ｐ2 、ｐ3 の座標データ（例えば４ブロック
分）が各入出力回路１２、１３、１４及び１５を夫々介
して読み込まれる。これら入出力回路１２、１３、１
４、１５には例えばＦＩＦＯ（ファーストイン・ファー
ストアウト）メモリやレジスタを使用する。
上述したブロック（図５参照）の３次元座標の代表点ｐ
0 、ｐ1 、ｐ2 、ｐ3 の座標データ（例えば４ブロック
分）が各入出力回路１２、１３、１４及び１５を夫々介
して読み込まれる。これら入出力回路１２、１３、１
４、１５には例えばＦＩＦＯ（ファーストイン・ファー
ストアウト）メモリやレジスタを使用する。
【００４７】これら入出力回路１２、１３、１４、１５
に夫々読み込まれた４つのブロックの各代表点の座標デ
ータは夫々ディジタルシグナルプロセッサ１６、１７、
１８、１９により読み込まれる。これらディジタルシグ
ナルプロセッサ１６、１７、１８、１９は、読み込んだ
ブロックの代表点の座標データを信号処理し、その結果
ブロックのｚ補間用パラメータ及び読み出しアドレス用
パラメータを得る。
に夫々読み込まれた４つのブロックの各代表点の座標デ
ータは夫々ディジタルシグナルプロセッサ１６、１７、
１８、１９により読み込まれる。これらディジタルシグ
ナルプロセッサ１６、１７、１８、１９は、読み込んだ
ブロックの代表点の座標データを信号処理し、その結果
ブロックのｚ補間用パラメータ及び読み出しアドレス用
パラメータを得る。
【００４８】また、２０、２１、２２、２３は夫々１／
ｘ計算ＲＯＭで、４つのブロックの各代表点の座標デー
タの座標変換マトリクスの夫々の逆行列を求める。
ｘ計算ＲＯＭで、４つのブロックの各代表点の座標デー
タの座標変換マトリクスの夫々の逆行列を求める。
【００４９】２８及び２９は夫々入力端子で、これら入
力端子２８及び２９を介して図示を省略したプロセッサ
２（図８参照）の他の制御系回路よりの書き込みモード
時のアドレス信号及び読み出しモード時のアドレス信号
がスイッチ３０の固定接点３０ａ及び３０ｂ、スイッチ
３１の固定接点３１ａ及び３１ｂに夫々供給される。
力端子２８及び２９を介して図示を省略したプロセッサ
２（図８参照）の他の制御系回路よりの書き込みモード
時のアドレス信号及び読み出しモード時のアドレス信号
がスイッチ３０の固定接点３０ａ及び３０ｂ、スイッチ
３１の固定接点３１ａ及び３１ｂに夫々供給される。
【００５０】これらスイッチ３０及び３１は例えばアド
レスライン切り換えバッファであり、例えば１フィール
ド毎に夫々の可動接点３０ｃ及び３１ｃが切り換えられ
るようになされている。これらスイッチ３０及び３１よ
り１フィールド毎に書き込み及び読み出しとして切り換
えられるアドレス信号がメモリ３２及び３３に夫々供給
される。
レスライン切り換えバッファであり、例えば１フィール
ド毎に夫々の可動接点３０ｃ及び３１ｃが切り換えられ
るようになされている。これらスイッチ３０及び３１よ
り１フィールド毎に書き込み及び読み出しとして切り換
えられるアドレス信号がメモリ３２及び３３に夫々供給
される。
【００５１】３４及び３５はスイッチで、これらスイッ
チ３４及び３５はメモリ３２及び３３のアドレスライン
及びデータラインの切り換えバッファである。これらの
スイッチ３４及び３５もまた、１フィールド毎にこれら
の可動接点３４ｃ及び３５ｃが切り換えられるようにな
されている。
チ３４及び３５はメモリ３２及び３３のアドレスライン
及びデータラインの切り換えバッファである。これらの
スイッチ３４及び３５もまた、１フィールド毎にこれら
の可動接点３４ｃ及び３５ｃが切り換えられるようにな
されている。
【００５２】従って、最初のフィールドにおいてスイッ
チ３０の可動接点３０ｃは固定接点３０ａに接続され、
これによって書き込みモード時のアドレス信号がスイッ
チ３０を介してメモリ３２に供給される。
チ３０の可動接点３０ｃは固定接点３０ａに接続され、
これによって書き込みモード時のアドレス信号がスイッ
チ３０を介してメモリ３２に供給される。
【００５３】これと共に、スイッチ３４の可動接点３４
ｃが固定接点３４ａに接続され、これによって、計算さ
れたブロックデータがこのスイッチ３４を介してメモリ
３２に供給され、このメモリ３２に記憶される。
ｃが固定接点３４ａに接続され、これによって、計算さ
れたブロックデータがこのスイッチ３４を介してメモリ
３２に供給され、このメモリ３２に記憶される。
【００５４】またこのとき、スイッチ３１の可動接点３
１ｃが固定接点３１ｂに接続され、これによって、リー
ドモード時のアドレス信号がこのスイッチ３１を介して
メモリ３３に供給される。
１ｃが固定接点３１ｂに接続され、これによって、リー
ドモード時のアドレス信号がこのスイッチ３１を介して
メモリ３３に供給される。
【００５５】これと共に、スイッチ３５の可動接点３５
ｃが固定接点３５ｂに接続され、前のフィールドで記憶
されたデータがこのメモリ３３から読みだされ、このス
イッチ３５及び出力回路３６を介して隠面処理回路３９
に供給される。
ｃが固定接点３５ｂに接続され、前のフィールドで記憶
されたデータがこのメモリ３３から読みだされ、このス
イッチ３５及び出力回路３６を介して隠面処理回路３９
に供給される。
【００５６】そして次のフィールドにおいてスイッチ３
１の可動接点３１ｃは固定接点３１ａに接続され、これ
によって書き込みモード時のアドレス信号がスイッチ３
１を介してメモリ３３に供給される。
１の可動接点３１ｃは固定接点３１ａに接続され、これ
によって書き込みモード時のアドレス信号がスイッチ３
１を介してメモリ３３に供給される。
【００５７】これと共に、スイッチ３５の可動接点３５
ｃが固定接点３５ａに接続され、これによって、計算さ
れたブロックデータがこのスイッチ３５を介してメモリ
３３に供給され、このメモリ３３に記憶される。
ｃが固定接点３５ａに接続され、これによって、計算さ
れたブロックデータがこのスイッチ３５を介してメモリ
３３に供給され、このメモリ３３に記憶される。
【００５８】またこのとき、スイッチ３０の可動接点３
０ｃが固定接点３０ｂに接続され、これによって、リー
ドモード時のアドレス信号がこのスイッチ３０を介して
メモリ３２に供給される。
０ｃが固定接点３０ｂに接続され、これによって、リー
ドモード時のアドレス信号がこのスイッチ３０を介して
メモリ３２に供給される。
【００５９】これと共に、スイッチ３４の可動接点３４
ｃが固定接点３４ｂに接続され、前のフィールドで記憶
されたデータがこのメモリ３２から読みだされ、このス
イッチ３４及び出力回路３６を介して隠面処理回路３９
に供給される。
ｃが固定接点３４ｂに接続され、前のフィールドで記憶
されたデータがこのメモリ３２から読みだされ、このス
イッチ３４及び出力回路３６を介して隠面処理回路３９
に供給される。
【００６０】さて、この隠面処理回路３９には入力端子
２８及び２９を介して夫々書き込み時アドレス信号及び
読み出し時アドレス信号が供給される他に、入力端子３
７を介してリセットモード時のアドレス信号が供給され
る。この隠面処理回路３９においてブロックデータが隠
面処理され、これによって得られた入力画像データの読
み出しアドレスデータが出力端子３９を介してプロセッ
サ２（図８参照の他の回路（図示を省略する）に供給さ
れる。そして図８に示したプロセッサ２においてこの入
力画像データの読み出しアドレスデータにより入力画像
データが読みだされ、これによって例えば円柱の側面等
に映像を張り付けたように見える画像がモニタ８や９の
管面に映出される。
２８及び２９を介して夫々書き込み時アドレス信号及び
読み出し時アドレス信号が供給される他に、入力端子３
７を介してリセットモード時のアドレス信号が供給され
る。この隠面処理回路３９においてブロックデータが隠
面処理され、これによって得られた入力画像データの読
み出しアドレスデータが出力端子３９を介してプロセッ
サ２（図８参照の他の回路（図示を省略する）に供給さ
れる。そして図８に示したプロセッサ２においてこの入
力画像データの読み出しアドレスデータにより入力画像
データが読みだされ、これによって例えば円柱の側面等
に映像を張り付けたように見える画像がモニタ８や９の
管面に映出される。
【００６１】図２にこの隠面処理回路３９の内部構成を
示し、以下この図２を参照して隠面回路３９について詳
細に説明する。
示し、以下この図２を参照して隠面回路３９について詳
細に説明する。
【００６２】この図２において、４０は図１に示した出
力回路３６よりのブロックデータが供給される入力端子
で、この入力端子４０を介して供給されたブロックデー
タはバッファ４１を介してマッピングプロセッサ４２及
び４３、ｚデータプロセッサ４６及び４７、プロセッサ
／イネーブルジェネレータ４４に夫々供給される。
力回路３６よりのブロックデータが供給される入力端子
で、この入力端子４０を介して供給されたブロックデー
タはバッファ４１を介してマッピングプロセッサ４２及
び４３、ｚデータプロセッサ４６及び４７、プロセッサ
／イネーブルジェネレータ４４に夫々供給される。
【００６３】このマッピングプロセッサ４２及び４３は
バッファ４１を介して供給されるブロックデータ及びシ
ーケンサ２０からのシーケンスデータに基いて読み出し
アドレス、例えば水平方向及び垂直方向の読み出しアド
レスを得る。そしてこれとと共に、これら２つのマッピ
ングプロセッサ４２及び４３は、夫々例えば図５に示し
た平行四辺形（ｐ0 、ｐ1 、ｐ2 、ｐ3 ）を対角線（ｐ
0 、ｐ2 ）で分割した場合の２つの三角形（ｐ0 、
ｐ2 、ｐ3 及びｐ0 、ｐ1 、ｐ2 ）に対応した計算を行
い、夫々演算フラグを得る。この演算フラグは図５に斜
線で示した三角形の領域か、斜線示していないもう一方
の三角形の領域かを判別するためのフラグである。そし
てこれらの演算フラグ及びバッファ４１を介して供給さ
れたブロックデータのブロックの状態を示すフラグが目
標となる画像のサンプリングクロックの周期で順次プロ
セッサ／イネーブルジェネレータ４４に供給される。
バッファ４１を介して供給されるブロックデータ及びシ
ーケンサ２０からのシーケンスデータに基いて読み出し
アドレス、例えば水平方向及び垂直方向の読み出しアド
レスを得る。そしてこれとと共に、これら２つのマッピ
ングプロセッサ４２及び４３は、夫々例えば図５に示し
た平行四辺形（ｐ0 、ｐ1 、ｐ2 、ｐ3 ）を対角線（ｐ
0 、ｐ2 ）で分割した場合の２つの三角形（ｐ0 、
ｐ2 、ｐ3 及びｐ0 、ｐ1 、ｐ2 ）に対応した計算を行
い、夫々演算フラグを得る。この演算フラグは図５に斜
線で示した三角形の領域か、斜線示していないもう一方
の三角形の領域かを判別するためのフラグである。そし
てこれらの演算フラグ及びバッファ４１を介して供給さ
れたブロックデータのブロックの状態を示すフラグが目
標となる画像のサンプリングクロックの周期で順次プロ
セッサ／イネーブルジェネレータ４４に供給される。
【００６４】またｚデータプロセッサ４６及び４７は、
バッファ４１を介して供給されるブロックデータ及びシ
ーケンサ２０から供給されるシーケンスデータに基いて
入力画像データのｚ座標データ上述の２つの三角形毎に
得る。これらｚ座標データは目標となる画像のサンプリ
ングクロックの周期で順次レジスタ付コンパレータ６２
及び６３に供給される。
バッファ４１を介して供給されるブロックデータ及びシ
ーケンサ２０から供給されるシーケンスデータに基いて
入力画像データのｚ座標データ上述の２つの三角形毎に
得る。これらｚ座標データは目標となる画像のサンプリ
ングクロックの周期で順次レジスタ付コンパレータ６２
及び６３に供給される。
【００６５】これらｚデータプロセッサ４６及び４７は
例えば図３に示すような構成で、上述の数３の演算を行
う回路である。この図３において、７０は入力端子で、
図２に示したバッファ４１よりのブロックデータｚzx、
ｚzy及びｚ00がこの入力端子７０及び入力バッファ７１
を介して不動／固定小数点変換回路７２に供給される。
例えば図３に示すような構成で、上述の数３の演算を行
う回路である。この図３において、７０は入力端子で、
図２に示したバッファ４１よりのブロックデータｚzx、
ｚzy及びｚ00がこの入力端子７０及び入力バッファ７１
を介して不動／固定小数点変換回路７２に供給される。
【００６６】この不動／固定小数点変換回路７２は、入
力バッファ７１よりのブロックデータｚzx、ｚzy及びｚ
00を不動小数点から固定小数点に変換し、この変換して
得たデータの内データｚzxをレジスタ７３に、データｚ
zyをレジスタ７４に、データｚ00をレジスタ７５及び７
６に夫々供給する。
力バッファ７１よりのブロックデータｚzx、ｚzy及びｚ
00を不動小数点から固定小数点に変換し、この変換して
得たデータの内データｚzxをレジスタ７３に、データｚ
zyをレジスタ７４に、データｚ00をレジスタ７５及び７
６に夫々供給する。
【００６７】これらレジスタ７３及び７４からのデータ
Ｚzx及びｚzyが加算回路７７に夫々供給されると共に、
レジスタ７５及び７６からのデータｚ00が加算回路７７
に供給される。加算回路７７は図２のシーケンサから供
給されるシーケンスデータに基いてレジスタ７３及び７
４からのデータｚzx及びｚzyを加算する。この加算出力
及びデータｚ00は、バッファ７８及び出力端子７９を介
して図２に示すレジスタ付コンパレータ６２及び６３に
夫々供給される。
Ｚzx及びｚzyが加算回路７７に夫々供給されると共に、
レジスタ７５及び７６からのデータｚ00が加算回路７７
に供給される。加算回路７７は図２のシーケンサから供
給されるシーケンスデータに基いてレジスタ７３及び７
４からのデータｚzx及びｚzyを加算する。この加算出力
及びデータｚ00は、バッファ７８及び出力端子７９を介
して図２に示すレジスタ付コンパレータ６２及び６３に
夫々供給される。
【００６８】再び図２に戻って説明する。プロセッサ／
イネーブルジェネレータ４４はマッピングプロセッサ４
２及び４３の何れの結果を使用するかを決定し、その結
果、マッピングプロセッサ４２及びｚデータプロセッサ
４６並びにマッピングプロセッサ４３及びｚデータプロ
セッサ４７に夫々制御信号を供給する。
イネーブルジェネレータ４４はマッピングプロセッサ４
２及び４３の何れの結果を使用するかを決定し、その結
果、マッピングプロセッサ４２及びｚデータプロセッサ
４６並びにマッピングプロセッサ４３及びｚデータプロ
セッサ４７に夫々制御信号を供給する。
【００６９】従って、マッピングプロセッサ４２及びｚ
データプロセッサ４６、またはマッピングプロセッサ４
３及びｚデータプロセッサ４７の夫々の出力データがマ
ッピングメモリ５１及び５２、並びにレジスタ付コンパ
レータ６２及び６３に夫々供給される。
データプロセッサ４６、またはマッピングプロセッサ４
３及びｚデータプロセッサ４７の夫々の出力データがマ
ッピングメモリ５１及び５２、並びにレジスタ付コンパ
レータ６２及び６３に夫々供給される。
【００７０】マッピングメモリ５１及び５２は、夫々ラ
イトパルスジェネレータ４８から供給されるライトパル
スがアクティブとなったとき、且つ、図８に示したプロ
セッサ２よりの図示しない制御回路からのライトモード
時のアドレス信号がスイッチ５３及び５４を介して供給
されたときに、マッピングプロセッサ４２または４３か
らスイッチ４９及び５０を介して供給される入力画像の
読み出しアドレスデータを記憶する。
イトパルスジェネレータ４８から供給されるライトパル
スがアクティブとなったとき、且つ、図８に示したプロ
セッサ２よりの図示しない制御回路からのライトモード
時のアドレス信号がスイッチ５３及び５４を介して供給
されたときに、マッピングプロセッサ４２または４３か
らスイッチ４９及び５０を介して供給される入力画像の
読み出しアドレスデータを記憶する。
【００７１】上述のスイッチ４９、５０、５３及び５４
は、夫々図８に示したプロセッサ２の図示しない制御回
路から供給されるｏｄｄ（奇数フィールド）かｅｖｅｎ
（偶数フィールド）かを示す制御信号によって切り換え
られる。
は、夫々図８に示したプロセッサ２の図示しない制御回
路から供給されるｏｄｄ（奇数フィールド）かｅｖｅｎ
（偶数フィールド）かを示す制御信号によって切り換え
られる。
【００７２】すなわち、スイッチ４９及びスイッチ５３
は例えばその制御信号がｏｄｄを示す制御信号のとき
に、可動接点４９ｃ及び５３ｃが夫々一方の固定接点４
９ａ及び５３ａに夫々接続し、その制御信号がｅｖｅｎ
を示す制御信号のときに、可動接点４９ｃ及び５３ｃが
夫々他方の固定接点４９ｂ及び５３ｂに接続するように
される。
は例えばその制御信号がｏｄｄを示す制御信号のとき
に、可動接点４９ｃ及び５３ｃが夫々一方の固定接点４
９ａ及び５３ａに夫々接続し、その制御信号がｅｖｅｎ
を示す制御信号のときに、可動接点４９ｃ及び５３ｃが
夫々他方の固定接点４９ｂ及び５３ｂに接続するように
される。
【００７３】また、スイッチ５０及びスイッチ５４は例
えばその制御信号がｅｖｅｎを示す制御信号のときに、
可動接点５０ｃ及び５４ｃが夫々一方の固定接点５０ａ
及び５４ａに夫々接続し、その制御信号がｏｄｄを示す
制御信号のときに、可動接点５０ｃ及び５４ｃが夫々他
方の固定接点５０ｂ及び５４ｂに接続するようにされ
る。
えばその制御信号がｅｖｅｎを示す制御信号のときに、
可動接点５０ｃ及び５４ｃが夫々一方の固定接点５０ａ
及び５４ａに夫々接続し、その制御信号がｏｄｄを示す
制御信号のときに、可動接点５０ｃ及び５４ｃが夫々他
方の固定接点５０ｂ及び５４ｂに接続するようにされ
る。
【００７４】一方、レジスタ付コンパレータ６２及び６
３は、ｚバッファメモリ６０及び６１から供給されるデ
ータを夫々内部にラッチし、夫々ラッチしたデータと、
夫々ｚデータプロセッサ４６及び４７から夫々供給され
たデータとを夫々比較し、その比較の結果、制御信号を
ライトパルスジェネレータ４８に供給する。
３は、ｚバッファメモリ６０及び６１から供給されるデ
ータを夫々内部にラッチし、夫々ラッチしたデータと、
夫々ｚデータプロセッサ４６及び４７から夫々供給され
たデータとを夫々比較し、その比較の結果、制御信号を
ライトパルスジェネレータ４８に供給する。
【００７５】上述のｚバッファメモリ６０及び６１は何
れもライトパルスジェネレータ４８からのライトパルス
がアクティブ、且つ、図８に示したプロセッサ２の図示
しない制御回路からのライトモード時のアドレス信号が
入力端子５５及びスイッチ５８及び５９を介して供給さ
れたときに、レジスタ付コンパレータ６２及び６３から
のデータを記憶する。
れもライトパルスジェネレータ４８からのライトパルス
がアクティブ、且つ、図８に示したプロセッサ２の図示
しない制御回路からのライトモード時のアドレス信号が
入力端子５５及びスイッチ５８及び５９を介して供給さ
れたときに、レジスタ付コンパレータ６２及び６３から
のデータを記憶する。
【００７６】次に上述の回路動作について説明する。先
ず、ｏｄｄフィールドの場合には、図に示すように、ス
イッチ４９、５３及び５８の各可動接点４９ｃ、５３ｃ
及び５８ｃは、夫々各固定接点４９ａ、５３ａ及び５８
ａに接続し、スイッチ５０、５４及び５９の各可動接点
５０ｃ、５４ｃ及び５９ｃは夫々各固定接点５０ｂ、５
４ｂ及び５９ｂに接続する。
ず、ｏｄｄフィールドの場合には、図に示すように、ス
イッチ４９、５３及び５８の各可動接点４９ｃ、５３ｃ
及び５８ｃは、夫々各固定接点４９ａ、５３ａ及び５８
ａに接続し、スイッチ５０、５４及び５９の各可動接点
５０ｃ、５４ｃ及び５９ｃは夫々各固定接点５０ｂ、５
４ｂ及び５９ｂに接続する。
【００７７】そして、プロセッサ／イネーブルジェネレ
ータ４４の制御により、マッピングプロセッサ４２から
のデータ、またはマッピングプロセッサ４３からのデー
タの何れかのデータがスイッチ４９を介してマッピング
メモリ５１に供給される。
ータ４４の制御により、マッピングプロセッサ４２から
のデータ、またはマッピングプロセッサ４３からのデー
タの何れかのデータがスイッチ４９を介してマッピング
メモリ５１に供給される。
【００７８】一方、プロセッサ／イネーブルジェネレー
タ４４の制御により、ｚデータプロセッサ４６または４
７からのデータがレジスタ付コンパレータ６２に供給さ
れ、このレジスタ付コンパレータ６２に格納される。こ
れと共に、ｚバッファメモリ６０から計算された画素に
対応する位置に書き込まれているｚ座標データが読みだ
され、このデータがレジスタ付コンパレータ６２に格納
される。そしてこのレジスタ付コンパレータ６２が格納
した２つのデータを比較し、ｚデータプロセッサ４６ま
たは４７から供給されたデータがｚバッファメモリ６０
から供給されたｚ座標データより視点に近い座標データ
であれば、ライトパルスジェネレータ４８に制御信号を
供給する。
タ４４の制御により、ｚデータプロセッサ４６または４
７からのデータがレジスタ付コンパレータ６２に供給さ
れ、このレジスタ付コンパレータ６２に格納される。こ
れと共に、ｚバッファメモリ６０から計算された画素に
対応する位置に書き込まれているｚ座標データが読みだ
され、このデータがレジスタ付コンパレータ６２に格納
される。そしてこのレジスタ付コンパレータ６２が格納
した２つのデータを比較し、ｚデータプロセッサ４６ま
たは４７から供給されたデータがｚバッファメモリ６０
から供給されたｚ座標データより視点に近い座標データ
であれば、ライトパルスジェネレータ４８に制御信号を
供給する。
【００７９】ライトパルスジェネレータ４８はレジスタ
付コンパレータ６２から供給された制御信号に基いて、
マッピングメモリ５１及び５２、並びにｚバッファメモ
リ６２及び６３に夫々供給するライトパルスをアクティ
ブにする。
付コンパレータ６２から供給された制御信号に基いて、
マッピングメモリ５１及び５２、並びにｚバッファメモ
リ６２及び６３に夫々供給するライトパルスをアクティ
ブにする。
【００８０】かくすると、マッピングメモリ５１は、入
力端子５５からスイッチ５３を介して供給されるライト
モード時のアドレス信号が示すアドレス部分に、マッピ
ングプロセッサ４２または４３から供給されたデータを
記憶する。
力端子５５からスイッチ５３を介して供給されるライト
モード時のアドレス信号が示すアドレス部分に、マッピ
ングプロセッサ４２または４３から供給されたデータを
記憶する。
【００８１】そしてこれと共に、ｚバッファメモリ６０
は、入力端子５５からスイッチ５８を介して供給される
ライトモード時のアドレス信号が示すアドレス部分に、
レジスタ付コンパレータ６２から供給されるｚデータプ
ロセッサ４６または４７からのデータを記憶し、更新処
理を行う。そして以下このような処理により、１フィー
ルドの期間で全画素分の結果が記憶される。
は、入力端子５５からスイッチ５８を介して供給される
ライトモード時のアドレス信号が示すアドレス部分に、
レジスタ付コンパレータ６２から供給されるｚデータプ
ロセッサ４６または４７からのデータを記憶し、更新処
理を行う。そして以下このような処理により、１フィー
ルドの期間で全画素分の結果が記憶される。
【００８２】一方同じフィールド期間内において、入力
端子５６からスイッチ５４を介して供給された読み出し
モード時のアドレス信号がマッピングメモリ５２に供給
され、これにより、このマッピングメモリ５２に記憶さ
れたデータがスイッチ５０及び出力端子６４を介して図
８に示したプロセッサ２の図示しない他の回路に供給さ
れる。
端子５６からスイッチ５４を介して供給された読み出し
モード時のアドレス信号がマッピングメモリ５２に供給
され、これにより、このマッピングメモリ５２に記憶さ
れたデータがスイッチ５０及び出力端子６４を介して図
８に示したプロセッサ２の図示しない他の回路に供給さ
れる。
【００８３】またこれと共に、入力端子５７からスイッ
チ５９を介してリセットモード時のアドレス信号がｚバ
ッファメモリ６１に供給されレジスタ付コンパレータ６
３の出力を視点から最も遠いｚ座標にセットしてｚバッ
ファメモリー６１に供給される。即ち、ｚバッファメモ
リ６１の内容は、リセットされる。
チ５９を介してリセットモード時のアドレス信号がｚバ
ッファメモリ６１に供給されレジスタ付コンパレータ６
３の出力を視点から最も遠いｚ座標にセットしてｚバッ
ファメモリー６１に供給される。即ち、ｚバッファメモ
リ６１の内容は、リセットされる。
【００８４】次に、ｅｖｅｎフィールドのときには、ス
イッチ４９、５３及び５８の各可動接点４９ｃ、５３ｃ
及び５８ｃは、夫々各固定接点４９ｂ、５３ｂ及び５８
ｂに接続し、スイッチ５０、５４及び５９の各可動接点
５０ｃ、５４ｃ及び５９ｃは夫々各固定接点５０ａ、５
４ａ及び５９ａに接続する。
イッチ４９、５３及び５８の各可動接点４９ｃ、５３ｃ
及び５８ｃは、夫々各固定接点４９ｂ、５３ｂ及び５８
ｂに接続し、スイッチ５０、５４及び５９の各可動接点
５０ｃ、５４ｃ及び５９ｃは夫々各固定接点５０ａ、５
４ａ及び５９ａに接続する。
【００８５】そして、プロセッサ／イネーブルジェネレ
ータ４４の制御により、マッピングプロセッサ４２から
のデータ、またはマッピングプロセッサ４３からのデー
タの何れかのデータがスイッチ５０を介してマッピング
メモリ５２に供給される。
ータ４４の制御により、マッピングプロセッサ４２から
のデータ、またはマッピングプロセッサ４３からのデー
タの何れかのデータがスイッチ５０を介してマッピング
メモリ５２に供給される。
【００８６】一方、プロセッサ／イネーブルジェネレー
タ４４の制御により、ｚデータプロセッサ４６または４
７からのデータがレジスタ付コンパレータ６３に供給さ
れ、このレジスタ付コンパレータ６３に格納される。こ
れと共に、ｚバッファメモリ６１から計算された画素に
対応する位置に書き込まれているｚ座標データが読みだ
され、このデータがレジスタ付コンパレータ６３に格納
される。そしてこのレジスタ付コンパレータ６３が格納
した２つのデータを比較し、ｚデータプロセッサ４６ま
たは４７から供給されたデータがｚバッファメモリ６１
から供給されたｚ座標データより視点に近い座標データ
であれば、ライトパルスジェネレータ４８に制御信号を
供給する。
タ４４の制御により、ｚデータプロセッサ４６または４
７からのデータがレジスタ付コンパレータ６３に供給さ
れ、このレジスタ付コンパレータ６３に格納される。こ
れと共に、ｚバッファメモリ６１から計算された画素に
対応する位置に書き込まれているｚ座標データが読みだ
され、このデータがレジスタ付コンパレータ６３に格納
される。そしてこのレジスタ付コンパレータ６３が格納
した２つのデータを比較し、ｚデータプロセッサ４６ま
たは４７から供給されたデータがｚバッファメモリ６１
から供給されたｚ座標データより視点に近い座標データ
であれば、ライトパルスジェネレータ４８に制御信号を
供給する。
【００８７】ｏｄｄフィールド時にｚバッファメモリ６
１は、視点から最も遠い位置例えば（ＦＦＦＦ）にデー
タがセットされているので、平面のような単純な画像を
処理する場合にでもレジスタ付コンパレータ６３が不定
の状態になることなく（ｚデータプロセッサの出力）＜
（ｚバッファメモリからの出力）が成立して、出力画面
のイメージでマッピングメモリ５２に入力画面読み出し
アドレスデータが書き込まれる。
１は、視点から最も遠い位置例えば（ＦＦＦＦ）にデー
タがセットされているので、平面のような単純な画像を
処理する場合にでもレジスタ付コンパレータ６３が不定
の状態になることなく（ｚデータプロセッサの出力）＜
（ｚバッファメモリからの出力）が成立して、出力画面
のイメージでマッピングメモリ５２に入力画面読み出し
アドレスデータが書き込まれる。
【００８８】即ちライトパルスジェネレータ４８はレジ
スタ付コンパレータ６３から供給された制御信号に基い
て、マッピングメモリ５１及び５２、並びにｚバッファ
メモリ６２及び６３に夫々供給するライトパルスをアク
ティブにする。
スタ付コンパレータ６３から供給された制御信号に基い
て、マッピングメモリ５１及び５２、並びにｚバッファ
メモリ６２及び６３に夫々供給するライトパルスをアク
ティブにする。
【００８９】かくすると、マッピングメモリ５２は、入
力端子５５からスイッチ５４を介して供給されるライト
モード時のアドレス信号が示すアドレス部分に、マッピ
ングプロセッサ４２または４３から供給されたデータを
記憶する。
力端子５５からスイッチ５４を介して供給されるライト
モード時のアドレス信号が示すアドレス部分に、マッピ
ングプロセッサ４２または４３から供給されたデータを
記憶する。
【００９０】そしてこれと共に、ｚバッファメモリ６１
は、入力端子５５からスイッチ５９を介して供給される
ライトモード時のアドレス信号が示すアドレス部分に、
レジスタ付コンパレータ６３から供給されるｚデータプ
ロセッサ４６または４７からのデータを記憶し、更新処
理を行う。そして以下このような処理により、１フィー
ルドの期間で全画素分の結果が記憶される。
は、入力端子５５からスイッチ５９を介して供給される
ライトモード時のアドレス信号が示すアドレス部分に、
レジスタ付コンパレータ６３から供給されるｚデータプ
ロセッサ４６または４７からのデータを記憶し、更新処
理を行う。そして以下このような処理により、１フィー
ルドの期間で全画素分の結果が記憶される。
【００９１】一方同じフィールド期間内において、入力
端子５６からスイッチ５４を介して供給された読み出し
モード時のアドレス信号がマッピングメモリ５２に供給
され、これにより、このマッピングメモリ５２に記憶さ
れたデータがスイッチ５０及び出力端子６４を介して図
８に示したプロセッサ２の図示しない他の回路に供給さ
れる。
端子５６からスイッチ５４を介して供給された読み出し
モード時のアドレス信号がマッピングメモリ５２に供給
され、これにより、このマッピングメモリ５２に記憶さ
れたデータがスイッチ５０及び出力端子６４を介して図
８に示したプロセッサ２の図示しない他の回路に供給さ
れる。
【００９２】またこれと共に、入力端子５７からスイッ
チ５９を介してリセットモード時のアドレス信号がｚバ
ッファメモリ６１に供給されレジスタ付コンパレータ６
３の出力を視点から最も遠いｚ座標にセットしてｚバッ
ファメモリー６１に供給される。即ち、ｚバッファメモ
リ６１の内容は、リセットされる。
チ５９を介してリセットモード時のアドレス信号がｚバ
ッファメモリ６１に供給されレジスタ付コンパレータ６
３の出力を視点から最も遠いｚ座標にセットしてｚバッ
ファメモリー６１に供給される。即ち、ｚバッファメモ
リ６１の内容は、リセットされる。
【００９３】そして再びｏｄｄフィールドとなった場合
は、スイッチ４９、５３及び５８の各可動接点４９ｃ、
５３ｃ及び５８ｃは、夫々各固定接点４９ａ、５３ａ及
び５８ａに接続し、スイッチ５０、５４及び５９の各可
動接点５０ｃ、５４ｃ及び５９ｃは夫々各固定接点５０
ｂ、５４ｂ及び５９ｂに接続する。
は、スイッチ４９、５３及び５８の各可動接点４９ｃ、
５３ｃ及び５８ｃは、夫々各固定接点４９ａ、５３ａ及
び５８ａに接続し、スイッチ５０、５４及び５９の各可
動接点５０ｃ、５４ｃ及び５９ｃは夫々各固定接点５０
ｂ、５４ｂ及び５９ｂに接続する。
【００９４】そして、プロセッサ／イネーブルジェネレ
ータ４４の制御により、マッピングプロセッサ４２から
のデータ、またはマッピングプロセッサ４３からのデー
タの何れかのデータがスイッチ４９を介してマッピング
メモリ５１に供給される。
ータ４４の制御により、マッピングプロセッサ４２から
のデータ、またはマッピングプロセッサ４３からのデー
タの何れかのデータがスイッチ４９を介してマッピング
メモリ５１に供給される。
【００９５】一方、プロセッサ／イネーブルジェネレー
タ４４の制御により、ｚデータプロセッサ４６または４
７からのデータがレジスタ付コンパレータ６２に供給さ
れ、このレジスタ付コンパレータ６２に格納される。こ
れと共に、ｚバッファメモリ６０から計算された画素に
対応する位置に書き込まれているｚ座標データ（前のフ
ィールドにおいてリセットされている）が読みだされ、
このデータがレジスタ付コンパレータ６２に格納され
る。そしてこのレジスタ付コンパレータ６２が格納した
２つのデータを比較し、ｚデータプロセッサ４６または
４７から供給されたデータがｚバッファメモリ６０から
供給されたｚ座標データより視点に近い座標データであ
れば、ライトパルスジェネレータ４８に制御信号を供給
する。
タ４４の制御により、ｚデータプロセッサ４６または４
７からのデータがレジスタ付コンパレータ６２に供給さ
れ、このレジスタ付コンパレータ６２に格納される。こ
れと共に、ｚバッファメモリ６０から計算された画素に
対応する位置に書き込まれているｚ座標データ（前のフ
ィールドにおいてリセットされている）が読みだされ、
このデータがレジスタ付コンパレータ６２に格納され
る。そしてこのレジスタ付コンパレータ６２が格納した
２つのデータを比較し、ｚデータプロセッサ４６または
４７から供給されたデータがｚバッファメモリ６０から
供給されたｚ座標データより視点に近い座標データであ
れば、ライトパルスジェネレータ４８に制御信号を供給
する。
【００９６】ライトパルスジェネレータ４８はレジスタ
付コンパレータ６２から供給された制御信号に基いて、
マッピングメモリ５１及び５２、並びにｚバッファメモ
リ６２及び６３に夫々供給するライトパルスをアクティ
ブにする。
付コンパレータ６２から供給された制御信号に基いて、
マッピングメモリ５１及び５２、並びにｚバッファメモ
リ６２及び６３に夫々供給するライトパルスをアクティ
ブにする。
【００９７】かくすると、マッピングメモリ５１は、入
力端子５５からスイッチ５３を介して供給されるライト
モード時のアドレス信号が示すアドレス部分に、マッピ
ングプロセッサ４２または４３から供給されたデータを
記憶する。
力端子５５からスイッチ５３を介して供給されるライト
モード時のアドレス信号が示すアドレス部分に、マッピ
ングプロセッサ４２または４３から供給されたデータを
記憶する。
【００９８】そしてこれと共に、ｚバッファメモリ６０
は、入力端子５５からスイッチ５８を介して供給される
ライトモード時のアドレス信号が示すアドレス部分に、
レジスタ付コンパレータ６２から供給されるｚデータプ
ロセッサ４６または４７からのデータを記憶し、更新処
理を行う。そして以下このような処理により、１フィー
ルドの期間で全画素分の結果が記憶される。
は、入力端子５５からスイッチ５８を介して供給される
ライトモード時のアドレス信号が示すアドレス部分に、
レジスタ付コンパレータ６２から供給されるｚデータプ
ロセッサ４６または４７からのデータを記憶し、更新処
理を行う。そして以下このような処理により、１フィー
ルドの期間で全画素分の結果が記憶される。
【００９９】この期間において、一方では、入力端子５
６からスイッチ５４を介して供給された読み出しモード
時のアドレス信号がマッピングメモリ５２に供給され、
これにより、このマッピングメモリ５２に記憶されたデ
ータがスイッチ５０及び出力端子６４を介して図８に示
したプロセッサ２の図示しない他の回路に供給される。
６からスイッチ５４を介して供給された読み出しモード
時のアドレス信号がマッピングメモリ５２に供給され、
これにより、このマッピングメモリ５２に記憶されたデ
ータがスイッチ５０及び出力端子６４を介して図８に示
したプロセッサ２の図示しない他の回路に供給される。
【０１００】またこれと共に、入力端子５７からスイッ
チ５９を介してリセットモード時のアドレス信号がｚバ
ッファメモリ６１に供給され、このｚバッファメモリ６
１の内容がリセットされる。
チ５９を介してリセットモード時のアドレス信号がｚバ
ッファメモリ６１に供給され、このｚバッファメモリ６
１の内容がリセットされる。
【０１０１】以上の動作から解かるように、メモリの動
作は、ｏｄｄフィールドではｏｄｄ用のメモリ６０にｚ
データの比較結果に基いて隠面でない場合にｚデータが
書き込まれ、ｅｖｅｎ用のメモリ６１に例えば“ＦＦＦ
Ｆ”が書き込まれ、ｅｖｅｎフィールドでは、ｏｄｄ用
のメモリ６０に例えば“ＦＦＦＦ”が書き込まれｅｖｅ
ｎ用のメモリ６１にｚデータの比較結果に基いて隠面で
ない場合にｚデータが書き込まれるという動作を繰り返
している。
作は、ｏｄｄフィールドではｏｄｄ用のメモリ６０にｚ
データの比較結果に基いて隠面でない場合にｚデータが
書き込まれ、ｅｖｅｎ用のメモリ６１に例えば“ＦＦＦ
Ｆ”が書き込まれ、ｅｖｅｎフィールドでは、ｏｄｄ用
のメモリ６０に例えば“ＦＦＦＦ”が書き込まれｅｖｅ
ｎ用のメモリ６１にｚデータの比較結果に基いて隠面で
ない場合にｚデータが書き込まれるという動作を繰り返
している。
【０１０２】そして以下、上述した処理により入力画像
データの読み出しアドレスデータを得、またｚ座標の補
間を行う。そしてこの入力画像データの読み出しアドレ
スデータにより、図８に示したプロセッサ２の図示しな
い読み出し回路により入力画像データが読みだされ、こ
れがモニタ８や９に供給され、これらモニタ８や９の管
面に特殊効果処理を施した画像として映出させる。
データの読み出しアドレスデータを得、またｚ座標の補
間を行う。そしてこの入力画像データの読み出しアドレ
スデータにより、図８に示したプロセッサ２の図示しな
い読み出し回路により入力画像データが読みだされ、こ
れがモニタ８や９に供給され、これらモニタ８や９の管
面に特殊効果処理を施した画像として映出させる。
【０１０３】次に、図４のフローチャートを参照して、
ｚ座標の補間を行うための処理について説明する。
ｚ座標の補間を行うための処理について説明する。
【０１０４】先ずステップ１００ではブロックの対角の
長軸を求める。そしてステップ１１０に移行する。即
ち、例えば図５に示した目標となる画像データ（四角形
ｐ0 、ｐ1 、ｐ2 及びｐ3 で示す）の対角線ｈg1（点ｐ
0 、ｐ2 で示す）と対角線ｈg2（点ｐ1 、ｐ3 で示す）
を夫々数４及び数５で示す式によって求める。
長軸を求める。そしてステップ１１０に移行する。即
ち、例えば図５に示した目標となる画像データ（四角形
ｐ0 、ｐ1 、ｐ2 及びｐ3 で示す）の対角線ｈg1（点ｐ
0 、ｐ2 で示す）と対角線ｈg2（点ｐ1 、ｐ3 で示す）
を夫々数４及び数５で示す式によって求める。
【０１０５】
【数４】
【０１０６】
【数５】
【０１０７】そして対角線ｈg1＞対角線ｈg2のときに
は、図５に示す２つの三角形、即ち、点ｐ0 、ｐ1 及び
ｐ3 で構成するＢ座標系並びに点ｐ1 、ｐ2 及びｐ3 で
構成するＤ座標系とし、対角線ｈg1≦ｈg2のときには、
図５に示す対角線ｈg2（点ｐ1、ｐ3 で示す）により形
成される２つの三角形、即ち、点ｐ0 、ｐ1 及びｐ2 で
構成するＢ座標系並びに点ｐ0 、ｐ2 及びｐ3 で構成す
るＤ座標系とする。
は、図５に示す２つの三角形、即ち、点ｐ0 、ｐ1 及び
ｐ3 で構成するＢ座標系並びに点ｐ1 、ｐ2 及びｐ3 で
構成するＤ座標系とし、対角線ｈg1≦ｈg2のときには、
図５に示す対角線ｈg2（点ｐ1、ｐ3 で示す）により形
成される２つの三角形、即ち、点ｐ0 、ｐ1 及びｐ2 で
構成するＢ座標系並びに点ｐ0 、ｐ2 及びｐ3 で構成す
るＤ座標系とする。
【０１０８】ステップ１１０では入力座標系におけるｘ
方向、ｙ方向夫々のｚ増分を求める。即ち、対角線ｈg1
≦ｈg2のときには、Ｂ座標系においては次に示す数６、
数７で、Ｄ座標系においては次に示す数８及び数９によ
りｘ及びｙ方向の夫々のｚ増分を求める。
方向、ｙ方向夫々のｚ増分を求める。即ち、対角線ｈg1
≦ｈg2のときには、Ｂ座標系においては次に示す数６、
数７で、Ｄ座標系においては次に示す数８及び数９によ
りｘ及びｙ方向の夫々のｚ増分を求める。
【０１０９】
【数６】
【０１１０】
【数７】
【０１１１】
【数８】
【０１１２】
【数９】
【０１１３】一方、対角線ｈg1＞ｈg2のときには、Ｂ座
標系においては次に示す数１０、数１１で、Ｄ座標系に
おいては次に示す数１２及び数１３によりｘ及びｙ方向
の夫々のｚ増分を求める。
標系においては次に示す数１０、数１１で、Ｄ座標系に
おいては次に示す数１２及び数１３によりｘ及びｙ方向
の夫々のｚ増分を求める。
【０１１４】
【数１０】
【０１１５】
【数１１】
【０１１６】
【数１２】
【０１１７】
【数１３】
【０１１８】ステップ１２０では入力座標系のブロック
外接四角形Ｑi 、Ｑx 及びＱy を求める。即ち、図６に
示した入力画像のブロックの外接四角形（Ｑi 、Ｑx 、
Ｑm及びＱy で示す）の点Ｑi 、Ｑx 及びＱy を、Ｂ座
標形では夫々次に示す数１４、数１５及び数１６によっ
て求め、Ｄ座標形では夫々次に示す数１７、数１８及び
数１９によって求める。
外接四角形Ｑi 、Ｑx 及びＱy を求める。即ち、図６に
示した入力画像のブロックの外接四角形（Ｑi 、Ｑx 、
Ｑm及びＱy で示す）の点Ｑi 、Ｑx 及びＱy を、Ｂ座
標形では夫々次に示す数１４、数１５及び数１６によっ
て求め、Ｄ座標形では夫々次に示す数１７、数１８及び
数１９によって求める。
【０１１９】
【数１４】
【０１２０】
【数１５】
【０１２１】
【数１６】
【０１２２】
【数１７】
【０１２３】
【数１８】
【０１２４】
【数１９】
【０１２５】ステップ１３０ではブロック対角線の中心
座標Ｑc のｚ座標を求める。即ち、対角線ｈg1≦ｈg2の
ときには、ｚ座標データＺpcは次に示す数２０によって
求め、対角線ｈg1＞ｈg2のときには、ｚ座標データｚpc
は次に示す数２１によって求める。
座標Ｑc のｚ座標を求める。即ち、対角線ｈg1≦ｈg2の
ときには、ｚ座標データＺpcは次に示す数２０によって
求め、対角線ｈg1＞ｈg2のときには、ｚ座標データｚpc
は次に示す数２１によって求める。
【０１２６】
【数２０】
【０１２７】
【数２１】
【０１２８】ステップ１４０では図５に示す点ｐi 、ｐ
x 及びｐy のｚ座標を入力座標系の増分より求める。即
ち、Ｂ座標系においては、点ｐi のｚ座標データｚpiを
次に示す数２２で求め、点ｐx のｚ座標データｚpxを次
に示す数２３で求め、点ｐyのｚ座標データｚpyを次に
示す数２４で求める。
x 及びｐy のｚ座標を入力座標系の増分より求める。即
ち、Ｂ座標系においては、点ｐi のｚ座標データｚpiを
次に示す数２２で求め、点ｐx のｚ座標データｚpxを次
に示す数２３で求め、点ｐyのｚ座標データｚpyを次に
示す数２４で求める。
【０１２９】
【数２２】
【０１３０】
【数２３】
【０１３１】
【数２４】
【０１３２】またＤ座標系においては、点ｐi のｚ座標
データｚpi’を次に示す数２５で求め、点ｐx のｚ座標
データｚpx’を次に示す数２６で求め、点ｐy のｚ座標
データｚpy’を次に示す数２７で求める。
データｚpi’を次に示す数２５で求め、点ｐx のｚ座標
データｚpx’を次に示す数２６で求め、点ｐy のｚ座標
データｚpy’を次に示す数２７で求める。
【０１３３】
【数２５】
【０１３４】
【数２６】
【０１３５】
【数２７】
【０１３６】ステップ１５０では点ｐi 及びｐx のｚ座
標の差分から、目標（ターゲット）座標系のｘ方向のｚ
増分を求め、点ｐi 及びｐy のｚ座標の差分から目標座
標系のｙ方向のｚ増分を求める。即ち、Ｂ座標系におい
ては次に示す数２８及び２９によりｘ及びｙ方向夫々の
ｚ増分ｚzxb及びｚzyb を求める。
標の差分から、目標（ターゲット）座標系のｘ方向のｚ
増分を求め、点ｐi 及びｐy のｚ座標の差分から目標座
標系のｙ方向のｚ増分を求める。即ち、Ｂ座標系におい
ては次に示す数２８及び２９によりｘ及びｙ方向夫々の
ｚ増分ｚzxb及びｚzyb を求める。
【０１３７】
【数２８】
【０１３８】
【数２９】
【０１３９】また、Ｄ座標系においては、次に示す数３
０及び３１によりｘ及びｙ方向夫々のｚ増分ｚzxd 及び
ｚzyd を求める。
０及び３１によりｘ及びｙ方向夫々のｚ増分ｚzxd 及び
ｚzyd を求める。
【０１４０】
【数３０】
【０１４１】
【数３１】
【０１４２】ステップ１６０では目標座標系のブロック
スタート点のｚ座標を求める。即ち、Ｂ座標系の場合に
おいてはステップ１４０で使用した数２２により得たｚ
座標データｚpiをブロックスタート点のｚ座標ｚzb0 と
し、Ｄ座標系においてはステップ１４０で使用した数２
５により得たｚ座標データｚpi’をブロックスタート点
のｚ座標ｚzd0 とする。
スタート点のｚ座標を求める。即ち、Ｂ座標系の場合に
おいてはステップ１４０で使用した数２２により得たｚ
座標データｚpiをブロックスタート点のｚ座標ｚzb0 と
し、Ｄ座標系においてはステップ１４０で使用した数２
５により得たｚ座標データｚpi’をブロックスタート点
のｚ座標ｚzd0 とする。
【０１４３】ステップ１７０では図５に示す目標となる
画像（四角形）を対角線ｈg1で分割される２つの三角形
（点ｐ0 、ｐ1 、ｐ2 及び点ｐ0 、ｐ2 、ｐ3 で示す）
もしくは対角線ｈg2で分割される２つの三角形（点
ｐ0 、ｐ1 、ｐ3 及び点ｐ1 、ｐ 2 、ｐ3 で示す）が図
７に示すように折り重なる場合の前面を示すフラグ（プ
ライオリティフラグ）ｐriの計算を行う。
画像（四角形）を対角線ｈg1で分割される２つの三角形
（点ｐ0 、ｐ1 、ｐ2 及び点ｐ0 、ｐ2 、ｐ3 で示す）
もしくは対角線ｈg2で分割される２つの三角形（点
ｐ0 、ｐ1 、ｐ3 及び点ｐ1 、ｐ 2 、ｐ3 で示す）が図
７に示すように折り重なる場合の前面を示すフラグ（プ
ライオリティフラグ）ｐriの計算を行う。
【０１４４】即ち、対角線ｈg1＞ｈg2のとき、もしｚ1
＞ｚ3 ならｐriを“０”とし、ｚ1≦ｚ3 ならｐriを
“１”とし、対角線ｈg1≦ｈg2のとき、もしｚ0 ＞ｚ2
ならｐ riを“０”とし、もしｚ0 ≦ｚ2 ならｐriを
“１”とする。
＞ｚ3 ならｐriを“０”とし、ｚ1≦ｚ3 ならｐriを
“１”とし、対角線ｈg1≦ｈg2のとき、もしｚ0 ＞ｚ2
ならｐ riを“０”とし、もしｚ0 ≦ｚ2 ならｐriを
“１”とする。
【０１４５】ステップ１８０では任意の点（ｘt 、
ｙt ）のｚ座標を求める。即ち、Ｂ座標系を使用する場
合には、ｚzxをステップ１５０で使用した数２８で求め
たｘ方向のｚ増分ｚzxb とし、ｚzyをステップ１５０で
使用した数２９で求めたｙ方向のｚ増分ｚzyb とし、ｚ
00をステップ１４０で使用した数２２で求めたｐi のｚ
座標ｚpiとする。そしてＤ座標系を使用する場合は、ｚ
zxをステップ１５０で使用した数３０で求めたｘ方向の
ｚ増分ｚzxd とし、ｚzyをステップ１５０で使用した数
３１で求めたｙ方向のｚ増分ｚzyd とし、ｚ00をステッ
プ１４０で使用した数２５で求めたｐi のｚ座標ｚpi’
とする。
ｙt ）のｚ座標を求める。即ち、Ｂ座標系を使用する場
合には、ｚzxをステップ１５０で使用した数２８で求め
たｘ方向のｚ増分ｚzxb とし、ｚzyをステップ１５０で
使用した数２９で求めたｙ方向のｚ増分ｚzyb とし、ｚ
00をステップ１４０で使用した数２２で求めたｐi のｚ
座標ｚpiとする。そしてＤ座標系を使用する場合は、ｚ
zxをステップ１５０で使用した数３０で求めたｘ方向の
ｚ増分ｚzxd とし、ｚzyをステップ１５０で使用した数
３１で求めたｙ方向のｚ増分ｚzyd とし、ｚ00をステッ
プ１４０で使用した数２５で求めたｐi のｚ座標ｚpi’
とする。
【０１４６】従って、任意の点（ｘt 、ｙt ）のｚ座標
ｚt は次に示す数３２で求めることができる。
ｚt は次に示す数３２で求めることができる。
【０１４７】
【数３２】
【０１４８】このように本例においては、ｚ座標のｘ方
向、ｙ方向増分をブロックデータに追加し、その増分を
使用して目標とする画像の任意の画素のｚ座標を補間し
て画素単位で隠面判定を行えるようにしたので、隠面の
判断を正確にして画質の劣化を防止すると共に、例えば
映像が張り付けられたようになっている３次元の図形を
ねじったり、また、映像が張り付けられた屏風のような
ものが順次折り畳まれるようにする等種々の複雑な特殊
効果処理を高速に行うことができる。
向、ｙ方向増分をブロックデータに追加し、その増分を
使用して目標とする画像の任意の画素のｚ座標を補間し
て画素単位で隠面判定を行えるようにしたので、隠面の
判断を正確にして画質の劣化を防止すると共に、例えば
映像が張り付けられたようになっている３次元の図形を
ねじったり、また、映像が張り付けられた屏風のような
ものが順次折り畳まれるようにする等種々の複雑な特殊
効果処理を高速に行うことができる。
【０１４９】尚、上述の実施例は本発明の一例であり、
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。
【０１５０】
【発明の効果】上述せる本発明によれば、入力画像の所
定単位の画素で構成されたブロックの入力座標を変換画
像の四辺形の変換先座標に変換し、入力画像のブロック
を変換先座標にマッピングする際に、入力座標上のブロ
ックのｘ及びｙ方向のｚ軸（但し、変換画像の投影面に
対して垂直な軸）増分を求め、入力座標上のブロックに
外接する入力座標系四角形の座標データ及び対角線の中
心座標データを求め、入力座標系四角形の座標データ
と、入力座標上のブロックのｘ及びｙ方向のｚ軸増分
と、四角形の対角線の中心座標データに基いて変換画像
の四辺形の変換座標上における外接四角形のｚ座標デー
タを求め、変換画像の四辺形の変換座標上における外接
四角形のｘ及びｙ方向の差分データ及び変換画像の四辺
形の変換座標上において外接する四角形のｚ座標データ
に基いて、変換画像の四辺形のｘ及びｙ方向のｚ軸増分
を求め、変換画像の四辺形のｘ及びｙ方向のｚ軸増分及
び変換画像の四辺形に外接する四角形のｚ座標データに
基いて変換画像の四辺形の変換座標上の全てのｚ座標デ
ータを求め、変換画像の四辺形の変換座標上の全てのｚ
座標データに基いて入力画像データのブロックを構成す
る各画素が画面に投影されるべき画素か隠面部分となる
画素かを判断するようにしたので、隠面の判断を正確に
して画質の劣化を防止すると共に種々の複雑な特殊効果
処理を高速に行うことができる利益がある。
定単位の画素で構成されたブロックの入力座標を変換画
像の四辺形の変換先座標に変換し、入力画像のブロック
を変換先座標にマッピングする際に、入力座標上のブロ
ックのｘ及びｙ方向のｚ軸（但し、変換画像の投影面に
対して垂直な軸）増分を求め、入力座標上のブロックに
外接する入力座標系四角形の座標データ及び対角線の中
心座標データを求め、入力座標系四角形の座標データ
と、入力座標上のブロックのｘ及びｙ方向のｚ軸増分
と、四角形の対角線の中心座標データに基いて変換画像
の四辺形の変換座標上における外接四角形のｚ座標デー
タを求め、変換画像の四辺形の変換座標上における外接
四角形のｘ及びｙ方向の差分データ及び変換画像の四辺
形の変換座標上において外接する四角形のｚ座標データ
に基いて、変換画像の四辺形のｘ及びｙ方向のｚ軸増分
を求め、変換画像の四辺形のｘ及びｙ方向のｚ軸増分及
び変換画像の四辺形に外接する四角形のｚ座標データに
基いて変換画像の四辺形の変換座標上の全てのｚ座標デ
ータを求め、変換画像の四辺形の変換座標上の全てのｚ
座標データに基いて入力画像データのブロックを構成す
る各画素が画面に投影されるべき画素か隠面部分となる
画素かを判断するようにしたので、隠面の判断を正確に
して画質の劣化を防止すると共に種々の複雑な特殊効果
処理を高速に行うことができる利益がある。
【０１５１】
【図１】本発明特殊効果装置の一実施例を示す構成図で
ある。
ある。
【図２】本発明特殊効果装置の一実施例の要部を示す構
成図である。
成図である。
【図３】本発明特殊効果装置の一実施例の要部を示す構
成図である。
成図である。
【図４】本発明特殊効果装置の一実施例の説明に供する
フローチャートである。
フローチャートである。
【図５】本発明特殊効果装置の一実施例の説明に供する
説明図である。
説明図である。
【図６】本発明特殊効果装置の一実施例の説明に供する
説明図である。
説明図である。
【図７】本発明特殊効果装置の一実施例の説明に供する
説明図である。
説明図である。
【図８】特殊効果装置の一例を示す構成図である。
【図９】従来の特殊効果装置の例の説明に供する隠面の
説明図である。
説明図である。
【図１０】従来の特殊効果装置の例の説明に供する説明
図である。
図である。
【図１１】従来の特殊効果装置の例の説明に供する説明
図である。
図である。
【図１２】従来の特殊効果装置の例の説明に供する説明
図である。
図である。
【図１３】従来の特殊効果装置の例の説明に供する隠面
の説明図である。
の説明図である。
【図１４】従来の特殊効果装置の例の説明に供する説明
図である。
図である。
【図１５】従来の特殊効果装置の例の説明に供する説明
図である。
図である。
【図１６】従来の特殊効果装置の例の説明に供する説明
図である。
図である。
１６、１７、１８、１９ ディジタルシグナルプロセッ
サ ２０、２１、２２、２３ １／ｘ計算ＲＯＭ ３８ 隠面処理回路
サ ２０、２１、２２、２３ １／ｘ計算ＲＯＭ ３８ 隠面処理回路
フロントページの続き (56)参考文献 特開 昭62−82470（ＪＰ，Ａ) 特開 平１−106284（ＪＰ，Ａ) 特開 昭58−109963（ＪＰ，Ａ) 特開 昭64−29976（ＪＰ，Ａ) 特開 昭61−25278（ＪＰ，Ａ) 特開 平２−266481（ＪＰ，Ａ) 特開 昭64−88887（ＪＰ，Ａ) 特開 昭63−106085（ＪＰ，Ａ) 特開 平３−138779（ＪＰ，Ａ) 特開 昭62−82469（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 15/40 ＷＰＩ（ＤＩＡＬＯＧ)
Claims (1)
- 【請求項１】 入力画像の所定単位の画素で構成された
ブロックの入力座標を変換画像の四辺形の変換先画像に
変換し、上記入力画像の上記ブロックを上記変換先座標
にマッピングする際に、 上記入力座標上の上記ブロックのｘ及びｙ方向のｚ軸
（但し、変換画像の投影面に対して垂直な軸）増分を求
め、 上記入力座標上の上記ブロックに外接する入力座標系四
角形の座標データ及び対角線の中心座標データを求め、 上記入力座標系四角形の座標データと、上記入力座標上
の上記ブロックのｘ及びｙ方向のｚ軸増分と、上記四角
形の対角線の中心座標データに基いて上記変換画像の四
辺形の変換座標上における外接四角形のｚ座標データを
求め、 上記変換画像の四辺形の変換座標上における外接四角形
のｘ及びｙ方向の差分データ及び上記変換画像の四辺形
の変換座標上において外接する四角形のｚ座標データに
基づいて、上記変換画像の四辺形のｘ及びｙ方向のｚ軸
増分を求め、 上記変換画像の四辺形のｘ及びｙ方向のｚ軸増分及び上
記変換画像の四辺形に外接する四角形のｚ座標データに
基いて上記変換画像の四辺形の変換座標上の全てのｚ座
標データを求め、 上記変換画像の四辺形の変換座標上の全てのｚ座標デー
タに基いて入力画像データの上記ブロックを構成する各
画素が画面に投影されるべき画素か隠面部分となる画素
かを判断するようにしたことを特徴とする画像データの
隠面判別方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04047243A JP3089792B2 (ja) | 1992-03-04 | 1992-03-04 | 画像データの隠面判別方式 |
| US08/022,161 US5467409A (en) | 1992-03-04 | 1993-02-25 | Method for determining a surface to be hidden and image transforming apparatus |
| GB9304133A GB2264847B (en) | 1992-03-04 | 1993-03-01 | A method for determining a surface to be hidden and image transforming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04047243A JP3089792B2 (ja) | 1992-03-04 | 1992-03-04 | 画像データの隠面判別方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05250490A JPH05250490A (ja) | 1993-09-28 |
| JP3089792B2 true JP3089792B2 (ja) | 2000-09-18 |
Family
ID=12769793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04047243A Expired - Lifetime JP3089792B2 (ja) | 1992-03-04 | 1992-03-04 | 画像データの隠面判別方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5467409A (ja) |
| JP (1) | JP3089792B2 (ja) |
| GB (1) | GB2264847B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400369B1 (en) * | 1995-09-29 | 2002-06-04 | Canon Kabushiki Kaisha | Information processing method and apparatus for generating texture-data for computer graphics |
| US8079618B1 (en) | 1998-05-20 | 2011-12-20 | Hidden Image Technology Solutions, Llc | Hidden image game piece |
| US20050093291A1 (en) * | 1998-05-20 | 2005-05-05 | Barnhart Thomas L. | Hidden image game piece |
| US6406062B1 (en) * | 1998-05-20 | 2002-06-18 | Global Commerce Group, Llc | Hidden image game piece |
| TW515192B (en) * | 2000-06-06 | 2002-12-21 | Noa Kk Off | Compression method of motion picture image data and system there for |
| US7085424B2 (en) * | 2000-06-06 | 2006-08-01 | Kobushiki Kaisha Office Noa | Method and system for compressing motion image information |
| US6897863B2 (en) * | 2001-11-30 | 2005-05-24 | Caterpillar Inc | System and method for hidden object removal |
| US6744434B2 (en) | 2001-11-30 | 2004-06-01 | Caterpillar Inc | Cuts removal system for triangulated CAD Models |
| US6930776B2 (en) * | 2002-07-25 | 2005-08-16 | Exfo Electro-Optical Engineering Inc. | High optical rejection optical spectrum analyzer/monochromator |
| US20100079580A1 (en) * | 2008-09-30 | 2010-04-01 | Waring Iv George O | Apparatus and method for biomedical imaging |
| CN102819325A (zh) * | 2012-07-21 | 2012-12-12 | 上海量明科技发展有限公司 | 获取多种文字呈现效果的输入法及*** |
| GB2526598B (en) * | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
| US20240020935A1 (en) * | 2022-07-15 | 2024-01-18 | The Boeing Company | Modeling system for 3d virtual model |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0681275B2 (ja) * | 1985-04-03 | 1994-10-12 | ソニー株式会社 | 画像変換装置 |
| US4737921A (en) * | 1985-06-03 | 1988-04-12 | Dynamic Digital Displays, Inc. | Three dimensional medical image display system |
| GB2181929B (en) * | 1985-10-21 | 1989-09-20 | Sony Corp | Methods of and apparatus for video signal processing |
| US5070465A (en) * | 1987-02-25 | 1991-12-03 | Sony Corporation | Video image transforming method and apparatus |
| US4961153A (en) * | 1987-08-18 | 1990-10-02 | Hewlett Packard Company | Graphics frame buffer with strip Z buffering and programmable Z buffer location |
-
1992
- 1992-03-04 JP JP04047243A patent/JP3089792B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-25 US US08/022,161 patent/US5467409A/en not_active Expired - Lifetime
- 1993-03-01 GB GB9304133A patent/GB2264847B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05250490A (ja) | 1993-09-28 |
| GB2264847A (en) | 1993-09-08 |
| US5467409A (en) | 1995-11-14 |
| GB2264847B (en) | 1996-01-24 |
| GB9304133D0 (en) | 1993-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974177A (en) | Mapping circuit of a CRT display device | |
| KR910009101B1 (ko) | 화상합성장치 | |
| US6285779B1 (en) | Floating-point complementary depth buffer | |
| JP3089792B2 (ja) | 画像データの隠面判別方式 | |
| JP2003271987A (ja) | プリミティブにより覆われるピクセルの割合を求める方法 | |
| JPH05307610A (ja) | テクスチャマッピング方法およびその装置 | |
| EP0740272A2 (en) | Method and apparatus for fast rendering of three-dimensional objects | |
| JP3675488B2 (ja) | 線形補間を用いて非同次２次遠近テクスチャマッピング座標を決定する回路 | |
| US6172687B1 (en) | Memory device and video image processing apparatus using the same | |
| JPH0916806A (ja) | 立体画像処理装置 | |
| JP2805503B2 (ja) | グラフィック表示装置 | |
| JPH11161819A (ja) | 画像処理装置、画像処理方法、及び画像処理プログラムを記録した記録媒体 | |
| JPH01134579A (ja) | 隠面除去方法 | |
| JPH0772915B2 (ja) | 図形シェーディング装置 | |
| JP3055024B2 (ja) | 画像デ―タの転送装置 | |
| JP2747822B2 (ja) | 図形表示装置 | |
| JP2535814B2 (ja) | Ｃｒｔディスプレイ装置の写像回路 | |
| EP0339758B1 (en) | Image processing apparatus for performing projective transformations | |
| JP2899838B2 (ja) | 記憶装置 | |
| JPH07105404A (ja) | 立体画像処理装置及びその処理方法 | |
| JP3502901B2 (ja) | ３次元グラフィックス画像表示装置及び方法 | |
| JPS595905B2 (ja) | ディスプレイ装置における面輝度発生方式 | |
| JP3071495B2 (ja) | 物体モデル編集装置 | |
| JP3344675B2 (ja) | 立体画像処理装置 | |
| JP3311905B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |