JP3086958B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3086958B2 JP3086958B2 JP02309437A JP30943790A JP3086958B2 JP 3086958 B2 JP3086958 B2 JP 3086958B2 JP 02309437 A JP02309437 A JP 02309437A JP 30943790 A JP30943790 A JP 30943790A JP 3086958 B2 JP3086958 B2 JP 3086958B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- silicon
- silicon substrate
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関するものである。
第２図（ａ）〜（ｅ）の工程断面図により従来技術を
説明する。
説明する。
第２図（ａ）は、半導体シリコンを使った通常のLSI
プロセスにより作製されたシリコン半導体の断面図を示
す。21は半導体シリコン基板、22はトランジスタ、抵
抗、コンデンサー等が形成されているデバイス層、23は
素子分離として使用しているSiO2層を示す。
プロセスにより作製されたシリコン半導体の断面図を示
す。21は半導体シリコン基板、22はトランジスタ、抵
抗、コンデンサー等が形成されているデバイス層、23は
素子分離として使用しているSiO2層を示す。
次に、第２図（ｂ）に示すように、エポキシ樹脂24を
用いて、厚いシリコン基板25に接着する。次に、第２図
（ｃ）に示すように、デバイス層22、SiO2層23を残すよ
うに、シリコン基板21を研磨する。ここで、デバイス層
22とSiO2層23をを含む薄膜層26が残る。
用いて、厚いシリコン基板25に接着する。次に、第２図
（ｃ）に示すように、デバイス層22、SiO2層23を残すよ
うに、シリコン基板21を研磨する。ここで、デバイス層
22とSiO2層23をを含む薄膜層26が残る。
次に、第２図（ｄ）に示すように、シリコンデバイス
層22が形成されている側と反対側27（第２図（ｃ）参
照）に、シリコン基板29をエポキシ樹脂28により接着す
る。最後に、第２図（ｅ）に示すように、上側のシリコ
ン基板25を研磨により取り去る。エポキシ樹脂28がこの
時の研磨のストッパーとして使われる。更に酸素プラズ
マにより、エポキシ樹脂24が取り去られる。
層22が形成されている側と反対側27（第２図（ｃ）参
照）に、シリコン基板29をエポキシ樹脂28により接着す
る。最後に、第２図（ｅ）に示すように、上側のシリコ
ン基板25を研磨により取り去る。エポキシ樹脂28がこの
時の研磨のストッパーとして使われる。更に酸素プラズ
マにより、エポキシ樹脂24が取り去られる。
従来技術においては、第２図（ｅ）の図面において、
接着剤28としてエポキシ樹脂を使用している。デバイス
22とこのエポキシ樹脂28は極く近傍に存在しているた
め、エポキシ樹脂より発生するナトリウムイオン（以
後、Naイオンと略す）がデバイス層22に簡単に侵入す
る。このNaイオンがデバイス特性に悪影響を与える。例
えば、MOSトランジスタにおいて、ゲート電圧を加えて
いない時に流れるリーク電流が、通常のバルクシリコン
上に作製したMOSトランジスタのそれより数オーダー高
いという現象が生じる。
接着剤28としてエポキシ樹脂を使用している。デバイス
22とこのエポキシ樹脂28は極く近傍に存在しているた
め、エポキシ樹脂より発生するナトリウムイオン（以
後、Naイオンと略す）がデバイス層22に簡単に侵入す
る。このNaイオンがデバイス特性に悪影響を与える。例
えば、MOSトランジスタにおいて、ゲート電圧を加えて
いない時に流れるリーク電流が、通常のバルクシリコン
上に作製したMOSトランジスタのそれより数オーダー高
いという現象が生じる。
本発明は、上記した従来技術の欠点を解決するために
半導体デバイス層と基板の接着を、スピンオングラス法
（以後SOG法と略す）によるSiO2層によって行うことを
特徴とする。
半導体デバイス層と基板の接着を、スピンオングラス法
（以後SOG法と略す）によるSiO2層によって行うことを
特徴とする。
本発明はシリコンデバイス層のある薄膜層と基板の間
にSOG法によりSiO2層を接着剤として設けると、SiO2中
にはNaイオン等のデバイス特性に悪影響を及ぼす不純物
は存在しないため、このSiO2の接着剤と極く近傍の半導
体シリコンデバイス層にNaイオン等の不純物は侵入しな
い。
にSOG法によりSiO2層を接着剤として設けると、SiO2中
にはNaイオン等のデバイス特性に悪影響を及ぼす不純物
は存在しないため、このSiO2の接着剤と極く近傍の半導
体シリコンデバイス層にNaイオン等の不純物は侵入しな
い。
第１図（ａ）〜（ｅ）の工程断面図により本発明の詳
細を説明する。
細を説明する。
第１図（ａ）は、半導体シリコンを使った通常のLSI
プロセスにより作製されたシリコン半導体の断面図を示
す。11は半導体シリコン基板、12はデバイス層、13は素
子分離用のSiO2層を示す。
プロセスにより作製されたシリコン半導体の断面図を示
す。11は半導体シリコン基板、12はデバイス層、13は素
子分離用のSiO2層を示す。
次に第１図（ｂ）に示すように、SOG法を用いたSiO2
層14を接着剤としてシリコン基板11と他のシリコン基板
15を接着する。液状のSOG14をシリコン基板11に塗布
し、シリコン基板15を乗せ、その後約150℃程で熱する
ことによって接着する。
層14を接着剤としてシリコン基板11と他のシリコン基板
15を接着する。液状のSOG14をシリコン基板11に塗布
し、シリコン基板15を乗せ、その後約150℃程で熱する
ことによって接着する。
次に第１図（ｃ）に示すように、デバイス層12とSiO2
層13を含む薄膜層16が残るように、シリコン基板11を研
磨する。
層13を含む薄膜層16が残るように、シリコン基板11を研
磨する。
次に第１図（ｄ）に示すように、シリコンデバイス層
12が形成されている側と反対側17（第１図（ｃ）参照）
に、シリコン基板19をSOG法を使ったSiO2層18により接
着する。最後に第１図（ｅ）に示すように、上側のシリ
コン基板15を研磨により取り去る。これ以降、接着剤と
して使用したSiO2層18は取り去っても良いし、残してお
いても良い。
12が形成されている側と反対側17（第１図（ｃ）参照）
に、シリコン基板19をSOG法を使ったSiO2層18により接
着する。最後に第１図（ｅ）に示すように、上側のシリ
コン基板15を研磨により取り去る。これ以降、接着剤と
して使用したSiO2層18は取り去っても良いし、残してお
いても良い。
第３図（ａ）〜（ｃ）の工程断面図により、本発明の
他の実施例を示す。
他の実施例を示す。
第３図（ａ）において、31は通常のLSIプロセスを経
てトランジスタ、抵抗、容量等が形成されたデバイス
層、32はSiO2層、33は裏面シリコン層を示す。このウェ
ハは32のSiO2層が酸素イオン注入により形成されたSOI
（SiOn Insulator）ウェハでも良し、裏面シリコンを
熱酸化して他のシリコン基板と高温で張り合わせたSOI
ウェハでも良い。
てトランジスタ、抵抗、容量等が形成されたデバイス
層、32はSiO2層、33は裏面シリコン層を示す。このウェ
ハは32のSiO2層が酸素イオン注入により形成されたSOI
（SiOn Insulator）ウェハでも良し、裏面シリコンを
熱酸化して他のシリコン基板と高温で張り合わせたSOI
ウェハでも良い。
第３図（ｂ）において、このウェハをSOG法を用いたS
iO2層を接着剤として利用して絶縁基板35を張り合わせ
る。次に、第３図（ｃ）において、例えば90℃程度のKO
H液にこのウェハを入れて、裏面シリコンをエッチング
する。ここで、注意すべきは接着剤として使用したSiO2
層34はデバイスが形成されているシリコンデバイス層31
のデバイスが形成されている側にあることである。
iO2層を接着剤として利用して絶縁基板35を張り合わせ
る。次に、第３図（ｃ）において、例えば90℃程度のKO
H液にこのウェハを入れて、裏面シリコンをエッチング
する。ここで、注意すべきは接着剤として使用したSiO2
層34はデバイスが形成されているシリコンデバイス層31
のデバイスが形成されている側にあることである。
以上、詳細に説明したように、本発明の半導体装置及
びその製造方法は、薄いシリコンデバイス層と半導体シ
リコン基板又は絶縁基板をSOG法を用いて形成したSiO2
層を接着剤として利用し張り合わせた事により、接着剤
のSiO2層とデバイス層が極く近傍にあっても、信頼性の
高いSiO2層のため、Naイオン等の不純物によりデバイス
特性が悪影響を受けることもなく、安定なデバイス特性
が得られる大きな利点を持っている。
びその製造方法は、薄いシリコンデバイス層と半導体シ
リコン基板又は絶縁基板をSOG法を用いて形成したSiO2
層を接着剤として利用し張り合わせた事により、接着剤
のSiO2層とデバイス層が極く近傍にあっても、信頼性の
高いSiO2層のため、Naイオン等の不純物によりデバイス
特性が悪影響を受けることもなく、安定なデバイス特性
が得られる大きな利点を持っている。
第１図（ａ）〜（ｅ）は本発明の実施例を示す工程断面
図、第２図（ａ）〜（ｃ）は従来技術の実施例を示す工
程断面図、第３図（ａ）〜（ｅ）は本発明の他の実施例
を示す工程断面図である。 11、19……シリコン基板 12、32……シリコンデバイス層 14、18、34……SiO2接着剤層 35……絶縁基板
図、第２図（ａ）〜（ｃ）は従来技術の実施例を示す工
程断面図、第３図（ａ）〜（ｅ）は本発明の他の実施例
を示す工程断面図である。 11、19……シリコン基板 12、32……シリコンデバイス層 14、18、34……SiO2接着剤層 35……絶縁基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 信義 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (72)発明者 丹羽 均 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (72)発明者 吉野 朋之 東京都江東区亀戸６丁目31番１号 セイ コー電子工業株式会社内 (56)参考文献 特開 平２−154232（ＪＰ，Ａ) 特開 昭63−199442（ＪＰ，Ａ) 特開 昭63−308386（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/336 H01L 27/00 301 H01L 29/786
Claims (2)
- 【請求項１】第１のシリコン基板を熱酸化によりSiO2層
を形成する工程と、前記第１のシリコン基板上の前記Si
O2層表面に第２のシリコン基板を熱で張り合わせる工程
と、前記第２のシリコン基板にトランジスタ、抵抗及び
容量を形成することによりシリコンデバイス層を形成す
る工程と、前記シリコンデバイス層の上にSiO2を接着剤
として絶縁基板を張り合わせる工程と、前記シリコン基
板をエッチング除去する工程よりなることを特徴とする
半導体装置の製造方法。 - 【請求項２】接着剤とした前記SiO2は、SOG法を用いた
請求項１記載の半導体装置の製造方法。
Priority Applications (15)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02309437A JP3086958B2 (ja) | 1990-11-15 | 1990-11-15 | 半導体装置の製造方法 |
| US07/791,912 US5347154A (en) | 1990-11-15 | 1991-11-13 | Light valve device using semiconductive composite substrate |
| KR1019910020276A KR100292974B1 (ko) | 1990-11-15 | 1991-11-14 | 반도체장치와그제조방법 |
| EP91310565A EP0486318B1 (en) | 1990-11-15 | 1991-11-15 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
| EP00200828A EP1026733B1 (en) | 1990-11-15 | 1991-11-15 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
| EP98204180A EP0915503B1 (en) | 1990-11-15 | 1991-11-15 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
| DE69133628T DE69133628D1 (de) | 1990-11-15 | 1991-11-15 | Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode |
| DE69133440T DE69133440T2 (de) | 1990-11-15 | 1991-11-15 | Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode |
| DE69133483T DE69133483T2 (de) | 1990-11-15 | 1991-11-15 | Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode |
| US08/264,635 US5486708A (en) | 1990-11-15 | 1994-06-23 | Light valve device using semiconductive composite substrate |
| US08/460,536 US5728591A (en) | 1990-11-15 | 1995-06-02 | Process for manufacturing light valve device using semiconductive composite substrate |
| US08/459,834 US5618739A (en) | 1990-11-15 | 1995-06-02 | Method of making light valve device using semiconductive composite substrate |
| US08/460,538 US5572045A (en) | 1990-11-15 | 1995-06-02 | Light valve device using semiconductive composite substrate |
| KR1019990044494A KR100311340B1 (ko) | 1990-11-15 | 1999-10-14 | 광밸브장치 및 그 제조방법과 이를 이용한 화상프로젝션 시스템 |
| HK99105064.2A HK1020801A1 (en) | 1990-11-15 | 1999-11-05 | Semiconductor device for use in a light valve device, and process for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02309437A JP3086958B2 (ja) | 1990-11-15 | 1990-11-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04180675A JPH04180675A (ja) | 1992-06-26 |
| JP3086958B2 true JP3086958B2 (ja) | 2000-09-11 |
Family
ID=17992991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02309437A Expired - Lifetime JP3086958B2 (ja) | 1990-11-15 | 1990-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086958B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570221B1 (en) | 1993-07-27 | 2003-05-27 | Hyundai Electronics America | Bonding of silicon wafers |
-
1990
- 1990-11-15 JP JP02309437A patent/JP3086958B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04180675A (ja) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63308386A (ja) | 半導体装置とその製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP3934170B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4060882B2 (ja) | 電子装置の製造方法 | |
| JPH04180648A (ja) | 誘電体分離基板の製造方法 | |
| JPH04206766A (ja) | 半導体装置の製造方法 | |
| JPH1032321A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3086958B2 (ja) | 半導体装置の製造方法 | |
| JPS62272556A (ja) | 三次元半導体集積回路装置及びその製造方法 | |
| JP3124303B2 (ja) | 半導体装置とその製造方法 | |
| JP3054651B2 (ja) | 半導体圧力センサーおよびにその製造方法 | |
| JP2621642B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5998533A (ja) | 半導体基板およびその製造方法 | |
| JPH03232239A (ja) | 半導体装置の製造方法 | |
| JPH01259546A (ja) | 半導体装置の製造方法 | |
| JP3216535B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS6358817A (ja) | 複合半導体結晶体構造 | |
| JPH03124047A (ja) | 集積回路装置 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JP2586422B2 (ja) | 誘電体分離型複合集積回路装置の製造方法 | |
| JPS62203364A (ja) | 半導体装置の製造方法 | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02148821A (ja) | 接着半導体基板 | |
| JP2597750B2 (ja) | 半導体装置の製造方法 | |
| JP3076880B2 (ja) | 光弁用半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |