JP3082175B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP3082175B2 JP3082175B2 JP03164657A JP16465791A JP3082175B2 JP 3082175 B2 JP3082175 B2 JP 3082175B2 JP 03164657 A JP03164657 A JP 03164657A JP 16465791 A JP16465791 A JP 16465791A JP 3082175 B2 JP3082175 B2 JP 3082175B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- low
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、低消費電流で動作する
情報処理装置に関し、特にノートパソコンのような携帯
型の情報処理装置に関するものである。
情報処理装置に関し、特にノートパソコンのような携帯
型の情報処理装置に関するものである。
【０００２】
【従来の技術】最近の技術革新によって、小型・軽量の
携帯用パソコンが主流となってきた。このような携帯用
パソコンを野外で使用する場合、通常はバッテリーなど
の内部電池で電力を供給している。しかし、携帯用パソ
コンに搭載する内部電池は小型なものに限られるため、
一回の充電でパソコンが使用できる時間は非常に少な
い。このため、多くの携帯用パソコンは、消費電流を減
らすために種々の工夫を施している。
携帯用パソコンが主流となってきた。このような携帯用
パソコンを野外で使用する場合、通常はバッテリーなど
の内部電池で電力を供給している。しかし、携帯用パソ
コンに搭載する内部電池は小型なものに限られるため、
一回の充電でパソコンが使用できる時間は非常に少な
い。このため、多くの携帯用パソコンは、消費電流を減
らすために種々の工夫を施している。
【０００３】
【発明が解決しようとする課題】ところで、携帯用パソ
コンによく用いられるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔ
ａｒｙ ＭＯＳ）のＩＣは、電圧と周波数および消費電
流の間に相関性があり、電圧が高いほど高速で動作でき
るが、その分消費電流が増える。このため、携帯用パソ
コンのように処理速度の高速化と消費電流の低減を同時
に求める機器においてデバイスのレベルで矛盾を生じ
る。
コンによく用いられるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔ
ａｒｙ ＭＯＳ）のＩＣは、電圧と周波数および消費電
流の間に相関性があり、電圧が高いほど高速で動作でき
るが、その分消費電流が増える。このため、携帯用パソ
コンのように処理速度の高速化と消費電流の低減を同時
に求める機器においてデバイスのレベルで矛盾を生じ
る。
【０００４】本発明はこのような矛盾を解決し、処理速
度の高速化と消費電流の低減を同時に実現できる情報処
理装置を提供することを課題とする。
度の高速化と消費電流の低減を同時に実現できる情報処
理装置を提供することを課題とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
のに、本発明の情報処理装置は、低周波数のクロックお
よび低電圧で動作する低速モードと、高周波数のクロッ
クおよび高電圧で動作する高速モードと、を有し、Ｉ／
Ｏアクセス信号またはインタラプト信号からなる特定要
因が発生した場合に、低速モードと高速モードとを予め
決められた一定期間切り換える切換手段を備え、各モー
ドの切換は、ソフトウエアを利用することなく自動的に
行われ、切換手段は、高速モードから低速モードに切り
換える場合に、周波数切換信号によってクロックを高周
波数から低周波数に切り換えてから所定時間経過した後
に、電圧切換信号によって電圧を高電圧から低電圧に切
り換えることを特徴とする。また、本発明に係る他の情
報処理装置は、低周波数のクロックおよび低電圧で動作
する低速モードと、高周波数のクロックおよび高電圧で
動作する高速モードと、を有し、Ｉ／Ｏアクセス信号ま
たはインタラプト信号からなる特定要因が発生した場合
に、低速モードと高速モードとを予め決められた一定期
間切り換える切換手段と、一定サイクルでリフレッシュ
信号の入力が必要なデバイスと、電圧が低電圧と高電圧
との間で切り換えられる電圧変化期間において、ある一
定電圧ごとにリフレッシュ信号をデバイスに送信する誤
動作防止手段と、を備え、各モードの切換は、ソフトウ
エアを利用することなく自動的に行われることを特徴と
する。
のに、本発明の情報処理装置は、低周波数のクロックお
よび低電圧で動作する低速モードと、高周波数のクロッ
クおよび高電圧で動作する高速モードと、を有し、Ｉ／
Ｏアクセス信号またはインタラプト信号からなる特定要
因が発生した場合に、低速モードと高速モードとを予め
決められた一定期間切り換える切換手段を備え、各モー
ドの切換は、ソフトウエアを利用することなく自動的に
行われ、切換手段は、高速モードから低速モードに切り
換える場合に、周波数切換信号によってクロックを高周
波数から低周波数に切り換えてから所定時間経過した後
に、電圧切換信号によって電圧を高電圧から低電圧に切
り換えることを特徴とする。また、本発明に係る他の情
報処理装置は、低周波数のクロックおよび低電圧で動作
する低速モードと、高周波数のクロックおよび高電圧で
動作する高速モードと、を有し、Ｉ／Ｏアクセス信号ま
たはインタラプト信号からなる特定要因が発生した場合
に、低速モードと高速モードとを予め決められた一定期
間切り換える切換手段と、一定サイクルでリフレッシュ
信号の入力が必要なデバイスと、電圧が低電圧と高電圧
との間で切り換えられる電圧変化期間において、ある一
定電圧ごとにリフレッシュ信号をデバイスに送信する誤
動作防止手段と、を備え、各モードの切換は、ソフトウ
エアを利用することなく自動的に行われることを特徴と
する。
【０００６】
【作用】本発明の情報処理装置によれば、高速動作が要
求されない通常の処理は、低速クロックおよび低電圧の
下で実行され、消費電流の低減が図られる。そして、高
速動作が要求される特定の処理は、高速クロックおよび
高電圧に切り換えて、一定期間高速に実行される。この
ように、処理内容によってクロックおよび電圧が切り換
えられるので、高速動作が必要な処理の速度を落とすこ
となく、消費電流の低減が実現できる。
求されない通常の処理は、低速クロックおよび低電圧の
下で実行され、消費電流の低減が図られる。そして、高
速動作が要求される特定の処理は、高速クロックおよび
高電圧に切り換えて、一定期間高速に実行される。この
ように、処理内容によってクロックおよび電圧が切り換
えられるので、高速動作が必要な処理の速度を落とすこ
となく、消費電流の低減が実現できる。
【０００７】
【実施例】以下、添付図面の図１〜図７を参照して、本
発明の一実施例を説明する。
発明の一実施例を説明する。
【０００８】図１は本発明の一実施例に係る情報処理装
置の回路構成図である。本実施例の情報処理装置には、
装置全体を制御するＣＰＵブロック１０と、外部機器１
７０を制御する入出力ブロック１１０と、液晶ディスプ
レイ装置２９０を制御するビデオブロック２１０と、こ
れらのブロックに電力を供給する電源装置３１０が備え
られている。また、ビデオブロック２１０にはＣＰＵブ
ロック１０から周波数切換信号が与えられ、電源装置３
１０にはＣＰＵブロック１０から電圧切換信号が与えら
れている。電源装置３１０から各ブロックに与える電力
の電圧値は、この電圧切換信号によって切り換えること
ができる。このようにＣＰＵブロック１０から発する周
波数切換信号と電圧切換信号によって、低速クロックお
よび低電圧で動作する低速モードと、高速クロックおよ
び高電圧で動作する高速モードとの切換えが行われる。
置の回路構成図である。本実施例の情報処理装置には、
装置全体を制御するＣＰＵブロック１０と、外部機器１
７０を制御する入出力ブロック１１０と、液晶ディスプ
レイ装置２９０を制御するビデオブロック２１０と、こ
れらのブロックに電力を供給する電源装置３１０が備え
られている。また、ビデオブロック２１０にはＣＰＵブ
ロック１０から周波数切換信号が与えられ、電源装置３
１０にはＣＰＵブロック１０から電圧切換信号が与えら
れている。電源装置３１０から各ブロックに与える電力
の電圧値は、この電圧切換信号によって切り換えること
ができる。このようにＣＰＵブロック１０から発する周
波数切換信号と電圧切換信号によって、低速クロックお
よび低電圧で動作する低速モードと、高速クロックおよ
び高電圧で動作する高速モードとの切換えが行われる。
【０００９】次に、ＣＰＵブロック１０、入出力ブロッ
ク１１０およびビデオブロック２１０の構成について、
図２〜図４を用いて説明する。図２はＣＰＵブロック１
０の構成図である。ＣＰＵブロック１０には、装置全体
を制御するＣＰＵ２０と、浮動小数点演算プロセッサな
どのコプロセッサ３０と、４０．０ＭＨｚの周波数を持
ったクロックパルスを発生させる水晶発振器４０と、３
２．０ＭＨｚの周波数を持ったクロックパルスを発生さ
せる水晶発振器５０と、オペレーティングシステムやア
プリケーションプログラムが格納されたメインＲＡＭ６
０と、ＢＩＯＳ（basic I/O system）が格納されたＥＰ
ＲＯＭ７０と、入出力ブロック１１０やビデオブロック
２１０と信号の受け渡しを行うコントロール部８０とが
備えられている。また、コントロール部８０には、ＣＰ
Ｕ２０、メインＲＡＭ６０およびシステムバスを制御す
るＣＰＵコントローラ８１と、ＣＰＵコントローラ８１
に与える水晶発振器４０、５０からの信号の電圧値を５
Ｖから３Ｖに変換する電圧変換器８２と、ＣＰＵコント
ローラ８１から入出力ブロック１１０、ビデオブロック
２１０への出力信号の電圧値を３Ｖから５Ｖに変換する
電圧変換器８３とが備えられている。さらに電圧変換器
８３からは、ビデオブロック２１０への周波数切換信号
と、電源装置３１０への電圧切換信号が出力される。Ｃ
ＰＵ２０、コプロセッサ３０、メインＲＡＭ６０、ＥＰ
ＲＯＭ７０およびＣＰＵコントローラ８１の電圧値は、
電圧切換信号が電源装置３１０に与えられることによっ
て、３Ｖから５Ｖの間をリアルタイムに変化する。装置
本体の動作は、すべてＣＰＵ２０へのクロック信号の周
波数に同期して決定される。したがって、電圧を落とす
前にＣＰＵへのクロック信号の周波数を落とすだけで、
他のすべてのデバイスのクロック周波数を同期して落と
すことが可能である。このような理由で、すべての制御
信号はＣＰＵブロック１０を介して出力されている。
ク１１０およびビデオブロック２１０の構成について、
図２〜図４を用いて説明する。図２はＣＰＵブロック１
０の構成図である。ＣＰＵブロック１０には、装置全体
を制御するＣＰＵ２０と、浮動小数点演算プロセッサな
どのコプロセッサ３０と、４０．０ＭＨｚの周波数を持
ったクロックパルスを発生させる水晶発振器４０と、３
２．０ＭＨｚの周波数を持ったクロックパルスを発生さ
せる水晶発振器５０と、オペレーティングシステムやア
プリケーションプログラムが格納されたメインＲＡＭ６
０と、ＢＩＯＳ（basic I/O system）が格納されたＥＰ
ＲＯＭ７０と、入出力ブロック１１０やビデオブロック
２１０と信号の受け渡しを行うコントロール部８０とが
備えられている。また、コントロール部８０には、ＣＰ
Ｕ２０、メインＲＡＭ６０およびシステムバスを制御す
るＣＰＵコントローラ８１と、ＣＰＵコントローラ８１
に与える水晶発振器４０、５０からの信号の電圧値を５
Ｖから３Ｖに変換する電圧変換器８２と、ＣＰＵコント
ローラ８１から入出力ブロック１１０、ビデオブロック
２１０への出力信号の電圧値を３Ｖから５Ｖに変換する
電圧変換器８３とが備えられている。さらに電圧変換器
８３からは、ビデオブロック２１０への周波数切換信号
と、電源装置３１０への電圧切換信号が出力される。Ｃ
ＰＵ２０、コプロセッサ３０、メインＲＡＭ６０、ＥＰ
ＲＯＭ７０およびＣＰＵコントローラ８１の電圧値は、
電圧切換信号が電源装置３１０に与えられることによっ
て、３Ｖから５Ｖの間をリアルタイムに変化する。装置
本体の動作は、すべてＣＰＵ２０へのクロック信号の周
波数に同期して決定される。したがって、電圧を落とす
前にＣＰＵへのクロック信号の周波数を落とすだけで、
他のすべてのデバイスのクロック周波数を同期して落と
すことが可能である。このような理由で、すべての制御
信号はＣＰＵブロック１０を介して出力されている。
【００１０】図３は入出力ブロック１１０の構成図であ
る。入出力ブロック１１０には、２０．０ＭＨｚの周波
数を持ったクロックパルスを発生させる水晶発振器１２
０と、１６．０ＭＨｚの周波数を持ったクロックパルス
を発生させる水晶発振器１３０と、可変周波数発生回路
であるＶＦＯ回路１４０と、リアルタイムクロック１５
０と、外部機器１７０を制御するコントロール部１６０
及びコントロール部１６４が備えられている。コントロ
ール部１６０には、ＤＭＡ（direct memory access）制
御、ＦＤＤ（フロッピィディスク装置）制御、インタラ
プト制御、プリンタ制御などを行う入出力コントローラ
１６１と、入出力コントローラ１６１に与えるＣＰＵブ
ロック１０などからの信号の電圧値を５Ｖから３Ｖに変
換する電圧変換器１６２と、入出力コントローラ１６１
から外部機器１７０への出力信号の電圧値を３Ｖから５
Ｖに変換する電圧変換器１６３とが備えられている。ま
た、コントロール部１６４には、タイマ制御回路または
ＲＳ−２３２Ｃ制御回路などが備えられている。さら
に、外部機器１７０には、ＦＤＤ、プリンタ、マウス、
ＲＳ−２３２Ｃおよびキーボードなどがある。また、外
部機器１７０は、従来機器との互換性のために５Ｖイン
タフェースを取っている。そのために、内部電圧が変化
しても外部機器１７０への信号電圧が変化しないよう
に、電圧変換回路１６３が備えられている。入出力コン
トローラ１６１の電圧値は、ＣＰＵブロック１０からの
電圧切換信号が電源装置３１０に与えられることによっ
て、３Ｖから５Ｖの間をリアルタイムに変化する。リア
ルタイムクロック１５０などのクロック系信号線や、Ｐ
ＬＬ回路などのアナログ系回路で電圧特性が関係する回
路方式に基づいたＦＤＤへのＶＦＯ回路１４０などは、
定電圧で動作させなければならない。そこでこれらのイ
ンタフェースは５Ｖレベルのインタフェースとする。コ
ントローラ部１６０は３Ｖになったときでも、ＣＰＵブ
ロック１０からの信号が低周波数なので正常に動作す
る。しかし、コントローラ部１６４には、タイマ制御回
路およびＲＳ−２３２Ｃ制御回路などのように、周波数
をリアルタイムに変化してはいけない回路を含んでい
る。そのため、３Ｖに電圧を下げることができないの
で、５Ｖ電圧で動作させる。
る。入出力ブロック１１０には、２０．０ＭＨｚの周波
数を持ったクロックパルスを発生させる水晶発振器１２
０と、１６．０ＭＨｚの周波数を持ったクロックパルス
を発生させる水晶発振器１３０と、可変周波数発生回路
であるＶＦＯ回路１４０と、リアルタイムクロック１５
０と、外部機器１７０を制御するコントロール部１６０
及びコントロール部１６４が備えられている。コントロ
ール部１６０には、ＤＭＡ（direct memory access）制
御、ＦＤＤ（フロッピィディスク装置）制御、インタラ
プト制御、プリンタ制御などを行う入出力コントローラ
１６１と、入出力コントローラ１６１に与えるＣＰＵブ
ロック１０などからの信号の電圧値を５Ｖから３Ｖに変
換する電圧変換器１６２と、入出力コントローラ１６１
から外部機器１７０への出力信号の電圧値を３Ｖから５
Ｖに変換する電圧変換器１６３とが備えられている。ま
た、コントロール部１６４には、タイマ制御回路または
ＲＳ−２３２Ｃ制御回路などが備えられている。さら
に、外部機器１７０には、ＦＤＤ、プリンタ、マウス、
ＲＳ−２３２Ｃおよびキーボードなどがある。また、外
部機器１７０は、従来機器との互換性のために５Ｖイン
タフェースを取っている。そのために、内部電圧が変化
しても外部機器１７０への信号電圧が変化しないよう
に、電圧変換回路１６３が備えられている。入出力コン
トローラ１６１の電圧値は、ＣＰＵブロック１０からの
電圧切換信号が電源装置３１０に与えられることによっ
て、３Ｖから５Ｖの間をリアルタイムに変化する。リア
ルタイムクロック１５０などのクロック系信号線や、Ｐ
ＬＬ回路などのアナログ系回路で電圧特性が関係する回
路方式に基づいたＦＤＤへのＶＦＯ回路１４０などは、
定電圧で動作させなければならない。そこでこれらのイ
ンタフェースは５Ｖレベルのインタフェースとする。コ
ントローラ部１６０は３Ｖになったときでも、ＣＰＵブ
ロック１０からの信号が低周波数なので正常に動作す
る。しかし、コントローラ部１６４には、タイマ制御回
路およびＲＳ−２３２Ｃ制御回路などのように、周波数
をリアルタイムに変化してはいけない回路を含んでい
る。そのため、３Ｖに電圧を下げることができないの
で、５Ｖ電圧で動作させる。
【００１１】図４はビデオブロック２１０の構成図であ
る。ビデオブロック２１０には、２１．０ＭＨｚの周波
数を持ったクロックパルスを発生させる水晶発振器２２
０と、ＣＰＵブロック１０からの周波数切換信号を入力
して水晶発振器２２０で発生したクロックパルスの周波
数を変換する周波数セレクタ２３０と、テキストデータ
が格納されたＳＲＡＭ２４０と、グラフィックデータが
格納されたＤＲＡＭ２５０と、ＣＰＵブロック１０から
のデータを文字パターンに変換するＣＧ（キャラクタジ
ュネレータ）２６０と、画面表示を制御するＧＤＣ（グ
ラフィックディスプレイコントローラ）２７０と、液晶
ディスプレイ２９０を制御するコントロール部２８０が
備えられている。コントロール部２８０には、ＳＲＡＭ
２４０などを制御するビデオコントローラ２８１と、ビ
デオコントローラ２８１に与える周波数セレクタ２３０
からの信号およびＣＰＵブロック１０からの信号の電圧
値を５Ｖから３Ｖに変換する電圧変換器２８２と、液晶
ディスプレイ２９０への出力信号の電圧値を３Ｖから５
Ｖに変換する電圧変換器２８３とが備えられている。ビ
デオブロック２１０には、ＣＰＵブロック１０から周波
数切換信号が送られてくる。これは、ビデオブロック２
１０内の電圧ＶDDが３Ｖになっている間周波数を落とす
ため必要である。また、ビデオブロック２１０に与えら
れるクロック周波数と、ＣＰＵブロック１０に与えられ
る周波数の値が大幅に異なるとビデオブロック２１０が
誤動作する可能性がある。このため、ＣＰＵブロック１
０に与えられる周波数を落とす場合、ビデオブロック２
１０に与えられる周波数も同時に落とすようにする。Ｓ
ＲＡＭ２４０、ＤＲＡＭ２５０、ＣＧ２６０、ＧＤＣ２
７０およびビデオコントローラ２８１の電圧値は、ＣＰ
Ｕブロック１０からの電圧切換信号が電源装置３１０に
与えられることによって、３Ｖから５Ｖの間をリアルタ
イムに変化する。また、水晶発振器２２０は常に５Ｖ電
圧で動作している。これは、電圧が変動すると出力が安
定しないからである。さらに、ＣＰＵブロック１０など
外部とのインタフェースは、バスの仕様を従来と同じに
するため５Ｖ単一とする。そこで、電圧変換器２８２で
外部信号の電圧値を５Ｖから３Ｖに変換しているのであ
る。
る。ビデオブロック２１０には、２１．０ＭＨｚの周波
数を持ったクロックパルスを発生させる水晶発振器２２
０と、ＣＰＵブロック１０からの周波数切換信号を入力
して水晶発振器２２０で発生したクロックパルスの周波
数を変換する周波数セレクタ２３０と、テキストデータ
が格納されたＳＲＡＭ２４０と、グラフィックデータが
格納されたＤＲＡＭ２５０と、ＣＰＵブロック１０から
のデータを文字パターンに変換するＣＧ（キャラクタジ
ュネレータ）２６０と、画面表示を制御するＧＤＣ（グ
ラフィックディスプレイコントローラ）２７０と、液晶
ディスプレイ２９０を制御するコントロール部２８０が
備えられている。コントロール部２８０には、ＳＲＡＭ
２４０などを制御するビデオコントローラ２８１と、ビ
デオコントローラ２８１に与える周波数セレクタ２３０
からの信号およびＣＰＵブロック１０からの信号の電圧
値を５Ｖから３Ｖに変換する電圧変換器２８２と、液晶
ディスプレイ２９０への出力信号の電圧値を３Ｖから５
Ｖに変換する電圧変換器２８３とが備えられている。ビ
デオブロック２１０には、ＣＰＵブロック１０から周波
数切換信号が送られてくる。これは、ビデオブロック２
１０内の電圧ＶDDが３Ｖになっている間周波数を落とす
ため必要である。また、ビデオブロック２１０に与えら
れるクロック周波数と、ＣＰＵブロック１０に与えられ
る周波数の値が大幅に異なるとビデオブロック２１０が
誤動作する可能性がある。このため、ＣＰＵブロック１
０に与えられる周波数を落とす場合、ビデオブロック２
１０に与えられる周波数も同時に落とすようにする。Ｓ
ＲＡＭ２４０、ＤＲＡＭ２５０、ＣＧ２６０、ＧＤＣ２
７０およびビデオコントローラ２８１の電圧値は、ＣＰ
Ｕブロック１０からの電圧切換信号が電源装置３１０に
与えられることによって、３Ｖから５Ｖの間をリアルタ
イムに変化する。また、水晶発振器２２０は常に５Ｖ電
圧で動作している。これは、電圧が変動すると出力が安
定しないからである。さらに、ＣＰＵブロック１０など
外部とのインタフェースは、バスの仕様を従来と同じに
するため５Ｖ単一とする。そこで、電圧変換器２８２で
外部信号の電圧値を５Ｖから３Ｖに変換しているのであ
る。
【００１２】本実施例の特徴は、通常の処理では低速ク
ロックおよび低電圧の下で動いており、Ｉ／Ｏアクセス
やインタラプトなどの特定の要因が生じた場合に、予め
決められた時間だけ高速クロックおよび高電圧に切り換
わることである。これは、あるＩＣが５Ｖで動作した場
合、入力から出力までの遅延時間が１０ｎｓであるとす
ると、３Ｖでの動作ならば遅延時間が２０ｎｓに増加す
る。このため、３Ｖで正常に動作するためには、５Ｖで
動作させるときに比べて周波数を落とさなければならな
い。周波数と消費電流は比例し、電圧の２乗と消費電力
は比例する。このことから、本実施例では、周波数と電
圧を同時に落とすことによって、画期的な低消費電力を
実現しているのである。クロックの切換えは完全に回路
のみで行われており、この切換えのタイミングはリフレ
ッシュ期間に合わされている。リフレッシュ期間中な
ら、バスが解放されており、かつ一定期間ごとに必ず発
生するからである。また、電圧の切換え時に、同時に各
ＩＣ間のインタフェースのレベルも変化する。通常、電
圧の変化には数ｍｓ〜数十ｍｓの時間がかかるため、ｎ
ｓオーダーで変化している信号線に対しては電圧の変化
は無視できるほど小さい。しかし、電圧に異常なノイズ
が発生したり、変化時間が無視できないほど短時間であ
る場合、インタフェース間のレベルの逆転が起こる可能
性があるので注意が必要である。また本実施例では、切
換えのできる最低周波数を従来機種の最低なパフォーマ
ンスに相当するクロック周波数としている。電圧値につ
いても、最低周波数に対応した値を最低電圧値としてい
る。このような配慮によって、従来機種との互換性を損
なわない最低クロック・最低電圧に相当する消費電流で
動作させることができる。
ロックおよび低電圧の下で動いており、Ｉ／Ｏアクセス
やインタラプトなどの特定の要因が生じた場合に、予め
決められた時間だけ高速クロックおよび高電圧に切り換
わることである。これは、あるＩＣが５Ｖで動作した場
合、入力から出力までの遅延時間が１０ｎｓであるとす
ると、３Ｖでの動作ならば遅延時間が２０ｎｓに増加す
る。このため、３Ｖで正常に動作するためには、５Ｖで
動作させるときに比べて周波数を落とさなければならな
い。周波数と消費電流は比例し、電圧の２乗と消費電力
は比例する。このことから、本実施例では、周波数と電
圧を同時に落とすことによって、画期的な低消費電力を
実現しているのである。クロックの切換えは完全に回路
のみで行われており、この切換えのタイミングはリフレ
ッシュ期間に合わされている。リフレッシュ期間中な
ら、バスが解放されており、かつ一定期間ごとに必ず発
生するからである。また、電圧の切換え時に、同時に各
ＩＣ間のインタフェースのレベルも変化する。通常、電
圧の変化には数ｍｓ〜数十ｍｓの時間がかかるため、ｎ
ｓオーダーで変化している信号線に対しては電圧の変化
は無視できるほど小さい。しかし、電圧に異常なノイズ
が発生したり、変化時間が無視できないほど短時間であ
る場合、インタフェース間のレベルの逆転が起こる可能
性があるので注意が必要である。また本実施例では、切
換えのできる最低周波数を従来機種の最低なパフォーマ
ンスに相当するクロック周波数としている。電圧値につ
いても、最低周波数に対応した値を最低電圧値としてい
る。このような配慮によって、従来機種との互換性を損
なわない最低クロック・最低電圧に相当する消費電流で
動作させることができる。
【００１３】本実施例では、電圧値および周波数の切換
えをソフトウェアの介在なしに完全にハードウェアで制
御しているので、既存のプログラムを変更する必要がな
い。このように電源装置３１０から各ブロックに与えら
れる電力の電圧値をハードウェアで切り換える回路例を
図５（ａ）、（ｂ）に示す。図５（ａ）では端子３５０
に与えられる電源装置３１０からの７Ｖ〜１５Ｖの電圧
信号（通常、Ｎｉ−Ｃｄ蓄電池からの出力）が、ＦＥＴ
３５１によって最大３Ｖにまで電圧降下され、端子３５
２から出力される。そして、この端子３５２から出力さ
れた電圧信号が各ブロックに送られるのである。詳細に
説明すると、ＦＥＴ３５１のゲートには、コントロール
ＩＣ３５３からの電圧がある一定間隔で印加され、端子
３５２から出力される電圧値が調整される。さらに、コ
ントロールＩＣ３５３にはフィードバック信号が与えら
れ、ＦＥＴ３５１に印加される電圧の間隔を調整する。
このフィードバック信号は抵抗３５４と抵抗３５５との
抵抗値比で変化する。つまり、抵抗３５４と抵抗３５５
との抵抗値比によって、端子３５２から出力される電圧
信号の電圧値を切り換えるのである。そこで、抵抗３５
５と並列に抵抗３５６を設けて、ＦＥＴ３５７のゲ−ト
に電圧切換信号を与えることによってフィードバック信
号の値を変化させ、端子３５２から出力される電圧信号
の電圧値を切り換えるのである。このような回路の問題
点としては、フィードバック信号が変化している中間状
態の出力の間に、アンダーシュートなどのノイズが発生
することである。この問題点を解消するために、図５
（ａ）に示すように抵抗３５４の他端にコンデンサ３５
８を置く場合もある。また、ノイズが発生しないもう一
つの回路例を図５（ｂ）に示す。図５（ｂ）では端子３
６０に与えられる電源装置３１０からの５Ｖの電圧信号
と、３端子レギュレータ３６２からの３Ｖの電圧信号と
が、ＦＥＴ３６１で選択され、いずれかの電圧信号が端
子３６３から出力される。このＦＥＴ３６１のゲートに
は電圧切換信号が与えられ、端子３６３から出力される
電圧信号の電圧値を数ｍｓ前後の時間で切り換えるので
ある。この回路では、図５（ａ）の回路で発生したよう
なノイズが生じることはない。つまり、図６の波形図の
ように電圧信号がリアルタイムに変化する要因となる電
圧切換信号は、瞬時にＯＮ／ＯＦＦが切り替わるのでア
ンダーシュートなどのノイズが発生することがないので
ある。図４のビデオブロック２１０内のグラフィック用
ＤＲＡＭ２５０のように、メモリがＳＲＡＭでなくＤＲ
ＡＭの場合、通常＋５Ｖ〜＋３Ｖのように電圧を変化さ
せるには充分な注意が必要である。それは、ＤＲＡＭが
ＭＯＳＦＥＴの容量に電荷が充電されているかどうかで
データを記憶するものであり、定期的にリフレッシュを
行わなければならないためである。そこで、図８に示す
ように電圧変化期間にある一定電圧ごとにリフレッシュ
信号を入れる。逆に言えば、一定電圧ごとに決められた
期間に１回発生するリフレッシュ信号（通常約１６ｕｓ
に１回発生する。）を入れるくらい、つまりリフレッシ
ュ信号に比べて充分に長い電圧変化時間（少なくとも５
０ｕｓ以上程度）を確保するように設計する。これによ
って、ＤＲＡＭにおいても電圧を変化させることができ
る。
えをソフトウェアの介在なしに完全にハードウェアで制
御しているので、既存のプログラムを変更する必要がな
い。このように電源装置３１０から各ブロックに与えら
れる電力の電圧値をハードウェアで切り換える回路例を
図５（ａ）、（ｂ）に示す。図５（ａ）では端子３５０
に与えられる電源装置３１０からの７Ｖ〜１５Ｖの電圧
信号（通常、Ｎｉ−Ｃｄ蓄電池からの出力）が、ＦＥＴ
３５１によって最大３Ｖにまで電圧降下され、端子３５
２から出力される。そして、この端子３５２から出力さ
れた電圧信号が各ブロックに送られるのである。詳細に
説明すると、ＦＥＴ３５１のゲートには、コントロール
ＩＣ３５３からの電圧がある一定間隔で印加され、端子
３５２から出力される電圧値が調整される。さらに、コ
ントロールＩＣ３５３にはフィードバック信号が与えら
れ、ＦＥＴ３５１に印加される電圧の間隔を調整する。
このフィードバック信号は抵抗３５４と抵抗３５５との
抵抗値比で変化する。つまり、抵抗３５４と抵抗３５５
との抵抗値比によって、端子３５２から出力される電圧
信号の電圧値を切り換えるのである。そこで、抵抗３５
５と並列に抵抗３５６を設けて、ＦＥＴ３５７のゲ−ト
に電圧切換信号を与えることによってフィードバック信
号の値を変化させ、端子３５２から出力される電圧信号
の電圧値を切り換えるのである。このような回路の問題
点としては、フィードバック信号が変化している中間状
態の出力の間に、アンダーシュートなどのノイズが発生
することである。この問題点を解消するために、図５
（ａ）に示すように抵抗３５４の他端にコンデンサ３５
８を置く場合もある。また、ノイズが発生しないもう一
つの回路例を図５（ｂ）に示す。図５（ｂ）では端子３
６０に与えられる電源装置３１０からの５Ｖの電圧信号
と、３端子レギュレータ３６２からの３Ｖの電圧信号と
が、ＦＥＴ３６１で選択され、いずれかの電圧信号が端
子３６３から出力される。このＦＥＴ３６１のゲートに
は電圧切換信号が与えられ、端子３６３から出力される
電圧信号の電圧値を数ｍｓ前後の時間で切り換えるので
ある。この回路では、図５（ａ）の回路で発生したよう
なノイズが生じることはない。つまり、図６の波形図の
ように電圧信号がリアルタイムに変化する要因となる電
圧切換信号は、瞬時にＯＮ／ＯＦＦが切り替わるのでア
ンダーシュートなどのノイズが発生することがないので
ある。図４のビデオブロック２１０内のグラフィック用
ＤＲＡＭ２５０のように、メモリがＳＲＡＭでなくＤＲ
ＡＭの場合、通常＋５Ｖ〜＋３Ｖのように電圧を変化さ
せるには充分な注意が必要である。それは、ＤＲＡＭが
ＭＯＳＦＥＴの容量に電荷が充電されているかどうかで
データを記憶するものであり、定期的にリフレッシュを
行わなければならないためである。そこで、図８に示す
ように電圧変化期間にある一定電圧ごとにリフレッシュ
信号を入れる。逆に言えば、一定電圧ごとに決められた
期間に１回発生するリフレッシュ信号（通常約１６ｕｓ
に１回発生する。）を入れるくらい、つまりリフレッシ
ュ信号に比べて充分に長い電圧変化時間（少なくとも５
０ｕｓ以上程度）を確保するように設計する。これによ
って、ＤＲＡＭにおいても電圧を変化させることができ
る。
【００１４】さらに、電圧の切換えと周波数の切換えの
タイミングについて、図７を用いて説明する。クロック
信号の切換えはｎｓオーダーで行うことができるが、電
圧の切換えは５ｍｓ〜２０ｍｓ程度かかる。したがっ
て、電圧の切換えをクロックの周波数の切換えのように
あまり頻繁に行っても電圧変動が多くなるだけでかえっ
て逆効果となる恐れがある。そこで、周波数を切り換え
る時間（ｍｓ〜数ｓ）と電圧を切り換える時間を変え、
電圧を切り換える時間を数ｓ〜数十ｓとする。具体的に
は、電圧を５Ｖから３Ｖに落とすには、周波数切換信号
がローレベルになって数ｓ以上経った後に電圧切換信号
をローレベルに落とす。また、電圧を３Ｖから５Ｖに上
げるには、周波数切換信号がハイレベルになってから電
圧を上げ、電圧が上がり切るまで実際の周波数を高速に
しない。ところが、このように電圧を上げる場合、すぐ
に高速処理が必要でも電圧が上がり切るまで待たなくて
はいけない。この時間はパフォーマンス低下の要因とな
る。そこで、図９に示すように電圧監視用ＩＣを設け、
高速動作可能な４．５Ｖになったときに、ハイレベルに
なる周波数高速許可信号３７２を出力するようにする。
システムは周波数高速許可信号３７２により、すぐに高
速になることができ、パフォーマンス低下を最小限に押
さえることができる。このように切り換えることで、各
種アプリケーション操作中に、常に最高のパフォーマン
スで最低の消費電力とすることができる。
タイミングについて、図７を用いて説明する。クロック
信号の切換えはｎｓオーダーで行うことができるが、電
圧の切換えは５ｍｓ〜２０ｍｓ程度かかる。したがっ
て、電圧の切換えをクロックの周波数の切換えのように
あまり頻繁に行っても電圧変動が多くなるだけでかえっ
て逆効果となる恐れがある。そこで、周波数を切り換え
る時間（ｍｓ〜数ｓ）と電圧を切り換える時間を変え、
電圧を切り換える時間を数ｓ〜数十ｓとする。具体的に
は、電圧を５Ｖから３Ｖに落とすには、周波数切換信号
がローレベルになって数ｓ以上経った後に電圧切換信号
をローレベルに落とす。また、電圧を３Ｖから５Ｖに上
げるには、周波数切換信号がハイレベルになってから電
圧を上げ、電圧が上がり切るまで実際の周波数を高速に
しない。ところが、このように電圧を上げる場合、すぐ
に高速処理が必要でも電圧が上がり切るまで待たなくて
はいけない。この時間はパフォーマンス低下の要因とな
る。そこで、図９に示すように電圧監視用ＩＣを設け、
高速動作可能な４．５Ｖになったときに、ハイレベルに
なる周波数高速許可信号３７２を出力するようにする。
システムは周波数高速許可信号３７２により、すぐに高
速になることができ、パフォーマンス低下を最小限に押
さえることができる。このように切り換えることで、各
種アプリケーション操作中に、常に最高のパフォーマン
スで最低の消費電力とすることができる。
【００１５】さらに、第１モードであるパワーセーブモ
ードでの低速時のクロック周波数は、従来機種の最低な
パフォーマンスに相当するクロック周波数を用い、既存
のプログラムとの互換性を保っている。これ以上周波数
を下げると、既存のプログラムによっては誤動作を起こ
す可能性があるからである。このような配慮によって、
互換性を損なわない最低クロックでＣＰＵ２０を動作さ
せることができ、情報処理装置の消費電流を減少させる
ことができる。そして、周波数を低速から高速に切り換
える場合、最高の周波数に切り換えられるのではなく、
予め指定してあったクロック周波数に戻るようＣＰＵコ
ントローラ８１が機能する。この切換えによって、高速
周波数での既存プログラムの互換性が保てる。また、現
在どの周波数でＣＰＵ２０が動作しているかを利用者が
把握できるように、周波数ごとに異なる色で表示用のＬ
ＥＤ（ダイオード）を点灯している。例えば、１６ＭＨ
のときは緑色、１０ＭＨのときはオレンジ色、５ＭＨの
ときは赤色といった具合である。また、ユーザが５ＭＨ
ｚを設定したときには、自動的に低電圧動作になる。こ
のような表示用のＬＥＤの概要図を図１０に示す。クロ
ック周波数を表示するＬＥＤ４０２は左から２番目にレ
イアウトされている。このＬＥＤ４０２が消灯されてい
る場合は、パワーオフの状態か、パワーセーブモードの
状態でかつ低速に動作している時である。パワーオフの
状態のときは、他のすべてのＬＥＤ４０１、４０３〜４
０８も消灯しているので、利用者はＬＥＤ４０２の表示
によって、パワーセーブモードを把握することができ
る。つまり、利用者は、例えばバッテリー残量を表示す
る右端のＬＥＤ４０８が点灯していて、かつクロック周
波数を表示するＬＥＤ４０２が消灯している場合に、こ
の情報処理装置がパワーセーブモードで動作しているこ
とがわかるのである。
ードでの低速時のクロック周波数は、従来機種の最低な
パフォーマンスに相当するクロック周波数を用い、既存
のプログラムとの互換性を保っている。これ以上周波数
を下げると、既存のプログラムによっては誤動作を起こ
す可能性があるからである。このような配慮によって、
互換性を損なわない最低クロックでＣＰＵ２０を動作さ
せることができ、情報処理装置の消費電流を減少させる
ことができる。そして、周波数を低速から高速に切り換
える場合、最高の周波数に切り換えられるのではなく、
予め指定してあったクロック周波数に戻るようＣＰＵコ
ントローラ８１が機能する。この切換えによって、高速
周波数での既存プログラムの互換性が保てる。また、現
在どの周波数でＣＰＵ２０が動作しているかを利用者が
把握できるように、周波数ごとに異なる色で表示用のＬ
ＥＤ（ダイオード）を点灯している。例えば、１６ＭＨ
のときは緑色、１０ＭＨのときはオレンジ色、５ＭＨの
ときは赤色といった具合である。また、ユーザが５ＭＨ
ｚを設定したときには、自動的に低電圧動作になる。こ
のような表示用のＬＥＤの概要図を図１０に示す。クロ
ック周波数を表示するＬＥＤ４０２は左から２番目にレ
イアウトされている。このＬＥＤ４０２が消灯されてい
る場合は、パワーオフの状態か、パワーセーブモードの
状態でかつ低速に動作している時である。パワーオフの
状態のときは、他のすべてのＬＥＤ４０１、４０３〜４
０８も消灯しているので、利用者はＬＥＤ４０２の表示
によって、パワーセーブモードを把握することができ
る。つまり、利用者は、例えばバッテリー残量を表示す
る右端のＬＥＤ４０８が点灯していて、かつクロック周
波数を表示するＬＥＤ４０２が消灯している場合に、こ
の情報処理装置がパワーセーブモードで動作しているこ
とがわかるのである。
【００１６】本実施例の情報処理装置は、通常低速のク
ロックおよび低電圧で動作し特定の要因によって一定期
間高速のクロックおよび高電圧で動作するパワーセーブ
モード（第１モード）と、常に高速のクロックおよび高
電圧で動作する通常モード（第２モード）を選択するこ
とができる。これらのモードは、システム環境テーブル
に予め設定しておくことによって、情報処理装置の電源
投入時に自動的に初期設定される。また、情報処理装置
が動作している段階でも、キーボード装置の所望の複数
キーの組み合わせ操作によって変更することができる。
つまり、パワーセーブモードでの動作中に、例えば「Ｃ
ＴＲＬ」キー・「ＧＲＰＨ」キー・「Ｐ」キーを打鍵し
て、通常モードに変更するのである。逆に、通常モード
での動作中に、同様のキー操作をすることによって、パ
ワーセーブモードにも変更できる。上述したように、こ
のようなモードの変更はリフレッシュ期間中に行われる
ので、アプリケーションプログラムの実行中のモード変
更によっても、エラーが発生することはない。
ロックおよび低電圧で動作し特定の要因によって一定期
間高速のクロックおよび高電圧で動作するパワーセーブ
モード（第１モード）と、常に高速のクロックおよび高
電圧で動作する通常モード（第２モード）を選択するこ
とができる。これらのモードは、システム環境テーブル
に予め設定しておくことによって、情報処理装置の電源
投入時に自動的に初期設定される。また、情報処理装置
が動作している段階でも、キーボード装置の所望の複数
キーの組み合わせ操作によって変更することができる。
つまり、パワーセーブモードでの動作中に、例えば「Ｃ
ＴＲＬ」キー・「ＧＲＰＨ」キー・「Ｐ」キーを打鍵し
て、通常モードに変更するのである。逆に、通常モード
での動作中に、同様のキー操作をすることによって、パ
ワーセーブモードにも変更できる。上述したように、こ
のようなモードの変更はリフレッシュ期間中に行われる
ので、アプリケーションプログラムの実行中のモード変
更によっても、エラーが発生することはない。
【００１７】次に、パワーセーブモードの詳細について
説明する。パワーセーブモードとは、従来のパワーマネ
ージメントと異なり、短時間（秒単位）でＣＰＵクロッ
クを切り換えること及び電圧を切り換えることにより、
消費電力を低減する方法である。パワーセーブモードで
は、通常は低速のクロック周波数および低電圧で動作し
ており、キー入力等の特定の要因が発生した時にのみ高
速のクロック周波数および高電圧に切り替わる。これ
は、ワープロソフトなどでは、変換時およびキー入力時
のみに高速のクロック周波数での動作が必要で、文章を
考えている時間などは、低速のクロック周波数で十分だ
からである。パワーセーブモードでは、このようにアプ
リケーションプログラムなどが問題なく動作できる最低
限のクロック周波数を与えること及び低電圧にすること
によって、消費電力の低減を図っているのである。クロ
ック周波数および電圧を変更する特定の要因には、Ｉ／
Ｏアクセス、インタラプトなどがある。まず、Ｉ／Ｏア
クセスについて説明すると、ユーザの使用する代表的な
アプリケーションプログラムを解析して、高速クロック
周波数での動作が必要なＩ／Ｏアクセスを抽出する。そ
して、抽出されたＩ／Ｏアクセスが発生した場合にの
み、クロック周波数を一定期間高速にするのである。次
に、インタラプトについて説明すると、キーボード装
置、ＲＳ−２３２Ｃ、ハードディスク装置などの特定の
インタラプトサイクルのみ、復帰（ＥＯＩ）コマンドが
返ってきてからも一定期間、高速クロック周波数で情報
処理装置を動作させるのである。
説明する。パワーセーブモードとは、従来のパワーマネ
ージメントと異なり、短時間（秒単位）でＣＰＵクロッ
クを切り換えること及び電圧を切り換えることにより、
消費電力を低減する方法である。パワーセーブモードで
は、通常は低速のクロック周波数および低電圧で動作し
ており、キー入力等の特定の要因が発生した時にのみ高
速のクロック周波数および高電圧に切り替わる。これ
は、ワープロソフトなどでは、変換時およびキー入力時
のみに高速のクロック周波数での動作が必要で、文章を
考えている時間などは、低速のクロック周波数で十分だ
からである。パワーセーブモードでは、このようにアプ
リケーションプログラムなどが問題なく動作できる最低
限のクロック周波数を与えること及び低電圧にすること
によって、消費電力の低減を図っているのである。クロ
ック周波数および電圧を変更する特定の要因には、Ｉ／
Ｏアクセス、インタラプトなどがある。まず、Ｉ／Ｏア
クセスについて説明すると、ユーザの使用する代表的な
アプリケーションプログラムを解析して、高速クロック
周波数での動作が必要なＩ／Ｏアクセスを抽出する。そ
して、抽出されたＩ／Ｏアクセスが発生した場合にの
み、クロック周波数を一定期間高速にするのである。次
に、インタラプトについて説明すると、キーボード装
置、ＲＳ−２３２Ｃ、ハードディスク装置などの特定の
インタラプトサイクルのみ、復帰（ＥＯＩ）コマンドが
返ってきてからも一定期間、高速クロック周波数で情報
処理装置を動作させるのである。
【００１８】
【発明の効果】本発明の情報処理装置であれば、高速動
作が要求されない通常の処理は、低速クロックおよび低
電圧の下で実行され、消費電力の低減が図られる。そし
て、高速動作が要求される特定の処理は、高速クロック
および高電圧に切り換えて、一定期間高速に実行され
る。このように、処理内容によってクロックおよび電圧
が切り換えられるので、高速動作が必要な処理の速度を
落とすことなく、消費電力の低減が実現できる。
作が要求されない通常の処理は、低速クロックおよび低
電圧の下で実行され、消費電力の低減が図られる。そし
て、高速動作が要求される特定の処理は、高速クロック
および高電圧に切り換えて、一定期間高速に実行され
る。このように、処理内容によってクロックおよび電圧
が切り換えられるので、高速動作が必要な処理の速度を
落とすことなく、消費電力の低減が実現できる。
【図１】本発明の一実施例に係る情報処理装置の回路構
成図である。
成図である。
【図２】ＣＰＵブロックの回路構成図である。
【図３】入出力ブロックの回路構成図である。
【図４】ビデオブロックの回路構成図である。
【図５】電圧切換回路の回路図である。
【図６】電圧の変動を示す波形図である。
【図７】電圧の変動を示す波形図である。
【図８】電圧の変動を示す波形図である。
【図９】監視用ＩＣの回路図である。
【図１０】表示用のＬＥＤを示す概要図である。
１０…ＣＰＵブロック １１０…入出力ブロック １７０…外部機器 ２１０…ビデオブロック ２９０…液晶ディスプレイ ３１０…電源装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/32 G06F 1/04
Claims (2)
- 【請求項１】 低周波数のクロックおよび低電圧で動作
する低速モードと、高周波数のクロックおよび高電圧で
動作する高速モードと、を有し、 Ｉ／Ｏアクセス信号またはインタラプト信号からなる特
定要因が発生した場合に、前記低速モードと前記高速モ
ードとを予め決められた一定期間切り換える切換手段を
備え、 前記各モードの切換は、ソフトウエアを利用することな
く自動的に行われ、 前記切換手段は、前記高速モードから前記低速モードに
切り換える場合に、 周波数切換信号によって前記クロックを高周波数から低
周波数に切り換えてから所定時間経過した後に、電圧切
換信号によって前記電圧を高電圧から低電圧に切り換え
ることを特徴とする情報処理装置。 - 【請求項２】 低周波数のクロックおよび低電圧で動作
する低速モードと、高周波数のクロックおよび高電圧で
動作する高速モードと、を有し、 Ｉ／Ｏアクセス信号またはインタラプト信号からなる特
定要因が発生した場合に、前記低速モードと前記高速モ
ードとを予め決められた一定期間切り換える切換手段
と、 一定サイクルでリフレッシュ信号の入力が必要なデバイ
スと、 電圧が前記低電圧と前記高電圧との間で切り換えられる
電圧変化期間において、ある一定電圧ごとにリフレッシ
ュ信号を前記デバイスに送信する誤動作防止手段と、を
備え、 前記各モードの切換は、ソフトウエアを利用することな
く自動的に行われることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03164657A JP3082175B2 (ja) | 1991-07-04 | 1991-07-04 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03164657A JP3082175B2 (ja) | 1991-07-04 | 1991-07-04 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511897A JPH0511897A (ja) | 1993-01-22 |
| JP3082175B2 true JP3082175B2 (ja) | 2000-08-28 |
Family
ID=15797336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03164657A Expired - Lifetime JP3082175B2 (ja) | 1991-07-04 | 1991-07-04 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3082175B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3075957B2 (ja) | 1995-05-30 | 2000-08-14 | 株式会社東芝 | コンピュータシステム |
| JPH08328684A (ja) | 1995-05-30 | 1996-12-13 | Toshiba Corp | コンピュータシステム |
| US6112309A (en) * | 1997-04-23 | 2000-08-29 | International Business Machines Corp. | Computer system, device and operation frequency control method |
| US6928559B1 (en) | 1997-06-27 | 2005-08-09 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
| JP3857052B2 (ja) | 1998-07-02 | 2006-12-13 | 株式会社ルネサステクノロジ | マイクロプロセッサ |
| FI117523B (fi) * | 1998-10-07 | 2006-11-15 | Nokia Corp | Menetelmä tehonkulutuksen säätämiseksi |
| US6347377B2 (en) * | 1998-11-04 | 2002-02-12 | Phoenix Technologies Ltd. | Method and apparatus for providing intelligent power management |
| JP4833560B2 (ja) * | 2004-02-17 | 2011-12-07 | マイクロソフト コーポレーション | 常時動作可能なコンピューティングデバイス |
| JP4607608B2 (ja) * | 2005-02-04 | 2011-01-05 | 株式会社東芝 | 半導体集積回路 |
| JP2009026126A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | 半導体装置 |
| JP5067300B2 (ja) * | 2008-07-28 | 2012-11-07 | 日本電気株式会社 | 携帯端末装置 |
| US8667308B2 (en) * | 2010-06-18 | 2014-03-04 | Apple Inc. | Dynamic voltage dithering |
| JP2020149753A (ja) | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 制御装置、及び磁気ディスク装置 |
-
1991
- 1991-07-04 JP JP03164657A patent/JP3082175B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511897A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6192479B1 (en) | Data processing with progressive, adaptive, CPU-driven power management | |
| JP3082175B2 (ja) | 情報処理装置 | |
| US5167024A (en) | Power management for a laptop computer with slow and sleep modes | |
| US5590061A (en) | Method and apparatus for thermal management in a computer system | |
| US5886689A (en) | Computer system with video display controller having power saving modes | |
| US7596708B1 (en) | Adaptive power control | |
| KR100371181B1 (ko) | 휴대용 기기의 절전방법 | |
| US6092207A (en) | Computer having a dual mode power supply for implementing a power saving mode | |
| US5708819A (en) | Process and apparatus for generating power management events in a computer system | |
| CN100456210C (zh) | 用于减少空闲模式下的功率消耗的处理器***和方法 | |
| US6510525B1 (en) | Method and apparatus to power up an integrated device from a low power state | |
| KR970000258B1 (ko) | 컴퓨터의 전원공급 제어장치 | |
| US6308278B1 (en) | Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode | |
| US6121962A (en) | Computer system and method for controlling screen display of a monitor in a power management mode | |
| US5675364A (en) | Display wakeup control | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| JPH03171317A (ja) | 携帯型コンピユータの電力使用を管理する装置 | |
| JP3805913B2 (ja) | コンピュータシステムを待機モードからウェークアップさせる方法およびウェークアップ制御回路 | |
| US5784627A (en) | Integrated timer for power management and watchdog functions | |
| JP2906798B2 (ja) | 画像表示装置 | |
| JPH11312029A (ja) | 電力管理装置 | |
| KR102051949B1 (ko) | Sync 신호 제어를 활용한 에너지 절감형 모니터장치의 제어방법 | |
| JP3250268B2 (ja) | 情報処理装置 | |
| JPH08313905A (ja) | 液晶ディスプレイ装置 | |
| KR102536104B1 (ko) | 전력 사용 패턴 파악 기반의 컴퓨터 에너지 절약 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 12 |