CN213782014U - 一种三维互连的***级封装 - Google Patents

一种三维互连的***级封装 Download PDF

Info

Publication number
CN213782014U
CN213782014U CN202022922934.4U CN202022922934U CN213782014U CN 213782014 U CN213782014 U CN 213782014U CN 202022922934 U CN202022922934 U CN 202022922934U CN 213782014 U CN213782014 U CN 213782014U
Authority
CN
China
Prior art keywords
frame plate
package
wiring substrate
heat dissipation
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022922934.4U
Other languages
English (en)
Inventor
朱喆
汪冰
张崎
门国捷
孙函子
刘俊夫
张柯
李奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 43 Research Institute
Original Assignee
CETC 43 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 43 Research Institute filed Critical CETC 43 Research Institute
Priority to CN202022922934.4U priority Critical patent/CN213782014U/zh
Application granted granted Critical
Publication of CN213782014U publication Critical patent/CN213782014U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型公开了***封装领域的一种三维互连的***级封装，包括散热框板以及分别封装固定在散热框板上下两侧的布线基板，布线基板相对散热框板的表面固定有芯片及电子器件，所述散热框板的底板上设有镂空区域，上下两个布线基板通过镂空区域处固定的导电连接器导电互连。本实用新型采用导电连接器实现上下两个布线基板之间的信号传输，将常规基板表面贴装元器件的单一组装平面更改为垂直方向的三维封装结构，并采用散热框板实现***的散热，使***封装集成度高，散热效果好。

Description

一种三维互连的***级封装
技术领域
本实用新型涉及***封装领域，具体是一种三维互连的***级封装。
背景技术
在进行***级封装设计时，通过需要在较小的空间体积内，放置更多的元器件。SiP面临着组装密度高和散热难的问题。
通常***级封装需要将信号处理芯片、存储芯片、时钟芯片、收发芯片等和其它无源元件合理分布在同一个封装体内，典型结构见图1。封装体中的载板起到物理支撑、电气互连和散热通道的作用，通常为了增加组装平面放置更多的元器件，会利用载板的上下两面，或封装多块载板并实现板间互连。但是载板数量的增加，也意味着散热路径的加长，不利于***散热。
实用新型内容
本实用新型的目的在于提供一种三维互连的***级封装，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：
一种三维互连的***级封装，包括散热框板以及分别封装固定在散热框板上下两侧的布线基板，布线基板相对散热框板的表面固定有芯片及电子器件，所述散热框板的底板上设有镂空区域，上下两个布线基板通过镂空区域处固定的导电连接器导电互连。
作为本实用新型的改进方案，为了使散热框板更高效地导热，所述散热框板(3)采用热导率为150W/m·K以上的金属材料制成。
作为本实用新型的改进方案，为了便于芯片的散热，部分芯片倒装焊接在布线基板相对散热框板的表面且芯片的背面与散热框板贴合。
作为本实用新型的改进方案，为了便于提高芯片的散热效率，芯片的背面与散热框板之间通过导热硅脂或导热垫片接触。
作为本实用新型的改进方案，为了提高导热的效率，所述散热框板的底板中设有微流道夹层，微流道夹层中流通有散热液体。
作为本实用新型的改进方案，所述导电连接器包括绝缘支撑架以及贯穿并固定在绝缘支撑架中的多个导电引针，所述导电引针的两端与布线基板硬性连接或弹性连接。
作为本实用新型的改进方案，所述导电连接器包括绝缘支撑架以及固定在绝缘支撑架中的采用柔性板制成的多层软排线。
作为本实用新型的改进方案，为了降低信号线的串扰，所述绝缘支撑架由介电常数4以上的有机材料制备。
作为本实用新型的改进方案，为了提高导电连接器与布线基板连接的精准度，所述绝缘支撑架上设有对位焊柱，所述布线基板上设有对位焊盘，所述对位焊柱通过对位焊盘与布线基板固定。
作为本实用新型的改进方案，下方的布线基板的底面还设有引出端阵列。
有益效果：本实用新型采用导电连接器实现上下两个布线基板之间的信号传输，将常规基板表面贴装元器件的单一组装平面更改为垂直方向的三维封装结构，并采用散热框板实现***的散热，使***封装集成度高，散热效果好。
附图说明
图1为现有技术中典型的***级封装模块图；
图2为本实用新型的结构组成示意图；
图3为本实用新型***封装后的某一俯视角度示意图；
图4为本实用新型***封装后的某一仰视角度示意图；
图5为本实用新型中导电连接器的一种实施方式图；
图6为本实用新型散热框板的结构示意图。
图中：1-电子器件；2-布线基板；3-散热框板；4-导电连接器；5-引出端阵列；6-镂空区域；7-绝缘支撑架；8-导电引针；9-对位焊柱；10-对位焊盘。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
实施例1，参见图2-4，一种三维互连的***级封装，包括散热框板3以及分别封装固定在散热框板3上下两侧的布线基板2，布线基板2优选采用粘接或焊接方式与散热框板3形成密封结构。布线基板2相对散热框板3的表面固定有芯片及电子器件1，芯片与电子器件的数量由具体电路功能决定。如图6所示，散热框板3为异形结构，其底板上设有镂空区域6，上下两个布线基板2通过镂空区域6处固定的导电连接器4导电互连。
本实施方式中，布线基板2为氧化铝或氮化铝多层共烧陶瓷，或者PCB多层布线板，视具体需求而定，当选用氧化铝或氮化铝多层共烧陶瓷时，电路导体材料为金或钨等，使用PCB 多层布线板时，导体材料为铜。此外，布线基板2通常设有信号层、电源层、接地层等布线层，布线层之间采用金属通孔互连。布线基板2的表面金属覆金，形成焊盘或键合点，用于与芯片、电子器件固定。根据需要，下方的布线基板2的底部还可以设置表面覆金的焊盘，通过焊盘焊接球栅阵列或柱栅阵列，形成引出端阵列5并作为***级封装的输出端口。
在有限的尺寸范围内，譬如在封装尺寸为37.5mm×37.5mm的平面尺寸要求前提下，需要布置4片19mm×8mm的芯片A和16片6.5mm×5.6mm的芯片B，以及其它若干电子器件。本实施方式中，单个布线基板2上分别组装2片芯片A和8片芯片B，布线基板2之间通过导电连接器4实现信号导通。导电连接器4采用垂直电连接的方式实现了上下两块布线基板的信号导通，有利于提高***的集成度，采用中间的散热框板3也可以进行***的散热，避免散热路径过长。
本实施方式中，散热框板3采用热导率为150W/m·K以上的金属材料制成，优选为铝或可伐等金属材料，具有优异的机械强度和散热性能，起到整个封装***的物理支撑作用。
作为一种优选的实施方式，部分热功率较大的芯片使用微凸电倒装焊接或金丝键合在布线基板2相对散热框板3的表面，且芯片的背面与散热框板3贴合，其它电子器件如阻容元件等焊接于两个布线基板3相对的表面。芯片工作时，可以通过散热框板3迅速实现热扩散，将芯片的产热传导在散热框板3上。
作为一种优选的实施方式，芯片的背面与散热框板3之间通过导热硅脂或导热垫片接触，可以降低热阻提高散热性能，加快芯片的导热速度。
作为一种优选的实施方式，散热框板3的底板中设有微流道夹层，微流道夹层中流通有散热液体，用于加快散热框板3中热量的散发。
作为一种优选的实施方式，如图5所示，导电连接器4包括绝缘支撑架7以及贯穿并固定在绝缘支撑架7中的多个导电引针8，具体地，导电连接器4可采用单针导电引针8阵列再进行塑料模塑成形制成绝缘支撑架7的方法，导电引针8可以为弹性结构，与布线基板2实现弹性连接，也可以为刚性结构，通过焊接、粘接等方式与布线基板2实现硬性连接。
导电引针8直径可制作为0.2mm，并间距0.5mm阵列排布，作为电信号通道，通道数可达320个。
作为一种优选的实施方式，导电连接器4包括绝缘支撑架7以及固定在绝缘支撑架7中的采用柔性板制成的多层软排线。
作为一种优选的实施方式，绝缘支撑架7采用有机塑料等绝缘性能优异的材料，并优选介电性能4以上的如环氧树脂、酚醛树脂等有机材料，用于降低导电引针8之间的信号串扰。
作为一种优选的实施方式，绝缘支撑架7上设有对位焊柱9，布线基板2上设有对位焊盘10，对位焊柱9通过对位焊盘10与布线基板2焊接固定。
在实施组装时，首先制备布线基板2，按照图纸加工制作异形的散热框板3以及导电连接器；然后将芯片及电子器件焊接或粘接在布线基板2的表面，使用合适夹具，进行布线基板2、导电连接器4与散热框板3之间的对位组装，通过在布线基板2上设计对位焊盘10，与导电连接器4上的对位焊柱9焊接对位。散热框板3与两块布线基板2粘接或焊接，形成密闭结构；最后，根据需要，在下方的布线基板2的底部焊接引出端，引出端为焊球或焊柱。
虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
故以上所述仅为本申请的较佳实施例，并非用来限定本申请的实施范围；即凡依本申请的权利要求范围所做的各种等同变换，均为本申请权利要求的保护范围。

Claims (10)

1.一种三维互连的***级封装，其特征在于，包括散热框板(3)以及分别封装固定在散热框板(3)上下两侧的布线基板(2)，布线基板(2)相对散热框板(3)的表面固定有芯片及电子器件(1)，所述散热框板(3)的底板上设有镂空区域(6)，上下两个布线基板(2)通过镂空区域(6)处固定的导电连接器(4)导电互连。
2.根据权利要求1所述的一种三维互连的***级封装，其特征在于，所述散热框板(3)采用热导率为150W/m·K以上的金属材料制成。
3.根据权利要求2所述的一种三维互连的***级封装，其特征在于，部分芯片倒装焊接或金丝键合在布线基板(2)相对散热框板(3)的表面且芯片的背面与散热框板(3)贴合。
4.根据权利要求3所述的一种三维互连的***级封装，其特征在于，芯片的背面与散热框板(3)之间通过导热硅脂或导热垫片接触。
5.根据权利要求1或2所述的一种三维互连的***级封装，其特征在于，所述散热框板(3)的底板中设有微流道夹层，微流道夹层中流通有散热液体。
6.根据权利要求1所述的一种三维互连的***级封装，其特征在于，所述导电连接器(4)包括绝缘支撑架(7)以及贯穿并固定在绝缘支撑架(7)中的多个导电引针(8)，所述导电引针(8)的两端与布线基板(2)硬性连接或弹性连接。
7.根据权利要求1所述的一种三维互连的***级封装，其特征在于，所述导电连接器(4)包括绝缘支撑架(7)以及固定在绝缘支撑架(7)中的采用柔性板制成的多层软排线。
8.根据权利要求6或7所述的一种三维互连的***级封装，其特征在于，所述绝缘支撑架(7)由介电常数4以上的有机材料制备。
9.根据权利要求8所述的一种三维互连的***级封装，其特征在于，所述绝缘支撑架(7)上设有对位焊柱(9)，所述布线基板(2)上设有对位焊盘(10)，所述对位焊柱(9)通过对位焊盘(10)与布线基板(2)固定。
10.根据权利要求1所述的一种三维互连的***级封装，其特征在于，下方的布线基板(2)的底面还设有引出端阵列(5)。
CN202022922934.4U 2020-12-07 2020-12-07 一种三维互连的***级封装 Active CN213782014U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022922934.4U CN213782014U (zh) 2020-12-07 2020-12-07 一种三维互连的***级封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022922934.4U CN213782014U (zh) 2020-12-07 2020-12-07 一种三维互连的***级封装

Publications (1)

Publication Number Publication Date
CN213782014U true CN213782014U (zh) 2021-07-23

Family

ID=76897840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022922934.4U Active CN213782014U (zh) 2020-12-07 2020-12-07 一种三维互连的***级封装

Country Status (1)

Country Link
CN (1) CN213782014U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114630491A (zh) * 2022-03-22 2022-06-14 广东松普微波技术有限公司 射频3d微封装集成结构、射频封装器件及其方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114630491A (zh) * 2022-03-22 2022-06-14 广东松普微波技术有限公司 射频3d微封装集成结构、射频封装器件及其方法

Similar Documents

Publication Publication Date Title
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US5943213A (en) Three-dimensional electronic module
US6137164A (en) Thin stacked integrated circuit device
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US8004070B1 (en) Wire-free chip module and method
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
JP3610661B2 (ja) 三次元積層モジュール
CN111128917A (zh) 一种芯片封装结构及其制作方法
US6540525B1 (en) High I/O stacked modules for integrated circuits
US6115255A (en) Hybrid high-power integrated circuit
CN112349691A (zh) 一种气密高导热lcp封装基板、制造方法及多芯片***级封装结构
US20050258533A1 (en) Semiconductor device mounting structure
CN213782014U (zh) 一种三维互连的***级封装
US6667555B2 (en) Spacer-connector stud for stacked surface laminated multi-chip modules and methods of manufacture
JP2001085603A (ja) 半導体装置
KR100675030B1 (ko) 집적 회로 패키지
CN113764396B (zh) 基于重布线层的半导体封装结构及其封装方法
US20020112871A1 (en) Compact stacked electronic package
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
CN213601858U (zh) 一种芯片电极焊接互联密集型封装结构
CN221149993U (zh) 半导体封装和供电模块
CN217588910U (zh) 芯片封装结构
CN109872987B (zh) 带有散热结构的***封装板卡结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant