JP3071654B2 - パワーオン・リセット回路 - Google Patents
パワーオン・リセット回路Info
- Publication number
- JP3071654B2 JP3071654B2 JP6327472A JP32747294A JP3071654B2 JP 3071654 B2 JP3071654 B2 JP 3071654B2 JP 6327472 A JP6327472 A JP 6327472A JP 32747294 A JP32747294 A JP 32747294A JP 3071654 B2 JP3071654 B2 JP 3071654B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- mos transistor
- type mos
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パワーオン・リセット
回路に関し、特にＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒ
ｙ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ ｔｒａｎｓｉｓｔｏｒ）型の半導体集積回路に搭
載され、この半導体集積回路における電源投入時や電源
降下時に、所定のリセット信号を発生するパワーオン・
リセット回路に関する。
回路に関し、特にＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒ
ｙ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ ｔｒａｎｓｉｓｔｏｒ）型の半導体集積回路に搭
載され、この半導体集積回路における電源投入時や電源
降下時に、所定のリセット信号を発生するパワーオン・
リセット回路に関する。
【０００２】
【従来の技術】この種の従来のパワーオン・リセット回
路の１例を回路図で示した図７を参照すると、高位側電
源電位（以下、電源電位と称す）ＶＤＤと低位側電源電
位（以下、接地電位と称す）ＧＮＤとの間に、ゲートと
ドレインとが接続された第１導電型ＭＯＳトランジスタ
（以下、Ｐ型ＭＯＳトランジスタと称す）Ｐ６および抵
抗素子Ｒ７が直列接続され、この直列接続点をＤとす
る。抵抗素子Ｒ７には容量素子Ｃ２が並列接続され、直
列接続点Ｄは、電源電位ＶＤＤと接地電位ＧＮＤとの間
に直列接続された抵抗素子Ｒ８および第２導電型ＭＯＳ
トランジスタ（以下、Ｎ型ＭＯＳトランジスタと称す）
Ｎ３のゲートに接続される。抵抗素子Ｒ８には容量素子
Ｃ３が並列接続され、かつ抵抗素子Ｒ８およびＮ型ＭＯ
ＳトランジスタＮ３の直列接続点Ｅはインバータ６の入
力端に接続されその出力端は出力端子ＯＵＴに接続され
て構成されている。
路の１例を回路図で示した図７を参照すると、高位側電
源電位（以下、電源電位と称す）ＶＤＤと低位側電源電
位（以下、接地電位と称す）ＧＮＤとの間に、ゲートと
ドレインとが接続された第１導電型ＭＯＳトランジスタ
（以下、Ｐ型ＭＯＳトランジスタと称す）Ｐ６および抵
抗素子Ｒ７が直列接続され、この直列接続点をＤとす
る。抵抗素子Ｒ７には容量素子Ｃ２が並列接続され、直
列接続点Ｄは、電源電位ＶＤＤと接地電位ＧＮＤとの間
に直列接続された抵抗素子Ｒ８および第２導電型ＭＯＳ
トランジスタ（以下、Ｎ型ＭＯＳトランジスタと称す）
Ｎ３のゲートに接続される。抵抗素子Ｒ８には容量素子
Ｃ３が並列接続され、かつ抵抗素子Ｒ８およびＮ型ＭＯ
ＳトランジスタＮ３の直列接続点Ｅはインバータ６の入
力端に接続されその出力端は出力端子ＯＵＴに接続され
て構成されている。
【０００３】上述した図７に併せてその動作説明用の電
圧／時間特性を示した図８を参照すると、このパワーオ
ン・リセット回路は、まず、時間ｔ０で電源電位ＶＤＤ
が供給され、時間の経過とともに電位は時間ｔ３の電源
電位ＶＤＤに向って上昇していく。この電位ＶＤＤがＰ
型ＭＯＳトランジスタＰ６のしきい値電圧ＶＴＰを越え
る時間ｔ１になると、Ｐ型ＭＯＳトランジスタＰ６は、
導通（オン）するとともに、接続点Ｄの電位も上昇しは
じめ、電源電位ＶＤＤに対しＶＴＰ分低下した電位（Ｖ
ＤＤ−ＶＴＰ）に達する。
圧／時間特性を示した図８を参照すると、このパワーオ
ン・リセット回路は、まず、時間ｔ０で電源電位ＶＤＤ
が供給され、時間の経過とともに電位は時間ｔ３の電源
電位ＶＤＤに向って上昇していく。この電位ＶＤＤがＰ
型ＭＯＳトランジスタＰ６のしきい値電圧ＶＴＰを越え
る時間ｔ１になると、Ｐ型ＭＯＳトランジスタＰ６は、
導通（オン）するとともに、接続点Ｄの電位も上昇しは
じめ、電源電位ＶＤＤに対しＶＴＰ分低下した電位（Ｖ
ＤＤ−ＶＴＰ）に達する。
【０００４】更に、電源電位ＶＤＤが上昇し、接続点Ｄ
の電位がＮ型ＭＯＳトランジスタＮ３のしきい値電圧Ｖ
ＴＮを越える時間ｔ２になると、Ｎ型ＭＯＳトランジス
タＮ３がオンし、接続点Ｅの電位は論理レベルのロウレ
ベルになる。このロウレベルがインバータ６で反転され
て論理レベルのハイレベルとなり出力端子ＯＵＴに出力
される。このロウレベル期間をパワーオン・リセット信
号として利用する。
の電位がＮ型ＭＯＳトランジスタＮ３のしきい値電圧Ｖ
ＴＮを越える時間ｔ２になると、Ｎ型ＭＯＳトランジス
タＮ３がオンし、接続点Ｅの電位は論理レベルのロウレ
ベルになる。このロウレベルがインバータ６で反転され
て論理レベルのハイレベルとなり出力端子ＯＵＴに出力
される。このロウレベル期間をパワーオン・リセット信
号として利用する。
【０００５】従来のパワーオン・リセット回路の他の例
が特開平３−２０６７０９号公報に記載されている。同
公報記載のパワーオン・リセット回路の回路図を示した
図９を参照すると、この回路は、比較電圧生成部７と基
準電圧生成部９とこれらの回路の出力電圧を比較する電
圧検出部８とこの電圧検出部８の出力を反転出力する反
転増幅部１０とを備え、比較電圧生成部７は電源電位Ｖ
ＤＤおよび接地電位ＧＮＤ間に抵抗素子Ｒ９および容量
素子Ｃ４が直列接続されてなり、この直列接続点を比較
電圧出力とする。
が特開平３−２０６７０９号公報に記載されている。同
公報記載のパワーオン・リセット回路の回路図を示した
図９を参照すると、この回路は、比較電圧生成部７と基
準電圧生成部９とこれらの回路の出力電圧を比較する電
圧検出部８とこの電圧検出部８の出力を反転出力する反
転増幅部１０とを備え、比較電圧生成部７は電源電位Ｖ
ＤＤおよび接地電位ＧＮＤ間に抵抗素子Ｒ９および容量
素子Ｃ４が直列接続されてなり、この直列接続点を比較
電圧出力とする。
【０００６】一方、基準電圧生成部９は電源電位ＶＤＤ
および接地電位ＧＮＤ間に抵抗素子Ｒ１０およびゲート
とドレインとを互に接続するＮ型ＭＯＳオランジスタＮ
７が直列接続され、この直列接続点を基準電圧出力端と
する。
および接地電位ＧＮＤ間に抵抗素子Ｒ１０およびゲート
とドレインとを互に接続するＮ型ＭＯＳオランジスタＮ
７が直列接続され、この直列接続点を基準電圧出力端と
する。
【０００７】電圧検出部８は、電源電位ＶＤＤとソース
を接地電位にゲートをＮ型トランジスタＮ７のゲートお
よびドレインに共通接続するＮ型ＭＯＳトランジスタＮ
７のドレインとの間に、Ｐ型ＭＯＳトランジスタＰ７お
よびＮ型ＭＯＳトランジスタＮ４の直列接続回路とＰ型
ＭＯＳトランジスタＰ８およびＮ型ＭＯＳトランジスタ
Ｎ５の直列接続回路とが互に並列接続状態で挿入され、
かつＰ型ＭＯＳトランジスタＰ７およびＰ８のゲートは
それぞれ他方のドレインに接続されるとともに、Ｎ型Ｍ
ＯＳトランジスタＮ４のゲートには比較電圧出力端が、
Ｎ型ＭＯＳトランジスタＮ５のゲートには基準電圧出力
端がそれぞれ接続される。さらにＰ型ＭＯＳトランジス
タＰ８にはゲートとドレインを互に接続するＰ型ＭＯＳ
トランジスタＰ９が並列接続で挿入され、Ｐ型ＭＯＳト
ランジスタＰ８のドレインが電圧検出部出力端となる。
を接地電位にゲートをＮ型トランジスタＮ７のゲートお
よびドレインに共通接続するＮ型ＭＯＳトランジスタＮ
７のドレインとの間に、Ｐ型ＭＯＳトランジスタＰ７お
よびＮ型ＭＯＳトランジスタＮ４の直列接続回路とＰ型
ＭＯＳトランジスタＰ８およびＮ型ＭＯＳトランジスタ
Ｎ５の直列接続回路とが互に並列接続状態で挿入され、
かつＰ型ＭＯＳトランジスタＰ７およびＰ８のゲートは
それぞれ他方のドレインに接続されるとともに、Ｎ型Ｍ
ＯＳトランジスタＮ４のゲートには比較電圧出力端が、
Ｎ型ＭＯＳトランジスタＮ５のゲートには基準電圧出力
端がそれぞれ接続される。さらにＰ型ＭＯＳトランジス
タＰ８にはゲートとドレインを互に接続するＰ型ＭＯＳ
トランジスタＰ９が並列接続で挿入され、Ｐ型ＭＯＳト
ランジスタＰ８のドレインが電圧検出部出力端となる。
【０００８】この電圧検出部出力端が反転増幅部１０の
入力端に接続される。反転増幅部１０は、電源電圧ＶＤ
Ｄおよび接地電位ＧＮＤ間に直列接続で挿入されたＰ型
ＭＯＳトランジスタＰ１０およびＮ型ＭＯＳトランジス
タＮ８からなるインバータ１０のそれぞれのゲートと一
端を接地電位ＧＮＤに接続する容量素子Ｃ５の他端と入
力端に共通接続されてなり、インバータの出力端が出力
端子ＯＵＴに接続されて構成される。
入力端に接続される。反転増幅部１０は、電源電圧ＶＤ
Ｄおよび接地電位ＧＮＤ間に直列接続で挿入されたＰ型
ＭＯＳトランジスタＰ１０およびＮ型ＭＯＳトランジス
タＮ８からなるインバータ１０のそれぞれのゲートと一
端を接地電位ＧＮＤに接続する容量素子Ｃ５の他端と入
力端に共通接続されてなり、インバータの出力端が出力
端子ＯＵＴに接続されて構成される。
【０００９】上述した構成のパワーオン・リセット回路
は、供給された電源電位ＶＤＤが０Ｖから上昇し始める
と、比較電圧出力端および基準電圧出力端の各電位も上
昇し、これらの電圧が供給されるＮ型ＭＯＳトランジス
タＮ４およびＮ５のゲートも共に上昇して行く。
は、供給された電源電位ＶＤＤが０Ｖから上昇し始める
と、比較電圧出力端および基準電圧出力端の各電位も上
昇し、これらの電圧が供給されるＮ型ＭＯＳトランジス
タＮ４およびＮ５のゲートも共に上昇して行く。
【００１０】ここで、Ｎ型ＭＯＳトランジスタＮ５のし
きい値電圧ＶＴＮ５は、Ｎ型ＭＯＳトランジスタＮ４お
よびＮ６のしきい値電圧よりも低く設定されているた
め、Ｎ型ＭＯＳトランジスタＮ５が最初にオンとなる。
きい値電圧ＶＴＮ５は、Ｎ型ＭＯＳトランジスタＮ４お
よびＮ６のしきい値電圧よりも低く設定されているた
め、Ｎ型ＭＯＳトランジスタＮ５が最初にオンとなる。
【００１１】更に、電源電位ＶＤＤが上昇し、Ｎ型ＭＯ
ＳトランジスタＮ６およびＮ７とともに、Ｐ型ＭＯＳト
ランジスタＰ７，Ｐ８，およびＰ９がオンになると、既
にＮ型ＭＯＳトランジスタＮ５がオンしているためＮ型
ＭＯＳトランジスタＮ５のドレイン電圧が低下し、Ｐ型
ＭＯＳトランジスタＰ７は更に深くバイアスされている
ので、逆にＮ型ＭＯＳトランジスタＮ４のドレイン電圧
は上昇する。
ＳトランジスタＮ６およびＮ７とともに、Ｐ型ＭＯＳト
ランジスタＰ７，Ｐ８，およびＰ９がオンになると、既
にＮ型ＭＯＳトランジスタＮ５がオンしているためＮ型
ＭＯＳトランジスタＮ５のドレイン電圧が低下し、Ｐ型
ＭＯＳトランジスタＰ７は更に深くバイアスされている
ので、逆にＮ型ＭＯＳトランジスタＮ４のドレイン電圧
は上昇する。
【００１２】電源電位ＶＤＤが更に上昇すると、Ｎ型Ｍ
ＯＳトランジスタＮ５に流れる電流よりもＮ型ＭＯＳト
ランジスタＮ４に流れる電流の方が多くなり、Ｎ型ＭＯ
ＳトランジスタＮ４のドレイ電圧が低下する。
ＯＳトランジスタＮ５に流れる電流よりもＮ型ＭＯＳト
ランジスタＮ４に流れる電流の方が多くなり、Ｎ型ＭＯ
ＳトランジスタＮ４のドレイ電圧が低下する。
【００１３】このＮ型ＭＯＳトランジスタＮ４のドレイ
ン電圧がＰ型ＭＯＳトランジスタＰ８のしきい値電圧を
更に越えると、Ｎ型ＭＯＳトランジスタＮ５のドレンイ
電圧が急上昇し、ほぼ電源電位ＶＤＤ電圧に等しくなる
とともに、Ｐ型ＭＯＳトランジスタＰ７はオフし、Ｎ型
ＭＯＳトランジスタＮ４のドレインはロウレベルにな
る。
ン電圧がＰ型ＭＯＳトランジスタＰ８のしきい値電圧を
更に越えると、Ｎ型ＭＯＳトランジスタＮ５のドレンイ
電圧が急上昇し、ほぼ電源電位ＶＤＤ電圧に等しくなる
とともに、Ｐ型ＭＯＳトランジスタＰ７はオフし、Ｎ型
ＭＯＳトランジスタＮ４のドレインはロウレベルにな
る。
【００１４】このときのＮ型ＭＯＳトランジスタＮ５の
ドレイン電圧であるハイレベルは、反転増幅部１０で反
転されてロウレベルとなり、出力端子ＯＵＴからパワー
オン・リセット信号として出力される。
ドレイン電圧であるハイレベルは、反転増幅部１０で反
転されてロウレベルとなり、出力端子ＯＵＴからパワー
オン・リセット信号として出力される。
【００１５】
【発明が解決しようとする課題】上述した従来のパワー
オン・リセット回路の一例において、検出電圧（以下、
ＶＰＯＣと称す）は次式に示すようにＶＴの和で決ま
る。
オン・リセット回路の一例において、検出電圧（以下、
ＶＰＯＣと称す）は次式に示すようにＶＴの和で決ま
る。
【００１６】 ＶＰＯＣ≒ＶＴＮ＋｜ＶＴＰ｜…………………………………（１） ここで、 ＶＴＮ：Ｎ３のしきい値電圧、ＶＴＰ：Ｐ６のしきい値
電圧とする。
電圧とする。
【００１７】よって、しきい値電圧の製造バラツキを±
０．２〔Ｖ〕とすると、検出電圧ＶＰＯＣの常温バラツ
キは、±０．４〔Ｖ〕となる。また、しきい値電圧の温
度特性を−２ｍＶとすると、検出電圧ＶＰＯＣの温度特
性は、−４〔ｍＶ／℃〕となる。
０．２〔Ｖ〕とすると、検出電圧ＶＰＯＣの常温バラツ
キは、±０．４〔Ｖ〕となる。また、しきい値電圧の温
度特性を−２ｍＶとすると、検出電圧ＶＰＯＣの温度特
性は、−４〔ｍＶ／℃〕となる。
【００１８】上述した従来のパワーオン・リセット回路
の他の例の場合は、例えば、電源電位ＶＤＤの立ち上が
り時の検出電圧ＶＰＯＣは次式で決る。
の他の例の場合は、例えば、電源電位ＶＤＤの立ち上が
り時の検出電圧ＶＰＯＣは次式で決る。
【００１９】 ＶＰＯＣ＝｜ＶＴＰ｜＋ＶＤＳ（Ｎ４）＋ＶＤＳ（Ｎ６） ＝｜ＶＴＰ｜＋ＶＤＳ（Ｎ４）＋ＶＴＮ（Ｎ７）−ＶＴＮ（Ｎ５） …………………………………（２） ここで、 ＶＴＰ：Ｐ８のしきい値電圧 ＶＴＮ（Ｎ７）：Ｎ７のしきい値電圧 ＶＴＮ（Ｎ５）：Ｎ５のしきい値電圧 但し、ＶＴＮ（Ｎ７）＞ＶＴＮ（Ｎ５） ＶＤＳ（Ｎ４）：Ｎ４のドレイン・ソース間電圧 ＶＤＳ（Ｎ６）：Ｎ６のドレイン・ソース間電圧 よって、ＶＤＳ（Ｎ４）を無視したとしてもしきい値電
圧の製造バラツキを、±０．２〔Ｖ〕とすると、検出電
圧ＶＰＯＣの常温バラツキは、±０．６〔Ｖ〕となり、
検出電圧ＶＰＯＣの温度特性は約−２〔ｍＶ／℃〕とな
る。
圧の製造バラツキを、±０．２〔Ｖ〕とすると、検出電
圧ＶＰＯＣの常温バラツキは、±０．６〔Ｖ〕となり、
検出電圧ＶＰＯＣの温度特性は約−２〔ｍＶ／℃〕とな
る。
【００２０】さらに、Ｎ５のしきい値電圧は、Ｎ４、Ｎ
６のしきい値電圧より低く設定するために、製造工程を
一工程増やす必要がある。
６のしきい値電圧より低く設定するために、製造工程を
一工程増やす必要がある。
【００２１】近年、マイクロコンピュータのＣＰＵ暴走
防止のためにパワーオン・リセット回路を内蔵する場
合、検出電圧ＶＰＯＣの常温パラツキは±０〔ｍＶ／
℃〕という要求がでてきている。
防止のためにパワーオン・リセット回路を内蔵する場
合、検出電圧ＶＰＯＣの常温パラツキは±０〔ｍＶ／
℃〕という要求がでてきている。
【００２２】しかしながらこの要求は、上述したような
従来のパワーオン・リセット回路では実現不可能であ
る。
従来のパワーオン・リセット回路では実現不可能であ
る。
【００２３】本発明の目的は、製造工程を増やすことな
く、しきい値電圧の製造バラツキによる影響を受けるこ
とのない、安定した検出電圧を得ることと、検出電圧が
温度に依存することのない信頼性の高いパワーオン・リ
セット回路を提供することにある。
く、しきい値電圧の製造バラツキによる影響を受けるこ
とのない、安定した検出電圧を得ることと、検出電圧が
温度に依存することのない信頼性の高いパワーオン・リ
セット回路を提供することにある。
【００２４】
【課題を解決するための手段】本発明のパワーオン・リ
セット回路の特徴は、半導体装置の電源電圧供給開始時
および電源電圧降下時にパワーオン・リセット信号を発
生して内部回路を初期化するパワーオン・リセット回路
において、電源電圧供給開始直後から前記内部回路が能
動状態になるまでの初期状態時間を短縮するためのスタ
ートアップ電圧を発生するスタートアップ電圧発生手段
および第１の分圧電圧を発生する抵抗分圧手段を兼ねた
制御電圧発生手段と前記能動状態時に導通して前記スタ
ートアップ電圧を高位側電源電位に引き上げる第１の第
１導電型ＭＯＳトランジスタとを有する第１の基準電圧
制御部と、高位側電源電位に接続される定電流源の一方
に第２の第１導電型ＭＯＳトランジスタが並列に付加さ
れ、その第２の第１導電型ＭＯＳトランジスタが前記初
期状態時間に前記スタートアップ電圧で導通し前記能動
状態では高位側電源電位になった前記スタートアップ電
圧で非導通になるとともに前記第１の第１導電型ＭＯＳ
トランジスタを導通させる制御電圧を発生することによ
り前記能動状態への遷移が制御される基準電圧生成部と
を備え、この基準電圧生成部の基準電圧の出力端を第１
のコンパレータの一方の入力端子に接続し、かつ他方の
入力端子には前記制御電圧発生手段の前記第１の分圧電
圧出力端を接続して構成し、前記第１のコンパレータの
出力をパワーオン・リセット信号とすることにある。
セット回路の特徴は、半導体装置の電源電圧供給開始時
および電源電圧降下時にパワーオン・リセット信号を発
生して内部回路を初期化するパワーオン・リセット回路
において、電源電圧供給開始直後から前記内部回路が能
動状態になるまでの初期状態時間を短縮するためのスタ
ートアップ電圧を発生するスタートアップ電圧発生手段
および第１の分圧電圧を発生する抵抗分圧手段を兼ねた
制御電圧発生手段と前記能動状態時に導通して前記スタ
ートアップ電圧を高位側電源電位に引き上げる第１の第
１導電型ＭＯＳトランジスタとを有する第１の基準電圧
制御部と、高位側電源電位に接続される定電流源の一方
に第２の第１導電型ＭＯＳトランジスタが並列に付加さ
れ、その第２の第１導電型ＭＯＳトランジスタが前記初
期状態時間に前記スタートアップ電圧で導通し前記能動
状態では高位側電源電位になった前記スタートアップ電
圧で非導通になるとともに前記第１の第１導電型ＭＯＳ
トランジスタを導通させる制御電圧を発生することによ
り前記能動状態への遷移が制御される基準電圧生成部と
を備え、この基準電圧生成部の基準電圧の出力端を第１
のコンパレータの一方の入力端子に接続し、かつ他方の
入力端子には前記制御電圧発生手段の前記第１の分圧電
圧出力端を接続して構成し、前記第１のコンパレータの
出力をパワーオン・リセット信号とすることにある。
【００２５】また、前記第１の基準電圧制御部に代え
て、前記スタートアップ電圧および前記第１の分圧電圧
とともにこの第１の分圧電圧よりも高電位の第２の分圧
電圧も併せて出力する第２の基準電圧制御部を有し、か
つ第１のコンパレータの他に第２のコンパレータをさら
に備え、前記第２の分圧電圧の出力端を前記第２のコン
パレータの一方の入力端子に接続し、かつ他方の入力端
子には前記第２の第１導電型ＭＯＳトランジスタのコレ
クタ電極と前記定電流源との接続点を接続するととも
に、前記第２のコンパレータの出力端を論理回路の一方
の入力端に接続し、他方の入力端に前記第１のコンパレ
ータの出力端を接続して構成し、前記論理回路の出力を
パワーオン・リセット信号とすることができる。
て、前記スタートアップ電圧および前記第１の分圧電圧
とともにこの第１の分圧電圧よりも高電位の第２の分圧
電圧も併せて出力する第２の基準電圧制御部を有し、か
つ第１のコンパレータの他に第２のコンパレータをさら
に備え、前記第２の分圧電圧の出力端を前記第２のコン
パレータの一方の入力端子に接続し、かつ他方の入力端
子には前記第２の第１導電型ＭＯＳトランジスタのコレ
クタ電極と前記定電流源との接続点を接続するととも
に、前記第２のコンパレータの出力端を論理回路の一方
の入力端に接続し、他方の入力端に前記第１のコンパレ
ータの出力端を接続して構成し、前記論理回路の出力を
パワーオン・リセット信号とすることができる。
【００２６】さらに、電源電圧供給開始と同時に前記パ
ワーオン・リセット信号が能動状態になり、前記論理回
路の論理演算結果で非能動状態にすることもできる。
ワーオン・リセット信号が能動状態になり、前記論理回
路の論理演算結果で非能動状態にすることもできる。
【００２７】さらにまた、前記第２の基準電圧制御部
が、前記スタートアップ電圧と前記第１の分圧電圧およ
び前記第２の分圧電圧とを生成する手段を共用すること
もできる。
が、前記スタートアップ電圧と前記第１の分圧電圧およ
び前記第２の分圧電圧とを生成する手段を共用すること
もできる。
【００２８】また、前記第１の基準電圧生成部は、高位
側電源電位と低位側電源電位との間に、第３の第１導電
型ＭＯＳトランジスタおよび第１の第２導電型ＭＯＳト
ランジスタが直列接続で接続された第１の直列接続体と
第４の第１導電型ＭＯＳトランジスタと第２の第２導電
型ＭＯＳトランジスタと第１の抵抗素子とが直列接続で
接続された第２の直列接続体とを有し、前記第３の第１
導電型ＭＯＳトランジスタのゲートと前記第２の第１導
電型ＭＯＳトランジスタのゲートとドレインとが互に接
続されこの接続点を前記制御電圧の出力端とし、この制
御電圧の出力端がゲートに接続される第５の第１導電型
ＭＯＳトランジスタと第２の抵抗素子とこの抵抗素子側
をアノードとする第１ダイオードとが高位側電源電位お
よび低位側電源電位間に直列接続で接続され、前記第２
の抵抗素子および前記第５の第１導電型ＭＯＳトランジ
スタの直列接続点を前記基準電圧の出力端とするととも
に、前記第３の第１導電型ＭＯＳトランジスタと並列に
前記第２の第１導電型ＭＯＳトランジスタが接続されそ
の第２の第１導電型ＭＯＳトランジスタのゲートに前記
スタートアップ電圧の出力端が接続されて構成される。
側電源電位と低位側電源電位との間に、第３の第１導電
型ＭＯＳトランジスタおよび第１の第２導電型ＭＯＳト
ランジスタが直列接続で接続された第１の直列接続体と
第４の第１導電型ＭＯＳトランジスタと第２の第２導電
型ＭＯＳトランジスタと第１の抵抗素子とが直列接続で
接続された第２の直列接続体とを有し、前記第３の第１
導電型ＭＯＳトランジスタのゲートと前記第２の第１導
電型ＭＯＳトランジスタのゲートとドレインとが互に接
続されこの接続点を前記制御電圧の出力端とし、この制
御電圧の出力端がゲートに接続される第５の第１導電型
ＭＯＳトランジスタと第２の抵抗素子とこの抵抗素子側
をアノードとする第１ダイオードとが高位側電源電位お
よび低位側電源電位間に直列接続で接続され、前記第２
の抵抗素子および前記第５の第１導電型ＭＯＳトランジ
スタの直列接続点を前記基準電圧の出力端とするととも
に、前記第３の第１導電型ＭＯＳトランジスタと並列に
前記第２の第１導電型ＭＯＳトランジスタが接続されそ
の第２の第１導電型ＭＯＳトランジスタのゲートに前記
スタートアップ電圧の出力端が接続されて構成される。
【００２９】さらに、前記基準電圧生成部は、前記第１
の第２導電型ＭＯＳトランジスタおよび低位側電源電位
の間に低位側電源電位側をカソードとする第２のダイオ
ードを接続し、前記第１の抵抗素子および低位側電源電
位の間に低位側電源電位側をカソードとする第３のダイ
オードを接続して構成することもできる。
の第２導電型ＭＯＳトランジスタおよび低位側電源電位
の間に低位側電源電位側をカソードとする第２のダイオ
ードを接続し、前記第１の抵抗素子および低位側電源電
位の間に低位側電源電位側をカソードとする第３のダイ
オードを接続して構成することもできる。
【００３０】さらにまた、前記第１の基準電圧制御部
は、高位側電源電位と低位側電源電位との間に前記第１
の第１導電型ＭＯＳトランジスタと第３および第４の抵
抗素子とが直列接続で接続され前記第１の第１導電型Ｍ
ＯＳトランジスタのドレインは第１の容量素子を介して
低位側電源電位に接続されるとともに前記スタートアッ
プ電圧の出力端とし、かつ前記第３および第４の抵抗素
子の直列接続点を前記第１の分圧電圧の出力端として構
成することもできる。
は、高位側電源電位と低位側電源電位との間に前記第１
の第１導電型ＭＯＳトランジスタと第３および第４の抵
抗素子とが直列接続で接続され前記第１の第１導電型Ｍ
ＯＳトランジスタのドレインは第１の容量素子を介して
低位側電源電位に接続されるとともに前記スタートアッ
プ電圧の出力端とし、かつ前記第３および第４の抵抗素
子の直列接続点を前記第１の分圧電圧の出力端として構
成することもできる。
【００３１】また、前記第２の基準電圧制御部は、高位
側電源電位と低位側電源電位との間に第６の第１導電型
ＭＯＳトランジスタと第５、第６および第７の抵抗素子
とが直列接続で接続され前記第６の第１導電型ＭＯＳト
ランジスタのドレインは第２の容量素子を介して低位側
電源電位に接続されるとともに前記スタートアップ電圧
の出力端とし、かつ前記第６および第７の抵抗素子の直
列接続点を前記第１の分圧電圧の出力端とし、前記第５
および第６の抵抗素子の直列接続点を第２の分圧電圧の
出力端として構成することもできる。
側電源電位と低位側電源電位との間に第６の第１導電型
ＭＯＳトランジスタと第５、第６および第７の抵抗素子
とが直列接続で接続され前記第６の第１導電型ＭＯＳト
ランジスタのドレインは第２の容量素子を介して低位側
電源電位に接続されるとともに前記スタートアップ電圧
の出力端とし、かつ前記第６および第７の抵抗素子の直
列接続点を前記第１の分圧電圧の出力端とし、前記第５
および第６の抵抗素子の直列接続点を第２の分圧電圧の
出力端として構成することもできる。
【００３２】
【実施例】本発明の実施例を図面を参照しながら説明す
る。
る。
【００３３】図１は本発明の第１の実施例を示す回路図
である。図１を参照すると、本実施例のパワーオン・リ
セット回路は、電源電圧供給開始後から能動状態になる
までの時間を短縮するスタートアップ機能を有し能動状
態のときに出力する第１制御電圧およびこの電圧に応答
して基準電圧を生成する基準電圧生成部１ａと、電源電
圧供給開始と同時に基準電圧生成部１ａのスタートアッ
プ機能を強制的に能動状態にさせる第２制御電圧と第１
制御電圧とに応答して電源電圧を所定の比率で分圧した
比較電圧とをそれぞれ出力する基準電圧制御部２ａと、
比較電圧および基準電圧を比較し比較電圧が基準電圧よ
りも低いときにその比較結果を検出電圧（リセット信
号）として出力するコンパレータ３とを備える。
である。図１を参照すると、本実施例のパワーオン・リ
セット回路は、電源電圧供給開始後から能動状態になる
までの時間を短縮するスタートアップ機能を有し能動状
態のときに出力する第１制御電圧およびこの電圧に応答
して基準電圧を生成する基準電圧生成部１ａと、電源電
圧供給開始と同時に基準電圧生成部１ａのスタートアッ
プ機能を強制的に能動状態にさせる第２制御電圧と第１
制御電圧とに応答して電源電圧を所定の比率で分圧した
比較電圧とをそれぞれ出力する基準電圧制御部２ａと、
比較電圧および基準電圧を比較し比較電圧が基準電圧よ
りも低いときにその比較結果を検出電圧（リセット信
号）として出力するコンパレータ３とを備える。
【００３４】基準電圧生成部１ａは、電源電位ＶＤＤと
接地電位ＧＮＤとの間に、Ｐ型ＭＯＳトランジスタＰ１
およびＮ型ＭＯＳトランジスタＮ１が直列接続で挿入さ
れた直列接続回路と、Ｐ型ＭＯＳトランジスタＰ２とＮ
型ＭＯＳトランジスタＮ２と抵抗素子Ｒ１とが直列接続
で挿入された直列接続回路とを有する。
接地電位ＧＮＤとの間に、Ｐ型ＭＯＳトランジスタＰ１
およびＮ型ＭＯＳトランジスタＮ１が直列接続で挿入さ
れた直列接続回路と、Ｐ型ＭＯＳトランジスタＰ２とＮ
型ＭＯＳトランジスタＮ２と抵抗素子Ｒ１とが直列接続
で挿入された直列接続回路とを有する。
【００３５】Ｐ型ＭＯＳトランジスタＰ１およびＰ２の
ゲートとドレインとが互に接続されこの接続点ＣＴの電
圧ＶＣＴ（以下、第１制御電圧ＶＣＴと称す）の出力端
とし、Ｎ型ＭＯＳトランジスタＮ１のゲートとドレイン
とＮ電型ＭＯＳトランジスタＮ２のゲートとが互に接続
される。
ゲートとドレインとが互に接続されこの接続点ＣＴの電
圧ＶＣＴ（以下、第１制御電圧ＶＣＴと称す）の出力端
とし、Ｎ型ＭＯＳトランジスタＮ１のゲートとドレイン
とＮ電型ＭＯＳトランジスタＮ２のゲートとが互に接続
される。
【００３６】第１制御電圧ＶＣＴの出力端がＰ型ＭＯＳ
トランジスタＰ３ゲートに接続され、このＰ型ＭＯＳト
ランジスタＰ３と抵抗素子Ｒ２とこの抵抗素子側をアノ
ードとするダイオードＤ１とが電源電位ＶＤＤおよび接
地電位ＧＮＤ間に直列接続で挿入されこの直列接続点ｒ
ｅｆの電圧Ｖｒｅｆ（以下、基準電圧Ｖｒｅｆと称す）
の出力端とする。
トランジスタＰ３ゲートに接続され、このＰ型ＭＯＳト
ランジスタＰ３と抵抗素子Ｒ２とこの抵抗素子側をアノ
ードとするダイオードＤ１とが電源電位ＶＤＤおよび接
地電位ＧＮＤ間に直列接続で挿入されこの直列接続点ｒ
ｅｆの電圧Ｖｒｅｆ（以下、基準電圧Ｖｒｅｆと称す）
の出力端とする。
【００３７】さらにＰ型ＭＯＳトランジスタＰ１と並列
にＰ電型ＭＯＳトランジスタＰ４が接続されそのゲート
に次に述べる基準電圧制御部２ａの第２制御電圧ＶＳＴ
の出力端が接続されてスタートアップ機能を構成してい
る。
にＰ電型ＭＯＳトランジスタＰ４が接続されそのゲート
に次に述べる基準電圧制御部２ａの第２制御電圧ＶＳＴ
の出力端が接続されてスタートアップ機能を構成してい
る。
【００３８】また、基準電圧制御部２ａは、電源電位Ｖ
ＤＤと接地電位ＧＮＤとの間にＰ型ＭＯＳトランジスタ
Ｐ５と抵抗素子Ｒ３およびＲ４とが直列接続で挿入さ
れ、Ｐ型ＭＯＳトランジスタＰ５のドレインは容量素子
Ｃ１を介して接地電位ＧＮＤに接続されるとともに、こ
のＰ型ＭＯＳトランジスタＰ５と容量素子Ｃ１の接続点
ＳＴの電圧ＶＳＴ（以下、第２制御電圧ＶＳＴと称す）
の出力端とし、かつ抵抗素子Ｒ３およびＲ４の直列接続
点Ａの電圧Ｖａ（以下、比較電圧Ｖａと称す）の出力端
として構成される。
ＤＤと接地電位ＧＮＤとの間にＰ型ＭＯＳトランジスタ
Ｐ５と抵抗素子Ｒ３およびＲ４とが直列接続で挿入さ
れ、Ｐ型ＭＯＳトランジスタＰ５のドレインは容量素子
Ｃ１を介して接地電位ＧＮＤに接続されるとともに、こ
のＰ型ＭＯＳトランジスタＰ５と容量素子Ｃ１の接続点
ＳＴの電圧ＶＳＴ（以下、第２制御電圧ＶＳＴと称す）
の出力端とし、かつ抵抗素子Ｒ３およびＲ４の直列接続
点Ａの電圧Ｖａ（以下、比較電圧Ｖａと称す）の出力端
として構成される。
【００３９】上述した構成による基準電圧生成部１ａに
おいて、例えば、Ｐ型ＭＯＳトランジスタＰ１、Ｐ２お
よびＰ３のゲート長およびゲート幅をそれぞれ同一サイ
ズにし、かつＮ型ＭＯＳトランジスタＮ１に対しＮ２の
ゲート長を同一サイズとしゲート幅をＭ倍と設定すれ
ば、ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−Ｓ
ＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ−１４，Ｎ
Ｏ．３，１９７９，Ｐ６５６を参照すると、基準電圧Ｖ
ｒｅｆは次式で表せる。
おいて、例えば、Ｐ型ＭＯＳトランジスタＰ１、Ｐ２お
よびＰ３のゲート長およびゲート幅をそれぞれ同一サイ
ズにし、かつＮ型ＭＯＳトランジスタＮ１に対しＮ２の
ゲート長を同一サイズとしゲート幅をＭ倍と設定すれ
ば、ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−Ｓ
ＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ−１４，Ｎ
Ｏ．３，１９７９，Ｐ６５６を参照すると、基準電圧Ｖ
ｒｅｆは次式で表せる。
【００４０】 Ｖｒｅｆ＝Ｎ・（ｋ・Ｔ／ｑ）・ｌｎＭ＋ＶＦ（Ｄ１）……………（３） ここで、 Ｎ；（Ｒ２の抵抗値）／（Ｒ１の抵抗値） ｑ；電子の電荷量，ｋ；ボルツマン定数，Ｔ；絶対温度 ＶＦ（Ｄ１）；Ｄ１の順方向電圧 また、基準電圧Ｖｒｅｆの温度特性は次式で表せる。
【００４１】 （Δ／ΔＴ）・（Ｖｒｅｆ）＝Ｎ・（ｋ／ｑ）・ｌｎＭ ＋（Δ／ΔＴ）・（ＶＦ（Ｄ１））……（４） ここで （Δ／ΔＴ）・（ＶＦ（Ｄ１））；Ｄ１の温度係数で約
−２ｍＶ 上式より、係数ＮおよびＭを適切に選ぶことにより任意
の値に設定でき、温度保証された基準電圧Ｖｒｅｆが得
られる。
−２ｍＶ 上式より、係数ＮおよびＭを適切に選ぶことにより任意
の値に設定でき、温度保証された基準電圧Ｖｒｅｆが得
られる。
【００４２】次に、基準電圧制御部２ａの動作を説明す
る。先ず、スタート・アップ機能を制御する第２制御電
圧ＶＳＴ生成の動作を説明する。
る。先ず、スタート・アップ機能を制御する第２制御電
圧ＶＳＴ生成の動作を説明する。
【００４３】電源投入時、各ＭＯＳトランジスタのゲー
ト容量を主とする寄生容量によって、Ｎ１のドレインは
接地電位から、Ｐ２のドレインは電源電位からそれぞれ
動作開始をするために、一定電圧Ｖｒｅｆが出力するま
でには時間がかかることになり、基準電圧生成部１ａと
してはこのままでは使えない。
ト容量を主とする寄生容量によって、Ｎ１のドレインは
接地電位から、Ｐ２のドレインは電源電位からそれぞれ
動作開始をするために、一定電圧Ｖｒｅｆが出力するま
でには時間がかかることになり、基準電圧生成部１ａと
してはこのままでは使えない。
【００４４】そこで、電源投入時Ｐ４のゲートを容量素
子Ｃ１を介して接地することにより、Ｐ４をオンさせて
第２制御電圧ＶＳＴをロウレベルにしてＰ４をオンさ
せ、強制的に基準電圧生成部１ａを動作させる。その
後、Ｐ２とミラーを構成するＰ５にドレイン電流を流
し、容量素子Ｃ１を充電することによって第２制御電圧
ＶＳＴをハイレベルとし、基準電圧生成部１ａのＰ４を
オフさせてスタート・アップ機能を停止させる。
子Ｃ１を介して接地することにより、Ｐ４をオンさせて
第２制御電圧ＶＳＴをロウレベルにしてＰ４をオンさ
せ、強制的に基準電圧生成部１ａを動作させる。その
後、Ｐ２とミラーを構成するＰ５にドレイン電流を流
し、容量素子Ｃ１を充電することによって第２制御電圧
ＶＳＴをハイレベルとし、基準電圧生成部１ａのＰ４を
オフさせてスタート・アップ機能を停止させる。
【００４５】次に比較電圧Ｖａ生成の動作は、電源投入
時のＰ５のドレイン電圧は、接地電位ＧＮＤにあるが、
このロウレベルによって基準電圧生成部１ａはスタート
アップのＰ型ＭＯＳトランジスタＰ４がオンして動作状
態になり、この基準電圧生成部１ａから出力される第１
制御電圧ＶＣＴのロウレベルによってＰ５がオンし、Ｐ
５のドレイン電圧はほぼ電源電圧ＶＤＤに等しくなる。
時のＰ５のドレイン電圧は、接地電位ＧＮＤにあるが、
このロウレベルによって基準電圧生成部１ａはスタート
アップのＰ型ＭＯＳトランジスタＰ４がオンして動作状
態になり、この基準電圧生成部１ａから出力される第１
制御電圧ＶＣＴのロウレベルによってＰ５がオンし、Ｐ
５のドレイン電圧はほぼ電源電圧ＶＤＤに等しくなる。
【００４６】従って、抵抗素子Ｒ３とＲ４の直列接続点
Ａの電位Ｖａは、次式のように決まり動作する。
Ａの電位Ｖａは、次式のように決まり動作する。
【００４７】 Ｖａ＝ＶＤＤ・（Ｒ４／（Ｒ３＋Ｒ４））………………………（５） 次に、本実施例の動作を説明するための電圧／時間特性
を示した図２を参照すると、時間ｔ０で電源が投入され
ると、先ず、基準電圧制御部２ａで生成されるスタート
アップの第１制御電圧ＶＳＴがロウレベルとなって基準
電圧生成部１ａのＰ型ＭＯＳトランジスタＰ４がオン
し、時間ｔ１で第１制御電圧ＶＳＴがハイレベルとなっ
てＰ型ＭＯＳトランジスタＰ４はオフする。
を示した図２を参照すると、時間ｔ０で電源が投入され
ると、先ず、基準電圧制御部２ａで生成されるスタート
アップの第１制御電圧ＶＳＴがロウレベルとなって基準
電圧生成部１ａのＰ型ＭＯＳトランジスタＰ４がオン
し、時間ｔ１で第１制御電圧ＶＳＴがハイレベルとなっ
てＰ型ＭＯＳトランジスタＰ４はオフする。
【００４８】時間ｔ１以降は、抵抗素子Ｒ３およびＲ４
による分圧回路として動作し、式（５）に従って電源電
位ＶＤＤを抵抗分圧した比較電圧Ｖａを出力する。
による分圧回路として動作し、式（５）に従って電源電
位ＶＤＤを抵抗分圧した比較電圧Ｖａを出力する。
【００４９】基準電圧生成部１ａは、時間ｔ１以降は基
準電圧Ｖｒｅｆを生成する能動状態となり、電圧Ｖｒｅ
ｆを出力し始める。この電圧Ｖｒｅｆが分圧電圧Ｖａを
越える時間ｔ２においてコンパレータ３が上昇中の電源
電位ＶＤＤレベルに対応したハイレベルを出力端子ＯＵ
Ｔへ出力する。
準電圧Ｖｒｅｆを生成する能動状態となり、電圧Ｖｒｅ
ｆを出力し始める。この電圧Ｖｒｅｆが分圧電圧Ｖａを
越える時間ｔ２においてコンパレータ３が上昇中の電源
電位ＶＤＤレベルに対応したハイレベルを出力端子ＯＵ
Ｔへ出力する。
【００５０】基準電圧Ｖｒｅｆが一定電圧を出力するた
めに必要な電源電位ＶＤＤに達する時間ｔ３以降では、
式（３）で決まる基準電圧Ｖｒｅｆを出力する。
めに必要な電源電位ＶＤＤに達する時間ｔ３以降では、
式（３）で決まる基準電圧Ｖｒｅｆを出力する。
【００５１】更に、時間の経過とともに電源電位ＶＤＤ
が上昇を続け、時間ｔ４で電圧Ｖａが基準電圧Ｖｒｅｆ
を追い越す電源電位ＶＤＤ（＝ＶＰＯＣ）となり、コン
パレータ３の出力は反転してロウレベルとなり、出力端
子ＯＵＴからロウレベルをパワーオン・リセット信号と
して出力する。その後時間ｔ５以降は電源電位ＶＤＤが
一定となる。次に、本実施例によるパワーオン・リセッ
ト回路の電圧ＶＰＯＣのバラツキと温度特性についての
具体例を示す。
が上昇を続け、時間ｔ４で電圧Ｖａが基準電圧Ｖｒｅｆ
を追い越す電源電位ＶＤＤ（＝ＶＰＯＣ）となり、コン
パレータ３の出力は反転してロウレベルとなり、出力端
子ＯＵＴからロウレベルをパワーオン・リセット信号と
して出力する。その後時間ｔ５以降は電源電位ＶＤＤが
一定となる。次に、本実施例によるパワーオン・リセッ
ト回路の電圧ＶＰＯＣのバラツキと温度特性についての
具体例を示す。
【００５２】先ず、本実施例のパワーオン・リセット回
路の電圧ＶＰＯＣの理論式は、式（３）および（５）よ
り、 ＶＰＯＣ＝Ｖｒｅｆ・（１＋Ｒ３／Ｒ４）＝｛Ｎ・（ｋ
・Ｔ／ｑ）・ｌｎＭ＋ＶＦ（Ｄ１）｝×（１＋Ｒ３／Ｒ
４）…………………………………………（６）となり、
また、温度特性は式（４）および（６）より、 （Δ／ΔＴ）・（ＶＰＯＣ）＝｛Ｎ・（ｋ／ｑ）・ｌｎ
Ｍ＋（Δ／ΔＴ）・（ＶＦ（Ｄ１）｝×（１＋Ｒ３／Ｒ
４）…（７）となるが、常温でのバラツキは、上式
（６）から分かるように、Ｖｒｅｆの（１＋Ｒ３／Ｒ
４）倍で、分圧抵抗比とＮ型ＭＯＳトランジスタＮ１に
対するＮ２のゲート幅比ＭとダイオードＤ１の準方向電
圧ＶＦ（Ｄ１）とで決まる。
路の電圧ＶＰＯＣの理論式は、式（３）および（５）よ
り、 ＶＰＯＣ＝Ｖｒｅｆ・（１＋Ｒ３／Ｒ４）＝｛Ｎ・（ｋ
・Ｔ／ｑ）・ｌｎＭ＋ＶＦ（Ｄ１）｝×（１＋Ｒ３／Ｒ
４）…………………………………………（６）となり、
また、温度特性は式（４）および（６）より、 （Δ／ΔＴ）・（ＶＰＯＣ）＝｛Ｎ・（ｋ／ｑ）・ｌｎ
Ｍ＋（Δ／ΔＴ）・（ＶＦ（Ｄ１）｝×（１＋Ｒ３／Ｒ
４）…（７）となるが、常温でのバラツキは、上式
（６）から分かるように、Ｖｒｅｆの（１＋Ｒ３／Ｒ
４）倍で、分圧抵抗比とＮ型ＭＯＳトランジスタＮ１に
対するＮ２のゲート幅比ＭとダイオードＤ１の準方向電
圧ＶＦ（Ｄ１）とで決まる。
【００５３】本実施例の基準電圧生成部１ａの実験結果
の特性を示す図３を参照すると、基準電圧生成部１ａの
Ｐ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３，Ｎ型ＭＯＳ
トランジスタＮ１，Ｎ２の各々のゲート面積の合計Ｓ
（以下、ゲート面積Ｓと称す）を横軸に、基準電圧Ｖｒ
ｅｆの常温でのバラツキ３σn-1 （以下、３σn-1 と称
す）を縦軸にそれぞれプロットした実験結果（１μｍル
ールＣＭＯＳプロセス）を示す。
の特性を示す図３を参照すると、基準電圧生成部１ａの
Ｐ型ＭＯＳトランジスタＰ１，Ｐ２，Ｐ３，Ｎ型ＭＯＳ
トランジスタＮ１，Ｎ２の各々のゲート面積の合計Ｓ
（以下、ゲート面積Ｓと称す）を横軸に、基準電圧Ｖｒ
ｅｆの常温でのバラツキ３σn-1 （以下、３σn-1 と称
す）を縦軸にそれぞれプロットした実験結果（１μｍル
ールＣＭＯＳプロセス）を示す。
【００５４】この時、Ｐ型ＭＯＳトランジスタＰ１，Ｐ
２，Ｐ３の各々のゲート長およびゲート幅を同一サイズ
とし、更に、Ｎ型ＭＯＳトランジスタＮ１に対しＮ２の
ゲート長を同一サイズとし、ゲート長を６倍とした。３
σn-1 は、ゲート面積Ｓに比例して小さくなる。具体的
な例として、 Ａ＝０．１ｍｍ2 （実寸）で３σn-1 ＝１５ｍＶ という実験結果が得られている。
２，Ｐ３の各々のゲート長およびゲート幅を同一サイズ
とし、更に、Ｎ型ＭＯＳトランジスタＮ１に対しＮ２の
ゲート長を同一サイズとし、ゲート長を６倍とした。３
σn-1 は、ゲート面積Ｓに比例して小さくなる。具体的
な例として、 Ａ＝０．１ｍｍ2 （実寸）で３σn-1 ＝１５ｍＶ という実験結果が得られている。
【００５５】ＶＰＯＣが、温度に依存しないように、 Ｎ・（ｋ／ｑ）・ｌｎＭ＋（Δ／ΔＴ）・ＶＦ（Ｄ
１））＝０ （式（７）参照）となるＮおよびＭを選ぶと、基準電圧
Ｖｒｅｆ＝１．２５Ｖとなり、この値は、計算と実測で
一致している。
１））＝０ （式（７）参照）となるＮおよびＭを選ぶと、基準電圧
Ｖｒｅｆ＝１．２５Ｖとなり、この値は、計算と実測で
一致している。
【００５６】ここで、ＶＰＯＣ＝１．５Ｖとなるよう
に、（１＋Ｒ３／Ｒ４）＝１．２とすると、ＶＰＯＣの
常温でのバラツキは、３σn-1 ・（１＋Ｒ３／Ｒ４）＝
１５×１．２＝１８ｍＶとなる。
に、（１＋Ｒ３／Ｒ４）＝１．２とすると、ＶＰＯＣの
常温でのバラツキは、３σn-1 ・（１＋Ｒ３／Ｒ４）＝
１５×１．２＝１８ｍＶとなる。
【００５７】以上のことから、製造工程を増やすことな
く、かつしきい値電圧の製造バラツキにもよらず、検出
電圧のバラツキが小さい、検出電圧が温度に依存するこ
とのない高精度なパワーオン・リセット回路が実現でき
る。
く、かつしきい値電圧の製造バラツキにもよらず、検出
電圧のバラツキが小さい、検出電圧が温度に依存するこ
とのない高精度なパワーオン・リセット回路が実現でき
る。
【００５８】本発明の第２の実施例を回路図で示した図
４を参照すると、第１の実施例との相違点は、図１に示
した基準電圧生成部１ａの、Ｎ型ＭＯＳトランジスタＮ
１および接地電位ＧＮＤ間にダイオードＤ３を、抵抗素
子Ｒ１および接地電位ＧＮＤ間にダイオードＤ２をそれ
ぞれ付加したことである。それ以外の構成要素は同一で
あり、同一の構成要素には同一の符号を付して説明は省
略する。
４を参照すると、第１の実施例との相違点は、図１に示
した基準電圧生成部１ａの、Ｎ型ＭＯＳトランジスタＮ
１および接地電位ＧＮＤ間にダイオードＤ３を、抵抗素
子Ｒ１および接地電位ＧＮＤ間にダイオードＤ２をそれ
ぞれ付加したことである。それ以外の構成要素は同一で
あり、同一の構成要素には同一の符号を付して説明は省
略する。
【００５９】本実施例の基準電圧生成部１ｂにおいて
も、前述した式（３），（４），（５），（６），そし
て（７）の関係は成立する。但し、Ｎ型ＭＯＳトランジ
スタＮ１およびＮ２を同一サイズとし、その代りにＭに
対応する値としては、ダイオードＤ３とダイオードＤ２
との接合面積比で得られるようにして、同様な結果が得
られるようにした。
も、前述した式（３），（４），（５），（６），そし
て（７）の関係は成立する。但し、Ｎ型ＭＯＳトランジ
スタＮ１およびＮ２を同一サイズとし、その代りにＭに
対応する値としては、ダイオードＤ３とダイオードＤ２
との接合面積比で得られるようにして、同様な結果が得
られるようにした。
【００６０】また、図３に示したように、３σn-1 は第
１の実施例と比べて同一ゲート面積で１／１．５倍と小
さくなる実験結果が得られている。したがって、本実施
例においても検出電圧の常温でのバラツキを小さくでき
る。
１の実施例と比べて同一ゲート面積で１／１．５倍と小
さくなる実験結果が得られている。したがって、本実施
例においても検出電圧の常温でのバラツキを小さくでき
る。
【００６１】本発明の第３の実施例の回路図を示した図
５を参照すると、第２の実施例との相違点は、基準電圧
制御部２ａに代えて比較電圧Ｖａよりも高電圧のもう１
つの比較電圧をさらに備えるように抵抗素子Ｒ３を抵抗
素子Ｒ５と抵抗素子Ｒ６に分割（以下、その直列接続点
Ｂの電圧を比較電圧Ｖｂと称す）した基準電圧制御部２
ｂを有し、基準電圧Ｖｒｅｆおよび比較電圧Ｖａをコン
パレータ３で比較した結果と、基準電圧Ｖｒｅｆの反転
電圧（Ｐ型ＭＯＳトランジスタＰ１のドレインの接続点
Ｃの電圧。以下、基準電圧Ｖｃと称す）および比較電圧
Ｖｂをコンパレータ４で比較した結果とをＯＲゲート５
で論理和した結果をリセット信号として出力するように
したことである。それ以外の構成要素は同一であり、同
一の構成要素には同一の符号を付して説明は省略する。
５を参照すると、第２の実施例との相違点は、基準電圧
制御部２ａに代えて比較電圧Ｖａよりも高電圧のもう１
つの比較電圧をさらに備えるように抵抗素子Ｒ３を抵抗
素子Ｒ５と抵抗素子Ｒ６に分割（以下、その直列接続点
Ｂの電圧を比較電圧Ｖｂと称す）した基準電圧制御部２
ｂを有し、基準電圧Ｖｒｅｆおよび比較電圧Ｖａをコン
パレータ３で比較した結果と、基準電圧Ｖｒｅｆの反転
電圧（Ｐ型ＭＯＳトランジスタＰ１のドレインの接続点
Ｃの電圧。以下、基準電圧Ｖｃと称す）および比較電圧
Ｖｂをコンパレータ４で比較した結果とをＯＲゲート５
で論理和した結果をリセット信号として出力するように
したことである。それ以外の構成要素は同一であり、同
一の構成要素には同一の符号を付して説明は省略する。
【００６２】上述した図５に併せて本実施例の動作説明
用の電圧／時間特性を示した図６を参照すると、時間ｔ
０で電源を投入し、電源電位ＶＤＤが上昇し始めると、
比較電圧Ｖａと基準電圧Ｖｒｅｆをコンパレータ３で比
較するところまだでの動作は第２の実施例と同様である
からここでの説明は省略する。
用の電圧／時間特性を示した図６を参照すると、時間ｔ
０で電源を投入し、電源電位ＶＤＤが上昇し始めると、
比較電圧Ｖａと基準電圧Ｖｒｅｆをコンパレータ３で比
較するところまだでの動作は第２の実施例と同様である
からここでの説明は省略する。
【００６３】一方、基準電圧Ｖｃは、電源電位ＶＤＤが
上昇して時間ｔ３でダイオードＤ３とＮ型ＭＯＳトラン
ジスタＮ１共にオンするのに必要な電源電圧ＶＤＤまで
は、Ｐ型ＭＯＳトランジスタＰ４もしくはＰ１のどちら
かがオンしているので電源電圧ＶＤＤの上昇に追従して
いく。
上昇して時間ｔ３でダイオードＤ３とＮ型ＭＯＳトラン
ジスタＮ１共にオンするのに必要な電源電圧ＶＤＤまで
は、Ｐ型ＭＯＳトランジスタＰ４もしくはＰ１のどちら
かがオンしているので電源電圧ＶＤＤの上昇に追従して
いく。
【００６４】時間ｔ３以降は、電源電位ＶＤＤに依ら
ず、ダイオードＤ３の順方向電圧とＮ型ＭＯＳトランジ
スタＮ１のドレイン・ソース間電圧とで決まる電圧で一
定となる。
ず、ダイオードＤ３の順方向電圧とＮ型ＭＯＳトランジ
スタＮ１のドレイン・ソース間電圧とで決まる電圧で一
定となる。
【００６５】さらに、時間が経過して、電圧Ｖｂが電圧
Ｖｃを越える時間ｔ４で、コンパレータ４の出力はその
時点での電源電位ＶＤＤからロウレベルに変化する。こ
のコンパレータ４がハイレベルとなる時間ｔ０からｔ４
の期間とコンパレータ３がハイレベルとなるｔ２からｔ
４’までの期間の出力の論理和をＯＲゲート５でとるこ
とによって、パワーオン・リセット信号として出力端子
ＯＵＴへ出力する。
Ｖｃを越える時間ｔ４で、コンパレータ４の出力はその
時点での電源電位ＶＤＤからロウレベルに変化する。こ
のコンパレータ４がハイレベルとなる時間ｔ０からｔ４
の期間とコンパレータ３がハイレベルとなるｔ２からｔ
４’までの期間の出力の論理和をＯＲゲート５でとるこ
とによって、パワーオン・リセット信号として出力端子
ＯＵＴへ出力する。
【００６６】この時、パワーオン・リセット信号ＶＰＯ
Ｃがコンパレータ３の出力、すなわち時間ｔ４’で決定
されるので式（６）および（７）は成立する。つまり、
本実施例はパワーオン・リセット回路として、リセット
信号を電源電圧ＶＤＤ＝０Ｖから保証した例である。
Ｃがコンパレータ３の出力、すなわち時間ｔ４’で決定
されるので式（６）および（７）は成立する。つまり、
本実施例はパワーオン・リセット回路として、リセット
信号を電源電圧ＶＤＤ＝０Ｖから保証した例である。
【００６７】上述した第３の実施例における基準電圧制
御部２ｂを第１および第２の実施例の基準電圧制御部２
ａに代えて適用し、コンパレータ４およびＯＲゲート５
を付加することによって第３の実施例と同様な効果を得
ることもできる。
御部２ｂを第１および第２の実施例の基準電圧制御部２
ａに代えて適用し、コンパレータ４およびＯＲゲート５
を付加することによって第３の実施例と同様な効果を得
ることもできる。
【００６８】なお、上述した各実施例の説明からも分る
ように、本発明は基準電圧生成部１ａおよび１ｂにスタ
ートアップ機能を有し、基準電圧制御部２ａおよび２ｂ
はスタートアップの制御電圧と比較電圧（抵抗分圧の電
圧）との生成回路を共用する。
ように、本発明は基準電圧生成部１ａおよび１ｂにスタ
ートアップ機能を有し、基準電圧制御部２ａおよび２ｂ
はスタートアップの制御電圧と比較電圧（抵抗分圧の電
圧）との生成回路を共用する。
【００６９】
【発明の効果】以上説明したように本発明は、電源電圧
供給開始後から能動状態になるまでの時間を短縮するス
タートアップ手段と、能動状態のときに出力する第１制
御電圧およびこの電圧に応答して所定の比較電圧を生成
する基準電圧生成手段と、電源電圧供給開始と同時に基
準電圧生成手段を強制的に能動状態にさせるようにスタ
ートアップ手段に供給する第２制御電圧と第１制御電圧
に応答して電源電圧を所定の比率で分圧した第１基準電
圧とをそれぞれ出力する基準電圧制御手段とを有し、比
較電圧および基準電圧の比較結果から電源投入時および
電源降下時のリセット信号を得るようにしたので、従来
必要であったしきい値電圧を低く設定するための製造工
程を増やすことなく、かつ電界効果トランジスタのしき
い値電圧の製造バラツキの影響を受けないので検出電圧
のバラツキを小さくでき、さらに、検出電圧が温度に依
存することのない、したがって信頼性の高いパワーオン
・リセット回路を半導体装置に内蔵できるという効果が
ある。
供給開始後から能動状態になるまでの時間を短縮するス
タートアップ手段と、能動状態のときに出力する第１制
御電圧およびこの電圧に応答して所定の比較電圧を生成
する基準電圧生成手段と、電源電圧供給開始と同時に基
準電圧生成手段を強制的に能動状態にさせるようにスタ
ートアップ手段に供給する第２制御電圧と第１制御電圧
に応答して電源電圧を所定の比率で分圧した第１基準電
圧とをそれぞれ出力する基準電圧制御手段とを有し、比
較電圧および基準電圧の比較結果から電源投入時および
電源降下時のリセット信号を得るようにしたので、従来
必要であったしきい値電圧を低く設定するための製造工
程を増やすことなく、かつ電界効果トランジスタのしき
い値電圧の製造バラツキの影響を受けないので検出電圧
のバラツキを小さくでき、さらに、検出電圧が温度に依
存することのない、したがって信頼性の高いパワーオン
・リセット回路を半導体装置に内蔵できるという効果が
ある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１の実施例の動作説明用の電圧／時間特性を
示す図である。
示す図である。
【図３】図１，２の実施例における基準電圧生成部の実
験結果を示す基準電圧Ｖｒｅｆバラツキ特性の図であ
る。
験結果を示す基準電圧Ｖｒｅｆバラツキ特性の図であ
る。
【図４】本発明の第２の実施例を示す回路図である。
【図５】本発明の第３の実施例を示す回路図である。
【図６】図５の実施例の動作説明用の電圧／時間特性を
示す図である。
示す図である。
【図７】従来のパワーオン・クリア回路の一例の回路図
である。
である。
【図８】図７の回路動作説明用の電圧／時間特性を示す
図である。
図である。
【図９】従来のパワーオン・クリア回路の他の例の回路
図である。
図である。
【符号の説明】 １ａ，１ｂ 基準電圧生成部 ２ａ，２ｂ 基準電圧制御部 ３，４ コンパレータ ５ ＯＲゲート ６ インバータ ７ 比較電圧生成部 ８ 電圧検出部 ９ 基準電圧生成部 １０ 反転増幅部 Ｐ１〜Ｐ１０ Ｐ型ＭＯＳトランジスタ Ｎ１〜Ｎ７ Ｎ型ＭＯＳトランジスタ Ｄ１〜Ｄ３ ダイオード Ｒ１〜Ｒ１０ 抵抗素子 Ｃ１〜Ｃ５ 容量素子
フロントページの続き (56)参考文献 特開 平６−296125（ＪＰ，Ａ) 特開 平４−265012（ＪＰ，Ａ) 特開 平６−213941（ＪＰ，Ａ) 特開 平４−35523（ＪＰ，Ａ) 特開 昭59−198024（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/22 H03K 17/14 H03K 17/24
Claims (8)
- 【請求項１】 半導体装置の電源電圧供給開始時および
電源電圧降下時にパワーオン・リセット信号を発生して
内部回路を初期化するパワーオン・リセット回路におい
て、電源電圧供給開始直後から前記内部回路が能動状態
になるまでの初期状態時間を短縮するためのスタートア
ップ電圧を発生するスタートアップ電圧発生手段および
第１の分圧電圧を発生する抵抗分圧手段を兼ねた制御電
圧発生手段と前記能動状態時に導通して前記スタートア
ップ電圧を高位側電源電位に引き上げる第１の第１導電
型ＭＯＳトランジスタとを有する第１の基準電圧制御部
と、高位側電源電位に接続される定電流源の一方に第２
の第１導電型ＭＯＳトランジスタが並列に付加され、そ
の第２の第１導電型ＭＯＳトランジスタが前記初期状態
時間に前記スタートアップ電圧で導通し前記能動状態で
は高位側電源電位になった前記スタートアップ電圧で非
導通になるとともに前記第１の第１導電型ＭＯＳトラン
ジスタを導通させる制御電圧を発生することにより前記
能動状態への遷移が制御される基準電圧生成部とを備
え、この基準電圧生成部の基準電圧の出力端を第１のコ
ンパレータの一方の入力端子に接続し、かつ他方の入力
端子には前記制御電圧発生手段の前記第１の分圧電圧出
力端を接続して構成し、前記第１のコンパレータの出力
をパワーオン・リセット信号とすることを特徴とするパ
ワーオン・リセット回路。 - 【請求項２】 前記第１の基準電圧制御部に代えて、前
記スタートアップ電圧および前記第１の分圧電圧ととも
にこの第１の分圧電圧よりも高電位の第２の分圧電圧も
併せて出力する第２の基準電圧制御部を有し、かつ第１
のコンパレータの他に第２のコンパレータをさらに備
え、前記第２の分圧電圧の出力端を前記第２のコンパレ
ータの一方の入力端子に接続し、かつ他方の入力端子に
は前記第２の第１導電型ＭＯＳトランジスタのコレクタ
電極と前記定電流源との接続点を接続するとともに、前
記第２のコンパレータの出力端を論理回路の一方の入力
端に接続し、他方の入力端に前記第１のコンパレータの
出力端を接続して構成し、前記論理回路の出力をパワー
オン・リセット信号とする請求項１記載のパワーオン・
リセット回路。 - 【請求項３】 電源電圧供給開始と同時に前記パワーオ
ン・リセット信号が能動状態になり、前記論理回路の論
理演算結果で非能動状態になる請求項２記載のパワーオ
ン・リセット回路。 - 【請求項４】 前記第２の基準電圧制御部が、前記スタ
ートアップ電圧と前記第１の分圧電圧および前記第２の
分圧電圧とを生成する手段を共用する請求項２記載のパ
ワーオン・リセット回路。 - 【請求項５】 前記第１の基準電圧生成部は、高位側電
源電位と低位側電源電位との間に、第３の第１導電型Ｍ
ＯＳトランジスタおよび第１の第２導電型ＭＯＳトラン
ジスタが直列接続で接続された第１の直列接続体と第４
の第１導電型ＭＯＳトランジスタと第２の第２導電型Ｍ
ＯＳトランジスタと第１の抵抗素子とが直列接続で接続
された第２の直列接続体とを有し、前記第３の第１導電
型ＭＯＳトランジスタのゲートと前記第４の第１導電型
ＭＯＳトランジスタのゲートおよびドレインとが互に接
続されこの接続点を前記制御電圧の出力端とし、この制
御電圧の出力端がゲートに接続される第５の第１導電型
ＭＯＳトランジスタと第２の抵抗素子とこの抵抗素子側
をアノードとする第１ダイオードとが高位側電源電位お
よび低位側電源電位間に直列接続で接続され、前記第２
の抵抗素子および前記第５の第１導電型ＭＯＳトランジ
スタの直列接続点を前記基準電圧の出力端とするととも
に、前記第３の第１導電型ＭＯＳトランジスタと並列に
前記第２の第１導電型ＭＯＳトランジスタが接続されそ
の第２の第１導電型ＭＯＳトランジスタのゲートに前記
スタートアップ電圧の出力端が接続されて構成される請
求項１記載パのワーオン・リセット回路。 - 【請求項６】 前記基準電圧生成部は、前記第１の第２
導電型ＭＯＳトランジスタおよび低位側電源電位の間に
低位側電源電位側をカソードとする第２のダイオードを
接続し、前記第１の抵抗素子および低位側電源電位の間
に低位側電源電位側をカソードとする第３のダイオード
を接続して構成される請求項５記載のパワーオン・リセ
ット回路。 - 【請求項７】 前記第１の基準電圧制御部は、高位側電
源電位と低位側電源電位との間に前記第１の第１導電型
ＭＯＳトランジスタと第３および第４の抵抗素子とが直
列接続で接続され前記第１の第１導電型ＭＯＳトランジ
スタのドレインは第１の容量素子を介して低位側電源電
位に接続されるとともに前記スタートアップ電圧の出力
端とし、かつ前記第３および第４の抵抗素子の直列接続
点を前記第１の分圧電圧の出力端として構成される請求
項１記載のパワーオン・リセット回路。 - 【請求項８】 前記第２の基準電圧制御部は、高位側電
源電位と低位側電源電位との間に第６の第１導電型ＭＯ
Ｓトランジスタと第５、第６および第７の抵抗素子とが
直列接続で接続され前記第６の第１導電型ＭＯＳトラン
ジスタのドレインは第２の容量素子を介して低位側電源
電位に接続されるとともに前記スタートアップ電圧の出
力端とし、かつ前記第６および第７の抵抗素子の直列接
続点を前記第１の分圧電圧の出力端とし、前記第５およ
び第６の抵抗素子の直列接続点を第２の分圧電圧の出力
端として構成される請求項２記載のパワーオン・リセッ
ト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6327472A JP3071654B2 (ja) | 1994-12-28 | 1994-12-28 | パワーオン・リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6327472A JP3071654B2 (ja) | 1994-12-28 | 1994-12-28 | パワーオン・リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186484A JPH08186484A (ja) | 1996-07-16 |
| JP3071654B2 true JP3071654B2 (ja) | 2000-07-31 |
Family
ID=18199545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6327472A Expired - Fee Related JP3071654B2 (ja) | 1994-12-28 | 1994-12-28 | パワーオン・リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071654B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5942925A (en) * | 1997-09-30 | 1999-08-24 | Siemens Aktiengesellschaft | Power-on detection and enabling circuit with very fast detection of power-off |
| KR100475891B1 (ko) * | 1997-12-29 | 2005-07-11 | 주식회사 하이닉스반도체 | 파워온리셋회로 |
| JP3338814B2 (ja) | 1999-11-22 | 2002-10-28 | エヌイーシーマイクロシステム株式会社 | バンドギャップレファレンス回路 |
| JP3601423B2 (ja) | 2000-07-27 | 2004-12-15 | 株式会社デンソー | 半導体集積回路装置 |
| JP2002124637A (ja) * | 2000-10-18 | 2002-04-26 | Oki Micro Design Co Ltd | 半導体集積回路 |
| JP2005128939A (ja) | 2003-10-27 | 2005-05-19 | Fujitsu Ltd | 半導体集積回路 |
| KR100862351B1 (ko) * | 2006-12-28 | 2008-10-13 | 전자부품연구원 | 파워-온-리셋 회로 |
| JP2010033448A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | バンドギャップレファレンス回路 |
| JP5717583B2 (ja) * | 2011-08-09 | 2015-05-13 | リコー電子デバイス株式会社 | ロジック回路及び携帯端末装置 |
| JP5842475B2 (ja) * | 2011-08-31 | 2016-01-13 | 株式会社デンソー | 電圧生成回路およびパワーオンリセット回路 |
| JP6108808B2 (ja) * | 2011-12-23 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 基準電位生成回路 |
| JP5889700B2 (ja) * | 2012-04-05 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | パワーオン・リセット回路及び半導体装置 |
| JP6118599B2 (ja) * | 2013-03-19 | 2017-04-19 | 富士通株式会社 | パワーオンリセット回路、電源回路および電源システム |
| JP2016086253A (ja) * | 2014-10-24 | 2016-05-19 | ソニー株式会社 | パワーオンリセット回路及び高周波通信装置 |
| CN111446949B (zh) * | 2019-01-16 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 上电复位电路和集成电路 |
| US20220131538A1 (en) * | 2019-02-12 | 2022-04-28 | Ams International Ag | Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations |
| CN117459044A (zh) * | 2023-11-17 | 2024-01-26 | 无锡芯霖华科技有限公司 | 一种低压复位电路及复位方法 |
-
1994
- 1994-12-28 JP JP6327472A patent/JP3071654B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186484A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3071654B2 (ja) | パワーオン・リセット回路 | |
| JP3036290B2 (ja) | パワー・オン・リセット回路 | |
| JP3037031B2 (ja) | パワーオン信号発生回路 | |
| EP0321226B1 (en) | Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential | |
| US6437614B1 (en) | Low voltage reset circuit device that is not influenced by temperature and manufacturing process | |
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| JP2592234B2 (ja) | 半導体装置 | |
| US4868483A (en) | Power voltage regulator circuit | |
| US5528184A (en) | Power-on reset circuit having a low static power consumption | |
| US7482847B2 (en) | Power-on reset circuit | |
| CN112039507A (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
| US8138743B2 (en) | Band-gap reference voltage source circuit with switchable bias voltage | |
| EP1505467A2 (en) | Voltage reference generator providing an output voltage lower than the bandgap voltage | |
| JP3186034B2 (ja) | 基準電圧発生回路 | |
| KR900004195B1 (ko) | 전압레벨 검출회로 | |
| US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
| US5939902A (en) | Integrating circuit internally included in semiconductor device | |
| JP5842475B2 (ja) | 電圧生成回路およびパワーオンリセット回路 | |
| JP2001127609A (ja) | パワーオンリセット回路 | |
| US20120306549A1 (en) | Semiconductor integrated circuit | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| US6643207B2 (en) | High-voltage detection circuit for a semiconductor memory | |
| CN114726352A (zh) | 半导体器件 | |
| JP3527190B2 (ja) | バンド・ギャップ・レファレンス回路 | |
| JP2645117B2 (ja) | 半導体集積回路のリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |