JP3071268B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3071268B2 JP3071268B2 JP3275469A JP27546991A JP3071268B2 JP 3071268 B2 JP3071268 B2 JP 3071268B2 JP 3275469 A JP3275469 A JP 3275469A JP 27546991 A JP27546991 A JP 27546991A JP 3071268 B2 JP3071268 B2 JP 3071268B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- storage electrode
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
半導体装置のそのキャパシタ部のストレージ電極、特に
凹凸状の表面のシリコン膜による前記電極の形成方法に
関するものである。
セルの製造方法を示し、以下に説明する。まず、シリコ
ン基板1の表面部にLOCOS法により厚いフィールド
酸化膜2を選択的に形成し素子分離を行なう。
を形成し、さらに全面にゲート電極を形成するためのポ
リシリコン3を形成し、PoCl3 を拡散源としてリン
をドープして導電性を持たせる。次にゲートホトリソグ
ラフィ(以下ホトリソと略す)と異方性エッチングを行
いゲート電極3を形成する。
素75As+ をイオン注入することによりソース、ドレイ
ン4を形成することにより、図2(a)の如き構造を得
る。次に全面にCVD SiO2 膜5を成長させ、ホト
リソと異方性エッチングを行いセルコンタクト5aを形
成する。
リコン6を形成し、PoCl3 を拡散源としてリンをド
ープして導電性を持たせ、ホトリソ、エッチングを行い
ストレージ電極6を形成する。次にキャパシタ絶縁膜と
なる薄い熱酸化膜7を形成した後、セルプレート電極と
なるためのポリシリコン8を形成しPoCl3 を拡散源
としてリンをドープして導電性を持たせホトリソ、エッ
チングを行ない、セルプレート電極8を形成することに
より図2(b)の如き構造を得る。
cate glass) 9を成長させた後、900℃程度の熱処理
を行ない、ホトリソ、エッチングを行なってコンタクト
を形成し、アルミ10をスパッタ法により形成し、ホト
リソ、エッチングを行なうことにより図2(c)の如き
構造となる。
に伴ない、ストレージ電極6が縮小化することにより十
分なセル容量が得られなくなるため、ストレージ電極を
フィン型や円筒型にする等で、実効的なストレージ電極
の面積を増加させる方法が考えられている。その中で図
2(c)のD部の拡大図である図2(d)に示すよう
に、ストレージ電極6の表面を凹凸に形成する方法があ
り、この方法は、ポリシリコンを形成する時の形成条件
を変化させるだけで他の方法に比べて非常に容易に行え
て、64Mb DRAM等に対しては、有望とされてい
る。
方法では、装置のTDDB(Time dependent dielectric
breakdown)特性が劣化し、長期信頼性が保てないという
問題があった。この原因は、図2(d)に示すような急
峻なエッジの凹部Aのためである。いわば凹凸部の首の
部分(エッジ部)が極端に細く急角度になっているの
で、そこから劣化が促進される。
化し、長期信頼性が保てないという問題点を除去し、デ
バイス特性に優れた高歩留りの装置を提供することを目
的とする。
ため、半導体装置の表面に凹凸を有するストレージ電極
を形成後、以下の処理のいずれか或いは組合わせて行う
ようにしたものである。
除去する。
する。
エッチングにより凹部以外の絶縁膜を除去する。
でストレージ電極の急峻なエッジ部分がなめらかにな
り、TDDB特性が改善でき、長期信頼性の向上が期待
できる。
る。
のストレージ電極6まで形成した図である。即ち、シリ
コン基板1に、フィールド酸化膜2、ゲート絶縁膜
3′、ゲート電極3を形成し、ソース、ドレイン4を拡
散形成し、SiO2 5を堆積してセルコンタクト5aを
開口した後、ストレージ電極6を形成した図である。
周知のことであるが、LPCVD(Low Pressure Chemi
cal Vapour Deposition)法により、シラン(SiH4 )
ガスを用いて、アモルファス状態からポリシリコンに変
わる遷移温度、例えば570℃でシリコン膜6を100
0Å程度形成する。そうすると図1(a)に示すように
表面が凹凸状のシリコン膜(ストレージ電極)6が得ら
れる。
(d)に示し、以下に述べるような処理を行なうように
したものである。前記各図は図1(a)のストレージ電
極6の一部(A)を拡大したものである。以下文中「表
面」とはこのストレージ電極6の表面のことである。
その表面を950〜1050℃の高温で、O2 (酸素)
とN2 (窒素)との比が0.1以下の希釈率で200〜
300Åの厚さ酸化する。このとき、酸化温度はできる
だけ高い方がよいが、高いと酸化速度が速くなるので酸
化膜厚制御のため希釈を行なう。次いで、その酸化膜を
HF(フッ化水素)で除去すると凹部(特にエッジ部)
がなめらかになる。
この後は、従来同様キャパシタ絶縁膜、セルプレート電
極、中間絶縁膜、配線などを形成する。
その表面に、600〜630℃の温度でLPCVD法に
よりポリシリコン膜6′を100〜200Å堆積する。
そうすると図に示すように凹部がなめらかになる。
この後は第1の方法で述べたように従来同様キャパシタ
絶縁膜以降の形成を行なう。
その表面に先ず不純物を拡散して導電性を持たせる。そ
の後、キャパシタ絶縁膜となる膜と同じSiO2 (二酸
化シリコン)膜7を100〜200Å形成し、異方性エ
ッチングにより凹部(エッジ部)に前記絶縁膜7を残
し、他の部分の前記絶縁膜は除去する。
るいはSi3 N4 を改めて50〜60Å形成する。この
後は従来同様セルプレート電極以降の形成を行なう。
よいが、組み合わせて行なえばさらに凹部をなめらかに
する効果は大きくなる。
形成した装置のTDDB特性を示しておく。図は印加電
界に対する寿命を酸化膜換算膜厚53Åで表示したもの
であり、本実施例としては前記第1の方法(図1
(b))と第2の方法(図1(c))とを組み合わせた
ものと、第1の方法(図1(b))のみの場合を示し
た。
まりTDDB特性は従来の凹凸状ストレージ電極のそれ
より2桁以上改善されている。
法は、凸部のエッジをなめらかにすることにも有効であ
る。
状ストレージ電極の表面を酸化膜あるいはポリシリコン
膜で処理して、凹部の急峻なエッジ部分をなめらかにす
るようにしたので、装置としてのTDDB特性が改善で
き長期信頼性の向上が図れる。
Claims (1)
- 【請求項1】 半導体基板上に、表面に凹凸を有するシ
リコン膜を形成する工程と、 前記凹凸を有するシリコン膜の表面に第1の絶縁膜を形
成する工程と、 前記第1の絶縁膜に対して異方性エッチングを施すこと
により、前記シリコン膜の凹部に前記第1の絶縁膜を残
した状態で、前記シリコン膜上の第1の絶縁膜を除去す
る工程と、 残存する前記第1の絶縁膜および前記シリコン膜上に第
2の絶縁膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3275469A JP3071268B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3275469A JP3071268B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05114712A JPH05114712A (ja) | 1993-05-07 |
JP3071268B2 true JP3071268B2 (ja) | 2000-07-31 |
Family
ID=17555977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3275469A Expired - Fee Related JP3071268B2 (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3071268B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11233735A (ja) * | 1998-02-16 | 1999-08-27 | Nec Corp | 下部電極構造、それを用いたキャパシタ及びその形成方法 |
JP4024940B2 (ja) | 1998-09-04 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
KR100400326B1 (ko) * | 2001-12-29 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 하부전극 형성방법 |
-
1991
- 1991-10-23 JP JP3275469A patent/JP3071268B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05114712A (ja) | 1993-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5208472A (en) | Double spacer salicide MOS device and method | |
JP2761685B2 (ja) | 半導体装置の製造方法 | |
US6150209A (en) | Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure | |
US5275960A (en) | Method of manufacturing MIS type FET semiconductor device with gate insulating layer having a high dielectric breakdown strength | |
JP2817645B2 (ja) | 半導体装置の製造方法 | |
US6753559B2 (en) | Transistor having improved gate structure | |
US6218252B1 (en) | Method of forming gate in semiconductor device | |
JP3071268B2 (ja) | 半導体装置の製造方法 | |
JP3295178B2 (ja) | 半導体装置の製造方法 | |
JPS6228591B2 (ja) | ||
JPH08306876A (ja) | 半導体装置の製造方法 | |
JPH02130852A (ja) | 半導体装置 | |
JPS63260050A (ja) | 半導体装置の製造方法 | |
JPH0454390B2 (ja) | ||
JP3285618B2 (ja) | 半導体記憶装置の製造方法 | |
JPH0226783B2 (ja) | ||
KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
JP3196373B2 (ja) | 半導体装置の製造方法 | |
JP3317736B2 (ja) | 半導体装置およびその製造方法 | |
JP3085817B2 (ja) | 半導体装置の製造方法 | |
JPH0685195A (ja) | 半導体記憶装置の製造方法 | |
KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
JPH04106982A (ja) | 半導体装置の製造方法 | |
KR0166839B1 (ko) | 반도체 메모리소자의 제조방법 | |
JPH09289292A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |