JP3071268B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、メモリセルを有する
半導体装置のそのキャパシタ部のストレージ電極、特に
凹凸状の表面のシリコン膜による前記電極の形成方法に
関するものである。

【０００２】

【従来の技術】図２に従来のスタック（積層）型メモリ
セルの製造方法を示し、以下に説明する。まず、シリコ
ン基板１の表面部にＬＯＣＯＳ法により厚いフィールド
酸化膜２を選択的に形成し素子分離を行なう。

【０００３】次に、ゲート絶縁膜となる薄い酸化膜３′
を形成し、さらに全面にゲート電極を形成するためのポ
リシリコン３を形成し、ＰｏＣｌ₃ を拡散源としてリン
をドープして導電性を持たせる。次にゲートホトリソグ
ラフィ（以下ホトリソと略す）と異方性エッチングを行
いゲート電極３を形成する。

【０００４】次にこのゲート電極３をマスクとして、ヒ
素⁷⁵Ａｓ⁺ をイオン注入することによりソース、ドレイ
ン４を形成することにより、図２（ａ）の如き構造を得
る。次に全面にＣＶＤ ＳｉＯ₂ 膜５を成長させ、ホト
リソと異方性エッチングを行いセルコンタクト５ａを形
成する。

【０００５】次に、ストレージ電極形成のためのポリシ
リコン６を形成し、ＰｏＣｌ₃ を拡散源としてリンをド
ープして導電性を持たせ、ホトリソ、エッチングを行い
ストレージ電極６を形成する。次にキャパシタ絶縁膜と
なる薄い熱酸化膜７を形成した後、セルプレート電極と
なるためのポリシリコン８を形成しＰｏＣｌ₃ を拡散源
としてリンをドープして導電性を持たせホトリソ、エッ
チングを行ない、セルプレート電極８を形成することに
より図２（ｂ）の如き構造を得る。

【０００６】次に、全面にＢＰＳＧ(boron-phosphosili
cate glass) ９を成長させた後、９００℃程度の熱処理
を行ない、ホトリソ、エッチングを行なってコンタクト
を形成し、アルミ１０をスパッタ法により形成し、ホト
リソ、エッチングを行なうことにより図２（ｃ）の如き
構造となる。

【０００７】しかしながら、高集積化、チップの縮小化
に伴ない、ストレージ電極６が縮小化することにより十
分なセル容量が得られなくなるため、ストレージ電極を
フィン型や円筒型にする等で、実効的なストレージ電極
の面積を増加させる方法が考えられている。その中で図
２（ｃ）のＤ部の拡大図である図２（ｄ）に示すよう
に、ストレージ電極６の表面を凹凸に形成する方法があ
り、この方法は、ポリシリコンを形成する時の形成条件
を変化させるだけで他の方法に比べて非常に容易に行え
て、６４Ｍ^b ＤＲＡＭ等に対しては、有望とされてい
る。

【０００８】

【発明が解決しようとする課題】しかしながら、前述の
方法では、装置のＴＤＤＢ(Time dependent dielectric
breakdown)特性が劣化し、長期信頼性が保てないという
問題があった。この原因は、図２（ｄ）に示すような急
峻なエッジの凹部Ａのためである。いわば凹凸部の首の
部分（エッジ部）が極端に細く急角度になっているの
で、そこから劣化が促進される。

【０００９】この発明は、以上述べたＴＤＤＢ特性が劣
化し、長期信頼性が保てないという問題点を除去し、デ
バイス特性に優れた高歩留りの装置を提供することを目
的とする。

【００１０】

【課題を解決するための手段】この発明は前述の目的の
ため、半導体装置の表面に凹凸を有するストレージ電極
を形成後、以下の処理のいずれか或いは組合わせて行う
ようにしたものである。

【００１１】（１）その表面を酸化して、その酸化膜を
除去する。

【００１２】（２）その表面に薄くポリシリコンを堆積
する。

【００１３】（３）その表面に絶縁膜を形成後、異方性
エッチングにより凹部以外の絶縁膜を除去する。

【００１４】

【作用】本発明は前述のような処理を施すようにしたの
でストレージ電極の急峻なエッジ部分がなめらかにな
り、ＴＤＤＢ特性が改善でき、長期信頼性の向上が期待
できる。

【００１５】

【実施例】図１に本発明の実施例を示し、以下に説明す
る。

【００１６】図１（ａ）は従来技術同様の方法で凹凸状
のストレージ電極６まで形成した図である。即ち、シリ
コン基板１に、フィールド酸化膜２、ゲート絶縁膜
３′、ゲート電極３を形成し、ソース、ドレイン４を拡
散形成し、ＳｉＯ₂ ５を堆積してセルコンタクト５ａを
開口した後、ストレージ電極６を形成した図である。

【００１７】この凹凸状のストレージ電極６の形成は、
周知のことであるが、ＬＰＣＶＤ（Low Pressure Chemi
cal Vapour Deposition)法により、シラン（ＳｉＨ₄ ）
ガスを用いて、アモルファス状態からポリシリコンに変
わる遷移温度、例えば５７０℃でシリコン膜６を１００
０Å程度形成する。そうすると図１（ａ）に示すように
表面が凹凸状のシリコン膜（ストレージ電極）６が得ら
れる。

【００１８】本実施例は、この後、図１（ｂ）（ｃ）
（ｄ）に示し、以下に述べるような処理を行なうように
したものである。前記各図は図１（ａ）のストレージ電
極６の一部（Ａ）を拡大したものである。以下文中「表
面」とはこのストレージ電極６の表面のことである。

【００１９】第１の方法は、図１（ｂ）に示すように、
その表面を９５０〜１０５０℃の高温で、Ｏ₂ （酸素）
とＮ₂ （窒素）との比が０．１以下の希釈率で２００〜
３００Åの厚さ酸化する。このとき、酸化温度はできる
だけ高い方がよいが、高いと酸化速度が速くなるので酸
化膜厚制御のため希釈を行なう。次いで、その酸化膜を
ＨＦ（フッ化水素）で除去すると凹部（特にエッジ部）
がなめらかになる。

【００２０】その後、不純物を拡散し導電性を持たす。
この後は、従来同様キャパシタ絶縁膜、セルプレート電
極、中間絶縁膜、配線などを形成する。

【００２１】第２の方法は、図１（ｃ）に示すように、
その表面に、６００〜６３０℃の温度でＬＰＣＶＤ法に
よりポリシリコン膜６′を１００〜２００Å堆積する。
そうすると図に示すように凹部がなめらかになる。

【００２２】その後、不純物を拡散し導電性を持たす。
この後は第１の方法で述べたように従来同様キャパシタ
絶縁膜以降の形成を行なう。

【００２３】第３の方法は、図１（ｄ）に示すように、
その表面に先ず不純物を拡散して導電性を持たせる。そ
の後、キャパシタ絶縁膜となる膜と同じＳｉＯ₂ （二酸
化シリコン）膜７を１００〜２００Å形成し、異方性エ
ッチングにより凹部（エッジ部）に前記絶縁膜７を残
し、他の部分の前記絶縁膜は除去する。

【００２４】次に、キャパシタ絶縁膜となるＳｉＯ₂ あ
るいはＳｉ₃ Ｎ₄ を改めて５０〜６０Å形成する。この
後は従来同様セルプレート電極以降の形成を行なう。

【００２５】以上の各方法は、それぞれ単独で行っても
よいが、組み合わせて行なえばさらに凹部をなめらかに
する効果は大きくなる。

【００２６】図３に、従来例と本実施例の各方法により
形成した装置のＴＤＤＢ特性を示しておく。図は印加電
界に対する寿命を酸化膜換算膜厚５３Åで表示したもの
であり、本実施例としては前記第１の方法（図１
（ｂ））と第２の方法（図１（ｃ））とを組み合わせた
ものと、第１の方法（図１（ｂ））のみの場合を示し
た。

【００２７】この図から解るように、本実施例の寿命つ
まりＴＤＤＢ特性は従来の凹凸状ストレージ電極のそれ
より２桁以上改善されている。

【００２８】なお、前述した本実施例の第１、第２の方
法は、凸部のエッジをなめらかにすることにも有効であ
る。

【００２９】

【発明の効果】以上述べたように本発明によれば、凹凸
状ストレージ電極の表面を酸化膜あるいはポリシリコン
膜で処理して、凹部の急峻なエッジ部分をなめらかにす
るようにしたので、装置としてのＴＤＤＢ特性が改善で
き長期信頼性の向上が図れる。

【図面の簡単な説明】

【図１】本発明の実施例

【図２】従来例

【図３】ＴＤＤＢ特性比較図

【符号の説明】

６ ストレージ電極 ６′ ポリシリコン膜 ７ 絶縁膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 27/04 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/108 H01L 21/28 H01L 21/316 H01L 21/822 H01L 21/8242 H01L 27/04

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に、表面に凹凸を有するシ
   リコン膜を形成する工程と、 前記凹凸を有するシリコン膜の表面に第１の絶縁膜を形
   成する工程と、 前記第１の絶縁膜に対して異方性エッチングを施すこと
   により、前記シリコン膜の凹部に前記第１の絶縁膜を残
   した状態で、前記シリコン膜上の第１の絶縁膜を除去す
   る工程と、 残存する前記第１の絶縁膜および前記シリコン膜上に第
   ２の絶縁膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。