JP3068504U - 半導体試験装置 - Google Patents

Abstract

(57)【要約】 【課題】テスタピンに備えるレベル可変機能要素の特性
ばらつきを補正するキャリブレーション機能を備える半
導体試験装置において、レベル可変機能要素への設定条
件を変更するデバイス試験条件の都度、当該設定条件で
のポイント・キャリブレーションを行って、可変機能要
素への補正誤差を解消する半導体試験装置を提供する。 【解決手段】デバイス試験プログラムの実行途中におい
て、上記レベル可変機能要素に対して論理設定データを
変更するデバイス試験実施の都度、その直前で論理設定
データの値に対するポイント・キャリブレーションを実
施して上記ポイント設定データを取得し、若しくは論理
設定データの値が以前のポイント・キャリブレーション
実施時と同一の場合はポイント・キャリブレーションを
実施せず以前のポイント設定データを再利用し、得られ
た前記ポイント設定データを適用して直後のデバイス試
験を実施する半導体試験装置。

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】

この考案は半導体試験装置に関する。特に、多数備えるテスタピン毎に複数チ ャンネルのレベル可変機能要素が備えられていて、前記レベル可変機能要素には ＤＡＣ（ＤＡ変換器）を内蔵してソフト的に各種設定条件のアナログレベルを可 変にできる。このレベル可変機能要素の全可変設定区間で非リニアリティ特性を 示す場合にも、デバイス試験の試験精度（試験条件の設定精度や測定精度）の低 下を防止可能な半導体試験装置に関する。

【０００２】

【従来の技術】

従来技術について、図４と図５と図６と図７とを参照して以下に説明する。尚 、半導体試験装置は公知であり技術的に良く知られている為、要部を除きシステ ム全体の詳細説明を省略する。 半導体試験装置にはＤＵＴ（被試験デバイス）を試験実施する為の多数チャン ネル、例えば数百から数千チャンネルものテスタピンを備えている。このテスタ ピン毎に個別に設定制御可能な可変機能要素を複数チャンネル備えている。 レベル可変機能要素とは、ＤＡＣ（ＤＡ変換器）を備えて、デバイスに対する 電圧レベルに係る試験条件を可変とする要素であり、例えば、デバイスへの信号 印加のレベル設定条件や、デバイスからの応答信号を測定するときのレベル設定 条件を可変とするものである。具体的には、図５のシステム構成におけるテスタ ピンのチャンネル毎に備えられていて、ピンエレクトロニクスのドライバＤＲに 対してＤＵＴへ印加するハイ／ロー電圧レベルを可変とするＶＩＨ、ＶＩＬや、 ＤＵＴから出力される応答信号を受けるコンパレータＣＰに対して所定のスレッ ショルド・レベルのハイ／ロー電圧レベルで論理信号に変換するＶＯＨ、ＶＯＬ や、ＤＵＴへ定電流負荷を与えるＩＬや、ＤＵＴのＩＣ端子へ終端抵抗を介して 終端電圧を与えるＶＴＴ等がある。これらレベル可変機能要素には各々にＤＡＣ が備えられていて、制御ＣＰＵからＤＡＣに所望のＤＡデータを設定し、ＤＡＣ が発生する可変電圧を用いて各要素のレベルを可変としている。

【０００３】 ところで、図４に示すように、レベル可変機能要素毎には、回路構成や部品ば らつき等に伴う特性のばらつきを補正するＤＡＣ補正演算装置を備えている。 図４に示すＤＡＣ補正演算装置を備えるレベル可変機能要素系の要部構成は、 ＤＡＣ補正演算装置側には複数Ｎチャンネルの設定データレジスタ１００と、オ フセット補正レジスタ２００と、ゲイン補正レジスタ３００と、複数Ｍチャンネ ルの演算装置５００とを備え、レベル可変機能要素側には複数ＮチャンネルのＤ ＡＣ８００と、機能要素９８０とを備える。

【０００４】 設定データレジスタ１００は、チャンネル毎に備え、回路の応答ばらつきが無 いものとしたときの論理データを格納するレジスタである。デバイス試験プログ ラムから試験条件の変更の都度、テスタバスＴＢＵＳを介して対応する設定デー タレジスタ１００へ書込まれる。この出力である設定データ１００ｓは演算装置 ５００へ供給される。 オフセット補正レジスタ２００は、チャンネル毎に備え、機能要素９８０個々 のオフセットばらつきを補正する格納レジスタであり、上記同様にテスタバスＴ ＢＵＳを介して対応するオフセット補正レジスタ２００へ書込まれる。通常、キ ャリブレーション実施後に求めた補正値が一度セットされ、次のキャリブレーシ ョン実施まで保持している。この出力であるオフセット補正データ２００ｓは演 算装置５００へ供給される。 ゲイン補正レジスタ３００は、チャンネル毎に備え、機能要素９８０個々のゲ インばらつきを補正する格納レジスタであり、テスタバスＴＢＵＳを介して対応 するゲイン補正レジスタ３００へ書込まれる。上記同様に、キャリブレーション 実施後に求めた補正値が一度セットされ、次のキャリブレーション実施まで保持 している。この出力であるゲイン補正データ３００ｓは演算装置５００へ供給さ れる。

【０００５】 演算装置５００は短時間に並列処理する為に複数Ｍチャンネル備えていて、更 新書込みされたチャンネルの設定データ１００ｓと対応するオフセット補正デー タ２００ｓとゲイン補正データ３００ｓとを受けて所定の補正演算をした結果の ＤＡデータ５００ｓを対応するチャンネルのＤＡＣ８００Ｒへ書込みセットする 。ここで、２形態の補正演算モードがある。第１の補正演算モードでは、（設定 データ×ゲイン補正データ）＋オフセット補正データの演算式で演算したＤＡデ ータ５００ｓを出力するモードである。第２の補正演算モードでは演算を行わず オフセット補正データをＤＡデータ５００ｓとしてそのまま出力するモードであ る。

【０００６】 ＤＡＣ８００は、ＮチャンネルのＤＡ変換器であり、内部にラッチレジスタ８ ００Rを備えて上記ＤＡデータ５００ｓをラッチし、そのコードデータに対応す るアナログ電圧を各機能要素９８０へ供給している。 機能要素９８０はピンエレクトロニクスに備える各種のレベル可変の機能要素 であって、例えば上述したドライバＤＲやコンパレータＣＰや終端電圧ＶＴＴや 定電流負荷ＩＬである。

【０００７】 次に、キャリブレーションについて図６、図７を参照して説明する。 キャリブレーション（校正）は、半導体試験装置が所定のデバイス試験性能を 維持されるようにする為に、全チャンネルのレベル可変機能要素の回路構成や部 品ばらつき等に伴う特性のばらつきを補正する補正量を所定に測定して求めるも のであり、これから上述した各チャンネルのオフセット補正レジスタ２００とゲ イン補正レジスタ３００とに補正用データをセットする。例えば、電源投入後の イニシャライズ・プログラム（ＩＮＩＴ）の実行により、キャリブレーション実 施される。また、必要によりキャリブレーションは実施できる。 図６（ａ）は代表的な１チャンネルの直線的特性ばらつきの例である。横軸を ＤＡデータ５００ｓのコード値としたとき、縦軸は最終的に当該チャンネルのレ ベル可変機能要素が出力する出力レベルとする。図６Ａに示す理想特性はＤＡデ ータに対して１：１に比例した、理想とする直線である。例えば、ドライバのＶ ＩＨへの設定データ１００ｓがコード値”３００”を与えたとき、実際の出力レ ベル、即ち、ＤＵＴのＩＣ入力端の電圧レベル値が３．００Ｖとなり、また、コ ード値”０”を与えたときの出力レベルが０．００Ｖであり、１：１の理想の比 例関係を示すことである。 一方、図６Ｂ１の出力特性は、特性ばらつきを有している場合であり、補正前 の裸の出力特性の一例である。この場合ではオフセットレベルとゲインとの両方 とも理想特性（図６Ａ参照）からずれた場合である。この状態において、上述キ ャリブレーションで得たオフセット補正データ２００ｓとゲイン補正データ３０ ０ｓとを設定しておくことにより、演算装置５００で補正演算したＤＡデータ５ ００ｓによる補正後の出力特性（図６Ｂ２参照）は理想特性（図６Ａ参照）と一 致するように補正できる。 従って、上述ＤＡＣ補正演算装置を介在させることで、デバイス試験プログラ ムから見れば、ハード装置の特性ばらつきを意識することなく論理的な設定デー タ１００ｓのみをプログラム記述することで、所定の試験精度が常に維持される こととなる。

【０００８】 次に、レベル可変機能要素が非直線的な特性ばらつきを有する場合の問題点に ついて図７を参照して説明する。図７（ａ）はキャリブレーションによってオフ セットとゲインの補正後の出力特性が、曲線的な特性ばらつきを有している場合 であり、図７Ｂ３は三次関数的な特性曲線を示す場合とする。 通常、キャリブレーションは図７（ａ）に示すように規定の３ポイント（図７ Ｃ，Ｄ，Ｅ参照）が理想特性と一致するように、若しくは最小誤差となるように オフセット量と、ゲイン量との両補正データを生成する。しかしながら、図７Ｂ ３かわ判るように非直線的な特性を示すレベル可変機能要素ではキャリブレーシ ョン・ポイント以外の位置で大きなキャリブレーション誤差を生じてくる。しか も、この補正誤差は半導体試験装置の直接的な測定精度の誤差要因となってしま う。 図７（ｂ）は図５に示すコンパレータＣＰにおいてＤＵＴの応答信号（図７（ ｂ）Ａ参照）をＶＯＨで論理信号に変換する場合の一例である。このとき、横軸 を経時とし、縦軸をＤＵＴから出力される応答信号波形の電圧とし、所定のスレ ッショルド・レベルを与えるＶＯＨによりコンパレータが論理信号に変換して出 力する。図７Ｂは理想特性時のＶＯＨの出力レベルとし、図７Ｃはキャリブレー ション・ポイントを外れた位置の設定データに伴い補正誤差を有する場合のＶＯ Ｈの出力レベルと仮定する。 この図から、論理信号に変換されるときの理想特性からのタイミング誤差（図 ７Ｅ参照）を生じることが判る。例えばＶＯＨで６０ｍＶの補正誤差（図７Ｄ参 照）があったとき、他の条件にもよるが、例えば２０ｐＳ（ピコ秒）程度のタイ ミング誤差（図７ＥＤ参照）を生じてくる。 この２０ｐＳのタイミング誤差は、半導体試験装置の測定精度を直接的に悪化 させる要因となり、甚だ好ましくない。特に、超高速デバイスを試験対象とする 半導体試験装置においてはコンパレータ間スキューが例えば±１５０ピコ秒以下 が要求されていて、上記ＶＯＨの設定誤差に伴うタイミング誤差は無視できない 状況にある。上記ではＶＯＨの例であるが、ＶＯＬについても同様であり、また 、ドライバ側のＶＩＨ、ＶＩＬについても同様にドライバ間スキューの悪化要因 となる。

【０００９】

【考案が解決しようとする課題】

上述説明したように、レベル可変機能要素が非直線的な特性を示す場合におい てはキャリブレーションにより補正データを取得し、ＤＡＣ補正演算装置で補正 演算処理しても、キャリブレーション・ポイントを外れた設定データ領域におい ては補正誤差が生じる為好ましくない。この点において、従来技術においては実 用上の難点がある。半導体試験装置は測定装置であるからして、可能な限り測定 精度を向上することが切望されている。 そこで、本考案が解決しようとする課題は、テスタピンに備えるレベル可変機 能要素の特性ばらつきを補正するキャリブレーション機能を備える半導体試験装 置において、レベル可変機能要素への設定条件を変更するデバイス試験条件の都 度、当該設定条件でのポイント・キャリブレーションを行って、可変機能要素へ の補正誤差を解消する半導体試験装置を提供することである。

【００１０】

【課題を解決するための手段】 第１に、上記課題を解決するために、半導体試験装置が備える多数チャンネル （例えば数百チャンネルから千チャンネル以上）のテスタピンにはデバイス試験 条件を可変とする種々のレベル可変機能要素が各々備えられおり、前記レベル可 変機能要素の入力部にはＤＡ変換器（ＤＡＣと呼称）が備えられていて、被試験 デバイス（ＤＵＴと呼称）に対するデバイス試験条件の変更は前記ＤＡＣへ与え るＤＡデータ５００ｓの値を変更して行われ、 試験実施するときに実際に適用される論理設定データをデバイス試験プログラ ムから受けてレベル可変機能要素が出力すべき理想の出力レベルを適用出力レベ ルＳＬと呼称し、前記適用出力レベルＳＬのポイントを対象としてポイント・キ ャリブレーション実施し、前記ポイント・キャリブレーションで得られたレベル 可変機能要素へ設定するデータをポイント設定データＰＤと呼称したとき、 指定した論理設定データで上記ポイント設定データＰＤを求めてレベル可変機 能要素の特性ばらつきを補正することができるポイント・キャリブレーション機 能を備える半導体試験装置において、 デバイス試験プログラムの実行途中において、上記レベル可変機能要素に対し て論理設定データを変更するデバイス試験実施の都度、その直前で当該論理設定 データの値に対するポイント・キャリブレーションを実施して上記ポイント設定 データＰＤを取得し、また前記取得データを次回以降で再利用可能にする記憶手 段へ格納保存しておき、若しくは当該論理設定データの値が以前のポイント・キ ャリブレーション実施時と同一の場合はポイント・キャリブレーションを実施せ ず以前のポイント設定データＰＤを読み出して再利用し、得られた前記ポイント 設定データＰＤを適用して直後のデバイス試験を実施することを特徴とする半導 体試験装置である。 上記考案によれば、テスタピンに備えるレベル可変機能要素の特性ばらつきを 補正するキャリブレーション機能を備える半導体試験装置において、レベル可変 機能要素への設定条件を変更するデバイス試験条件の都度、当該設定条件でのポ イント・キャリブレーションを行って、可変機能要素への補正に伴う補正誤差を 解消する補正手法を具備する半導体試験装置が実現できる。

【００１１】 第２に、上記課題を解決するために、レベル可変機能要素へ論理設定データを 与える設定データレジスタ１００と、レベル可変機能要素のオフセットばらつき を補正するオフセット補正レジスタ２００と、レベル可変機能要素のゲインばら つきを補正するゲイン補正レジスタ３００と、前記３つのデータを受けて所定に 補正演算する演算装置５００とを備えてレベル可変機能要素の特性ばらつきを直 線的に補正演算するＤＡＣ補正演算装置を備える半導体試験装置において、 第１に高い測定精度が要求されない実用測定精度の場合には上記ＤＡＣ補正演 算装置により上記３つのデータを受けて直線的に補正演算して上記レベル可変機 能要素の特性ばらつきを補正し、 第２に高い測定精度が要求される場合には上記レベル可変機能要素の論理設定 データを変更するデバイス試験実施の都度、その直前で上述ポイント設定データ ＰＤを取得し、前記ポイント設定データＰＤを実質的にＤＡＣへ供給する手段を 備え、これにより実用測定精度と高い測定精度との両方を所定に適用可能とする ことを特徴とする上述半導体試験装置がある。

【００１２】 また、レベル可変機能要素の全可変設定区間で非直線性特性を示すレベル可変 機能要素を対象として上述ポイント・キャリブレーションを実施して当該レベル 可変機能要素の特性ばらつきを、その都度補正することを特徴とする上述半導体 試験装置がある。

【００１３】 また、ＤＡＣを入力部に備える上記レベル可変機能要素の一態様としては、Ｄ ＵＴに対する印加波形のハイ／ローの電圧レベルを可変とする機能要素、あるい はＤＵＴから出力される応答信号を論理信号に変換するコンパレータＣＰのスレ ッショルド・レベル電圧を可変とする機能要素、あるいはＤＵＴからの出力信号 に対して所定の定電流負荷を与える負荷電流レベルＩＬを可変とする機能要素、 あるいはＤＵＴからの出力信号に対して所定の終端抵抗を介して与える終端電圧 ＶＴＴを可変とする機能要素であることを特徴とする上述半導体試験装置がある 。

【００１４】

【考案の実施の形態】

以下に本考案の実施の形態を実施例と共に図面を参照して詳細に説明する。ま た、以下の実施の形態の説明内容によって実用新案登録の範囲を限定するもので はないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須 であるとは限らない。

【００１５】 本考案ではキャリブレーション・ポイントでは補正誤差ゼロとなる点に着目し て、キャリブレーション条件であるキャリブレーション・ポイントをデバイス試 験条件に対応させるポイント・キャリブレーション手法により、常に補正誤差ゼ ロでデバイス試験が可能とする半導体試験装置を実現する。 本考案について、図１と、図２と、図３とを参照して以下に説明する。尚、従 来構成に対応する要素は同一符号を付し、また、重複する部位の説明は省略する 。

【００１６】 先ず、図１に示すデバイス試験プログラムの一例を説明する。ここで、コンパ レータＣＰに与えるスレッショルド・レベル電圧であるＶＯＨとＶＯＬを３度変 えて試験する場合とする。 「試験条件１，２，３の設定」はレベル可変機能要素を除く他の要素に対する 条件設定である。「ＣＡＬＬ ＣＡＬＢ（）」ステートメントは本願で新たに備 えるユーティリティであって、指定ポイントでのレベル・アジャストを行ってポ イント・キャリブレーションする実行指示命令である。「ＭＥＡＳ ＭＰＡＴ」 ステートメントはデバイス試験の実際の実行指示命令である。 本願で新たに追加するはポイント・キャリブレーションの実行関数名を「ＣＡ ＬＬ ＣＡＬＢ（）」とし、ステートメント中の引数データの中で、ピン番号の 指定（図１Ｅ、Ｋ参照）と、ＶＯＨ電圧の指定（図１Ｆ、Ｈ、Ｌ参照）と、ＶＯ Ｌ電圧の指定（図１Ｇ、Ｊ、Ｍ参照）の３要素に注目して説明する。

【００１７】 第１回目のデバイス試験の実行の直前における「ＣＡＬＬ ＣＡＬＢ（）」ス テートメント（図１Ａ参照）では、ピン番号は１ピンから８ピンの指定（図１Ｅ 参照）であり、ＶＯＨ電圧は１．５Ｖの指定（図１Ｆ参照）であり、ＶＯＬ電圧 は０．５Ｖの指定（図１Ｇ参照）である。このとき、レベル可変機能要素である 全てのＶＯＨ、ＶＯＬに対してのポイント・キャリブレーションが実行されてい ない状態であり、結果として、未だ記憶手段であるテーブルメモリへの既存デー タが存在しないものと仮定する。 上記のときの第１回目の「ＣＡＬＬ ＣＡＬＢ（）」ステートメントの実行で は、１ピンから８ピンまでの全てのＶＯＨ、ＶＯＬに対してポイント・キャリブ レーションが実行されて、各々のポイント設定データＰＤが取得される。 得られた各々のポイント設定データＰＤは指定電圧に対応する格納アドレスへ 各々格納し、且つ格納フラグも各々対応する格納アドレスへセットする。 そして、各々のポイント設定データＰＤが対応するＤＡＣへ各々セットされる 。その直後の「ＭＥＡＳ ＭＰＡＴ」ステートメントによって、第１回目のデバ イス試験が実行される。 前述第１回目の「ＣＡＬＬ ＣＡＬＢ（）」ステートメントの実行によると、 １ピンから８ピンまでの全てのＶＯＨはポイント・キャリブレーションによって １．５Ｖに正確にセットされ、またＶＯＬは０．５Ｖに正確にセットされる。こ の結果、従来のように補正誤差を生じる難点が解消される利点が得られる。

【００１８】 ここで、本願のポイント・キャリブレーションについて図２を参照して説明す る。図２（ａ）はＶＯＨを１．５Ｖにポイント・キャリブレーションする場合で あり、図２（ｂ）はＶＯＬを０．５Ｖにポイント・キャリブレーションする場合 である。この図で補正なしの裸の出力特性は、図２Ｂに示すように、ＶＯＨ，Ｖ ＯＬが共に三次関数的な非直線の特性曲線を示す場合と仮定する。 先ず、図２（ａ）を説明する。ＶＯＨの出力レベルが１．５Ｖとなる位置を設 定値１．５０値の前後を所望に変えてサーチし、図２Ｂの裸の出力特性と目的と する出力レベル１．５Ｖの横線との交点Ｃ１を求める。ここではＤＡＣへの設定 値が１．４３として得られる。この設定値１．４３値が、ＶＯＨの論理設定デー タ１．５Ｖに対応するＤＡＣへ与えべきポイント設定データＰＤ、即ちＤＡデー タ５００ｓである。 次に、図２（ｂ）を説明する。ＶＯＬの出力レベルが０．５Ｖとなる位置を設 定値０．５０値の前後を所望に変えてサーチし、図２Ｂの裸の出力特性と目的と する出力レベル０．５Ｖの横線との交点Ｄ１を求める。ここではＤＡＣへの設定 値が０．４６として得られる。この設定値０．４６値が、ＶＯＬの論理設定デー タ０．５Ｖに対応するＤＡＣへ与えべきポイント設定データＰＤである。尚、図 ２Ｂの裸の出力特性の場合では他の交点Ｄ２、Ｄ３でも交点が存在するので、何 れの交点を適用しても良い。

【００１９】 図１に戻り、次に、第２回目のデバイス試験の実行の直前における「ＣＡＬＬ ＣＡＬＢ（）」ステートメント（図１Ｂ参照）では、ピン番号は同様の１ピン から８ピンであり、ＶＯＨ電圧は２．０Ｖへの変更指定（図１Ｈ参照）であり、 ＶＯＬ電圧は０．５Ｖの不変指定（図１Ｊ参照）である。 上記のときの第２回目の「ＣＡＬＬ ＣＡＬＢ（）」ステートメントの実行で は、以前に対して変更された要素のみを対象としてポイント・キャリブレーショ ンを実行すれば良い。即ち、１ピンから８ピンまでのＶＯＨ側が１．５Ｖから２ ．０Ｖに変更されたので、これに対してのみポイント・キャリブレーションが実 行されて、各々のポイント設定データＰＤが取得される。得られた各々のポイン ト設定データＰＤは指定電圧２．０Ｖに対応する格納アドレスへ各々格納し、且 つ格納フラグも各々対応する格納アドレスへセットする。他のＶＯＬ側ポイント 設定データＰＤについてはテーブルメモリ上に第１回目で保存しておいた既存デ ータが存在するので、対応するポイント設定データＰＤを各々読み出して再利用 とする。 そして、各々のポイント設定データＰＤが対応するＤＡＣへ各々セットされる 。その直後の「ＭＥＡＳ ＭＰＡＴ」ステートメントによって、第２回目のデバ イス試験が実行される。 前述第２回目の「ＣＡＬＬ ＣＡＬＢ（）」ステートメントの実行によると、 １ピンから８ピンまでのＶＯＨ側のみが実際にポイント・キャリブレーションが 実行される結果、第１回目の半分の時間で済む利点が得られる。無論、ＶＯＨは ２．０Ｖに正確にセットされ、またＶＯＬは０．５Ｖに正確にセットされている 。

【００２０】 次に、第３回目のデバイス試験の実行の直前における「ＣＡＬＬ ＣＡＬＢ（ ）」ステートメント（図１Ｃ参照）では、ピン番号は５ピンから８ピンの変更指 定（図１Ｋ参照）であり、ＶＯＨ電圧は１．５Ｖの変更指定（図１Ｌ参照）であ り、ＶＯＬ電圧は１．０Ｖの変更指定（図１Ｍ参照）である。 上記のときの第３回目の「ＣＡＬＬ ＣＡＬＢ（）」ステートメントの実行で は、以前に対して変更された要素のみを対象としてポイント・キャリブレーショ ンを実行すれば良い。即ち、５ピンから８ピンまでのＶＯＨ側が１．５Ｖに変更 されているものの、既に第１回目でテーブルメモリ上に保存されているのでポイ ント・キャリブレーションを実行する必要がなく、単にテーブルメモリから対応 するポイント設定データＰＤを読み出して再利用するのみで済む。ＶＯＨ側は新 規電圧値であるから、これを対象としてのみ、同様にしてポイント・キャリブレ ーションを実行してポイント設定データＰＤを取得し、対応するテーブルメモリ のアドレスへ各々格納する。 そして、同様にして、各々のポイント設定データＰＤが対応するＤＡＣへ各々 セットされる。その直後の「ＭＥＡＳ ＭＰＡＴ」ステートメントによって、第 ３回目のデバイス試験が実行される。 前述第３回目の「ＣＡＬＬ ＣＡＬＢ（）」ステートメントの実行によると、 以前に一度でも同一の電圧値でポイント・キャリブレーションを実行したものは 、以後においては単にテーブルメモリから対応するポイント設定データＰＤを読 み出すのみで済むこととなる。このことは、繰り返し同一品種のデバイスを大量 に試験実施する半導体試験装置においては、最初の１個のＤＵＴにおいてのみポ イント・キャリブレーションが実行されて、これに伴うスループットの低下がみ られるものの、以後のＤＵＴに対してはポイント・キャリブレーションの実行が ゼロとなる結果、実質的にはスループットの低下が無く、且つ、可変機能要素へ の補正に伴う補正誤差が解消されて、高い測定精度でデバイス試験が行える大き な利点が得られることとなる。

【００２１】 次に、本願のポイント・キャリブレーション手法による効果について図３を参 照して説明する。この図は、従来の図７（ｂ）と同様であって、図５に示すコン パレータＣＰにおいてＤＵＴの応答信号（図３Ａ参照）をＶＯＨで論理信号に変 換する場合の一例である。また、従来の図７（ｂ）と同様に、横軸を経時とし、 縦軸をＤＵＴから出力される応答信号波形の電圧とし、所定のスレッショルド・ レベルを与えるＶＯＨによりコンパレータが論理信号に変換して出力する場合と し、図３Ｂは理想特性時のＶＯＨの出力レベルとし、図３Ｃは本願手法によるポ イント・キャリブレーションによるＶＯＨの出力レベルと仮定する。 本願手法によるＶＯＨの出力レベルは上述したように補正誤差を生じない手法 でキャリブレーションしている。従って補正誤差（図３Ｄ参照）はキャリブレー ション時に使用する測定系の測定誤差、例えば１ｍＶ以下の測定誤差であり、実 用的には誤差ゼロといえる。この結果、従来では図７Ｅに示すように、例えば２ ０ピコ秒程度存在していたタイミング誤差がほぼゼロに解消されることとなる。 従って、特に超高速デバイスを試験対象とする半導体試験装置においてはＶＯＨ 、ＶＯＬに係るコンパレータ間スキューの誤差が解消され、また、ドライバ側の ＶＩＨ、ＶＩＬについても同様に、ＶＩＨ、ＶＩＬに係るドライバ間スキューの 誤差が解消される。この結果、半導体試験装置の更なる性能向上が実現できる大 きな利点が得られることとなる。

【００２２】 尚、本考案の実現手段は、上述実施の形態に限るものではなく、変形して応用 してもよい。 例えば、予め、レベル可変機能要素の全可変設定区間で非直線性特性を測定し ておき、所定偏差以上の非直線性特性を示すレベル可変機能要素のみを対象とし て上述ポイント・キャリブレーション手法を適用しても良い。 また、数百から数千もの多数ポイントに変更してデバイス試験を実施するレベ ル可変機能要素であって、且つ、高い測定精度が要求されないレベル可変機能要 素に対しては従来の補正演算手法を適用しても良い。

【００２３】

【考案の効果】 本考案は、上述の説明内容から、下記に記載される効果を奏する。 上述説明したように本考案によれば、論理設定データの値を校正ポイントとし て直接的にするポイント・キャリブレーションを行う手法としたことで、論理設 定データと実際の出力レベルとの誤差が解消される結果、高い測定精度あるいは タイミング精度でデバイス試験が行える大きな利点が得られることとなる。従っ て本考案の技術的効果は大である。

【図面の簡単な説明】

【図１】本考案の、ＣＡＬＬ ＣＡＬＢ（）関数のステ
ートメントを追加記述した試験プログラムの一例。

【図２】本考案の、図１のＣＡＬＬ ＣＡＬＢ関数の動
作を説明する図であって、（ａ）は、ＶＯＨ設定が１．
５Ｖでポイント・アジャストするときに、目的とする設
定値を求める説明図であり、（ｂ）は、ＶＯＬ設定が
０．５Ｖでポイント・アジャストするときに、目的とす
る設定値を求める説明図。

【図３】本考案の、指定ポイントでのレベル・アジャス
ト後におけるコンパレータにおけるタイミング誤差の解
消を説明する図。

【図４】従来の、ＤＡＣ補正演算装置であり、オフセッ
ト補正値とゲイン補正値とによって直線的な補正を行う
要部構成例。

【図５】半導体試験装置内のレベル可変機能要素の種類
と配置関係の一例を説明する要部システム構成図。

【図６】従来の、補正演算を説明する図であり、（ａ）
はオフセットとゲインに対して直線的な特性ばらつきを
有する場合の設定値に対する出力レベルの応答特性、
（ｂ）はＤＡＣ補正演算装置で補正後の出力レベルの応
答特性。

【図７】従来の、（ａ）は非直線的な特性ばらつきを有
する場合のＤＡＣ補正演算装置で補正後の出力レベルの
応答特性、（ｂ）はコンパレータＣＰのＶＯＨの補正ず
れに伴うタイミング誤差が生じることを説明する図。

【符号の説明】

１００ 設定データレジスタ ２００ オフセット補正レジスタ ３００ ゲイン補正レジスタ ５００ 演算装置 ８００ ＤＡ変換器（ＤＡＣ） ９８０ 機能要素 ＣＰ コンパレータ ＤＲ ドライバ ＤＵＴ 被試験デバイス

Claims (4)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体試験装置が備える多数チャンネル
   のテスタピンにはデバイス試験条件を可変とする種々の
   レベル可変機能要素が各々備えられおり、前記レベル可
   変機能要素の入力部にはＤＡ変換器（ＤＡＣと呼称）が
   備えられていて、被試験デバイス（ＤＵＴと呼称）に対
   するデバイス試験条件の変更は前記ＤＡＣへ与えるＤＡ
   データの値を変更して行われ、 試験実施するときに実際に適用される論理設定データを
   デバイス試験プログラムから受けてレベル可変機能要素
   が出力すべき理想の出力レベルを適用出力レベルとし、
   前記適用出力レベルのポイントを対象としてポイント・
   キャリブレーション実施し、前記ポイント・キャリブレ
   ーションで得られたレベル可変機能要素へ設定するデー
   タをポイント設定データとしたとき、 指定した論理設定データで該ポイント設定データを求め
   てレベル可変機能要素の特性ばらつきを補正するポイン
   ト・キャリブレーション機能を備える半導体試験装置に
   おいて、 デバイス試験プログラムの実行途中において、該レベル
   可変機能要素に対して論理設定データを変更するデバイ
   ス試験実施の都度、その直前で当該論理設定データの値
   に対するポイント・キャリブレーションを実施して該ポ
   イント設定データを取得し、若しくは当該論理設定デー
   タの値が以前のポイント・キャリブレーション実施時と
   同一の場合はポイント・キャリブレーションを実施せず
   以前のポイント設定データを再利用し、得られた前記ポ
   イント設定データを適用して直後のデバイス試験を実施
   することを特徴とする半導体試験装置。
2. 【請求項２】 レベル可変機能要素へ論理設定データを
   与える設定データレジスタと、レベル可変機能要素のオ
   フセットばらつきを補正するオフセット補正レジスタ
   と、レベル可変機能要素のゲインばらつきを補正するゲ
   イン補正レジスタと、前記３つのデータを受けて所定に
   補正演算する演算装置とを備えてレベル可変機能要素の
   特性ばらつきを直線的に補正演算するＤＡＣ補正演算装
   置を備える半導体試験装置において、 第１に高い測定精度が要求されない場合には該ＤＡＣ補
   正演算装置により該３つのデータを受けて直線的に補正
   演算して該レベル可変機能要素の特性ばらつきを補正
   し、 第２に高い測定精度が要求される場合には該レベル可変
   機能要素の論理設定データを変更するデバイス試験実施
   の都度、その直前で請求項１記載のポイント設定データ
   を取得し、前記ポイント設定データを実質的にＤＡＣへ
   供給する手段を備えることを特徴とする請求項１記載の
   半導体試験装置。
3. 【請求項３】 レベル可変機能要素の全可変設定区間で
   非直線性特性を示すレベル可変機能要素を対象として適
   用することを特徴とする請求項１記載の半導体試験装
   置。
4. 【請求項４】 ＤＡＣを入力部に備える該レベル可変機
   能要素は、ＤＵＴに対する印加波形の電圧レベルを可変
   とする機能要素、あるいはＤＵＴから出力される応答信
   号を論理信号に変換するコンパレータＣＰのスレッショ
   ルド・レベル電圧を可変とする機能要素、あるいはＤＵ
   Ｔからの出力信号に対して所定の定電流負荷を与える負
   荷電流レベルＩＬを可変とする機能要素、あるいはＤＵ
   Ｔからの出力信号に対して所定の終端抵抗を介して与え
   る終端電圧ＶＴＴを可変とする機能要素であることを特
   徴とする請求項１記載の半導体試験装置。