JP3064295B2

JP3064295B2 - 動き適応型信号処理回路及びテレビジョン受像機

Info

Publication number: JP3064295B2
Application number: JP23244888A
Authority: JP
Inventors: 雅人杉山; 茂平畠; 賢治勝又; 徹須崎; 孝明的野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-09-19
Filing date: 1988-09-19
Publication date: 2000-07-12
Anticipated expiration: 2015-07-12
Also published as: JPH0281588A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はテレビジヨン信号の処理回路にかかり、特
に、静止画処理と動画処理との切り換えを違和感なく行
うことができ、高画質な映像を得るに好適な動き適応型
信号処理回路及びテレビジョン受像機に関する。

〔従来の技術〕

NTSC方式で行つているインタレ−ス走査を、受像機側
で走査線を補間し、順次走査信号に変換して表示すると
いう技術がある。フイ−ルドメモリを利用し、１フイ−
ルド前の走査線信号を用いて補間走査線信号を作成し、
順次走査に変換して表示すれば、横線のエツジ部に生じ
るラインフリツカを除去でき、垂直解像度を改善でき
る。但し、このフイ−ルド間補間は静止画に対して大き
な効果が得られるが、動画に対しては、くし歯状の二重
像を生じるなど、大きな劣化を生じる。

これにたいして、たとえば１フレ−ム間差信号を基に
画像の動きを検出し、画像の動きが小さいならばフイ−
ルド間補間を行い、画像の動きが大きいときは伝送され
たフイ−ルド内の走査線信号を用いて補間走査線信号を
作成するといつた動き適応型の処理が考えられる。この
場合にも、フレ−ム間で動き検出を行つているために、
フイ−ルド間で動くような画像の速い動きを検出するこ
とが困難な場合があつた。

特開昭60−250912号公報にみられる本発明者等による
従来例では、カラ−テレビジヨン信号のフレ−ム間差信
号をもとに画像の動きを検出し、この検出動き信号に対
しフイ−ルドメモリを用いた時空間処理を行つて制御動
き信号を求め、この制御動き信号により動き適応型信号
処理回路を制御している。このような制御動き信号を用
いることにより、フイ−ルド間で動くような画像の速い
動きの検出ミスを防ぐようにしている。

本従来例の構成を第８図により簡単に説明する。第８
図において、101は入力端子,102,103,115はフイ−ルド
メモリ,104,107は加算回路,105,108,118は係数回路,10
6,116はラインメモリ,109は動き検出回路,110は減算回
路,111は絶対値回路,112は変換回路,113は時空間処理回
路,114,117は最大値回路,119は混合回路,120は倍速変換
回路,121は出力端子である。

入力端子101から入力されたインタ−レ−ス走査のテ
レビジョン信号は、第１のフイ−ルドメモリ102に印加
されるとともに加算回路104に入力され、第２のフイ−
ルドメモリ103の出力信号との平均値を求めることによ
り、静止画処理用のフイ−ルド間補間走査線信号を係数
回路105の出力に得ている。

第１のフイ−ルドメモリ102の出力信号は第２のフイ
−ルドメモリ103に供給されるとともに、第１のライン
メモリ106に入力され、加算回路107,係数回路108によつ
て、動画処理用のフイ−ルド内補間走査線信号を得てい
る。

一方、入力端子101からの入力信号と、第２のフイ−
ルドメモリ103の出力信号とを減算回路110に供給し、テ
レビジヨン信号のフレ−ム間差を求める。フレ−ム間差
の絶対値を絶対値回路111によつて求め、変換回路112に
供給して検出動き信号を得ている。

第１の最大値回路114は検出動き信号と第１の最大値
回路114の出力信号を第１のフイ−ルドメモリ115,第２
のラインメモリ116,第２の最大値回路117,係数回路118
によつて略１フイ−ルド周期遅延させた後にα倍（０＜
α＜１）した信号との最大値を求め、制御動き信号を出
力する。

混合回路119は、係数回路105の出力信号と係数回路10
8の出力信号とを入力し、混合して出力する。この際、
混合比は制御動き信号によつて制御される。

倍速変換回路120は第２のラインメモリ106の出力信号
を実走査線信号，混合回路119の出力信号を補間走査線
信号として入力し、1/2に時間圧縮した後に、１走査線
毎に実走査線／補間走査線を切換えて出力することによ
り、順次走査の信号に変換している。

〔発明が解決しようとする課題〕

上記従来例における時空間処理回路113および混合回
路119の特性を、第９図ないし第11図を用いて説明す
る。なお、動き信号は４ビツト、係数回路108の係数α
は約0.9として説明する。

動き信号が４ビツトのデイジタル信号であることか
ら、α＝0.9は、入力信号から１ずつ減算する特性で近
似でき、横軸に時間（フイ−ルド数）を、縦軸に制御動
き信号をとつて第９図のように表される。この制御動き
信号により、混合回路119の混合比は例えば第10図のよ
うに制御される。したがつて、横軸にフイ−ルド数をと
ると混合比は第11図のように表される。

このように本従来例では、いつたん検出した動き信号
を時空間方向に引き伸ばすことにより、動きの検出ミス
を補正するようにしている。しかしながら第11図からわ
かるように、８フイ−ルド以上経過したところでは、静
止画処理信号の占める割合が半分以上となつている。し
たがつてこの時点では、動画に静止画処理を行つてしま
うことを補正する効果はあまりないと考えられる。

したがつて上記従来例では、動き検出ミスの十分な補
正効果を得るには時空間処理回路113での減衰を少なく
せざるをえなかつた。このために、ノイズ等の影響で誤
つて動きありと検出された場合には、動き信号が減衰し
ながら10フイ−ルド以上も広がつていくことになり、不
自然な画像となることがあつた。

本発明は、上記の課題に鑑みて為されたものであっ
て、時空間方向に動き信号をあまり引き伸ばし過ぎるこ
となく、動き検出ミスに対する充分な補正効果が得られ
るようにすることを第１の目的とする。

また、本発明は、上記の非線型な混合特性を得るにあ
たり、複雑な回路構成を必要としない、回路規模の小さ
な非線型混合回路を得ることを、その第２の目的とする
ものである。

〔課題を解決するための手段〕

上記目的は、以下の手段によつて達成される。

上記第１の目的は、検出動き信号を時空間方向に引き
伸ばす処理（すなわち、検出動き信号を複数フィールド
に渡って減衰させる処理）、いわゆる時空間処理を行う
ことにより得られた制御動き信号が所定値以上のとき
に、静止画処理信号と動画処理信号とを混合する混合回
路の出力が動画処理信号のみとなるように、当該混合回
路を非線形な特性を持つ非線型混合回路としたことを特
徴とするものである。

すなわち、この非線型混合回路が、前記静止画処理信
号をＸ、前記動画処理信号をＹ、混合比をＭ（０≦Ｍ≦
１）したとき、Ｍ（Ｙ−Ｘ）＋Ｘに従って混合処理を行
うものであれば、制御動き信号が所定値以上の場合（制
御動き信号が４ビットで表されるならば、当該制御動き
信号が８〜15の範囲にある場合）に上記混合比Ｍを１と
するように制御されるものである。

また、上記第２の目的は、前記非線型混合回路に、前
記動画処理信号と前記静止画処理信号とを減算した信号
を上位あるいは下位方向へ順次ビットシフトすることに
よって得られた、ビットシフトの大きさが異なる複数の
信号同士を各々加算する複数の加算回路と、該複数の加
算回路による加算もしくは加算停止の各々を、前記制御
動き信号の各ビットの信号により制御する加算制御回路
とを備えた非線型係数回路を設けることにより達成され
る。

〔作用〕

動き検出回路は画像のフレ−ム間差信号をもとに検出
動き信号を算出する。このとき差信号があらかじめ定め
ておいた値より小さいときは静止画であると判定し、差
信号が大きいときは動きがあると判定して、検出動き信
号を出力する。

時空間処理回路は、検出動き信号を入力し、水平・垂
直・時間方向の処理を行って、複数フィールドに渡って
減衰される制御動き信号を出力する。このとき、ある画
素の動きを求める際に、時空間方向に周囲の画素の動き
を参照することで、画像の速い動きの検出ミスを防ぐこ
とができる。

非線形混合回路は静止画処理信号と動画処理信号とを
入力し、制御信号に対してこれら２つの信号を非線形に
混合して出力する。このとき、制御動き信号があらかじ
め定めた値より大きいときは動画処理信号の混合比を１
とし、制御動き信号があらかじめ定めた値より小さくな
つたときは混合比を０に近づけるように制御される。

以上により、いつたん動きを検出した画素は、しばら
く動画処理状態として処理され、その後急速に静止画処
理に戻ることになるため、時空間処理回路での時定数を
あまり長くしすぎることなく、動き検出ミスの十分な補
正効果を得ることができる。この結果、高画質な動き適
応型信号処理回路を実現することができる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第
１図において、１は入力端子,2はアナログ・デイジタル
変換回路（以下、ADCと記す）３はフレ−ムメモリ,4は
ラインくし型フイルタ回路,5はフレ−ムくし型フイルタ
回路,6は動き検出回路,7は減算回路,8は低域通過フイル
タ回路（以下、LPFと記す）,9はクリツプ回路,10は絶対
値回路,11は変換回路,12は時空間処理回路,13,18,20は
最大値回路,14は水平処理回路,15,24は係数回路,16,25
はフイ−ルドメモリ,17,19,22はラインメモリ,21,26は
非線形混合回路,23は加算回路,27は倍速変換回路,28は
デイジタル・アナログ変換回路（以下、DACと記す）,29
は出力端子である。また、30,31,32は信号路であるが、
説明の都合上、信号路上の信号として扱う。

本実施例では、NTSC方式のカラ−テレビジヨン信号を
入力し、動き適応型の輝度信号・色信号分離（以下、YC
分離と記す）と動き適応型の走査線補間を行うとして、
動作を説明する。

入力端子１から入力したカラ−テレビジヨン信号はAD
C2へ供給され、デイジタル信号に変換される。ADC2にお
けるサンプリング周波数は、サンプリング定理より、テ
レビジヨン信号の周波数帯域の２倍以上の値が必要であ
る。例えば、色副搬送波fscの４倍（約14.3M Hz）が一
般に用いられる。ADC2からのテレビジヨン信号はフレ−
ムメモリ３に供給され、テレビジヨン信号の１フレ−ム
周期遅延される。

ラインくし型フイルタ回路４はADC2からのテレビジヨ
ン信号を入力し、同一フイ−ルド内の垂直方向の相関性
をもとにYC分離を行う。フレ−ムくし型フイルタ回路５
はフレ−ムメモリ３の入力信号および出力信号を入力
し、フレ−ム間の相関性をもとにYC分離を行う。

第１の非線形混合回路21はラインくし型フイルタ回路
４の出力信号を動画処理信号，フレ−ムくし型フイルタ
回路５の出力信号を静止画処理信号として入力し、第１
の制御動き信号31により非線形に混合して出力する。

第１の非線混合回路21の出力信号を第３のラインメモ
リ22および加算回路23に供給し、係数回路24により加算
回路23の出力信号を1/2倍する。これにより、動画処理
用の補間走査線信号として、同一フイ−ルド内の連続し
た２本の走査線信号の平均値を係数回路24の出力に得、
これを第２の非線形混合回路26の一方の入力に供給す
る。

また、第１の非線形混合回路21の出力信号を第２のフ
イ−ルドメモリ25に供給し、263H（1Hは１水平走査周
期）遅延する。第２のフイ−ルドメモリ25の出力信号は
静止画処理用の補間走査線信号として第２の非線形混合
回路26の他方の入力に供給される。第２の非線形混合回
路26における混合比は第２の制御動き信号32により非線
形に制御される。

倍速変換回路27は第１の非線形混合回路21の出力信号
を実走査線信号，第２の非線形混合回路26の出力信号を
補間走査線信号として入力し、1/2に時間圧縮した後
に、１走査線毎に実走査線／補間走査線を切換えて出力
することにより、順次走査の信号に変換している。

一方、減算回路７はフレ−ムメモリ３の入力信号およ
び出力信号を入力し、フレ−ム間の差信号を求める。色
副搬送波の位相がフレ−ム間で反転していることから、
減算回路７の出力信号には、画像の動きを表す情報と色
信号とが含まれる。そこで、減算回路７の出力信号をLP
F8に供給し、輝度信号の高域部分に多重されている色信
号を除去することにより、LPF8の出力に動き情報のみを
得ている。

ところで、テレビジヨン信号は一般に８ビツトで量子
化される。一方、非線形混合回路21,26での混合比は10
段階程度に制御すれば、動画と静止画を十分滑らかに切
り換えることができるので、動き信号は４ビツト程度あ
ればよい。第２図に、動き情報と動き信号との変換特性
の一例を示す。

本実施例では動き情報を変換回路11に入力する前に、
クリツプ回路９によりあらかじめ定めた値にクリツプ
し、その絶対値を求めることにより、後段の変換回路11
の回路規模の削減を図つている。たとえば、変換回路11
の変換特性は動き適応型信号処理回路の性能を大きく左
右するので、変更の容易さからROMで構成することが考
えられるが、このROMの入力アドレス数を減らすことが
できるので、ROMの容量を削減することができる。

さらに、本実施例では、このクリツプ回路９をLPF8の
後段に配置することにより、回路の削減を図つている。
通常フイルタ処理を行つた後には、演算によるダイナミ
ツクレンジを超える可能性を防止するために、クリツプ
を行う。本実施例では、LPFのクリツプとクリツプ回路
９とを一体化して構成することにより、回路規模を小さ
くすることができる。

変換回路11から出力された検出動き信号30は、次に時
空間処理回路12に入力され、第１の制御動き信号31およ
び第２の制御動き信号32が作成される。以下、時空間処
理回路12について動作を説明する。

第１の最大値回路13は、検出動き信号30と第２の最大
値回路18の出力信号とを入力し、いずれか値の大きい方
を選択して出力する。第１の最大値回路13の出力信号を
水平処理回路14に入力し、水平方向の処理を行つて、第
１の制御動き信号31を作成する。ここで水平処理回路14
は水平方向に周囲の画素の動きを参照するように動作す
る。たとえば、隣接画素の動き信号の平均値を求めた
り、最大値を求める回路でよい。

第１の制御動き信号31を係数回路15に入力し、一定値
を減じた後に第１のフイ−ルドメモリ16に供給し、262H
遅延した信号を得る。第１のフイ−ルドメモリ16の出力
信号は、第１のラインメモリ17と第２の最大値回路18に
供給される。第２の最大値回路18は第１のラインメモリ
17から出力される263H遅延した信号と、第１のフイ−ル
ドメモリ16から出力される262H遅延した信号とのいずれ
か大きい方を選択して出力する。

一方、水平処理回路14の出力信号は第２のラインメモ
リ19と第３の最大値回路20に供給される。第３の最大値
回路20は、第２のラインメモリ19の出力信号と水平処理
回路14の出力信号すなわち第１の制御動き信号31とを入
力し、いずれか大きい方を選択して出力することによ
り、第２の制御動き信号32を作成している。

ここで、係数回路15において、減じられる一定値を２
と設定するならば、時空間処理回路12により、時間（フ
イ−ルド数）と制御動き信号との関係は第３図のように
なる。

次に、第1,第２の非線形混合回路21,26の一構成例を
第４図により説明する。第４図において34は減算回路,3
5は係数回路,36,37,38はゲ−ト回路,39,40,42は加算回
路,41は選択回路である。

第４図における実施例では、静止画処理信号をＸ、動
画処理信号をＹ、動画処理信号の混合比をＭ（０≦Ｍ≦
１）としたとき、動画処理信号と静止画処理信号との混
合を、（１）式により行つている。さらに、本実施例で
は、（１）式は（２）式のように表現できることを利用
し、係数回路が１個だけになるようにしている。

出力＝Ｍ×動画＋（１−Ｍ）×静止画（１）＝Ｍ×（動画−静止画）＋静止画（２）減算回路34において、動画処理信号から静止画処理信
号が減じられ、その出力が係数回路35に供給される。係
数回路35は、選択回路とゲ−ト回路および加算回路から
構成され、減算回路34の出力信号は選択回路41の一方の
入力に供給される。一方、減算回路34の出力信号を１ビ
ツト下位へシフトした信号すなわち1/2倍した信号は第
１のゲ−ト回路36に供給される。同様に、減算回路34の
出力信号を２ビツト下位へシフトした信号および３ビツ
ト下位へシフトした信号は、それぞれ第2,第３のゲ−ト
回路37,38に供給される。ここで、第３のゲ−ト回路は
制御動き信号の最下位ビツトによつてオン・オフされ
る。同様に、第2,第１のゲ−ト回路は制御動き信号の最
下位から２番目のビツトおよび３番目のビツトによりオ
ン・オフされる。

加算回路39は、第３のゲ−ト回路38の出力信号と第２
のゲ−ト回路37の出力信号とを入力して加算する。ま
た、加算回路40は、加算回路39の出力信号と第１のゲ−
ト回路36の出力信号とを加算して出力する。加算回路40
の出力信号は、選択回路41の他方の入力に供給される。
選択回路41は、制御動き信号の最上位ビツトが１のとき
は減算回路34の出力信号を選択し、制御動き信号の最上
位ビツトが０のときは加算回路40の出力信号を選択する
ように動作する。その後、選択回路41の出力信号と静止
画処理信号とを加算回路42において加算することによ
り、静止画処理信号と動画処理信号との混合出力を得て
いる。

このように本実施例では、係数回路35の係数が0/8か
ら8/8までの９段階に変化するように設定している。こ
れは、n/8で表現できる係数が、入力信号を単にビツト
シフトした信号を組合せることにより、容易に実現でき
ることによる。たとえば、3/8という係数は、入力信号
を２ビツト下位にシフトした信号と、入力信号を３ビツ
ト下位にシフトした信号との加算により実現できる。

さらに、本実施例における係数回路35では、入力信号
をビツトシフトした信号を互いに加算することを停止す
る手段として、制御動き信号の各ビツトを用い、上記の
ビツトシフトした信号をゲ−トすることにより、非線形
特性が得られるようにしている。

第５図に、４ビツトの制御動き信号により、混合比が
非線形に変化する特性図を示す。制御動き信号が小さ
く、最上位ビツトが０のときは、混合回路の混合比は直
線的に変化する。一方、制御動き信号が８以上のとき
は、最上位ビツトが１となり、混合比は１に固定され
る。以上のように本実施例では、制御動き信号を混合回
路に加える前にあらかじめクリツプする手段を必要とせ
ず、簡単な回路構成により、非線形の混合特性を実現す
ることができる。

第６図に本実施例における時間（フイ−ルド数）と混
合比との関係を示す。第11図で説明した従来例における
時間と混合比との特性と比較すると、経過時間が少ない
ときは混合比を１に保持するとともに、後半急速に減衰
することで、接続時間が短くなつている。これにより、
動画状態を不必要に長く保つことなく、動き検出ミスの
十分な補正効果を得るようにしている。

なお、非線形混合回路を実現する手段として他に、RO
Mを用いた方法が考えられる。しかし、例えば第４図に
おける係数回路35をROMで構成するならば、入力信号は
９ビツト，制御信号が４ビツト，出力信号が９ビツト程
度になることから、ROMの容量は約72kビツトと非常に大
きくなつてしまい、本実施例の回路構成が小さな規模で
あることが理解できる。

ところで、第４図で説明した非線形混合回路の実施例
では、2ⁿの形で表現される利得の信号を得るにあたり、
信号の下位方向へのビツトシフトを行うとして説明した
が、これに限らない。信号の上位方向へビツトシフトす
る構成としてもよい。第７図にその実施例を示す。第７
図において、43は係数回路,44,45,46はゲ−ト回路,47,4
8,50は加算回路,49は選択回路，その他は第４図と同じ
である。

減算回路34において、動画処理信号から静止画処理信
号が減じられ、その出力が係数回路43に供給される。係
数回路43は、選択回路とゲ−ト回路および加算回路から
構成され、減算回路34の出力信号は上位方向へ３ビツト
シフトされた後に選択回路49の一方の入力に供給され
る。一方、減算回路34の出力信号を２ビツト上位へシフ
トした信号すなわち４倍した信号は第１のゲ−ト回路44
に供給される。同様に、減算回路34の出力信号を１ビツ
ト上位へシフトした信号および減算回路34の出力信号
は、それぞれ第2,第３のゲ−ト回路45,46に供給され
る。ここで、第３のゲ−ト回路は制御動き信号の最下位
ビツトによつてオン・オフされる。同様に、第2,第１の
ゲ−ト回路は制御動き信号の最下位から２番目のビツト
および３番目のビツトによりオン・オフされる。

加算回路47は、第３のゲ−ト回路46の出力信号と第２
のゲ−ト回路45の出力信号とを入力して加算する。ま
た、加算回路48は、加算回路47の出力信号と第１のゲ−
ト回路44の出力信号とを加算して出力する。加算回路48
の出力信号は、選択回路49の他方の入力に供給される。
選択回路49は、制御動き信号の最上位ビツトが１のとき
は減算回路34の出力信号を選択し、制御動き信号の最上
位ビツトが０のときは加算回路48の出力信号を選択する
ように動作する。その後、選択回路49の出力信号と静止
画処理信号とを加算回路50において加算することによ
り、静止画処理信号と動画処理信号との混合出力を得て
いる。

本実施例では、下位方向へビツトシフトすることによ
るまるめを回路の最後で行うようにしている。したがつ
て、加算回路やゲ−ト回路でのビツト巾が増えるため、
回路規模は第４図の実施例より若干大きくなるが、まる
めによる演算誤差を少なくでき、高精度な混合回路を実
現できる。

〔発明の効果〕

本発明によれば、いつたん検出した動き信号により、
数フイ−ルド間は混合比を１に保持することができ、さ
らにその後、急速に動き信号を減衰させることができ
る。したがつて、動き信号を時空間方向にあまり引き伸
ばしすぎることなく、動き検出ミスの補正が十分に行わ
れた高画質な動き適応型信号処理回路を実現できる。

また、本発明では、簡単な回路構成で非線型の混合回
路を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、第２図は
動き検出回路の特性の一例を表す図、第３図は時空間処
理回路の特性の一例を表す図、第４図は非線形混合回路
の一実施例を示すブロツク図、第５図は非線形な混合特
性の一例を表す図、第６図は本発明における時間と混合
比との関係の一例を表す図、第７図は非線形混合回路の
他の一実施例を示すブロツク図、第８図は従来例を示す
ブロツク図、第９図は従来例における時空間処理回路の
特性を表す図、第10図は従来例における混合回路の特性
を表す図、第11図は従来例における時間と混合比との関
係を表す図である。２……ADC、３……フレ−ムメモリ４……ラインくし型フイルタ５……フレ−ムくし型フイルタ６……動き検出回路、８……LPF 11……動き変換回路、12……時空間処理回路 13,18,20……最大値回路 14……水平処理回路 16,25……フイ−ルドメモリ 17,19,22……ラインメモリ 21,26……非線形混合回路 27……倍速変換回路、28……DAC

───────────────────────────────────────────────────── フロントページの続き (72)発明者須崎徹神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者的野孝明神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所横浜工場内 (56)参考文献特開昭63−141491（ＪＰ，Ａ) 特開昭62−111586（ＪＰ，Ａ) 特開昭62−86984（ＪＰ，Ａ) 特開昭61−261982（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/24 H04N 7/01 H04N 9/77

Claims

(57)【特許請求の範囲】

【請求項１】テレビジョン信号の画像の動きを検出する
動き検出回路と、該動き検出回路で検出した検出動き信号を入力し、該動
き検出信号を複数フィールドに渡って減衰させる処理を
行うことにより制御動き信号を作成する時空間処理回路
と、前記テレビジョン信号をフィールド単位で遅延した信号
を用いて得られた静止画処理信号と前記テレビジョン信
号の同一フィールド内の隣接する２つの走査線信号を用
いて得られた動画処理信号とが入力され、この入力され
た２つの処理信号を混合して出力するものであって、前
記制御動き信号が所定値以上のときに前記動画処理信号
のみを出力するように、前記２つの処理信号の混合比が
前記動き制御信号によって非線型に制御される非線型混
合回路、とを有することを特徴とする動き適応型信号処理回路。
【請求項２】前記非線型混合回路は、前記動画処理信号
と前記静止画処理信号とを減算した信号を上位あるいは
下位方向へ順次ビットシフトすることによって得られ
た、ビットシフトの大きさが異なる複数の信号同士を各
々加算する複数の加算回路と、該複数の加算回路による
加算もしくは加算停止の各々を、前記制御動き信号の各
ビットの信号により制御する加算制御回路とを備えた非
線型係数回路を有することを特徴とする請求項１に記載
の動き適応型信号処理回路。
【請求項３】請求項１に記載の動き適応型信号処理回路
において、前記非線型混合回路は、前記制御動き信号の
最上位ビットが１のときに当該制御動き信号が所定値以
上であるとして、前記動画処理信号のみを出力すること
を特徴とする動き適応型信号処理回路。
【請求項４】インターレース走査のテレビジョン信号を
順次走査信号に変換するように構成されたテレビジョン
受像機において、前記テレビジョン信号の画像の動きを検出する動き検出
回路と、該動き検出回路で検出した検出動き信号を入力し、該動
き検出信号を複数フィールドに渡って減衰させる処理を
行うことにより制御動き信号を作成する時空間処理回路
と、前記テレビジョン信号をフィールド単位で遅延した信号
を用いて得られた静止画処理信号と前記テレビジョン信
号の同一フィールド内の隣接する２つの走査線信号を用
いて得られた動画処理信号とが入力され、この入力され
た２つの処理信号を混合比Ｍ（０≦Ｍ≦１）により混合
して補間走査線信号を作成する混合回路と、該混合回路からの補間走査線信号と別に与えられる走査
線信号とを用いて前記順次走査信号を作成する倍速変換
回路、とを有し、前記混合回路は、前記静止画処理信号をＸ、前記動画処
理信号をＹとしたとき、下式に従って混合処理するもの
であり、Ｍ（Ｙ−Ｘ）＋Ｘかつ前記混合比Ｍが、前記制御動き信号が所定値以上の
ときに１となるように、該制御動き信号により制御され
ることを特徴とするテレビジョン受像機。