JP2715974B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2715974B2 JP2715974B2 JP7075121A JP7512195A JP2715974B2 JP 2715974 B2 JP2715974 B2 JP 2715974B2 JP 7075121 A JP7075121 A JP 7075121A JP 7512195 A JP7512195 A JP 7512195A JP 2715974 B2 JP2715974 B2 JP 2715974B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- case
- cap
- heat sink
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に低熱抵抗タイプのセラミックボールグ
リッドアレイ半導体装置及びその製造方法に関する。
方法に関し、特に低熱抵抗タイプのセラミックボールグ
リッドアレイ半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の低熱抵抗タイプのセラミックボー
ルグリッドアレイ（以下、ＢＧＡと記す）として特開平
１−１５５６３３号公報に開示されたように半導体チッ
プ（以下、チップと記す）のパッドに半田ボールを形成
し柔軟性のある導体を介して外部素子に接続するという
技術がある。この技術は図２に示すように、例えば、チ
ップ２はセラミックケース１４内でフェイスダウンに搭
載され、チップ２のパッドには半田ボール９が接続して
いる。この半田ボール９に柔構造配線７を介してケース
１４の半田ボール８もしくはＡｕボールで接続してい
る。さらに、この半田ボール８は配線スルーホール１０
を介しケース１４の外部接続端子１１へ導出される構成
となっている。
ルグリッドアレイ（以下、ＢＧＡと記す）として特開平
１−１５５６３３号公報に開示されたように半導体チッ
プ（以下、チップと記す）のパッドに半田ボールを形成
し柔軟性のある導体を介して外部素子に接続するという
技術がある。この技術は図２に示すように、例えば、チ
ップ２はセラミックケース１４内でフェイスダウンに搭
載され、チップ２のパッドには半田ボール９が接続して
いる。この半田ボール９に柔構造配線７を介してケース
１４の半田ボール８もしくはＡｕボールで接続してい
る。さらに、この半田ボール８は配線スルーホール１０
を介しケース１４の外部接続端子１１へ導出される構成
となっている。
【０００３】従来技術の他の例としてはチップをフェイ
スダウンにヒートシンクに搭載し、チップの上面以外の
周囲の部分に外部接続端子を設けるという技術がある。
この技術は図３（ａ），（ｂ）に示すように、ヒートシ
ンク１にチップ２をフェイスダウンに搭載し、キャップ
５で封止してケース１４のキャップ５の周囲に外部接続
端子を配置する構成となっている。
スダウンにヒートシンクに搭載し、チップの上面以外の
周囲の部分に外部接続端子を設けるという技術がある。
この技術は図３（ａ），（ｂ）に示すように、ヒートシ
ンク１にチップ２をフェイスダウンに搭載し、キャップ
５で封止してケース１４のキャップ５の周囲に外部接続
端子を配置する構成となっている。
【０００４】
【発明が解決しようとする課題】以上説明したように、
この従来の柔構造導体を使用している場合には外部接続
端子のピッチが広くなり、多ピン化が困難であるという
問題点がある。
この従来の柔構造導体を使用している場合には外部接続
端子のピッチが広くなり、多ピン化が困難であるという
問題点がある。
【０００５】一方、従来技術の他の例では、ケースのキ
ャップの周囲に外部接続端子が配置されているので、チ
ップと対応するキャップ５の面に外部接続端子を配置す
ることが困難であり、多ピン化ならびに小型化が困難で
あるという問題点がある。
ャップの周囲に外部接続端子が配置されているので、チ
ップと対応するキャップ５の面に外部接続端子を配置す
ることが困難であり、多ピン化ならびに小型化が困難で
あるという問題点がある。
【０００６】本発明の目的は、多ピン化ならびに小型化
が可能な半導体装置及びその製造方法を提供することに
ある。
が可能な半導体装置及びその製造方法を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
ヒートシンクと、このヒートシンクを含んで構成される
ケースと、前記ヒートシンクにフェイスダウン搭載され
た半導体チップと、配線層とこの配線層と前記ケースの
配線とを接続する配線スルーホールとを含んで構成され
多層配線構造を形成し底面にボールグリッドアレイの外
部接続端子を備えたキャップと、前記ケースにとりつけ
られこのケースの前記キャップとの位置合わせを行う位
置決めの突起とを有することを特徴とする。
ヒートシンクと、このヒートシンクを含んで構成される
ケースと、前記ヒートシンクにフェイスダウン搭載され
た半導体チップと、配線層とこの配線層と前記ケースの
配線とを接続する配線スルーホールとを含んで構成され
多層配線構造を形成し底面にボールグリッドアレイの外
部接続端子を備えたキャップと、前記ケースにとりつけ
られこのケースの前記キャップとの位置合わせを行う位
置決めの突起とを有することを特徴とする。
【０００８】本発明の半導体装置の製造方法は、ヒート
シンクと、このヒートシンクを含んで構成されるケース
と、前記ヒートシンクにフェイスダウン搭載された半導
体チップと、配線層とこの配線層と前記ケースの配線と
を接続する配線スルーホールとを含んで構成され多層配
線構造を形成し底面にボールグリッドアレイの外部接続
端子を備えたキャップと、前記ケースにとりつけられこ
のケースの前記キャップとの位置合わせを行う位置決め
の突起とを有し、前記ケースに前記キャップをとりつけ
る工程を含む半導体装置の製造方法において、前記位置
決めの突起を位置決めし前記キャップのキャビティに落
し込みガラス等により位置決めの突起の内側のみを封止
する工程と、前記ケースの配線と前記多層配線構造で底
面にボールグリッドアレイの外部接続端子を備えたキャ
ップの配線スルーホールとをＡｕ−Ｓｎシールで接続す
る工程とを含むことを特徴とする。
シンクと、このヒートシンクを含んで構成されるケース
と、前記ヒートシンクにフェイスダウン搭載された半導
体チップと、配線層とこの配線層と前記ケースの配線と
を接続する配線スルーホールとを含んで構成され多層配
線構造を形成し底面にボールグリッドアレイの外部接続
端子を備えたキャップと、前記ケースにとりつけられこ
のケースの前記キャップとの位置合わせを行う位置決め
の突起とを有し、前記ケースに前記キャップをとりつけ
る工程を含む半導体装置の製造方法において、前記位置
決めの突起を位置決めし前記キャップのキャビティに落
し込みガラス等により位置決めの突起の内側のみを封止
する工程と、前記ケースの配線と前記多層配線構造で底
面にボールグリッドアレイの外部接続端子を備えたキャ
ップの配線スルーホールとをＡｕ−Ｓｎシールで接続す
る工程とを含むことを特徴とする。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１（ａ），（ｂ）は本発明の一実施例の
半導体装置の断面図および底面図である。本発明の一実
施例の半導体装置は、図１（ａ），（ｂ）に示すよう
に、まず、ヒートシンク１の付いたケース１４のヒート
シンク１にチップ２をＡｇペーストもしくはＡｕ−Ｓｉ
共晶合金によりフェイスダウンに搭載する。ヒートシン
ク１の材料としては、Ｃｕ−ＷもしくはＣｕ−Ｍｏなど
を用いるとよい。次に、配線スルーホール３，配線層１
３により構成され多層配線構造を形成し外部接続端子４
が配置されたキャップ５をとりつける。多層配線構造
は、現在用いられているセラミックケース，基板の多層
構造と同様に形成できる。また、外部接続端子４は、Ｃ
ｕめっき，Ａｕめっきにより容易に形成できる。次に、
位置決めの突起１２をキャップ５のキャビティに落し込
む。この際、ガラス等により位置決めの突起１２の内側
のみを封止する。同時に、ケース１４の配線と多層配線
構造で外部接続端子が配置されたキャップ５をＡｕ−Ｓ
ｎシールで接続する。Ａｕ−ＳｎシールはＡｕ−Ｓｎ片
を用いてもよいが、多ピンで個数が多いため、ブレージ
ングによりケース１４側かキャップ５側のうちのいずれ
か一方の側につけておけば容易にシールできる。
半導体装置の断面図および底面図である。本発明の一実
施例の半導体装置は、図１（ａ），（ｂ）に示すよう
に、まず、ヒートシンク１の付いたケース１４のヒート
シンク１にチップ２をＡｇペーストもしくはＡｕ−Ｓｉ
共晶合金によりフェイスダウンに搭載する。ヒートシン
ク１の材料としては、Ｃｕ−ＷもしくはＣｕ−Ｍｏなど
を用いるとよい。次に、配線スルーホール３，配線層１
３により構成され多層配線構造を形成し外部接続端子４
が配置されたキャップ５をとりつける。多層配線構造
は、現在用いられているセラミックケース，基板の多層
構造と同様に形成できる。また、外部接続端子４は、Ｃ
ｕめっき，Ａｕめっきにより容易に形成できる。次に、
位置決めの突起１２をキャップ５のキャビティに落し込
む。この際、ガラス等により位置決めの突起１２の内側
のみを封止する。同時に、ケース１４の配線と多層配線
構造で外部接続端子が配置されたキャップ５をＡｕ−Ｓ
ｎシールで接続する。Ａｕ−ＳｎシールはＡｕ−Ｓｎ片
を用いてもよいが、多ピンで個数が多いため、ブレージ
ングによりケース１４側かキャップ５側のうちのいずれ
か一方の側につけておけば容易にシールできる。
【００１１】
【発明の効果】以上説明したように本発明は、キャップ
を多層配線構造とし底面にＢＧＡの外部接続端を配置
し、ケース１４とキャップ５を位置決めの突起をキャッ
プのキャビティに落し込んで位置合わせし封止したの
で、ケースとキャップの位置合わせ精度が高く、多ピン
化，小型化が達成できるという効果がある。外部接続端
子としては、０．４〜０．５ｍｍピッチのＢＧＡが可能
であり、大きさも１０ｍｍ2で１４４ピンクラスが十分
可能となる。
を多層配線構造とし底面にＢＧＡの外部接続端を配置
し、ケース１４とキャップ５を位置決めの突起をキャッ
プのキャビティに落し込んで位置合わせし封止したの
で、ケースとキャップの位置合わせ精度が高く、多ピン
化，小型化が達成できるという効果がある。外部接続端
子としては、０．４〜０．５ｍｍピッチのＢＧＡが可能
であり、大きさも１０ｍｍ2で１４４ピンクラスが十分
可能となる。
【図１】（ａ），（ｂ）は本発明の一実施例の断面図及
び底面図である。
び底面図である。
【図２】従来の多層印刷配線板の一例の断面図である。
【図３】（ａ），（ｂ）は従来の多層印刷配線板の他の
例の断面図及び底面図である。
例の断面図及び底面図である。
１ ヒートシンク ２ チップ ３，１０ 配線スルーホール ４，１１ 外部接続端子 ５ キャップ ６ ワイヤ ７ 柔構造配線 ８，９ 半田ボール １２ 位置決めの突起 １３ 配線層 １４ ケース
Claims (2)
- 【請求項１】 ヒートシンクと、このヒートシンクを含
んで構成されるケースと、前記ヒートシンクにフェイス
ダウン搭載された半導体チップと、配線層とこの配線層
と前記ケースの配線とを接続する配線スルーホールとを
含んで構成され多層配線構造を形成し底面にボールグリ
ッドアレイの外部接続端子を備えたキャップと、前記ケ
ースにとりつけられこのケースの前記キャップとの位置
合わせを行う位置決めの突起とを有することを特徴とす
る半導体装置。 - 【請求項２】 ヒートシンクと、このヒートシンクを含
んで構成されるケースと、前記ヒートシンクにフェイス
ダウン搭載された半導体チップと、配線層とこの配線層
と前記ケースの配線とを接続する配線スルーホールとを
含んで構成され多層配線構造を形成し底面にボールグリ
ッドアレイの外部接続端子を備えたキャップと、前記ケ
ースにとりつけられこのケースの前記キャップとの位置
合わせを行う位置決めの突起とを有し、前記ケースに前
記キャップをとりつける工程を含む半導体装置の製造方
法において、前記位置決めの突起を位置決めし前記キャ
ップのキャビティに落し込みガラス等により位置決めの
突起の内側のみを封止する工程と、前記ケースの配線と
前記多層配線構造で底面にボールグリッドアレイの外部
接続端子を備えたキャップの配線スルーホールとをＡｕ
−Ｓｎシールで接続する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075121A JP2715974B2 (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7075121A JP2715974B2 (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274202A JPH08274202A (ja) | 1996-10-18 |
| JP2715974B2 true JP2715974B2 (ja) | 1998-02-18 |
Family
ID=13567060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7075121A Expired - Lifetime JP2715974B2 (ja) | 1995-03-31 | 1995-03-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715974B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016069265A (ja) * | 2014-09-29 | 2016-05-09 | 日本碍子株式会社 | 筐体を構成するセラミックス製のパッケージ部材とセラミックス製の蓋部材とを接合するための接合方法 |
| CN110544632B (zh) * | 2019-08-01 | 2021-01-29 | 中国电子科技集团公司第二十九研究所 | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 |
-
1995
- 1995-03-31 JP JP7075121A patent/JP2715974B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274202A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7015072B2 (en) | Method of manufacturing an enhanced thermal dissipation integrated circuit package | |
| US5006922A (en) | Packaged semiconductor device having a low cost ceramic PGA package | |
| JP4308608B2 (ja) | 半導体装置 | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JP2000269369A (ja) | 半導体装置 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH1032300A (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JPH05326625A (ja) | Ｌｓｉ実装構造 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0536275Y2 (ja) | ||
| JP2822506B2 (ja) | 半導体装置の製造方法 | |
| JP2970085B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |